JP3872962B2 - 磁気抵抗効果素子及び磁気記憶装置 - Google Patents
磁気抵抗効果素子及び磁気記憶装置 Download PDFInfo
- Publication number
- JP3872962B2 JP3872962B2 JP2001083877A JP2001083877A JP3872962B2 JP 3872962 B2 JP3872962 B2 JP 3872962B2 JP 2001083877 A JP2001083877 A JP 2001083877A JP 2001083877 A JP2001083877 A JP 2001083877A JP 3872962 B2 JP3872962 B2 JP 3872962B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- magnetic layer
- magnetization
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Magnetic Heads (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は強磁性体を用いた情報記録及びその再生技術に係り、特に磁気センサーや高密度磁気ディスク装置の再生用磁気ヘッド等に用いる磁気抵抗効果素子、及びこれを用いた磁気記憶装置に関するものである。
【０００２】
【従来の技術】
従来の強磁性体薄膜を用いた磁気抵抗効果素子には、磁気ヘッドや磁気センサー等に用いられるものがある。近年、半導体基板上に磁気抵抗効果素子を形成した磁気ランダムアクセスメモリ（以下ＭＲＡＭ:Magnetic Random Access Memoryと呼ぶ）が提案され、高速動作、大容量、及び不揮発性を兼ね備える次世代の半導体記憶装置として注目されている。
【０００３】
ここで、磁気抵抗効果素子とは、強磁性体に磁場を印加すると強磁性体の磁化の方向に応じて電気抵抗が変化する現象であり、この磁化の方向を情報の書き込みに用い、対応する電気抵抗の大小を情報の読み出しに用いることにより記憶素子として動作させるものである。
【０００４】
近年、２層の強磁性層の間に１層の絶縁層を挿入したサンドイッチ構造の強磁性トンネル接合におけるトンネル磁気抵抗効果（以下、ＴＭＲ効果:Tunneling Magneto-Resistance effectと呼ぶ）が注目されており、磁気抵抗の変化率（以下、ＭＲ比:Magneto-Resistance ratioと呼ぶ）として２０％以上の値が得られるようになった(J. Appl. Phys. 79, p.4724 (1996))。
【０００５】
これを始めとして、ＴＭＲ効果を利用したトンネル接合型磁気素子（以下、
ＴＭＲ素子と呼ぶ）をＭＲＡＭに用いるための研究開発が進展し、例えば、最近の文献(Appl. Phys. Lett. 77, p.283 (2000))では、室温におけるＴＭＲ効果のＭＲ比は４９．７％に達することが報告されている。
【０００６】
ＭＲＡＭに用いるＴＭＲ素子では、２層の強磁性層のうち一方の磁化の方向が外部磁場の影響を受けて変化しないように固定して、これを基準層（又は磁化の固着層と呼ぶ）として用い、他方の磁化の方向が外部磁場の影響を受けて変化しやすくなるように構成して、これを記憶層として用いる。
【０００７】
これらの記憶層と基準層を、トンネルバリア層をなす絶縁層を介して平行に配置し、固定された基準層の磁化の方向に対して、記憶層の磁化の方向が外部磁場により平行又は反平行になるようにして、２進情報の“０”と“１”に対応付け、情報を記憶する。
【０００８】
記憶情報の書き込みは、ＴＭＲ素子の近傍に設けた書き込み用配線に電流を流し、このとき発生する磁場で記憶層の磁化の方向を反転させることにより行う。また、記憶情報の読み出しは、磁化の反転に伴うＴＭＲ素子の抵抗変化を検出することにより行う。
【０００９】
従って、基準層には外部磁場による磁化反転が困難で、ＴＭＲ素子のＭＲ比を大きくすることができる材料や積層構造を有することが要求されるが、一方、記憶層には外部磁場による磁化反転が容易で、ＴＭＲ素子のＭＲ比を大きくすることができる材料や積層構造を有することが要求される。
【００１０】
基準層の磁化の方向を固定するためには、保磁力の大きな硬磁性材料を用いることが有効であるが、この他、強磁性層に接するように反強磁性層を設けて磁化の方向を固定するスピンバルブ型構造を用いることにより、トンネル接合のＭＲ比を大きくする強磁性層の材料特性を生かしながら、強磁性層の磁化の方向を固定する方法が広く用いられている。
【００１１】
一方、磁化の方向が変化し易いように構成された記憶層には、保磁力の小さい軟磁性材料を用いる方法や、薄層化して保磁力を小さくする方法が考えられてきた。
【００１２】
しかし、ＴＭＲ素子をメモリセルとして、ＭＲＡＭを高集積化するためには、ＴＭＲ素子を縮小する必要がある。従って、ＴＭＲ素子に含まれる強磁性層もまた小さくする必要がある。一般に、強磁性層の幅（強磁性層の面内において、磁化容易軸に垂直方向の長さ）が小さくなれば保磁力は増加する。
【００１３】
保磁力の大きさは、磁化を反転するために必要なスイッチング磁場の大きさの目安となるので、ＴＭＲ素子の縮小はスイッチング磁場の増加を意味する。このため、情報を書き込む際、書き込み配線により大きな電流を流す必要を生じ、ＴＭＲ素子をメモリセルとするＭＲＡＭの消費電力が増加する。従って、ＭＲＡＭ用のＴＭＲ素子において、記憶層とする強磁性層の保磁力の低減はＭＲＡＭの高集積化を進める上で重要な課題となっている。
【００１４】
高集積化ＭＲＡＭのメモリセル（ＴＭＲ素子）に記憶層として含まれる微小な強磁性層において、保磁力が大きくなる主な理由は、
（１）形状異方性が強くなること、
（２）漏れ磁場により生じる反磁場が磁化の回転を妨げること、
（３）エッジドメインの割合が増加すること、
等が挙げられる。
【００１５】
ここでエッジドメインとは、例えば、短軸の幅が数ミクロンからサブミクロン程度になれば、反磁場の影響により、磁性体の中央部分とは異なる磁気的構造が磁化領域（磁区）の端部に生じるのことをいう(例えば、J. Appl. Phys. 81, p.5471 (1997)参照)。
【００１６】
高集積化ＭＲＡＭのメモリセルにおいて、記憶層をなす微小な強磁性層の端部に生じるエッジドメインの大きさは、セルサイズとほぼ同等になるため、セルサイズの縮小と共に、エッジドメインの占める面積の割合が大きくなる。このため、磁化反転に伴う磁気的構造（磁区構造）のパターン変化に大きな影響を及ぼし、磁化反転過程が複雑化する。このため、保磁力が増加し、スイッチング磁場が増大する。
【００１７】
上記、保磁力増加の課題を解決するため、一般に、強磁性層の厚さを薄くする方法が用いられる。この方法は、形状異方性エネルギーを低下させることが目的であり、強磁性体として機能する限界まで薄くして、保磁力の増加を抑制することができる。
【００１８】
この他、２層の強磁性層の間に非磁性層を介在させた多層膜を記憶層として用い、これらの強磁性層を互いに反強磁性的結合させるものが提案されている（特開平 9-251621 、米国特許第5,953,248参照）。
【００１９】
この場合、２層の強磁性層は、磁気モーメント又は厚さが互いに異なり、また、反強磁性的結合により磁化が逆方向を向いている。このため、磁化が互いに相殺し、記憶層全体としては実効的に磁化容易軸方向に小さな磁化を持つ強磁性体として動作するようになり、強磁性層の厚さを薄くしたのと等価にすることができる。
【００２０】
記憶層における磁化容易軸方向の小さな磁化に対して、逆方向に磁場を印加すれば、各強磁性層の磁化は反強磁性的結合を保ったまま反転する。このとき、磁力線が閉じているため反磁場の影響が小さくなり、また、記憶層のスイッチング磁場は各強磁性層の保磁力により定まるので、小さなスイッチング磁場で磁化を反転することが可能になる。
【００２１】
一方、エッジドメインを固定し、複雑な磁区構造の変化を防ぐ方法が考えられている（米国特許5,748,524、特開2000-100153）。エッジドメインを固定すれば磁化反転における複雑な磁区構造の変化を制御することは可能であるが、この方法では、スイッチング磁場の値を実質的に低減することはできない。また、エッジドメインを固定するために他の構造を付加する必要があり、高密度化には適しない。
【００２２】
【発明が解決しようとする課題】
上記したように、従来のＴＭＲ素子は、メモリセルを構成する微細な記憶層のスイッチング磁場を低減するため、記憶層の厚さを薄くする方法や、反強磁性的結合を用いて実効的に厚さを薄くする方法や、磁区構造を制御する方法等が検討されてきた。しかし、
（１）単に記憶層の厚さを薄くすれば、材料や成膜条件により記憶層が微粒子状又は島状になり、強磁性体として機能しなくなるため、薄くするには限界があること、
（２）磁区構造を制御する方法を用いれば、セルの形状やセルサイズ、セルのアスペクト比により磁区構造が変化するため、保磁力の大きさが変化すること、例えば、メモリセルの加工の際、端部の凹凸等の影響で保磁力が変化すれば、セルごとのスイッチング磁場の大きさがばらつくこと、
（３）反強磁性結合を用いて等価的に厚さの下限を下げれば、エッジドメインの影響により保磁力が増加すること、
（４）幅０．１μｍ以下のセルサイズを想定すれば、さらにスイッチング磁場を低減する技術が必要になること、
等の多くの問題が存在していた。
【００２３】
本発明は上記の問題点を解決すべくなされたもので、セルサイズを縮小しても小さなスイッチング磁場で動作し、ばらつきが小さく、かつＭＲ比の低下が少ないＴＭＲ素子を提供することを目的とする。
【００２４】
【課題を解決するための手段】
本発明の磁気抵抗効果素子は、第１の磁性層と、第１の磁性層に積層された第１の非磁性層と、第１の非磁性層を介して第１の磁性層と積層され、かつ第１の磁性層と磁気結合した第２の磁性層と、第２の磁性層が第１の非磁性層と接する面と反対側の面において第２の磁性層と積層された第２の非磁性層と、第２の非磁性層を介して第２の磁性層と積層形成された第３の磁性層とを備え、第１及び第２の磁性層は所定の外部磁場によって磁化の方向が変化する磁化自由層であり、第３の磁性層は外部磁場の下でも外部磁場がゼロの状態と同じ磁化方向を略保持する磁化固着層であり、第１または第２の磁性層は、素子の全面で厚さの不均一な連続膜、島状領域、もしくは複数の微粒子を備えることを特徴とする。
【００２５】
好ましくは、前記厚さの不均一な連続膜の最も薄い個所の膜厚は１ナノメートル以下であり、最も厚い個所の膜厚は前記最も薄い個所の膜厚より２０％以上厚いことを特徴とする。また、島状領域、もしくは微粒子の平均厚さは０．３ナノメートル以上３ナノメートル以下であることを特徴とする。
【００２６】
好ましくは、第１または第２の磁性層は、超常磁性を示し、また第１及び第２の磁性層と前記第１の非磁性層が示す飽和磁化に対する残留磁化の割合が、第１または第２の磁性層が示す飽和磁化に対する残留磁化の割合よりも大きいことを特徴とする。
【００２７】
また、本発明の磁気抵抗効果素子は、第１の磁性層と、第１の磁性層上に形成された非磁性層と、非磁性層を介して第１の磁性層と積層され、厚さの不均一な連続膜を備える第２の磁性層とを備えることを特徴とする。
【００２８】
また、本発明の磁気抵抗効果素子において、第２の非磁性層は、導電層（ＧＭＲ素子）または誘電体（ＴＭＲ素子）であることを特徴とする。また第１及び第２の磁性層は、前記第１の非磁性層を介して強磁性結合、または反強磁性結合していることを特徴とする。
【００２９】
好ましくは磁性層の材料は、コバルト、鉄、及びニッケルのいずれか１つを含む強磁性金属の合金、又は前記強磁性金属の化合物、又は前記強磁性金属と非金属との固溶体であり、第１の非磁性層の材料は、Ｒｕ、Ｉｒ、Ｃｕ、Ａｕ、Ａｇのいずれか１つを含む金属、又はその合金であることを特徴とする。
【００３０】
また本発明の磁気抵抗効果素子は、第３の非磁性層を介して前記第３の磁性層と積層された第４の磁性層とを備えることを特徴とする。
【００３１】
また、本発明の磁気抵抗効果素子は、磁気記憶装置の構成要素として好適に使用することができる。
【００３２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
はじめに、図１を用いて本発明の第１の実施の形態に係るＴＭＲ素子に含まれる磁性積層膜の磁気特性と、そのシミュレーション結果について説明する。
【００３３】
図１に示すＴＭＲ素子の磁性積層膜は、非磁性層１０２を介して微粒子状の（島状成長を含む）磁性層１０１及び１０３が形成されている。非磁性層１０２の上下両面に積層された微粒子等からなる磁性層１０２、１０３は互いに強磁性結合している。このような磁性積層膜は、全体として強磁性を示す。
【００３４】
この磁性積層膜に反対方向の磁場を印加し、磁化を反転させる際の磁気特性の変化について説明する。一般に、強磁性材料からなる微粒子の磁化は反転し易い特徴がある。しかし、微粒子の集合体は熱ゆらぎ等の影響により、弱磁場中で磁化の方向がばらつくため、残留磁化がほぼゼロとなって、大きな磁場を与えなければ磁化が飽和しない超常磁性的な磁気特性を示す。
【００３５】
しかし、これらの微粒子の間に弱い強磁性結合を加えれば、各微粒子は磁化反転し易い特徴を持ったまま互いに同じ磁化の方向を向こうとする強磁性結合力を感じながら磁化反転するため、全体として小さな反転磁場で磁化反転するようになる。
【００３６】
このとき、微粒子の大きさが小さいほど、また微粒子間の結合力が弱いほど、反転磁場の値は小さくなる。また、磁気的な結合が強磁性的であるばかりでなく、一部又は全部が反強磁性的であっても、磁化がほぼ同一方向を向くような力が全体として作用していれば、同様な反転磁場の低減効果を生じる。
【００３７】
図１に示す微粒子状の強磁性層を含む磁性積層膜において、反転磁場が低減する理由は以上の通りである。このような磁性積層膜では、各磁性微粒子がそれぞれ分離しているため、セルの形状や大きさの影響を受け難く、スイッチング磁場のばらつきが小さいメモリセルを得ることができる。
【００３８】
非磁性層を介して強磁性的に結合された、強磁性層からなる３層の磁性積層膜を備えたメモリセルにおいて、上下両面の強磁性層が連続膜である場合、一方の強磁性層が微粒子状である場合、及び両面の強磁性層が微粒子状である場合について、それぞれシミュレーションにより保磁力を求めた結果を図２に示す。
【００３９】
ここで、シミュレーションのモデルとして、メモリセルの幅１００ｎｍ、メモリセルの長さ４００ｎｍ、磁性層の膜厚１ｎｍであると仮定した。また、シミュレーションの便宜上、微粒子の底面は１辺の長さが４０ｎｍの正方形で、その高さは１ｎｍの直方体とし、微粒子の間隔は２０ｎｍと仮定した。
【００４０】
図２に示すシミュレーションの結果から、上下両面の磁性層が微粒子状である場合には、上下の磁性層が連続膜である場合に比べて、保磁力Ｈｃの値が１／４に低減することが明らかになった。
【００４１】
以上、非磁性層の上下両面に孤立した微粒子が配置される場合について説明したが、微粒子同士が一部接しているもの、又は連続膜であっても厚さが不均一で薄い部分の磁気結合が弱いものでも、ほぼ同様な効果が得られることが実験との対比から明らかになった。
【００４２】
具体的には、磁性層が厚さの不均一な連続膜からなる場合、最も薄い部分の膜厚が１ｎｍ以下であって、最も厚い部分の膜厚が最も薄い部分の膜厚より２０％以上大きければほぼ同様な効果が得られるが、薄い部分の厚さが１ｎｍより厚ければ、磁性層が厚さの均一な連続膜である場合に比べて、保磁力の値にほとんど差がなくなることが明らかになった。
【００４３】
また、磁性層が微粒子状又は島状成長である場合、この微粒子や島の高さの平均値が０．３ｎｍ以上３ｎｍ以下となるように形成されれば、シミュレーションとほぼ同様な保磁力の低減効果が得られることが明らかになった。
【００４４】
これらの磁性層は、単層で評価した磁化ヒステリシス曲線では、残留磁化がゼロに近く、大きな磁場を与えなければ磁化が飽和しない超常磁性的な成分が含まれている。また、飽和磁化Ｍｓに対する残留磁化Ｍｒの割合Ｍｒ／Ｍｓは、０より大ではあるが１より小さく、ヒステリシス曲線の角型性が悪く、スイッチング磁場が大きいという欠点がある。
【００４５】
しかし、単層においては超常磁性的な特性を示す強磁性層でも、この磁性層を非磁性層の上下両面に形成し、非磁性層を介してこれらの磁性層を強磁性結合させた３層の磁性積層膜にすれば、Ｍｒ／Ｍｓは１に近づき、スイッチング磁場の値を小さくすることができる。
【００４６】
なお、本発明の磁性層として使用可能な磁性材料は、Ｃｏ、Ｆｅ、Ｎｉのいずれか１つを含む合金、化合物、又はこれらの金属と非金属との固溶体であり、また、２層の磁性層の中間に介在させる非磁性層として使用可能な材料は、Ｒｕ、Ｉｒ、Ｃｕ、Ａｕ、Ａｇ等の金属である。
【００４７】
次に、図３を用いて第２の実施の形態に係る二重接合型ＴＭＲ素子について説明する。図３は、二重接合型ＴＭＲ素子の製造過程を示す模式的な工程断面図である。
【００４８】
図３（ａ）に示すように、半導体基板上に（図示せず）高真空スパッタリング法を用いて、下部配線電極Ｗ ３０４と、バッファ層Ｔａ ３０５と、下側の基準層Ｃｏ5Ｆｅ5 ３０６と、下側のトンネルバリア層として絶縁層Ａｌ2Ｏ3 ３０７を順次堆積する。
【００４９】
図３（ａ）に示す多層膜は、最下層のＷ ３０４から最上層のＡｌ2Ｏ3 ３０７に至るまで、全て金属層上に逐次堆積されるので、平坦性に優れた多層膜として形成することができる。
【００５０】
次に、図３（ｂ）に示すように、絶縁層Ａｌ2Ｏ3 ３０７の上に記憶層として３層の磁性積層膜を積層する。まず、成膜速度から換算して厚さ１．２ｎｍとなるようにＮｉ3Ｃｏ3Ｆｅ4 ３０１を堆積し、次に、成膜速度から換算して厚さ
１．４ｎｍとなるように非磁性層Ｒｕ ３０２を堆積し、さらに、成膜速度から換算して厚さ１．２ｎｍとなるようにＮｉ3Ｃｏ3Ｆｅ4 ３０３を堆積する。
【００５１】
このとき、トンネルバリア層をなす絶縁層Ａｌ2Ｏ3 ３０７の上にＮｉ3Ｃｏ3Ｆｅ4 ３０１を堆積することになるが、このように絶縁層上に金属層を堆積する場合には、絶縁層に対する金属原子の結合力が弱いため、金属層は当初島状に成長し、堆積が進むと共に島同士が互いに融合するようにして膜厚が増大する。
【００５２】
このため、図３（ｂ）に示すように、絶縁層Ａｌ2Ｏ3 ３０７の上に堆積したＮｉ3Ｃｏ3Ｆｅ4 ３０１の膜厚は不均一となる。このとき、スパッタ装置の基板温度やガス圧の制御により、Ｎｉ3Ｃｏ3Ｆｅ4 ３０１の最も薄い部分の膜厚が１ｎｍ以下であり、最も厚い部分の膜厚が最も薄い部分の膜厚より２０％以上大きくなるように、Ｎｉ3Ｃｏ3Ｆｅ4 ３０１の不均一性を制御することができる。
【００５３】
次に、Ｎｉ3Ｃｏ3Ｆｅ4 ３０１の上に堆積する非磁性層Ｒｕ ３０２及びＮｉ3Ｃｏ3Ｆｅ4 ３０３は、順次金属層の上に堆積されるので平坦性が回復する。なお、Ｎｉ3Ｃｏ3Ｆｅ4 ３０３の表面が次の工程に必要な平坦性を示さない場合には通常の平坦化工程を導入すればよい。
【００５４】
次に、図３（ｃ）に示すように、上側のトンネルバリア層となる絶縁層Ａｌ2Ｏ3 ３０７と、上側基準層Ｃｏ5Ｆｅ5 ３０９と、上部保護層Ｗ ３１０を堆積し、図４（ｄ）に示すように、Ｗ ３０４を下部配線電極として加工するため、フォトレジストによるマスクパターン形成（図示せず）と、これをマスクとするイオンミリングを行った後、さらにＴＭＲ素子部の形状を規定するためのパターン形成（図示せず）とイオンミリングを行い、ＴＭＲ素子部を形成する。
【００５５】
次に、図４（ｅ）に示すように、反応性スパッタリング法を用いて層間絶縁膜ＳｉＯ2 ３１１を堆積した後、上部保護層Ｗ ３１０との接続孔、及びこれと接続する上部配線電極３１２をパターン形成し、ＴＭＲ素子を完成する。
【００５６】
このように製造されたＴＭＲ素子は、２００ｎｍ×６００ｎｍの長方形で、バイアス電圧０．１ＶにおけるＭＲ比４０パーセント、スイッチング磁場２．４ｋＡ／ｍの特性を示し、図５（ａ）に示すように、磁化ヒステリシス特性の角型比は極めて良好であった。
【００５７】
一方、図３、図４に示すＴＭＲ素子の製造工程において、記憶層となる３層の磁性積層膜を、厚さ１．２ｎｍの単層のＮｉ3Ｃｏ3Ｆｅ4に置き換える他は、ほぼ同様な工程で作製されたＴＭＲ素子では、図５（ｂ）に示すように、磁化ヒステリシス特性の角型比が悪化し、残留磁化はゼロに近く、大きな磁場を印加しなければ磁化が飽和しない超常磁性的な磁気特性を示すことが明らかになった。
【００５８】
また、記憶層をなす３層の磁性積層膜に含まれるＮｉ3Ｃｏ3Ｆｅ4が、均一な厚さとなるように、特に、スパッタ装置の基板温度とガス圧を制御して堆積した試料では、２００ｎｍ×６００ｎｍのメモリセルで、バイアス電圧０．１ＶにおけるＭＲ比が４０％となるが、一方、スイッチング磁場は９．６ｋＡ／ｍという大きな値になり、良好なＴＭＲ素子は得られなかった。
【００５９】
以上の結果から、本発明のように厚さの不均一なＮｉ3Ｃｏ3Ｆｅ4を非磁性層を介して磁気的に結合させた積層構造を記憶層に用いたＴＭＲ素子では、磁化ヒステリシス特性の角型比が極めて良好であると同時に、スイッチング磁場の大幅な低減が実現されることが明らかになった。なお、第２の実施の形態に係るＴＭＲ素子は、構造上、例えば磁気センサとして好適に使用されるので、必ずしも半導体基板上に形成する必要はなく、例えば、ガラス基板上に形成することも可能である。
【００６０】
次に、図６を用いて、第３の実施の形態に係るＭＲＡＭ用のデュアルスピンバルブ型ＴＭＲ素子について説明する。
図６は、本発明のデュアルスピンバルブ型ＴＭＲ素子の製造過程を示す模式的な工程断面図である。ここで、デュアルスピンバルブ型ＴＭＲ素子とは、反強磁性層に接して基準層となる強磁性層を積層することにより、基準層の磁化を強固に固定するスピンバルブ構造を、上下２箇所に備えた二重接合型ＴＭＲ素子のことである。
【００６１】
このように、反強磁性層に接して基準層となる強磁性層を積層すれば、基準層における強磁性層の磁化の方向の固定が極めて強固になり、高集積化したＭＲＡＭ用のＴＭＲ素子として、漏れ磁場による誤動作の確率をゼロにすることが可能になる。
【００６２】
本発明のデュアルスピンバルブ型ＴＭＲ素子は、半導体集積回路の一部に形成されるので、半導体基板表面を覆う絶縁膜上の下部配線電極の上に形成される。なお、この下部配線電極は、絶縁膜を貫通するプラグを介して半導体基板の主面に形成された選択トランジスタに接続される。
【００６３】
はじめに、図６（ａ）に示すように、高真空スパッタリング法を用いて層間絶縁膜及びプラグの形成を完了した半導体基板上に（図示せず）、下部配線電極兼バッファ層Ｔａ ６０４と、下側の反強磁性層ＰｔＭｎ ６０５と、下側基準層
Ｃｏ7Ｆｅ3 ６０６を順次堆積する。
【００６４】
次に、下側トンネルバリア層を形成するため、Ａｌを厚さ０．８ｎｍ堆積した後、このＡｌをオゾン雰囲気中で酸化することにより、トンネルバリア層として絶縁層ＡｌＯx ６０７（１≦ｘ≦１．５）を形成する。
【００６５】
次に、図６（ｂ）に示すように、ＡｌＯｘ ６０７の上に記憶層として実質的に３層の磁性積層膜を以下のように形成する。はじめに、成膜速度から換算して厚さ０．５ｎｍとなるように微粒子層（又は島状成長層、以下同じ）Ｃｏ9Ｆｅ ６０１ａを堆積し、次に、成膜速度から換算して厚さ１．０ｎｍとなるように、Ｎｉ4Ｆｅ6 ６０１ｂを堆積する。次に、成膜速度から換算して厚さ１．５ｎｍとなるように非磁性層Ｃｕ ６０２を堆積した後、さらに、成膜速度から換算して厚さ１．２ｎｍとなるようにＮｉ3Ｃｏ3Ｆｅ4 ６０３を堆積する。
【００６６】
ここで、Ｃｏ9Ｆｅ ６０１ａは、微粒子層（又は島状成長層）として堆積し、Ｎｉ4Ｆｅ6 ６０１ｂは、この微粒子層の間隙を埋めるように、厚さが不均一な連続膜として堆積する。Ｃｏ9Ｆｅ ６０１ａ及びＮｉ4Ｆｅ6 ６０１ｂは、組み合わされて厚さが不均一な強磁性層となり、非磁性層Ｃｕ ６０２を介して形成されるＮｉ3Ｃｏ3Ｆｅ4 ６０３と共に実質的に３層の磁性積層膜を形成する。
【００６７】
次に、図６（ｃ）に示すように、Ｎｉ3Ｃｏ3Ｆｅ4 ６０３の表面に上側のトンネルバリア層を形成するため、Ａｌを厚さ０．８ｎｍ堆積した後、このＡｌをオゾン雰囲気中で酸化することによりトンネルバリア層となるＡｌＯx ６０８（１≦ｘ≦１．５）を形成する。さらに、上側基準層としてＣｏ7Ｆｅ3 ６０９と、上側反強磁性層ＰｔＭｎ ６１０と上部保護層Ｗ ６１１を堆積する。
【００６８】
次に、図７（ｄ）に示すように、下部配線電極部の材料となるＴａ ６０４を下部配線電極として加工するため、フォトレジストによるマスクパターン形成（図示せず）及びこれをマスクとするイオンミリングにより下部配線電極部を形成した後、さらにＴＭＲ素子部の形状を規定するためのパターンニングとイオンミリングを行い、図７（ｄ）に示すデュアルスピンバルブ型ＴＭＲ素子部を形成する。
【００６９】
次に、図７（ｅ）に示すように、反応性スパッタリング法を用いてＳｉＯ2層間絶縁膜８０８を堆積した後、真空中で５００ｋＡ／ｍの磁場を印加した状態で３００℃、２時間のアニールを行う。この工程により基準層の磁化が固定しデュアルスピンバルブ型ＴＭＲ素子として機能するようになる。最後に上部保護層Ｗ６１１との接続孔、及びこれと接続する上部配線電極（ＭＲＡＭのビット線）８０６を設けて素子を完成する。なお、Ｔａ ６０４はＭＲＡＭの下部配線電極８０５として用いられる。
【００７０】
このように完成されたＭＲＡＭにおいて、メモリ部のデュアルスピンバルブ型ＴＭＲ素子は１００ｎｍ×３００ｎｍの長方形で、バイアス電圧０．５ＶにおけるＭＲ比２５パーセント、スイッチング磁場３．２ｋＡｍ-1の特性を示し、磁化反転のために従来必要であった配線の電流値１０ｍＡを１ｍＡに低減することが可能になった。なお、第３の実施の形態において、反強磁性材料としてはＰｔＭｎのほかに、ＲｈＭｎ、ＩｒＭｎ、ＰｔＲｈＭｎ、ＰｔＣｒＭｎを用いることができる。
【００７１】
次に、図８を用いて本発明の第４の実施の形態について説明する。第４の実施の形態では、デュアルスピンバルブ型ＴＭＲ素子をメモリセルとするＭＲＡＭの構造について具体的に説明する。
【００７２】
図８に示すＭＲＡＭは、Ｐ型シリコン基板８０１の主面に形成されたＭＯＳトランジスタのＮ+ソース／ドレイン領域８０２と、ゲート絶縁膜を介してＮ+ソース・ドレイン領域間のＮ型チャネル上に形成されたＭＯＳトランジスタのゲート電極８０３と、ソース／ドレイン領域８０２のいずれか一方に接続された導電性プラグ８０４を備えている。
【００７３】
破線の囲みで示す図７（ｅ）のデュアルスピンバルブ型ＴＭＲ素子は、導電性プラグ８０４を介してソース／ドレイン領域８０２の一方に接続された下部配線電極８０５と、上部配線電極をなす紙面に沿って形成されたビット線８０６との間に接続される。ＭＲＡＭのワード線８０７は、ゲート電極８０３と下部配線電極８０５との間に紙面と垂直方向に形成される。なお、これらの構成部の間は層間絶縁膜８０８により埋められる。
【００７４】
ＭＲＡＭの動作は次の通りである。メモリセルの主要部をなすＴＭＲ素子への記憶データの書き込みは、互いに直交するビット線８０６とワード線８０７に１ｍＡ程度の電流を流すことにより行われる。
【００７５】
すなわち、アドレスデコーダで選択されたビット線８０６とワード線８０７に電流を流せば、その電流により発生した外部磁場が共にその交点上の選択ＴＭＲ素子に加わり、ＴＭＲ素子のスイッチング磁場の大きさを越えるようになるが、その他の非選択のワード線と選択されたビット線との交点上のＴＭＲ素子に対しては、選択されたビット線８０６の電流による磁場のみが加わるので、ＴＭＲ素子の磁化の反転は生じない。
【００７６】
また、記憶データの読み出しは、Ｐ型シリコン基板８０１に形成されたＭＯＳトランジスタを用いて記憶データの書き込まれたＴＭＲ素子を選択し、ＴＭＲ素子の磁化の向きに対応する抵抗値を読み出すことにより行うことができる。デュアルスピンバルブ型ＴＭＲ素子をメモリセルとするＭＲＡＭは、高密度化が可能であり、また、ＴＭＲ素子の基準層の磁化の固定が反強磁性層を用いて強固になされているため誤動作の恐れがなく、不揮発性でかつ書き換え回数の制約がない記憶装置を提供することができる。
【００７７】
次に図９を用いて、本発明の第５の実施の形態について説明する。第５の実施の形態では、ＴＭＲ素子の記憶層及び基準層（磁化の固着層）として用いる磁性積層膜の構成について総括的に説明し、特にＭＲＡＭのメモリセルに適した磁化の固着層について詳細に説明する。
【００７８】
先に述べたように、本発明のＴＭＲ素子においては、トンネルバリア層をなす絶縁層を介して記憶層をなす磁性積層膜と、磁化の固着層をなす磁性積層膜が形成される。図９は、本発明の記憶層と磁化の固着層の特徴に着目して、これらの磁性積層膜の構成を示す模式図である。
【００７９】
記憶層をなす磁性積層膜は、図９（ａ）に示すように、非磁性層２を介して強磁性層１、３を積層することにより形成される。この他、磁化の方向が回転し易い軟磁性材料１層のみを用いて記憶層を形成する場合もある。このとき、磁化の方向は、磁性積層膜の面内に沿う方向であり、各層の厚さや材料を最適化することでスイッチング磁場の小さい記憶層が実現される。
【００８０】
しかし、記憶層をなす磁性積層膜を平坦な積層膜（又は１層のみの平坦な膜）として形成すれば、図９（ｂ）の平面図に示すように、正常な磁区（ドメイン）４に対して終端部にエッジドメイン５が発生する。
【００８１】
通常記憶層の平面形状は、反磁場の影響を小さくするために幅に対して磁化容易軸方向を長くするが、このようにすればエッジドメイン５が発生し易くなり、磁化の回転が妨げられる。
【００８２】
このため、本発明の記憶層では、特に図９（ｃ）に示すように、非磁性層２ａを介して強磁性層１ａ、３ａを積層する際、強磁性層１ａ、３ａ、又はそのいずれか一方の膜厚を不均一化することで、図９（ｄ）に示すように面内に単一ドメイン６のみが存在するようにし、エッジドメインの発生を回避する。
【００８３】
このように、厚さの不均一な連続膜を備える磁性層は、所定の外部磁場により磁化の方向が変化する磁化自由層として用いられるが、層の形成条件により所定の外部磁場によってもゼロ磁場における磁化の方向を保持する磁化固着層に用いることもできる。
【００８４】
強磁性層の不均一化の効果は、必ずしも膜厚のみで達成されるものではなく、例えば強磁性層の組成を不均一化することでも、エッジドメインの発生を回避することができる。また、先に述べたように、強磁性層１ａ、３ａ、又はそのいずれか一方を微粒子状又は島状成長とすることで、エッジドメインの発生を回避することができる。このとき、面内のドメインは、各微粒子又は各島における単一ドメインが面内全体で単一ドメインをなすように協力的に動作する。
【００８５】
このとき、微粒子状の磁性膜は、例えば非磁性体からなるマトリックス中に強磁性体の微粒子を分散させたものでも良いし、島状成長部を他の磁性層で覆うようにしても良い。
【００８６】
次に、磁化の固着層をなす磁性積層膜は、図９（ｅ）に示すように、トンネルバリア層をなす絶縁層１１の一方に隣接して硬磁性材料からなる強磁性層１２を形成することで固着層としての役割を果たすことができる。しかし、この構成では、磁化の固定の程度は必ずしも十分ではないため、ＴＭＲ素子の誤動作につながる。
【００８７】
また、図９（ｅ）の破線で矢示するように、強磁性層１２からの漏れ磁場が絶縁層１１の他方に隣接する記憶層１０のスイッチング磁場の中心値をシフトさせるので、同様にＴＭＲ素子の誤動作につながる。
【００８８】
特にＭＲＡＭ用のＴＭＲ素子は高度に集積化されるため、誤動作の確率はゼロにする必要がある。このため、第３、第４の実施の形態で説明したＭＲＡＭ用のＴＭＲ素子では、図９（ｆ）に示すように、強磁性層１２と反強磁性層１３を積層して、スピンバルブ型の磁化の固着層とし、磁化の固定を強化している。
【００８９】
しかし、図９（ｆ）に示すスピンバルブ型の磁化の固着層では、強磁性層１２の漏れ磁場の影響を除去することができない、そこで、第５の実施の形態に係るＭＲＡＭでは、図９（ｇ）に示すように、トンネルバリア層をなす絶縁層１１の一方に隣接して、非磁性層１５を介して磁化の方向が逆向きになるように、互いに反強磁性的に結合した強磁性層１２、１４からなる磁性積層膜を形成し、これをＭＲＡＭ用ＴＭＲ素子の磁化の固着層として用いる。
【００９０】
図９（ｇ）に示す磁化の固着層は、非磁性層１３の厚さｔを選択することで極めて強い反強磁性的結合が得られるので、磁化の固定を強化することができる。また、互いに反強磁性的に結合した強磁性層１２、１４の間で閉じた磁気回路を構成するので、トンネルバリア層をなす絶縁層１１の他方に隣接して形成される記憶層１０に対する漏れ磁場の影響を除去することができる。従って、誤動作の確率ゼロが求められるＭＲＡＭ用ＴＭＲ素子の磁化の固着層として、図９（ｆ）と図９（ｇ）を合わせた磁性積層膜は最も好適なものとなる。
【００９１】
なお、図９（ｇ）の磁性積層膜において、非磁性層の厚さｔと、強磁性層１２、１４の材料と厚さとを選択すれば、図９（ａ）に示す記憶層として図９（ｂ）に示すエッジドメイン５の発生を抑制し、スイッチング磁場の値を引き下げることも可能である。
【００９２】
以上、トンネルバリア層をなす絶縁層を介して、その両側に記憶層となる第１の磁性積層膜と、磁化の固着層となる第２の磁性積層膜とが形成された積層構造部を備えるＴＭＲ素子について説明した。第１の磁性積層膜における磁化の方向を回転しやすくするために、第１の磁性積層膜を非磁性層を介して第１、第２の強磁性層を積層した３層構造にし、第１、第２の強磁性層又はそのいずれか一方を不均一化することが極めて有効であった。
【００９３】
このように、記憶層として有用な３層構造の第１の磁性積層膜は、必ずしもＴＭＲ素子に限定して適用されるものではない。非磁性層を介して第１、第２の磁性積層膜を積層し、第１の磁性積層膜を記憶層、第２の磁性積層膜を磁化の固着層とする磁気素子であれば、同様に本発明の不均一磁性層を含む３層構造の第１の磁性積層膜を記憶層として用いることができる。
【００９４】
このような磁気素子として、例えばＴＭＲ素子におけるトンネルバリア層（絶縁層）を非磁性金属層（例えばＣｕ）に置き換えた構造を有する巨大磁気抵抗効果素子(Giant Magneto-Resistive Effect; ＧＭＲ素子)が知られている。ＧＭＲ素子では、非磁性金属層と磁性積層膜との界面において、磁化（スピン）の方向に依存する電子散乱を生じる。
【００９５】
すなわち、磁化の方向が固着された第２の磁性積層膜に対して、第１の磁性積層膜の磁化の方向が回転することにより、非磁性金属層との界面における磁気抵抗が増加する。この磁気抵抗の増加は、磁性積層膜の面に沿う方向、及び面に垂直な方向に生じる。ＧＭＲ素子に対して、以上の各実施の形態で説明した記憶層となる第１の磁性積層膜と、磁化の固着層となる第２の磁性積層膜とを好適に使用することができる。
【００９６】
なお本発明は上記の実施の形態に限定されることはない。例えば第１、第２の実施の形態において、二重接合型ＴＭＲ素子を例として説明したが、本発明は必ずしも二重接合型ＴＭＲ素子に限定されるものではない。一重接合型のＴＭＲ素子に対しても同様な効果があり、このときには、第１、第２の実施の形態における３層の磁性積層構造と配線用又は保護用金属層とが、隣接して積層されることになる。
【００９７】
また、第１、第２の実施の形態において、２層の強磁性層の間に非磁性層を介在させた３層の磁性積層構造を記憶層とすることについて説明したが、強磁性材料の微粒子を弱く強磁性的に結合させることが可能であれば、必ずしも非磁性層を用いる必要はなく、例えば、同一面内において強磁性材料の微粒子又は島状成長領域同士が接する構造、膜厚が極端に不均一な単層膜、あるいは微粒子状又は島状成長領域を有する強磁性層と非強磁性層との２層構造であっても良い。また、非磁性層を用いる場合でも、非磁性金属中に強磁性微粒子が固溶体として存在する状態も本発明に含まれる。その他本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００９８】
【発明の効果】
上述したように本発明のＴＭＲ素子によれば、微粒子状又は島状成長領域を有するか、又は厚さの不均一な２つの強磁性層が、非磁性層を介して互いに強磁性結合する積層構造を記憶層として用いることにより、ＭＲ比の低下を生じることなくスイッチング磁場の低減を図ることができる。
【００９９】
この記憶層を備えるＴＭＲ素子は、記憶素子として優れた性能を示すばかりでなく、ばらつきが小さく、かつ歩留まりよく安価に製造することができるので、生産性に優れている。また、この記憶層を備えるＴＭＲ素子の構造は、微細化に適しているので、これをメモリセルとして集積化したＭＲＡＭの集積度を大幅に向上させることが可能になる。
【図面の簡単な説明】
【図１】第１の実施の形態に係るＴＭＲ素子の記憶層の構成を模式的に示す断面図。
【図２】３種の磁性積層膜に対する保磁力のシミュレーション結果を示す図。
【図３】第２の実施の形態に係る二重トンネル接合型ＴＭＲ素子の製造方法を示す工程断面図。
【図４】第２の実施の形態に係る二重トンネル接合型ＴＭＲ素子の製造方法の続きを示す工程断面図。
【図５】第２の実施の形態に係る二重トンネル接合型ＴＭＲ素子の磁化ヒステリシス曲線を従来のＴＭＲ素子と比較する図。
【図６】第３の実施の形態に係るデュアルスピンバルブ構造の二重トンネル接合型ＴＭＲ素子の製造方法を示す工程断面図。
【図７】第３の実施の形態に係るデュアルスピンバルブ構造の二重トンネル接合型ＴＭＲ素子の製造方法の続きを示す工程断面図。
【図８】第４の実施の形態に係るＴＭＲ素子を用いたＭＲＡＭの構成を示す図。
【図９】第５の実施の形態に係る記憶層と磁化の固着層の構成に関する説明図。
【符号の説明】
１、３、１ａ、３ａ、１２、１４…強磁性層
２、２ａ、１５…非磁性層
４、６…ドメイン
５…エッジドメイン
１０…記憶層
１１…トンネルバリア層
１３…反強磁性層
１０１、１０３…強磁性層
１０２…非磁性層
３０１、３０３…Ｎｉ3Ｃｏ3Ｆｅ4
３０２…Ｒｕ
３０４、３１０…Ｗ
３０５…Ｔａ
３０６、３０９…Ｃｏ5Ｆｅ5
３０７、３０８…Ａｌ2Ｏ3
３１１…層間絶縁膜
３１２…上部配線電極
６０１ａ…Ｃｏ9Ｆｅ
６０１ｂ…Ｎｉ4Ｆｅ6
６０２…Ｃｕ
６０３…Ｎｉ3Ｃｏ3Ｆｅ4
６０４…Ｔａ
６０５、６１０…ＰｔＭｎ
６０６、６０９…Ｃｏ7Ｆｅ3
６０７、６０８…ＡｌＯx
６１１…Ｗ
８０１…シリコン基板
８０２…Ｎ+ソース／ドレイン領域
８０３…ゲート電極
８０４…プラグ
８０５…下部配線電極
８０６…ビット線
８０７…ワード線
８０８…層間絶縁膜
【発明の属する技術分野】
本発明は強磁性体を用いた情報記録及びその再生技術に係り、特に磁気センサーや高密度磁気ディスク装置の再生用磁気ヘッド等に用いる磁気抵抗効果素子、及びこれを用いた磁気記憶装置に関するものである。
【０００２】
【従来の技術】
従来の強磁性体薄膜を用いた磁気抵抗効果素子には、磁気ヘッドや磁気センサー等に用いられるものがある。近年、半導体基板上に磁気抵抗効果素子を形成した磁気ランダムアクセスメモリ（以下ＭＲＡＭ:Magnetic Random Access Memoryと呼ぶ）が提案され、高速動作、大容量、及び不揮発性を兼ね備える次世代の半導体記憶装置として注目されている。
【０００３】
ここで、磁気抵抗効果素子とは、強磁性体に磁場を印加すると強磁性体の磁化の方向に応じて電気抵抗が変化する現象であり、この磁化の方向を情報の書き込みに用い、対応する電気抵抗の大小を情報の読み出しに用いることにより記憶素子として動作させるものである。
【０００４】
近年、２層の強磁性層の間に１層の絶縁層を挿入したサンドイッチ構造の強磁性トンネル接合におけるトンネル磁気抵抗効果（以下、ＴＭＲ効果:Tunneling Magneto-Resistance effectと呼ぶ）が注目されており、磁気抵抗の変化率（以下、ＭＲ比:Magneto-Resistance ratioと呼ぶ）として２０％以上の値が得られるようになった(J. Appl. Phys. 79, p.4724 (1996))。
【０００５】
これを始めとして、ＴＭＲ効果を利用したトンネル接合型磁気素子（以下、
ＴＭＲ素子と呼ぶ）をＭＲＡＭに用いるための研究開発が進展し、例えば、最近の文献(Appl. Phys. Lett. 77, p.283 (2000))では、室温におけるＴＭＲ効果のＭＲ比は４９．７％に達することが報告されている。
【０００６】
ＭＲＡＭに用いるＴＭＲ素子では、２層の強磁性層のうち一方の磁化の方向が外部磁場の影響を受けて変化しないように固定して、これを基準層（又は磁化の固着層と呼ぶ）として用い、他方の磁化の方向が外部磁場の影響を受けて変化しやすくなるように構成して、これを記憶層として用いる。
【０００７】
これらの記憶層と基準層を、トンネルバリア層をなす絶縁層を介して平行に配置し、固定された基準層の磁化の方向に対して、記憶層の磁化の方向が外部磁場により平行又は反平行になるようにして、２進情報の“０”と“１”に対応付け、情報を記憶する。
【０００８】
記憶情報の書き込みは、ＴＭＲ素子の近傍に設けた書き込み用配線に電流を流し、このとき発生する磁場で記憶層の磁化の方向を反転させることにより行う。また、記憶情報の読み出しは、磁化の反転に伴うＴＭＲ素子の抵抗変化を検出することにより行う。
【０００９】
従って、基準層には外部磁場による磁化反転が困難で、ＴＭＲ素子のＭＲ比を大きくすることができる材料や積層構造を有することが要求されるが、一方、記憶層には外部磁場による磁化反転が容易で、ＴＭＲ素子のＭＲ比を大きくすることができる材料や積層構造を有することが要求される。
【００１０】
基準層の磁化の方向を固定するためには、保磁力の大きな硬磁性材料を用いることが有効であるが、この他、強磁性層に接するように反強磁性層を設けて磁化の方向を固定するスピンバルブ型構造を用いることにより、トンネル接合のＭＲ比を大きくする強磁性層の材料特性を生かしながら、強磁性層の磁化の方向を固定する方法が広く用いられている。
【００１１】
一方、磁化の方向が変化し易いように構成された記憶層には、保磁力の小さい軟磁性材料を用いる方法や、薄層化して保磁力を小さくする方法が考えられてきた。
【００１２】
しかし、ＴＭＲ素子をメモリセルとして、ＭＲＡＭを高集積化するためには、ＴＭＲ素子を縮小する必要がある。従って、ＴＭＲ素子に含まれる強磁性層もまた小さくする必要がある。一般に、強磁性層の幅（強磁性層の面内において、磁化容易軸に垂直方向の長さ）が小さくなれば保磁力は増加する。
【００１３】
保磁力の大きさは、磁化を反転するために必要なスイッチング磁場の大きさの目安となるので、ＴＭＲ素子の縮小はスイッチング磁場の増加を意味する。このため、情報を書き込む際、書き込み配線により大きな電流を流す必要を生じ、ＴＭＲ素子をメモリセルとするＭＲＡＭの消費電力が増加する。従って、ＭＲＡＭ用のＴＭＲ素子において、記憶層とする強磁性層の保磁力の低減はＭＲＡＭの高集積化を進める上で重要な課題となっている。
【００１４】
高集積化ＭＲＡＭのメモリセル（ＴＭＲ素子）に記憶層として含まれる微小な強磁性層において、保磁力が大きくなる主な理由は、
（１）形状異方性が強くなること、
（２）漏れ磁場により生じる反磁場が磁化の回転を妨げること、
（３）エッジドメインの割合が増加すること、
等が挙げられる。
【００１５】
ここでエッジドメインとは、例えば、短軸の幅が数ミクロンからサブミクロン程度になれば、反磁場の影響により、磁性体の中央部分とは異なる磁気的構造が磁化領域（磁区）の端部に生じるのことをいう(例えば、J. Appl. Phys. 81, p.5471 (1997)参照)。
【００１６】
高集積化ＭＲＡＭのメモリセルにおいて、記憶層をなす微小な強磁性層の端部に生じるエッジドメインの大きさは、セルサイズとほぼ同等になるため、セルサイズの縮小と共に、エッジドメインの占める面積の割合が大きくなる。このため、磁化反転に伴う磁気的構造（磁区構造）のパターン変化に大きな影響を及ぼし、磁化反転過程が複雑化する。このため、保磁力が増加し、スイッチング磁場が増大する。
【００１７】
上記、保磁力増加の課題を解決するため、一般に、強磁性層の厚さを薄くする方法が用いられる。この方法は、形状異方性エネルギーを低下させることが目的であり、強磁性体として機能する限界まで薄くして、保磁力の増加を抑制することができる。
【００１８】
この他、２層の強磁性層の間に非磁性層を介在させた多層膜を記憶層として用い、これらの強磁性層を互いに反強磁性的結合させるものが提案されている（特開平 9-251621 、米国特許第5,953,248参照）。
【００１９】
この場合、２層の強磁性層は、磁気モーメント又は厚さが互いに異なり、また、反強磁性的結合により磁化が逆方向を向いている。このため、磁化が互いに相殺し、記憶層全体としては実効的に磁化容易軸方向に小さな磁化を持つ強磁性体として動作するようになり、強磁性層の厚さを薄くしたのと等価にすることができる。
【００２０】
記憶層における磁化容易軸方向の小さな磁化に対して、逆方向に磁場を印加すれば、各強磁性層の磁化は反強磁性的結合を保ったまま反転する。このとき、磁力線が閉じているため反磁場の影響が小さくなり、また、記憶層のスイッチング磁場は各強磁性層の保磁力により定まるので、小さなスイッチング磁場で磁化を反転することが可能になる。
【００２１】
一方、エッジドメインを固定し、複雑な磁区構造の変化を防ぐ方法が考えられている（米国特許5,748,524、特開2000-100153）。エッジドメインを固定すれば磁化反転における複雑な磁区構造の変化を制御することは可能であるが、この方法では、スイッチング磁場の値を実質的に低減することはできない。また、エッジドメインを固定するために他の構造を付加する必要があり、高密度化には適しない。
【００２２】
【発明が解決しようとする課題】
上記したように、従来のＴＭＲ素子は、メモリセルを構成する微細な記憶層のスイッチング磁場を低減するため、記憶層の厚さを薄くする方法や、反強磁性的結合を用いて実効的に厚さを薄くする方法や、磁区構造を制御する方法等が検討されてきた。しかし、
（１）単に記憶層の厚さを薄くすれば、材料や成膜条件により記憶層が微粒子状又は島状になり、強磁性体として機能しなくなるため、薄くするには限界があること、
（２）磁区構造を制御する方法を用いれば、セルの形状やセルサイズ、セルのアスペクト比により磁区構造が変化するため、保磁力の大きさが変化すること、例えば、メモリセルの加工の際、端部の凹凸等の影響で保磁力が変化すれば、セルごとのスイッチング磁場の大きさがばらつくこと、
（３）反強磁性結合を用いて等価的に厚さの下限を下げれば、エッジドメインの影響により保磁力が増加すること、
（４）幅０．１μｍ以下のセルサイズを想定すれば、さらにスイッチング磁場を低減する技術が必要になること、
等の多くの問題が存在していた。
【００２３】
本発明は上記の問題点を解決すべくなされたもので、セルサイズを縮小しても小さなスイッチング磁場で動作し、ばらつきが小さく、かつＭＲ比の低下が少ないＴＭＲ素子を提供することを目的とする。
【００２４】
【課題を解決するための手段】
本発明の磁気抵抗効果素子は、第１の磁性層と、第１の磁性層に積層された第１の非磁性層と、第１の非磁性層を介して第１の磁性層と積層され、かつ第１の磁性層と磁気結合した第２の磁性層と、第２の磁性層が第１の非磁性層と接する面と反対側の面において第２の磁性層と積層された第２の非磁性層と、第２の非磁性層を介して第２の磁性層と積層形成された第３の磁性層とを備え、第１及び第２の磁性層は所定の外部磁場によって磁化の方向が変化する磁化自由層であり、第３の磁性層は外部磁場の下でも外部磁場がゼロの状態と同じ磁化方向を略保持する磁化固着層であり、第１または第２の磁性層は、素子の全面で厚さの不均一な連続膜、島状領域、もしくは複数の微粒子を備えることを特徴とする。
【００２５】
好ましくは、前記厚さの不均一な連続膜の最も薄い個所の膜厚は１ナノメートル以下であり、最も厚い個所の膜厚は前記最も薄い個所の膜厚より２０％以上厚いことを特徴とする。また、島状領域、もしくは微粒子の平均厚さは０．３ナノメートル以上３ナノメートル以下であることを特徴とする。
【００２６】
好ましくは、第１または第２の磁性層は、超常磁性を示し、また第１及び第２の磁性層と前記第１の非磁性層が示す飽和磁化に対する残留磁化の割合が、第１または第２の磁性層が示す飽和磁化に対する残留磁化の割合よりも大きいことを特徴とする。
【００２７】
また、本発明の磁気抵抗効果素子は、第１の磁性層と、第１の磁性層上に形成された非磁性層と、非磁性層を介して第１の磁性層と積層され、厚さの不均一な連続膜を備える第２の磁性層とを備えることを特徴とする。
【００２８】
また、本発明の磁気抵抗効果素子において、第２の非磁性層は、導電層（ＧＭＲ素子）または誘電体（ＴＭＲ素子）であることを特徴とする。また第１及び第２の磁性層は、前記第１の非磁性層を介して強磁性結合、または反強磁性結合していることを特徴とする。
【００２９】
好ましくは磁性層の材料は、コバルト、鉄、及びニッケルのいずれか１つを含む強磁性金属の合金、又は前記強磁性金属の化合物、又は前記強磁性金属と非金属との固溶体であり、第１の非磁性層の材料は、Ｒｕ、Ｉｒ、Ｃｕ、Ａｕ、Ａｇのいずれか１つを含む金属、又はその合金であることを特徴とする。
【００３０】
また本発明の磁気抵抗効果素子は、第３の非磁性層を介して前記第３の磁性層と積層された第４の磁性層とを備えることを特徴とする。
【００３１】
また、本発明の磁気抵抗効果素子は、磁気記憶装置の構成要素として好適に使用することができる。
【００３２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
はじめに、図１を用いて本発明の第１の実施の形態に係るＴＭＲ素子に含まれる磁性積層膜の磁気特性と、そのシミュレーション結果について説明する。
【００３３】
図１に示すＴＭＲ素子の磁性積層膜は、非磁性層１０２を介して微粒子状の（島状成長を含む）磁性層１０１及び１０３が形成されている。非磁性層１０２の上下両面に積層された微粒子等からなる磁性層１０２、１０３は互いに強磁性結合している。このような磁性積層膜は、全体として強磁性を示す。
【００３４】
この磁性積層膜に反対方向の磁場を印加し、磁化を反転させる際の磁気特性の変化について説明する。一般に、強磁性材料からなる微粒子の磁化は反転し易い特徴がある。しかし、微粒子の集合体は熱ゆらぎ等の影響により、弱磁場中で磁化の方向がばらつくため、残留磁化がほぼゼロとなって、大きな磁場を与えなければ磁化が飽和しない超常磁性的な磁気特性を示す。
【００３５】
しかし、これらの微粒子の間に弱い強磁性結合を加えれば、各微粒子は磁化反転し易い特徴を持ったまま互いに同じ磁化の方向を向こうとする強磁性結合力を感じながら磁化反転するため、全体として小さな反転磁場で磁化反転するようになる。
【００３６】
このとき、微粒子の大きさが小さいほど、また微粒子間の結合力が弱いほど、反転磁場の値は小さくなる。また、磁気的な結合が強磁性的であるばかりでなく、一部又は全部が反強磁性的であっても、磁化がほぼ同一方向を向くような力が全体として作用していれば、同様な反転磁場の低減効果を生じる。
【００３７】
図１に示す微粒子状の強磁性層を含む磁性積層膜において、反転磁場が低減する理由は以上の通りである。このような磁性積層膜では、各磁性微粒子がそれぞれ分離しているため、セルの形状や大きさの影響を受け難く、スイッチング磁場のばらつきが小さいメモリセルを得ることができる。
【００３８】
非磁性層を介して強磁性的に結合された、強磁性層からなる３層の磁性積層膜を備えたメモリセルにおいて、上下両面の強磁性層が連続膜である場合、一方の強磁性層が微粒子状である場合、及び両面の強磁性層が微粒子状である場合について、それぞれシミュレーションにより保磁力を求めた結果を図２に示す。
【００３９】
ここで、シミュレーションのモデルとして、メモリセルの幅１００ｎｍ、メモリセルの長さ４００ｎｍ、磁性層の膜厚１ｎｍであると仮定した。また、シミュレーションの便宜上、微粒子の底面は１辺の長さが４０ｎｍの正方形で、その高さは１ｎｍの直方体とし、微粒子の間隔は２０ｎｍと仮定した。
【００４０】
図２に示すシミュレーションの結果から、上下両面の磁性層が微粒子状である場合には、上下の磁性層が連続膜である場合に比べて、保磁力Ｈｃの値が１／４に低減することが明らかになった。
【００４１】
以上、非磁性層の上下両面に孤立した微粒子が配置される場合について説明したが、微粒子同士が一部接しているもの、又は連続膜であっても厚さが不均一で薄い部分の磁気結合が弱いものでも、ほぼ同様な効果が得られることが実験との対比から明らかになった。
【００４２】
具体的には、磁性層が厚さの不均一な連続膜からなる場合、最も薄い部分の膜厚が１ｎｍ以下であって、最も厚い部分の膜厚が最も薄い部分の膜厚より２０％以上大きければほぼ同様な効果が得られるが、薄い部分の厚さが１ｎｍより厚ければ、磁性層が厚さの均一な連続膜である場合に比べて、保磁力の値にほとんど差がなくなることが明らかになった。
【００４３】
また、磁性層が微粒子状又は島状成長である場合、この微粒子や島の高さの平均値が０．３ｎｍ以上３ｎｍ以下となるように形成されれば、シミュレーションとほぼ同様な保磁力の低減効果が得られることが明らかになった。
【００４４】
これらの磁性層は、単層で評価した磁化ヒステリシス曲線では、残留磁化がゼロに近く、大きな磁場を与えなければ磁化が飽和しない超常磁性的な成分が含まれている。また、飽和磁化Ｍｓに対する残留磁化Ｍｒの割合Ｍｒ／Ｍｓは、０より大ではあるが１より小さく、ヒステリシス曲線の角型性が悪く、スイッチング磁場が大きいという欠点がある。
【００４５】
しかし、単層においては超常磁性的な特性を示す強磁性層でも、この磁性層を非磁性層の上下両面に形成し、非磁性層を介してこれらの磁性層を強磁性結合させた３層の磁性積層膜にすれば、Ｍｒ／Ｍｓは１に近づき、スイッチング磁場の値を小さくすることができる。
【００４６】
なお、本発明の磁性層として使用可能な磁性材料は、Ｃｏ、Ｆｅ、Ｎｉのいずれか１つを含む合金、化合物、又はこれらの金属と非金属との固溶体であり、また、２層の磁性層の中間に介在させる非磁性層として使用可能な材料は、Ｒｕ、Ｉｒ、Ｃｕ、Ａｕ、Ａｇ等の金属である。
【００４７】
次に、図３を用いて第２の実施の形態に係る二重接合型ＴＭＲ素子について説明する。図３は、二重接合型ＴＭＲ素子の製造過程を示す模式的な工程断面図である。
【００４８】
図３（ａ）に示すように、半導体基板上に（図示せず）高真空スパッタリング法を用いて、下部配線電極Ｗ ３０４と、バッファ層Ｔａ ３０５と、下側の基準層Ｃｏ5Ｆｅ5 ３０６と、下側のトンネルバリア層として絶縁層Ａｌ2Ｏ3 ３０７を順次堆積する。
【００４９】
図３（ａ）に示す多層膜は、最下層のＷ ３０４から最上層のＡｌ2Ｏ3 ３０７に至るまで、全て金属層上に逐次堆積されるので、平坦性に優れた多層膜として形成することができる。
【００５０】
次に、図３（ｂ）に示すように、絶縁層Ａｌ2Ｏ3 ３０７の上に記憶層として３層の磁性積層膜を積層する。まず、成膜速度から換算して厚さ１．２ｎｍとなるようにＮｉ3Ｃｏ3Ｆｅ4 ３０１を堆積し、次に、成膜速度から換算して厚さ
１．４ｎｍとなるように非磁性層Ｒｕ ３０２を堆積し、さらに、成膜速度から換算して厚さ１．２ｎｍとなるようにＮｉ3Ｃｏ3Ｆｅ4 ３０３を堆積する。
【００５１】
このとき、トンネルバリア層をなす絶縁層Ａｌ2Ｏ3 ３０７の上にＮｉ3Ｃｏ3Ｆｅ4 ３０１を堆積することになるが、このように絶縁層上に金属層を堆積する場合には、絶縁層に対する金属原子の結合力が弱いため、金属層は当初島状に成長し、堆積が進むと共に島同士が互いに融合するようにして膜厚が増大する。
【００５２】
このため、図３（ｂ）に示すように、絶縁層Ａｌ2Ｏ3 ３０７の上に堆積したＮｉ3Ｃｏ3Ｆｅ4 ３０１の膜厚は不均一となる。このとき、スパッタ装置の基板温度やガス圧の制御により、Ｎｉ3Ｃｏ3Ｆｅ4 ３０１の最も薄い部分の膜厚が１ｎｍ以下であり、最も厚い部分の膜厚が最も薄い部分の膜厚より２０％以上大きくなるように、Ｎｉ3Ｃｏ3Ｆｅ4 ３０１の不均一性を制御することができる。
【００５３】
次に、Ｎｉ3Ｃｏ3Ｆｅ4 ３０１の上に堆積する非磁性層Ｒｕ ３０２及びＮｉ3Ｃｏ3Ｆｅ4 ３０３は、順次金属層の上に堆積されるので平坦性が回復する。なお、Ｎｉ3Ｃｏ3Ｆｅ4 ３０３の表面が次の工程に必要な平坦性を示さない場合には通常の平坦化工程を導入すればよい。
【００５４】
次に、図３（ｃ）に示すように、上側のトンネルバリア層となる絶縁層Ａｌ2Ｏ3 ３０７と、上側基準層Ｃｏ5Ｆｅ5 ３０９と、上部保護層Ｗ ３１０を堆積し、図４（ｄ）に示すように、Ｗ ３０４を下部配線電極として加工するため、フォトレジストによるマスクパターン形成（図示せず）と、これをマスクとするイオンミリングを行った後、さらにＴＭＲ素子部の形状を規定するためのパターン形成（図示せず）とイオンミリングを行い、ＴＭＲ素子部を形成する。
【００５５】
次に、図４（ｅ）に示すように、反応性スパッタリング法を用いて層間絶縁膜ＳｉＯ2 ３１１を堆積した後、上部保護層Ｗ ３１０との接続孔、及びこれと接続する上部配線電極３１２をパターン形成し、ＴＭＲ素子を完成する。
【００５６】
このように製造されたＴＭＲ素子は、２００ｎｍ×６００ｎｍの長方形で、バイアス電圧０．１ＶにおけるＭＲ比４０パーセント、スイッチング磁場２．４ｋＡ／ｍの特性を示し、図５（ａ）に示すように、磁化ヒステリシス特性の角型比は極めて良好であった。
【００５７】
一方、図３、図４に示すＴＭＲ素子の製造工程において、記憶層となる３層の磁性積層膜を、厚さ１．２ｎｍの単層のＮｉ3Ｃｏ3Ｆｅ4に置き換える他は、ほぼ同様な工程で作製されたＴＭＲ素子では、図５（ｂ）に示すように、磁化ヒステリシス特性の角型比が悪化し、残留磁化はゼロに近く、大きな磁場を印加しなければ磁化が飽和しない超常磁性的な磁気特性を示すことが明らかになった。
【００５８】
また、記憶層をなす３層の磁性積層膜に含まれるＮｉ3Ｃｏ3Ｆｅ4が、均一な厚さとなるように、特に、スパッタ装置の基板温度とガス圧を制御して堆積した試料では、２００ｎｍ×６００ｎｍのメモリセルで、バイアス電圧０．１ＶにおけるＭＲ比が４０％となるが、一方、スイッチング磁場は９．６ｋＡ／ｍという大きな値になり、良好なＴＭＲ素子は得られなかった。
【００５９】
以上の結果から、本発明のように厚さの不均一なＮｉ3Ｃｏ3Ｆｅ4を非磁性層を介して磁気的に結合させた積層構造を記憶層に用いたＴＭＲ素子では、磁化ヒステリシス特性の角型比が極めて良好であると同時に、スイッチング磁場の大幅な低減が実現されることが明らかになった。なお、第２の実施の形態に係るＴＭＲ素子は、構造上、例えば磁気センサとして好適に使用されるので、必ずしも半導体基板上に形成する必要はなく、例えば、ガラス基板上に形成することも可能である。
【００６０】
次に、図６を用いて、第３の実施の形態に係るＭＲＡＭ用のデュアルスピンバルブ型ＴＭＲ素子について説明する。
図６は、本発明のデュアルスピンバルブ型ＴＭＲ素子の製造過程を示す模式的な工程断面図である。ここで、デュアルスピンバルブ型ＴＭＲ素子とは、反強磁性層に接して基準層となる強磁性層を積層することにより、基準層の磁化を強固に固定するスピンバルブ構造を、上下２箇所に備えた二重接合型ＴＭＲ素子のことである。
【００６１】
このように、反強磁性層に接して基準層となる強磁性層を積層すれば、基準層における強磁性層の磁化の方向の固定が極めて強固になり、高集積化したＭＲＡＭ用のＴＭＲ素子として、漏れ磁場による誤動作の確率をゼロにすることが可能になる。
【００６２】
本発明のデュアルスピンバルブ型ＴＭＲ素子は、半導体集積回路の一部に形成されるので、半導体基板表面を覆う絶縁膜上の下部配線電極の上に形成される。なお、この下部配線電極は、絶縁膜を貫通するプラグを介して半導体基板の主面に形成された選択トランジスタに接続される。
【００６３】
はじめに、図６（ａ）に示すように、高真空スパッタリング法を用いて層間絶縁膜及びプラグの形成を完了した半導体基板上に（図示せず）、下部配線電極兼バッファ層Ｔａ ６０４と、下側の反強磁性層ＰｔＭｎ ６０５と、下側基準層
Ｃｏ7Ｆｅ3 ６０６を順次堆積する。
【００６４】
次に、下側トンネルバリア層を形成するため、Ａｌを厚さ０．８ｎｍ堆積した後、このＡｌをオゾン雰囲気中で酸化することにより、トンネルバリア層として絶縁層ＡｌＯx ６０７（１≦ｘ≦１．５）を形成する。
【００６５】
次に、図６（ｂ）に示すように、ＡｌＯｘ ６０７の上に記憶層として実質的に３層の磁性積層膜を以下のように形成する。はじめに、成膜速度から換算して厚さ０．５ｎｍとなるように微粒子層（又は島状成長層、以下同じ）Ｃｏ9Ｆｅ ６０１ａを堆積し、次に、成膜速度から換算して厚さ１．０ｎｍとなるように、Ｎｉ4Ｆｅ6 ６０１ｂを堆積する。次に、成膜速度から換算して厚さ１．５ｎｍとなるように非磁性層Ｃｕ ６０２を堆積した後、さらに、成膜速度から換算して厚さ１．２ｎｍとなるようにＮｉ3Ｃｏ3Ｆｅ4 ６０３を堆積する。
【００６６】
ここで、Ｃｏ9Ｆｅ ６０１ａは、微粒子層（又は島状成長層）として堆積し、Ｎｉ4Ｆｅ6 ６０１ｂは、この微粒子層の間隙を埋めるように、厚さが不均一な連続膜として堆積する。Ｃｏ9Ｆｅ ６０１ａ及びＮｉ4Ｆｅ6 ６０１ｂは、組み合わされて厚さが不均一な強磁性層となり、非磁性層Ｃｕ ６０２を介して形成されるＮｉ3Ｃｏ3Ｆｅ4 ６０３と共に実質的に３層の磁性積層膜を形成する。
【００６７】
次に、図６（ｃ）に示すように、Ｎｉ3Ｃｏ3Ｆｅ4 ６０３の表面に上側のトンネルバリア層を形成するため、Ａｌを厚さ０．８ｎｍ堆積した後、このＡｌをオゾン雰囲気中で酸化することによりトンネルバリア層となるＡｌＯx ６０８（１≦ｘ≦１．５）を形成する。さらに、上側基準層としてＣｏ7Ｆｅ3 ６０９と、上側反強磁性層ＰｔＭｎ ６１０と上部保護層Ｗ ６１１を堆積する。
【００６８】
次に、図７（ｄ）に示すように、下部配線電極部の材料となるＴａ ６０４を下部配線電極として加工するため、フォトレジストによるマスクパターン形成（図示せず）及びこれをマスクとするイオンミリングにより下部配線電極部を形成した後、さらにＴＭＲ素子部の形状を規定するためのパターンニングとイオンミリングを行い、図７（ｄ）に示すデュアルスピンバルブ型ＴＭＲ素子部を形成する。
【００６９】
次に、図７（ｅ）に示すように、反応性スパッタリング法を用いてＳｉＯ2層間絶縁膜８０８を堆積した後、真空中で５００ｋＡ／ｍの磁場を印加した状態で３００℃、２時間のアニールを行う。この工程により基準層の磁化が固定しデュアルスピンバルブ型ＴＭＲ素子として機能するようになる。最後に上部保護層Ｗ６１１との接続孔、及びこれと接続する上部配線電極（ＭＲＡＭのビット線）８０６を設けて素子を完成する。なお、Ｔａ ６０４はＭＲＡＭの下部配線電極８０５として用いられる。
【００７０】
このように完成されたＭＲＡＭにおいて、メモリ部のデュアルスピンバルブ型ＴＭＲ素子は１００ｎｍ×３００ｎｍの長方形で、バイアス電圧０．５ＶにおけるＭＲ比２５パーセント、スイッチング磁場３．２ｋＡｍ-1の特性を示し、磁化反転のために従来必要であった配線の電流値１０ｍＡを１ｍＡに低減することが可能になった。なお、第３の実施の形態において、反強磁性材料としてはＰｔＭｎのほかに、ＲｈＭｎ、ＩｒＭｎ、ＰｔＲｈＭｎ、ＰｔＣｒＭｎを用いることができる。
【００７１】
次に、図８を用いて本発明の第４の実施の形態について説明する。第４の実施の形態では、デュアルスピンバルブ型ＴＭＲ素子をメモリセルとするＭＲＡＭの構造について具体的に説明する。
【００７２】
図８に示すＭＲＡＭは、Ｐ型シリコン基板８０１の主面に形成されたＭＯＳトランジスタのＮ+ソース／ドレイン領域８０２と、ゲート絶縁膜を介してＮ+ソース・ドレイン領域間のＮ型チャネル上に形成されたＭＯＳトランジスタのゲート電極８０３と、ソース／ドレイン領域８０２のいずれか一方に接続された導電性プラグ８０４を備えている。
【００７３】
破線の囲みで示す図７（ｅ）のデュアルスピンバルブ型ＴＭＲ素子は、導電性プラグ８０４を介してソース／ドレイン領域８０２の一方に接続された下部配線電極８０５と、上部配線電極をなす紙面に沿って形成されたビット線８０６との間に接続される。ＭＲＡＭのワード線８０７は、ゲート電極８０３と下部配線電極８０５との間に紙面と垂直方向に形成される。なお、これらの構成部の間は層間絶縁膜８０８により埋められる。
【００７４】
ＭＲＡＭの動作は次の通りである。メモリセルの主要部をなすＴＭＲ素子への記憶データの書き込みは、互いに直交するビット線８０６とワード線８０７に１ｍＡ程度の電流を流すことにより行われる。
【００７５】
すなわち、アドレスデコーダで選択されたビット線８０６とワード線８０７に電流を流せば、その電流により発生した外部磁場が共にその交点上の選択ＴＭＲ素子に加わり、ＴＭＲ素子のスイッチング磁場の大きさを越えるようになるが、その他の非選択のワード線と選択されたビット線との交点上のＴＭＲ素子に対しては、選択されたビット線８０６の電流による磁場のみが加わるので、ＴＭＲ素子の磁化の反転は生じない。
【００７６】
また、記憶データの読み出しは、Ｐ型シリコン基板８０１に形成されたＭＯＳトランジスタを用いて記憶データの書き込まれたＴＭＲ素子を選択し、ＴＭＲ素子の磁化の向きに対応する抵抗値を読み出すことにより行うことができる。デュアルスピンバルブ型ＴＭＲ素子をメモリセルとするＭＲＡＭは、高密度化が可能であり、また、ＴＭＲ素子の基準層の磁化の固定が反強磁性層を用いて強固になされているため誤動作の恐れがなく、不揮発性でかつ書き換え回数の制約がない記憶装置を提供することができる。
【００７７】
次に図９を用いて、本発明の第５の実施の形態について説明する。第５の実施の形態では、ＴＭＲ素子の記憶層及び基準層（磁化の固着層）として用いる磁性積層膜の構成について総括的に説明し、特にＭＲＡＭのメモリセルに適した磁化の固着層について詳細に説明する。
【００７８】
先に述べたように、本発明のＴＭＲ素子においては、トンネルバリア層をなす絶縁層を介して記憶層をなす磁性積層膜と、磁化の固着層をなす磁性積層膜が形成される。図９は、本発明の記憶層と磁化の固着層の特徴に着目して、これらの磁性積層膜の構成を示す模式図である。
【００７９】
記憶層をなす磁性積層膜は、図９（ａ）に示すように、非磁性層２を介して強磁性層１、３を積層することにより形成される。この他、磁化の方向が回転し易い軟磁性材料１層のみを用いて記憶層を形成する場合もある。このとき、磁化の方向は、磁性積層膜の面内に沿う方向であり、各層の厚さや材料を最適化することでスイッチング磁場の小さい記憶層が実現される。
【００８０】
しかし、記憶層をなす磁性積層膜を平坦な積層膜（又は１層のみの平坦な膜）として形成すれば、図９（ｂ）の平面図に示すように、正常な磁区（ドメイン）４に対して終端部にエッジドメイン５が発生する。
【００８１】
通常記憶層の平面形状は、反磁場の影響を小さくするために幅に対して磁化容易軸方向を長くするが、このようにすればエッジドメイン５が発生し易くなり、磁化の回転が妨げられる。
【００８２】
このため、本発明の記憶層では、特に図９（ｃ）に示すように、非磁性層２ａを介して強磁性層１ａ、３ａを積層する際、強磁性層１ａ、３ａ、又はそのいずれか一方の膜厚を不均一化することで、図９（ｄ）に示すように面内に単一ドメイン６のみが存在するようにし、エッジドメインの発生を回避する。
【００８３】
このように、厚さの不均一な連続膜を備える磁性層は、所定の外部磁場により磁化の方向が変化する磁化自由層として用いられるが、層の形成条件により所定の外部磁場によってもゼロ磁場における磁化の方向を保持する磁化固着層に用いることもできる。
【００８４】
強磁性層の不均一化の効果は、必ずしも膜厚のみで達成されるものではなく、例えば強磁性層の組成を不均一化することでも、エッジドメインの発生を回避することができる。また、先に述べたように、強磁性層１ａ、３ａ、又はそのいずれか一方を微粒子状又は島状成長とすることで、エッジドメインの発生を回避することができる。このとき、面内のドメインは、各微粒子又は各島における単一ドメインが面内全体で単一ドメインをなすように協力的に動作する。
【００８５】
このとき、微粒子状の磁性膜は、例えば非磁性体からなるマトリックス中に強磁性体の微粒子を分散させたものでも良いし、島状成長部を他の磁性層で覆うようにしても良い。
【００８６】
次に、磁化の固着層をなす磁性積層膜は、図９（ｅ）に示すように、トンネルバリア層をなす絶縁層１１の一方に隣接して硬磁性材料からなる強磁性層１２を形成することで固着層としての役割を果たすことができる。しかし、この構成では、磁化の固定の程度は必ずしも十分ではないため、ＴＭＲ素子の誤動作につながる。
【００８７】
また、図９（ｅ）の破線で矢示するように、強磁性層１２からの漏れ磁場が絶縁層１１の他方に隣接する記憶層１０のスイッチング磁場の中心値をシフトさせるので、同様にＴＭＲ素子の誤動作につながる。
【００８８】
特にＭＲＡＭ用のＴＭＲ素子は高度に集積化されるため、誤動作の確率はゼロにする必要がある。このため、第３、第４の実施の形態で説明したＭＲＡＭ用のＴＭＲ素子では、図９（ｆ）に示すように、強磁性層１２と反強磁性層１３を積層して、スピンバルブ型の磁化の固着層とし、磁化の固定を強化している。
【００８９】
しかし、図９（ｆ）に示すスピンバルブ型の磁化の固着層では、強磁性層１２の漏れ磁場の影響を除去することができない、そこで、第５の実施の形態に係るＭＲＡＭでは、図９（ｇ）に示すように、トンネルバリア層をなす絶縁層１１の一方に隣接して、非磁性層１５を介して磁化の方向が逆向きになるように、互いに反強磁性的に結合した強磁性層１２、１４からなる磁性積層膜を形成し、これをＭＲＡＭ用ＴＭＲ素子の磁化の固着層として用いる。
【００９０】
図９（ｇ）に示す磁化の固着層は、非磁性層１３の厚さｔを選択することで極めて強い反強磁性的結合が得られるので、磁化の固定を強化することができる。また、互いに反強磁性的に結合した強磁性層１２、１４の間で閉じた磁気回路を構成するので、トンネルバリア層をなす絶縁層１１の他方に隣接して形成される記憶層１０に対する漏れ磁場の影響を除去することができる。従って、誤動作の確率ゼロが求められるＭＲＡＭ用ＴＭＲ素子の磁化の固着層として、図９（ｆ）と図９（ｇ）を合わせた磁性積層膜は最も好適なものとなる。
【００９１】
なお、図９（ｇ）の磁性積層膜において、非磁性層の厚さｔと、強磁性層１２、１４の材料と厚さとを選択すれば、図９（ａ）に示す記憶層として図９（ｂ）に示すエッジドメイン５の発生を抑制し、スイッチング磁場の値を引き下げることも可能である。
【００９２】
以上、トンネルバリア層をなす絶縁層を介して、その両側に記憶層となる第１の磁性積層膜と、磁化の固着層となる第２の磁性積層膜とが形成された積層構造部を備えるＴＭＲ素子について説明した。第１の磁性積層膜における磁化の方向を回転しやすくするために、第１の磁性積層膜を非磁性層を介して第１、第２の強磁性層を積層した３層構造にし、第１、第２の強磁性層又はそのいずれか一方を不均一化することが極めて有効であった。
【００９３】
このように、記憶層として有用な３層構造の第１の磁性積層膜は、必ずしもＴＭＲ素子に限定して適用されるものではない。非磁性層を介して第１、第２の磁性積層膜を積層し、第１の磁性積層膜を記憶層、第２の磁性積層膜を磁化の固着層とする磁気素子であれば、同様に本発明の不均一磁性層を含む３層構造の第１の磁性積層膜を記憶層として用いることができる。
【００９４】
このような磁気素子として、例えばＴＭＲ素子におけるトンネルバリア層（絶縁層）を非磁性金属層（例えばＣｕ）に置き換えた構造を有する巨大磁気抵抗効果素子(Giant Magneto-Resistive Effect; ＧＭＲ素子)が知られている。ＧＭＲ素子では、非磁性金属層と磁性積層膜との界面において、磁化（スピン）の方向に依存する電子散乱を生じる。
【００９５】
すなわち、磁化の方向が固着された第２の磁性積層膜に対して、第１の磁性積層膜の磁化の方向が回転することにより、非磁性金属層との界面における磁気抵抗が増加する。この磁気抵抗の増加は、磁性積層膜の面に沿う方向、及び面に垂直な方向に生じる。ＧＭＲ素子に対して、以上の各実施の形態で説明した記憶層となる第１の磁性積層膜と、磁化の固着層となる第２の磁性積層膜とを好適に使用することができる。
【００９６】
なお本発明は上記の実施の形態に限定されることはない。例えば第１、第２の実施の形態において、二重接合型ＴＭＲ素子を例として説明したが、本発明は必ずしも二重接合型ＴＭＲ素子に限定されるものではない。一重接合型のＴＭＲ素子に対しても同様な効果があり、このときには、第１、第２の実施の形態における３層の磁性積層構造と配線用又は保護用金属層とが、隣接して積層されることになる。
【００９７】
また、第１、第２の実施の形態において、２層の強磁性層の間に非磁性層を介在させた３層の磁性積層構造を記憶層とすることについて説明したが、強磁性材料の微粒子を弱く強磁性的に結合させることが可能であれば、必ずしも非磁性層を用いる必要はなく、例えば、同一面内において強磁性材料の微粒子又は島状成長領域同士が接する構造、膜厚が極端に不均一な単層膜、あるいは微粒子状又は島状成長領域を有する強磁性層と非強磁性層との２層構造であっても良い。また、非磁性層を用いる場合でも、非磁性金属中に強磁性微粒子が固溶体として存在する状態も本発明に含まれる。その他本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００９８】
【発明の効果】
上述したように本発明のＴＭＲ素子によれば、微粒子状又は島状成長領域を有するか、又は厚さの不均一な２つの強磁性層が、非磁性層を介して互いに強磁性結合する積層構造を記憶層として用いることにより、ＭＲ比の低下を生じることなくスイッチング磁場の低減を図ることができる。
【００９９】
この記憶層を備えるＴＭＲ素子は、記憶素子として優れた性能を示すばかりでなく、ばらつきが小さく、かつ歩留まりよく安価に製造することができるので、生産性に優れている。また、この記憶層を備えるＴＭＲ素子の構造は、微細化に適しているので、これをメモリセルとして集積化したＭＲＡＭの集積度を大幅に向上させることが可能になる。
【図面の簡単な説明】
【図１】第１の実施の形態に係るＴＭＲ素子の記憶層の構成を模式的に示す断面図。
【図２】３種の磁性積層膜に対する保磁力のシミュレーション結果を示す図。
【図３】第２の実施の形態に係る二重トンネル接合型ＴＭＲ素子の製造方法を示す工程断面図。
【図４】第２の実施の形態に係る二重トンネル接合型ＴＭＲ素子の製造方法の続きを示す工程断面図。
【図５】第２の実施の形態に係る二重トンネル接合型ＴＭＲ素子の磁化ヒステリシス曲線を従来のＴＭＲ素子と比較する図。
【図６】第３の実施の形態に係るデュアルスピンバルブ構造の二重トンネル接合型ＴＭＲ素子の製造方法を示す工程断面図。
【図７】第３の実施の形態に係るデュアルスピンバルブ構造の二重トンネル接合型ＴＭＲ素子の製造方法の続きを示す工程断面図。
【図８】第４の実施の形態に係るＴＭＲ素子を用いたＭＲＡＭの構成を示す図。
【図９】第５の実施の形態に係る記憶層と磁化の固着層の構成に関する説明図。
【符号の説明】
１、３、１ａ、３ａ、１２、１４…強磁性層
２、２ａ、１５…非磁性層
４、６…ドメイン
５…エッジドメイン
１０…記憶層
１１…トンネルバリア層
１３…反強磁性層
１０１、１０３…強磁性層
１０２…非磁性層
３０１、３０３…Ｎｉ3Ｃｏ3Ｆｅ4
３０２…Ｒｕ
３０４、３１０…Ｗ
３０５…Ｔａ
３０６、３０９…Ｃｏ5Ｆｅ5
３０７、３０８…Ａｌ2Ｏ3
３１１…層間絶縁膜
３１２…上部配線電極
６０１ａ…Ｃｏ9Ｆｅ
６０１ｂ…Ｎｉ4Ｆｅ6
６０２…Ｃｕ
６０３…Ｎｉ3Ｃｏ3Ｆｅ4
６０４…Ｔａ
６０５、６１０…ＰｔＭｎ
６０６、６０９…Ｃｏ7Ｆｅ3
６０７、６０８…ＡｌＯx
６１１…Ｗ
８０１…シリコン基板
８０２…Ｎ+ソース／ドレイン領域
８０３…ゲート電極
８０４…プラグ
８０５…下部配線電極
８０６…ビット線
８０７…ワード線
８０８…層間絶縁膜
Claims (13)
- 第１の磁性層と、
前記第１の磁性層に積層された第１の非磁性層と、
前記第１の非磁性層を介して前記第１の磁性層と積層され、かつ前記第１の磁性層と磁気結合した第２の磁性層と、
前記第２の磁性層が前記第１の非磁性層と接する面と反対側の面において前記第２の磁性層と積層された第２の非磁性層と、
前記第２の非磁性層を介して前記第２の磁性層と積層形成された第３の磁性層とを備え、
前記第１及び第２の磁性層は所定の外部磁場によって磁化の方向が変化する磁化自由層であり、前記第３の磁性層は前記外部磁場の下でも外部磁場がゼロの状態と同じ磁化方向を略保持する磁化固着層であり、
前記第１または第２の磁性層は、膜面の全面で厚さの不均一な連続膜、島状領域、もしくは複数の微粒子を備えることを特徴とする磁気抵抗効果素子。 - 前記膜面の全面で厚さの不均一な連続膜の最も薄い個所の膜厚は１ナノメートル以下であり、最も厚い個所の膜厚は前記最も薄い個所の膜厚より２０％以上厚いことを特徴とする請求項１記載の磁気抵抗効果素子。
- 前記島状領域、もしくは微粒子の平均厚さは０．３ナノメートル以上３ナノメートル以下であることを特徴とする請求項１記載の磁気抵抗効果素子。
- 前記第１または第２の磁性層は、超常磁性を示すことを特徴とする請求項１乃至３のいずれか１項に記載の磁気抵抗効果素子。
- 前記第１及び第２の磁性層と前記第１の非磁性層からなる積層体が示す飽和磁化に対する残留磁化の割合が、前記第１または第２の磁性層が示す飽和磁化に対する残留磁化の割合よりも大きいことを特徴とする請求項１乃至請求項４のいずれか１項に記載の磁気抵抗効果素子。
- 前記第１の磁性層は、島状領域と、前記島状領域上に積層され膜面の全面で厚さの不均一な連続膜とを含むことを特徴とする請求項１乃至請求項５のいずれか１項に記載の磁気抵抗効果素子。
- 前記第２の非磁性層は、導電層であることを特徴とする請求項１乃至請求項６のいずれか１項に記載の磁気抵抗効果素子。
- 前記第２の非磁性層は、誘電体であることを特徴とする請求項１乃至請求項６のいずれか１項に記載の磁気抵抗効果素子。
- 前記第１及び第２の磁性層は、前記第１の非磁性層を介して強磁性結合、または反強磁性結合していることを特徴とする請求項１乃至請求項８のいずれか１項に記載の磁気抵抗効果素子。
- 前記磁性層の材料は、コバルト、鉄、及びニッケルのいずれか１つを含む強磁性金属の合金、又は前記強磁性金属の化合物、又は前記強磁性金属と非金属との固溶体であることを特徴とする請求項１乃至請求項９のいずれか１項に記載の磁気抵抗効果素子。
- 前記第１の非磁性層の材料は、Ｒｕ、Ｉｒ、Ｃｕ、Ａｕ、Ａｇのいずれか１つを含む金属、又はその合金であることを特徴とする請求項１乃至請求項１０のいずれか１項に記載の磁気抵抗効果素子。
- 第３の非磁性層を介して前記第３の磁性層と積層された第４の磁性層とを備えることを特徴とする請求項１乃至請求項１１のいずれか１項に記載の磁気抵抗効果素子。
- 請求項１乃至請求項１２のいずれか１項に記載の磁気抵抗効果素子を複数備えることを特徴とする磁気記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001083877A JP3872962B2 (ja) | 2001-03-22 | 2001-03-22 | 磁気抵抗効果素子及び磁気記憶装置 |
| US10/102,944 US6730949B2 (en) | 2001-03-22 | 2002-03-22 | Magnetoresistance effect device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001083877A JP3872962B2 (ja) | 2001-03-22 | 2001-03-22 | 磁気抵抗効果素子及び磁気記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002289941A JP2002289941A (ja) | 2002-10-04 |
| JP3872962B2 true JP3872962B2 (ja) | 2007-01-24 |
Family
ID=18939638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001083877A Expired - Fee Related JP3872962B2 (ja) | 2001-03-22 | 2001-03-22 | 磁気抵抗効果素子及び磁気記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3872962B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6898112B2 (en) * | 2002-12-18 | 2005-05-24 | Freescale Semiconductor, Inc. | Synthetic antiferromagnetic structure for magnetoelectronic devices |
| JP4665382B2 (ja) * | 2003-09-08 | 2011-04-06 | ソニー株式会社 | 磁気メモリ |
| JP4959717B2 (ja) * | 2005-12-31 | 2012-06-27 | 中国科学院物理研究所 | 磁性メモリセル、磁気ランダムアクセスメモリ、および、そのアクセス記憶方法 |
| CN111512456B (zh) * | 2018-02-27 | 2023-09-22 | Tdk株式会社 | 铁磁性层叠膜、自旋流磁化旋转元件、磁阻效应元件和磁存储器 |
-
2001
- 2001-03-22 JP JP2001083877A patent/JP3872962B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002289941A (ja) | 2002-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4371781B2 (ja) | 磁気セル及び磁気メモリ | |
| JP4568152B2 (ja) | 磁気記録素子及びそれを用いた磁気記録装置 | |
| KR100401777B1 (ko) | 자기 저항 효과 소자 및 자기 메모리 장치 | |
| JP3576111B2 (ja) | 磁気抵抗効果素子 | |
| US7732881B2 (en) | Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM) | |
| KR100502113B1 (ko) | 자기저항소자, 이 자기저항소자를 사용한 메모리소자 및메모리소자의 기록/재생방법 | |
| JP3625199B2 (ja) | 磁気抵抗素子 | |
| KR100344030B1 (ko) | 자기 소자, 자기 메모리 디바이스, 자기저항 효과 헤드 및 자기 저장 시스템. | |
| US20070076471A1 (en) | Storage element and memory | |
| US7626857B2 (en) | Current induced magnetoresistance device | |
| JP2001156357A (ja) | 磁気抵抗効果素子および磁気記録素子 | |
| JP4076197B2 (ja) | 磁性素子、記憶装置、磁気再生ヘッド、３端子素子、及び磁気ディスク装置 | |
| JP2011527094A (ja) | 分離ｃｐｐアシスト書込を行うスピン注入ｍｒａｍデバイス | |
| JP2005294376A (ja) | 磁気記録素子及び磁気メモリ | |
| JP2001237472A (ja) | 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法 | |
| US7173300B2 (en) | Magnetoresistive element, method for making the same, and magnetic memory device incorporating the same | |
| JP3697369B2 (ja) | 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム | |
| JP2001156358A (ja) | 磁気抵抗効果素子および磁気メモリ素子 | |
| JP4187021B2 (ja) | 記憶素子及びメモリ | |
| JP5034317B2 (ja) | 記憶素子及びメモリ | |
| US6898115B2 (en) | Magnetoresistive element, and magnetic memory using the same | |
| JP3836779B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
| JP3872962B2 (ja) | 磁気抵抗効果素子及び磁気記憶装置 | |
| JP2004087870A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
| JP4660512B2 (ja) | 磁気記録素子への書き込み方法および磁気記録素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |