JP4076197B2 - 磁性素子、記憶装置、磁気再生ヘッド、３端子素子、及び磁気ディスク装置 - Google Patents
磁性素子、記憶装置、磁気再生ヘッド、３端子素子、及び磁気ディスク装置 Download PDFInfo
- Publication number
- JP4076197B2 JP4076197B2 JP13889899A JP13889899A JP4076197B2 JP 4076197 B2 JP4076197 B2 JP 4076197B2 JP 13889899 A JP13889899 A JP 13889899A JP 13889899 A JP13889899 A JP 13889899A JP 4076197 B2 JP4076197 B2 JP 4076197B2
- Authority
- JP
- Japan
- Prior art keywords
- tunnel barrier
- magnetic
- adjacent
- ferromagnetic
- tunnel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
Description
【０００１】
【発明の属する技術分野】
本発明は、強磁性トンネル効果を利用した磁気素子に関わり、特に、島状の非磁性あるいは強磁性の半導体を用いてそのスピン蓄積効果を利用した磁性素子に関する。
【０００２】
【従来の技術】
磁性を利用したスピン依存伝導素子として、磁性金属層と非磁性金属層との界面でのスピン依存散乱に起因した巨大磁気抵抗（ＧＭＲ）効果素子が知られている。これは、磁性金属層と非磁性金属層を数オングストロームから数十オングストロームのオーダで交互に積層した構造の人工格子膜であり、非磁性層を介して相対する磁性金属層の磁気モーメントが零磁場で磁気的に反平行状態で結合している。この人工格子膜に外部磁場を印加して磁性金属層の磁気モーメントを一方向に揃えると抵抗が大きく低下し、数十％という巨大磁気抵抗効果を示す。しかし、このような人工格子膜は、大きな磁気抵抗効果を得るためには積層数を多くする必要があるという問題や、飽和磁場が数テスラ以上と大きく、実用にはそぐわないという問題を有している。
金属人工格子膜に比べて積層数が少なく、飽和磁場が小さい膜として、磁性金属層／非磁性金属層／磁性金属層のサンドイッチ構造の積層膜を有し、一方の磁性金属層の磁化を固定し、他方の磁性金属層のみを外部磁場で磁化反転させることにより、２つの磁性金属層の磁化方向の相対角度を変化させる、いわゆるスピンバルブＧＭＲ膜が開発されている。上記３層からなるスピンバルブ膜の磁気抵抗効果は１０％以下程度である。
【０００３】
一方、スピン依存散乱とはメカニズムの異なる、強磁性トンネル効果に基づくトンネル磁気抵抗（ＴＭＲ）効果素子もスピン依存伝導素子として知られている。これは磁性金属層／誘電体層／磁性金属層の３層積層膜からなり、一方の磁性金属層の保磁力が他方の磁性金属層の保磁力よりも小さい構造で、両磁性金属層間に電圧を印加してトンネル電流を発生させるものである。このとき、保磁力の小さい磁性金属層のスピンのみを反転させると、二つの磁性金属層のスピンが互いに平行なときと反平行なときとでトンネル電流量が大きく異なるため、室温で１０％以上の大きな磁気抵抗効果が得られる。
誘電体層を二つ備えた磁性金属層／誘電体層／磁性金属層／誘電体層／磁性金属層の５層からなる強磁性２重トンネル効果素子も知られている。また、中央の強磁性金属層を微粒子状の強磁性体により構成した強磁性２重トンネル効果素子が本発明者らによって提案されている（Jpn. J. Appl. Phys. 36, L1380(1997),特開平１０−３０８３１３号）。ここに、論文発表番号や、特許出願番号等を追記して下さい。）。これらの強磁性２重トンネル効果素子はバイアスによるＴＭＲの低下が少ないという特徴がある。
【０００４】
このようなＧＭＲ素子やＴＭＲ素子を磁気ヘッドや磁気記憶素子に応用する研究もなされており、スピンバルブＧＭＲ素子を用いた磁気ヘッドは既に実用化に到っている。
スピン依存トンネル効果素子を磁気記憶素子へ応用する場合にはこれらの素子をアレイ状に配置し、別に設けた配線に電流を流すことで素子へ電流磁界を印加し、二つの磁性金属層を互いに平行、反平行に制御することにより、“１”、“０”のいずれかを記録させる。読み出しはＧＭＲ効果やＴＭＲ効果を用いて行う。従来のＴＭＲ素子を記憶素子として用いた磁気ランダムアクセスメモリ（ＭＲＡＭ）の回路では、半導体電界効果トランジスタ（ＦＥＴ）とＴＭＲ記憶素子が直列につながれており、ワード線とビット線に電流を流し交叉した位置の記憶素子を選択する構成である。ワード線で選択されたＦＥＴのゲートを開いてビット線からドレイン電圧を付与することでソースードレイン間電流をメモリ素子に流し、メモリ素子の両電極間の電圧を測定することでその大きさからメモリの“１”、“０”を判定するものである。従来のＴＭＲ素子では臨界電圧が存在せず、そのためビット線とワード線間に直接記憶素子を配置するとわずかな電圧を印加しただけでトンネル電流が流れてしまう為、これを阻止するためのスイッチ用の半導体ＦＥＴ等が必須である。しかし、ＦＥＴによるセル面積への影響は大きく、記憶素子の高集積化の流れと逆行することになる。
【０００５】
一方、最近、金属粒子を用いた２重トンネル接合におけるスピン蓄積効果が理論的に研究されている（J. Barns et al. Phys. Rev. Lett. 80, 1058(1998)）。以下、このスピン蓄積効果について簡単に説明する。
強磁性電極／誘電体層／非磁性金属粒子／誘電体層／強磁性電極からなる２重トンネル接合を考える。誘電体層の厚さが十分に薄い場合、二つの強磁性電極間に電圧を印加するとスピン分極したトンネル電子が流れる。非磁性金属粒子の大きさが帯電効果が現れる程度に十分小さく、かつ二つのトンネル障壁（両誘電体層）のコンダクタンスが互いに非対称である場合、スピン偏極したトンネル電子は非平衡的に非磁性金属粒子内に蓄積され、非磁性金属粒子の化学ポテンシャルΔμがスピンに依存してシフトするため非平衡的にスピン分極する。その結果、ＴＭＲ効果が発現することが期待される。その大きさはスピン緩和時間や金属微粒子の大きさに依存し、強磁性電極のスピン分極率をＰとすると、非磁性金属微粒子内でのスピン緩和時間が十分長い場合、ＴＭＲ効果は最大Ｐ２で与えられることが知られている（A. Brataas et. al. Phys. Rev. B59, 93(1998)）。
【０００６】
【発明が解決しようとする課題】
従来のスピン依存トンネル効果素子には、ＧＭＲ素子やＴＭＲ素子があり、なかでも非磁性金属粒子を用いた２重トンネル接合素子では、理論上、スピン蓄積効果により、最大で強磁性電極のスピン分極率の２乗のトンネル磁気抵抗が得られることが知られている。
本発明では、従来の非磁性金属微粒子を用いた２重トンネル接合素子に比して高いスピン蓄積効果を期待できる磁性素子を提供すること、あるいは、スピン蓄積効果を室温にて得られる磁性素子、及びこれらの磁性素子を用いた記憶装置、磁気再生ヘッド、及び磁気ディスク装置を提供することを課題とする。
【０００７】
【課題を解決するための手段】
本発明の第一は、第一及び第二の強磁性層と、第一の強磁性層と第一のトンネル障壁を介して隣接し、かつ第一のトンネル障壁とはコンダクタンスの異なる第二のトンネル障壁を介して第二の強磁性層と隣接する半導体粒子を備えることを特徴とする磁性素子を提供する。
また、本発明の第二は、強磁性電極と、非磁性電極と、強磁性電極と第一のトンネル障壁を介して隣接し、かつ前記第一のトンネル障壁とはコンダクタンスの異なる第二のトンネル障壁を介して非磁性電極と隣接する強磁性半導体粒子を備えることを特徴とする磁性素子を提供する。
本発明は、誘電体層に囲まれた島状の非磁性あるいは強磁性の半導体粒子を用いることで高いスピン蓄積効果を期待できるスピン依存トンネル効果の磁性素子に係り、記憶素子や磁気ディスク素子への応用に関するものである。
２つのトンネル障壁に挟まれた粒子においてスピン蓄積効果が観測されるためには、▲１▼半導体の帯電エネルギーＥcより動作温度が低いこと、かつ、▲２▼トンネル電子のスピン緩和時間τsfがトンネル時間よりも長くなければならない。▲２▼は、接合の抵抗と容量をそれぞれＲ、Ｃとすればトンネル時間はＲＣで与えられるので、
τsf＞ＲＣ （１）
を要求する。一方、微小なトンネル接合における▲１▼の帯電エネルギーＥｃは電子の電荷ｅ、及び誘電体に囲まれた半導体粒子のキャパシタンスＣを用いて、
Ｅc＝ｅ2/２Ｃ （２）
で与えられるので、（１）、（２）から
τsf＞Ｒ×（ｅ２／２Ｅc） （３）
を満たさなければならないことがわかる。τsfは物質の選択により決まるので（３）式はＥｃが大きい値であることを要求しており、そのためには半導体は小さな島状となる。
【０００８】
一般に半導体中のスピン緩和時間は長く、また、島状半導体中の電子数は同じ大きさの金属中の電子数に比べて圧倒的に少ないので帯電エネルギーが大きく、比較的容易に（３）式を満たすことができ、スピン蓄積効果を室温でも観測することが可能になる。
さらに、島状の半導体を用いて多重トンネル接合を構成すると、島状半導体中の量子論による離散的エネルギー準位の間隔δが大きくなる。化学ポテンシャルのシフト量Δμはδに比例するので、結果としてＴＭＲを増大させることができる。また、半導体として、強磁性半導体を用いればＴＭＲは２Ｐ２で与えられ、金属微粒子の場合に比してＴＭＲが２倍に増大し、さらに好ましい。
上記の島状半導体粒子を用いた接合は上述の２重トンネル接合に限らず、３重以上のトンネル接合においても同様に構成することで、上記効果と同等、もしくはそれ以上のＴＭＲが得られるものである。
上記のような島状の半導体を用いたスピン依存トンネル効果素子を電子素子、たとえば記憶素子に応用した場合、素子を選択するためのトランジスタが不要になり、高集積化、低消費電力等において優れた不揮発性記憶素子を提供することができる。
【０００９】
このような本願発明に対し、従来の技術で説明した、強磁性層（電極）／絶縁層／非磁性金属微粒子／絶縁層／強磁性層（電極）からなる２重トンネル接合の金属微粒子では、単位体積当たりの伝導電子数が多いため量子論による離散的エネルギー準位の間隔δは小さく、そのためケミカルポテンシャルのシフト量Δμが小さく、大きなスピン蓄積効果は期待できない。また、スピンの蓄積効果を得るために、微粒子の帯電エネルギーＥcより環境温度が低くなければならないが、金属微粒子の場合、Ｅcが小さいのでｎｍオーダ以下にしないと室温でのスピン蓄積効果が期待できない。従って、スピン蓄積効果を利用したスピン依存トンネル効果素子をメモリ素子などに適用した場合、素子を選択するためのトランジスタが欠かせないこととなる。
【００１０】
【発明の実施の形態】
（第一の実施の形態） 以下に、本発明の基本となる半導体粒子を用いたスピン依存多重トンネル効果について説明する。ここでは、半導体に非磁性粒子を用いた２重トンネル接合について、説明するが、その結果は３重以上のトンネル接合、及び強磁性半導体粒子を用いた構成に拡張できることは容易に考察できる。
まず、図１（ａ）の断面概念図に示すように、強磁性層１／誘電体層２／非磁性半導体粒子３／誘電体層４／強磁性層５からなる２重トンネル接合素子について説明する。強磁性層１，５は２重トンネル接合に電圧Ｖを印加するための一対の電極であり、また、強磁性層１は図１（ａ）中矢印で示される方向の磁化Ｍ1↑を、強磁性層５はＭ5↑あるいは反転したＭ5↓を持つことができる。これら強磁性層１，５の間に、二つの薄い誘電体層２，４と、誘電体層２，４により挟まれる非磁性半導体微粒子３が備えられている。二つの誘電体層２，４はトンネルコンダクタンスに非対称性を持たせるために、厚さを互いに異ならしめた。この２重トンネル接合素子において、強磁性層１の磁化Ｍ1は↑方向に固定させ、強磁性層５の磁化Ｍ5は↑、↓のいずれかとすることで、互いの磁化を平行、あるいは反平行とすることができる。互いの磁化が平行状態での２重トンネル接合を流れるトンネル電流量は、反平行状態でのトンネル電流量に比して大きく、平行状態と反平行状態の電流量に差が大きい程、磁気抵抗変化率が大きくなる。尚、強磁性層１の磁化を固定し、強磁性層５の磁化を自由磁化とするためには、強磁性層１の保磁力を強磁性層５のそれよりも大きく設定すればよい。具体的には、反強磁性膜を強磁性層１に隣接配置して交換結合力により強磁性層１の保磁力を大きくする、あるいは、強磁性層１の材料と強磁性層５のそれとを異ならしめる等の方法がある。
【００１１】
次に、図１（ａ）に示す構造におけるスピン蓄積効果について説明する。半導体微粒子３の直径が十分小さければ、量子効果により図１（ｂ）のエネルギーポテンシャルの概念図に示すような離散的なエネルギー準位Ｅrn（ｎ＝１，２，３，…ｎ）が形成される。ここで、離散的エネルギー準位Ｅrnの間隔δは微粒子に含まれる電子数に反比例するので、微粒子の直径で制御することが可能である。つまり、粒子の直径が小さい程間隔δは大きくなる。
半導体粒子の帯電エネルギーは大きく、スピン緩和時間はトンネル時間よりも十分長く、半導体中のスピン緩和時間は金属中のそれよりも長いので、スピン蓄積効果を備えるトンネル接合を容易に作ることができる。
このようなトンネル接合において、強磁性層１，５の間に電圧Ｖを印加すると、図１（ｂ）の誘電体層２を介して強磁性層１と半導体粒子３間をスピン偏極した電子がトンネルする。このトンネル電子はさらに隣の誘電体層４を介して強磁性層５にトンネルして行くが、図１（ｂ）に示すように、誘電体層２の厚さを誘電体層４の厚さよりも薄くすることでトンネル接合２，４に非対称性を持たせており、また、半導体中におけるトンネル電子のスピン緩和時間が誘電体層２をトンネルする時間に比して長いことから、トンネルしたスピン偏極電子はスピン緩和時間内で半導体粒子３中に蓄積される。図１（ｂ）の半導体粒子３中では、↑方向のスピン偏極電子が↓方向のスピン偏極電子よりも過剰となり、その結果、ケミカルポテンシャルのシフトΔμ＝（過剰電子ｓ×離散的エネルギー間隔δ）が生じて半導体粒子は↑方向にスピン偏極する。つまり、半導体微粒子３はあたかもＭ1↑と同じ方向の磁化を備えるようになる。このスピン偏極した電子が半導体微粒子３から誘電体層４を介して強磁性層５へトンネルしていくので、半導体が非磁性であるにも拘わらず、素子としてＴＭＲが発現することになる。すなわち、図１（ａ）に示すように、二つの強磁性層のうち強磁性層１の磁化を固定Ｍ1↑し、強磁性層５の磁化をスイッチさせることで、両強磁性層１，５の磁化方向を平行状態Ｍ5↑あるいは反平行状態Ｍ5↓の関係にでき、両状態における抵抗変化の変化によりＴＭＲを得ることができる。その大きさは前述のように磁性体のスピン分極率をＰとすると、最大Ｐ２である。半導体では離散的エネルギーの間隔δが大きく、スピン緩和時間が長いので、金属微粒子に比べて、最大のＰ２に近いＴＭＲを得易く、しかもそれが室温で得られる。これが半導体を用いた場合の特徴の一つである。
【００１２】
（第二の実施の形態）
次に、第一の実施の形態で説明した２重トンネル接合素子にゲート電極を付加した３端子素子に関する第二の実施の形態について説明する。
図２（ａ）の断面概略図に示すように、第一の実施の形態で説明した２重トンネル接合素子の半導体微粒子３に誘電体層６を介してゲート電極７を設けた構造とする。このゲート電極７による制御電圧ＶGにより、半導体微粒子３中のエネルギー準位を強磁性電極１，５のフェルミ準位ＥFに対して制御することでスピン蓄積効果の発現を制御することができる。通常、強磁性層１，５間に電圧Ｖを印加しない状態（Ｖ＝０）では、図２（ｂ）のエネルギーポテンシャル図に示すように、強磁性電極１，５のフェルミ準位ＥFは半導体のバンドギャップＥg内にある。
強磁性層１，５の間に弱い電圧Ｖ＝Ｖ0を印加しても、強磁性層１，５のフェルミ準位ＥFが、依然として半導体のバンドギャップＥg内にある場合、トンネル電流は流れない。しかし、ゲート電圧ＶＧを印加し、半導体の伝導帯ＶＢの下端が強磁性層のフェルミ準位に一致する程度の臨界値ＶG＝ＶCまで大きくすると、薄い誘電体層２を介して強磁性層１と半導体微粒子３の間にスピン偏極トンネル電流が流れる。トンネルしたスピン偏極電子が半導体粒子３中に蓄積されると、第一の実施形態において説明したように半導体粒子３が磁化を持つかのような振る舞いを示すため、強磁性層１，５間を流れるトンネル電流を測定することで、その大小関係により強磁性層１，５の磁化の向きが互いに平行か反平行かを検出できる。つまり、強磁性層１，５の磁化の向きが互いに平行状態であるのに比べて、反平行状態では電流量が低くなり、その差を電流計により測定することで、磁化状態を検出することができる。ＶＧが臨界電圧ＶC以下の場合はトンネル電流が流れず、 ＶＧがＶCより大きいとスピン偏極トンネル電流が流れるようになることは、半導体粒子を用いた場合の、金属粒子とは大きく異なる第２の特徴である。ＶGは半導体を用いた電界効果型トランジスタ（ＦＥＴ）におけるゲート電圧に、トンネル電流はソース−ドレイン間電流に相当する。ＦＥＴと異なるのはトンネル電流がスピン偏極電流であることであり、その大きさによって磁性電極の相対的スピンの向きを検出できることである。
【００１３】
（第三の実施の形態）
次に、第二の実施の形態において説明した３端子素子を用いたメモリ装置に関する実施形態を説明する。
図３に、この３端子素子を単一のメモリセルとして用いた記憶装置の回路図を示す。各３端子素子８のゲート電極７は対応するワード線ＷＬに、強磁性電極１，５は夫々一対のビット線ＢＬ，プレート電極線ＰＬに接続される。つまり、３端子素子８k,lを例に説明すると、ゲート電極７はワード線ＷＬkに接続され、強磁性電極１，５は夫々ＢＬl，ＰＬlに接続されている。ここで、ワード線ＷＬは、列方向にアレイ状に配置され、一対のビット線ＢＬとプレート電極線ＰＬは行方向にアレイ状に配置される。そして、各ワード線ＷＬと各ビット線ＢＬ，各プレート電極線ＰＬの交叉部に３端子素子８が配置されることで、集積化された記憶装置が提供できる。
３端子素子８には、第二の実施形態において説明したように、臨界電圧ＶG＝ＶCが存在するので、ビット線とプレート間に電圧を印加しただけではトンネル電流は流れず、電流を流すためにはＶC以上の電圧をゲート電極７に加えればよい。このようにすれば、充分に高いＴＭＲ効果が得られることから、従来のように各メモリセルにおいてスイッチング用の半導体ＦＥＴを用いる必要がなくなり、より高集積化し、また、低消費電力の記憶素子を提供することができる。尚、図３において図１に示した２端子素子を用いることも可能である。その際、各素子の強磁性電極１，５の一方をビット線に接続し、他方をワード線に接続する。
【００１４】
本発明の半導体粒子は誘電体層に取り囲まれることで、誘電体層を介して隣接する電極との間にトンネル障壁が形成されたものである。半導体粒子は丸い粒状に限らず、微細加工で人工的に作られた島、半導体で良く研究されている、半導体ヘテロ構造により２次元電子ガスを閉じ込めた構造によっても実現できる。
本発明に用いる半導体としてはＳｉ、Ｇｅやその合金の半導体から、ＧａＡｓ、ＩｎＧａＰ、ＧａＮ、ＩｎＧａＡｌＡｓなどの化合物半導体、ＦｅＳｉなどの狭ギャップ半導体など種々のものを用いることができる。また、これらの半導体はエネルギ−ギャップを制御するために不純物を含んでいてもよい。
トンネル接合障壁を形成する材料としては、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＭｇＦ２、Ｂｉ２Ｏ３、ＡｌＮ、ＣａＦ２などの種々の誘電体を用いることができる。なお、これらの酸化膜、窒化膜、フッ化膜などではそれぞれの元素の欠損が一般に存在するが、トンネル障壁としての働きを備えれば多少の欠損は許容できる。
強磁性層を構成する磁性膜としては、パーマロイに代表されるＦｅーＮｉ合金、強磁性を示すＦｅ、Ｃｏ、Ｎｉおよびその合金、ＮｉＭｎＳｂ、ＰｔＭｎＳｂ、Ｃｏ2ＭｎＧｅなどのホイスラー合金系のハーフメタル、ＣｒＯ２、マグネタイト、Ｍｎペロブスカイトなどの酸化物系のハーフメタル、アモルファス合金など種々の磁性材料を用いることができる。ハーフメタルは一方のスピンバンドにエネルギーギャップが存在するので、一方向のスピンをもつ電子しか伝導に寄与せず、これを用いるとより大きな磁気抵抗効果を得ることができる。
【００１５】
各強磁性層は膜面内に一軸磁気異方性を有することが望ましい。これによって急峻な磁化反転を起こすことができるとともに、磁化状態を安定に保持できるためである。尚、磁性材料または非磁性材料からなる下地層、または非磁性体のオーバーコートなどを設けて、各層の結晶性を制御したり、耐食性を向上させることができる。
本発明の強磁性層の膜厚は０．１〜１００ｎｍが好ましい。本発明のスピン依存トンネル効果素子は典型的には薄膜状であり、分子線エピタキシー（ＭＢＥ）法、各種スパッタ法、蒸着法など通常の薄膜形成素子を用いて作製することができる。
本発明に係わる積層膜を成膜するための基板は、セラミック、金属、半導体などの単結晶および多結晶体およびガラスなど、任意のものを用いることができる。導電性のある基板を用いる場合にはその主表面に絶縁性の下地を設ければ良い。
本発明の磁性素子は、論理素子など従来の半導体が使われてきたあらゆる電子素子に利用できることは特に第二、及び第三の実施形態の説明から明らかである。記憶装置のセルとして用いれば従来必要であった半導体ＦＥＴが不要となり、記憶装置の著しい高集積化が期待でき、ＤＲＡＭやフラッシュメモリに代わる不揮発メモリ素子としてＩＣカードやＲＦＩＤカード、大容量モバイルファイル等に使用することができる。
【００１６】
図４は、ＩＣカードの基本構成を示す模式図である。
このＩＣカード１１は、図４に示すように、本発明の磁気記憶装置１２を搭載したＩＣチップ１３をＩＣカード１１本体に設置されてなる。このようなＩＣカードやＲＦＩＤカード、大容量モバイルファイル、あるいはその他のシステムに本発明の磁気記憶装置１２を用いることで、従来のＭＲＡＭに比して、高集積化及び低消費電力のシステムを提供することが可能となる。
また、このような磁気記憶装置の他に、本発明の磁性素子は、磁気再生ヘッドや磁気センサーとして用いることができ、ハードデイスクドライブ（ＨＤＤ）や磁界検出素子など、種々の磁気素子に適用できる。
磁気再生ヘッドは、ヘッドスライダとなる基板主面に形成され、浮上量制御のための加工をヘッドスライダに施した後、図５の斜視図にあるような磁気ヘッドアッセンブリに搭載される。図５の磁気ヘッドアッセンブリ２０は、例えば駆動コイルを保持するボビン部などを有するアクチュエータアーム２１を有し、アクチュエータアーム２１の一端にはサスペンション２２が接続されている。サスペンション２２の先端には、上述した実施形態の磁性素子を具備するヘッドスライダ２３が取り付けられている。サスペンション２２は信号の書き込みおよび読み取り用のリード線２４が形成されており、このリード線２４とヘッドスライダ２３に組み込まれた磁気再生ヘッドの各電極とが電気的に接続されている。図中２５は磁気ヘッドアッセンブリ２０の電極パッドである。
【００１７】
このような磁気ヘッドアッセンブリ２０は、図６に示す磁気ディスクドライブ等の磁気記録素子に搭載される。図６はロータリーアクチュエータを用いた磁気ディスク素子の概略構成を示す斜視図である。
図６において、磁気ディスク２６はスピンドル２７に装着され、図示せぬ駆動素子制御源からの制御信号に応答する図示せぬモータにより回転する。磁気ディスク２６が回転し、ヘッドスライダ２３が磁気ディスク２６から浮上した状態で情報の記録再生を行なう。
磁気ヘッドアッセンブリ２０は、図示せぬ駆動コイルを保持するボビン部等を有するアクチュエータアーム２１の一端に接続されている。アクチュエータアーム２１の他端にはリニアモータの１種であるボイスコイルモータ２８が設けられている。ボイスコイルモータ２８はアクチュエータアーム２１のボビン部に巻き上げられた図示せぬ駆動コイルと、このコイルを挟み込むように対向して配置された永久磁石および対向ヨークからなる磁気回路とから構成される。
アクチュエータアーム２１は固定軸２９の上下２ヶ所に設けられた図示せぬボールベアリングによって保持され、ボイスコイルモータ２８により回転摺動が自在にできるようになっている。
【００１８】
【実施例】
次に、本発明の具体的な実施例について説明する。
（実施例１）
図１（ａ）の概略構造図に示した、半導体微粒子３を用いた２重トンネル接合素子の構造とその製造方法について、図１、及び図７の素子断面図を用いて説明する。
本実施例の２重トンネル接合素子は、図７に示すように、表面に熱酸化膜３０を備えるＳｉ基板３１の主表面上に順に形成された、強磁性電極１としての約１０ｎｍ厚のＮｉＦｅ層３３、誘電体層（トンネル障壁層）２としての約１．５ｎｍ厚のＡｌ2Ｏ3層３５、半導体粒子３に相当する直径が約８ｎｍのＳｉ粒子３６、誘電体層（トンネル障壁層）４としての約２ｎｍ厚のＡｌ2Ｏ3層３８、強磁性電極５としての約１０ｎｍ厚のＣｏ層３９を備え、トンネル接合面積は約４μｍ２である。
次に、この素子の製造方法について簡単に説明する。各層３３，３５，３６，３８，３９は、すべてスパッタ法を用いて作製した。
まず、図７に示すように、主表面に熱酸化膜３０の付いたＳｉ基板３１を準備し、熱酸化膜３０上に厚さ１０ｎｍのＮｉＦｅ層３３を作製し、引き続き約１．５ｎｍ厚のＡｌ2Ｏ3層３５を形成する。次に、 Ａｌ2Ｏ3層３５の表面に、約２ｎｍ厚の非磁性半導体であるＳｉを成膜する。実際に作成したＳｉは直径が約８ｎｍの粒子状に成長していることを透過型電子顕微鏡で確認した。さらに、図７に示すように、このＳｉ粒子３６の側面、及び上面を覆い、かつ厚さが２ｎｍとなるようにＡｌ2Ｏ3層３８を形成し、続いて１０ｎｍのＣｏ層３９を形成する。次に、この多層膜を光リソグラフィを用いて微細加工し、接合面積４μｍ２の２重トンネル接合素子（４端子）を製造する。
【００１９】
図７のＮｉＦｅ層３３とＣｏ層３９間に電圧を印加し外部磁場を加えながら、強磁性電極の磁化方向を平行状態と反平行状態とにして、電流計Ｉにより夫々の磁化状態における抵抗を測定した結果、約１０％の磁気抵抗変化率を観測した。２つのトンネル障壁に挟まれた金属非磁性微粒子による２重トンネル接合では比較例にて説明するように磁気抵抗変化は観測されないが、本実施例において磁気抵抗変化が観測されたということは、非磁性Ｓｉ粒子１６内におけるスピン蓄積効果が生じたことを表している。
（比較例）
実施例１の構成のうち、Ｓｉ粒子を金属のＡｌ粒子に代えた２重トンネル接合素子を、実施例１と同様の方法を用いて作製した。Ａｌ粒子の大きさは約８ｎｍであった。この多層膜を光リソグラフィを用いて微細加工し、接合面積４μｍ２の２重トンネル接合からなる４端子素子を作製した。従って、この比較例は、Ａｌ粒子を用いている以外、構造は実施例１のそれと同様である。強磁性電極間に電圧を印加し外部磁場を加えながら抵抗を測定した結果、磁気抵抗は観測できなかった。これは、半導体粒子に比してＡｌ粒子の帯電エネルギーが室温より小さく、またスピン緩和時間が短いことによるものと思われる。
【００２０】
（実施例２）
本実施例では、第二の実施の形態において説明した、３端子素子の具体的構造と製造方法を説明する。
まず、実施例２の３端子素子の構造を図２、及び図８の断面図を用いて説明する。表面に熱酸化膜３０を備えるＳｉ基板３１の主表面上には、誘電体層２に相当するＡｌ2Ｏ3層４５、半導体粒子３に相当するＳｉ粒子４６、誘電体層４に相当するＡｌ2Ｏ3層４８を備える。そして、図８に示すように、半導体粒子３が並ぶ水平方向に、強磁性層１、５に夫々相当するＣｏ層４９ａ、及びＮｉＦｅ層４９ｂを備え、Ａｌ2Ｏ3層４８上に制御用電極７に相当するゲート電極５０を備える。Ｃｏ層４９ａ，ＮｉＦｅ層４９ｂのように、互いに保磁力差を有する材料を選択することで、保磁力の小さい層（ＮｉＦｅ層４９ｂ）の磁化は外部磁場を受けることにより回転できる。従って、この実施例ではＮｉＦｅ層４９ｂが磁化を書き込まれる層とし、Ｃｏ層４９ａを磁化を保持する層とできる。図２の説明では、半導体粒子３には絶縁膜６を介して制御用電極７が付与されると説明したが、図８の素子では、誘電体層４８を介してゲート電極５０が付与されており、このような構造を選択することも可能である。
【００２１】
次に、この素子の製造方法を図８を用いて説明する。実施例１にて説明した製造方法により、誘電体層４５、Ｓｉ粒子４６、及び誘電体層４８からなる多層膜を熱酸化膜３０上に形成した後、光リソグラフィを用いて微細加工して約４μｍ2の矩形状にし、続いて、Ｃｏ層４９ａ、ＮｉＦｅ層４９ｂを順次成膜し、夫々、光リソグラフィを用いて図８に示すように形成した。二つの強磁性層４９ａ，４９ｂに同じ材料を用いる場合には、一度の光リソグラフィにより形状を加工可能である。このように同一の材料を用いる場合には、上述のように、両層に保磁力差を設けるべく一方に反強磁性膜等を隣接配置する等を行う。ゲート電極５０は、強磁性層４９ａ，４９ｂの形成に先立って、あるいは後にＣＶＤ等の成膜技術、及び光リソグラフィを用いて形成する。この素子には、層間絶縁膜として酸化膜、窒化膜を付与することができる。
次に、この素子の特性について説明する。強磁性層４９ａ，４９ｂ間に一定の電圧Ｖ＝０．１［Ｖ］を印加するとともに、ゲート電極に電圧ＶＧを印加しながらＶＧの大きさを変え、変える前後に磁場中にてそのトンネル抵抗を測定した。ＶＧ＝０の場合は電流が流れなかったが、ＶＧが０．５Ｖ以上で電流がながれ、約１０％の磁気抵抗変化率を観測した。
【００２２】
【発明の効果】
以上説明したように、本発明の磁性素子ではスピン蓄積効果による大きな磁気抵抗変化率を得ることができる。また、本発明の記憶素子では素子選択用の半導体トランジスタの総数を減らすことが可能となる高集積化が達成可能となる。また、本発明の磁気ヘッドによれば、小さな磁場で大きい磁気抵抗変化率を容易に得ることができ、高感度の磁気ヘッドを提供でき、また、これを搭載した磁気ディスク装置の小型化、高性能化に寄与可能である。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態に係る２重トンネル接合素子の断面概略図と、そのスピン蓄積効果を説明するためのエネルギーポテンシャル図。
【図２】 本発明の第二の実施の形態に係る２重トンネル接合にゲート電極を設けた３端子素子の断面概略図その動作を説明するためのエネルギーポテンシャル図。
【図３】本発明の第三の実施の形態に係る記憶装置を説明するための回路図。
【図４】本発明の記憶装置を用いたＩＣカードを説明するための概略図。
【図５】本発明の素子を用いた磁気再生ヘッドを組み込んだヘッドジンバルアッセンブリとハードディスクドライブを説明するための斜視図。
【図６】図５に示すヘッドジンバルアッセンブリを組み込んだハードディスクドライブを説明するための斜視図。
【図７】本発明の第一の実施例の４端子素子の断面図。
【図８】本発明の第二の実施例の３端子素子の断面図。
【符号の説明】
１、５…強磁性電極
２、４…トンネル障壁
３、 …半導体粒子
６…絶縁膜
７…制御用電極
８…３端子素子
１０…磁気ヘッドアッセンブリ
１１…アクチュエータアーム
１２…サスペンション
１３…ヘッドスライダ
１４…リード線
１５…電極パッド
１６…磁気ディスク
１７…スピンドル
１８…アクチュエータアーム
１９…ボイスコイルモータ
２０…固定軸
２１…ＩＣカード
２２…磁気記憶装置
２３…ＩＣチップ
３３、４９ｂ…ＮｉＦｅ層
３５、 ３８…Ａｌ2Ｏ3層
３６、 ４６…Ｓｉ粒子
３７、 ４９ａ…Ｃｏ層
【発明の属する技術分野】
本発明は、強磁性トンネル効果を利用した磁気素子に関わり、特に、島状の非磁性あるいは強磁性の半導体を用いてそのスピン蓄積効果を利用した磁性素子に関する。
【０００２】
【従来の技術】
磁性を利用したスピン依存伝導素子として、磁性金属層と非磁性金属層との界面でのスピン依存散乱に起因した巨大磁気抵抗（ＧＭＲ）効果素子が知られている。これは、磁性金属層と非磁性金属層を数オングストロームから数十オングストロームのオーダで交互に積層した構造の人工格子膜であり、非磁性層を介して相対する磁性金属層の磁気モーメントが零磁場で磁気的に反平行状態で結合している。この人工格子膜に外部磁場を印加して磁性金属層の磁気モーメントを一方向に揃えると抵抗が大きく低下し、数十％という巨大磁気抵抗効果を示す。しかし、このような人工格子膜は、大きな磁気抵抗効果を得るためには積層数を多くする必要があるという問題や、飽和磁場が数テスラ以上と大きく、実用にはそぐわないという問題を有している。
金属人工格子膜に比べて積層数が少なく、飽和磁場が小さい膜として、磁性金属層／非磁性金属層／磁性金属層のサンドイッチ構造の積層膜を有し、一方の磁性金属層の磁化を固定し、他方の磁性金属層のみを外部磁場で磁化反転させることにより、２つの磁性金属層の磁化方向の相対角度を変化させる、いわゆるスピンバルブＧＭＲ膜が開発されている。上記３層からなるスピンバルブ膜の磁気抵抗効果は１０％以下程度である。
【０００３】
一方、スピン依存散乱とはメカニズムの異なる、強磁性トンネル効果に基づくトンネル磁気抵抗（ＴＭＲ）効果素子もスピン依存伝導素子として知られている。これは磁性金属層／誘電体層／磁性金属層の３層積層膜からなり、一方の磁性金属層の保磁力が他方の磁性金属層の保磁力よりも小さい構造で、両磁性金属層間に電圧を印加してトンネル電流を発生させるものである。このとき、保磁力の小さい磁性金属層のスピンのみを反転させると、二つの磁性金属層のスピンが互いに平行なときと反平行なときとでトンネル電流量が大きく異なるため、室温で１０％以上の大きな磁気抵抗効果が得られる。
誘電体層を二つ備えた磁性金属層／誘電体層／磁性金属層／誘電体層／磁性金属層の５層からなる強磁性２重トンネル効果素子も知られている。また、中央の強磁性金属層を微粒子状の強磁性体により構成した強磁性２重トンネル効果素子が本発明者らによって提案されている（Jpn. J. Appl. Phys. 36, L1380(1997),特開平１０−３０８３１３号）。ここに、論文発表番号や、特許出願番号等を追記して下さい。）。これらの強磁性２重トンネル効果素子はバイアスによるＴＭＲの低下が少ないという特徴がある。
【０００４】
このようなＧＭＲ素子やＴＭＲ素子を磁気ヘッドや磁気記憶素子に応用する研究もなされており、スピンバルブＧＭＲ素子を用いた磁気ヘッドは既に実用化に到っている。
スピン依存トンネル効果素子を磁気記憶素子へ応用する場合にはこれらの素子をアレイ状に配置し、別に設けた配線に電流を流すことで素子へ電流磁界を印加し、二つの磁性金属層を互いに平行、反平行に制御することにより、“１”、“０”のいずれかを記録させる。読み出しはＧＭＲ効果やＴＭＲ効果を用いて行う。従来のＴＭＲ素子を記憶素子として用いた磁気ランダムアクセスメモリ（ＭＲＡＭ）の回路では、半導体電界効果トランジスタ（ＦＥＴ）とＴＭＲ記憶素子が直列につながれており、ワード線とビット線に電流を流し交叉した位置の記憶素子を選択する構成である。ワード線で選択されたＦＥＴのゲートを開いてビット線からドレイン電圧を付与することでソースードレイン間電流をメモリ素子に流し、メモリ素子の両電極間の電圧を測定することでその大きさからメモリの“１”、“０”を判定するものである。従来のＴＭＲ素子では臨界電圧が存在せず、そのためビット線とワード線間に直接記憶素子を配置するとわずかな電圧を印加しただけでトンネル電流が流れてしまう為、これを阻止するためのスイッチ用の半導体ＦＥＴ等が必須である。しかし、ＦＥＴによるセル面積への影響は大きく、記憶素子の高集積化の流れと逆行することになる。
【０００５】
一方、最近、金属粒子を用いた２重トンネル接合におけるスピン蓄積効果が理論的に研究されている（J. Barns et al. Phys. Rev. Lett. 80, 1058(1998)）。以下、このスピン蓄積効果について簡単に説明する。
強磁性電極／誘電体層／非磁性金属粒子／誘電体層／強磁性電極からなる２重トンネル接合を考える。誘電体層の厚さが十分に薄い場合、二つの強磁性電極間に電圧を印加するとスピン分極したトンネル電子が流れる。非磁性金属粒子の大きさが帯電効果が現れる程度に十分小さく、かつ二つのトンネル障壁（両誘電体層）のコンダクタンスが互いに非対称である場合、スピン偏極したトンネル電子は非平衡的に非磁性金属粒子内に蓄積され、非磁性金属粒子の化学ポテンシャルΔμがスピンに依存してシフトするため非平衡的にスピン分極する。その結果、ＴＭＲ効果が発現することが期待される。その大きさはスピン緩和時間や金属微粒子の大きさに依存し、強磁性電極のスピン分極率をＰとすると、非磁性金属微粒子内でのスピン緩和時間が十分長い場合、ＴＭＲ効果は最大Ｐ２で与えられることが知られている（A. Brataas et. al. Phys. Rev. B59, 93(1998)）。
【０００６】
【発明が解決しようとする課題】
従来のスピン依存トンネル効果素子には、ＧＭＲ素子やＴＭＲ素子があり、なかでも非磁性金属粒子を用いた２重トンネル接合素子では、理論上、スピン蓄積効果により、最大で強磁性電極のスピン分極率の２乗のトンネル磁気抵抗が得られることが知られている。
本発明では、従来の非磁性金属微粒子を用いた２重トンネル接合素子に比して高いスピン蓄積効果を期待できる磁性素子を提供すること、あるいは、スピン蓄積効果を室温にて得られる磁性素子、及びこれらの磁性素子を用いた記憶装置、磁気再生ヘッド、及び磁気ディスク装置を提供することを課題とする。
【０００７】
【課題を解決するための手段】
本発明の第一は、第一及び第二の強磁性層と、第一の強磁性層と第一のトンネル障壁を介して隣接し、かつ第一のトンネル障壁とはコンダクタンスの異なる第二のトンネル障壁を介して第二の強磁性層と隣接する半導体粒子を備えることを特徴とする磁性素子を提供する。
また、本発明の第二は、強磁性電極と、非磁性電極と、強磁性電極と第一のトンネル障壁を介して隣接し、かつ前記第一のトンネル障壁とはコンダクタンスの異なる第二のトンネル障壁を介して非磁性電極と隣接する強磁性半導体粒子を備えることを特徴とする磁性素子を提供する。
本発明は、誘電体層に囲まれた島状の非磁性あるいは強磁性の半導体粒子を用いることで高いスピン蓄積効果を期待できるスピン依存トンネル効果の磁性素子に係り、記憶素子や磁気ディスク素子への応用に関するものである。
２つのトンネル障壁に挟まれた粒子においてスピン蓄積効果が観測されるためには、▲１▼半導体の帯電エネルギーＥcより動作温度が低いこと、かつ、▲２▼トンネル電子のスピン緩和時間τsfがトンネル時間よりも長くなければならない。▲２▼は、接合の抵抗と容量をそれぞれＲ、Ｃとすればトンネル時間はＲＣで与えられるので、
τsf＞ＲＣ （１）
を要求する。一方、微小なトンネル接合における▲１▼の帯電エネルギーＥｃは電子の電荷ｅ、及び誘電体に囲まれた半導体粒子のキャパシタンスＣを用いて、
Ｅc＝ｅ2/２Ｃ （２）
で与えられるので、（１）、（２）から
τsf＞Ｒ×（ｅ２／２Ｅc） （３）
を満たさなければならないことがわかる。τsfは物質の選択により決まるので（３）式はＥｃが大きい値であることを要求しており、そのためには半導体は小さな島状となる。
【０００８】
一般に半導体中のスピン緩和時間は長く、また、島状半導体中の電子数は同じ大きさの金属中の電子数に比べて圧倒的に少ないので帯電エネルギーが大きく、比較的容易に（３）式を満たすことができ、スピン蓄積効果を室温でも観測することが可能になる。
さらに、島状の半導体を用いて多重トンネル接合を構成すると、島状半導体中の量子論による離散的エネルギー準位の間隔δが大きくなる。化学ポテンシャルのシフト量Δμはδに比例するので、結果としてＴＭＲを増大させることができる。また、半導体として、強磁性半導体を用いればＴＭＲは２Ｐ２で与えられ、金属微粒子の場合に比してＴＭＲが２倍に増大し、さらに好ましい。
上記の島状半導体粒子を用いた接合は上述の２重トンネル接合に限らず、３重以上のトンネル接合においても同様に構成することで、上記効果と同等、もしくはそれ以上のＴＭＲが得られるものである。
上記のような島状の半導体を用いたスピン依存トンネル効果素子を電子素子、たとえば記憶素子に応用した場合、素子を選択するためのトランジスタが不要になり、高集積化、低消費電力等において優れた不揮発性記憶素子を提供することができる。
【０００９】
このような本願発明に対し、従来の技術で説明した、強磁性層（電極）／絶縁層／非磁性金属微粒子／絶縁層／強磁性層（電極）からなる２重トンネル接合の金属微粒子では、単位体積当たりの伝導電子数が多いため量子論による離散的エネルギー準位の間隔δは小さく、そのためケミカルポテンシャルのシフト量Δμが小さく、大きなスピン蓄積効果は期待できない。また、スピンの蓄積効果を得るために、微粒子の帯電エネルギーＥcより環境温度が低くなければならないが、金属微粒子の場合、Ｅcが小さいのでｎｍオーダ以下にしないと室温でのスピン蓄積効果が期待できない。従って、スピン蓄積効果を利用したスピン依存トンネル効果素子をメモリ素子などに適用した場合、素子を選択するためのトランジスタが欠かせないこととなる。
【００１０】
【発明の実施の形態】
（第一の実施の形態） 以下に、本発明の基本となる半導体粒子を用いたスピン依存多重トンネル効果について説明する。ここでは、半導体に非磁性粒子を用いた２重トンネル接合について、説明するが、その結果は３重以上のトンネル接合、及び強磁性半導体粒子を用いた構成に拡張できることは容易に考察できる。
まず、図１（ａ）の断面概念図に示すように、強磁性層１／誘電体層２／非磁性半導体粒子３／誘電体層４／強磁性層５からなる２重トンネル接合素子について説明する。強磁性層１，５は２重トンネル接合に電圧Ｖを印加するための一対の電極であり、また、強磁性層１は図１（ａ）中矢印で示される方向の磁化Ｍ1↑を、強磁性層５はＭ5↑あるいは反転したＭ5↓を持つことができる。これら強磁性層１，５の間に、二つの薄い誘電体層２，４と、誘電体層２，４により挟まれる非磁性半導体微粒子３が備えられている。二つの誘電体層２，４はトンネルコンダクタンスに非対称性を持たせるために、厚さを互いに異ならしめた。この２重トンネル接合素子において、強磁性層１の磁化Ｍ1は↑方向に固定させ、強磁性層５の磁化Ｍ5は↑、↓のいずれかとすることで、互いの磁化を平行、あるいは反平行とすることができる。互いの磁化が平行状態での２重トンネル接合を流れるトンネル電流量は、反平行状態でのトンネル電流量に比して大きく、平行状態と反平行状態の電流量に差が大きい程、磁気抵抗変化率が大きくなる。尚、強磁性層１の磁化を固定し、強磁性層５の磁化を自由磁化とするためには、強磁性層１の保磁力を強磁性層５のそれよりも大きく設定すればよい。具体的には、反強磁性膜を強磁性層１に隣接配置して交換結合力により強磁性層１の保磁力を大きくする、あるいは、強磁性層１の材料と強磁性層５のそれとを異ならしめる等の方法がある。
【００１１】
次に、図１（ａ）に示す構造におけるスピン蓄積効果について説明する。半導体微粒子３の直径が十分小さければ、量子効果により図１（ｂ）のエネルギーポテンシャルの概念図に示すような離散的なエネルギー準位Ｅrn（ｎ＝１，２，３，…ｎ）が形成される。ここで、離散的エネルギー準位Ｅrnの間隔δは微粒子に含まれる電子数に反比例するので、微粒子の直径で制御することが可能である。つまり、粒子の直径が小さい程間隔δは大きくなる。
半導体粒子の帯電エネルギーは大きく、スピン緩和時間はトンネル時間よりも十分長く、半導体中のスピン緩和時間は金属中のそれよりも長いので、スピン蓄積効果を備えるトンネル接合を容易に作ることができる。
このようなトンネル接合において、強磁性層１，５の間に電圧Ｖを印加すると、図１（ｂ）の誘電体層２を介して強磁性層１と半導体粒子３間をスピン偏極した電子がトンネルする。このトンネル電子はさらに隣の誘電体層４を介して強磁性層５にトンネルして行くが、図１（ｂ）に示すように、誘電体層２の厚さを誘電体層４の厚さよりも薄くすることでトンネル接合２，４に非対称性を持たせており、また、半導体中におけるトンネル電子のスピン緩和時間が誘電体層２をトンネルする時間に比して長いことから、トンネルしたスピン偏極電子はスピン緩和時間内で半導体粒子３中に蓄積される。図１（ｂ）の半導体粒子３中では、↑方向のスピン偏極電子が↓方向のスピン偏極電子よりも過剰となり、その結果、ケミカルポテンシャルのシフトΔμ＝（過剰電子ｓ×離散的エネルギー間隔δ）が生じて半導体粒子は↑方向にスピン偏極する。つまり、半導体微粒子３はあたかもＭ1↑と同じ方向の磁化を備えるようになる。このスピン偏極した電子が半導体微粒子３から誘電体層４を介して強磁性層５へトンネルしていくので、半導体が非磁性であるにも拘わらず、素子としてＴＭＲが発現することになる。すなわち、図１（ａ）に示すように、二つの強磁性層のうち強磁性層１の磁化を固定Ｍ1↑し、強磁性層５の磁化をスイッチさせることで、両強磁性層１，５の磁化方向を平行状態Ｍ5↑あるいは反平行状態Ｍ5↓の関係にでき、両状態における抵抗変化の変化によりＴＭＲを得ることができる。その大きさは前述のように磁性体のスピン分極率をＰとすると、最大Ｐ２である。半導体では離散的エネルギーの間隔δが大きく、スピン緩和時間が長いので、金属微粒子に比べて、最大のＰ２に近いＴＭＲを得易く、しかもそれが室温で得られる。これが半導体を用いた場合の特徴の一つである。
【００１２】
（第二の実施の形態）
次に、第一の実施の形態で説明した２重トンネル接合素子にゲート電極を付加した３端子素子に関する第二の実施の形態について説明する。
図２（ａ）の断面概略図に示すように、第一の実施の形態で説明した２重トンネル接合素子の半導体微粒子３に誘電体層６を介してゲート電極７を設けた構造とする。このゲート電極７による制御電圧ＶGにより、半導体微粒子３中のエネルギー準位を強磁性電極１，５のフェルミ準位ＥFに対して制御することでスピン蓄積効果の発現を制御することができる。通常、強磁性層１，５間に電圧Ｖを印加しない状態（Ｖ＝０）では、図２（ｂ）のエネルギーポテンシャル図に示すように、強磁性電極１，５のフェルミ準位ＥFは半導体のバンドギャップＥg内にある。
強磁性層１，５の間に弱い電圧Ｖ＝Ｖ0を印加しても、強磁性層１，５のフェルミ準位ＥFが、依然として半導体のバンドギャップＥg内にある場合、トンネル電流は流れない。しかし、ゲート電圧ＶＧを印加し、半導体の伝導帯ＶＢの下端が強磁性層のフェルミ準位に一致する程度の臨界値ＶG＝ＶCまで大きくすると、薄い誘電体層２を介して強磁性層１と半導体微粒子３の間にスピン偏極トンネル電流が流れる。トンネルしたスピン偏極電子が半導体粒子３中に蓄積されると、第一の実施形態において説明したように半導体粒子３が磁化を持つかのような振る舞いを示すため、強磁性層１，５間を流れるトンネル電流を測定することで、その大小関係により強磁性層１，５の磁化の向きが互いに平行か反平行かを検出できる。つまり、強磁性層１，５の磁化の向きが互いに平行状態であるのに比べて、反平行状態では電流量が低くなり、その差を電流計により測定することで、磁化状態を検出することができる。ＶＧが臨界電圧ＶC以下の場合はトンネル電流が流れず、 ＶＧがＶCより大きいとスピン偏極トンネル電流が流れるようになることは、半導体粒子を用いた場合の、金属粒子とは大きく異なる第２の特徴である。ＶGは半導体を用いた電界効果型トランジスタ（ＦＥＴ）におけるゲート電圧に、トンネル電流はソース−ドレイン間電流に相当する。ＦＥＴと異なるのはトンネル電流がスピン偏極電流であることであり、その大きさによって磁性電極の相対的スピンの向きを検出できることである。
【００１３】
（第三の実施の形態）
次に、第二の実施の形態において説明した３端子素子を用いたメモリ装置に関する実施形態を説明する。
図３に、この３端子素子を単一のメモリセルとして用いた記憶装置の回路図を示す。各３端子素子８のゲート電極７は対応するワード線ＷＬに、強磁性電極１，５は夫々一対のビット線ＢＬ，プレート電極線ＰＬに接続される。つまり、３端子素子８k,lを例に説明すると、ゲート電極７はワード線ＷＬkに接続され、強磁性電極１，５は夫々ＢＬl，ＰＬlに接続されている。ここで、ワード線ＷＬは、列方向にアレイ状に配置され、一対のビット線ＢＬとプレート電極線ＰＬは行方向にアレイ状に配置される。そして、各ワード線ＷＬと各ビット線ＢＬ，各プレート電極線ＰＬの交叉部に３端子素子８が配置されることで、集積化された記憶装置が提供できる。
３端子素子８には、第二の実施形態において説明したように、臨界電圧ＶG＝ＶCが存在するので、ビット線とプレート間に電圧を印加しただけではトンネル電流は流れず、電流を流すためにはＶC以上の電圧をゲート電極７に加えればよい。このようにすれば、充分に高いＴＭＲ効果が得られることから、従来のように各メモリセルにおいてスイッチング用の半導体ＦＥＴを用いる必要がなくなり、より高集積化し、また、低消費電力の記憶素子を提供することができる。尚、図３において図１に示した２端子素子を用いることも可能である。その際、各素子の強磁性電極１，５の一方をビット線に接続し、他方をワード線に接続する。
【００１４】
本発明の半導体粒子は誘電体層に取り囲まれることで、誘電体層を介して隣接する電極との間にトンネル障壁が形成されたものである。半導体粒子は丸い粒状に限らず、微細加工で人工的に作られた島、半導体で良く研究されている、半導体ヘテロ構造により２次元電子ガスを閉じ込めた構造によっても実現できる。
本発明に用いる半導体としてはＳｉ、Ｇｅやその合金の半導体から、ＧａＡｓ、ＩｎＧａＰ、ＧａＮ、ＩｎＧａＡｌＡｓなどの化合物半導体、ＦｅＳｉなどの狭ギャップ半導体など種々のものを用いることができる。また、これらの半導体はエネルギ−ギャップを制御するために不純物を含んでいてもよい。
トンネル接合障壁を形成する材料としては、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＭｇＦ２、Ｂｉ２Ｏ３、ＡｌＮ、ＣａＦ２などの種々の誘電体を用いることができる。なお、これらの酸化膜、窒化膜、フッ化膜などではそれぞれの元素の欠損が一般に存在するが、トンネル障壁としての働きを備えれば多少の欠損は許容できる。
強磁性層を構成する磁性膜としては、パーマロイに代表されるＦｅーＮｉ合金、強磁性を示すＦｅ、Ｃｏ、Ｎｉおよびその合金、ＮｉＭｎＳｂ、ＰｔＭｎＳｂ、Ｃｏ2ＭｎＧｅなどのホイスラー合金系のハーフメタル、ＣｒＯ２、マグネタイト、Ｍｎペロブスカイトなどの酸化物系のハーフメタル、アモルファス合金など種々の磁性材料を用いることができる。ハーフメタルは一方のスピンバンドにエネルギーギャップが存在するので、一方向のスピンをもつ電子しか伝導に寄与せず、これを用いるとより大きな磁気抵抗効果を得ることができる。
【００１５】
各強磁性層は膜面内に一軸磁気異方性を有することが望ましい。これによって急峻な磁化反転を起こすことができるとともに、磁化状態を安定に保持できるためである。尚、磁性材料または非磁性材料からなる下地層、または非磁性体のオーバーコートなどを設けて、各層の結晶性を制御したり、耐食性を向上させることができる。
本発明の強磁性層の膜厚は０．１〜１００ｎｍが好ましい。本発明のスピン依存トンネル効果素子は典型的には薄膜状であり、分子線エピタキシー（ＭＢＥ）法、各種スパッタ法、蒸着法など通常の薄膜形成素子を用いて作製することができる。
本発明に係わる積層膜を成膜するための基板は、セラミック、金属、半導体などの単結晶および多結晶体およびガラスなど、任意のものを用いることができる。導電性のある基板を用いる場合にはその主表面に絶縁性の下地を設ければ良い。
本発明の磁性素子は、論理素子など従来の半導体が使われてきたあらゆる電子素子に利用できることは特に第二、及び第三の実施形態の説明から明らかである。記憶装置のセルとして用いれば従来必要であった半導体ＦＥＴが不要となり、記憶装置の著しい高集積化が期待でき、ＤＲＡＭやフラッシュメモリに代わる不揮発メモリ素子としてＩＣカードやＲＦＩＤカード、大容量モバイルファイル等に使用することができる。
【００１６】
図４は、ＩＣカードの基本構成を示す模式図である。
このＩＣカード１１は、図４に示すように、本発明の磁気記憶装置１２を搭載したＩＣチップ１３をＩＣカード１１本体に設置されてなる。このようなＩＣカードやＲＦＩＤカード、大容量モバイルファイル、あるいはその他のシステムに本発明の磁気記憶装置１２を用いることで、従来のＭＲＡＭに比して、高集積化及び低消費電力のシステムを提供することが可能となる。
また、このような磁気記憶装置の他に、本発明の磁性素子は、磁気再生ヘッドや磁気センサーとして用いることができ、ハードデイスクドライブ（ＨＤＤ）や磁界検出素子など、種々の磁気素子に適用できる。
磁気再生ヘッドは、ヘッドスライダとなる基板主面に形成され、浮上量制御のための加工をヘッドスライダに施した後、図５の斜視図にあるような磁気ヘッドアッセンブリに搭載される。図５の磁気ヘッドアッセンブリ２０は、例えば駆動コイルを保持するボビン部などを有するアクチュエータアーム２１を有し、アクチュエータアーム２１の一端にはサスペンション２２が接続されている。サスペンション２２の先端には、上述した実施形態の磁性素子を具備するヘッドスライダ２３が取り付けられている。サスペンション２２は信号の書き込みおよび読み取り用のリード線２４が形成されており、このリード線２４とヘッドスライダ２３に組み込まれた磁気再生ヘッドの各電極とが電気的に接続されている。図中２５は磁気ヘッドアッセンブリ２０の電極パッドである。
【００１７】
このような磁気ヘッドアッセンブリ２０は、図６に示す磁気ディスクドライブ等の磁気記録素子に搭載される。図６はロータリーアクチュエータを用いた磁気ディスク素子の概略構成を示す斜視図である。
図６において、磁気ディスク２６はスピンドル２７に装着され、図示せぬ駆動素子制御源からの制御信号に応答する図示せぬモータにより回転する。磁気ディスク２６が回転し、ヘッドスライダ２３が磁気ディスク２６から浮上した状態で情報の記録再生を行なう。
磁気ヘッドアッセンブリ２０は、図示せぬ駆動コイルを保持するボビン部等を有するアクチュエータアーム２１の一端に接続されている。アクチュエータアーム２１の他端にはリニアモータの１種であるボイスコイルモータ２８が設けられている。ボイスコイルモータ２８はアクチュエータアーム２１のボビン部に巻き上げられた図示せぬ駆動コイルと、このコイルを挟み込むように対向して配置された永久磁石および対向ヨークからなる磁気回路とから構成される。
アクチュエータアーム２１は固定軸２９の上下２ヶ所に設けられた図示せぬボールベアリングによって保持され、ボイスコイルモータ２８により回転摺動が自在にできるようになっている。
【００１８】
【実施例】
次に、本発明の具体的な実施例について説明する。
（実施例１）
図１（ａ）の概略構造図に示した、半導体微粒子３を用いた２重トンネル接合素子の構造とその製造方法について、図１、及び図７の素子断面図を用いて説明する。
本実施例の２重トンネル接合素子は、図７に示すように、表面に熱酸化膜３０を備えるＳｉ基板３１の主表面上に順に形成された、強磁性電極１としての約１０ｎｍ厚のＮｉＦｅ層３３、誘電体層（トンネル障壁層）２としての約１．５ｎｍ厚のＡｌ2Ｏ3層３５、半導体粒子３に相当する直径が約８ｎｍのＳｉ粒子３６、誘電体層（トンネル障壁層）４としての約２ｎｍ厚のＡｌ2Ｏ3層３８、強磁性電極５としての約１０ｎｍ厚のＣｏ層３９を備え、トンネル接合面積は約４μｍ２である。
次に、この素子の製造方法について簡単に説明する。各層３３，３５，３６，３８，３９は、すべてスパッタ法を用いて作製した。
まず、図７に示すように、主表面に熱酸化膜３０の付いたＳｉ基板３１を準備し、熱酸化膜３０上に厚さ１０ｎｍのＮｉＦｅ層３３を作製し、引き続き約１．５ｎｍ厚のＡｌ2Ｏ3層３５を形成する。次に、 Ａｌ2Ｏ3層３５の表面に、約２ｎｍ厚の非磁性半導体であるＳｉを成膜する。実際に作成したＳｉは直径が約８ｎｍの粒子状に成長していることを透過型電子顕微鏡で確認した。さらに、図７に示すように、このＳｉ粒子３６の側面、及び上面を覆い、かつ厚さが２ｎｍとなるようにＡｌ2Ｏ3層３８を形成し、続いて１０ｎｍのＣｏ層３９を形成する。次に、この多層膜を光リソグラフィを用いて微細加工し、接合面積４μｍ２の２重トンネル接合素子（４端子）を製造する。
【００１９】
図７のＮｉＦｅ層３３とＣｏ層３９間に電圧を印加し外部磁場を加えながら、強磁性電極の磁化方向を平行状態と反平行状態とにして、電流計Ｉにより夫々の磁化状態における抵抗を測定した結果、約１０％の磁気抵抗変化率を観測した。２つのトンネル障壁に挟まれた金属非磁性微粒子による２重トンネル接合では比較例にて説明するように磁気抵抗変化は観測されないが、本実施例において磁気抵抗変化が観測されたということは、非磁性Ｓｉ粒子１６内におけるスピン蓄積効果が生じたことを表している。
（比較例）
実施例１の構成のうち、Ｓｉ粒子を金属のＡｌ粒子に代えた２重トンネル接合素子を、実施例１と同様の方法を用いて作製した。Ａｌ粒子の大きさは約８ｎｍであった。この多層膜を光リソグラフィを用いて微細加工し、接合面積４μｍ２の２重トンネル接合からなる４端子素子を作製した。従って、この比較例は、Ａｌ粒子を用いている以外、構造は実施例１のそれと同様である。強磁性電極間に電圧を印加し外部磁場を加えながら抵抗を測定した結果、磁気抵抗は観測できなかった。これは、半導体粒子に比してＡｌ粒子の帯電エネルギーが室温より小さく、またスピン緩和時間が短いことによるものと思われる。
【００２０】
（実施例２）
本実施例では、第二の実施の形態において説明した、３端子素子の具体的構造と製造方法を説明する。
まず、実施例２の３端子素子の構造を図２、及び図８の断面図を用いて説明する。表面に熱酸化膜３０を備えるＳｉ基板３１の主表面上には、誘電体層２に相当するＡｌ2Ｏ3層４５、半導体粒子３に相当するＳｉ粒子４６、誘電体層４に相当するＡｌ2Ｏ3層４８を備える。そして、図８に示すように、半導体粒子３が並ぶ水平方向に、強磁性層１、５に夫々相当するＣｏ層４９ａ、及びＮｉＦｅ層４９ｂを備え、Ａｌ2Ｏ3層４８上に制御用電極７に相当するゲート電極５０を備える。Ｃｏ層４９ａ，ＮｉＦｅ層４９ｂのように、互いに保磁力差を有する材料を選択することで、保磁力の小さい層（ＮｉＦｅ層４９ｂ）の磁化は外部磁場を受けることにより回転できる。従って、この実施例ではＮｉＦｅ層４９ｂが磁化を書き込まれる層とし、Ｃｏ層４９ａを磁化を保持する層とできる。図２の説明では、半導体粒子３には絶縁膜６を介して制御用電極７が付与されると説明したが、図８の素子では、誘電体層４８を介してゲート電極５０が付与されており、このような構造を選択することも可能である。
【００２１】
次に、この素子の製造方法を図８を用いて説明する。実施例１にて説明した製造方法により、誘電体層４５、Ｓｉ粒子４６、及び誘電体層４８からなる多層膜を熱酸化膜３０上に形成した後、光リソグラフィを用いて微細加工して約４μｍ2の矩形状にし、続いて、Ｃｏ層４９ａ、ＮｉＦｅ層４９ｂを順次成膜し、夫々、光リソグラフィを用いて図８に示すように形成した。二つの強磁性層４９ａ，４９ｂに同じ材料を用いる場合には、一度の光リソグラフィにより形状を加工可能である。このように同一の材料を用いる場合には、上述のように、両層に保磁力差を設けるべく一方に反強磁性膜等を隣接配置する等を行う。ゲート電極５０は、強磁性層４９ａ，４９ｂの形成に先立って、あるいは後にＣＶＤ等の成膜技術、及び光リソグラフィを用いて形成する。この素子には、層間絶縁膜として酸化膜、窒化膜を付与することができる。
次に、この素子の特性について説明する。強磁性層４９ａ，４９ｂ間に一定の電圧Ｖ＝０．１［Ｖ］を印加するとともに、ゲート電極に電圧ＶＧを印加しながらＶＧの大きさを変え、変える前後に磁場中にてそのトンネル抵抗を測定した。ＶＧ＝０の場合は電流が流れなかったが、ＶＧが０．５Ｖ以上で電流がながれ、約１０％の磁気抵抗変化率を観測した。
【００２２】
【発明の効果】
以上説明したように、本発明の磁性素子ではスピン蓄積効果による大きな磁気抵抗変化率を得ることができる。また、本発明の記憶素子では素子選択用の半導体トランジスタの総数を減らすことが可能となる高集積化が達成可能となる。また、本発明の磁気ヘッドによれば、小さな磁場で大きい磁気抵抗変化率を容易に得ることができ、高感度の磁気ヘッドを提供でき、また、これを搭載した磁気ディスク装置の小型化、高性能化に寄与可能である。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態に係る２重トンネル接合素子の断面概略図と、そのスピン蓄積効果を説明するためのエネルギーポテンシャル図。
【図２】 本発明の第二の実施の形態に係る２重トンネル接合にゲート電極を設けた３端子素子の断面概略図その動作を説明するためのエネルギーポテンシャル図。
【図３】本発明の第三の実施の形態に係る記憶装置を説明するための回路図。
【図４】本発明の記憶装置を用いたＩＣカードを説明するための概略図。
【図５】本発明の素子を用いた磁気再生ヘッドを組み込んだヘッドジンバルアッセンブリとハードディスクドライブを説明するための斜視図。
【図６】図５に示すヘッドジンバルアッセンブリを組み込んだハードディスクドライブを説明するための斜視図。
【図７】本発明の第一の実施例の４端子素子の断面図。
【図８】本発明の第二の実施例の３端子素子の断面図。
【符号の説明】
１、５…強磁性電極
２、４…トンネル障壁
３、 …半導体粒子
６…絶縁膜
７…制御用電極
８…３端子素子
１０…磁気ヘッドアッセンブリ
１１…アクチュエータアーム
１２…サスペンション
１３…ヘッドスライダ
１４…リード線
１５…電極パッド
１６…磁気ディスク
１７…スピンドル
１８…アクチュエータアーム
１９…ボイスコイルモータ
２０…固定軸
２１…ＩＣカード
２２…磁気記憶装置
２３…ＩＣチップ
３３、４９ｂ…ＮｉＦｅ層
３５、 ３８…Ａｌ2Ｏ3層
３６、 ４６…Ｓｉ粒子
３７、 ４９ａ…Ｃｏ層
Claims (16)
- 第一及び第二の強磁性層と、
前記第一の強磁性層と第一のトンネル障壁を介して隣接し、かつ前記第一のトンネル障壁とはコンダクタンスの異なる第二のトンネル障壁を介して前記第二の強磁性層と隣接する半導体粒子を備え、
前記半導体粒子の大きさは帯電効果が現れるように小さいことを特徴とする磁性素子。 - 前記半導体粒子における電子のスピン緩和時間が第一及び第二のトンネル障壁における電子のトンネル時間よりも長いことを特徴とする請求項１に記載の磁性素子。
- 前記半導体粒子に、誘電体層を介して隣接する電極をさらに備えることを特徴とする請求項１、２のいずれかに記載の磁性素子。
- 前記第一及び第二のトンネル障壁はコンダクタンスが互いに異なるように膜厚、あるいは材料において相違することを特徴とする請求項１乃至３のいずれかに記載の磁性素子。
- 第一及び第二の強磁性層と、前記第一の強磁性層と第一のトンネル障壁を介して隣接し、かつ前記第一のトンネル障壁とはコンダクタンスの異なる第二のトンネル障壁を介して前記第二の強磁性層と隣接する半導体粒子を備える磁性記憶セルをアレイ状に備え、前記半導体粒子の大きさは帯電効果が現れるように小さいことを特徴とする記憶装置。
- 第一及び第二の強磁性層と、前記第一の強磁性層と第一のトンネル障壁を介して隣接し、かつ前記第一のトンネル障壁とはコンダクタンスの異なる第二のトンネル障壁を介して前記第二の強磁性層と隣接する半導体粒子を備え、前記半導体粒子の大きさは帯電効果が現れるように小さいことを特徴とする３端子素子。
- 第一及び第二の強磁性層と、前記第一の強磁性層と第一のトンネル障壁を介して隣接し、かつ前記第一のトンネル障壁とはコンダクタンスの異なる第二のトンネル障壁を介して前記第二の強磁性層と隣接する半導体粒子を備え、前記半導体粒子の大きさは帯電効果が現れるように小さいことを特徴とする磁気再生ヘッド。
- 第一及び第二の強磁性層と、前記第一の強磁性層と第一のトンネル障壁を介して隣接し、かつ前記第一のトンネル障壁とはコンダクタンスの異なる第二のトンネル障壁を介して前記第二の強磁性層と隣接する半導体粒子を備え、前記半導体粒子の大きさは帯電効果が現れるように小さい磁気再生ヘッドを用いたことを特徴とする磁気ディスク装置。
- 第一及び第二の強磁性層と、
前記第一の強磁性層と第一のトンネル障壁を介して隣接し、かつ前記第一のトンネル障壁とはコンダクタンスの異なる第二のトンネル障壁を介して前記第二の強磁性層と隣接する半導体粒子を備え、
前記半導体粒子の大きさは８ｎｍ以下であることを特徴とする磁性素子。 - 前記半導体粒子における電子のスピン緩和時間が第一及び第二のトンネル障壁における電子のトンネル時間よりも長いことを特徴とする請求項９に記載の磁性素子。
- 前記半導体粒子に、誘電体層を介して隣接する電極をさらに備えることを特徴とする請求項９、１０のいずれかに記載の磁性素子。
- 前記第一及び第二のトンネル障壁はコンダクタンスが互いに異なるように膜厚、あるい は材料において相違することを特徴とする請求項９乃至１１のいずれかに記載の磁性素子。
- 第一及び第二の強磁性層と、前記第一の強磁性層と第一のトンネル障壁を介して隣接し、かつ前記第一のトンネル障壁とはコンダクタンスの異なる第二のトンネル障壁を介して前記第二の強磁性層と隣接する半導体粒子を備える磁性記憶セルをアレイ状に備え、前記半導体粒子の大きさは８ｎｍ以下であることを特徴とする記憶装置。
- 第一及び第二の強磁性層と、前記第一の強磁性層と第一のトンネル障壁を介して隣接し、かつ前記第一のトンネル障壁とはコンダクタンスの異なる第二のトンネル障壁を介して前記第二の強磁性層と隣接する半導体粒子を備え、前記半導体粒子の大きさは８ｎｍ以下であることを特徴とする３端子素子。
- 第一及び第二の強磁性層と、前記第一の強磁性層と第一のトンネル障壁を介して隣接し、かつ前記第一のトンネル障壁とはコンダクタンスの異なる第二のトンネル障壁を介して前記第二の強磁性層と隣接する半導体粒子を備え、前記半導体粒子の大きさは８ｎｍ以下であることを特徴とする磁気再生ヘッド。
- 第一及び第二の強磁性層と、前記第一の強磁性層と第一のトンネル障壁を介して隣接し、かつ前記第一のトンネル障壁とはコンダクタンスの異なる第二のトンネル障壁を介して前記第二の強磁性層と隣接する半導体粒子を備え、前記半導体粒子の大きさが８ｎｍ以下である磁気再生ヘッドを用いたことを特徴とする磁気ディスク装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13889899A JP4076197B2 (ja) | 1999-05-19 | 1999-05-19 | 磁性素子、記憶装置、磁気再生ヘッド、３端子素子、及び磁気ディスク装置 |
| US09/572,623 US6381171B1 (en) | 1999-05-19 | 2000-05-17 | Magnetic element, magnetic read head, magnetic storage device, magnetic memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13889899A JP4076197B2 (ja) | 1999-05-19 | 1999-05-19 | 磁性素子、記憶装置、磁気再生ヘッド、３端子素子、及び磁気ディスク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332317A JP2000332317A (ja) | 2000-11-30 |
| JP4076197B2 true JP4076197B2 (ja) | 2008-04-16 |
Family
ID=15232711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13889899A Expired - Fee Related JP4076197B2 (ja) | 1999-05-19 | 1999-05-19 | 磁性素子、記憶装置、磁気再生ヘッド、３端子素子、及び磁気ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4076197B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9721596B2 (en) * | 2015-02-27 | 2017-08-01 | Seagate Technology Llc | Data reader with resonant tunneling |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6285581B1 (en) * | 1999-12-13 | 2001-09-04 | Motorola, Inc. | MRAM having semiconductor device integrated therein |
| GB0021302D0 (en) * | 2000-08-30 | 2000-10-18 | Scient Generics Ltd | Spin filter device |
| JP2002198583A (ja) * | 2000-12-26 | 2002-07-12 | Hitachi Ltd | 強磁性トンネル型磁気抵抗効果素子及び磁気ヘッド |
| US6954372B2 (en) * | 2001-01-19 | 2005-10-11 | Matsushita Electric Co., Ltd. | Magnetic storage element, production method and driving method therefor, and memory array |
| DE10114963A1 (de) * | 2001-03-20 | 2002-10-02 | Infineon Technologies Ag | Halbleiterelement mit einem semimagnetischen Kontakt |
| CN101202302B (zh) * | 2002-07-25 | 2012-08-15 | 科学技术振兴机构 | 基于自旋滤波器效应的自旋晶体管和利用自旋晶体管的非易失存储器 |
| JP4477305B2 (ja) | 2002-07-25 | 2010-06-09 | 独立行政法人科学技術振興機構 | スピントランジスタ及びそれを用いた不揮発性メモリ |
| KR20040048030A (ko) * | 2002-12-02 | 2004-06-07 | 조창제 | 전자의 열요동 에너지를 이용한 기전력 장치를 기억 셀로장착한 메모리 장치 |
| US7411235B2 (en) | 2004-06-16 | 2008-08-12 | Kabushiki Kaisha Toshiba | Spin transistor, programmable logic circuit, and magnetic memory |
| JP4744934B2 (ja) * | 2004-06-16 | 2011-08-10 | 株式会社東芝 | スピントランジスタ |
| US7349185B2 (en) | 2004-07-30 | 2008-03-25 | Hitachi Global Storage Technologies Netherlands, B.V. | Three terminal magnetic sensor for magnetic heads with a semiconductor junction |
| KR100612854B1 (ko) | 2004-07-31 | 2006-08-21 | 삼성전자주식회사 | 스핀차지를 이용한 자성막 구조체와 그 제조 방법과 그를구비하는 반도체 장치 및 이 장치의 동작방법 |
| FR2892231B1 (fr) * | 2005-10-14 | 2008-06-27 | Commissariat Energie Atomique | Dispositif magnetique a jonction tunnel magnetoresistive et memoire magnetique a acces aleatoire |
| JP4599285B2 (ja) * | 2005-12-16 | 2010-12-15 | 株式会社東芝 | 電界効果トランジスタ、集積回路、及びメモリ |
| EP1830410A1 (en) * | 2006-02-24 | 2007-09-05 | Hitachi, Ltd. | Single-charge tunnelling device |
| JP4967503B2 (ja) * | 2006-07-28 | 2012-07-04 | ソニー株式会社 | 有機薄膜トランジスタ、有機薄膜トランジスタの形成方法 |
| JP4952985B2 (ja) * | 2006-08-10 | 2012-06-13 | 独立行政法人科学技術振興機構 | 磁気抵抗効果素子及び不揮発性ランダムアクセス磁気メモリ |
| JP5477060B2 (ja) * | 2010-03-05 | 2014-04-23 | Ｔｄｋ株式会社 | スピン伝導素子 |
| US8686484B2 (en) | 2011-06-10 | 2014-04-01 | Everspin Technologies, Inc. | Spin-torque magnetoresistive memory element and method of fabricating same |
| US10141498B2 (en) | 2015-12-10 | 2018-11-27 | Everspin Technologies, Inc. | Magnetoresistive stack, seed region thereof and method of manufacturing same |
| US10483320B2 (en) | 2015-12-10 | 2019-11-19 | Everspin Technologies, Inc. | Magnetoresistive stack with seed region and method of manufacturing the same |
| US11205749B2 (en) | 2017-03-23 | 2021-12-21 | Intel Corporation | Spintronic devices, duplexers, transceivers and telecommunication devices |
-
1999
- 1999-05-19 JP JP13889899A patent/JP4076197B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9721596B2 (en) * | 2015-02-27 | 2017-08-01 | Seagate Technology Llc | Data reader with resonant tunneling |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000332317A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4076197B2 (ja) | 磁性素子、記憶装置、磁気再生ヘッド、３端子素子、及び磁気ディスク装置 | |
| US6381171B1 (en) | Magnetic element, magnetic read head, magnetic storage device, magnetic memory device | |
| US7532504B2 (en) | Spin injection magnetic domain wall displacement device and element thereof | |
| US6069820A (en) | Spin dependent conduction device | |
| JP3589346B2 (ja) | 磁気抵抗効果素子および磁気抵抗効果記憶素子 | |
| US6917088B2 (en) | Magneto-resistive devices | |
| US7532502B2 (en) | Spin injection magnetic domain wall displacement device and element thereof | |
| KR100344030B1 (ko) | 자기 소자, 자기 메모리 디바이스, 자기저항 효과 헤드 및 자기 저장 시스템. | |
| JP3891540B2 (ja) | 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ | |
| KR100401777B1 (ko) | 자기 저항 효과 소자 및 자기 메모리 장치 | |
| TWI397069B (zh) | Memory components and memory | |
| US20060114716A1 (en) | Magnetoresistance element, magnetic memory, and magnetic head | |
| JP2005294376A (ja) | 磁気記録素子及び磁気メモリ | |
| JP3697369B2 (ja) | 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム | |
| JP3691898B2 (ja) | 磁気抵抗効果素子、磁気情報読み出し方法、及び記録素子 | |
| JP3977576B2 (ja) | 磁気メモリ装置 | |
| JPH11238924A (ja) | スピン依存伝導素子とそれを用いた電子部品および磁気部品 | |
| JP2002151758A (ja) | 強磁性トンネル磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果型ヘッド | |
| KR20070058364A (ko) | 기억 소자 및 메모리 | |
| JP5951401B2 (ja) | 磁気記録素子及び磁気メモリ | |
| US8049998B2 (en) | Magnetoresistance effect device and method for manufacturing same, magnetic memory, magnetic head, and magnetic recording apparatus | |
| JP3593463B2 (ja) | 強磁性トンネル効果素子およびそれを用いた磁気装置 | |
| JPH11154389A (ja) | 磁気抵抗素子、磁性薄膜メモリ素子および該メモリ素子の記録再生方法 | |
| JP3872962B2 (ja) | 磁気抵抗効果素子及び磁気記憶装置 | |
| JP2008166507A (ja) | 磁気抵抗効果素子及びその製造方法、磁気メモリ、磁気ヘッド並びに磁気記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040802 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |