JP3891540B2 - 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ - Google Patents
磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ Download PDFInfo
- Publication number
- JP3891540B2 JP3891540B2 JP2000281863A JP2000281863A JP3891540B2 JP 3891540 B2 JP3891540 B2 JP 3891540B2 JP 2000281863 A JP2000281863 A JP 2000281863A JP 2000281863 A JP2000281863 A JP 2000281863A JP 3891540 B2 JP3891540 B2 JP 3891540B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- magnetic
- film
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12465—All metal or with adjacent metals having magnetic properties, or preformed fiber orientation coordinate with shape
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気抵抗効果を利用したメモリに関する。さらに詳しくは、その再生時の消費電力が小さく、また、メモリ特性が向上し、周辺回路の高速化とともに好適なコンピュータペリフェラル向けの安価なメモリとして利用可能な磁気抵抗効果メモリとその再生方法、再生装置に関する。
【０００２】
【従来の技術】
コンピュータや電子機器に利用されるメモリ素子においては、激しい技術開発競争が繰り広げられている。日進月歩のスピードで技術が進展し、様々な新しいメモリデバイスが提案されている。近年、非磁性層を強磁性層の間にはさみ込んだ磁気抵抗膜で巨大磁気抵抗効果（Giant Magneto Registance）が発見され、この現象を利用した磁気センサー、メモリ素子が注目を集めつつある。以下において磁気抵抗膜を利用したメモリ素子の総称をＭＲＡＭとする。
【０００３】
ＭＲＡＭでは、二つの強磁性層とその間に挟んだ薄い非磁性層の三層構造が情報を記録する基本構造単位となる。非磁性層をはさみ込んだ、二つの強磁性層の間で、その磁化方向がそろっている場合と反平行な場合とでは、抵抗値が異なる現象を利用して、“０”、“１”の状態を記録する。
【０００４】
記録されている情報を読み出す際には、書き込みの際より弱い交流磁場を印加して、一方の強磁性層だけ、その磁化方向の向きを変化させ、その際に抵抗値変化を測定して、“０”、“１”の状態を読み出す。 ＭＲＡＭは、情報が磁気的に記録されるため、放射線耐性に優れ、原理的に不揮発であり高速で書き込み回数の制限がない利点がある。既存の半導体技術を流用することで高密度記録が容易に行えるので、将来的にはＤＲＡＭの置き換えが期待される。例えば、特開平０６−２４３６７３号公報には、メモリ素子として利用に関する提案がなされている。
【０００５】
ＭＲＡＭの動作原理を以下に示す。図５（ａ）は、ＭＲＡＭの構成を示す図である。基板上に、第１磁性層１１、非磁性層１２、第２磁性層１３、絶縁層８０、書き込み線（ワード線）５１の順に積層する構成を有している。強磁性層と非磁性層の組み合わせからなる磁気抵抗膜部は多層構造でも良い。
【０００６】
第１磁性層１１と第２磁性層１２、この二つの強磁性層は軟磁性材料と硬磁性材料の組み合わせからなっており、軟磁性材料が情報を読み出す再生層となり、硬磁性材料が情報を蓄積するメモリ層となる。図５（ａ）では、第１磁性層１１が軟磁性材料を用いた再生層、第２磁性層１３が硬磁性材料を用いたメモリ層となっている。基板と第１磁性層１１の間にＳｉＮやＴａ等のバッファー層を設けてもよい。
【０００７】
ＭＲＡＭの記録動作は、書き込み線で発生する磁界でメモリ層となる第２磁性層１３の磁化の方向を変えることで行われる。
【０００８】
図５（ｂ）は、“０”を書き込む場合を示している。書き込み線に対し、紙面に垂直方向に裏面から正面に向かって記録電流を流すと、矢印の方向に磁界が発生する。記録する場合は発生する磁界を大きくすることで、再生層である第１磁性層１１だけでなく、メモリ層である第２磁性層１３の磁化方向も紙面上で右向きに書き込まれる。この状態が“０”である。
【０００９】
図５（ｃ）は、“1”を書き込む場合を示している。書き込み線に対し、紙面に垂直方向に正面から裏面に向かって記録電流を流すと、矢印の方向に磁界が発生する。記録する場合は発生する磁界を大きくすることで、再生層である第１磁性層１１だけでなく、メモリ層である第２磁性層１３の磁化方向も紙面上で左向きに書き込まれる。この状態が“１”である。
【００１０】
一方、再生時には、書き込み線に記録時よりも弱い再生電流パルスを両方向に順番に流すことで再生層の磁化を反転させ、その時の抵抗変化を読み取ることで実現する。
【００１１】
図５（ｄ）〜（ｇ）は、再生動作を示す一連の図である。図５（ｂ）に示すように“０”が記録されている状態において、書き込み線に対し、図５（ｄ）には、初め紙面に垂直方向に正面から裏面に向かって再生電流を流し、図５（ｅ）には、次に逆向きの電流を流した場合における磁性層の磁化方向の変化がそれぞれ示されている。
【００１２】
図５（ｄ）に示すように、初め、書き込み線に対し紙面に垂直方向に正面から裏面に向かって再生電流を流した時には、矢印の向きに小さな磁界が発生する。この磁界強度では再生層である第１磁性層１１は磁化が反転するが、メモリ層である第２磁性層１３の磁化は“０”の方向を保ったままである。図５（ｅ）に示すように、次に、書き込み線に対し紙面に垂直方向に裏面から正面に向かって再生電流を流した時には、矢印の向きに小さな磁界が発生する。この磁界強度では再生層である第１磁性層１１は磁化が再反転するが、メモリ層である第１磁性層１３の磁化は“０”の方向を保ったままである。
【００１３】
二つの磁性層の磁化方向に注目すると、初めの紙面に垂直方向に正面から裏面に向かって再生電流を流した時には、第１磁性層１１と第２磁性層１３の磁化方向は反平行状態である。
【００１４】
次に書き込み線に対し紙面に垂直方向に裏面から正面に向かって再生電流を流した時には、第１磁性層１１と第２磁性層１３の磁化方向は平行状態である。従って、二方向に電流パルスを流す間に書き込み線の抵抗変化は反平行状態の高抵抗から平行状態の低抵抗へと変化する。このような高抵抗から低抵抗に抵抗値が変化する状態が“０”であると読み取れる。
【００１５】
一方、図５（ｃ）に示すように“１”が記録されている状態において、書き込み線に対し、図５（ｆ）には、初め紙面に垂直方向に正面から裏面に向かって再生電流を流し、図５（ｇ）には、次に逆向きの電流を流した場合における強磁性層の磁化方向の変化がそれぞれ示されている。
【００１６】
図５（ｆ）に示すように、初め、書き込み線に対し紙面に垂直方向に正面から裏面に向かって再生電流を流した時には、矢印の向きに小さな磁界が発生する。この磁界では、再生層である第１磁性層１１は磁化方向が変化しないし、メモリ層である第２磁性層１３の磁化も“１”の方向を保ったままである。図５（ｇ）に示すように、次に、書き込み線に対し紙面に垂直方向に裏面から正面に向かって再生電流を流した時には、矢印の向きに小さな磁界が発生する。この磁界強度では、再生層である第１磁性層１１は磁化が反転するが、メモリ層である第２磁性層の磁化を変化させるには不十分であり“１”の方向を保ったままである。
【００１７】
二つの磁性層の磁化方向に注目すると、書き込み線に対し、初め紙面に垂直方向に正面から裏面に向かって再生電流を流した時には第１磁性層１１と第２磁性層１３の磁化方向は平行状態である。次に、紙面に垂直方向に裏面から正面に向かって再生電流を流した時には、第１磁性層１１と第２磁性層１３の磁化方向は反平行状態である。従って、二方向に電流パルスを流す間に書き込み線の抵抗変化は平行状態の低抵抗から反平行状態の高抵抗へと変化する。このような低抵抗から高抵抗に抵抗値が変化する状態が“１”であると読み取れる。
【００１８】
以上述べたように、弱い電流パルスを書き込み線に流したときの抵抗変化を読み取ることで記録されている情報が“０”か“１”かを識別することができる。この記録再生方法は、不揮発、非破壊で高速駆動が可能であることから理想的なメモリ特性が期待できる。前記再生時における磁気抵抗変化を電気的に検出する方法は各種提案されているが、大別すると抵抗値そのもので大小の比較をする絶対検出と、電流を二方向に振った際の抵抗変化が増加方向か減少方向かを判断する差動検出とに分けられる。
【００１９】
上記の動作説明では書き込み線を使ったメモリの記録・再生方法について説明を行ったが、書き込み線はＭＲＡＭの構成要素としては必須ではない。構造によっては、強磁性層の磁化を反転させる磁界の発生には隣接する他の配線を流用することもできる。
【００２０】
ＭＲＡＭの構成を用いる材料と磁気抵抗のメカニズムの観点から分類すると、中間層に金属非磁性層を用いたスピン散乱型、一方の強磁性層の磁化方向を反強磁性層で固定したスピンバルブ型、絶縁体非磁性層を用いたスピントンネル型、その他に、非磁性層中に磁性材料の微粒子を分散したグラニュラー型、ペロブスカイト酸化膜を用いたＣＭＲ（Colossal Magnetoresistance）型などがある。
【００２１】
スピン散乱型では非磁性層をＣｕ等の金属層として、二つの磁性層間のスピン依存散乱によりＧＭＲが発現する。すなわち、磁性層の磁化の向きが平行な場合には、磁化と反対方向のスピンを持つ電子は散乱されるが、磁化と同じ向きのスピンを持つ電子は散乱されず、全体として抵抗が低くなる。逆に、磁性層の磁化の向きが反平行な場合には、磁化と同方向なスピンを持つ電子、反対方向のスピンを持つ電子のいずれも散乱されるため全体として抵抗が高くなる。そのＭＲ比は、室温で５〜１０％程度が得られ、電流と磁化の方向で決まる異方性磁気抵抗効果よりは大きいが、スピントンネル型よりは小さい。
【００２２】
スピンバルブ型は、原理的にはスピン散乱と同じだが、一方の強磁性層に反強磁性層を組み合わせることで磁化方向をピン止めしている点が異なる。もう一方の磁性層の磁化方向は自由に回転できる。磁化曲線を取ると磁化方向により非対称な形状となり、ゼロ磁界付近で低抵抗から高抵抗へと線形に変化するため微小磁気をセンシングする磁気センサーに適した構造となっている。現在では、ハードディスクの読み取りセンサーとして実用化されている。
【００２３】
スピントンネル型では非磁性層を絶縁体として、絶縁体を電子がトンネリングして２つの磁性層間を移動し、スピン電子の状態密度の差に依存する形で磁気抵抗効果が発現する。すなわち、磁性層の磁化の向きが平行な場合には、アップスピンを持つ電子はもう一方の強磁性層の空いたアップスピンの状態に、ダウンスピンを持つ電子はもう一方の強磁性層の空いたダウンスピンの状態にトンネルできるため、スピン電子の状態密度の差が小さくなり抵抗が低くなる。逆に、磁性層の磁化の向きが反平行な場合には、アップスピンを持つ電子、ダウンスピンを持つ電子のいずれもトンネルできないためスピン電子の状態密度の差が大きくなり抵抗が高くなる。そのＭＲ比は、室温で１０％〜３０％程度が得られ、スピン散乱型より大きい。ただし、絶縁体をはさんだ構造のため、素子抵抗自体はスピン散乱型より大きい。このスピントンネル現象を利用しながら、反強磁性膜を使いスピンバルブ型とした磁気抵抗膜の研究が、次世代のハードディスク読み取りセンサー用として盛んに研究されている。
【００２４】
グラニュラー型には、非磁性層として金属を用いたスピン散乱タイプと、絶縁体を用いたスピントンネルタイプの二種が存在する。先述したスピン散乱型やスピントンネル型では、各層ごとに役割分担を明確化しているのに対し、グラニュラー型では、マトリクス中に分散した個々の微細磁性粒子のスピンに依存する形でＧＭＲを発現する点が大きな相違である。Ｃｏ／ＡｌＯｘ系のスピントンネルタイプにおいて、８％程度のＭＲ比が室温で得られている。
【００２５】
ＣＭＲ型では、ペロブスカイト構造のＭｎ酸化物をスピン分極率のより高いペロブスカイトＭｎ酸化物で挟み込んだトンネル接合とするタイプや、ペロブスカイト中の層状構造をトンネル接合として利用するタイプなどが存在する。ＣＭＲ型のスピン分極率は非常に高いため、極低温では４００％ものＭＲ比が得られる。
【００２６】
ＭＲＡＭに使われる磁性材料を磁化方向で分類すると、膜面に平行な磁化成分を持つ面内磁化膜型と、膜面に垂直な磁化成分を持つ垂直磁化膜型とに分けられる。ＮｉＦｅ，Ｃｏ等の強磁性体は、磁化方向が膜面に平行な面内磁化膜型であるが、この面内磁化膜では磁性体の微細化が進むと磁極同士が近づいて反磁界が大きくなるため、磁化のカーリング現象が起きるという問題がある。カーリングが発生すると、磁化の方向を判別することが困難になる。そのため、面内磁化膜を用いたＭＲＡＭでは形状異方性をつけるため、メモリセルとなる強磁性層を平面的に見て長軸を持つ形状（長方形など）とする必要がある。長方形の長軸と短軸の比は、少なくとも２倍以上必要だと予想される。従って、カーリング現象防止のために、メモリセルのサイズが制約を受け、集積度向上の阻害要因となる。
【００２７】
一方、強磁性層としてＴｂＦｅ，ＴｂＦｅＣｏ，ＧｄＦｅ等の希土類−遷移金属からなるフェリ磁性体を用いる場合、これら磁性体の垂直磁気異方性が高いため、膜厚と組成によっては、磁化を膜面に対し垂直方向に持つ垂直磁化膜となる。垂直磁化膜の場合には、磁化の方向は、形状的に最も反磁界が大きい膜面垂直方向を向いており、垂直磁気異方性を示す時点で既に最大の反磁界係数に打ち勝っていることになる。つまり、面内磁化膜のようにメモリセルを長方形とする必要がなく、メモリセルの平面形状を正方形とすることができる。さらに、素子を微細化すると、磁化容易軸である膜厚方向と比べ、平面的な面積が小さくなるので、形状異方性の観点では、磁化のカーリングがより起きにくい方向になる。そのため、垂直磁化膜型は、メモリセル部の集積度を向上する上では、面内磁化膜型と比べ有利である。
【００２８】
ＭＲＡＭに対する電流の流し方、あるいは電極の配置の仕方により、電流の方向が膜面に対し、平行なＣＩＰ（Current In Plane）と、垂直なＣＰＰ(Current Perpendicular to the Plane)とに大別される。図６に、それぞれの電極構造を示す。
【００２９】
図６（ａ）に示すように、ＣＩＰは、第1磁性層／非磁性層／第2磁性層からなるメモリセルの両側面にセンス層がついた構造であり、センス電流は膜面に平行に流れる。図６（ａ）中、センス層の一方は点線で図示している。ＣＩＰでは、スピン散乱型の磁気抵抗膜を用いる。その場合、１セルの抵抗はシート抵抗で１０Ω程度、センス線のシート抵抗は０．０５Ωとなる。また、磁気抵抗変化率は５〜１０％程度とスピントンネル型と比較して小さい。ＣＩＰ構造で多数のセルをセンス線に直列接続して、その両端で信号検出する場合、繋がっている多数セルの抵抗値を合算した合成抵抗に対して、１つのセル分の抵抗変化を信号とするため、高いＳＮを達成するのは容易ではない。
【００３０】
図６（ｂ）に示すように、ＣＰＰは、第１磁性層／非磁性層／第２磁性層からなるメモリセルの上下にセンス線がついた構造である。センス電流は、上下のセンス線間を、膜面に垂直方向に流れる。図６（ｂ）中、上部センス層は点線で示している。ＣＰＰでは、スピントンネル型の磁気抵抗膜を用いるのが良く、その場合、１セルの抵抗は数ｋΩから数十ｋΩ程度の範囲であり、センス線に比べて抵抗値が大きい。また、磁気抵抗変化率も１０〜３０％程度となり、スピン散乱型と比較して大きい。すなわち、磁気抵抗膜をセンス線に接続しても十分大きな抵抗変化が得られ、よって高いＳＮが得られる。
【００３１】
このＣＰＰ構造ではセンス線の交差点にセルを配置するため、セルを多数配置する場合、各々のセルは並列に接続される。この構成では、特定のセルの抵抗を検出する場合、そのセルに交差するセンス線に電流を流すことにより、他のセルの影響をあまり受けずに検出を行うことができるため、ＣＩＰ構造と比べＳＮは高くなる。従って、ＣＩＰ構造と比べ、ＣＰＰ構造の方が1列のセンス線に接続可能なセル数が多く大規模なマトリクスを容易に形成することができる。つまりメモリ素子として多数のメモリセルを並べて駆動することを考えた場合には、ＣＩＰ構造よりＣＰＰ構造の方が有利である。
【００３２】
【発明が解決しようとする課題】
ＭＲＡＭにおいて差動検出を利用する際には、正負の電流を交互に流した時の抵抗変化を微分検出することで”０”か”１”を識別する。正負の電流を発生するためにはバイポーラ電源が必要となる。高速のバイポーラ機能を実現する上では、電流の向きを反転させるために幾つかのスイッチを高速に正確なタイミングで切り替えることが重要である。タイミングにずれが生じると電流波形にリンギングやオーバーシュートが起きる。これらは誤動作の原因となるため極力抑制しなければならない。リンギングやオーバーシュートを抑制するためには遅延要素となる配線容量や負荷抵抗等を考慮した電源回路の最適化が不可欠で、スイッチング機能実現のためのトランジスタ増設と併せ電源回路の占めるスペースが増大しメモリとしての集積度を向上する上で問題となる。集積度を向上させる弊害となるためメモリのビット当たり単価を高くする要因ともなる。
【００３３】
最近、固体メモリの利用分野としてテープ媒体を利用したウオークマンタイプのヘッドホンステレオに代わりＭＰ３プレーヤーが注目されている。ＭＰ３プレーヤーに応用すると耐震性、耐久性、小型化等の観点で固体メモリの利点がフルに発揮される。加えて、機械的な駆動部分を必要とせず、低消費電力の利点も生かせる。また、ＣＤ、ＭＤなどで供給されている再生専用のソースに代えて、固体メモリを用いた再生専用のソースの供給がなされると想定される。
【００３４】
ＭＲＡＭも、こうした再生専用ニーズに利用する場合が相当数あると考えられるが、その普及を図る際、上述するような再生に用いる専用バイポーラ電源のスペース・コストは無視できないものとなる。
【００３５】
ＭＲＡＭの信号再生が、正負いずれか一方の電流パルスを流すことで実現できれば上記の問題は解決する。再生を行う際に導体線に加える電源回路にバイポーラ機能が不要になれば回路構成を単純化でき、加えて製造コストも下がる。また、集積度向上の制約がなくなり、ビット当たり単価の低減を容易に進めることが可能となる。このような要望はあるものの正負いずれか一方の電流を使っての信号再生は実現されていなかった。
【００３６】
本発明は前記の課題を解決するもので、本発明の目的は、正負の電流パルスを印加することなく再生可能なＭＲＡＭの提供、ならびに、正または負の電流パルスのみを用いて、このＭＲＡＭの情報を再生する方法とそれに用いる再生装置を提供することにある。それにより、ＭＲＡＭ特性を向上し、周辺回路の高速化と共により好適なコンピュータペリフェラル向けの安価なメモリを実現することを目的とする。
【００３７】
【課題を解決するための手段】
本発明者らは、上記課題に解決すべく鋭意研究をした結果、正負の電流パルスを印加することなく再生可能なＭＲＡＭを作製し、それにより、ＭＲＡＭ特性を向上し、周辺回路の高速化と共により好適なコンピュータペリフェラル向けの安価なメモリを実現可能とした。すなわち、本発明は、下記する（１）〜（１２）の各項に記載する構成を有する磁気抵抗効果メモリ、また、（１３）〜（１５）の各項に記載する、かかる磁気抵抗効果メモリに記録される情報の再生方法、ならびに（１６）項に示す再生装置である。
【００３８】
（１） 基板上に形成される第１磁性層／非磁性層／第２磁性層からなる磁気抵抗膜と、前記第１磁性層もしくは第２磁性層の磁化方向を磁気的結合力によって一方向に配向させる磁化固定層とを有することを特徴とする磁気抵抗効果メモリ。
【００３９】
（２） 前記磁気的結合力が交換結合力であることを特徴とする項（１）に記載の磁気抵抗効果メモリ。
【００４０】
（３） 前記磁気的結合力が静磁結合力であることを特徴とする項（１）に記載の磁気抵抗効果メモリ。
【００４１】
（４） 前記磁気抵抗膜に対し前記基板と反対側に導体線が配置されていることを特徴とする項（１）に記載の磁気抵抗効果メモリ。
【００４２】
（５） 前記非磁性層が導体からなることを特徴とする項（１）に記載の磁気抵抗効果メモリ。
【００４３】
（６） 前記非磁性層が絶縁体からなることを特徴とする項（１）に記載の磁気抵抗効果メモリ。
【００４４】
（７） 前記磁化固定層が、前記磁気抵抗膜と同じ層構成を有することを特徴とする項（１）−（６）のいずれか１項に記載の磁気抵抗効果メモリ。
【００４５】
（８） 前記磁化固定層が、前記磁気抵抗膜とは異なる層構成を有することを特徴とする項（1）−（６）のいずれか１項に記載の磁気抵抗効果メモリ。
【００４６】
（９） 前記磁気抵抗膜の磁化方向が、概ね膜面に対し面内方向であることを特徴とする項（1）−（８）のいずれか１項に記載の磁気抵抗効果メモリ。
【００４７】
（１０） 前記磁気抵抗膜の磁化容易軸方向の長さＬと磁化固定層の長さＰとが、Ｐ／Ｌ＞２．５の範囲に選択されていることを特徴とする項（７）に記載の磁気抵抗効果メモリ。
【００４８】
（１１） 前記磁気抵抗膜の磁化方向が、概ね膜面に対し垂直方向であることを特徴とする項（１）−（６）または（８）のいずれか１項に記載の磁気抵抗効果メモリ。
【００４９】
（１２） 前記磁気抵抗膜と前記磁化固定層との間に導電性を有する非磁性層を設けたことを特徴とする項（１１）に記載の磁気抵抗効果メモリ。
【００５０】
（１３） 項（１）に記載の磁気抵抗効果メモリに記録される情報を再生する際、前記磁気抵抗膜に対して一方向の電流磁界を印加し、磁気抵抗変化を検出することにより記録される情報の検知を行なうことを特徴とする再生方法。
【００５１】
（１４） 磁性層／非磁性層／磁性層からなる磁気抵抗膜と、前記磁気抵抗膜近傍に配置される導体線と、前記磁気抵抗膜の一つの磁性層の磁化方向を一方向に配向させる磁化固定層とを有する磁気抵抗効果メモリにおいて、前記磁気抵抗膜の二つの磁性層を再生層ならびに情報を記録するメモリ層として用いて、前記導体線に電流を流し、前記メモリ層に記録されている情報の再生を行なう方法において、
前記導体線に正負いずれか一方向のみの電流を流し、前記磁気抵抗膜の領域に前記一方向の電流による一方向の電流磁場を発生させ、
前記再生層の磁化を前記一方向の電流により発生した磁場の方向に配向させ、
前記磁場が印加された状態における前記磁気抵抗膜の抵抗値と
前記磁場が印加されていない状態における前記磁気抵抗膜の抵抗値との差異である磁気抵抗変化を検出して、
記録された情報の再生を行なうことを特徴とする再生方法。
【００５２】
（１５） 前記磁場が印加されていない状態において、前記再生層の磁化が前記磁気抵抗膜の近傍に設けられた前記磁化固定層の磁化方向に配向されることを特徴とする項（１２）に記載の再生方法。
【００５３】
（１６） 項（１３）、（１４）または（１５）のいずれか１項に記載する再生方法に従い、磁気抵抗効果メモリに記録される情報の再生を行なうために用いる一方向の電流を供給する手段と磁気抵抗変化を検出する手段とを具えることを特徴とする再生装置。
【００５４】
【発明の実施の形態】
本発明のＭＲＡＭにおいては、従来は、記録情報の再生時にワード線に流す電流をパルス的に電流の印加方向を正負に切り替える手段を用いているが、それに代えて、再生層の磁化反転に、磁化固定層と、磁気抵抗膜近傍に配置される導体線にプラス側もしくはマイナス側のパルス電流のみを印加する手段とを組み合わせている。
【００５５】
以下図面を用いて、この本発明のＭＲＡＭについて、その構成ならびに記録情報の再生方法についてより詳しく説明する。
【００５６】
まず磁化固定層とは、磁気抵抗膜の近傍に配置されるものであり、予め磁界をかけ一方向に配向させた磁性層である。この磁化固定層の機能は、外部磁界を取り去っても所望の保磁力で磁化を有する状況を作り出すことである。磁化固定層の材質や膜厚は、磁気抵抗膜の性質によって適宜選択されるものであり、上述の機能を果たすならば、以下の実施例の構成に限られるものではない。
【００５７】
磁化固定層は、メモリセルとなる磁気抵抗膜1組に対し空間的近傍に配置するものである。機能は、磁気抵抗膜を構成する磁性膜の磁化容易軸方向に磁界を印加するものであり、あらかじめ外部から磁界をかけて設定した初期化磁界を保持し、信号を再生する電流発生磁場が近似的にゼロの時、再生層となる第1磁性層の磁化方向を一定に保つものである。このため、再生電流発生磁場が近似的にゼロの時点で、第１磁性層と第２磁性層の磁化方向の関係が平行か反平行かを識別できることになる。つまり、正負いずれか一方の電流を印加することで信号を検出できる。一本の導体線に流す電流の二方向のうち、どちらを正（プラス）とするか、負（マイナス）とするかは任意に決定できる。
【００５８】
この磁化固定層の作製には種々の方法がある。メモリセルを作製する際に、成膜した磁気抵抗膜の一部を磁化固定層として流用することができる。また、メモリセルの磁気抵抗膜とは別に異なる磁性材料を成膜して、メモリセルに隣接する位置に磁化固定層を設けても良い。この磁化固定層の機能を有する手段としては、例えば特開平１０−３１２５１４号公報などにおいて開示されているハードディスク記憶装置用の磁気ヘッドにおけるバイアス磁界印加手段を用いてもよい。
【００５９】
磁化固定層に面内磁化膜のスピン散乱膜を用いる場合を例にとり、本発明の作用を説明する。図１に、メモリセルの構成の一例を示す。１は基板、１１、２１、３１は第1の強磁性層、１２、２２、３２は非磁性層、１３、２３、３３は第２の強磁性層である。１１、１２、１３を合わせて磁気抵抗膜１０が、２１、２２、２３を合わせて磁化固定層２０が、３１、３２、３３を合わせて磁化固定層３０が形成されている。４１はバッファ層、５１は導体線を示す。導体線５１は磁気抵抗膜１０の直上に絶縁層（図示しない）を介して存在し、図1では見易くするため５１aと５１bに分割して表示している。
【００６０】
情報の記録・再生時には矢印１００の方向に磁化固定層２０、磁気抵抗膜１０、磁化固定層３０の順にセンス電流が流され、導体線５１には矢印１０１ａ、１０１ｂの方向にワード電流が流される。磁化固定層２０の第１の強磁性層２１と、磁化固定層３０の第１の強磁性層３１は、ともに面内一定方向に磁化されており、その磁化の向きに従って、磁気抵抗膜１０の第１の強磁性層１１は、その磁化が配向する。情報の記録・再生は、センス電流ならびにワード電流の発生する合成磁界によって、磁気抵抗膜１０の第１強磁性層１１の磁化方向を変化させることで行われる。
【００６１】
図１に示す面内磁化膜を用いた磁気抵抗膜１０の、メモリセルとなるセンス線方向の長さをＬ，幅をＷ、磁化固定層の長さをＰとする。Ｐは、多数のメモリセルが並ぶ場合、次のメモリセルとの間隔に相当する。
【００６２】
ここで、Ｐ／Ｌ＞２．５の範囲に選択するとワード電流を正負の双方向に振らなくても、あらかじめ外部磁界を印加して設定した初期化磁化方向と反対の磁界を発生する正または負電流パルスのみで信号の再生ができる。すなわち、磁気抵抗膜１０の第1磁性層１１は初期化磁化方向を向いた磁化固定層２０及び３０に取り囲まれているため、この両者の磁化方向と同じ方向に従う傾向が強い。例えば、前記の初期化磁化方向が“１”の信号を書き込んだ第２の強磁性層（メモリ層）に対し反平行である時、ワード電流がゼロとなり、磁気抵抗膜１０の第１磁性層１１（再生層）に印加される電流磁場がほぼゼロになると、反平行な状態で安定することになる。
【００６３】
従って、初期化磁化方向と反対の磁界を発生する電流パルスの有無で“０”の場合は高抵抗から低抵抗へ、“１”の場合は低抵抗から高抵抗へ変化する。この変化を微分検出すれば高速に“０”と“１”の識別が可能である。
【００６４】
図１のように、面内磁化膜型のスピン散乱膜を磁化固定層とする場合、Ｐ／Ｌは２．５より大きいことが必要だが、過大になると信号を記録する際に大きな電流が必要となったり、信号再生マージンが小さくなるという問題が起きる。また、集積度の観点からも小さい方が望ましい。従って、Ｐ／Ｌは５０以下とし、より望ましくは、２．５〜１０の範囲に選択すると良い。
【００６５】
ＬとＰは、本発明の正負いずれか一方のパルス電流のみを用いる再生方法において、その再生に要する電流量に密接に関係するが、Ｗは大きくは関わらない。ただし、Ｗが小さくなると磁化方向はＬに平行な成分に限定されるようになるため、再生時における磁化反転のエネルギーが増え、信号再生に必要なワード電流が増える傾向にある。
【００６６】
この現象に関して図1を用いてさらに詳述する。メモリアレイ全体に対しあらかじめ外部磁界を印加して設定した初期化磁化方向を−Ｘ方向とする。従って、何も電流を流さない場合の磁気抵抗膜１０、磁化固定層２０、３０の磁化方向は−Ｘ方向である。実際にはセンス電流とワード電流による合成磁界でＸＹ平面上に磁化方向が決まるが、説明を簡略化するためセンス電流が発生する磁界の影響は考えないことにすると、メモリセルの磁化方向は導体線５１を流れるワード電流の発生磁界方向１０２ａ，１０２ｂと磁界の大きさによって±Ｘ方向に決められる。
【００６７】
まず、初めに、従来の再生方法である正負の電流を流す場合を考える。矢印１０１aの方向にワード電流を流すと発生する磁界は矢印１０２ａの方向になる。第1磁性層１１の保磁力より強い磁界を発生すると第1磁性層１１の磁化が矢印１０２ａの方向を向く。第1磁性層１１は導体線５１の下に位置するため、その磁化方向は＋Ｘ方向である。次に矢印１０１ｂの方向にワード電流を流すと矢印１０２ｂの方向に磁界が反転し、第1磁性層１１の磁化方向は−Ｘ方向になる。第２磁性層１３の磁化方向は初期化磁化方向とした−Ｘ方向のままであるから、ワード電流の変化に応じて第1磁性層と第２磁性層の磁化方向の関係は反平行から平行へと変化する。従って、＋Ｘ方向、次に−Ｘ方向の磁界を発生するワード電流に合わせて観察される抵抗変化は高抵抗から低抵抗への変化となる。これが“０”の状態である。
【００６８】
“１”の場合は、“０”と同様に矢印１０１ａ，１０１ｂの順にワード電流を流すと、発生する磁界は矢印１０２ａ，１０２ｂの順に変化し、第1磁性層１１の磁化方向は＋Ｘから−Ｘ方向へと変化する。第２磁性層１３の磁化方向は“１”では＋Ｘ方向であるから、ワード電流の変化に応じて磁性層と第２磁性層の磁化方向の関係は平行から反平行へと変化する。従って、観察される抵抗変化は＋Ｘ方向、次に−Ｘ方向の磁界を発生する電流に合わせ低抵抗から高抵抗への変化となる。これが”１”の状態である。
【００６９】
次に、本発明の再生方法、すなわち、正負いずれか一方のパルス電流による再生について説明する。ワード電流を正負に振らなくても、初期化磁化方向と反対の磁界を発生する電流パルスで信号が検出できることから、＋Ｘ方向の磁界を発生させるワード電流を流せばよい。それは図1において磁界の向きでいえば矢印１０２aであり、ワード電流では矢印１０１aの方向である。
【００７０】
“０”の場合、第２磁性層１３の磁化方向は−Ｘ方向である。矢印１０１a方向にワード電流を流すと＋Ｘ方向に第1磁性層１１の磁化が向く。一方、ワード電流１０１aを流さない場合は第1磁性層１１の磁化方向は周囲を取り囲む磁化固定層２０、３０の磁化方向が−Ｘ方向であるため、両隣の磁化固定層２１、３１と同じ−Ｘ方向である。従って、“０”の時は、ワード電流の有無で高抵抗から低抵抗になる。これは、“０”を表す。
【００７１】
“１”の場合、第２磁性層１３の磁化方向は＋Ｘ方向である。矢印１０１a方向にワード電流を流すと＋Ｘ方向に第1磁性層１１の磁化が向く。一方、ワード電流１０１aを流さない場合は第1磁性層１１の磁化方向は両隣の磁化固定層２１、３１と同じ−Ｘ方向である。これは、周囲を取り囲む磁化固定層２０、３０の磁気的結合が＋Ｘ方向を向いた第２磁性層１３より強いためである。従って、“１”の時は、ワード電流の有無で低抵抗から高抵抗になる。これは、“１”を表す。
【００７２】
つまり、通常の再生方法では正負の二つの電流パルスを印加して、第１磁性層１１の磁化方向を反転させているが、本発明の再生方法では正又は負の電流パルスで一時的に反転されている第１磁性層１１の磁化方向を、上記の磁化固定層の作用で元に復元することで、“０”と“１”の信号を読み取れることになる。
【００７３】
本発明のＭＲＡＭにおける再生方法と磁化固定層を設けない従来のＭＲＡＭにおける再生方法との差異を磁界−ＭＲ比のマイナーループ図を使ってさらに詳細に説明する。図１１は、磁化固定層を設けない場合のマイナーループで、従来の再生方法に相当する。図１１（ａ）は“０”、図１１（ｂ）は“１”を第２磁性層１３に記録した状態に相当する。ここで、再生時に加わる磁界強度幅±Ｈは第１磁性層１１の保磁力より大きいが、第２磁性層１３の保磁力より小さなレベルである。なお、図中両端には、前記の磁界強度±Ｈ最大値における各磁性層の磁化状態を矢印で模式的に示す図を付記してある。また、メモリの各層を記号により示してある。マイナーループには同じく矢印にてヒステリシスの進路方向を表記した。図１１（ａ）の“０”に対して、＋Ｈ磁界を印加すると第１磁性層１１の磁化が反転して両磁性層の磁化方向が反平行になった高抵抗状態（ＭＲ大）になる。ここからゼロ磁界へ戻しても残留磁化が残るため、反平行な状態が保たれる。平行な低抵抗状態（ＭＲ小）へ戻すには、−Ｈ方向へ磁界を発生させる必要がある。一方、第２磁性層１３に“１”が記録された状態を考えると、図１１（ｂ）に示す通り、−Ｈ磁界を印加すると第１磁性層１１の磁化が反転し、両磁性層の磁化方向は反平行となるが、その後、平行な状態に戻すためには＋Ｈ方向の磁界を印加する必要がある。つまり、従来のＭＲＡＭは、再生の際に正負双方の電流パルスを用いて±Ｈ両方向の磁界を発生させないと、磁気抵抗信号の立ち上がり変化が“０”と“１”で逆転している現象を確認することができないものであった。
【００７４】
図１２に、磁化固定層を設ける本発明のＭＲＡＭにおける再生時の磁界−ＭＲ比のマイナーループを示す。＋Ｈ方向の磁界を発生させる際、図１に示すＭＲＡＭでは導体線に矢印101a方向の電流を流す。図１２（ａ）は“０”、図１２（ｂ）は“１”を第２磁性層１３に記録した状態に相当する。また、図中両端には、前記の磁界強度±Ｈ最大値における各磁性層の磁化状態を矢印で模式的に示す図を付記してある。また、メモリの各層を記号により示してある。マイナーループには同じく矢印にてヒステリシスの進路方向を表記した。本発明のＭＲＡＭのマイナーループでは、磁化固定層２０（２１、２２、２３）と３０（３１、３２、３３）の効果により図１１と比べ＋Ｈ方向にシフトする。具体的には、ヒステリシスの中心（図中、点線で示す）が、矢印で示すシフト量＋Ｈ方向に偏移している。それに伴い、一旦＋Ｈ方向の磁界印加した後、ゼロ磁界に戻すと、磁化固定層の磁化の作用により第１磁性層１１の磁化は元の状態に戻る。すなわち、 第２磁性層１３に“０”が記録された状態では（図１２（ａ））、＋Ｈ磁界を印加した後、ゼロ磁界に戻すと、高抵抗から低抵抗（ＭＲ大→小）に変化する。第２磁性層１３に“１” が記録された状態では（図１２（ｂ））、＋Ｈ磁界を印加した後、ゼロ磁界に戻すと、低抵抗から高抵抗（ＭＲ小→大）に変化する。従って、＋Ｈ方向の磁界を発生する電流パルスのみで、“０”、“１”で信号の立ち上がり方が反転する現象の確認、すなわち記録信号の再生が可能になる。
【００７５】
図９は、図１に示す構成の本発明のＭＲＡＭにおいて、ワード電流による電流発生磁場を近似的にゼロとした時の第１磁性層、第２磁性層の磁化状態を模式的に示す断面図である。図９（ａ）は第２磁性層１３に“０”を記録した状態を、図９（ｂ）は“１”を記録した状態をそれぞれ示している。第1磁性層１１の磁化方向はいずれも左右から挟む磁化固定層２０、３０と同じ初期化磁化方向を向いている。この状態から、紙面に対し裏面から表面に向かうパルス状のワード電流を印加すると、その間だけ、第１磁性層１１の磁化方向が反転するので、信号再生が可能になる。
【００７６】
この磁化固定層は図１に示すスピン散乱膜に限られるものではなく、図２の様に磁気抵抗膜とは異なる磁性材料による磁化固定層６２、６３を用いることも可能である。このような磁気抵抗膜と異なる層構成の磁化固定層を用いる場合には、スピン散乱膜を使う場合と比べ、Ｐの間隔を詰めることができる。この場合は、Ｐの長さのスピン散乱膜による磁化固定層２０、３０と同じ磁化をより少ない体積で有する磁性材料に置き換えることでＰを短くすることができ、集積度を向上することが可能である。磁化固定層の長さＰと磁気抵抗膜の長さＬの関係は、用いる磁性材料や層構成等により、再生の際に用いる正負いずれかのパルス状電流値に応じて適宜調整すれば良い。
【００７７】
上記の実施形態においては、磁気抵抗膜と磁化固定層が極近傍に接して設けられており、その際の磁気的結合力は交換結合力が支配的になっている。
【００７８】
以上説明した磁化固定層の作用・機能は、スピン散乱膜に限定されるものではなく他の種類のＭＲＡＭに適用した際にも原理的に同じ作用が得られる。例えば、メモリセル構造に面内磁化膜のスピントンネル膜を用いた場合には、図１に示すスピン散乱膜の場合と同様に、図３のようにセンス線の磁化容易軸方向に連続的にスピントンネル膜を残すことで磁化固定層２０、３０として使うことができる。この場合は、電流が隣接メモリセルに流入するのを防ぐためスペースＰ１をあけて磁化固定層を設けることが必要である。また、磁化固定層はスピントンネル膜を用いなくても、図４の様に磁気抵抗膜とは異なる磁性材料による磁化固定層６２、６３を設けてもよい。その際には、図３に示されている長さＰ２のスピントンネル膜を用いる磁化固定層２０、３０と同じ作用を、より少ない体積で達成する磁性材料に置き換えることで、長さＰ２を短くすることができる。それにより、隣接するメモリセルとの間隔（Ｐ１＋Ｐ２＋Ｐ１）を狭くすることができ、集積度をさらに高めることが可能となる。磁気抵抗膜にスピントンネル膜を用いる構成においても、間隔Ｐ１、磁化固定層の長さＰ２と磁気抵抗膜の長さＬの関係は、用いる磁性材料や層構成などにより、再生の際に用いる正負いずれかのパルス状電流値に応じて、適宜調整すれば良い。なお、間隔Ｐ１を大きくすると磁化固定層の効果が達成されないため、通常Ｐ２＞＞Ｐ１となっている。従って、スピン散乱型における磁化固定層の長さＰと同様に、スピントンネル型でも磁化固定層の長さＰ２が実質的に隣接するメモリセルとの間隔に相当する。
【００７９】
前記の実施形態においては、磁気的結合力は磁気抵抗膜と磁化固定層の位置関係から静磁結合力が支配的に働いている。
【００８０】
メモリセルをマトリックス状に配置する際には、磁化固定層は、一つのメモリセルに対してのみ働くものではなく、隣接するメモリセルに対しても同様の効果をもたらす。図１０は、スピントンネル膜に別の磁性材料による磁化固定層を設けた他の一例であり、磁気抵抗膜を３×３にメモリアレイ化した構成例を表す。図面上、説明に用いない構成部品に関する符号、名称の表示は省略する。また、説明の都合上、可視化を図る必要があるので、磁気抵抗膜１０３、２０３、３０３上に位置する導体線は省略してある。本来は、磁気抵抗膜１０３、２０３、３０３上にも導体線が導体線７０１、７０２と平行に配置されている。例えば、磁化固定層６２３によって、主に磁気抵抗膜２０３と２０２の双方に対してその磁化方向を固定する。さらには、弱いながらも、その周囲にある磁気抵抗膜１０２、１０３、３０２、３０３に対しても、その磁化方向を固定する作用をもっている。
【００８１】
本発明のＭＲＡＭでは、基板には、Ｓｉウエハ、石英、ＳＯＩ等平坦性の高い非磁性材料基板が用いられる。ＳＯＩ基板の作製方法はＥＬＴＲＡＮ法、ＳＩＭＯＸ法など各種方式が適用できる。その際、基板表面のＳｉの結晶方位は（１００）が好ましい。
【００８２】
前記基板上に磁気抵抗膜を形成する際、バッファ層は、第1磁性膜より下面の表面自由エネルギーを調整し、より平坦性の高い界面構造を実現する目的で挿入される。Ｔａ，Ｃｕ，Ｃｒ等の各種金属やＳｉＮ，ＳｉＯ2,Ａｌ2Ｏ3等の絶縁体が用いられるが、基板材料と磁気抵抗膜の材料の選び方によっては、挿入しなくてもよい。バッファ層の膜厚は、２〜１０ｎｍの範囲が好適である。これは、成膜方法によっては２ｎｍより薄いと島状成長による膜質不均一の問題があり、一方、１０ｎｍより厚いと生産性低下の問題があるためである。
【００８３】
スピン散乱膜の場合、非磁性層としては導体が用いられる。Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｍｇ等が用いられるが、より好適にはＣｕが用いられる。非磁性層の膜厚は、１〜１０ｎｍの範囲が好適である。これは、成膜方法によって１ｎｍ未満では、島状成長によるピンホール発生の恐れがあり、両磁性層の相互作用により磁気抵抗が発現しない場合があり、一方、１０ｎｍを超える場合には、両磁性層間の間隔が電子の平均自由行程に対し広すぎてスピン依存性散乱が減るため磁気抵抗が小さくなるためである。
【００８４】
スピントンネル膜の場合、非磁性層としては絶縁体が用いられる。絶縁体としては、Ａｌ、Ｓｉ、Ｃｕ、Ｍｇ等の酸化物や窒化物が用いられるが、フェルミ準位が他の磁性層に近いＡｌ酸化物がより好適に用いられる。非磁性層の膜厚は、０．５〜５ｎｍの範囲が好適である。これは、成膜方法によって０．５ｎｍ未満では、島状成長によるピンホール発生の恐れがあり、両磁性層の相互作用により磁気抵抗が発現しない場合があり、一方、５ｎｍを超える場合には、両磁性層間の間隔が電子の平均自由行程に対し広すぎてトンネリング確率が減るため磁気抵抗が小さくなるためである。
【００８５】
磁気抵抗膜の構成要素である第１磁性層と第２磁性層の組み合わせは軟磁性材料と硬磁性材料からなり、第１磁性層が軟磁性層、第２磁性層が硬磁性層とする組み合わせのみでなく、第１磁性層が硬磁性層、第２磁性層が軟磁性層とする組み合わせを用いても良い。軟磁性材料は容易に磁化が反転するため再生層として機能する。硬磁性材料は軟磁性材料と比べ、磁化が反転しにくいためメモリ層として機能する。なお、本発明において、軟磁性材料と硬磁性材料の区別は２つの強磁性層間における保磁力の大小関係で定義されるもので、相対的に保磁力が大きいものを硬磁性材料とする。
【００８６】
また、第1磁性層、第2磁性層とは機能を示すもので、各磁性層自体は単一元素から成る単層の場合もあるが各種合金の多層構造でも良い。例えば、硬磁性材料として機能させるために第１（あるいは第２）磁性層として、厚さ５ｎｍのＣｏと厚さ３０ｎｍのＦｅＭｎの二層構造としてピン止めしたものを用いることができる。第１磁性層および第２磁性層としては、Ｎｉ、Ｆｅ、Ｃｏ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＦｅＣｏ、ＣｏＦｅＢといった強磁性材料や、ＴｂＦｅ、ＴｂＦｅＣｏ、ＧｄＦｅ等のフェリ磁性体が用いられる。これら二磁性層の組成は、その保磁力が異なるよう適宜調整される。第１磁性層、第２磁性層の膜厚は、２〜１００ｎｍの範囲に選択するのが好適である。
【００８７】
垂直磁化膜の場合には、磁化の方向は、形状的に最も反磁界が大きい膜面垂直方向を向いており、垂直磁気異方性を示す時点で既に最大の反磁界係数に打ち勝っている。そのため、素子を微細化した場合でもカーリングは発生しにくい。また、面内磁化膜のように、カーリングを防止するため平面的な形状を長方形とする必要もないため、メモリセル部の集積度を向上する上では、垂直磁化膜は面内磁化膜と比べ有利である。
【００８８】
図１３は、強磁性層として垂直磁化膜を用いたスピントンネル構造の構成例を示す図である。図１３では、第1磁性層１１、非磁性層１２、第2磁性層１３からなる磁気抵抗膜１０に重畳して非磁性層６４及び磁化固定層６２がある。基板１と磁気抵抗膜１０との間には導体線７１が、磁化固定層６２の上には導体線７２があり、それぞれ下部センス線、上部センス線として機能する。信号再生するセンス電流は導体線７１、磁気抵抗膜１０、非磁性層６４、磁化固定層６２、導体線７２間を流れる。絶縁膜を介して導体線５１があり、電流磁界を磁気抵抗膜近傍で発生するワード線として機能する。第１磁性層１１と磁化固定層６２とが位置的に近くにあれば、磁気抵抗膜と磁化固定層の積層順は逆であっても構わない。
【００８９】
図１３には、電流磁界が近似的にゼロの状態において、磁化固定層６２の働きで、第１磁性層１１の磁化方向が同じ向きに固定されている様子を矢印を用いて模式的に表している。磁化固定層６２、第１磁性層１１、第２磁性層１３の中の矢印は、それぞれの磁化方向を示している。信号再生の場合には、導体線５１に流すワード電流による磁界と、センス電流による磁界の合成磁界によって第１磁性層１１の向きが反転し、第２磁性層の磁化方向との組み合わせにより、“０”、“１”の状態が判断できる。この場合、磁化固定層６２と第１磁性層１１との間に働く磁気的結合力の大きさは、非磁性層６４の厚さを変えることによって調整する。非磁性層６４の膜厚は、２ｎｍ〜２０ｎｍの範囲に選択することが好適である。これは、磁化固定層６２の材料や膜厚にもよるが、２ｎｍ未満であると、磁化固定層６２と第１磁性層１１との磁気的結合力が大きくなり過ぎてしてしまい、第１磁性層１１にかかる磁化固定層６２の影響が大きくなりすぎて再生に必要なワード電流が増えてしまう。一方、２０ｎｍを超えると、磁化固定層６２の効果が得られにくいため、磁化固定層６２の体積を増やして磁化を大きくしたり、単位体積当たりの磁化が大きい磁性材料に変更する必要があるためである。
【００９０】
垂直磁化膜を用いた場合にも、膜厚、材料など適宜条件を選択することにより、ワード電流を正負の双方向に振らなくても、あらかじめ外部磁界を印加して設定した初期化磁化方向と反対の磁界を発生する正または負電流パルスのみで信号の再生ができる。
【００９１】
第1磁性層／非磁性層／第2磁性層からなる磁気抵抗膜はメモリセルとして機能するが、その接合面積の大きさは用いるプロセスや使用用途に応じて適宜決定される。磁気抵抗膜の面積で規格化した抵抗率は１０−5Ωcm2程度なので、メモリセルを駆動するトランジスタのオン抵抗の値（数kΩ）に対し適合する１μｍ2以下が好適である。
【００９２】
磁気抵抗膜上の導体線との間に設ける絶縁層には、ＳｉＯ２やＳｉＮ、Ａｌ２Ｏ３などの無機材料やノボラック樹脂などの有機材料が用いられる。絶縁層の膜厚は、センス線やワード線に印加する電力に対して必要な絶縁耐圧で決まるものであり、５〜１０００ｎｍの範囲に選択すると好適である。
【００９３】
情報の書き込みは、スピン散乱膜の場合、センス電流とワード電流の発生する合成磁界により行う。スピントンネル膜の場合、上下センス線のいずれか、もしくは両者に流すセンス電流を使って磁界を発生させてメモリ層の磁化方向を決定することで実現される。あるいは、絶縁層を介して設けられたワード電流による磁界を用いてもよい。ワード線を使う場合は、より確実に記録を行うことができる。
【００９４】
導体線には、ＡｌやＣｕ、Ａｕなど導電性の高い材料が用いられる。導体線の膜厚は、印加する電流や線幅で決まりものであり、１００〜１０００ｎｍの範囲に選択され、導体線は、情報の記録や再生に用いられる。
【００９５】
上記の各材料・層に対する加工作業は、フォトリソグラフィーに代表される微細加工パターニング技術で容易に行なうことができる。成膜工程は、蒸着、スパッタリング、ＭＢＥ等の公知の各種方法が適用できる。
【００９６】
【実施例】
以下に実施例を挙げて、本発明をより具体的に説明する。なお、以下の実施例は、本発明の最良の実施の形態の一例ではあるものの、本発明は、これら実施例により限定を受けるものではない。
【００９７】
（実施例１）
図１に、本実施例で用いた本発明のＭＲＡＭの構造の一例を示す。図1は、面内磁化膜のスピン依存散乱型磁気抵抗膜に対し、この磁気抵抗膜と同じ層構成の磁化固定層を設けた構成を示している。１の基板としてＳｉウエハ、１１、２１、３１の第1の強磁性層としてＮｉ８０Ｆｅ２０、１２、２２、３２の非磁性層としてＣｕ、１３、２３、３３の第２の強磁性層としてＣｏを用いる。１１、１２、１３を合わせて磁気抵抗膜１０が、２１、２２、２３を合わせて磁気固定層２０が、３１、３２、３３を合わせて磁気固定層３０が形成されている。４１のバッファ層としてＳｉＮ、５１の導体線としてＡｌを用いている。導体線５１は、磁気抵抗膜１０の直上に図示しない絶縁層ＳｉＮを介して存在しており、図1では見易くするため５１aと５１bに分割して表示している。
【００９８】
素子の加工には、フォトリソグラフィとリフトオフを併用して素子パターンを形成した。図７（ａ）〜（ｆ）は、その加工手順を示す図である。図７（ａ）と（ｂ）、図７（ｃ）と（ｄ）、図７（ｅ）と（ｆ）は、それぞれ対をなし、各工程毎に、図７（ａ）、（ｃ）、（ｅ）にその平面図、図７（ｂ）、（ｄ）、（ｆ）が前記平面図中のＸ−Ｘ’線での断面図をそれぞれ示してある。
【００９９】
まず、図７（ａ）に示す、長さＬ＋２Ｐ、幅Ｗの素子パターンに成膜をするため、同形状のレジストマスクをフォトリソグラフィで作製する。成膜マスクを設けた基板をスパッタ装置に入れ、成膜する。到達圧力５×１０−５Ｐａ以下の条件で、バッファ層４１であるＳｉＮ、第１磁性層１１、２１、３１であるＮｉ８０Ｆｅ２０、非磁性層１２、２２、３２であるＣｕ、第２磁性層１３、２３、３３であるＣｏを順次成膜する。その膜厚は、ＳｉＮは１０ｎｍ、Ｎｉ８０Ｆｅ２０は１０ｎｍ、Ｃｕは５ｎｍ、Ｃｏは１０ｎｍである。ここで、第１磁性層のＮｉ８０Ｆｅ２０は軟磁性材料であり再生層として、第２磁性層のＣｏは硬磁性材料でありメモリ層として機能する。成膜時には、基板表面方向に同じ磁気異方性を持つよう永久磁石を配置してある。永久磁石の発生する磁界強度は、測定中心で２０Ｏｅとした。成膜後、アセトンで超音波洗浄を行い、レジスト上に堆積している余分な膜をレジストと同時に除去して、リフトオフすることにより、図７（ｂ）に断面形状を示す積層構造が得られる。
【０１００】
次に、図７（ｃ）に示す平面形状の絶縁膜となるように、レジストマスクをフォトリソグラフィで作製する。マスクを設けた基板をスパッタ装置に入れ、ＳｉＮを厚さ３５０ｎｍ成膜する。成膜後、アセトンで超音波洗浄を行い、レジスト上に堆積している余分なＳｉＮ膜をレジストと同時に除去して、リフトオフすることにより、図７（ｄ）に断面形状を示す絶縁膜ＳｉＮが得られる。
【０１０１】
次に、図７（ｅ）に示す平面形状の導体線５１とプローブパットとなるように、レジストマスクをフォトリソグラフィで作製する。マスクを設けた基板をスパッタ装置に入れ、Ａｌを厚さ４００ｎｍ成膜する。成膜後、アセトンで超音波洗浄を行い、レジスト上に堆積している余分なＡｌ膜をレジストと同時に除去して、リフトオフすることにより、図７（ｆ）に断面形状を示す導体線５１とプローブパットが得られ、所望の素子が完成する。磁気抵抗膜の両端に接触するよう成膜した１００μｍ角のＡｌ膜は、磁気抵抗を測定するプローブ針を落とすパッドとして機能する。
【０１０２】
上述した作製方法を用いて、センス線の磁化容易軸方向の長さＬ、困難軸方向の長さＷ、及びその周囲に存在する磁化固定層の長さＰの組み合わせが異なるサンプルを多数作製した。
【０１０３】
上記のプロセスを経て作製したメモリ素子に対し、アクセス信号を出して素子特性を評価した。センス電流５ｍＡを流し、磁気抵抗膜の抵抗変化を電圧変動としてオシロスコープで捉えた。リード線での残留抵抗やパッド・プローブ間の接触抵抗の影響を排除するため、電圧検出には４端子測定法を用いて、電圧差はオシロスコープの差分機能を使って測定した。ワード線（導体線５１）には周期1msの矩形波電流信号を入力し、ワード線信号に応じて発生する磁界と一定なセンス電流による発生磁界との合成磁界で情報の再生、記録を行った。
【０１０４】
図８は、再生時における、ワード線信号と磁気抵抗膜の抵抗変化に相当する電圧変動の測定波形の一例である。Ｌ＝２０μｍ、Ｗ＝２０μｍ、Ｐ＝６０μｍ、Ｐ／Ｌ＝３に選択した素子に対し、センス電流５ｍＡ、ワード電流８０ｍＡの条件で読み出した“０”と“１”の信号波形を、それぞれ図８（ａ）、（ｂ）に示す。上段がセンス電圧（磁気抵抗膜の抵抗変化に相当）、下段がワード電流の時間変化を示す。ワード電流は電流プローブで読み出しており変換係数は、１００ｍＡ＝１０ｍＶである。図８中、「1→」で図示したワード電流のゼロレベルよりプラス側のワード電流のみで、記録情報“０”、“１”に合わせてセンス電圧の波形が変化しており、センス電圧の立ち上がりを微分検出することで、“０”、“１”が識別可能となる。
【０１０５】
Ｌ，Ｐの異なる複数種のサンプル（メモリ素子）に対し、プラス側の電流のみで信号再生が可能かどうかを比較し、その結果を表１に示す。以上の結果から、Ｐ／Ｌが２．５以上の素子において、プラス側のワード電流のみで信号の再生が可能であることがわかる。従って、これらＰ／Ｌが２．５以上のサンプルでは、バイポーラ電源を用いることなく信号の再生が可能である。
【０１０６】
【表１】
【０１０７】
（実施例２）
図２に、本実施例における本発明のＭＲＡＭの他の構成例を示す。図２の素子構成では、面内磁化膜によるスピン依存散乱型の磁気抵抗膜に対し、この磁気抵抗膜とは異なった層構成の磁化固定層を設けている。１は基板、１１は第1の強磁性層、１２は非磁性層、１３は第２の強磁性層である。１１、１２、１３を合わせて磁気抵抗膜１０が形成されている。４１はバッファ層、５１は導体線を示す。導体線５１は磁気抵抗膜１０の直上に絶縁層（図示しない）を介して存在し、図２では見易くするため５１aと５１bに分割して表示している。磁化固定層６２、６３が図面Ｘ方向に磁気抵抗膜１０の側壁に形成されている。このようなサンプルに対し、情報の記録再生は矢印１００の方向に磁化固定層６２、磁気抵抗膜１０、磁化固定層６３の順に流れるセンス電流と導体線５１を矢印１０１a、１０１bの方向に流れるワード電流の発生する合成磁界によって行われる。
【０１０８】
磁化固定層の材料をＣｏに変更した以外は、実施例１のメモリ素子と同じ材料、膜厚を選択し、スパッタ成膜とリフトオフ工程を組み合わせて、メモリ素子を作製した。実施例１のメモリ素子と異なり、磁化固定層の材料が磁気抵抗膜と異なる材料のため、この磁化固定層形成用のフォトリソグラフィ工程を1回増やす必要がある。
【０１０９】
Ｌ，Ｐの異なる複数種のサンプル（メモリ素子）に対し、実施例１と同様の手法でセンス電流とワード電流を印加して記録再生を行い、プラス側の電流のみで信号が再生可能かどうかの検証を行なった。表２にその結果を示す。強磁性体のＣｏを磁化固定層に用いることで、実施例１の磁気抵抗膜と同じ層構成の磁化固定層を用いる素子と比べ、Ｐ／Ｌが小さくてもプラス側のワード電流のみで信号の再生が可能であることが確認された。従って、磁化固定層の長さＰを短くでき、より高い集積度を達成できる構造であることがわかった。磁化固定層に使用する材質や膜厚を適宜調整することで所望の特性を得ることが可能である。
【０１１０】
【表２】
【０１１１】
（実施例３）
図３に本実施例における本発明のＭＲＡＭの他の構成例を示す。図３に示す素子構成は、面内磁化膜によるスピントンネル型の磁気抵抗膜を用い、この磁気抵抗膜と同じ層構成の磁化固定層を設けた素子構造の一例である。１は基板、１１、２１、３１は第1の強磁性層、１２、２２、３２は非磁性層、１３、２３、３３は第2の強磁性層である。１１、１２、１３を合わせて磁気抵抗膜１０が、２１、２２、２３を合わせて磁化固定層２０が、３１、３２、３３を合わせて磁化固定層３０が形成されている。７１、７２は導体線を示す。導体線７１は第１磁性層１１、２１、３１に、導体線７２は第２磁性膜１３に電気的に接続している。さらに、導体線７２の上に絶縁膜を介して導体線７２と同方向にワード線を設けている（不図示）。導体線７１と７２はそれぞれ、下部センス線、上部センス線として働き、センス電流は下部センス線から磁気抵抗膜１０を通過して上部センス線に流れる。情報の記録再生は、センス線とワード線に流れる電流が発生する合成磁界によって行われる。
【０１１２】
素子の加工には、フォトリソグラフィとリフトオフを使用した。磁気抵抗膜の磁化容易軸Ｘ方向の長さをＬ、幅をＷとし、磁気抵抗膜１０と磁化固定層３０（ならびに磁化固定層２０）とのＸ方向の間隔をＰ１、磁化固定層３０（ならびに磁化固定層２０）のＸ方向の長さをＰ２として、各幅Ｗについて、Ｌ，Ｐ１，Ｐ２の長さを変えたサンプルを多数作製した。
【０１１３】
各材料膜の成膜にはスパッタ装置を用いて、到達圧力５×１０−５Ｐａ以下で、導体線７１のＡｌ、第１磁性層１１、２１、３１のＮｉ８０Ｆｅ２０、非磁性層１２、２２、３２のＡｌＯｘ、第２磁性層１３、２３、３３のＣｏ、絶縁膜のＳｉＮ、導体線７２のＡｌの各膜を成膜した。膜厚はそれぞれ、導体線７１のＡｌを２５ｎｍ、第１磁性層のＮｉ８０Ｆｅ２０を２５ｎｍ、非磁性層のＡｌＯｘを１．２ｎｍ、第２磁性層のＣｏを２５ｎｍ、導体線７２のＡｌを５０ｎｍ、絶縁膜のＳｉＮを１１０ｎｍとした。ここで、第１磁性層のＮｉ８０Ｆｅ２０は軟磁性材料であり再生層として、第２磁性層のＣｏは硬磁性材料でありメモリ層として機能する。非磁性層であるＡｌＯｘの作製には、はじめＡｌをスパッタした後、装置内に酸素を導入して１０００Ｐａで１２５分放置してＡｌＯｘ酸化膜を形成した。このＡｌの酸化膜の形成後、所定の到達圧力まで真空排気をして導入された酸素を除き、次のＣｏ膜の成膜を行った。成膜時には、基板表面方向に同じ磁気異方性を持つよう永久磁石を配置してある。永久磁石の発生する磁界強度は、測定中心で２０Ｏｅとした。
【０１１４】
Ｌ，Ｐ１、Ｐ２の異なる複数種のサンプル（メモリ素子）に対し、実施例１と同様の手法でセンス電流とワード電流を印加して記録再生を行い、プラス側の電流のみで信号が再生可能かどうかの検証を行なった。表３にその結果を示す。スピントンネル型の磁気抵抗膜を用いる構成でも、磁化固定層２０、３０を設け、Ｐ２／Ｌを２．５以上とすることでプラス側の電流のみで信号が再生可能であることを確認した。
【０１１５】
【表３】
【０１１６】
（実施例４）
図４に、本実施例における本発明のＭＲＡＭの他の構成例を示す。図４に示す素子構成では、面内磁化膜によるスピントンネル型の磁気抵抗膜に対し、この磁気抵抗膜とは異なった材料からなる磁化固定層を設けている。１は基板、１１は第1の強磁性層、１２は非磁性層、１３は第2の強磁性層である。１１、１２、１３を合わせて磁気抵抗膜１０が形成されている。磁化固定層６２、６３が磁気抵抗膜の側壁Ｘ方向に形成されている。７１、７２は導体線を示す。導体線７１は第1磁性層１１に、導体線７２は第2磁性膜１３に電気的に接続している。さらに、導体線７２の上に絶縁膜を介して導体線７２と同方向にワード線を設けている（不図示）。導体線７１と７２はそれぞれ、下部センス線、上部センス線として働き、センス電流は下部センス線から磁気抵抗膜１０を通過して上部センス線に流れる。情報の記録再生はセンス線とワード線に流れる電流が発生する合成磁界によって行われる。
【０１１７】
素子の加工には、フォトリソグラフィとリフトオフを使用した。磁気抵抗膜の磁化容易軸Ｘ方向の長さをＬ、幅をＷとし、磁気抵抗膜１０と磁化固定層６３（ならびに磁化固定層６２）とのＸ方向の間隔をＰ１、磁化固定層６３（ならびに磁化固定層６２）のＸ方向の長さをＰ２として、各幅Ｗについて、Ｌ、Ｐ１、Ｐ２の長さを変えたサンプルを多数作製した。
【０１１８】
磁化固定層の材料をＣｏに変更した以外は、実施例３のメモリ素子と同じ材料、膜厚を選択し、スパッタ成膜とリフトオフ工程を組み合わせて、メモリ素子を作製した。実施例３のメモリ素子と異なり、磁化固定層の材料が磁気抵抗膜と異なる材料のため、この磁化固定層形成用のフォトリソグラフィ工程を1回増やす必要がある。
【０１１９】
Ｌ、Ｐ１、Ｐ２の異なる複数種のサンプル（メモリ素子）に対し、実施例１と同様の手法でセンス電流とワード電流を印加して記録再生を行い、プラス側の電流のみで信号が再生可能かどうかの検証を行なった。表４にその結果を示す。磁化固定層６２、６３を設け、Ｐ２／Ｌを１．５以上とすることでプラス側の電流のみで信号が再生可能であることを確認した。磁化固定層と磁気抵抗膜の間隔Ｐ１が同じ場合、実施例３の磁気抵抗膜と同じ層構成の磁化固定層を用いる素子と比べ、強磁性体のＣｏを磁化固定層に用いる本実施例では、磁化固定層の長さＰ２がより小さくてもプラス側のワード電流のみで信号の再生が可能であることが確認される。従って、隣接する磁気抵抗膜間の隔たり（Ｐ１＋Ｐ２＋Ｐ１）を短くでき、より高い集積度を達成できる構造であることがわかった。磁化固定層に用いる材質や膜厚を適宜調整することで所望の特性を得ることが可能である。
【０１２０】
【表４】
【０１２１】
（実施例５）
図１４に、本実施例における本発明のＭＲＡＭの他の構成例を示す。図１４は、垂直磁化膜を用いたスピントンネル型の磁気抵抗膜に対し、この磁気抵抗膜を形成する磁性膜とは異なる構成の磁化固定層を設けた素子構造の例を示している。１は基板、１１は第1の強磁性層、１２は非磁性層、１３は第2の強磁性層である。１１、１２、１３を合わせて磁気抵抗膜１０が形成されている。この磁気抵抗膜１０の第２の強磁性層１３上に、磁化固定層６２及び非磁性層６４が重畳されている。７１、７２は導体線を示す。導体線７１は第２磁性層１３に、導体線７２は磁化固定層６２に電気的に接続している。さらに、磁気抵抗膜１０の側面に絶縁膜を介して導体線７２と同方向にワード線として機能する導体線５１を設けている。導体線７１と７２はそれぞれ、下部センス線、上部センス線として働き、センス電流は下部センス線から磁気抵抗膜１０を通過して上部センス線に流れる。情報の記録再生は、センス線とワード線に流れる電流が発生する合成磁界によって行われる。素子の加工には、通常の半導体製造プロセスを使用した。
【０１２２】
各材料膜の成膜は、スパッタ装置を用いて、到達圧力５ｘ１０−５Ｐａ以下で、導体線７１のＡｌ、第１磁性層１１のＧｄ２１Ｆｅ７９、非磁性層１２のＡｌＯｘ、第２磁性層１３のＧｄ２１Ｆｅ７９、絶縁膜のＳｉＮ、導体線７２のＡｌ、非磁性層６４のＣｕ、磁化固定層６２のＴｂ２6Ｆｅ７4の各膜を成膜した。膜厚はそれぞれ、導体線７１のＡｌを２５nm、第１磁性層１１のＧｄ２１Ｆｅ７９を１５nm、非磁性層１２のＡｌＯｘを２．２nm、第２磁性層１３のＧｄ２１Ｆｅ７９を４０nm、導体線７２のＡｌを５０nm、絶縁膜のＳｉＮを６０nm、非磁性層６４のＣｕを５nm、磁化固定層６２のＴｂ２6Ｆｅ７4を5０nmとした。ここで、第１磁性層１１は再生層として、第２磁性層１３はメモリ層として機能する。非磁性層１２であるＡｌＯｘの作製には、はじめＡｌをスパッタした後、装置内に酸素を導入して１０００Ｐａで１２５分放置してＡｌＯｘ酸化膜を形成した。このＡｌの酸化膜の形成後、所定の到達圧力まで真空排気をして導入された酸素を除き、次のＧｄ２１Ｆｅ７９膜の成膜を行った。
【０１２３】
Ｌ、Ｗの異なる複数種のサンプル（メモリ素子）に対し、実施例１と同様の手法でセンス電流とワード電流を印加して記録再生を行い、プラス側の電流のみで信号が再生可能かどうかの検証を行なった。表５に、センス電流１mAとした際の結果を示す。磁化固定層６２を設けることで、プラス側の電流のみで信号が再生可能であることを確認した。表５に示す結果は、磁気抵抗膜の平面形状（面積）に依存して、センス電流１mAとした際の信号サイズは、面積に反比例して変化することを表している。
【０１２４】
また、本実施例においては、磁化固定層と磁気抵抗膜との間に、非磁性層としてＣｕをはさんだ構成をとっているが、この非磁性層は、磁気抵抗膜における、磁化固定層の磁界の大きさを制御するために設けられたものであり、磁化固定層の材料、膜厚を適宜選択することによって、磁化固定層の磁界の大きさを調整し、この非磁性層を省くことも可能ではある。
【０１２５】
【表５】
【０１２６】
【発明の効果】
以上述べたとおり、本発明の効果は、ＭＲＡＭの再生層の近傍に磁化固定層を設けることで、信号を再生する際の電流磁場を発生させる電流の印可方向を正負に切り替えることなく、プラス側もしくはマイナス側のパルス電流のみで再生が可能になることである。このため、信号検出は、正負いずれか一方のパルス電流を供給するだけですむので、再生専用機においては、従来の再生装置と異なり、バイポーラ電源が不要となる利点を生み、装置の小型化も図られる。結果として、低コスト化が図られ、安価なメモリ装置、それ用の不揮発性固体メモリの提供が可能となる。
【図面の簡単な説明】
【図１】本発明の磁気抵抗膜と同じ層構造の磁化固定層を設けたＭＲＡＭ（スピン散乱型）の構成例を模式的に示す斜視図である。
【図２】磁気抵抗膜のスピン散乱膜以外の磁性材料からなる磁化固定層を設けたＭＲＡＭ（スピン散乱型）の構成例を模式的に示す斜視図である。
【図３】本発明の磁気抵抗膜と同じ層構造の磁化固定層を設けたＭＲＡＭ（スピントンネル型）の構成例を模式的に示す斜視図である。
【図４】磁気抵抗膜のスピントンネル膜以外の磁性材料からなる磁化固定層を用いた本発明のＭＲＡＭ（スピントンネル型）の構成例を模式的に示す斜視図である。
【図５】ＭＲＡＭの動作原理を説明する模式図であり、（ａ）はＭＲＡＭ（スピン散乱型）の構成例、（ｂ）、（ｃ）は信号記録、（ｄ）〜（ｇ）は信号再生の動作原理を説明する図である。
【図６】ＣＩＰ構造とＣＰＰ構造におけるセンス電流の導通方法を模式的に示す斜視図である。
【図７】実施例１のＭＲＡＭ（スピン散乱型）の作製プロセスを説明する図であり、（ａ）と（ｂ）はパターン化された磁気抵抗膜の成膜工程、（ｃ）と（ｄ）は絶縁膜の成膜工程、（ｅ）と（ｆ）は導体線とプルーブ・パッド用金属膜の成膜工程を示す。
【図８】実施例1のＭＲＡＭ（スピン散乱型）における再生時信号波形の一例を示す図であり、（ａ）は“０”状態、（ｂ）は“１”状態における信号波形を示す。
【図９】実施例１のＭＲＡＭ（スピン散乱型）における、電流磁場Ｈ≒０における磁化状態を模式的に示す図であり、（ａ）は“０”状態、（ｂ）は“１”状態を示す。
【図１０】実施例４のＭＲＡＭをアレイ化した構成を模式的に示す斜視図である。
【図１１】従来のＭＲＡＭにおける磁界−ＭＲ比マイナーループを模式的に示す図である。
【図１２】本発明のＭＲＡＭにおける磁界−ＭＲ比マイナーループの模式的に示す図である。
【図１３】本発明の垂直磁化膜によるスピントンネル構造のＭＲＡＭの構成を模式的に示す断面図である。
【図１４】本発明の垂直磁化膜によるスピントンネル構造のＭＲＡＭの一例である、実施例５のＭＲＡＭの構成を模式的に示す斜視図である。
【符号の説明】
１ 基板
１０ 磁気抵抗膜
１１ 第１磁性層
１２ 非磁性層
１３ 第２磁性層
２０ 磁化固定層
２１ 第１磁性層
２２ 非磁性層
２３ 第２磁性層
３０ 磁化固定層
３１ 第１磁性層
３２ 非磁性層
３３ 第２磁性層
４１ バッファ層
５１ 導体線
６２ 磁化固定層
６３ 磁化固定層
６４ 非磁性層
７１ 導体線
７２ 導体線
１００ 磁化の向き
１０１a 電流の向き
１０１b 電流の向き
１０２a 発生する磁界の向き
１０２b 発生する磁界の向き
１０２ 磁気抵抗膜
１０３ 磁気抵抗膜
２０２ 磁気抵抗膜
２０３ 磁気抵抗膜
３０２ 磁気抵抗膜
３０３ 磁気抵抗膜
６２３ 磁化固定層
７０１ 導体線
７０２ 導体線
【発明の属する技術分野】
本発明は、磁気抵抗効果を利用したメモリに関する。さらに詳しくは、その再生時の消費電力が小さく、また、メモリ特性が向上し、周辺回路の高速化とともに好適なコンピュータペリフェラル向けの安価なメモリとして利用可能な磁気抵抗効果メモリとその再生方法、再生装置に関する。
【０００２】
【従来の技術】
コンピュータや電子機器に利用されるメモリ素子においては、激しい技術開発競争が繰り広げられている。日進月歩のスピードで技術が進展し、様々な新しいメモリデバイスが提案されている。近年、非磁性層を強磁性層の間にはさみ込んだ磁気抵抗膜で巨大磁気抵抗効果（Giant Magneto Registance）が発見され、この現象を利用した磁気センサー、メモリ素子が注目を集めつつある。以下において磁気抵抗膜を利用したメモリ素子の総称をＭＲＡＭとする。
【０００３】
ＭＲＡＭでは、二つの強磁性層とその間に挟んだ薄い非磁性層の三層構造が情報を記録する基本構造単位となる。非磁性層をはさみ込んだ、二つの強磁性層の間で、その磁化方向がそろっている場合と反平行な場合とでは、抵抗値が異なる現象を利用して、“０”、“１”の状態を記録する。
【０００４】
記録されている情報を読み出す際には、書き込みの際より弱い交流磁場を印加して、一方の強磁性層だけ、その磁化方向の向きを変化させ、その際に抵抗値変化を測定して、“０”、“１”の状態を読み出す。 ＭＲＡＭは、情報が磁気的に記録されるため、放射線耐性に優れ、原理的に不揮発であり高速で書き込み回数の制限がない利点がある。既存の半導体技術を流用することで高密度記録が容易に行えるので、将来的にはＤＲＡＭの置き換えが期待される。例えば、特開平０６−２４３６７３号公報には、メモリ素子として利用に関する提案がなされている。
【０００５】
ＭＲＡＭの動作原理を以下に示す。図５（ａ）は、ＭＲＡＭの構成を示す図である。基板上に、第１磁性層１１、非磁性層１２、第２磁性層１３、絶縁層８０、書き込み線（ワード線）５１の順に積層する構成を有している。強磁性層と非磁性層の組み合わせからなる磁気抵抗膜部は多層構造でも良い。
【０００６】
第１磁性層１１と第２磁性層１２、この二つの強磁性層は軟磁性材料と硬磁性材料の組み合わせからなっており、軟磁性材料が情報を読み出す再生層となり、硬磁性材料が情報を蓄積するメモリ層となる。図５（ａ）では、第１磁性層１１が軟磁性材料を用いた再生層、第２磁性層１３が硬磁性材料を用いたメモリ層となっている。基板と第１磁性層１１の間にＳｉＮやＴａ等のバッファー層を設けてもよい。
【０００７】
ＭＲＡＭの記録動作は、書き込み線で発生する磁界でメモリ層となる第２磁性層１３の磁化の方向を変えることで行われる。
【０００８】
図５（ｂ）は、“０”を書き込む場合を示している。書き込み線に対し、紙面に垂直方向に裏面から正面に向かって記録電流を流すと、矢印の方向に磁界が発生する。記録する場合は発生する磁界を大きくすることで、再生層である第１磁性層１１だけでなく、メモリ層である第２磁性層１３の磁化方向も紙面上で右向きに書き込まれる。この状態が“０”である。
【０００９】
図５（ｃ）は、“1”を書き込む場合を示している。書き込み線に対し、紙面に垂直方向に正面から裏面に向かって記録電流を流すと、矢印の方向に磁界が発生する。記録する場合は発生する磁界を大きくすることで、再生層である第１磁性層１１だけでなく、メモリ層である第２磁性層１３の磁化方向も紙面上で左向きに書き込まれる。この状態が“１”である。
【００１０】
一方、再生時には、書き込み線に記録時よりも弱い再生電流パルスを両方向に順番に流すことで再生層の磁化を反転させ、その時の抵抗変化を読み取ることで実現する。
【００１１】
図５（ｄ）〜（ｇ）は、再生動作を示す一連の図である。図５（ｂ）に示すように“０”が記録されている状態において、書き込み線に対し、図５（ｄ）には、初め紙面に垂直方向に正面から裏面に向かって再生電流を流し、図５（ｅ）には、次に逆向きの電流を流した場合における磁性層の磁化方向の変化がそれぞれ示されている。
【００１２】
図５（ｄ）に示すように、初め、書き込み線に対し紙面に垂直方向に正面から裏面に向かって再生電流を流した時には、矢印の向きに小さな磁界が発生する。この磁界強度では再生層である第１磁性層１１は磁化が反転するが、メモリ層である第２磁性層１３の磁化は“０”の方向を保ったままである。図５（ｅ）に示すように、次に、書き込み線に対し紙面に垂直方向に裏面から正面に向かって再生電流を流した時には、矢印の向きに小さな磁界が発生する。この磁界強度では再生層である第１磁性層１１は磁化が再反転するが、メモリ層である第１磁性層１３の磁化は“０”の方向を保ったままである。
【００１３】
二つの磁性層の磁化方向に注目すると、初めの紙面に垂直方向に正面から裏面に向かって再生電流を流した時には、第１磁性層１１と第２磁性層１３の磁化方向は反平行状態である。
【００１４】
次に書き込み線に対し紙面に垂直方向に裏面から正面に向かって再生電流を流した時には、第１磁性層１１と第２磁性層１３の磁化方向は平行状態である。従って、二方向に電流パルスを流す間に書き込み線の抵抗変化は反平行状態の高抵抗から平行状態の低抵抗へと変化する。このような高抵抗から低抵抗に抵抗値が変化する状態が“０”であると読み取れる。
【００１５】
一方、図５（ｃ）に示すように“１”が記録されている状態において、書き込み線に対し、図５（ｆ）には、初め紙面に垂直方向に正面から裏面に向かって再生電流を流し、図５（ｇ）には、次に逆向きの電流を流した場合における強磁性層の磁化方向の変化がそれぞれ示されている。
【００１６】
図５（ｆ）に示すように、初め、書き込み線に対し紙面に垂直方向に正面から裏面に向かって再生電流を流した時には、矢印の向きに小さな磁界が発生する。この磁界では、再生層である第１磁性層１１は磁化方向が変化しないし、メモリ層である第２磁性層１３の磁化も“１”の方向を保ったままである。図５（ｇ）に示すように、次に、書き込み線に対し紙面に垂直方向に裏面から正面に向かって再生電流を流した時には、矢印の向きに小さな磁界が発生する。この磁界強度では、再生層である第１磁性層１１は磁化が反転するが、メモリ層である第２磁性層の磁化を変化させるには不十分であり“１”の方向を保ったままである。
【００１７】
二つの磁性層の磁化方向に注目すると、書き込み線に対し、初め紙面に垂直方向に正面から裏面に向かって再生電流を流した時には第１磁性層１１と第２磁性層１３の磁化方向は平行状態である。次に、紙面に垂直方向に裏面から正面に向かって再生電流を流した時には、第１磁性層１１と第２磁性層１３の磁化方向は反平行状態である。従って、二方向に電流パルスを流す間に書き込み線の抵抗変化は平行状態の低抵抗から反平行状態の高抵抗へと変化する。このような低抵抗から高抵抗に抵抗値が変化する状態が“１”であると読み取れる。
【００１８】
以上述べたように、弱い電流パルスを書き込み線に流したときの抵抗変化を読み取ることで記録されている情報が“０”か“１”かを識別することができる。この記録再生方法は、不揮発、非破壊で高速駆動が可能であることから理想的なメモリ特性が期待できる。前記再生時における磁気抵抗変化を電気的に検出する方法は各種提案されているが、大別すると抵抗値そのもので大小の比較をする絶対検出と、電流を二方向に振った際の抵抗変化が増加方向か減少方向かを判断する差動検出とに分けられる。
【００１９】
上記の動作説明では書き込み線を使ったメモリの記録・再生方法について説明を行ったが、書き込み線はＭＲＡＭの構成要素としては必須ではない。構造によっては、強磁性層の磁化を反転させる磁界の発生には隣接する他の配線を流用することもできる。
【００２０】
ＭＲＡＭの構成を用いる材料と磁気抵抗のメカニズムの観点から分類すると、中間層に金属非磁性層を用いたスピン散乱型、一方の強磁性層の磁化方向を反強磁性層で固定したスピンバルブ型、絶縁体非磁性層を用いたスピントンネル型、その他に、非磁性層中に磁性材料の微粒子を分散したグラニュラー型、ペロブスカイト酸化膜を用いたＣＭＲ（Colossal Magnetoresistance）型などがある。
【００２１】
スピン散乱型では非磁性層をＣｕ等の金属層として、二つの磁性層間のスピン依存散乱によりＧＭＲが発現する。すなわち、磁性層の磁化の向きが平行な場合には、磁化と反対方向のスピンを持つ電子は散乱されるが、磁化と同じ向きのスピンを持つ電子は散乱されず、全体として抵抗が低くなる。逆に、磁性層の磁化の向きが反平行な場合には、磁化と同方向なスピンを持つ電子、反対方向のスピンを持つ電子のいずれも散乱されるため全体として抵抗が高くなる。そのＭＲ比は、室温で５〜１０％程度が得られ、電流と磁化の方向で決まる異方性磁気抵抗効果よりは大きいが、スピントンネル型よりは小さい。
【００２２】
スピンバルブ型は、原理的にはスピン散乱と同じだが、一方の強磁性層に反強磁性層を組み合わせることで磁化方向をピン止めしている点が異なる。もう一方の磁性層の磁化方向は自由に回転できる。磁化曲線を取ると磁化方向により非対称な形状となり、ゼロ磁界付近で低抵抗から高抵抗へと線形に変化するため微小磁気をセンシングする磁気センサーに適した構造となっている。現在では、ハードディスクの読み取りセンサーとして実用化されている。
【００２３】
スピントンネル型では非磁性層を絶縁体として、絶縁体を電子がトンネリングして２つの磁性層間を移動し、スピン電子の状態密度の差に依存する形で磁気抵抗効果が発現する。すなわち、磁性層の磁化の向きが平行な場合には、アップスピンを持つ電子はもう一方の強磁性層の空いたアップスピンの状態に、ダウンスピンを持つ電子はもう一方の強磁性層の空いたダウンスピンの状態にトンネルできるため、スピン電子の状態密度の差が小さくなり抵抗が低くなる。逆に、磁性層の磁化の向きが反平行な場合には、アップスピンを持つ電子、ダウンスピンを持つ電子のいずれもトンネルできないためスピン電子の状態密度の差が大きくなり抵抗が高くなる。そのＭＲ比は、室温で１０％〜３０％程度が得られ、スピン散乱型より大きい。ただし、絶縁体をはさんだ構造のため、素子抵抗自体はスピン散乱型より大きい。このスピントンネル現象を利用しながら、反強磁性膜を使いスピンバルブ型とした磁気抵抗膜の研究が、次世代のハードディスク読み取りセンサー用として盛んに研究されている。
【００２４】
グラニュラー型には、非磁性層として金属を用いたスピン散乱タイプと、絶縁体を用いたスピントンネルタイプの二種が存在する。先述したスピン散乱型やスピントンネル型では、各層ごとに役割分担を明確化しているのに対し、グラニュラー型では、マトリクス中に分散した個々の微細磁性粒子のスピンに依存する形でＧＭＲを発現する点が大きな相違である。Ｃｏ／ＡｌＯｘ系のスピントンネルタイプにおいて、８％程度のＭＲ比が室温で得られている。
【００２５】
ＣＭＲ型では、ペロブスカイト構造のＭｎ酸化物をスピン分極率のより高いペロブスカイトＭｎ酸化物で挟み込んだトンネル接合とするタイプや、ペロブスカイト中の層状構造をトンネル接合として利用するタイプなどが存在する。ＣＭＲ型のスピン分極率は非常に高いため、極低温では４００％ものＭＲ比が得られる。
【００２６】
ＭＲＡＭに使われる磁性材料を磁化方向で分類すると、膜面に平行な磁化成分を持つ面内磁化膜型と、膜面に垂直な磁化成分を持つ垂直磁化膜型とに分けられる。ＮｉＦｅ，Ｃｏ等の強磁性体は、磁化方向が膜面に平行な面内磁化膜型であるが、この面内磁化膜では磁性体の微細化が進むと磁極同士が近づいて反磁界が大きくなるため、磁化のカーリング現象が起きるという問題がある。カーリングが発生すると、磁化の方向を判別することが困難になる。そのため、面内磁化膜を用いたＭＲＡＭでは形状異方性をつけるため、メモリセルとなる強磁性層を平面的に見て長軸を持つ形状（長方形など）とする必要がある。長方形の長軸と短軸の比は、少なくとも２倍以上必要だと予想される。従って、カーリング現象防止のために、メモリセルのサイズが制約を受け、集積度向上の阻害要因となる。
【００２７】
一方、強磁性層としてＴｂＦｅ，ＴｂＦｅＣｏ，ＧｄＦｅ等の希土類−遷移金属からなるフェリ磁性体を用いる場合、これら磁性体の垂直磁気異方性が高いため、膜厚と組成によっては、磁化を膜面に対し垂直方向に持つ垂直磁化膜となる。垂直磁化膜の場合には、磁化の方向は、形状的に最も反磁界が大きい膜面垂直方向を向いており、垂直磁気異方性を示す時点で既に最大の反磁界係数に打ち勝っていることになる。つまり、面内磁化膜のようにメモリセルを長方形とする必要がなく、メモリセルの平面形状を正方形とすることができる。さらに、素子を微細化すると、磁化容易軸である膜厚方向と比べ、平面的な面積が小さくなるので、形状異方性の観点では、磁化のカーリングがより起きにくい方向になる。そのため、垂直磁化膜型は、メモリセル部の集積度を向上する上では、面内磁化膜型と比べ有利である。
【００２８】
ＭＲＡＭに対する電流の流し方、あるいは電極の配置の仕方により、電流の方向が膜面に対し、平行なＣＩＰ（Current In Plane）と、垂直なＣＰＰ(Current Perpendicular to the Plane)とに大別される。図６に、それぞれの電極構造を示す。
【００２９】
図６（ａ）に示すように、ＣＩＰは、第1磁性層／非磁性層／第2磁性層からなるメモリセルの両側面にセンス層がついた構造であり、センス電流は膜面に平行に流れる。図６（ａ）中、センス層の一方は点線で図示している。ＣＩＰでは、スピン散乱型の磁気抵抗膜を用いる。その場合、１セルの抵抗はシート抵抗で１０Ω程度、センス線のシート抵抗は０．０５Ωとなる。また、磁気抵抗変化率は５〜１０％程度とスピントンネル型と比較して小さい。ＣＩＰ構造で多数のセルをセンス線に直列接続して、その両端で信号検出する場合、繋がっている多数セルの抵抗値を合算した合成抵抗に対して、１つのセル分の抵抗変化を信号とするため、高いＳＮを達成するのは容易ではない。
【００３０】
図６（ｂ）に示すように、ＣＰＰは、第１磁性層／非磁性層／第２磁性層からなるメモリセルの上下にセンス線がついた構造である。センス電流は、上下のセンス線間を、膜面に垂直方向に流れる。図６（ｂ）中、上部センス層は点線で示している。ＣＰＰでは、スピントンネル型の磁気抵抗膜を用いるのが良く、その場合、１セルの抵抗は数ｋΩから数十ｋΩ程度の範囲であり、センス線に比べて抵抗値が大きい。また、磁気抵抗変化率も１０〜３０％程度となり、スピン散乱型と比較して大きい。すなわち、磁気抵抗膜をセンス線に接続しても十分大きな抵抗変化が得られ、よって高いＳＮが得られる。
【００３１】
このＣＰＰ構造ではセンス線の交差点にセルを配置するため、セルを多数配置する場合、各々のセルは並列に接続される。この構成では、特定のセルの抵抗を検出する場合、そのセルに交差するセンス線に電流を流すことにより、他のセルの影響をあまり受けずに検出を行うことができるため、ＣＩＰ構造と比べＳＮは高くなる。従って、ＣＩＰ構造と比べ、ＣＰＰ構造の方が1列のセンス線に接続可能なセル数が多く大規模なマトリクスを容易に形成することができる。つまりメモリ素子として多数のメモリセルを並べて駆動することを考えた場合には、ＣＩＰ構造よりＣＰＰ構造の方が有利である。
【００３２】
【発明が解決しようとする課題】
ＭＲＡＭにおいて差動検出を利用する際には、正負の電流を交互に流した時の抵抗変化を微分検出することで”０”か”１”を識別する。正負の電流を発生するためにはバイポーラ電源が必要となる。高速のバイポーラ機能を実現する上では、電流の向きを反転させるために幾つかのスイッチを高速に正確なタイミングで切り替えることが重要である。タイミングにずれが生じると電流波形にリンギングやオーバーシュートが起きる。これらは誤動作の原因となるため極力抑制しなければならない。リンギングやオーバーシュートを抑制するためには遅延要素となる配線容量や負荷抵抗等を考慮した電源回路の最適化が不可欠で、スイッチング機能実現のためのトランジスタ増設と併せ電源回路の占めるスペースが増大しメモリとしての集積度を向上する上で問題となる。集積度を向上させる弊害となるためメモリのビット当たり単価を高くする要因ともなる。
【００３３】
最近、固体メモリの利用分野としてテープ媒体を利用したウオークマンタイプのヘッドホンステレオに代わりＭＰ３プレーヤーが注目されている。ＭＰ３プレーヤーに応用すると耐震性、耐久性、小型化等の観点で固体メモリの利点がフルに発揮される。加えて、機械的な駆動部分を必要とせず、低消費電力の利点も生かせる。また、ＣＤ、ＭＤなどで供給されている再生専用のソースに代えて、固体メモリを用いた再生専用のソースの供給がなされると想定される。
【００３４】
ＭＲＡＭも、こうした再生専用ニーズに利用する場合が相当数あると考えられるが、その普及を図る際、上述するような再生に用いる専用バイポーラ電源のスペース・コストは無視できないものとなる。
【００３５】
ＭＲＡＭの信号再生が、正負いずれか一方の電流パルスを流すことで実現できれば上記の問題は解決する。再生を行う際に導体線に加える電源回路にバイポーラ機能が不要になれば回路構成を単純化でき、加えて製造コストも下がる。また、集積度向上の制約がなくなり、ビット当たり単価の低減を容易に進めることが可能となる。このような要望はあるものの正負いずれか一方の電流を使っての信号再生は実現されていなかった。
【００３６】
本発明は前記の課題を解決するもので、本発明の目的は、正負の電流パルスを印加することなく再生可能なＭＲＡＭの提供、ならびに、正または負の電流パルスのみを用いて、このＭＲＡＭの情報を再生する方法とそれに用いる再生装置を提供することにある。それにより、ＭＲＡＭ特性を向上し、周辺回路の高速化と共により好適なコンピュータペリフェラル向けの安価なメモリを実現することを目的とする。
【００３７】
【課題を解決するための手段】
本発明者らは、上記課題に解決すべく鋭意研究をした結果、正負の電流パルスを印加することなく再生可能なＭＲＡＭを作製し、それにより、ＭＲＡＭ特性を向上し、周辺回路の高速化と共により好適なコンピュータペリフェラル向けの安価なメモリを実現可能とした。すなわち、本発明は、下記する（１）〜（１２）の各項に記載する構成を有する磁気抵抗効果メモリ、また、（１３）〜（１５）の各項に記載する、かかる磁気抵抗効果メモリに記録される情報の再生方法、ならびに（１６）項に示す再生装置である。
【００３８】
（１） 基板上に形成される第１磁性層／非磁性層／第２磁性層からなる磁気抵抗膜と、前記第１磁性層もしくは第２磁性層の磁化方向を磁気的結合力によって一方向に配向させる磁化固定層とを有することを特徴とする磁気抵抗効果メモリ。
【００３９】
（２） 前記磁気的結合力が交換結合力であることを特徴とする項（１）に記載の磁気抵抗効果メモリ。
【００４０】
（３） 前記磁気的結合力が静磁結合力であることを特徴とする項（１）に記載の磁気抵抗効果メモリ。
【００４１】
（４） 前記磁気抵抗膜に対し前記基板と反対側に導体線が配置されていることを特徴とする項（１）に記載の磁気抵抗効果メモリ。
【００４２】
（５） 前記非磁性層が導体からなることを特徴とする項（１）に記載の磁気抵抗効果メモリ。
【００４３】
（６） 前記非磁性層が絶縁体からなることを特徴とする項（１）に記載の磁気抵抗効果メモリ。
【００４４】
（７） 前記磁化固定層が、前記磁気抵抗膜と同じ層構成を有することを特徴とする項（１）−（６）のいずれか１項に記載の磁気抵抗効果メモリ。
【００４５】
（８） 前記磁化固定層が、前記磁気抵抗膜とは異なる層構成を有することを特徴とする項（1）−（６）のいずれか１項に記載の磁気抵抗効果メモリ。
【００４６】
（９） 前記磁気抵抗膜の磁化方向が、概ね膜面に対し面内方向であることを特徴とする項（1）−（８）のいずれか１項に記載の磁気抵抗効果メモリ。
【００４７】
（１０） 前記磁気抵抗膜の磁化容易軸方向の長さＬと磁化固定層の長さＰとが、Ｐ／Ｌ＞２．５の範囲に選択されていることを特徴とする項（７）に記載の磁気抵抗効果メモリ。
【００４８】
（１１） 前記磁気抵抗膜の磁化方向が、概ね膜面に対し垂直方向であることを特徴とする項（１）−（６）または（８）のいずれか１項に記載の磁気抵抗効果メモリ。
【００４９】
（１２） 前記磁気抵抗膜と前記磁化固定層との間に導電性を有する非磁性層を設けたことを特徴とする項（１１）に記載の磁気抵抗効果メモリ。
【００５０】
（１３） 項（１）に記載の磁気抵抗効果メモリに記録される情報を再生する際、前記磁気抵抗膜に対して一方向の電流磁界を印加し、磁気抵抗変化を検出することにより記録される情報の検知を行なうことを特徴とする再生方法。
【００５１】
（１４） 磁性層／非磁性層／磁性層からなる磁気抵抗膜と、前記磁気抵抗膜近傍に配置される導体線と、前記磁気抵抗膜の一つの磁性層の磁化方向を一方向に配向させる磁化固定層とを有する磁気抵抗効果メモリにおいて、前記磁気抵抗膜の二つの磁性層を再生層ならびに情報を記録するメモリ層として用いて、前記導体線に電流を流し、前記メモリ層に記録されている情報の再生を行なう方法において、
前記導体線に正負いずれか一方向のみの電流を流し、前記磁気抵抗膜の領域に前記一方向の電流による一方向の電流磁場を発生させ、
前記再生層の磁化を前記一方向の電流により発生した磁場の方向に配向させ、
前記磁場が印加された状態における前記磁気抵抗膜の抵抗値と
前記磁場が印加されていない状態における前記磁気抵抗膜の抵抗値との差異である磁気抵抗変化を検出して、
記録された情報の再生を行なうことを特徴とする再生方法。
【００５２】
（１５） 前記磁場が印加されていない状態において、前記再生層の磁化が前記磁気抵抗膜の近傍に設けられた前記磁化固定層の磁化方向に配向されることを特徴とする項（１２）に記載の再生方法。
【００５３】
（１６） 項（１３）、（１４）または（１５）のいずれか１項に記載する再生方法に従い、磁気抵抗効果メモリに記録される情報の再生を行なうために用いる一方向の電流を供給する手段と磁気抵抗変化を検出する手段とを具えることを特徴とする再生装置。
【００５４】
【発明の実施の形態】
本発明のＭＲＡＭにおいては、従来は、記録情報の再生時にワード線に流す電流をパルス的に電流の印加方向を正負に切り替える手段を用いているが、それに代えて、再生層の磁化反転に、磁化固定層と、磁気抵抗膜近傍に配置される導体線にプラス側もしくはマイナス側のパルス電流のみを印加する手段とを組み合わせている。
【００５５】
以下図面を用いて、この本発明のＭＲＡＭについて、その構成ならびに記録情報の再生方法についてより詳しく説明する。
【００５６】
まず磁化固定層とは、磁気抵抗膜の近傍に配置されるものであり、予め磁界をかけ一方向に配向させた磁性層である。この磁化固定層の機能は、外部磁界を取り去っても所望の保磁力で磁化を有する状況を作り出すことである。磁化固定層の材質や膜厚は、磁気抵抗膜の性質によって適宜選択されるものであり、上述の機能を果たすならば、以下の実施例の構成に限られるものではない。
【００５７】
磁化固定層は、メモリセルとなる磁気抵抗膜1組に対し空間的近傍に配置するものである。機能は、磁気抵抗膜を構成する磁性膜の磁化容易軸方向に磁界を印加するものであり、あらかじめ外部から磁界をかけて設定した初期化磁界を保持し、信号を再生する電流発生磁場が近似的にゼロの時、再生層となる第1磁性層の磁化方向を一定に保つものである。このため、再生電流発生磁場が近似的にゼロの時点で、第１磁性層と第２磁性層の磁化方向の関係が平行か反平行かを識別できることになる。つまり、正負いずれか一方の電流を印加することで信号を検出できる。一本の導体線に流す電流の二方向のうち、どちらを正（プラス）とするか、負（マイナス）とするかは任意に決定できる。
【００５８】
この磁化固定層の作製には種々の方法がある。メモリセルを作製する際に、成膜した磁気抵抗膜の一部を磁化固定層として流用することができる。また、メモリセルの磁気抵抗膜とは別に異なる磁性材料を成膜して、メモリセルに隣接する位置に磁化固定層を設けても良い。この磁化固定層の機能を有する手段としては、例えば特開平１０−３１２５１４号公報などにおいて開示されているハードディスク記憶装置用の磁気ヘッドにおけるバイアス磁界印加手段を用いてもよい。
【００５９】
磁化固定層に面内磁化膜のスピン散乱膜を用いる場合を例にとり、本発明の作用を説明する。図１に、メモリセルの構成の一例を示す。１は基板、１１、２１、３１は第1の強磁性層、１２、２２、３２は非磁性層、１３、２３、３３は第２の強磁性層である。１１、１２、１３を合わせて磁気抵抗膜１０が、２１、２２、２３を合わせて磁化固定層２０が、３１、３２、３３を合わせて磁化固定層３０が形成されている。４１はバッファ層、５１は導体線を示す。導体線５１は磁気抵抗膜１０の直上に絶縁層（図示しない）を介して存在し、図1では見易くするため５１aと５１bに分割して表示している。
【００６０】
情報の記録・再生時には矢印１００の方向に磁化固定層２０、磁気抵抗膜１０、磁化固定層３０の順にセンス電流が流され、導体線５１には矢印１０１ａ、１０１ｂの方向にワード電流が流される。磁化固定層２０の第１の強磁性層２１と、磁化固定層３０の第１の強磁性層３１は、ともに面内一定方向に磁化されており、その磁化の向きに従って、磁気抵抗膜１０の第１の強磁性層１１は、その磁化が配向する。情報の記録・再生は、センス電流ならびにワード電流の発生する合成磁界によって、磁気抵抗膜１０の第１強磁性層１１の磁化方向を変化させることで行われる。
【００６１】
図１に示す面内磁化膜を用いた磁気抵抗膜１０の、メモリセルとなるセンス線方向の長さをＬ，幅をＷ、磁化固定層の長さをＰとする。Ｐは、多数のメモリセルが並ぶ場合、次のメモリセルとの間隔に相当する。
【００６２】
ここで、Ｐ／Ｌ＞２．５の範囲に選択するとワード電流を正負の双方向に振らなくても、あらかじめ外部磁界を印加して設定した初期化磁化方向と反対の磁界を発生する正または負電流パルスのみで信号の再生ができる。すなわち、磁気抵抗膜１０の第1磁性層１１は初期化磁化方向を向いた磁化固定層２０及び３０に取り囲まれているため、この両者の磁化方向と同じ方向に従う傾向が強い。例えば、前記の初期化磁化方向が“１”の信号を書き込んだ第２の強磁性層（メモリ層）に対し反平行である時、ワード電流がゼロとなり、磁気抵抗膜１０の第１磁性層１１（再生層）に印加される電流磁場がほぼゼロになると、反平行な状態で安定することになる。
【００６３】
従って、初期化磁化方向と反対の磁界を発生する電流パルスの有無で“０”の場合は高抵抗から低抵抗へ、“１”の場合は低抵抗から高抵抗へ変化する。この変化を微分検出すれば高速に“０”と“１”の識別が可能である。
【００６４】
図１のように、面内磁化膜型のスピン散乱膜を磁化固定層とする場合、Ｐ／Ｌは２．５より大きいことが必要だが、過大になると信号を記録する際に大きな電流が必要となったり、信号再生マージンが小さくなるという問題が起きる。また、集積度の観点からも小さい方が望ましい。従って、Ｐ／Ｌは５０以下とし、より望ましくは、２．５〜１０の範囲に選択すると良い。
【００６５】
ＬとＰは、本発明の正負いずれか一方のパルス電流のみを用いる再生方法において、その再生に要する電流量に密接に関係するが、Ｗは大きくは関わらない。ただし、Ｗが小さくなると磁化方向はＬに平行な成分に限定されるようになるため、再生時における磁化反転のエネルギーが増え、信号再生に必要なワード電流が増える傾向にある。
【００６６】
この現象に関して図1を用いてさらに詳述する。メモリアレイ全体に対しあらかじめ外部磁界を印加して設定した初期化磁化方向を−Ｘ方向とする。従って、何も電流を流さない場合の磁気抵抗膜１０、磁化固定層２０、３０の磁化方向は−Ｘ方向である。実際にはセンス電流とワード電流による合成磁界でＸＹ平面上に磁化方向が決まるが、説明を簡略化するためセンス電流が発生する磁界の影響は考えないことにすると、メモリセルの磁化方向は導体線５１を流れるワード電流の発生磁界方向１０２ａ，１０２ｂと磁界の大きさによって±Ｘ方向に決められる。
【００６７】
まず、初めに、従来の再生方法である正負の電流を流す場合を考える。矢印１０１aの方向にワード電流を流すと発生する磁界は矢印１０２ａの方向になる。第1磁性層１１の保磁力より強い磁界を発生すると第1磁性層１１の磁化が矢印１０２ａの方向を向く。第1磁性層１１は導体線５１の下に位置するため、その磁化方向は＋Ｘ方向である。次に矢印１０１ｂの方向にワード電流を流すと矢印１０２ｂの方向に磁界が反転し、第1磁性層１１の磁化方向は−Ｘ方向になる。第２磁性層１３の磁化方向は初期化磁化方向とした−Ｘ方向のままであるから、ワード電流の変化に応じて第1磁性層と第２磁性層の磁化方向の関係は反平行から平行へと変化する。従って、＋Ｘ方向、次に−Ｘ方向の磁界を発生するワード電流に合わせて観察される抵抗変化は高抵抗から低抵抗への変化となる。これが“０”の状態である。
【００６８】
“１”の場合は、“０”と同様に矢印１０１ａ，１０１ｂの順にワード電流を流すと、発生する磁界は矢印１０２ａ，１０２ｂの順に変化し、第1磁性層１１の磁化方向は＋Ｘから−Ｘ方向へと変化する。第２磁性層１３の磁化方向は“１”では＋Ｘ方向であるから、ワード電流の変化に応じて磁性層と第２磁性層の磁化方向の関係は平行から反平行へと変化する。従って、観察される抵抗変化は＋Ｘ方向、次に−Ｘ方向の磁界を発生する電流に合わせ低抵抗から高抵抗への変化となる。これが”１”の状態である。
【００６９】
次に、本発明の再生方法、すなわち、正負いずれか一方のパルス電流による再生について説明する。ワード電流を正負に振らなくても、初期化磁化方向と反対の磁界を発生する電流パルスで信号が検出できることから、＋Ｘ方向の磁界を発生させるワード電流を流せばよい。それは図1において磁界の向きでいえば矢印１０２aであり、ワード電流では矢印１０１aの方向である。
【００７０】
“０”の場合、第２磁性層１３の磁化方向は−Ｘ方向である。矢印１０１a方向にワード電流を流すと＋Ｘ方向に第1磁性層１１の磁化が向く。一方、ワード電流１０１aを流さない場合は第1磁性層１１の磁化方向は周囲を取り囲む磁化固定層２０、３０の磁化方向が−Ｘ方向であるため、両隣の磁化固定層２１、３１と同じ−Ｘ方向である。従って、“０”の時は、ワード電流の有無で高抵抗から低抵抗になる。これは、“０”を表す。
【００７１】
“１”の場合、第２磁性層１３の磁化方向は＋Ｘ方向である。矢印１０１a方向にワード電流を流すと＋Ｘ方向に第1磁性層１１の磁化が向く。一方、ワード電流１０１aを流さない場合は第1磁性層１１の磁化方向は両隣の磁化固定層２１、３１と同じ−Ｘ方向である。これは、周囲を取り囲む磁化固定層２０、３０の磁気的結合が＋Ｘ方向を向いた第２磁性層１３より強いためである。従って、“１”の時は、ワード電流の有無で低抵抗から高抵抗になる。これは、“１”を表す。
【００７２】
つまり、通常の再生方法では正負の二つの電流パルスを印加して、第１磁性層１１の磁化方向を反転させているが、本発明の再生方法では正又は負の電流パルスで一時的に反転されている第１磁性層１１の磁化方向を、上記の磁化固定層の作用で元に復元することで、“０”と“１”の信号を読み取れることになる。
【００７３】
本発明のＭＲＡＭにおける再生方法と磁化固定層を設けない従来のＭＲＡＭにおける再生方法との差異を磁界−ＭＲ比のマイナーループ図を使ってさらに詳細に説明する。図１１は、磁化固定層を設けない場合のマイナーループで、従来の再生方法に相当する。図１１（ａ）は“０”、図１１（ｂ）は“１”を第２磁性層１３に記録した状態に相当する。ここで、再生時に加わる磁界強度幅±Ｈは第１磁性層１１の保磁力より大きいが、第２磁性層１３の保磁力より小さなレベルである。なお、図中両端には、前記の磁界強度±Ｈ最大値における各磁性層の磁化状態を矢印で模式的に示す図を付記してある。また、メモリの各層を記号により示してある。マイナーループには同じく矢印にてヒステリシスの進路方向を表記した。図１１（ａ）の“０”に対して、＋Ｈ磁界を印加すると第１磁性層１１の磁化が反転して両磁性層の磁化方向が反平行になった高抵抗状態（ＭＲ大）になる。ここからゼロ磁界へ戻しても残留磁化が残るため、反平行な状態が保たれる。平行な低抵抗状態（ＭＲ小）へ戻すには、−Ｈ方向へ磁界を発生させる必要がある。一方、第２磁性層１３に“１”が記録された状態を考えると、図１１（ｂ）に示す通り、−Ｈ磁界を印加すると第１磁性層１１の磁化が反転し、両磁性層の磁化方向は反平行となるが、その後、平行な状態に戻すためには＋Ｈ方向の磁界を印加する必要がある。つまり、従来のＭＲＡＭは、再生の際に正負双方の電流パルスを用いて±Ｈ両方向の磁界を発生させないと、磁気抵抗信号の立ち上がり変化が“０”と“１”で逆転している現象を確認することができないものであった。
【００７４】
図１２に、磁化固定層を設ける本発明のＭＲＡＭにおける再生時の磁界−ＭＲ比のマイナーループを示す。＋Ｈ方向の磁界を発生させる際、図１に示すＭＲＡＭでは導体線に矢印101a方向の電流を流す。図１２（ａ）は“０”、図１２（ｂ）は“１”を第２磁性層１３に記録した状態に相当する。また、図中両端には、前記の磁界強度±Ｈ最大値における各磁性層の磁化状態を矢印で模式的に示す図を付記してある。また、メモリの各層を記号により示してある。マイナーループには同じく矢印にてヒステリシスの進路方向を表記した。本発明のＭＲＡＭのマイナーループでは、磁化固定層２０（２１、２２、２３）と３０（３１、３２、３３）の効果により図１１と比べ＋Ｈ方向にシフトする。具体的には、ヒステリシスの中心（図中、点線で示す）が、矢印で示すシフト量＋Ｈ方向に偏移している。それに伴い、一旦＋Ｈ方向の磁界印加した後、ゼロ磁界に戻すと、磁化固定層の磁化の作用により第１磁性層１１の磁化は元の状態に戻る。すなわち、 第２磁性層１３に“０”が記録された状態では（図１２（ａ））、＋Ｈ磁界を印加した後、ゼロ磁界に戻すと、高抵抗から低抵抗（ＭＲ大→小）に変化する。第２磁性層１３に“１” が記録された状態では（図１２（ｂ））、＋Ｈ磁界を印加した後、ゼロ磁界に戻すと、低抵抗から高抵抗（ＭＲ小→大）に変化する。従って、＋Ｈ方向の磁界を発生する電流パルスのみで、“０”、“１”で信号の立ち上がり方が反転する現象の確認、すなわち記録信号の再生が可能になる。
【００７５】
図９は、図１に示す構成の本発明のＭＲＡＭにおいて、ワード電流による電流発生磁場を近似的にゼロとした時の第１磁性層、第２磁性層の磁化状態を模式的に示す断面図である。図９（ａ）は第２磁性層１３に“０”を記録した状態を、図９（ｂ）は“１”を記録した状態をそれぞれ示している。第1磁性層１１の磁化方向はいずれも左右から挟む磁化固定層２０、３０と同じ初期化磁化方向を向いている。この状態から、紙面に対し裏面から表面に向かうパルス状のワード電流を印加すると、その間だけ、第１磁性層１１の磁化方向が反転するので、信号再生が可能になる。
【００７６】
この磁化固定層は図１に示すスピン散乱膜に限られるものではなく、図２の様に磁気抵抗膜とは異なる磁性材料による磁化固定層６２、６３を用いることも可能である。このような磁気抵抗膜と異なる層構成の磁化固定層を用いる場合には、スピン散乱膜を使う場合と比べ、Ｐの間隔を詰めることができる。この場合は、Ｐの長さのスピン散乱膜による磁化固定層２０、３０と同じ磁化をより少ない体積で有する磁性材料に置き換えることでＰを短くすることができ、集積度を向上することが可能である。磁化固定層の長さＰと磁気抵抗膜の長さＬの関係は、用いる磁性材料や層構成等により、再生の際に用いる正負いずれかのパルス状電流値に応じて適宜調整すれば良い。
【００７７】
上記の実施形態においては、磁気抵抗膜と磁化固定層が極近傍に接して設けられており、その際の磁気的結合力は交換結合力が支配的になっている。
【００７８】
以上説明した磁化固定層の作用・機能は、スピン散乱膜に限定されるものではなく他の種類のＭＲＡＭに適用した際にも原理的に同じ作用が得られる。例えば、メモリセル構造に面内磁化膜のスピントンネル膜を用いた場合には、図１に示すスピン散乱膜の場合と同様に、図３のようにセンス線の磁化容易軸方向に連続的にスピントンネル膜を残すことで磁化固定層２０、３０として使うことができる。この場合は、電流が隣接メモリセルに流入するのを防ぐためスペースＰ１をあけて磁化固定層を設けることが必要である。また、磁化固定層はスピントンネル膜を用いなくても、図４の様に磁気抵抗膜とは異なる磁性材料による磁化固定層６２、６３を設けてもよい。その際には、図３に示されている長さＰ２のスピントンネル膜を用いる磁化固定層２０、３０と同じ作用を、より少ない体積で達成する磁性材料に置き換えることで、長さＰ２を短くすることができる。それにより、隣接するメモリセルとの間隔（Ｐ１＋Ｐ２＋Ｐ１）を狭くすることができ、集積度をさらに高めることが可能となる。磁気抵抗膜にスピントンネル膜を用いる構成においても、間隔Ｐ１、磁化固定層の長さＰ２と磁気抵抗膜の長さＬの関係は、用いる磁性材料や層構成などにより、再生の際に用いる正負いずれかのパルス状電流値に応じて、適宜調整すれば良い。なお、間隔Ｐ１を大きくすると磁化固定層の効果が達成されないため、通常Ｐ２＞＞Ｐ１となっている。従って、スピン散乱型における磁化固定層の長さＰと同様に、スピントンネル型でも磁化固定層の長さＰ２が実質的に隣接するメモリセルとの間隔に相当する。
【００７９】
前記の実施形態においては、磁気的結合力は磁気抵抗膜と磁化固定層の位置関係から静磁結合力が支配的に働いている。
【００８０】
メモリセルをマトリックス状に配置する際には、磁化固定層は、一つのメモリセルに対してのみ働くものではなく、隣接するメモリセルに対しても同様の効果をもたらす。図１０は、スピントンネル膜に別の磁性材料による磁化固定層を設けた他の一例であり、磁気抵抗膜を３×３にメモリアレイ化した構成例を表す。図面上、説明に用いない構成部品に関する符号、名称の表示は省略する。また、説明の都合上、可視化を図る必要があるので、磁気抵抗膜１０３、２０３、３０３上に位置する導体線は省略してある。本来は、磁気抵抗膜１０３、２０３、３０３上にも導体線が導体線７０１、７０２と平行に配置されている。例えば、磁化固定層６２３によって、主に磁気抵抗膜２０３と２０２の双方に対してその磁化方向を固定する。さらには、弱いながらも、その周囲にある磁気抵抗膜１０２、１０３、３０２、３０３に対しても、その磁化方向を固定する作用をもっている。
【００８１】
本発明のＭＲＡＭでは、基板には、Ｓｉウエハ、石英、ＳＯＩ等平坦性の高い非磁性材料基板が用いられる。ＳＯＩ基板の作製方法はＥＬＴＲＡＮ法、ＳＩＭＯＸ法など各種方式が適用できる。その際、基板表面のＳｉの結晶方位は（１００）が好ましい。
【００８２】
前記基板上に磁気抵抗膜を形成する際、バッファ層は、第1磁性膜より下面の表面自由エネルギーを調整し、より平坦性の高い界面構造を実現する目的で挿入される。Ｔａ，Ｃｕ，Ｃｒ等の各種金属やＳｉＮ，ＳｉＯ2,Ａｌ2Ｏ3等の絶縁体が用いられるが、基板材料と磁気抵抗膜の材料の選び方によっては、挿入しなくてもよい。バッファ層の膜厚は、２〜１０ｎｍの範囲が好適である。これは、成膜方法によっては２ｎｍより薄いと島状成長による膜質不均一の問題があり、一方、１０ｎｍより厚いと生産性低下の問題があるためである。
【００８３】
スピン散乱膜の場合、非磁性層としては導体が用いられる。Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｍｇ等が用いられるが、より好適にはＣｕが用いられる。非磁性層の膜厚は、１〜１０ｎｍの範囲が好適である。これは、成膜方法によって１ｎｍ未満では、島状成長によるピンホール発生の恐れがあり、両磁性層の相互作用により磁気抵抗が発現しない場合があり、一方、１０ｎｍを超える場合には、両磁性層間の間隔が電子の平均自由行程に対し広すぎてスピン依存性散乱が減るため磁気抵抗が小さくなるためである。
【００８４】
スピントンネル膜の場合、非磁性層としては絶縁体が用いられる。絶縁体としては、Ａｌ、Ｓｉ、Ｃｕ、Ｍｇ等の酸化物や窒化物が用いられるが、フェルミ準位が他の磁性層に近いＡｌ酸化物がより好適に用いられる。非磁性層の膜厚は、０．５〜５ｎｍの範囲が好適である。これは、成膜方法によって０．５ｎｍ未満では、島状成長によるピンホール発生の恐れがあり、両磁性層の相互作用により磁気抵抗が発現しない場合があり、一方、５ｎｍを超える場合には、両磁性層間の間隔が電子の平均自由行程に対し広すぎてトンネリング確率が減るため磁気抵抗が小さくなるためである。
【００８５】
磁気抵抗膜の構成要素である第１磁性層と第２磁性層の組み合わせは軟磁性材料と硬磁性材料からなり、第１磁性層が軟磁性層、第２磁性層が硬磁性層とする組み合わせのみでなく、第１磁性層が硬磁性層、第２磁性層が軟磁性層とする組み合わせを用いても良い。軟磁性材料は容易に磁化が反転するため再生層として機能する。硬磁性材料は軟磁性材料と比べ、磁化が反転しにくいためメモリ層として機能する。なお、本発明において、軟磁性材料と硬磁性材料の区別は２つの強磁性層間における保磁力の大小関係で定義されるもので、相対的に保磁力が大きいものを硬磁性材料とする。
【００８６】
また、第1磁性層、第2磁性層とは機能を示すもので、各磁性層自体は単一元素から成る単層の場合もあるが各種合金の多層構造でも良い。例えば、硬磁性材料として機能させるために第１（あるいは第２）磁性層として、厚さ５ｎｍのＣｏと厚さ３０ｎｍのＦｅＭｎの二層構造としてピン止めしたものを用いることができる。第１磁性層および第２磁性層としては、Ｎｉ、Ｆｅ、Ｃｏ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＦｅＣｏ、ＣｏＦｅＢといった強磁性材料や、ＴｂＦｅ、ＴｂＦｅＣｏ、ＧｄＦｅ等のフェリ磁性体が用いられる。これら二磁性層の組成は、その保磁力が異なるよう適宜調整される。第１磁性層、第２磁性層の膜厚は、２〜１００ｎｍの範囲に選択するのが好適である。
【００８７】
垂直磁化膜の場合には、磁化の方向は、形状的に最も反磁界が大きい膜面垂直方向を向いており、垂直磁気異方性を示す時点で既に最大の反磁界係数に打ち勝っている。そのため、素子を微細化した場合でもカーリングは発生しにくい。また、面内磁化膜のように、カーリングを防止するため平面的な形状を長方形とする必要もないため、メモリセル部の集積度を向上する上では、垂直磁化膜は面内磁化膜と比べ有利である。
【００８８】
図１３は、強磁性層として垂直磁化膜を用いたスピントンネル構造の構成例を示す図である。図１３では、第1磁性層１１、非磁性層１２、第2磁性層１３からなる磁気抵抗膜１０に重畳して非磁性層６４及び磁化固定層６２がある。基板１と磁気抵抗膜１０との間には導体線７１が、磁化固定層６２の上には導体線７２があり、それぞれ下部センス線、上部センス線として機能する。信号再生するセンス電流は導体線７１、磁気抵抗膜１０、非磁性層６４、磁化固定層６２、導体線７２間を流れる。絶縁膜を介して導体線５１があり、電流磁界を磁気抵抗膜近傍で発生するワード線として機能する。第１磁性層１１と磁化固定層６２とが位置的に近くにあれば、磁気抵抗膜と磁化固定層の積層順は逆であっても構わない。
【００８９】
図１３には、電流磁界が近似的にゼロの状態において、磁化固定層６２の働きで、第１磁性層１１の磁化方向が同じ向きに固定されている様子を矢印を用いて模式的に表している。磁化固定層６２、第１磁性層１１、第２磁性層１３の中の矢印は、それぞれの磁化方向を示している。信号再生の場合には、導体線５１に流すワード電流による磁界と、センス電流による磁界の合成磁界によって第１磁性層１１の向きが反転し、第２磁性層の磁化方向との組み合わせにより、“０”、“１”の状態が判断できる。この場合、磁化固定層６２と第１磁性層１１との間に働く磁気的結合力の大きさは、非磁性層６４の厚さを変えることによって調整する。非磁性層６４の膜厚は、２ｎｍ〜２０ｎｍの範囲に選択することが好適である。これは、磁化固定層６２の材料や膜厚にもよるが、２ｎｍ未満であると、磁化固定層６２と第１磁性層１１との磁気的結合力が大きくなり過ぎてしてしまい、第１磁性層１１にかかる磁化固定層６２の影響が大きくなりすぎて再生に必要なワード電流が増えてしまう。一方、２０ｎｍを超えると、磁化固定層６２の効果が得られにくいため、磁化固定層６２の体積を増やして磁化を大きくしたり、単位体積当たりの磁化が大きい磁性材料に変更する必要があるためである。
【００９０】
垂直磁化膜を用いた場合にも、膜厚、材料など適宜条件を選択することにより、ワード電流を正負の双方向に振らなくても、あらかじめ外部磁界を印加して設定した初期化磁化方向と反対の磁界を発生する正または負電流パルスのみで信号の再生ができる。
【００９１】
第1磁性層／非磁性層／第2磁性層からなる磁気抵抗膜はメモリセルとして機能するが、その接合面積の大きさは用いるプロセスや使用用途に応じて適宜決定される。磁気抵抗膜の面積で規格化した抵抗率は１０−5Ωcm2程度なので、メモリセルを駆動するトランジスタのオン抵抗の値（数kΩ）に対し適合する１μｍ2以下が好適である。
【００９２】
磁気抵抗膜上の導体線との間に設ける絶縁層には、ＳｉＯ２やＳｉＮ、Ａｌ２Ｏ３などの無機材料やノボラック樹脂などの有機材料が用いられる。絶縁層の膜厚は、センス線やワード線に印加する電力に対して必要な絶縁耐圧で決まるものであり、５〜１０００ｎｍの範囲に選択すると好適である。
【００９３】
情報の書き込みは、スピン散乱膜の場合、センス電流とワード電流の発生する合成磁界により行う。スピントンネル膜の場合、上下センス線のいずれか、もしくは両者に流すセンス電流を使って磁界を発生させてメモリ層の磁化方向を決定することで実現される。あるいは、絶縁層を介して設けられたワード電流による磁界を用いてもよい。ワード線を使う場合は、より確実に記録を行うことができる。
【００９４】
導体線には、ＡｌやＣｕ、Ａｕなど導電性の高い材料が用いられる。導体線の膜厚は、印加する電流や線幅で決まりものであり、１００〜１０００ｎｍの範囲に選択され、導体線は、情報の記録や再生に用いられる。
【００９５】
上記の各材料・層に対する加工作業は、フォトリソグラフィーに代表される微細加工パターニング技術で容易に行なうことができる。成膜工程は、蒸着、スパッタリング、ＭＢＥ等の公知の各種方法が適用できる。
【００９６】
【実施例】
以下に実施例を挙げて、本発明をより具体的に説明する。なお、以下の実施例は、本発明の最良の実施の形態の一例ではあるものの、本発明は、これら実施例により限定を受けるものではない。
【００９７】
（実施例１）
図１に、本実施例で用いた本発明のＭＲＡＭの構造の一例を示す。図1は、面内磁化膜のスピン依存散乱型磁気抵抗膜に対し、この磁気抵抗膜と同じ層構成の磁化固定層を設けた構成を示している。１の基板としてＳｉウエハ、１１、２１、３１の第1の強磁性層としてＮｉ８０Ｆｅ２０、１２、２２、３２の非磁性層としてＣｕ、１３、２３、３３の第２の強磁性層としてＣｏを用いる。１１、１２、１３を合わせて磁気抵抗膜１０が、２１、２２、２３を合わせて磁気固定層２０が、３１、３２、３３を合わせて磁気固定層３０が形成されている。４１のバッファ層としてＳｉＮ、５１の導体線としてＡｌを用いている。導体線５１は、磁気抵抗膜１０の直上に図示しない絶縁層ＳｉＮを介して存在しており、図1では見易くするため５１aと５１bに分割して表示している。
【００９８】
素子の加工には、フォトリソグラフィとリフトオフを併用して素子パターンを形成した。図７（ａ）〜（ｆ）は、その加工手順を示す図である。図７（ａ）と（ｂ）、図７（ｃ）と（ｄ）、図７（ｅ）と（ｆ）は、それぞれ対をなし、各工程毎に、図７（ａ）、（ｃ）、（ｅ）にその平面図、図７（ｂ）、（ｄ）、（ｆ）が前記平面図中のＸ−Ｘ’線での断面図をそれぞれ示してある。
【００９９】
まず、図７（ａ）に示す、長さＬ＋２Ｐ、幅Ｗの素子パターンに成膜をするため、同形状のレジストマスクをフォトリソグラフィで作製する。成膜マスクを設けた基板をスパッタ装置に入れ、成膜する。到達圧力５×１０−５Ｐａ以下の条件で、バッファ層４１であるＳｉＮ、第１磁性層１１、２１、３１であるＮｉ８０Ｆｅ２０、非磁性層１２、２２、３２であるＣｕ、第２磁性層１３、２３、３３であるＣｏを順次成膜する。その膜厚は、ＳｉＮは１０ｎｍ、Ｎｉ８０Ｆｅ２０は１０ｎｍ、Ｃｕは５ｎｍ、Ｃｏは１０ｎｍである。ここで、第１磁性層のＮｉ８０Ｆｅ２０は軟磁性材料であり再生層として、第２磁性層のＣｏは硬磁性材料でありメモリ層として機能する。成膜時には、基板表面方向に同じ磁気異方性を持つよう永久磁石を配置してある。永久磁石の発生する磁界強度は、測定中心で２０Ｏｅとした。成膜後、アセトンで超音波洗浄を行い、レジスト上に堆積している余分な膜をレジストと同時に除去して、リフトオフすることにより、図７（ｂ）に断面形状を示す積層構造が得られる。
【０１００】
次に、図７（ｃ）に示す平面形状の絶縁膜となるように、レジストマスクをフォトリソグラフィで作製する。マスクを設けた基板をスパッタ装置に入れ、ＳｉＮを厚さ３５０ｎｍ成膜する。成膜後、アセトンで超音波洗浄を行い、レジスト上に堆積している余分なＳｉＮ膜をレジストと同時に除去して、リフトオフすることにより、図７（ｄ）に断面形状を示す絶縁膜ＳｉＮが得られる。
【０１０１】
次に、図７（ｅ）に示す平面形状の導体線５１とプローブパットとなるように、レジストマスクをフォトリソグラフィで作製する。マスクを設けた基板をスパッタ装置に入れ、Ａｌを厚さ４００ｎｍ成膜する。成膜後、アセトンで超音波洗浄を行い、レジスト上に堆積している余分なＡｌ膜をレジストと同時に除去して、リフトオフすることにより、図７（ｆ）に断面形状を示す導体線５１とプローブパットが得られ、所望の素子が完成する。磁気抵抗膜の両端に接触するよう成膜した１００μｍ角のＡｌ膜は、磁気抵抗を測定するプローブ針を落とすパッドとして機能する。
【０１０２】
上述した作製方法を用いて、センス線の磁化容易軸方向の長さＬ、困難軸方向の長さＷ、及びその周囲に存在する磁化固定層の長さＰの組み合わせが異なるサンプルを多数作製した。
【０１０３】
上記のプロセスを経て作製したメモリ素子に対し、アクセス信号を出して素子特性を評価した。センス電流５ｍＡを流し、磁気抵抗膜の抵抗変化を電圧変動としてオシロスコープで捉えた。リード線での残留抵抗やパッド・プローブ間の接触抵抗の影響を排除するため、電圧検出には４端子測定法を用いて、電圧差はオシロスコープの差分機能を使って測定した。ワード線（導体線５１）には周期1msの矩形波電流信号を入力し、ワード線信号に応じて発生する磁界と一定なセンス電流による発生磁界との合成磁界で情報の再生、記録を行った。
【０１０４】
図８は、再生時における、ワード線信号と磁気抵抗膜の抵抗変化に相当する電圧変動の測定波形の一例である。Ｌ＝２０μｍ、Ｗ＝２０μｍ、Ｐ＝６０μｍ、Ｐ／Ｌ＝３に選択した素子に対し、センス電流５ｍＡ、ワード電流８０ｍＡの条件で読み出した“０”と“１”の信号波形を、それぞれ図８（ａ）、（ｂ）に示す。上段がセンス電圧（磁気抵抗膜の抵抗変化に相当）、下段がワード電流の時間変化を示す。ワード電流は電流プローブで読み出しており変換係数は、１００ｍＡ＝１０ｍＶである。図８中、「1→」で図示したワード電流のゼロレベルよりプラス側のワード電流のみで、記録情報“０”、“１”に合わせてセンス電圧の波形が変化しており、センス電圧の立ち上がりを微分検出することで、“０”、“１”が識別可能となる。
【０１０５】
Ｌ，Ｐの異なる複数種のサンプル（メモリ素子）に対し、プラス側の電流のみで信号再生が可能かどうかを比較し、その結果を表１に示す。以上の結果から、Ｐ／Ｌが２．５以上の素子において、プラス側のワード電流のみで信号の再生が可能であることがわかる。従って、これらＰ／Ｌが２．５以上のサンプルでは、バイポーラ電源を用いることなく信号の再生が可能である。
【０１０６】
【表１】
（実施例２）
図２に、本実施例における本発明のＭＲＡＭの他の構成例を示す。図２の素子構成では、面内磁化膜によるスピン依存散乱型の磁気抵抗膜に対し、この磁気抵抗膜とは異なった層構成の磁化固定層を設けている。１は基板、１１は第1の強磁性層、１２は非磁性層、１３は第２の強磁性層である。１１、１２、１３を合わせて磁気抵抗膜１０が形成されている。４１はバッファ層、５１は導体線を示す。導体線５１は磁気抵抗膜１０の直上に絶縁層（図示しない）を介して存在し、図２では見易くするため５１aと５１bに分割して表示している。磁化固定層６２、６３が図面Ｘ方向に磁気抵抗膜１０の側壁に形成されている。このようなサンプルに対し、情報の記録再生は矢印１００の方向に磁化固定層６２、磁気抵抗膜１０、磁化固定層６３の順に流れるセンス電流と導体線５１を矢印１０１a、１０１bの方向に流れるワード電流の発生する合成磁界によって行われる。
【０１０８】
磁化固定層の材料をＣｏに変更した以外は、実施例１のメモリ素子と同じ材料、膜厚を選択し、スパッタ成膜とリフトオフ工程を組み合わせて、メモリ素子を作製した。実施例１のメモリ素子と異なり、磁化固定層の材料が磁気抵抗膜と異なる材料のため、この磁化固定層形成用のフォトリソグラフィ工程を1回増やす必要がある。
【０１０９】
Ｌ，Ｐの異なる複数種のサンプル（メモリ素子）に対し、実施例１と同様の手法でセンス電流とワード電流を印加して記録再生を行い、プラス側の電流のみで信号が再生可能かどうかの検証を行なった。表２にその結果を示す。強磁性体のＣｏを磁化固定層に用いることで、実施例１の磁気抵抗膜と同じ層構成の磁化固定層を用いる素子と比べ、Ｐ／Ｌが小さくてもプラス側のワード電流のみで信号の再生が可能であることが確認された。従って、磁化固定層の長さＰを短くでき、より高い集積度を達成できる構造であることがわかった。磁化固定層に使用する材質や膜厚を適宜調整することで所望の特性を得ることが可能である。
【０１１０】
【表２】
（実施例３）
図３に本実施例における本発明のＭＲＡＭの他の構成例を示す。図３に示す素子構成は、面内磁化膜によるスピントンネル型の磁気抵抗膜を用い、この磁気抵抗膜と同じ層構成の磁化固定層を設けた素子構造の一例である。１は基板、１１、２１、３１は第1の強磁性層、１２、２２、３２は非磁性層、１３、２３、３３は第2の強磁性層である。１１、１２、１３を合わせて磁気抵抗膜１０が、２１、２２、２３を合わせて磁化固定層２０が、３１、３２、３３を合わせて磁化固定層３０が形成されている。７１、７２は導体線を示す。導体線７１は第１磁性層１１、２１、３１に、導体線７２は第２磁性膜１３に電気的に接続している。さらに、導体線７２の上に絶縁膜を介して導体線７２と同方向にワード線を設けている（不図示）。導体線７１と７２はそれぞれ、下部センス線、上部センス線として働き、センス電流は下部センス線から磁気抵抗膜１０を通過して上部センス線に流れる。情報の記録再生は、センス線とワード線に流れる電流が発生する合成磁界によって行われる。
【０１１２】
素子の加工には、フォトリソグラフィとリフトオフを使用した。磁気抵抗膜の磁化容易軸Ｘ方向の長さをＬ、幅をＷとし、磁気抵抗膜１０と磁化固定層３０（ならびに磁化固定層２０）とのＸ方向の間隔をＰ１、磁化固定層３０（ならびに磁化固定層２０）のＸ方向の長さをＰ２として、各幅Ｗについて、Ｌ，Ｐ１，Ｐ２の長さを変えたサンプルを多数作製した。
【０１１３】
各材料膜の成膜にはスパッタ装置を用いて、到達圧力５×１０−５Ｐａ以下で、導体線７１のＡｌ、第１磁性層１１、２１、３１のＮｉ８０Ｆｅ２０、非磁性層１２、２２、３２のＡｌＯｘ、第２磁性層１３、２３、３３のＣｏ、絶縁膜のＳｉＮ、導体線７２のＡｌの各膜を成膜した。膜厚はそれぞれ、導体線７１のＡｌを２５ｎｍ、第１磁性層のＮｉ８０Ｆｅ２０を２５ｎｍ、非磁性層のＡｌＯｘを１．２ｎｍ、第２磁性層のＣｏを２５ｎｍ、導体線７２のＡｌを５０ｎｍ、絶縁膜のＳｉＮを１１０ｎｍとした。ここで、第１磁性層のＮｉ８０Ｆｅ２０は軟磁性材料であり再生層として、第２磁性層のＣｏは硬磁性材料でありメモリ層として機能する。非磁性層であるＡｌＯｘの作製には、はじめＡｌをスパッタした後、装置内に酸素を導入して１０００Ｐａで１２５分放置してＡｌＯｘ酸化膜を形成した。このＡｌの酸化膜の形成後、所定の到達圧力まで真空排気をして導入された酸素を除き、次のＣｏ膜の成膜を行った。成膜時には、基板表面方向に同じ磁気異方性を持つよう永久磁石を配置してある。永久磁石の発生する磁界強度は、測定中心で２０Ｏｅとした。
【０１１４】
Ｌ，Ｐ１、Ｐ２の異なる複数種のサンプル（メモリ素子）に対し、実施例１と同様の手法でセンス電流とワード電流を印加して記録再生を行い、プラス側の電流のみで信号が再生可能かどうかの検証を行なった。表３にその結果を示す。スピントンネル型の磁気抵抗膜を用いる構成でも、磁化固定層２０、３０を設け、Ｐ２／Ｌを２．５以上とすることでプラス側の電流のみで信号が再生可能であることを確認した。
【０１１５】
【表３】
（実施例４）
図４に、本実施例における本発明のＭＲＡＭの他の構成例を示す。図４に示す素子構成では、面内磁化膜によるスピントンネル型の磁気抵抗膜に対し、この磁気抵抗膜とは異なった材料からなる磁化固定層を設けている。１は基板、１１は第1の強磁性層、１２は非磁性層、１３は第2の強磁性層である。１１、１２、１３を合わせて磁気抵抗膜１０が形成されている。磁化固定層６２、６３が磁気抵抗膜の側壁Ｘ方向に形成されている。７１、７２は導体線を示す。導体線７１は第1磁性層１１に、導体線７２は第2磁性膜１３に電気的に接続している。さらに、導体線７２の上に絶縁膜を介して導体線７２と同方向にワード線を設けている（不図示）。導体線７１と７２はそれぞれ、下部センス線、上部センス線として働き、センス電流は下部センス線から磁気抵抗膜１０を通過して上部センス線に流れる。情報の記録再生はセンス線とワード線に流れる電流が発生する合成磁界によって行われる。
【０１１７】
素子の加工には、フォトリソグラフィとリフトオフを使用した。磁気抵抗膜の磁化容易軸Ｘ方向の長さをＬ、幅をＷとし、磁気抵抗膜１０と磁化固定層６３（ならびに磁化固定層６２）とのＸ方向の間隔をＰ１、磁化固定層６３（ならびに磁化固定層６２）のＸ方向の長さをＰ２として、各幅Ｗについて、Ｌ、Ｐ１、Ｐ２の長さを変えたサンプルを多数作製した。
【０１１８】
磁化固定層の材料をＣｏに変更した以外は、実施例３のメモリ素子と同じ材料、膜厚を選択し、スパッタ成膜とリフトオフ工程を組み合わせて、メモリ素子を作製した。実施例３のメモリ素子と異なり、磁化固定層の材料が磁気抵抗膜と異なる材料のため、この磁化固定層形成用のフォトリソグラフィ工程を1回増やす必要がある。
【０１１９】
Ｌ、Ｐ１、Ｐ２の異なる複数種のサンプル（メモリ素子）に対し、実施例１と同様の手法でセンス電流とワード電流を印加して記録再生を行い、プラス側の電流のみで信号が再生可能かどうかの検証を行なった。表４にその結果を示す。磁化固定層６２、６３を設け、Ｐ２／Ｌを１．５以上とすることでプラス側の電流のみで信号が再生可能であることを確認した。磁化固定層と磁気抵抗膜の間隔Ｐ１が同じ場合、実施例３の磁気抵抗膜と同じ層構成の磁化固定層を用いる素子と比べ、強磁性体のＣｏを磁化固定層に用いる本実施例では、磁化固定層の長さＰ２がより小さくてもプラス側のワード電流のみで信号の再生が可能であることが確認される。従って、隣接する磁気抵抗膜間の隔たり（Ｐ１＋Ｐ２＋Ｐ１）を短くでき、より高い集積度を達成できる構造であることがわかった。磁化固定層に用いる材質や膜厚を適宜調整することで所望の特性を得ることが可能である。
【０１２０】
【表４】
（実施例５）
図１４に、本実施例における本発明のＭＲＡＭの他の構成例を示す。図１４は、垂直磁化膜を用いたスピントンネル型の磁気抵抗膜に対し、この磁気抵抗膜を形成する磁性膜とは異なる構成の磁化固定層を設けた素子構造の例を示している。１は基板、１１は第1の強磁性層、１２は非磁性層、１３は第2の強磁性層である。１１、１２、１３を合わせて磁気抵抗膜１０が形成されている。この磁気抵抗膜１０の第２の強磁性層１３上に、磁化固定層６２及び非磁性層６４が重畳されている。７１、７２は導体線を示す。導体線７１は第２磁性層１３に、導体線７２は磁化固定層６２に電気的に接続している。さらに、磁気抵抗膜１０の側面に絶縁膜を介して導体線７２と同方向にワード線として機能する導体線５１を設けている。導体線７１と７２はそれぞれ、下部センス線、上部センス線として働き、センス電流は下部センス線から磁気抵抗膜１０を通過して上部センス線に流れる。情報の記録再生は、センス線とワード線に流れる電流が発生する合成磁界によって行われる。素子の加工には、通常の半導体製造プロセスを使用した。
【０１２２】
各材料膜の成膜は、スパッタ装置を用いて、到達圧力５ｘ１０−５Ｐａ以下で、導体線７１のＡｌ、第１磁性層１１のＧｄ２１Ｆｅ７９、非磁性層１２のＡｌＯｘ、第２磁性層１３のＧｄ２１Ｆｅ７９、絶縁膜のＳｉＮ、導体線７２のＡｌ、非磁性層６４のＣｕ、磁化固定層６２のＴｂ２6Ｆｅ７4の各膜を成膜した。膜厚はそれぞれ、導体線７１のＡｌを２５nm、第１磁性層１１のＧｄ２１Ｆｅ７９を１５nm、非磁性層１２のＡｌＯｘを２．２nm、第２磁性層１３のＧｄ２１Ｆｅ７９を４０nm、導体線７２のＡｌを５０nm、絶縁膜のＳｉＮを６０nm、非磁性層６４のＣｕを５nm、磁化固定層６２のＴｂ２6Ｆｅ７4を5０nmとした。ここで、第１磁性層１１は再生層として、第２磁性層１３はメモリ層として機能する。非磁性層１２であるＡｌＯｘの作製には、はじめＡｌをスパッタした後、装置内に酸素を導入して１０００Ｐａで１２５分放置してＡｌＯｘ酸化膜を形成した。このＡｌの酸化膜の形成後、所定の到達圧力まで真空排気をして導入された酸素を除き、次のＧｄ２１Ｆｅ７９膜の成膜を行った。
【０１２３】
Ｌ、Ｗの異なる複数種のサンプル（メモリ素子）に対し、実施例１と同様の手法でセンス電流とワード電流を印加して記録再生を行い、プラス側の電流のみで信号が再生可能かどうかの検証を行なった。表５に、センス電流１mAとした際の結果を示す。磁化固定層６２を設けることで、プラス側の電流のみで信号が再生可能であることを確認した。表５に示す結果は、磁気抵抗膜の平面形状（面積）に依存して、センス電流１mAとした際の信号サイズは、面積に反比例して変化することを表している。
【０１２４】
また、本実施例においては、磁化固定層と磁気抵抗膜との間に、非磁性層としてＣｕをはさんだ構成をとっているが、この非磁性層は、磁気抵抗膜における、磁化固定層の磁界の大きさを制御するために設けられたものであり、磁化固定層の材料、膜厚を適宜選択することによって、磁化固定層の磁界の大きさを調整し、この非磁性層を省くことも可能ではある。
【０１２５】
【表５】
【発明の効果】
以上述べたとおり、本発明の効果は、ＭＲＡＭの再生層の近傍に磁化固定層を設けることで、信号を再生する際の電流磁場を発生させる電流の印可方向を正負に切り替えることなく、プラス側もしくはマイナス側のパルス電流のみで再生が可能になることである。このため、信号検出は、正負いずれか一方のパルス電流を供給するだけですむので、再生専用機においては、従来の再生装置と異なり、バイポーラ電源が不要となる利点を生み、装置の小型化も図られる。結果として、低コスト化が図られ、安価なメモリ装置、それ用の不揮発性固体メモリの提供が可能となる。
【図面の簡単な説明】
【図１】本発明の磁気抵抗膜と同じ層構造の磁化固定層を設けたＭＲＡＭ（スピン散乱型）の構成例を模式的に示す斜視図である。
【図２】磁気抵抗膜のスピン散乱膜以外の磁性材料からなる磁化固定層を設けたＭＲＡＭ（スピン散乱型）の構成例を模式的に示す斜視図である。
【図３】本発明の磁気抵抗膜と同じ層構造の磁化固定層を設けたＭＲＡＭ（スピントンネル型）の構成例を模式的に示す斜視図である。
【図４】磁気抵抗膜のスピントンネル膜以外の磁性材料からなる磁化固定層を用いた本発明のＭＲＡＭ（スピントンネル型）の構成例を模式的に示す斜視図である。
【図５】ＭＲＡＭの動作原理を説明する模式図であり、（ａ）はＭＲＡＭ（スピン散乱型）の構成例、（ｂ）、（ｃ）は信号記録、（ｄ）〜（ｇ）は信号再生の動作原理を説明する図である。
【図６】ＣＩＰ構造とＣＰＰ構造におけるセンス電流の導通方法を模式的に示す斜視図である。
【図７】実施例１のＭＲＡＭ（スピン散乱型）の作製プロセスを説明する図であり、（ａ）と（ｂ）はパターン化された磁気抵抗膜の成膜工程、（ｃ）と（ｄ）は絶縁膜の成膜工程、（ｅ）と（ｆ）は導体線とプルーブ・パッド用金属膜の成膜工程を示す。
【図８】実施例1のＭＲＡＭ（スピン散乱型）における再生時信号波形の一例を示す図であり、（ａ）は“０”状態、（ｂ）は“１”状態における信号波形を示す。
【図９】実施例１のＭＲＡＭ（スピン散乱型）における、電流磁場Ｈ≒０における磁化状態を模式的に示す図であり、（ａ）は“０”状態、（ｂ）は“１”状態を示す。
【図１０】実施例４のＭＲＡＭをアレイ化した構成を模式的に示す斜視図である。
【図１１】従来のＭＲＡＭにおける磁界−ＭＲ比マイナーループを模式的に示す図である。
【図１２】本発明のＭＲＡＭにおける磁界−ＭＲ比マイナーループの模式的に示す図である。
【図１３】本発明の垂直磁化膜によるスピントンネル構造のＭＲＡＭの構成を模式的に示す断面図である。
【図１４】本発明の垂直磁化膜によるスピントンネル構造のＭＲＡＭの一例である、実施例５のＭＲＡＭの構成を模式的に示す斜視図である。
【符号の説明】
１ 基板
１０ 磁気抵抗膜
１１ 第１磁性層
１２ 非磁性層
１３ 第２磁性層
２０ 磁化固定層
２１ 第１磁性層
２２ 非磁性層
２３ 第２磁性層
３０ 磁化固定層
３１ 第１磁性層
３２ 非磁性層
３３ 第２磁性層
４１ バッファ層
５１ 導体線
６２ 磁化固定層
６３ 磁化固定層
６４ 非磁性層
７１ 導体線
７２ 導体線
１００ 磁化の向き
１０１a 電流の向き
１０１b 電流の向き
１０２a 発生する磁界の向き
１０２b 発生する磁界の向き
１０２ 磁気抵抗膜
１０３ 磁気抵抗膜
２０２ 磁気抵抗膜
２０３ 磁気抵抗膜
３０２ 磁気抵抗膜
３０３ 磁気抵抗膜
６２３ 磁化固定層
７０１ 導体線
７０２ 導体線
Claims (8)
- 基板上に形成される再生層／非磁性層／メモリ層からなる磁気抵抗膜と、前記再生層の磁化方向を磁気的結合力によって一方向に配向させる磁化固定層を有し、
前記磁気抵抗膜と前記磁化固定層との間に導電性を有する非磁性層を設け、
前記メモリ層の保磁力は、前記再生層の保磁力よりも大きく、
前記磁気抵抗膜の磁化方向が、概ね膜面に対し垂直方向である
ことを特徴とする磁気抵抗効果メモリ。 - 前記磁気的結合力が静磁結合力である
ことを特徴とする請求項１に記載の磁気抵抗効果メモリ。 - 再生層／非磁性層／メモリ層からなる磁気抵抗膜中の前記非磁性層が絶縁体からなる
ことを特徴とする請求項１に記載の磁気抵抗効果メモリ。 - 前記磁化固定層が、前記磁気抵抗膜とは異なる層構成を有する
ことを特徴とする請求項１−３のいずれか一項に記載の磁気抵抗効果メモリ。 - 前記再生層／非磁性層／メモリ層からなる磁気抵抗膜に重畳して、前記導電性を有する非磁性層および前記磁化固定層が設けられている
ことを特徴とする請求項１−４のいずれか一項に記載の磁気抵抗効果メモリ。 - 更に、電流を流すことにより前記再生層及び/またはメモリ層の磁化方向を変化させる磁界を発生させる導体線を有する
ことを特徴とする請求項１−５のいずれか一項に記載の磁気抵抗効果メモリ。 - 請求項６に記載の磁気抵抗効果メモリの記録再生方法において、
前記導体線に正負いずれか一方の電流を流すことに生じる磁界で、前記再生層の磁化方向を一時的に変化させるステップ、
前記再生層の磁化方向の変化による前記磁気抵抗膜の抵抗変化を検出して、前記メモリ層に記録された情報を再生するステップを有する
ことを特徴とする磁気抵抗効果メモリの記録再生方法。 - 請求項６に記載の磁気抵抗効果メモリの複数を前記基板上に有し、
前記導体線に一方向の電流パルスを供給して発生する磁界により前記再生層の磁化方向を一時的に変化させて、前記磁気抵抗効果膜の抵抗変化を検出し、前記メモリ層に記録された情報を再生する
ことを特徴とするＭＲＡＭ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000281863A JP3891540B2 (ja) | 1999-10-25 | 2000-09-18 | 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ |
| US09/695,075 US6480411B1 (en) | 1999-10-25 | 2000-10-25 | Magnetoresistance effect type memory, and method and device for reproducing information from the memory |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30259199 | 1999-10-25 | ||
| JP11-302591 | 1999-10-25 | ||
| JP2000281863A JP3891540B2 (ja) | 1999-10-25 | 2000-09-18 | 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001195878A JP2001195878A (ja) | 2001-07-19 |
| JP3891540B2 true JP3891540B2 (ja) | 2007-03-14 |
Family
ID=26563182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000281863A Expired - Fee Related JP3891540B2 (ja) | 1999-10-25 | 2000-09-18 | 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6480411B1 (ja) |
| JP (1) | JP3891540B2 (ja) |
Families Citing this family (113)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3693247B2 (ja) * | 1999-09-27 | 2005-09-07 | 松下電器産業株式会社 | 磁気抵抗効果記憶素子およびその製造方法 |
| DE10008097A1 (de) * | 2000-02-22 | 2001-09-20 | Forschungszentrum Juelich Gmbh | Markierungseinrichtung sowie Verfahren zum Auslesen einer solchen Markierungseinrichtung |
| JP2002150511A (ja) * | 2000-11-06 | 2002-05-24 | Fujitsu Ltd | スピンバルブ磁気抵抗素子及びこれを用いる磁気ヘッド |
| JP5019681B2 (ja) | 2001-04-26 | 2012-09-05 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| DE10128964B4 (de) * | 2001-06-15 | 2012-02-09 | Qimonda Ag | Digitale magnetische Speicherzelleneinrichtung |
| FR2829868A1 (fr) * | 2001-09-20 | 2003-03-21 | Centre Nat Rech Scient | Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture |
| JP2003124539A (ja) * | 2001-10-09 | 2003-04-25 | Canon Inc | 磁気抵抗効果膜およびそれを用いたメモリ |
| DE10149737A1 (de) * | 2001-10-09 | 2003-04-24 | Infineon Technologies Ag | Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind |
| CN1309086C (zh) * | 2001-10-31 | 2007-04-04 | 国际商业机器公司 | 半导体装置及其制造方法 |
| JP2003151260A (ja) | 2001-11-13 | 2003-05-23 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| US6728132B2 (en) * | 2002-04-03 | 2004-04-27 | Micron Technology, Inc. | Synthetic-ferrimagnet sense-layer for high density MRAM applications |
| WO2003092076A1 (fr) | 2002-04-23 | 2003-11-06 | Nec Corporation | Memoire magnetique et mode operatoire |
| US6597049B1 (en) * | 2002-04-25 | 2003-07-22 | Hewlett-Packard Development Company, L.P. | Conductor structure for a magnetic memory |
| JP5027993B2 (ja) * | 2002-06-07 | 2012-09-19 | シーゲイト テクノロジー エルエルシー | 垂直交換バイアスを有する膜デバイス |
| JP3932356B2 (ja) * | 2002-07-22 | 2007-06-20 | 国立大学法人東北大学 | 不揮発性固体磁気メモリの記録方法 |
| US6654278B1 (en) * | 2002-07-31 | 2003-11-25 | Motorola, Inc. | Magnetoresistance random access memory |
| JP3788964B2 (ja) | 2002-09-10 | 2006-06-21 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| JP2004128015A (ja) * | 2002-09-30 | 2004-04-22 | Sony Corp | 磁気抵抗効果素子および磁気メモリ装置 |
| US7183120B2 (en) * | 2002-10-31 | 2007-02-27 | Honeywell International Inc. | Etch-stop material for improved manufacture of magnetic devices |
| WO2004061854A1 (ja) | 2003-01-06 | 2004-07-22 | Nec Corporation | 半導体記憶装置 |
| DE10301092B4 (de) * | 2003-01-14 | 2006-06-29 | Infineon Technologies Ag | MRAM-Speicherzelle |
| US6747335B1 (en) * | 2003-01-31 | 2004-06-08 | Hewlett-Packard Development Company, L.P. | Magnetic memory cell |
| US7027319B2 (en) * | 2003-06-19 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | Retrieving data stored in a magnetic integrated memory |
| US8755222B2 (en) | 2003-08-19 | 2014-06-17 | New York University | Bipolar spin-transfer switching |
| US6980469B2 (en) * | 2003-08-19 | 2005-12-27 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
| US7911832B2 (en) | 2003-08-19 | 2011-03-22 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
| JP2005079258A (ja) * | 2003-08-29 | 2005-03-24 | Canon Inc | 磁性体のエッチング加工方法、磁気抵抗効果膜、および磁気ランダムアクセスメモリ |
| US6975124B2 (en) * | 2003-09-22 | 2005-12-13 | International Business Machines Corp. | Multipoint nanoprobe |
| US6949435B2 (en) * | 2003-12-08 | 2005-09-27 | Sharp Laboratories Of America, Inc. | Asymmetric-area memory cell |
| WO2005088655A1 (en) | 2004-03-12 | 2005-09-22 | The Provost Fellows And Scholars Of The College Of The Holy And Undivided Trinity Of Queen Elizabeth Near Dublin | A magnetoresistive medium |
| JP4775261B2 (ja) * | 2004-05-07 | 2011-09-21 | 日立化成デュポンマイクロシステムズ株式会社 | ポジ型感光性樹脂組成物、パターンの製造方法及び電子部品 |
| JP4692805B2 (ja) * | 2004-06-30 | 2011-06-01 | Ｔｄｋ株式会社 | 磁気検出素子およびその形成方法 |
| JP2006093223A (ja) * | 2004-09-21 | 2006-04-06 | Ulvac Japan Ltd | トンネル磁気抵抗素子の形成方法 |
| KR100642638B1 (ko) | 2004-10-21 | 2006-11-10 | 삼성전자주식회사 | 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들 |
| JP4373938B2 (ja) * | 2005-02-17 | 2009-11-25 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| KR20080055879A (ko) * | 2005-10-07 | 2008-06-19 | 코니카 미놀타 옵토 인코포레이티드 | 셀룰로오스 에스테르 필름의 제조 방법, 셀룰로오스에스테르 필름, 편광판 및 액정 표시 장치 |
| US20080205130A1 (en) * | 2007-02-28 | 2008-08-28 | Freescale Semiconductor, Inc. | Mram free layer synthetic antiferromagnet structure and methods |
| US7881018B2 (en) * | 2007-09-05 | 2011-02-01 | Hitachi Global Storage Technologies Netherlands B.V. | Differential current perpendicular to plane giant magnetoresistive sensor structure having improved robustness against spin torque noise |
| US7656700B2 (en) * | 2007-09-17 | 2010-02-02 | Seagate Technology Llc | Magnetoresistive sensor memory with multiferroic material |
| US9812184B2 (en) | 2007-10-31 | 2017-11-07 | New York University | Current induced spin-momentum transfer stack with dual insulating layers |
| US8449730B2 (en) * | 2009-07-20 | 2013-05-28 | Carnegie Mellon University | Buffer layers for L10 thin film perpendicular media |
| US8890266B2 (en) * | 2011-01-31 | 2014-11-18 | Everspin Technologies, Inc. | Fabrication process and layout for magnetic sensor arrays |
| US9082950B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Increased magnetoresistance in an inverted orthogonal spin transfer layer stack |
| US9082888B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Inverted orthogonal spin transfer layer stack |
| US8982613B2 (en) | 2013-06-17 | 2015-03-17 | New York University | Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates |
| US9263667B1 (en) | 2014-07-25 | 2016-02-16 | Spin Transfer Technologies, Inc. | Method for manufacturing MTJ memory device |
| US9337412B2 (en) | 2014-09-22 | 2016-05-10 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction structure for MRAM device |
| US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
| US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
| WO2016190255A1 (ja) * | 2015-05-22 | 2016-12-01 | 国立研究開発法人科学技術振興機構 | パルス生成装置 |
| US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
| US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
| US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
| US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
| US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
| US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
| US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
| US11119936B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Error cache system with coarse and fine segments for power optimization |
| US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
| US10628316B2 (en) | 2016-09-27 | 2020-04-21 | Spin Memory, Inc. | Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register |
| US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
| US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
| US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
| US11151042B2 (en) | 2016-09-27 | 2021-10-19 | Integrated Silicon Solution, (Cayman) Inc. | Error cache segmentation for power reduction |
| US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
| US11119910B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments |
| US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
| US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
| US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
| US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
| US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
| US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
| US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
| US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
| US10679685B2 (en) | 2017-12-27 | 2020-06-09 | Spin Memory, Inc. | Shared bit line array architecture for magnetoresistive memory |
| US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
| US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
| US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
| US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
| US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
| US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
| US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
| US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
| US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
| US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
| US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
| US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
| US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
| US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
| US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
| US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
| US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
| US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
| US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
| US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
| US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
| US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
| US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
| US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
| US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
| US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US10388861B1 (en) | 2018-03-08 | 2019-08-20 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US20190296223A1 (en) | 2018-03-23 | 2019-09-26 | Spin Memory, Inc. | Methods of Manufacturing Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer |
| US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
| US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
| US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
| US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
| US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
| US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
| US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
| US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3184352B2 (ja) | 1993-02-18 | 2001-07-09 | 松下電器産業株式会社 | メモリー素子 |
| JP2860233B2 (ja) * | 1993-09-09 | 1999-02-24 | 株式会社日立製作所 | 巨大磁気抵抗効果型磁気ヘッドおよびそれを用いた磁気記録再生装置 |
| US6256222B1 (en) * | 1994-05-02 | 2001-07-03 | Matsushita Electric Industrial Co., Ltd. | Magnetoresistance effect device, and magnetoresistaance effect type head, memory device, and amplifying device using the same |
| JP3127777B2 (ja) * | 1994-08-02 | 2001-01-29 | 株式会社日立製作所 | 磁気トランスデューサおよび磁気記録装置 |
| US5835003A (en) * | 1995-09-29 | 1998-11-10 | Hewlett-Packard Company | Colossal magnetoresistance sensor |
| JPH10198927A (ja) * | 1997-01-08 | 1998-07-31 | Nec Corp | 磁気抵抗効果膜およびその製造方法 |
| US5901018A (en) * | 1997-10-24 | 1999-05-04 | International Business Machines Corporation | Magnetic tunnel junction magnetoresistive read head with sensing layer as rear flux guide |
| US6040961A (en) * | 1997-10-27 | 2000-03-21 | International Business Machines Corporation | Current-pinned, current resettable soft AP-pinned spin valve sensor |
| JPH11161921A (ja) * | 1997-12-01 | 1999-06-18 | Nec Corp | 磁気抵抗効果素子およびその製造方法 |
| US6005753A (en) * | 1998-05-29 | 1999-12-21 | International Business Machines Corporation | Magnetic tunnel junction magnetoresistive read head with longitudinal and transverse bias |
| US6023395A (en) * | 1998-05-29 | 2000-02-08 | International Business Machines Corporation | Magnetic tunnel junction magnetoresistive sensor with in-stack biasing |
| US6183859B1 (en) * | 1998-07-20 | 2001-02-06 | Motorola, Inc | Low resistance MTJ |
| US6052263A (en) * | 1998-08-21 | 2000-04-18 | International Business Machines Corporation | Low moment/high coercivity pinned layer for magnetic tunnel junction sensors |
-
2000
- 2000-09-18 JP JP2000281863A patent/JP3891540B2/ja not_active Expired - Fee Related
- 2000-10-25 US US09/695,075 patent/US6480411B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6480411B1 (en) | 2002-11-12 |
| JP2001195878A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3891540B2 (ja) | 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ | |
| JP3680035B2 (ja) | 磁気記録装置及び磁気記録方法 | |
| JP3085663B2 (ja) | メモリー素子に情報を書き込む方法およびメモリー素子から情報を非破壊的に読み出す方法 | |
| JP4568926B2 (ja) | 磁気機能素子及び磁気記録装置 | |
| KR100439288B1 (ko) | 자기저항 효과 메모리 셀에 정보를 기입하거나 판독하는방법 | |
| JP3916908B2 (ja) | 磁気抵抗効果素子、磁気メモリ及び磁気ヘッド | |
| JP4231068B2 (ja) | 磁気ヘッド及び磁気記録装置 | |
| JP4076197B2 (ja) | 磁性素子、記憶装置、磁気再生ヘッド、３端子素子、及び磁気ディスク装置 | |
| KR20000023047A (ko) | 자기 소자, 자기 메모리 디바이스, 자기저항 효과 헤드 및자기 저장 시스템 | |
| JPH11501438A (ja) | 完全閉磁束作用を備える不揮発性磁気抵抗メモリ | |
| JP2004266284A (ja) | Ｍｔｊセンサ及びディスク・ドライブ・システム | |
| JP2003281705A (ja) | 磁気ヘッド、磁気ヘッドジンバルアッセンブリ、磁気記録再生装置及び磁性メモリ | |
| JP2004193595A (ja) | 磁気セル及び磁気メモリ | |
| JP2006073875A (ja) | 磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置、および磁気メモリ | |
| JP2006332340A (ja) | 磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置、および磁気メモリ | |
| JP2004146688A (ja) | 磁気抵抗効果素子、磁気メモリ、及び磁気ヘッド | |
| JP3691898B2 (ja) | 磁気抵抗効果素子、磁気情報読み出し方法、及び記録素子 | |
| JP3977576B2 (ja) | 磁気メモリ装置 | |
| US20090176129A1 (en) | Galvanomagnetic device and magnetic sensor | |
| JP3989368B2 (ja) | 磁気ヘッド及び磁気記録装置 | |
| CN1323386C (zh) | 磁电阻元件、磁头和磁记录/再现装置 | |
| JP2001076479A (ja) | 磁気メモリ素子 | |
| JP2000113666A (ja) | 磁性薄膜メモリ素子および磁性薄膜メモリ | |
| JP2001067862A (ja) | 磁気メモリ素子 | |
| JP2002270922A (ja) | 磁気抵抗素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060801 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |