KR100439288B1 - 자기저항 효과 메모리 셀에 정보를 기입하거나 판독하는방법 - Google Patents

자기저항 효과 메모리 셀에 정보를 기입하거나 판독하는방법 Download PDF

Info

Publication number
KR100439288B1
KR100439288B1 KR10-2002-0065669A KR20020065669A KR100439288B1 KR 100439288 B1 KR100439288 B1 KR 100439288B1 KR 20020065669 A KR20020065669 A KR 20020065669A KR 100439288 B1 KR100439288 B1 KR 100439288B1
Authority
KR
South Korea
Prior art keywords
film
memory cell
effect memory
current
ferromagnetic film
Prior art date
Application number
KR10-2002-0065669A
Other languages
English (en)
Other versions
KR20030011025A (ko
Inventor
오다가와아키히로
사카키마히로시
히라모토마사요시
마츠가와노조무
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20030011025A publication Critical patent/KR20030011025A/ko
Application granted granted Critical
Publication of KR100439288B1 publication Critical patent/KR100439288B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3204—Exchange coupling of amorphous multilayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5616—Multilevel magnetic memory cell using non-magnetic conducting interlayer, e.g. GMR, SV, PSV
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/90—Magnetic feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1121—Multilayer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/32—Composite [nonstructural laminate] of inorganic material having metal-compound-containing layer and having defined magnetic layer

Abstract

자기저항 효과 소자는 제1 강자성막, 제2 강자성막, 및 상기 제1 강자성막과 제2 강자성막간에 개재된 제1 비자성막을 포함한다. 상기 제1 강자성막은 외부 자기장에 의해 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 갖는다. 상기 제1 강자성막은 약 2 nm 이하의 유효 자성 두께를 갖는다.

Description

자기저항 효과 메모리 셀에 정보를 기입하거나 판독하는 방법{Method for writing information to or reading information from a magnetic-resistive effect memory cell}
본 발명은 초소형 자기저항(magneto-resistive) 효과 소자 및 초소형 자기저항 효과 메모리 셀, 복수의 그러한 자기저항 효과 소자 또는 고밀도로 집적된 복수의 자기저항 효과 메모리 셀을 포함하는 MRAM, 및 초소형 자기저항 효과 메모리 셀에 정보 기입 또는 판독을 수행하는 방법에 관한 것이다.
자기저항(MR)막을 사용하는 자기 랜덤 액세스 메모리(MRAM)는 엘. 제이. 쉬위(L. J. Schwee)에 의해, Proc. INTERMAG conf. IEEE Trans. on Magn. Kyoto(1972), 405페이지에 제안되었다. 자기장을 생성하기 위한 전류 라인으로서의 워드라인과 데이터를 판독하기 위해 MR막을 사용하는 센스라인을 포함하는 여러 가지 유형의 MRAM이 연구되어 왔다. 그러한 연구들 중 하나는 에이. 브이. 포옴 등의 IEEE Trans., Magan. 28(1992) 2356페이지에 서술되어 있다. 그러한 메모리 장치들은 일반적으로 약 2%의 MR 변화비를 갖는 이방성 MR 효과(AMR)를 나타내는 NiFe막 등을 사용하며, 따라서 출력신호 레벨은 개선될 필요가 있다.
엠. 엔. 바이비치 등의 Phys. Rev. Lett. 61(198) 2472페이지에는, 비자성막을 통해 서로 교환-결합(exchange-coupled) 자성막들로 형성된 인공 격자막(artificial lattice film)이 거대 MR 효과(GMR)를 보인다는 것을 기재하고 있다. 케이. 티. 엠. 란뮤튜 등의 IEEE Trans., Magn. 29(1993) 2593페이지에는, 반강자성적으로(antiferromagnetically) 서로 교환-결합된 자성막들로 형성된 GMR막을 사용한 MRAM이 제안되어 있다. GMR막은 비교적 큰 MR 변화비를 나타내지만, 큰 자기장이 인가되어야 하며, 정보를 기입 및 판독하는데 AMR막보다 큰 전류가 필요하다는 문제가 있다.
비결합(non-coupling) GRM막의 한 전형적인 형태는 스핀 밸브막(spin valve film)이다. 비. 디니 등의 J. Magn. Mater 93 (1991) 101페이지에는, 반강자성막(antiferromagnetic film)을 사용한 스핀 밸브막이 서술되어 있다. 에이치. 사카키마 등의 Jpn. J. Appl. Phys. 33(1994) L1168페이지에는, 반-경질자성막(semi-hard magnetic film)을 사용한 스핀 밸브막이 기술되어 있다. 이들 스핀 밸브막들은 AMR막에 의해 필요로 하는 만큼이나 작은 자기장을 필요로 하면서도 ARM막보다는 큰 MR 변화비를 나타낸다. 와이. 아이리 등의, Jpn. J. Appln. Phys. 34(1995) L415페이지에는, 반강자성막 또는 경질자성막을 사용한 스핀 밸브막으로 형성된 MRAM에 대해 기술되어 있고 이것은 비파괴 판독(non-destructive read out)(NDRO)을 수행한다.
전술한 GMR막들용으로 사용되는 비자성막은 Cu 등으로 형성된 도전막이다. 상기 비자성막으로서 Al2O3, MgO 등을 사용하는 터널링 GMR막들(TMR)이 활발하게 연구되었으며 TMR막을 사용한 MRAM이 제안되었다.
전류가 GMR막의 표면에 수직으로 흐를 때 제공된 MR 효과(CPPMR)는 전류가 GMR막의 표면에 평행하게 흐를 때 제공되는 MR 효과(CIPMR)보다 큰 것으로 알려져 있다. TMR막은 비교적 큰 임피던스를 갖고 있는 것으로서, 충분히 큰 출력을 제공할 것으로 기대되고 있다.
그렇지만, MRAM 크기 감소로 다음의 문제가 초래된다. 자성막은 통상 약 1nm 내지 약 10nm의 두께를 갖는다. 서브마이크로미터(submicrometers) 정도의 폭을 갖는 MRAM에서, 반-자기장 성분(anti-magnetic field component)의 강도는 무시할 수 없기 때문에, 비교적 큰 자기장이 자성막을 자화시키는데 필요하다. 또한 자성막의 자화상태를 유지하기 위해서 비교적 큰 보자력(magnetic coercive force)이 필요하다. 따라서, 워드 라인들에 흐르는 전류에 의해 발생되는 자기장에 의해 자화를 반전(invert)시키는 것은 어렵다.
본 발명의 일면에 따라, 자기저항 효과 소자는 제1 강자성막, 제2 강자성막, 및 상기 제1 강자성막과 제2 강자성막간에 개재된 제1 비자성막을 포함한다. 상기 제1 강자성막은 외부 자기장에 의해 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 갖는다. 상기 강자성막은 약 2 nm 이하의 유효 자성 두께를 갖는다.
본 발명의 일실시예에서, 제1 강자성막과 제2 강자성막 중 적어도 하나는 그 평면 방향(planar direction)의 자화 방향을 갖는다.
본 발명의 일실시예에서, 상기 제2 강자성막은 XMnSb로 형성되며, 여기서 X는 Ni, Pt, Pd 및 Cu로 구성되는 그룹에서 선택된 적어도 하나의 소자이다.
본 발명의 일실시예에서, 상기 제1 강자성막은, 비정질 자성막과, 상기 제1 비자성막과 접촉하고, 상기 비정질 자성막과 상기 제1 비자성막간에 개재된 제3 강자성막을 포함한다.
본 발명의 일실시예에서, 상기 제3 강자성막은 약 0.2 nm 이상 및 약 2 nm 이하의 두께를 갖는다.
본 발명의 일실시예에서, 상기 제3 강자성막은 약 0.8 nm 이상 또는 약 1.2 nm 이하의 두께를 갖는다.
본 발명의 일실시예에서, 상기 비정질 자성막은 CoFeB 및 CoMnB로 구성되는 그룹에서 선택된 적어도 하나를 포함한다.
본 발명의 일실시예에서, 상기 제1 강자성막은 제2 비자성막, 제4 강자성막, 및 제5 강자성막을 포함한다. 상기 제4 강자성막과 상기 제5 강자성막은 상기 제2 비자성막을 통해 서로 반강자성적으로 교환-결합된다.
본 발명의 일실시예에서, 상기 제4 강자성막과 제5 강자성막은 서로 상이한 포화자화(saturated magnetization)의 강도들을 갖는다.
본 발명의 일실시예에서, 상기 제4 강자성막과 제5 강자성막은 서로 상이한 두께들을 갖는다.
본 발명의 일실시예에서, 상기 제4 강자성막 및 상기 제5 강자성막은 약 2nm 이하의 두께차를 갖는다.
본 발명의 일실시예에서, 상기 제2 비자성막은 Ru로 형성된다.
본 발명의 일실시예에서, 상기 제2 비자성막은 Rh, Ir 및 Re 중 하나로 형성된다.
본 발명의 일실시예에서, 상기 제2 비자성막은 약 0.6nm 이상 및 약 0.8nm 이하의 두께를 갖는다.
본 발명의 일실시예에서, 상기 제4 강자성막 및 상기 제5 강자성막 중 적어도 하나는 Ni, Co 및 Fe로 구성되는 그룹에서 선택된 적어도 하나의 원소를 주성분으로서 함유한다.
본 발명의 일실시예에서, 상기 제4 강자성막 및 상기 제5 강자성막은 서로간에 반-평행(anti-parallel)을 유지하면서 자화회전된다.
본 발명의 일실시예에서, 상기 제2 강자성막은 제3 비자성막, 제6 강자성막, 및 제7 강자성막을 포함한다. 상기 제6 강자성막 및 상기 제7 강자성막은 상기 제3 비자성막을 통해 서로 반강자성적으로 교환-결합된다.
본 발명의 일실시예에서, 상기 제3 비자성막은 Ru로 형성된다.
본 발명의 일실시예에서, 상기 제3 비자성막은 Rh, Ir 및 Re 중 하나로 형성된다.
본 발명의 일실시예에서, 상기 제3 비자성막은 약 0.6nm 이상 및 약 0.8nm 이하의 두께를 갖는다.
본 발명의 일실시예에서, 상기 제6 강자성막 및 상기 제7 강자성막 중 적어도 하나는 Ni, Co 및 Fe로 구성되는 그룹에서 선택된 적어도 하나의 원소를 주성분으로서 함유한다.
본 발명의 일실시예에서, 상기 제1 비자성막은 절연막이다.
본 발명의 일실시예에서, 상기 절연막은 Al2O3, MgO, 탄화물(carbide) 및 질화물(nitride)로 구성되는 그룹에서 선택된 적어도 하나를 함유한다.
본 발명의 다른 일면에 따라, 자기저항 효과 메모리 셀은, 제1 강자성막, 제2 강자성막, 및 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제1 비자성막, 및 상기 적어도 제1 강자성막의 자화회전을 일으키기 위한 적어도 하나의 도전막을 포함한다. 상기 제1 강자성막은 외부 자기장에 의해 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 갖는다. 상기 제1 강자성막은 약 2nm 이하의 유효 자성 두께를 갖는다.
본 발명의 일실시예에서, 상기 제1 강자성막 및 상기 제2 강자성막 중 적어도 하나는 그 평면 방향의 자화방향을 갖는다.
본 발명의 일실시예에서, 상기 제2 강자성막은 XMnSb로 형성되며, 여기서, X는 Ni, Pt, Pd 및 Cu로 구성되는 그룹에서 선택된 적어도 하나의 원소이다.
본 발명의 일실시예에서, 상기 제1 강자성막은 비정질 자성막과, 상기 제1 비자성막에 접촉하고 상기 비정질 자성막과 상기 제1 비자성막간에 개재된 제3 강자성막을 포함한다.
본 발명의 일실시예에서, 상기 제3 강자성막은 약 0.2nm 이상 및 약 2nm 이하의 두께를 갖는다.
본 발명의 일실시예에서, 상기 제3 강자성막은 약 0.8nm 이상 및 약 1.2nm 이하의 두께를 갖는다.
본 발명의 일실시예에서, 상기 비정질 자성막은 CoFeB 및 CoMnB로 구성되는 그룹에서 선택된 적어도 하나를 포함한다.
본 발명의 일실시예에서, 상기 제1 강자성막은 제2 비자성막, 제4 강자성막, 및 제5 강자성막을 포함한다. 상기 제4 강자성막 및 상기 제5 강자성막은 상기 제2 비자성막을 통해 서로 반-강자성적으로 교환-결합된다.
본 발명의 일실시예에서, 상기 제4 강자성막 및 상기 제5 강자성막은 서로 상이한 포화자화의 강도들을 갖는다.
본 발명의 일실시예에서, 상기 제4 강자성막 및 상기 제5 강자성막은 서로 상이한 두께들을 갖는다.
본 발명의 일실시예에서, 상기 제4 강자성막 및 상기 제5 강자성막은 약 2nm 이하의 두께차를 갖는다.
본 발명의 일실시예에서, 상기 제2 비자성막은 Ru로 형성된다.
본 발명의 일실시예에서, 상기 제2 비자성막은 Rh, Ir 및 Re 중 하나로 형성된다.
본 발명의 일실시예에서, 상기 제2 비자성막은 약 0.6nm 이상 및 약 0.8nm 이하의 두께를 갖는다.
본 발명의 일실시예에서, 상기 제4 강자성막 및 상기 제5 강자성막 중 적어도 하나는 Ni, Co 및 Fe로 구성되는 그룹에서 선택된 적어도 하나의 원소를 주성분으로서 함유한다.
본 발명의 일실시예에서, 상기 제4 강자성막 및 상기 제5 강자성막은 서로에 대해 반-평행을 유지하면서 자화회전된다.
본 발명의 일실시예에서, 상기 제2 강자성막은 제3 비자성막, 제6 강자성막, 및 제7 강자성막을 포함한다. 상기 제6 강자성막 및 상기 제7 강자성막은 상기 제3 비자성막을 통해 서로 반-강자성적으로 교환-결합된다.
본 발명의 일실시예에서, 상기 제3 비자성막은 Ru로 형성된다.
본 발명의 일실시예에서, 상기 제3 비자성막은 Rh, Ir 및 Re 중 하나로 형성된다.
본 발명의 일실시예에서, 상기 제3 비자성막은 약 0.6nm 이상 및 약 0.8nm 이하의 두께를 갖는다.
본 발명의 일실시예에서, 상기 제6 강자성막 및 상기 제7 강자성막 중 적어도 하나는 Ni, Co 및 Fe로 구성되는 그룹에서 선택된 적어도 하나의 원소를 주성분으로서 함유한다.
본 발명의 일실시예에서, 상기 제1 비자성막은 절연막이다.
본 발명의 일실시예에서, 상기 절연막은 Al2O3, MgO, 탄화물, 및 질화물로 구성되는 그룹에서 선택된 적어도 하나를 함유한다.
본 발명의 일실시예에서, 적어도 2층 구조체들이 제공되며, 각 층의 구조체는 상기 제1 강자성막, 상기 제2 강자성막, 및 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 상기 제1 비자성막을 포함한다. 상기 적어도 2층 구조체들은 이들 사이에 적어도 하나의 제4 비자성막을 개재하여 적층된다.
본 발명의 일실시예에서, 상기 적어도 2층 구조체들의 상기 제2 강자성막들은 서로 상이한 보자력들을 갖는다.
본 발명의 또 다른 일면에 따라, MRAM은 복수의 위에서 언급한 자기저항 효과 메모리 셀들을 포함한다. 상기 복수의 도전막들은 적어도 하나의 정해진 방향으로 배열된다.
본 발명의 또 다른 일면에 따라, 자기저항 효과 소자는, 제1 강자성막, 제2 강자성, 및 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 비자성막을 포함한다. 상기 제1 강자성막은 외부 자기장에 의해 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 갖는다. 상기 제1 강자성막은 비정질 자성막과, 상기 비자성막에 접촉하고 상기 비정질 자성막과 상기 비자성막 사이에 개재된 제3 강자성막을 포함한다.
본 발명의 일실시예에서, 상기 제1 강자성막 및 상기 제2 강자성막 중 적어도 하나는 그 평면 방향의 자화방향을 갖는다.
본 발명의 일실시예에서, 상기 비자성막은 절연막이다.
본 발명의 또 다른 일면에 따라, 자기저항 효과 소자, 제1 강자성막과, 제2 강자성막, 및 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제1 비자성막을 포함한다. 상기 제1 강자성막은 외부 자기장에 의해 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 갖는다. 상기 제1 강자성막은 제2 비자성막, 제3 강자성막, 및 제4 강자성막을 포함한다. 상기 제3 강자성막 및 상기 제4 강자성막은 상기 제2 비자성막을 통해 서로 반-강자성적으로 교환-결합된다.
본 발명의 일실시예에서, 상기 제1 강자성막 및 상기 제2 강자성막 중 적어도 하나는 그 평면 방향의 자화방향을 갖는다.
본 발명의 일실시예에서, 상기 제3 강자성막 및 상기 제4 강자성막은 서로 상이한 포화자화의 강도들을 갖는다.
본 발명의 일실시예에서, 상기 제3 강자성막 및 상기 제4 강자성막은 서로 상이한 두께들을 갖는다.
본 발명의 일실시예에서, 상기 제3 강자성막 및 상기 제4 강자성막은 서로에 대해 반-평행을 유지하면서 자화회전된다.
본 발명의 일실시예에서, 상기 제2 강자성막은 제3 비자성막, 제5 강자성막, 및 제6 강자성막을 포함한다. 상기 제5 강자성막 및 상기 제6 강자성막은 상기 제3 비자성막을 통해 서로 반-강자성적으로 교환-결합된다.
본 발명의 일실시예에서, 상기 제1 비자성막은 절연막이다.
본 발명에 또 다른 일면에 따라, 자기저항 효과 메모리 셀은, 제1 강자성막, 제2 강자성막, 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제1 비자성막, 및 상기 적어도 제1 강자성막의 자화회전을 일으키기 위한 적어도 하나의 도전막을 포함한다. 상기 제1 강자성막은 외부 자기장에 의해 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 갖는다. 상기 제1 강자성막은 비정질 자성막과, 상기 제1 비자성막에 접촉하고 상기 비정질 자성막과 상기 제1 비자성막간에 개재된제3 비자성막을 포함한다.
본 발명의 일실시예에서, 상기 제1 강자성막 및 상기 제2 강자성막 중 적어도 하나는 그 평면 방향의 자화방향을 갖는다.
본 발명의 일실시예에서, 상기 제1 비자성막은 절연막이다.
본 발명의 일실시예에서, 적어도 2층 구조체들이 제공되며, 각 층의 구조체는 상기 제1 강자성막, 상기 제2 강자성막, 및 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 상기 제1 비자성막을 포함한다. 상기 적어도 2층 구조체들은 이들 사이에 적어도 하나의 제2 비자성막을 개재하여 적층된다.
본 발명의 일실시예에서, 상기 적어도 2층 구조체들의 상기 제2 강자성막들은 서로 상이한 보자력들을 갖는다.
본 발명의 또 다른 일면에 따라, MRAM은 복수의 위에서 언급한 자기저항 효과 메모리 셀들을 포함한다. 상기 복수의 도전막들은 적어도 하나의 정해진 방향으로 배열된다.
본 발명의 또 다른 일면에 따라, 자기 저항 효과 메모리 셀은, 제1 강자성막, 제2 강자성막, 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제1 비자성막, 및 상기 적어도 제1 강자성막의 자화회전을 일으키기 위한 적어도 하나의 도전막을 포함한다. 상기 제1 강자성막은 외부 자기장에 의해 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 갖는다. 상기 제1 강자성막은 제2 비자성막, 제3 강자성막 및 제4 강자성막을 포함한다. 상기 제3 강자성막 및 상기 제4 강자성막은 상기 제2 비자성막을 통해 서로 반-강자성적으로 교환-결합된다.
본 발명의 일실시예에서, 상기 제1 강자성막 및 상기 제2 강자성막 중 적어도 하나는 그 평면 방향의 자화방향을 갖는다.
본 발명의 일실시예에서, 상기 제3 강자성막 및 상기 제4 강자성막은 서로 상이한 포화자화의 강도들을 갖는다.
본 발명의 일실시예에서, 상기 제3 강자성막 및 상기 제4 강자성막은 서로 상이한 두께들을 갖는다.
본 발명의 일실시예에서, 상기 제3 강자성막 및 상기 제4 강자성막은 서로에 대해 반-평행을 유지하면서 자화회전된다.
본 발명의 일실시예에서, 상기 제2 강자성막은 제3 비자성막, 제5 강자성막, 및 제6 강자성막을 포함한다. 상기 제5 강자성막 및 상기 제6 강자성막은 상기 제3 비자성막을 통해 서로 반-강자성적으로 교환-결합된다.
본 발명의 일실시예에서, 상기 제1 비자성막은 절연막이다.
본 발명의 일실시예에서, 적어도 2층 구조체들(two layer structures)이 제공되며, 각 층의 구조체는 상기 제1 강자성막, 상기 제2 강자성막, 및 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 상기 제1 비자성막을 포함한다. 상기 적어도 2층 구조체들은 이들 사이에 적어도 하나의 제4 비자성막을 개재하여 적층된다.
본 발명의 일실시예에서, 상기 적어도 2층 구조체들의 상기 제2 강자성막들은 서로 상이한 보자력들을 갖는다.
본 발명의 또 다른 일면에 따라, MRAM은 복수의 위에서 언급한 자기저항 효과 메모리 셀들을 포함한다. 상기 복수의 도전막들은 적어도 하나의 정해진 방향으로 배열된다.
본 발명의 또 다른 일면에 따라, 자기저항 효과 메모리 셀에 정보를 기록하고 메모리 셀로부터 정보를 판독하는 방법이 제공된다. 상기 자기저항 효과 메모리 셀은 제1 강자성막과, 제2 강자성막, 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제1 비자성막, 및 적어도 하나의 도전막을 포함한다. 상기 제1 강자성막은 외부 자기장에 의해 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 갖는다. 상기 방법은, 상기 적어도 제1 강자성막의 자화회전을 일으키기 위해 상기 적어도 하나의 도전막에 제1 전류를 흐르게 하는 단계로서, 이에 의해 상기 자기저항 효과 메모리 셀에 정보를 기입하는, 상기 제1 전류를 흐르게 하는 단계, 상기 제1 강자성막, 상기 비자성막, 및 상기 제2 강자성막에 제2 전류를 흐르게 하는 단계, 및 상기 적어도 하나의 도전막에, 양의 바이어스 전류와 음의 바이어스 전류의 조합인 제3 전류를 흐르게 하는 단계로서, 이에 의해 상기 제2 전류에 대응하는 전압값을 판독하고 그래서 상기 자기저항 소자 메모리 셀에 기입된 정보를 판독하는, 상기 제3 전류를 흐르게 하는 단계를 포함한다.
본 발명의 일실시예에서, 상기 제3 전류는 상기 제1 강자성막의 자화회전을 일으키지만 상기 제2 강자성막의 자화회전은 일으키지 않는 레벨을 갖는다.
본 발명의 또 다른 일면에 따라, 복수의 자기저항 효과 메모리 셀들을 포함하는 MRAM에 정보를 기록하고 MRAM로부터 정보를 판독하는 방법이 제공된다. 각각의 자기저항 효과 메모리 셀은 제1 강자성막, 제2 강자성막, 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제1 비자성막, 및 적어도 하나의 도전막을 포함한다. 상기 제1 강자성막은 외부 자기장에 의해 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 갖는다. 상기 복수의 도전막들은 적어도 하나의 정해진 방향으로 배열된다. 상기 방법은, 상기 제1 자기저항 효과 메모리 셀의 상기 적어도 제1 강자성막의 자화회전을 일으키기 위해 상기 복수의 자기저항 효과 메모리 셀의 제1 자기저항 효과 메모리 셀의 상기 적어도 하나의 도전막에 제1 전류를 흐르게 하는 단계로서, 이에 의해 상기 자기저항 효과 메모리 셀에 정보를 기입하는, 상기 제1 전류를 흐르게 하는 단계, 및 상기 제1 자기저항 효과 메모리 셀의 상기 제1 강자성막, 상기 비자성막, 및 상기 제2 강자성막에 제2 전류를 흐르게 하는 단계, 및 상기 제1 자기저항 효과 메모리 셀의 상기 적어도 하나의 도전막에, 양의 바이어스 전류와 음의 바이어스 전류의 조합인 제3 전류를 흐르게 하는 단계로서, 이에 의해 상기 제2 전류에 대응하는 전압값을 판독하고, 그래서 상기 제1 자기저항 효과 메모리 셀에 기입된 정보를 판독하는, 상기 제3 전류를 흐르게 하는 단계를 포함한다.
본 발명의 일실시예에서, 상기 제3 전류는 상기 제1 강자성막의 자화회전은 일으키지만 상기 제2 강자성막의 자화회전은 일으키지 않는 레벨을 갖는다.
본 발명의 일실시예에서, 상기 제1 자기저항 효과 메모리 셀 이외의 제2 자기저항 효과 메모리 셀의 상기 적어도 하나의 도전막에 제4 전류를 흐르게 하는 단계를 더 포함하고, 상기 제4 전류는 상기 제1 자기저항 효과 메모리 셀 이외의 제3 자기저항 효과 메모리 셀에 누설되는 자기장을 상쇄시키기 위한 방향으로 흐른다.
본 발명의 일실시예에서, 상기 제2 자기저항 효과 메모리 셀은 상기 제3 자기저항 효과 메모리 셀과 동일하다.
본 발명의 또 다른 일면에 따라, 자기저항 효과 메모리 셀로부터 정보를 판독하는 방법이 제공된다. 상기 자기저항 효과 메모리 셀은 제1 강자성막, 제2 강자성막, 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제1 비자성막, 및 적어도 하나의 도전막을 포함한다. 상기 제1 강자성막은 외부 자기장에 의해 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 갖는다. 상기 방법은, 상기 제1 강자성막, 상기 비자성막, 및 상기 제2 강자성막에 제1 전류를 흐르게 하는 단계, 및 상기 적어도 하나의 도전막에, 양의 바이어스 전류(positive bias current)와 음의 바이어스 전류(negative bias current)의 조합인 제2 전류를 흐르게 하는 단계로서, 이에 의해 상기 제1 전류에 대응하는 전압값을 판독하고 그래서 상기 자기저항 효과 메모리 셀에 기입된 정보를 판독하는, 상기 제2 전류를 흐르게 하는 단계를 포함한다.
본 발명의 일실시예에서, 상기 제2 전류는 상기 제1 강자성막의 자화회전을 일으키지만 상기 제2 강자성막의 자화회전은 일으키지 않는 레벨을 갖는다.
본 발명의 또 다른 일면에 따라, 복수의 자기저항 효과 메모리 셀들을 포함하는 MRAM으로부터 정보를 판독하는 방법이 제공된다. 각각의 자기저항 효과 메모리 셀은 제1 강자성막, 제2 강자성막, 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제1 비자성막, 및 적어도 하나의 도전막을 포함한다. 상기 제1 강자성막은 외부 자기장에 의해 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 갖는다. 상기 복수의 도전막들은 적어도 하나의 정해진 방향으로 배열된다. 상기 방법은, 상기 복수의 자기저항 효과 메모리 셀의 제1 자기저항 효과 메모리 셀의 상기 제1 강자성막, 상기 비자성막, 및 상기 제2 강자성막에 제1 전류를 흐르게 하는 단계, 및 상기 제1 자기저항 효과 메모리 셀의 상기 적어도 하나의 도전막에, 양의 바이어스 전류와 음의 바이어스 전류의 조합인 제2 전류를 흐르게 하는 단계로서, 이에 의해 상기 제1 전류에 대응하는 전압값을 판독하고 그래서 상기 자기저항 효과 메모리 셀에 기입된 정보를 판독하는, 상기 제2 전류를 흐르게 하는 단계를 포함한다.
본 발명의 일실시예에서, 상기 제2 전류는 상기 제1 강자성막의 자화회전은 일으키지만 상기 제2 강자성막의 자화회전은 일으키지 않는 레벨을 갖는다.
본 발명의 일실시예에서, 상기 제1 자기저항 효과 메모리 셀 이외의 제2 자기저항 효과 메모리 셀의 상기 적어도 하나의 도전막에 제3 전류를 흐르게 하는 단계를 더 포함하고, 상기 제3 전류는 상기 제1 자기저항 효과 메모리 셀 이외의 제3 자기저항 효과 메모리 셀에 누설되는 자기장을 상쇄시키기 위한 방향으로 흐른다.
본 발명의 일실시예에서, 상기 제2 자기저항 효과 메모리 셀은 상기 제3 자기저항 효과 메모리 셀과 동일하다.
본 발명의 또 다른 일면에 따라, 자기저항 효과 메모리 셀에 신호의 다중레벨들을 기입하고 메모리 셀로부터 신호의 다중레벨들을 판독하는 방법이 제공된다. 상기 자기저항 효과 메모리 셀은 적어도 2층 구조체들, 상기 적어도 2층 구조체들간에 개재된 적어도 하나의 제1 비자성막, 및 적어도 하나의 도전막을 포함한다. 상기 적어도 2층 구조체들 각각은 제1 강자성막, 제2 강자성막, 및 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제1 비자성막을 포함한다. 상기 제1 강자성막은 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 갖는다. 상기 방법은, 상기 적어도 2층 구조체들 각각의 상기 제1 강자성막 및 상기 제2 강자성막 중 적어도 하나의 자화회전을 일으키기 위해, 또는 상기 적어도 2층 구조체들 각각의 상기 제1 강자성막 및 상기 제2 강자성막 어느 것도 자화회전을 일으키지 않기 위해, 상기 적어도 하나의 도전막에 제1 전류를 일으키는 단계로서, 이에 의해 상기 자기저항 효과 메모리 셀에 신호의 다중레벨들을 기입하는, 상기 제1 전류를 일으키는 단계, 및 상기 적어도 2층 구조체들 각각에 제2 전류를 일으키는 단계로서, 상기 제2 전류에 대응하는 저항값과 기준 저항값을 비교하고, 이에 의해 상기 자기저항 효과 메모리 셀에 기입된 상기 신호의 다중레벨들을 판독하는, 상기 제2 전류를 일으키는 단계를 포함한다.
본 발명의 일실시예에서, 상기 적어도 하나의 도전막에 점진적으로 증가하는 방식으로 상승하는 전류를 흐르게 하는 단계를 더 포함한다.
본 발명의 또 다른 일면에 따라, 자기저항 효과 메모리 셀에 신호의 다중레벨들을 기입하는 방법이 제공된다. 상기 자기저항 효과 메모리 셀은 적어도 2층 구조체들, 상기 적어도 2층 구조체들간에 개재된 적어도 하나의 제1 비자성막, 및 적어도 하나의 도전막을 포함한다. 상기 적어도 2층 구조체들 각각은 제1 강자성막, 제2 강자성막, 및 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제1 비자성막을 포함한다. 상기 제1 강자성막은 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 갖는다. 상기 방법은, 상기 적어도 2층 구조체들 각각의 상기 제1 강자성막 및 상기 제2 강자성막 중 적어도 하나의 자화회전을 일으키기 위해, 또는상기 적어도 2층 구조체들 각각의 상기 제1 강자성막 및 상기 제2 강자성막 어느 것도 자화회전을 일으키지 않기 위해, 상기 적어도 하나의 도전막에 제1 전류를 흐르게 하는 단계로서, 이에 의해 상기 자기저항 효과 메모리 셀에 신호의 다중레벨들을 기입하는 단계를 포함한다.
본 발명의 또 다른 일면에 따라, 자기저항 효과 메모리 셀로부터 신호의 다중 레벨들을 판독하는 방법이 제공된다. 상기 자기저항 효과 메모리 셀은 적어도 2층 구조체들, 상기 적어도 2층 구조체들간에 개재된 적어도 하나의 제1 비자성막, 및 적어도 하나의 도전막을 포함한다. 상기 적어도 2층 구조체들 각각은 제1 강자성막, 제2 강자성막, 및 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제2 비자성막을 포함한다. 상기 제1 강자성막은 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 갖는다. 상기 방법은, 상기 적어도 2층 구조체들 각각에 제1 전류를 흐르게 하는 단계로서, 상기 제1 전류에 대응하는 저항값과 기준 저항값을 비교하고, 이에 의해 상기 자기저항 효과 메모리 셀에 기입된 상기 신호의 다중레벨들을 판독하는, 상기 제1 전류를 흐르게 하는 단계를 포함한다.
본 발명의 일실시예에서, 상기 적어도 하나의 도전막에 점진적으로 증가하는 방식으로 상승하는 전류를 흐르게 하는 단계를 더 포함한다.
본 발명의 또 다른 일면에 따라, 복수의 자기저항 효과 메모리 셀을 포함하는 MRAM에 신호의 다중레벨들을 기입하고 MRAM으로부터 신호의 다중레벨들을 판독하는 방법이 제공된다. 각각의 자기저항 효과 메모리 셀은 적어도 2층 구조체들, 상기 적어도 2층 구조체들간에 개재된 적어도 하나의 제1 비자성막, 및 적어도 하나의 도전막을 포함한다. 상기 적어도 2층 구조체들 각각은 제1 강자성막, 제2 강자성막, 및 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제1 비자성막을 포함한다. 상기 제1 강자성막은 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 갖는다. 상기 복수의 도전막은 적어도 하나의 정해진 방향으로 배열된다. 상기 방법은 상기 제1 자기저항 효과 메모리 셀의 상기 적어도 2층 구조체들 각각의 상기 제1 강자성막 및 상기 제2 강자성막 중 적어도 하나의 자화회전을 일으키기 위해, 또는 상기 복수의 자기저항 효과 메모리 셀들 중 제1 자기저항 효과 메모리 셀의 상기 적어도 2층 구조체들 각각의 상기 제1 강자성막 및 상기 제2 강자성막 어느 것도 자화회전을 일으키지 않기 위해, 상기 제1 자기저항 효과 메모리 셀의 상기 적어도 하나의 도전막에 제1 전류를 흐르게 하는 단계로서, 이에 의해 상기 제1 자기저항 효과 메모리 셀에 신호의 다중레벨들을 기입하는, 상기 제1 전류를 흐르게 하는 단계, 및 상기 제1 자기저항 효과 메모리 셀의 상기 적어도 2층 구조체들 각각에 제2 전류를 흐르게 하는 단계로서, 상기 제2 전류에 대응하는 저항값과 기준 저항값을 비교하고, 이에 의해 상기 제1 자기저항 효과 메모리 셀에 기입된 상기 신호의 다중레벨들을 판독하는, 상기 제2 전류를 흐르게 하는 단계를 포함한다.
본 발명의 일실시예에서, 상기 적어도 하나의 도전막에 점진적으로 증가하는 방식으로 상승하는 전류를 흐르게 하는 단계를 더 포함한다.
본 발명의 일실시예에서, 상기 제1 자기저항 효과 메모리 셀 이외의 제2 자기저항 효과 메모리 셀의 상기 적어도 하나의 도전막에 제3 전류를 흐르게 하는 단계를 더 포함하고, 상기 제3 전류는 상기 제1 자기저항 효과 메모리 셀 이외의 제3 자기저항 효과 메모리 셀에 누설되는 자기장을 상쇄시키기 위한 방향으로 흐른다.
본 발명의 일실시예에서, 상기 제2 자기저항 효과 메모리 셀은 상기 제3 자기저항 효과 메모리 셀과 동일하다.
본 발명의 또 다른 일면에 따라, 복수의 자기저항 효과 메모리 셀을 포함하는 MRAM에 신호의 다중레벨들을 기입하는 방법이 제공된다. 상기 자기저항 효과 메모리 셀은 적어도 2층 구조체들, 상기 적어도 2층 구조체들간에 개재된 적어도 하나의 제1 비자성막, 및 적어도 하나의 도전막을 포함한다. 상기 적어도 2층 구조체들 각각은 제1 강자성막, 제2 강자성막, 및 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제2 비자성막을 포함한다. 상기 제1 강자성막은 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 갖는다. 상기 복수의 도전막은 적어도 하나의 정해진 방향으로 배열된다. 상기 방법은, 제1 자기저항 효과 메모리 셀의 상기 적어도 2층 구조체들 각각의 상기 제1 강자성막 및 상기 제2 강자성막 중 적어도 하나의 자화회전을 일으키기 위해, 또는 상기 복수의 자기저항 효과 메모리 셀들 중 제1 자기저항 효과 메모리 셀의 상기 적어도 2층 구조체들 각각의 상기 제1 강자성막 및 상기 제2 강자성막 어느 것도 자화회전을 일으키지 않기 위해, 상기 제1 자기저항 효과 메모리 셀의 상기 적어도 하나의 도전막에 제1 전류를 흐르게 하는 단계로서, 이에 의해 상기 제1 자기저항 효과 메모리 셀에 신호의 다중레벨들을 기입하는 단계를 포함한다.
본 발명의 일실시예에서, 상기 방법은, 상기 제1 자기저항 효과 메모리 셀이외의 제2 자기저항 효과 메모리 셀의 상기 적어도 하나의 도전막에 제2 전류를 흐르게 하는 단계를 더 포함하고, 상기 제2 전류는 상기 제1 자기저항 효과 메모리 셀 이외의 제3 자기저항 효과 메모리 셀에 누설되는 자기장을 상쇄시키기 위한 방향으로 흐른다.
본 발명의 일실시예에서, 상기 제2 자기저항 효과 메모리 셀은 상기 제3 자기저항 효과 메모리 셀과 동일하다.
본 발명의 또 다른 일면에 따라, 복수의 자기저항 효과 메모리 셀을 포함하는 MRAM로부터 신호의 다중레벨들을 판독하는 방법이 제공된다. 상기 자기저항 효과 메모리 셀은 적어도 2층 구조체들, 상기 적어도 2층 구조체들간에 개재된 적어도 하나의 제1 비자성막, 및 적어도 하나의 도전막을 포함한다. 상기 적어도 2층 구조체들 각각은 제1 강자성막, 제2 강자성막, 및 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제2 비자성막을 포함한다. 상기 제1 강자성막은 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 갖는다. 상기 복수의 도전막들은 적어도 하나의 정해진 방향으로 배열된다. 상기 방법은, 상기 제1 자기저항 효과 메모리 셀의 상기 적어도 2층 구조체들 각각에 제1 전류를 흐르게 하는 단계로서, 상기 제1 전류에 대응하는 저항값과 기준 저항값을 비교하고, 이에 의해 상기 제1 자기저항 효과 메모리 셀에 기입된 상기 신호의 다중레벨들을 판독하는, 상기 제1 전류를 흐르게 하는 단계를 포함한다.
본 발명의 일실시예에서, 상기 적어도 하나의 도전막에 점진적으로 증가하는 방식으로 상승하는 전류를 흐르게 하는 단계를 더 포함한다.
본 발명의 일실시예에서, 상기 제1 자기저항 효과 메모리 셀 이외의 제2 자기저항 효과 메모리 셀의 적어도 하나의 도전막에 제2 전류를 흐르게 하는 단계를 더 포함하고, 상기 제2 전류는 상기 제1 자기저항 효과 메모리 셀 이외의 제2 자기저항 효과 메모리 셀에 누설되는 자기장을 상쇄시키기 위한 방향으로 흐른다.
본 발명의 일실시예에서, 상기 제2 자기저항 효과 메모리 셀은 상기 제3 자기저항 효과 메모리 셀과 동일하다.
본 발명의 일면에 따라, 외부 자기장에 의해 자화방향이 상대적으로 용이하게 회전가능한 자유층(free layer)은, 얇아도 작은 보자력을 갖는 강자성막, 및 비정질막을 포함한다. 본 발명의 또 다른 면에 따라, 자유층은 서로에 대해 반-강자성적으로 교환-결합되는 강자성막들을 포함하는 합성 강자성막을 포함한다.
따라서, 여기 기술된 발명은, 강자성막을 포함하며 상기 강자성막의 반-자성(anti-magnetic) 성분의 강도가 감소되는 결과로서 충분히 용이하게 동작가능한 초소형 자기저항 효과 소자, 초소형 자기저항 효과 메모리 셀, 복수의 그러한 자기저항 효과 소자들 또는 고밀도로 집적된 복수의 자기저항 효과 메모리 셀들을 포함하는 MRAM, 및 초소형 자기저항 효과 메모리 셀에 정보를 기입하고 또는 판독하는 방법을 제공하는 이점들을 가능하게 한다.
본 발명의 이들 및 그외 이점은 첨부한 도면을 참조하여 다음의 상세한 설명을 읽고 이해할 때 당 분야에 숙련된 자들에게 명백하게 될 것이다.
도 1은 본 발명에 따른 제1 예에서 MR 효과 메모리 셀의 단면도.
도 2a 및 2b는 제1 예에서 MR 효과 메모리 셀의 동작원리를 예시한 도면.
도 3은 본 발명에 따른 제2 예에서 MR 효과 메모리 셀의 단면도.
도 4a 내지 4c는 제2 예에서 MR 효과 메모리 셀의 동작원리를 예시한 도면.
도 5a는 본 발명에 따른 제3 예에서 MRAM의 평면도.
도 5b는 도 5a에 도시한 MRAM의 부분 실사도.
도 5c는 도 5a에 도시된 MRAM 의 예시적 부분 단면도.
도 6a는 제3 예에서 MR 효과 메모리 셀의 단면도.
도 6b는 제3 예에서 MR 효과 메모리 셀의 평면도.
도 7a 내지 도 7d는 본 발명에 따른 제4예에서 MR 효과 메모리 셀의 단면도.
도 8a 내지 8d는 본 발명에 따른 제5 예에서 MR부의 단면도.
도 8e 내지 8g는 본 발명에 따른 제5 예에서 MR부의 소프트 자성막에서 강자성막의 이방체도.
도 9a 및 도 9b는 본 발명에 따른 제6예에서 MR 효과 메모리 셀의 동작을 예시한 그래프.
도 10a 및 도 10b는 본 발명에 따른 제7예에서 MR 효과 메모리 셀의 동작을 예시한 그래프.
도 11a 및 도 11b는 본 발명에 따른 제9예에서 MR 효과 메모리 셀의 동작을 예시한 그래프.
도 12a는 본 발명에 따른 제14 예에서 MRAM의 구성도.
도 12b는 도 12a에 도시한 MRAM의 예시적 부분 실사도.
도 12c, 12d, 및 12e는 도 12a에 도시한 MRAM의 예시적 부분 실사도.
도 12f는 도 12a에 도시된 MRAM 의 평면도.
도 13은 본 발명에 따른 제20예에서 MR 효과 메모리 셀의 동작을 예시한 그래프.
도 14는 제20 예에서 MR 효과 메모리 셀의 별모양 형태의 자기장 곡선도.
도 15a는 제20 예에서 MRAM의 구성도.
도 15b는 제20예에서 MRAM의 평면도.
도 16a는 본 발명에 따른 제21 예에서 MR 효과 헤드의 부분 실사도.
도 16b는 도 16a에 도시한 MR 효과 헤드의 단면도.
도 17a는 제21 예에서 자기 디스크장치의 평면도.
도 17b는 도 17a에 도시한 자기 디스크 장치의 단면도.
*도면의 주요부호에 대한 설명
100 : MR부 110 : 경질자성막
120 : 비자성 절연막
501 : 양의 펄스 전류 502 : 음의 펄스 전류
1000 : 메모리 셀
이하, 첨부한 도면들을 참조하여 예를 들어 본 발명을 기술한다.
(예 1)
도 1은 본 발명에 따른 제1 예에서 MR 효과 메모리 셀(1000)의 단면도이다.
MR 효과 메모리 셀(1000)은 경질자성막을 사용하는 스핀 밸브형 MR 효과 메모리 셀(이하, "HM 스핀 밸브형 MR 효과 메모리 셀"이라 칭함)이다.
MR 효과 메모리 셀(1000)은 MR부(100), 도전막들(140, 150, 170), 및 절연막(160)을 포함한다. 도전막들(140, 150)은 MR 효과 메모리 셀(1000)이 MRAM과 일체화될 때 각각 센스라인 및 비트라인 부분으로서 작용하거나 또는 그 반대로 작용한다. 도전막(170)은 MR 효과 메모리 셀(1000)이 MRAM과 일체화될 때 워드라인 부분으로서 작용한다. MR부(100)는 경질자성막(110)(제2 강자성막), 비자성 절연막(120), 및 연질자성막(130)(제1 강자성막)을 포함한다. 연질자성막(130)은 경질자성막(110)보다는 용이하게 외부 자기장에 의해 자화-회전된다. MR부(100)는 도전막들(140, 150)에 전기적으로 접속된다. 도전막(170)은 MR부(100) 위에 제공되며, 이들 사이에 절연막(160)이 개재된다.
본 명세서에 첨부된 도면들에서, 자성막들에 도시된 화살표들은 각각의 자성막들의 자화 방향을 나타낸다. 각각의 자성막의 자화 방향은 도면에 도시된 자화 방향에 제한되는 것은 아니며 다양한 예에서 변경가능하다. 자화 방향은 기입 동작 및 판독 동작에 의해서도 변경될 수 있다.
MR 효과 메모리 셀(1000)은 다음과 같이 동작한다. 정보는 도전막(170)(워드라인)에 흐르는 전류에 의해 발생된 자기장에 의해 경질자성막(110)의 자화반전(magnetization inversion)을 일으켜 기입된다. 경질자성막(110)의 자화반전을 일으키지 않고 연질자성막(130)의 자화반전을 일으킴으로써 정보가 판독된다. 자기장은 도전막(170)에 이외에 센스라인으로서 작용하는 도전막(140 또는 150)에 전류를 흐르게 함으로써 발생된다. 이 경우, 복수의 도전막들(140) 또는 도전막들(150)로 형성된 센스 라인 및 복수의 도전막들(170)로 형성된 워드 라인은 서로 수직으로 되는 것이 양호하다.
그러한 정보 기입 및 판독 동작은 MR 효과 메모리 셀(1000)의 비파괴 판독(non-destructive read out)(NDRO)을 실현한다. 이 경우, 자화반전은 2개의 자기장 강도 임계값들, 즉 경질자성막(110)의 보자력 및 연질자성막(130)의 보자력에 각각 대응하는 기입 임계값 Hh 및 판독 임계값 Hs을 필요로 한다.
도 2a 및 2b는 MR 효과 메모리 셀(1000)의 동작 원리를 도시한 것이다. 신호 또는 데이터는 다음과 같이 MR 효과 메모리 셀(1000)에 기입된다. 양의 펄스 전류(501) 또는 음의 펄스 전류(502)를 도전막(170)에 흐르게 함으로써, 경질자성막(110)의 보자력에 대응하는 기입임계값 Hh를 초과하는 자기장을 경질자성막(110)에 인가하고, 그래서 경질자성막(110)의 자화반전이 일어나게 한다. 신호의 레벨, 즉 "1" 또는 "0"은 경질자성막(110)의 자화방향에 대응하여 기입된다.
상기 기입 신호 또는 데이터는 다음과 같이 판독된다. 정전류가 도전막(140, 150)에 흐르는 동안, 약한 펄스 전류를 도전막(170)에 흐르게 하고, 그래서 연질자성막(130)의 보자력에 대응하는 임계값 Hs 이상이고 경질자성막(110)의 보자력에 대응하는 임계값 Hh 이하의 강도를 갖는 자기장을 발생한다. 상기 신호는 연질자성막(130)의 자화반전이 일어났는지의 여부를 결정함으로써 판독된다. 구체적으로, 신호의 레벨, 즉 데이터 저장 상태는 도전막(140, 150)을 통해 MR부(100)의 저항값 변화를 모니터링함으로써 "1" 또는 "0"인 것으로 식별된다.
MR 효과 메모리 셀(1000)이 "1"의 데이터 저장 상태에 있는 동안 양의 펄스 전류(501)와 유사한 전류를 도전막(170)에 흐르게 할 때(도 2b), MR부(100)의 저항값은 변하지 않는다. MR 효과 메모리 셀(1000)이 "0"의 데이터 저장 상태에 있는 동안 양의 펄스 전류(501)와 유사한 전류를 도전막(170)에 흐르게 할 때(도 2a), MR부(100)의 저항은 증가한다. 음의 펄스 전류(502)와 유사한 전류를 도전층(170)에 흐르게 할 때, 그 결과는 상기한 바와는 반대로 된다.
MR 효과 메모리 셀(1000)이 "1"의 데이터 저장 상태에 있는 동안 음의 펄스와 양의 펄스의 조합을 갖는 펄스 전류(503)를 도전막(170)에 흐르게 할 때, MR부(100)의 저항값은 0에서 양의 값으로 변한다. 따라서, 변화비(ΔR1/Δt)는 양이 된다. 반대로, MR 효과 메모리 셀(1000)이 "0"의 데이터 저장 상태에 있는 동안 펄스 전류(503)를 도전막(170)에 흐르게 할 때, 변화비(ΔR1/Δt)는 음이 된다. 상기 펄스 전류(503)는, 경질자성막(110)의 자화를 반전시키지는 않지만 연질자성막(130)의 자화는 반전시킬 수 있는 레벨을 갖는다는 것에 유념하라.
전술한 동작 원리에 따라 MR 효과 메모리 셀(1000)로부터 신호를 판독할 수 있게 된다. MR 효과 메모리 셀(1000)과 같은 HM 스핀 밸브형 MR 효과 메모리 셀에서, 경질자성막(110)의 자화 상태는, 신호를 판독하고 있는 동안 변하지 않으며 따라서 NDRO가 가능하다.
경질자성막(110) 대신으로 반-경질자성막을 사용할 수 있다.
경질자성막(110) 및 연질자성막(130)은 서로 대향하여 놓일 수 있다.
특히 자기장을 MR부(100)에 인가시키는데 상기 도전막(170)을 사용할 때, 상기 연질자성막(130)은 도전막(170)에 가능한 가깝게 양호하게 위치된다.
본 문헌에서는, 정전류가 인가되는 동안 발생하는 저항값의 변화가 전압 변화로서 검출되는, 소위 정전류 모드의 예를 설명한다. 대안적으로, 정전압이 인가되는 동안 발생하는 전류 레벨의 변화가 전류 변화로서 검출되는, 소위 정전압 모드가 사용가능하다.
MR 효과 메모리 셀(1000)의 구조는 MR 효과 소자로서 사용할 수 있다. MR 효과 소자는 자기헤드로서 사용할 수 있으며, 기록 매체 등으로부터 인가된 자기장은 MR부(100)에 의해서 감지된다. 도전막(170)은 MR 효과 소자가 자기헤드로서 사용될 때 제거될 수 있다.
(예 2)
도 3은 본 발명에 따른 제2 예에서 MR 효과 메모리 셀(2000)의 단면도이다. 본 명세서를 통해, 도면과 관련해서 앞에서 논한 동일 구성요소들에 대해 동일 참조부호를 기재하였으므로 이의 상세한 설명은 생략한다.
MR 효과 메모리 셀(2000)은 반강자성막을 사용한 스핀 밸브형 MR 효과 메모리 셀(이하, "AF 스핀 밸브형 MR 효과 메모리 셀"이라 칭함)이다.
MR 효과 메모리 셀(2000)은 MR부(101), 도전막들(141, 150, 170), 및 절연막(160)을 포함한다. 도전막들(141 및 150)은 MR 효과 메모리 셀(2000)이MRAM과 일체화될 때 각각 센스라인 및 비트라인 부분으로서 작용하거나 또는 그 반대로 작용한다. 도전막(170)은 MR 효과 메모리 셀(2000)이 MRAM과 일체화될 때 워드라인의 일부로서 작용한다. MR부(101)는 반강자성막(180), 반강자성막(180)에 교환-결합된 강자성막(190)(제2 강자성막), 비자성 절연막(120), 및 연질자성막(130)(제1 강자성막)을 포함한다. MR부(101)는 도전막들(140, 150)에 전기적으로 접속된다. 연질자성막(130)은 강자성막(130)보다는 용이하게 외부 자기장에 의해 자화-회전된다.
도전막(170)(워드라인)에 흐르는 전류에 의해 발생된 자기장은 강자성막(190)에 자화반전을 일으키지 않고 자기절연막(120)에 의해 강자성막(130)과 자성적으로 분리된 연질자성막(130)에만 자화반전을 일으킨다. 따라서, 정보 기입 및 판독은 연질자성막(130)의 자화반전에 의해서만 수행된다. 그러므로, NDRO를 실현하기는 어렵지만, 자화반전을 일으키는데 단지 하나의 자기장 임계값이 필요하므로 동작원리는 간단하다.
도 4a 및 4b는 MR 효과 메모리 셀(2000)의 동작 원리를 도시한 것이다.
강자성막(190)은 반강자성막(180)에 교환-결합되어 있고, 강자성막(190)의 자화는 한 방향으로 고정된다.
신호 또는 데이터는 다음과 같이 MR 효과 메모리 셀(2000)에 기입된다. 양의 펄스 전류(511) 또는 음의 펄스 전류(512)를 자성막(170)에 흐르게 함으로써 연질자성막(130)의 보자력에 대응하는 판독임계값 Hs 이상의 자기장을 연질자성막(130)에 인가하고, 그래서 연질자성막(130)의 자화반전이 일어난다. 신호의 레벨, 즉 "1" 또는 "0"은 연질자성막(110)의 자화방향에 대응하여 기입된다.
상기 기입 신호 또는 데이터는 다음과 같이 판독된다. 정전류가 도전막들(141 및 150)에 흐르는 동안(도 3), 양 또는 음의 약한 펄스 전류를 도전막(170)에 흐르게 함으로써, 연질자성막(130)의 보자력에 대응하는 임계값 Hs 이상인 강도를 갖는 자기장을 발생시킨다. 상기 신호는 연질자성막(130)의 자화반전이 일어났는지의 여부를 결정함으로써 판독된다. 구체적으로, 데이터 저장 상태는 도전막들(141 및 150)을 통해 MR부(101)의 저항값 변화를 모니터링함으로써 "1" 또는 "0"인 것으로 식별된다.
MR 효과 메모리 셀(2000)이 "1"의 데이터 저장 상태에 있는 동안 양의 펄스 전류(513)를 도전막(170)에 흐르게 할 때(도 4b), MR부(101)의 저항은 변하지 않는다(ΔR2=0). MR 효과 메모리 셀(2000)이 "0"의 데이터 저장 상태에 있는 동안 양의 펄스 전류(513)를 도전막(170)에 흐르게 할 때(도 4b), MR부(101)의 저항이 변한다(ΔR2≠0). 음의 펄스 전류(도시되지 않음)를 도전층(170)에 흐르게 할 때, 그 결과는 상기한 바와는 반대로 된다. 상기 펄스 전류(513)는 경질자성막(190)의 자화를 반전시키지는 않지만 연질자성막(130)의 자화는 반전시킬 수 있는 레벨을 갖는다는 것에 유념하라.
전술한 동작 원리에 따라 MR 효과 메모리 셀(2000)로부터 신호를 판독할 수 있게 된다. MR 효과 메모리 셀(2000)과 같은 AF 스핀 밸브형 MR 효과 메모리 셀에서, 기입되어 있던 신호는 이 신호가 판독될 때 파괴된다. 따라서, NDRO는 실현되기 어려우나 불가능한 것은 아니다. NDRO를 실현하는 방법을 이하 도 4c를 참조하여 기술한다.
MR부(101)의 저항값과 기준 저항값(R1)간의 차((ΔR3)를 검출하는 방법에 의해 신호를 판독할 때, 신호의 상태, 즉 "1" 또는 "0"은 도전막(170)에 펄스 전류를 흐르게 하지 않고도 판독될 수 있다. 기입되는 신호는 이 경우에 판독될 때 파괴되지 않기 때문에, NDRO를 실현할 수 있다. 양호하게도 기준 저항값(R1)은 MR부(101)의 저항의 값의 가변범위 내의 값이다. 복수의 MR 효과 메모리 셀들을 집적하였을 때, 복수의 MR 효과 메모리 셀들 중 하나의 셀의 저항값은 기준 저항값(R1)으로서 양호하게 사용된다.
반강자성막(180)으로서 자화 회전 방지막을 사용할 수 있다.
강자성막(190) 및 연질자성막(130)은 서로 대향하여 위치될 수 있다.
MR 효과 메모리 셀(2000)의 구조는 제1 예에서처럼 MR 효과 소자로서 사용할 수 있다.
제1 예에서 MR 효과 메모리 셀(1000)의 경질자성막(110) 및 제2 예에서 MR 효과 메모리 셀(2000)의 강자성막(190)은 MR 효과 소자의 핀 층(pinned layer)에 대응한다. 경질자성막(110) 및 강자성막(190)용으로 적합한 금속 및 합금 물질은 Co, Co-Fe, Ni-Fe 및 Ni-Fe-Co를 포함한다. 구체적으로, Co 및 Co-Fe합금은 높은 MR비를 얻는데 적합하며, 따라서 경질자성막(110) 또는 강자성막(190)과 비자성 절연막(120)간의 계면(interface)에 Co가 농후한 물질(Co-rich material)이 양호하게사용된다.
XMnSb(X는 양호하게 Ni, Pt, Pd, Cu로 구성되는 그룹으로부터 선택되는 적어도 하나의 원소이다)는 충분히 높은 자기 분극비(magnetic polarization ratio)를 가지며 따라서 MR 효과 소자에 사용될 때 충분히 높은 MR비를 제공한다.
경질자성막(110) 및 강자성막(190)용으로 사용되는 적합한 산화자기 물질들은 MFe2O4(M은 양호하게 Fe, Co 및 Ni로 구성되는 그룹에서 선택된 적어도 하나의 원소이다)를 포함한다. MFe2O4는 상대적으로 높은 온도를 견딜 수 있는 강자성체이다. Co-농후 또는 Ni-농후 MFe2O4는 Fe-농후 MFe2O4보다 높은 저항값을 갖는다. 원하는 특성들을 갖는 경질자성막(110) 및 강자성막(190)은 성분들의 조성비(composition ratio)를 조정함으로써 얻어질 수 있다.
경질자성막(110) 및 강자성막(190)은 약 1nm 이상 및 약 10nm 이하의 두께를 양호하게 갖는다.
강자성막(190)과 접촉하는 반강자성막(180)으로서 사용된 자화회전 방지막은 예를 들면 Ir-Mn, Rh-Mn, Ru-Mn, 또는 Cr-Pt-Mn과 같은 비정규의 합금(irregular alloy)으로 형성될 수 있다. 자화회전 방지막이 자기장 내에서 형성될 때, 자화회전 방지막은 MR 효과 메모리 셀(2000)의 제조공정을 단순화시키는 강자성막(190)에 교환-결합될 수 있다. 자화회전 방지막용으로 사용할 수 있는 전형적인 정규의 합금(regular alloy)은 Ni-Mn 및 Pt-(Pd)-Mn을 포함한다. 이들 정규의 합금은 정규화를 위해 열처리될 필요가 있으며, 열에 대한 충분한 수준의 안정성을 가져야 한다. 정규의 합금 중에서, Pt-Mn이 특히 양호하다. 예시적으로 사용할 수 있는 산화물 물질은 Fe2O3, NiO, 또는 LTO3(L은 Ce를 제외한 희토류 원소(rare earth element)이며 T는 Fe, Cr, Mn 또는 Co이다)를 포함한다. 상대적으로 저레벨의 전도성을 갖는 이들 물질을 사용할 때, 도전막(141)은 도 3에 도시된 바와 같이 강자성막(190)과 직접 접촉되도록 양호하게 위치된다.
제1 및 제2 예에서 MR 효과 메모리 셀(1000, 2000)의 연질자성막(130)은 MR 효과 소자의 자유층에 대응한다. 연질자성막(130)에 예시적으로 적합한 물질들은 Co, Co-Fe, Ni-Fe, 및 Ni-Fe-Co 합금을 포함한다. 양호한 Ni-Fe-Co 합금은 Ni-농후인 NixFeyCoz(0.6 ≤x ≤0.9, 0 ≤y ≤0.3, 0 ≤z ≤0.4), 및 Co-농후인 Nix'Fez'Coy'(0 ≤x' ≤0.4, 0.2 ≤y' ≤0.5, 0.2 ≤z' ≤0.95)을 포함한다.
전술한 조성을 갖는 합금들은 센서들 또는 MR헤드들용에서 요구되는 낮은 자성 왜곡(magnetic distortion)(1 x 10-5)을 갖는다.
<예 3 내지 예 20>
일반적으로, 강자성막의 자화방향이 막의 평면 방향이고, w는 막의 평면크기이며, d는 막의 두께일 때, 강자성막의 평면 방향으로 지향된 외부 자기장과 동일한 방향에 있는 강자성막 내의 반-자기장 성분(anti-magnetic field component)의 강도는 d/w이 증가함에 따라 증가한다. 환언하면, MR 효과 소자의 크기가 MRAM의 집적도에 따라 감소됨에 따라, 강자성막의 반-자기장 성분의 강도는 증가한다. 그래서, 강자성막을 자화하기 위해 보다 강한 자기장이 필요하다. 자화된 상태를 안정화하기 위해 보다 큰 보자력이 필요하다. 결국, 워드라인을 통해 흐르는 전류에 의해 발생되는 자기장에 의한 자화반전은 더 어렵게 된다.
상술한 바로부터 알 수 있듯이, MR 효과 소자의 폭이 서브마이크론 정도로 작을 때, 강자성막의 반-자기장 성분은 무시할 수 없다. 따라서, 강자성막을 자화하기 위해 보다 강한 자기장이 필요하다.
본 발명에 따라, 외부 자기장에 의해 자화방향이 상대적으로 용이하게 회전가능한 자유층은, 얇을지라도 작은 보자력을 갖는 강자성막, 및 비정질막을 포함한다. 대안으로, 자유층은 반강자성적으로 서로 교환-결합되는 강자성막을 포함하는 합성된 강자성막을 포함한다. 그러한 구조를 갖도록 자유층을 형성함으로써, 초소형의 MR 효과 메모리 셀 또는 소자를 제공할 수 있으며, 앞의 예에서 기술된 바와 같이, 고밀도로 집적된 복수의 그러한 MR 효과 메모리 셀이 또한 제공될 수 있다.
(예3)
도 5a는 본 발명에 따른 제3 예에서 MRAM(3000)의 부분 평면도이며, 도 5b는 MRAM(3000)의 부분 실사도이다.
MRAM(3000)은 매트릭스로 배열된 제1 예의 복수의 MR 효과 메모리 셀들(1000) 또는 제2 예의 복수의 MR 효과 메모리 셀들(2000)을 포함한다. MR 효과 메모리 셀(1000, 2000)은 CPPMR 소자들이다.
본 문헌에서, MR부(100 또는 101)는 프리즘 형태를 가지지만 원형의 원통형, 타원형의 원통형, 절단된 원뿔형 또는 절단된 피라미드형을 가질 수도 있다. 도전막(140)에 접촉하고 있는 MR부(140 또는 141)의 전면은 L1〉 W1의 관계를 가지며, 여기서, L1은 폭을 나타내고 W1은 도 5b에 도시된 바와 같이 길이를 나타내어 이방체 모양을 제공한다.
도 5c는 MR부(100 또는 101)에 자기장을 효과적으로 보다 양호하게 인가할 수 있는 도전막(170)의 양호한 단면 모양을 도시하는 단면도이다. 문자 h 및 h' 각각은 MR부(100 또는 101)와 마주하는 단면의 한 측면 및 다른 측면에 의해 생기는 각도를 나타낸다. 양호하게, 각 h 및 h' 중 적어도 하나는 예각(acute angle)이다.
도 5c에 도시된 바와 같이, 도전막(170)의 단면 모양으로 인해, 상기 도전막(170)에 일정한 밀도로 흐르는 전류는, 도전막(170)의 나머지 부분보다도 MR부(100 또는 101)의 근처에서 더 많은 양이 흐른다. 그래서, 자기장은 MR부(100 또는 101)에 효과적으로 인가될 수 있다. 상기 도전막(170)의 단면의 종횡비(폭/두께)가 MRAM(3000)의 크기 감소로 인해 감소할 때, 그러한 단면 모양이 특히 양호하다.
위의 설명으로부터 알 수 있는 바와 같이, MR(100 또는 101)에서의 자유층은 가능한 도전막(170)에 가깝게 양호하게 위치시켜 자기장을 효과적으로 인가한다. 그러한 배열은, 서로 수직인 도전막(170)(워드 라인)과 센스 라인(150 또는 140)에 의해 발생된 합성 자기장이 사용될 때조차도 MRAM(3000)에서 MR부를 선택하는데 동작 마진(operation margin)이 증가하기 때문에 이롭다. 이것은, 자화 회전을 일으키는데 필요한 전류의 레벨이, 도전막(170)(워드 라인)에 의해 발생된 자기장의 강도와 센스 라인(150)에 의해 발생된 자기장의 강도가 서로 동일한 동작점에서(즉, 도 14에서 θ= 45°일 때) 가장 낮기 때문에 발생한다.
도 5a 및 5b에 도시한 바와 같이, CPPMR 소자들을 포함하는 MRAM(3000)에서, MR 효과 메모리 셀(1000 또는 2000)은 서로 평행하게 접속된다. 따라서, MR 효과 메모리 셀의 개수 N이 증가하더라도, S/N비는 거의 감소되지 않는다.
도 6a는 본 발명에 따른 MR 효과 메모리 셀(1001)의 단면도이며, 도 6b는 매트릭스로 배열된 MR 효과 복수의 메모리 셀들(100)을 포함하는 MRAM(3001)의 평면도이다.
MR 효과 메모리 셀(1001)은 MR부(102), 도전막들(142, 143 및 171), 및 절연막(161)을 포함한다. 도전막들(142, 143)은 MR 효과 메모리 셀(1001)이 MRAM과 일체화될 때 각각 센스라인 및 비트라인의 일부로서 작용하거나 또는 그 역으로 작용한다. 도전막(171)은 MR 효과 메모리 셀(1001)이 MRAM과 일체화될 때 워드라인의 일부로서 작용한다. MR부(102)는 경질자성막(111), 비자성막(121), 및 연질자성막(131)을 포함한다. MR부(102)는 도전막들(142 및 143)에 전기적으로 접속된다. 도전막(171)은 MR부(102) 위에 제공되며, 이들 사이에 절연막(161)이 개재된다. 전술한 구조를 갖는 MR 효과 메모리 셀(1001)은 CIPMR소자이다.
도 6b에 도시한 바와 같이, MR 효과 메모리 셀들(1001)은 직렬로 접속된다. 그러한 경우, MR 효과 메모리 셀들(1001)의 개수 N이 증가할 때, 전체 MRAM(3001)의 S/N비는 각각의 MR 효과 메모리 셀(1001)의 MR비가 동일하더라도 감소될 것으로 보인다.
도 5a 및 6b를 포함하는, 본원의 일부도면에서, MR부는 센스라인, 워드라인 및 기타 라인들보다 크게 표시되어 있다. 이것은 단순히 명확하게 하기 위한 것이며, MR부와 라인들간 크기 관계는 이것에 제한되지 않는다. 자기장을 MR부에 효과적으로 인가하기 위해서, 각 라인은 MR부를 양호하게 덮는다.
MRAM들(3000 및 3001)은 자기특성을 이용한 메모리 장치들이며, 그래서 전하의 축적을 이용하는 반도체 DRAM과는 달리 비휘발성이다. 반도체 플래시 메모리 장치와는 달리, 원칙적으로 기입/판독동작 횟수에 제한이 없으며 기입 및 소거 동작에 필요한 시간은 나노초 정도로 짧다.
각 MR 효과 메모리 셀의 동작 원리는 제1 및 제2 예에서 기술된 바와 같다. MRAM(3000 또는 3001)의 제조에 있어서, 복수의 MR 효과 메모리 셀들(1000, 1001, 또는 2000)은 매트릭스로 제공된다. 구체적으로, 먼저 복수의 워드 라인들이 격자로 제공되고, 그런 다음 MR 효과 메모리 셀들(1000, 1001 또는 2000)이 각각 워드라인의 교점들에 인접하게 제공된다. 도 5a, 5b, 6b에서, 워드라인들(도전막(170 또는 171))은 간략하게 하기 위해 그리고 도 1, 3, 6a에 일치되도록 단지 한 방향(즉, 행 방향 또는 열 방향)으로만 도시되어 있다. 워드라인의 격자배열에 대해 다음 예에서 상세히 기술한다.
어드레스(N, M)로 선택된 MR부에 인접한 2개의 교차된 워드라인들에 의해 발생된 자기장은 선택된 MR부에 인가된다. 2개의 워드라인들 중 하나는 하나의 센스라인으로 대치될 수 있다.
도 1에 도시한 복수의 MR 효과 메모리 셀들(1000)을 포함하는 MRAM에서, 2개의 워드라인에 의해 발생된 합성 자기장이 경질자성막(110)의 별 모양 곡선(asteroid-type curve)으로 나타나는 스위칭 자기장의 값을 초과할 때, 정보가 기입된다. 언급한 합성 자기장이 스위칭 자기장값은 초과하지 않고 연질자성막(130)의 스위칭 자기장값을 초과할 때, 원하는 MR 효과 메모리 셀(1000)로부터 정보의 NDRO가 수행된다.
도 3에 도시한 복수의 MR 효과 메모리 셀(2000)을 포함하는 MRAM에서, 동작은 합성 자기장이 연질자성막(130)의 자화반전을 일으킨다는 점에서 MR 효과 메모리 셀(1000)을 포함하는 MRAM의 동작과 기본적으로 동일하다.
이들 MRAM에 저장된 정보는 다음의 방식으로 판독될 수 있다. 어드레스(N, M)에 MR부에 인접한 2개의 워드라인에 펄스 전류가 흐르게 하고, MR부에 저장된 정보는 MR부에 접속된 센스라인 및 비트라인을 통해 모니터링되는 저항값 변화에 기초하여 판독된다.
제2예에서 도 4c를 참조하여 기술된 바와 같이, 어드레스(N, M)의 MR부에 저장된 정보의 NDRO는 MR부의 저항값과 기준 저항값을 비교함으로써 실현된다.
대안으로, 각각의 워드라인 및 각각의 센스라인에, 예를 들면 트랜지스터와 같은 스위칭 장치가 제공될 수 있다. 어드레스(N, M)의 MR부는 어드레스 지정 신호(address designating signal)에 의해 행 N의 워드라인과 열 M의 센스라인(또는 비트라인)을 선택함으로써 선택될 수 있다. 또 다른 경로를 통해 신호펄스의 유입과 신호펄스 전송속도 증가에 의해 야기된 고조파 성분이 되돌아오는 것을 방지하고 이에 따라 신호펄스를 효율적으로 전송하기 위해서, 각 MR부는 다이오드 또는 트랜지스터를 양호하게 구비한다. 특히, 고속 펄스응답을 처리하기 위해서, MOS 트랜지스터가 양호하게 사용된다.
MR 효과 메모리 셀들이 고밀도로 집적될 때, 선택된 MR부 이외의 영역에 워드라인들에 의해 발생된 자기장의 누설문제가 더 심각하게 된다. 누설 자기장에 의해 야기된 상기 선택된 MR부 이외의 영역에 대한 간섭영향을 완화시키기 위해서, 어드레스(N, M)의 MR부에서 자기장을 발생시키는 한 쌍의 워드라인뿐만 아니라 상기 MR부 근처나 이에 개재된 적어도 하나 이상의 워드라인 쌍에 펄스 전류를 흐르게 하는 것이 양호하다. 이러한 방식으로, 어드레스(N, M)에 MR부 이외의 또 다른 MR부로 누설된 자기장은 또 다른 MR부에 대응하는 워드라인들에 의해 발생된 자기장 또는 또 다른 MR부에 대응하는 워드라인들에 의해 발생된 자기장에 의해 상쇄될 수 있다. 이에 따라, 누설 자기장의 영향이 감소된다.
(예 4)
도 7a 내지 도 7d는 본 발명에 따른 제4 예에서 MR 효과 메모리 셀(4000)의 단면도이다.
MR 효과 메모리 셀(4000)은 MR부(200), 절연막(162), 및 도전막(172)을 포함한다. MR부(200)는 경질자성막들(112, 113, 114), 연질자성막들(132, 133, 134), 비자성 절연막들(122, 123, 124) 및 비자성막들(222, 223)을 포함한다. MRAM에 MR 효과 메모리 셀(4000)과 일체화될 때 워드라인의 일부로서 작용하는 도전막(172)은 MR부(200) 위에 제공되고 이들간에 절연막(162)이 개재된다.
MR부(200)는 비자성막이 복수의 각 구조간에 개재되어 적층된 복수의 연질자성막/비자성 절연막/경질자성막 구조들을 포함한다. 도 7a 내지 도 7d에 도시한 MR부(200)에서, 3개의 그러한 구조가 적층되어 있다. 그러한 구조의 수는 선택적이다.
제4 예에서, 경질자성막들(112, 113, 및 114)은 상이한 보자력을 가지며, 결국, 기입에 있어서 복수의 자기장 임계값들이 존재한다. 따라서, 하나의 MR 효과 메모리 셀(4000)에 4개의 상이한 레벨의 신호가 저장될 수 있다. 경질자성막들(112, 113, 및 114) 각각의 보자력은 각각의 막의 조성이나 두께를 변화시킴으로써 변경될 수 있다. MR부(200)의 저항값과 기준 저항값(R2)간의 차 ΔR4를 검출하는 방법에 의해서, 저장된 신호의 4개의 레벨들(예를 들면, "0", "1", "2", 및 "3")을 판독할 수 있다.
MR 효과 메모리 셀(4000)은 3개의 연질자성막/비자성 절연막/경질자성막 구조를 포함하기 때문에, 도 7a 내지 도 7d에 도시한 바와 같은 4개 패턴의 자화방향이 있다. 따라서, 4개 레벨들(예를 들면, "0", "1", "2", 및 "3")이 하나의 MR 효과 메모리 셀(4000)에 저장될 수 있다.
정보는 도전막(172)에 흐르는 펄스 전류(521, 522, 523)에 의해 발생되는 자기장에 의해 경질자성막(112, 113, 및 114)의 자화반전을 일으킴으로써 MR 효과 메모리 셀(4000)에 기입된다. 제4 예에서, 경질자성막(112)의 보자력은 가장 작으며, 경질자성막(114)의 보자력이 가장 크다. 도전막(172)에 흐르는 펄스 전류의 레벨을 조정함으로써, 자화반전이 일어난 경질자성막 또는 막들은경질자성막들(112, 113, 및 114) 중에서 선택될 수 있다. 제4 예에서, 도전막(172)에 흐르는 펄스 전류의 레벨은 도 7b의 상태에서 도 7d의 상태로 점진적으로 증가한다. 도 7a에서, 도전막(172)에 흐르는 펄스 전류(520)의 레벨은 도 7b에서 펄스 전류(521)의 레벨보다 훨씬 낮다. 도 7a에서, 경질자성막 어느 곳에서도 자화반전은 일어나지 않으며, 도 7d에서, 자화반전은 모든 경질자성막들(112, 113, 및 114)에서 일어난다.
정보는 전술한 바와 같이 MR부(200)의 저항값과 기준 저항값(R2)간 차 ΔR4를 검출하는 방법에 의해 MR 효과 메모리 셀(4000)로부터 판독된다.
정보는 또한 도전막(172)에 전류를 흐르게 하고 MR부(200)의 저항값 변화를 판독함으로써, 판독될 수 있다. 이 경우, MR부(200)의 저항값 변화는 예를 들면 기준 저항값 R2와 비교하여 검출될 수 있다.
연질자성막들(132, 133, 및 134)은 상이한 보자력을 가질 수 있다. 그러한 경우에, 신호의 많은 레벨들은 도전막(172)에 흐르는 펄스 전류의 레벨을 정밀하게 조정하고 연질자성막들(132, 133, 및 134) 중에서 자화반전이 일어날 막 또는 막들과 자화반전이 일어나지 말아야 할 막 또는 막들을 결정함으로써 하나의 MR 효과 메모리 셀(4000) 내에 저장될 수 있다. 신호의 이들 레벨들은 MR부(200)의 저항값과 전술한 바와 같은 기준 저항값 R2간 차 ΔR4를 검출하는 방법에 의해 양호하게 판독된다.
대안으로, 모든 경질자성막들(112, 113, 및 114)의 자화방향은 고정(pinned)될 수 있으며, 이 경우 신호의 레벨들은 제2 예에서 기술된 바와 같이 연질자성막들(132, 133, 및 134) 중 임의의 것에서만 자화반전이 일어나게 함으로써 저장될 수 있다.
(예 5)
본 발명에 따른 제5 예에서, MR부(도1)를 상세히 기술한다. 도 8a 내지 도 8d는 제5 예에서 MR부(100)의 여러 가지 예의 단면도이다.
도 8a에서, 연질자성막(130)은 자유층으로서, MR비를 증가시키기 위해서 비자성 절연막(120)과 접촉하는 계면 자성막 및 비자성막(210)을 포함한다. 자유층은 연질자성 특성을 가져야 하며 따라서 Ni-농후 물질로 형성될 수 있다. 도 8a의 예에서, 계면자성막(220)은 Co-농후 물질로 형성되며, 비자성막(210)은 예를 들면 CoFeB 또는 CoMnB로 형성된다. 그러한 구조에 기인하여, 연질자성막(130)이 약 2nm 이하의 두께를 갖더라도, 연질자성 특성을 악화시키지 않고 충분히 큰 MR비를 제공할 수 있다. 그러한 자유층을 포함하는 MR 효과 메모리 셀은 열에 대해 만족스럽게 안정하다. 환언하면, 약 2nm 이하의 자기효과 두께를 갖는 자유층을 포함하는 MR 효과 메모리 셀은 자유층(연질자성막(130))이 계면자성막(220) 및 비자성막(210)을 포함할 때 실현될 수 있다. 계면자성막은 주성분으로서 Co, Ni, 및 Fe 또는 Nix-Coy-Fez중 적어도 하나의 소자를 포함하는 합금 물질로 형성될 수 있으며, 여기서 0 ≤x ≤0.4, 0.2 ≤y ≤0.95, 0 ≤z ≤0.5)이다.
계면자성막(220)이 과도하게 두꺼울 때, 연질자성 특성이 악화되며 따라서MR비가 감소된다. 이것을 피하기 위해서, 계면자성막(220)은 2nm 이하의 두께, 양호하게는 약 1.2nm 이하의 두께를 가져야 한다. 그러나, 계면자성막(220)은 효과적으로 작용하기 위해서 약 0.2nm 이상의 두께, 양호하게는 약 0.8nm 이상의 두께를 갖는다. 계면자성막(220)은 충분히 높은 농도의 Co를 갖는 Co-Fe 합금으로 양호하게 형성된다.
도 8b를 참조하면, MR부(100)의 연질자성막(자유층)(130)은 교환-결합된 강자성막 구조를 갖는다. 교환-결합 강자성막으로서 작용하는 연질자성막(130)은 2개의 강자성막들(230 및 250) 및 비자성막(240)을 포함한다. 2개의 강자성막들(230 및 250)은 비자성막(240)을 통해 서로 교환-결합된다. 이 교환-결합은 비자성막(240)을 적합한 두께를 갖도록 형성함으로써(예를 들면, 비자성막(240)이 Ru로 형성될 때, 비자성막(240)의 두께는 약 0.6nm 이상 및 약 0.8nm 이하이다) 반-강자성으로 되게 할 수 있다. 도 8b의 예에서, 강자성막들(230 및 250)은 서로 상이한 두께를 갖거나 또는 서로 상이한 포화자화의 강도들을 갖는다.
비자성막(240)은 자성막, 예를 들면 Cu, Ag 또는 Au의 교환-결합을 비교적 용이하게 유발하는 비자성 금속물질로 양호하게 형성된다. 강자성막(230)과 비자성막(240)간의 계면 및 강자성막(250)과 비자성막(240)간의 계면에서 열에 대한 안정성을 고려하여, 비자성막(240)은 예를 들면 Ru, Rh, Ir, 또는 Re로 보다 양호하게 형성된다. Ru가 특히 양호하다. 강자성막들(230 및 250)은 Ni, Co 및 Fe 중 적어도 하나를 주성분으로서 함유하는 금속 자성 물질로 양호하게 형성된다.
강자성막의 포화자화 강도는 자화를 결정하는 물질 본연의 자기 모멘트의 크기와 강자성막의 용적(강자성막 내에 포함된 자기 모멘트 수에 대응하는)을 곱하여 결정된다. 도 8b에 도시한 구조의 경우에, 교환-결합 강자성막들(230 및 250)은 평면 방향으로 동일한 크기를 갖는다. 따라서, 각 강자성막(230, 250)의 평면 방향으로의 포화자화의 크기는 그 막의 물질 및 두께 고유의 자기 모멘트의 크기에 의해 결정된다. 이러한 교환-결합 강자성막 구조를 갖는 연질자성막(자유층)(130)에서, 연질자성막(130)의 유효 자성 두께는 강자성막들(230 및 250)간의 두께차이다. 강자성막들(230 및 250)이 두께차를 갖게 함으로써, 강자성막들(230 및 250)은 자화 차이를 갖는다. 연질자성막(130)의 유효 자성 두께 감소는 MR부 및 MR부(100)를 포함하는 장치의 감도를 개선하는데 효과적이다.
특히 강자성막들(230 및 250)이 두께차를 갖게 하여 자화 차이를 갖게 하기 위해서, 강자성막들(230 및 250)간의 두께차는 양호하게 약 2nm 이하이다. 연질자성막(130)의 유효 자성 두께는 강자성막들(230 및 250)간의 두께차이기 때문에, 연질자성막(130)은 약 2nm 이하이다.
2개의 강자성막간의 두께차가 약 2nm 이하인 자유층의 자화반전을 일어나게 하기 위해서, 반-자기장 성분이 더 강하게 됨에 따라 더 강한 외부 자기장이 필요하게 된다. MRAM 제조에서, 외부 자기장은 워드라인(또는 센스라인)에 의해 발생되며, MR부들에 인가된다. 워드라인이 저저항 구리(Cu)로 형성되어도, 워드라인에 흐를 수 있는 전류의 최대 가능레벨은 50MA/cm2이다. MRAM의 동작 안정성 면에서동작 마진(operation margin)을 고려하여, 발생될 수 있는 외부 자기장에 기초하여 평가된 강자성막들간 두께차는 양호하게 몇 나노미터 정도 이하이다. 도 8b의 구조를 사용하는 테스트 결과로서, 강자성막들(230 및 250)간의 두께차는 약 2nm 이하인 것이 가장 양호하다는 것이 발견되었다. 자유층(연질자성막(130))의 유효자성 두께는 양호하게 약 0.2nm 이상이며, 그렇지 않으면 자유층의 연질자성 특성이 저하된다.
연질자성막(130)의 자화 회전은, 강자성막들(230 및 250)의 자화 방향을 외부 자기장에 대해서 반-평행(anti-parallel)으로 유지하면서 두 개의 강자성막들(230 및 250)간의 자화 방향 차에 의해 야기된 유효 자화 방향에 따라 수행하는 것이 바람직하다. 그 이유는 그러한 자화회전은 강자성막(230 및 250)의 교환-결합을 극복할 필요가 있고 따라서 반-평행 상태를 유지하면서 수행되는 자화회전보다 강한 외부 자기장이 필요하기 때문에, 외부 자기장의 인가에 의해 2개의 강자성막들의 자화방향의 반-평행 상태를 파괴하는 자화회전이 바람직하지 않기 때문이다. 도 8d에 도시된 바와 같이, 강자성막(230, 250)의 자화벡터들이 외부 자기장의 인가에 대해 서로 반-평행이 유지되도록 하면서 자화회전을 일으키도록 하면, MR 효과 메모리 셀의 저자계(low magnetic field) 동작에 있어서 효과적이다.
도 8d는 외부 자기장의 방향이 H1에서 H2로 변경될 때 발생하는 강자성막들(230 및 250)의 자화 방향의 변화를 도시한다. 도 8e, 8f, 및 8g는 연질자성막(130)에서 강자성막들(230 및 250)의 이방체를 도시한다. 외부 자기장의방향이 H1에서 H2로 변화됨에 따라, 강자성막들(230 및 250)의 자화 방향들은 도 8e 내지 8f 및 도 8g에 도시된 방향으로부터 변화된다. 연질자성막(130)의 자화 회전은 두개의 강자성막들(230 및 250)간의 자화 방향 차이에 의해 야기된 유효 자화 방향의 회전에 따라 수행되며, 강자성막들(230 및 250)의 자화 방향들은 반-평행을 유지한다. 도 8e, 8f 및 8g에서 MR부(100)의 다른 막들 또는 층들은 간략화를 위해 도시하지 않았다.
MRAM 등의 MR 효과 소자를 사용한 RAM이 서브마이크로미터 정도의 크기로 감소됨에 따라, 가공 정밀도가 낮아지며 가공된 소자 자체는 자성막의 각각의 입자에 의해 영향받기 쉬어진다. 결국, 소자의 자성막을 자기 도메인들로 분할하는 것이 어렵다. 도 8b에서와 같이 교환-결합 강자성막 구조를 갖는 자유층을 형성하는 것이 자유층을 자기 도메인들로 분할하는 것에 효과적이다.
도 8b에 도시된 MR부는 (i) 자유층을 자기 도메인으로 분할하는 것과 (ii) 반-강자기적 교환-결합 에너지에 의해 2개의 강자성막을 자기결합하는 것의 조합에 의해 열에 대해 만족스러운 수준의 안정성을 갖는다.
전술한 교환-결합된 강자성막 구조는 도 8c에 도시한 바와 같이, 핀층(pinned layer)인 경질자성막(110)에 사용할 수도 있다. 도 8c에서, 경질자성막(110)은 강자성막들(260 및 280)과 비자성막(270)을 포함한다. 비자성막(270)은 자성막들간에 교환-결합을 비교적 용이하게 일으키는 예를 들면, Cu, Ag 또는 Au인 비자성 금속물질로 양호하게 형성된다. 강자성막(260)과 비자성막(270)간의 계면과 강자성막(280)과 비자성막(270)간의 계면에서 열에 대한 안정성을 고려하여, 비자성막(270)은 예를 들면 Ru, Rh, Ir, 또는 Re로 형성되는 것이 보다 양호하다. Ru는 특히 양호하다.
교환-결합 강자성막으로서 경질자성막(10)의 강자성막(260 및 280)은 Ni, Co 및 Fe 중 적어도 하나를 주성분으로서 함유하는 금속 자성 물질로 양호하게 형성된다.
비자성막(270)을 적합한 두께(예를 들면, 약 0.4 내지 약 1nm)를 갖도록 형성함으로써 강자성막들(260 및 280)간의 교환-결합을 반-강자성으로 되게 할 수 있다. 비자성막(270)이 Ru로 형성될 때, 비자성막(270)의 두께는 약 0.6nm 이상 및 약 0.8nm 이하이다. 반-강자성막(자화회전 방지막)(180)이 강자성막들(260 및 280)에 인접한 경우, 핀효과(pinning effect)가 개선될 수 있다.
제5 예에 도시한 MR부(100)의 구조는 MR부(101)(도 3) 및 MR부(102)(도 6a, 6b)에 적용할 수 있다.
비자성 절연막(120)은 예를 들면 Al2O3또는 MgO 등의 산화물, 탄화물 및 질화물로 양호하게 형성된다. 비자성 절연막(120)은 약 2 내지 약 6eV의 에너지 갭 값을 갖는 넓은 갭의 반도체로 형성될 수도 있다.
비자성 절연막(121)(도 6a)용으로 사용할 수 있는 양호한 금속들은 예를 들면 Cu, Ag, Au 및 Ru을 포함한다. Cu가 특히 양호하다.
비자성막(121)은, 비자성 절연막(120 또는 121)이 개재하는 자성막들간 상호작용을 약화시키기 위해서 적어도 약 0.9nm의 두께를 가져야 한다. 비자성막(121)의 두께는 약 10nm 이하, 양호하게는 약 3nm 이하이어야 하며, 그렇지 않으면 RM비는 과도하게 낮아진다. 비자성막(121)의 두께가 약 3nm 이하일 때, 막 또는 층의 평탄도(flatness)가 중요하다. 평탄도가 충분하지 않을 때, 비자성막에 의해 서로간에 자성적으로 분리된 것으로 상정된 2개의 강자성막들은 자성적으로 결합되어 MR비 및 감도(sensitivity)를 감소시킨다. 비자성막과 각각의 강자성막간의 계면의 거칠기(roughness)의 높이는 양호하게 약 0.5nm 이하이다.
비자성 절연막(120)은 절연 속성을 보장하기 위해서 적어도 약 0.3 nm의 두께를 가질 필요가 있다. 상기 비자성 절연막(120)의 두께는 약 0.3 nm 이하가 될 필요가 있는데, 그 이유는 그렇게 하지 않으면, 터널링 전류가 흐를 수 없기 때문이다. 평탄도가 충분하지 못할 때, 비자성 절연막(120)은 깨져서 터널링 리크를 야기시키거나, 또는 두개의 강자성막들(경질자성막(110)과 연질자성막(130))이 자성적으로 결합되어 MR 비율 및 감도를 저하시킨다. 비자성막과 각각의 강자성막간의 계면의 거칠기는 약 0.5 nm 이하가 양호하며, 0.3 이하가 보다 양호하다.
제5 예에서 MR부(100, 101, 및 102)는 각각 제1 및 제2 예와 같이 MR 효과 소자로서 사용할 수 있다.
(예6)
본 발명에 따른 제6 예에서, 도 1을 참조하여 제1 예에서 기술된 MR 효과 메모리 셀(1000)을 제조하는 방법을 기술한다. 본 명세서에서, 구성물을 표시하는데 사용되는 비는 모두 원자비이다.
도 1에서, MR부(100)는 스퍼터링 타겟으로서 Ni0.68Co0.2Fe0.12(연질자성막(130)용으로), Al(비자성 절연막(120) 용으로), Al2O3(비자성 절연막(120)용으로), 및 Co0.75Pt0.25(경질자성막(110)용으로)을 사용하여 제조되었다. 스퍼터링에 있어서, 다원점(multi-origin) 스퍼터링 장치(도시되지 않음)를 사용하였다. MR부(100)의 기본 구조는 NiCoFe(15)/Al2O3/(1.5)/CoPt(10)이었다. 그러한 구조 표현에서, 괄호 내 숫자는 두께(단위:nm)를 나타내며, "/"은 "1" 전후에 언급된 물질이 결합된 것을 나타낸다. 각각의 막 또는 층의 두께는 셔터(shutter)에 의해 제어되었다.
비자성 절연막(120)(Al2O3)을 형성하는 방법에 관해서, 발명자는 Al막을 형성하고 그런 다음 Al막을 산화시키는 방법 A와 Al2O3를 스퍼터링하는 방법 B를 시도하였으며, 이들 양 방법에서 얻어진 결과적인 비자성 절연막을 평가하였다. 방법 A에서 산화에 있어서, (i) 진공탱크 내에서 자연산화, (ii) 진공탱크 내에서 가습하면서 자연산화 (iii) 진공탱크 내에서 플라즈마로 산화하는 3가지 방법을 시도하였다. 어느 방법(방법 A 및 B)으로 하여 얻어지든 비자성 절연막은 만족스러웠다.
MR부(100)를 제조한 후에, 경질자성막(110)용 CoPt를 자화시켰으며, MR부(100)의 MR비를 100 Oe로 인가된 자기장에서 실온에서 측정하였다. 방법 A를 사용하여 얻어진 MR부(100)의 MR비는 약 30%였으며, 방법 B를 사용하여 얻어진 MR부(100)의 MR비는 약 18%였다. 방법 A를 사용하여 얻어진 MR부(100)에 의해 발생된 자기장 폭은 5 Oe였으며, 방법 B를 사용하여 얻어진 MR부(100)에 의해 발생된자기장 폭은 10 Oe였다. MR부(100)의 평면 방향으로 크기는 약 0.25㎛2였다.
도 1에 도시한 MR 효과 메모리 셀(1000)은 방법 A를 사용하여 제조된 MR부(100)를 포함하여 제조되었으며 더 높은 MR비를 가졌다. 센스라인 및 비트라인의 일부로서 작용하는 도전막(140, 150)은 예를 들면, Al, AuCr, Ti/Au, Ta/Pt, Cr/Cu/Pt/Ta 또는 TiW로 형성되었다. MR부(100) 및 도전막(170)을 절연시키기 위한 절연막(160)은 예를 들면 CAF2, SiO2또는 Si3N4로 형성되었다.
이와 같이 제조된 MR 효과 메모리 셀(1000)의 동작은 다음과 같이 확인되었다.
도 9a에 도시한 펄스 전류(531)를 도전막(170)(워드라인)에 흐르게 하여 경질자성막(110)을 한 방향으로 자화시켰다. 그런 다음, 도 9b에 도시한 펄스 전류(532)를 도전막(170)에 흐르게 하였으며, 도전막들(140 및 150)(센스라인 및 비트라인)을 통해 측정된 MR 효과 메모리 셀(1000)의 전압값 변화(즉, 저항값 변화 ΔR3/Δt)를 모니터링하였다. 결국, 기입 정보에 대응하는 도 9b에 도시한 펄스(533)가 검출되었다. 그래서, 비자성 절연막을 사용하여 원하는 MR 효과 메모리 셀(1000)이 실현되었음을 발견하였다.
(예7)
본 발명의 제7 예에서, 도 3을 참조하여 예2에서 기술한 MR 효과 메모리 셀(2000)을 제조하는 방법을 기술한다.
MR부(101)는 제6 예에서 기술된 것과 유사한 방법으로 제조되었다.
도 3에서, MR부(101)는 스퍼터링 타겟으로서 Co0.9Fe0.1(연질자성막(130)용으로), Al(비자성 절연막(120) 용으로), Ni0.2Fe2.8O4(강자성막(190)용으로), IrMn(반-강자성막(180), 즉 자화회전 방지층용으로)을 사용하여 제조되었다. MR부(101)의 기본 구조는 Co0.9Fe0.1(7) / Al2O3(1.8) / Ni0.2Fe2.8O4(10) / IrMn(15)이었다. Al2O3의 비자성 절연막(120)은 제6 예에서 기술된 방법 A에 의해 형성되었다.
MR부(101)의 MR비는 160 Oe로 인가된 자기장에서 실온에서 측정되었다. MR부(101)의 MR비는 26%이었다. 평면 방향으로 MR부(101)의 크기는 약 0.7㎛2이었다.
도 3에 도시한 MR 효과 메모리 셀(2000)은 제6 예에 기술된 것과 유사한 방식으로 MR부(101)를 포함하여 제조되었다. 도전막들(141 및 150)은 Au로 형성되었으며, 도전막(170)은 AuCr로 형성되었다. 절연막(160)은 이 예에서 SiO2형성되었으나 예를 들면 CaF2, Al2O3또는 Si3N4로 형성될 수도 있다.
이러한 식으로 제조된 MR 효과 메모리 셀(2000)의 동작은 다음과 같이 확인되었다.
도 10a에 도시한 펄스 전류(541)를 도전막(170)에 흐르게 하여 연질자성막(110)을 한 방향으로 자화시켰다. 그런 다음 도 10b에 도시한 펄스 전류(542)를 도전막(170)에 흐르게 하였으며, 도전막들(141 및 150)을 통해 측정된 MR 효과 메모리 셀(2000)의 전압값 변화(ΔR1)를 모니터링하였다. 결국, 기입 정보에 대응하는 도 10b에 도시한 전압변화(543)가 검출되었다. 그래서, 비자성 절연막을 사용한 원하는 MR 효과 메모리 셀(2000)이 실현되었음을 발견하였다.
(예8)
본 발명에 따른 제8 예에서, 도 8a를 참조하여 제5 예에서 기술된 MR부(100)를 제조하는 방법을 기술한다.
MR부(101)는 제6 예에서 기술된 것과 유사한 방법으로 제조되었다.
도 8a에서, MR부(101)는 스퍼터링 타겟으로서 Co0.9Fe0.1(계면자성막(220)용으로), Co(계면자성막(220) 및 경질자성막(110)용으로), Al(비자성 절연막(120) 용으로), CoMnB(강자성막(210)용으로)를 사용하여 제조되었다. 2가지 유형의 MR부(100)가 제조되었다. 한 유형은 CoMnB(1)/Co(1)/Al2O3(1.5)/Co(2)의 제1 기본구조를 가졌다. 다른 유형은 CoFeB(1)/Co0.9Fe0.1(1)/Al2O3(1.5)/Co(2)의 제2 기본구조를 가졌다. 양 유형의 MR부(100)에 있어서, Al2O3의 비자성 절연막(120)은 제6 예에서 기술된 방법 A에 의해 형성되었다.
MR부(100)가 형성된 기판(도시되지 않음)은 예를 들면 표면을 열산화시키거나 또는 Al2O3TIC를 갖는 Si기판으로 형성되었다. 기판 위에는, 단일층막 또는 예를 들면 사용목적에 따라 Ta, Cu, NiFe 또는 Pt로 형성된 적층막을 하지층(underlying layer)으로서 제공하였다. 하지층 위에는, MR부(100)가 제공되었다. 기판 위에는, 단일층막 또는 예를 들면 사용목적에 따라 Ta, Cu, NiFe 또는 Pt로 형성된 적층막을 캡층(cap layer)으로서 제공하였다.
각 유형의 MR부(100)의 MR비는 100 Oe로 인가된 자기장에서 실온에서 측정되었다. 제1 기본구조를 갖는 MR부(100)의 MR비는 약 32%이었다. 제2 기본구조를 갖는 MR부(100)의 MR비는 약 29%이었다. 평면 방향으로 MR부(100)의 크기는 약 0.25㎛2이었다.
도 1에 도시한 MR 효과 메모리 셀(1000)은 각 유형의 MR부(100)를 포함하여 제조되었다. 도전막(140, 150)은 Au로 형성되었으며, 도전막(170)은 AuCr로 형성되었다. MR부(100)와 도전막(170)을 절연하는 절연막(160)은 이 예에서 SiO2형성되었으나 예를 들면 CaF2, Al2O3또는 Si3N4로 형성될 수도 있다.
이 방식으로 제조된 각 유형의 MR 효과 메모리 셀(2000)의 동작은 도 9a, 9b를 참조하여 제6 예에서 기술된 방법에 의해 확인되었다. 결국, 양 유형의 MR 효과 메모리 셀(1000)에서, 기입 정보에 대응하는 도 9b에 도시한 펄스(54)가 검출되었다. 이에 따라, 원하는 MR 효과 메모리 셀(1000)이 실현되었음을 발견하였다.
(예9)
본 발명에 따른 제9 예에서, 제4 예에서 기술된 MR 효과 메모리 셀(4000)을 제조하는 방법을 기술한다.
MR부(200)는 제6 예에서 기술된 것과 유사한 방법으로 제조되었다.
도 7a 내지 7d에서, MR부(200)는 스퍼터링 타겟으로서 Ni0.68Co0.2Fe0.12(연질자성막(130, 133 및 134)용으로), Al(비자성 절연막(122, 123 및 124) 용으로), 및Co0.9Fe0.1, Co 및 Co0.5Fe0.5(서로 다른 보자력들을 갖는 경질자성막(112, 113 및 114)용으로)을 사용하여 제조되었다. 경질자성막의 보자력의 크기는 Co0.9Fe0.1> Co > Co0.5Fe0.5의 관계를 갖는다.
MR부(200)는 Ni0.68Co0.2Fe0.12(10) / Al2O3(1.5) / Co0.9Fe0.1(15) / Al2O3(15) / Ni0.68Co0.2Fe0.12(10) / Al2O3(1.5) / Co(15) / Al2O3(15) / Ni0.68Co0.2Fe0.12(10) / Al2O3(1.5) / Co0.5Fe0.5(15)의 3층구조를 가졌다. Al2O3의 비자성 절연막(122, 123 및 124)은 제6 예에서 기술된 방법 A에 의해 형성되었다.
MR부(200)의 MR비를 100 Oe로 인가된 자기장에서 실온에서 측정하였다. MR부(200)의 MR비는 약 28%였다. MR부(200)의 평면 방향으로 크기는 약 0.25㎛2였다.
*MR 효과 메모리 셀(4000)은 제6예에 기술된 것과 유사한 방법으로 MR부(100)를 포함하여 제조되었다.
센스라인 및 비트라인의 일부로서 작용하는 도전막(제1 예에서 도전막(140, 150)에 대응하며 도 7a 내지 도 7d에는 도시되어 있지 않음)은 Au로 형성되었으며 도전막(172)은 AuCr로 형성되었다. MR부(200) 및 도전막(172)을 절연시키기 위한 절연막(162)은 예를 들면 CaF2, Al2O3또는 Si3N4로 형성되었다.
이와 같이 제조된 MR 효과 메모리 셀(4000)의 동작은 다음과 같이 확인되었다.
도 11a에 도시한 펄스 전류(551)를 도전막(172)에 흐르게 하여 경질자성막들(112, 113 및 114)을 한 방향으로 자화시켰다. 다음, 도 11b에 도시한 점진적으로 증가하는 방식으로 상승하는 펄스 전류(552)를 도전막(172)에 흐르게 하여 경질자성막들(112, 113 및 114)의 자화방향을 순차적으로 반전시켰다. 전압값 변화(ΔV2)를 센스라인 및 비트라인을 통해 모니터링하였다. 결국, 기입 정보에 대응하는 도 11b에 도시한 전압변화(553)가 검출되었다. 이에 따라, MR 효과 메모리 셀(4000)에서 신호의 다중레벨들이 기입되었음을 발견하였다.
본 발명의 MR 유효 메모리 셀(4000)에서, 신호의 다중레벨들은 적절한 바이어스 전류를 인가함으로써 기입될 수 있다. 유효 메모리 셀(4000)에 기입된 정보는 일정 바이어스 전압이 인가되는 동안 발생하는 전압 변화 △V2에 기초해서 판독될 수 있다.
(예10)
본 발명에 따른 제10 예에서, 도 6b를 참조하여 제5 예에서 기술된 MR부(100)를 제조하는 방법을 기술한다.
MR부(100)는 제6 예에서 기술된 것과 유사한 방법으로 제조되었다.
도 8d에서, MR부(100)는 스퍼터링 타겟으로서 Co0.9Fe0.1또는 Ni0.81Fe0.19(교환-결합된 강자성막에서 강자성막들(230 및 250)용으로), Ru(비자성막(240)용으로), Al(비자성 절연막(120) 용으로), 및Co0.9Fe0.1(경질자성막(110)용으로)을 사용하여 제조되었다. 2가지 유형의 MR부(100)가 제조되었다. 한 유형은 Co0.9Fe0.1(1.9) / Ru(0.7) / Co0.9Fe0.1(2.9) / Al2O3(1.2) / Co0.9Fe0.1(20)의 제1 기본구조를 가졌다. 다른 유형은 Ni0.81Fe0.19(3) / Ru(0.7) / Ni0.81Fe0.19(2) / Al2O3(1.2) / Co0.9Fe0.1(20)의 제2 기본구조를 가졌다. Al2O3의 비자성 절연막(120)은 제6 예에서 기술된 방법 A에 의해 형성되었다.
각 유형의 MR부(100)의 MR비는 100 Oe로 인가된 자기장에서 실온에서 측정되었다. 양 유형의 MR부(100)의 MR비는 약 25%이었다. 평면 방향으로 MR부(100)의 크기는 약 0.05㎛2이었다.
본 예에서 MR부(100)는 Co0.9Fe0.1(4.8) / Al2O3(1.2) / Co0.9Fe0.1(20) 또는 Ni0.81Fe0.19(5) / Al2O3(1.2) / Co0.9Fe0.1(20)의 기본적인 구조를 갖는 MR부보다 작은 반-자력(anti-magnetic force)을 갖는 것으로 밝혀졌다. 본 예에서 상기 MR부(100)는, 반-자력의 영향이 도 8b에 도시된 구조에 의해 감소되기 때문에 보다 작은 반-자력을 갖는다.
제1 예에 기술된 MR 효과 메모리 셀(1000)은 각 유형의 MR부(100)를 포함하여 제조되었다. 도전막들(140 및 150)은 Au 및 Cu로 형성되었으며, 도전막(170)은 AuCr로 형성되었다. MR부(100)와 도전막(170)을 절연하는 절연막(160)은 이 예에서 SiO2로 형성되었으나 예를 들면 CaF2, Al2O3또는 Si3N4로 형성될 수도 있다.
이 방식으로 제조된 각 유형의 MR 효과 메모리 셀(1000)의 동작은 도 9a, 9b를 참조하여 제6 예에서 기술된 방법에 의해 확인되었다. 결국, 양 유형의 MR 효과 메모리 셀(1000)에서, 기입 정보에 대응하는 도 9b에 도시한 펄스(533)가 검출되었다. 이에 따라, 본 발명에 따라 MR 효과 메모리 셀(1000)이 실현되었음을 발견하였다
(예11)
본 발명에 따른 제11 예에서, 도 3을 참조하여 제2 예에서 기술된 MR부(2000)를 제조하는 방법을 기술한다. 제11 예에서 제조된 MR 효과 메모리 셀(2000)은 도 8b를 참조하여 제5 예에서 기술된 연질자성막(130)을 포함한다.
도 8b에 도시한 연질자성막(130)을 포함하는 MR부(101)(도 3)는 제6 예에서 기술된 것과 유사한 방법으로 제조되었다.
MR부(101)는 스퍼터링 타겟으로서 Co0.9Fe0.1또는 Ni0.81Fe0.19(교환-결합된 강자성막에서 강자성막들(230 및 250)용으로), Ru(비자성막(240)용으로), Al(비자성 절연막(120) 용으로), Co0.5Fe0.5(강자성막(190)용으로), 및 IrMn(반-강자성막(180), 즉 자화회전 방지층용으로)을 사용하여 제조되었다.
2가지 유형의 MR부(101)가 제조되었다. 한 유형은 Co0.9Fe0.1(1.9) / Ru(0.7) / Co0.9Fe0.1(2.9) / Al2O3(1.2) / Co0.5Fe0.5(20) / IrMn(30)의 제1 기본구조를 가졌다. 다른 유형은 Ni0.81Fe0.19(3) / Ru(0.7) / Ni0.81Fe0.19(2) / Al2O3(1.2) / Co0.5Fe0.5(20) / IrMn(30)의 제2 기본구조를 가졌다. Al2O3의 비자성 절연막(120)은 제6 예에서 기술된 방법 A에 의해 형성되었다.
각 유형의 MR부(101)의 MR비는 100 Oe로 인가된 자기장에서 실온에서 측정되었다. 양 유형의 MR부(100)의 MR비는 약 30%이었다. 평면 방향으로 MR부(100)의 크기는 약 0.05㎛2이었다.
본 예에서 MR부(101)는 Co0.9Fe0.1(4.8)/Al2O3(1.2)/Co0.5Fe0.5(20)/IrMn(30) 또는 Ni0.81Fe0.19(5)/Al2O3(1.2)/Co0.5Fe0.5(20)/InMn(30)의 기본적인 구조를 갖는 것으로 밝혀졌다. 본 예에서 MR부(101)는 반-자력의 영향이 도 8b에서 도시된 구조에 의해 감소되기 때문에 보다 작은 반-자력을 갖는다.
제2 예에 기술된 MR 효과 메모리 셀(2000)은 제6 예에 기술된 것과 유사한 방식으로 도 8b에 도시한 연질자성막(130)을 갖는 각 유형의 MR부(101)를 포함하여 제조되었다. 도전막들(141 및 150)은 Au 및 Cu로 형성되었으며, 도전막(170)은 AuCr로 형성되었다. MR부(101)와 도전막(170)을 절연하는 절연막(160)은 이 예에서 SiO2로 형성되었으나 예를 들면 CaF2, Al2O3또는 Si3N4로 형성될 수도 있다.
이러한 식으로 제조된 MR 효과 메모리 셀(2000)의 동작은 도 10a, 10b를 참조하여 제7 예에서 기술된 방법에 의해 확인되었다. 결국, 양 유형의 MR 효과 메모리 셀(2000)에서, 기입 정보에 대응하는 도 10b에 도시한 전압변화(543)가 검출되었다. 그래서, 본 발명에 따라 MR 효과 메모리 셀(2000)이 실현되었음을 알았다.
자화 회전 방지층은 이 예에서 IrMn으로 형성되었으나, PtMn, α-Fe2O3, NiO, 또는 예를 들면 YFeO3나 SmFeO3등의 페로프스키트-기반(perovskite-based) 산화물로 형성될 수 있다.
(예12)
본 발명의 제12 예에 따라, 도 1을 참조하여 제1 예에서 기술한 MR 효과 메모리 셀(1000)을 제조하는 방법을 기술한다. 제12 예에서 제조된 MR 효과 메모리 셀(1000)은 도 8b를 참조하여 제1예에서 기술된 연질자성막(130)을 포함한다.
도 8b에 도시한 연질자성막(130)을 포함하는 MR부(100)는 제6 예에서 기술된 것과 유사한 방법으로 제조되었다. 본 예에서는, 비자성 절연막(120) 대신에 도전성인 비자성막(121)(도 6a)이 사용된다. 즉, 본 예에서는 MR 효과 메모리 셀(1000)이 GMR 소자이다.
MR부(101)는 타겟으로서 Ni0.68Co0.2Fe0.12(교환-결합된 강자성막에서 강자성막들(230 및 250)용으로), Cu(비자성막(121)용으로), Co0.9Fe0.1(경질자성막(110)용으로)를 사용하여 제조되었다.
CPP구조를 갖는 MR부(100)는 Co0.9Fe0.1(20) / Cu(3) / Ni0.68Co0.2Fe0.12(2) / Ru(0.7) / Ni0.68Co0.2Fe0.12(3)이었다.
MR부(100)의 MR비는 100 Oe로 인가된 자기장에서 실온에서 측정되었다. MR부(101)의 MR비는 16%이었다. 그 평면 방향으로 MR부(100)의 크기는 약 0.05㎛2이었다.
제1 예에서 기술된 MR 효과 메모리 셀(1000)은 제6 예에 기술된 것과 유사한 방식으로 도 8b에 도시한 연질자성막(130)을 갖는 MR부(100)를 포함하여 제조되었다. 도전막들(140 및 150)은 Au 및 Cu로 형성되었으며, 도전막(170)은 AuCr로 형성되었다. MR부(100)와 도전막(170)을 절연하는 절연막(160)은 이 예에서 SiO2로 형성되었으나, 예를 들면 CaF2, Al2O3또는 Si3N4로 형성될 수도 있다.
이 방식으로 제조된 MR 효과 메모리 셀(1000)의 동작은 도 9a, 9b를 참조하여 제6 예에서 기술된 방법에 의해 확인되었다. 결과로서, 기입정보에 대응하는 도 9b에 도시한 펄스(533)가 검출되었다. 이에 따라, 본 발명에 따른 MR 효과 메모리 셀(1000)이 실현되었음을 발견하였다.
(예13)
본 발명에 따른 제13 예서, 도 3을 참조하여 제2 예에서 기술한 MR 효과 메모리 셀(2000)을 제조하는 방법을 기술한다. 제13 예에서 제조된 MR 효과 메모리 셀(2000)은 도 8b를 참조하여 제5 예에서 기술된 연질자성막(130)을 포함한다.
도 8b에 도시한 연질자성막(130)을 포함하는 MR부(101)(도 3)는 제6 예에서 기술된 것과 유사한 방법으로 제조되었다. 본 예에서는, 비자성 절연막(120) 대신에 도전성인 비자성막(121)(도 6a)이 사용된다. 즉, 본 예에서는 MR 효과 메모리 셀(2000)이 GMR 소자이다.
MR부(101)는 타겟으로서 Ni0.68Co0.2Fe0.12(교환-결합된 강자성막에서 강자성막들(230 및 250)용으로), Cu(비자성막(121)용으로), Co0.9Fe0.1(경질자성막(110)용으로), 및 PtMn(반-강자성막(160), 즉 자화회전 방지층용으로)을 사용하여 제조되었다.
CPP구조를 갖는 MR부(101)는 PtMn(30) / Co0.9Fe0.1(20) / Cu(3) / Ni0.68Co0.2Fe0.12(2) / Ru(0.7) / Ni0.68Co0.2Fe0.12(3)이었다.
MR부(101)의 MR비는 100 Oe로 인가된 자기장에서 실온에서 측정되었다. MR부(101)의 MR비는 19%이었다. 평면 방향으로 MR부(101)의 크기는 약 0.05㎛2이었다.
제2 예에서 기술된 MR 효과 메모리 셀(2000)은 제6 예에 기술된 것과 유사한 방식으로 도 8b에 도시한 연질자성막(130)을 갖는 MR부(101)를 포함하여 제조되었다. 도전막들(141 및 150)은 Au 및 Cu로 형성되었으며, 도전막(170)은 AuCr로 형성되었다. MR부(101)와 도전막(170)을 절연하는 절연막(160)은 이 예에서 SiO2형성되었으나 예를 들면 CaF2, Al2O3또는 Si3N4로 형성될 수도 있다.
이 방식으로 제조된 MR 효과 메모리 셀(2000)의 동작은 도 10a, 10b를 참조하여 제7 예에서 기술된 방법에 의해 확인되었다. 결과로서, 기입 정보에 대응하는 도 10b에 도시한 전압변화(543)가 검출되었다. 이에 따라, 본 발명에 따른 MR 효과 메모리 셀(2000)이 실현되었음을 발견하였다.
(예14)
도 12a는 본 발명에 따른 제14 예에서 MRAM(5000)의 구성도이다. 도 12b는 MRAM(5000)의 부분 실사도이며, 도 12f는 MRAM(5000)의 부분 평면도이다.
MRAM(5000)은 256 x 256(행 x 열) 매트릭스의 복수의 MR 효과 메모리 셀들(1010)을 포함한다. MR 효과 메모리 셀들(1010)의 수는 선택적이다.
도 12b에 도시한 바와 같이, MR 효과 메모리 셀(1010)은 도 5b를 참조하여 제3 예에 기술된 MR 효과 메모리 셀(1000 또는 2000)의 구조에 더하여 워드라인(173)을 포함한다. 양호하게, 워드라인들(170 및 173)은 도 12b에 도시한 바와 같은 MR부(100 또는 101)의 상면과 저면 상에 각각 제공된다. 워드 라인들(170 및 173)의 위치들은 도 12b에 도시된 것들에 제한되지 않으며, 워드 라인들(170 및 173)은 자기장이 MR부(100 또는 101)에 효과적으로 인가될 수 있는 한 어디에도 위치될 수 있다. 도 12c, 12d 및 12e는 워드 라인들(170 및 173)의 예를 도시한다.
도 12c에서, 워드 라인들(170 및 173)은 소정의 각도에 의해 MR부(100 또는 101)와 관련해서 오프셋되어 위치하기 때문에 MR부(100 또는 101)에 자기장을 효과적으로 인가하는 것이 보장된다. 본 발명에 따른 본 예 및 다른 임의의 예에서, 상기 워드 라인들은 정해진 방향으로 제공될 수 있다. 정해진 방향은 행 방향 및 열 방향이 될 수 있으며 또한 상기 행 방향 및 열 방향과 관련해서, 예를 들어 45도의 각도를 갖는 방향이 될 수 있다. 워드 라인이 센스 라인 및 비트라인에 평행일 필요는 없다.
도 12d에서, 센스 라인(140)은 워드 라인(170) 대신에 사용된다. 도 12e에서, 워드 라인들(170 및 173)은 MR(100 또는 101)의 측 표면을 따라 제공된다. 도 12e의 구조에서, 워드 라인들(170 및 173)에서 동일한 방향으로 전류가 흐르도록 야기된다. 상기 워드 라인들(170 및 173)에 의해 합성 자기장(synthesized magnetic field)이 발생된다. (상기 워드 라인들(170 및 173)에 의해 발생된) 결과적인 합성 자기장으로 이루어진 합성 자기장 및 센스 라인(140 또는 141)에 의해 발생된 자기장은 정보를 MR부(100 또는 101)에 기입하기 위해 사용된다.
먼저, MR 효과 메모리 셀(1000)의 구조에 더하여 워드라인(173)을 포함하는 MR 효과 메모리 셀(1010)을 기술한다.
MR 효과 메모리 셀(1010)의 MR부(100)는 제10 예에서 기술된 구조, 즉 Ni0.81Fe0.19(3)/Ru(0.7)/Ni0.81Fe0.19(2)/Al2O3(1.2)/Co0.9Fe0.1(20)를 가졌다. 본 발명자들은 Ni0.81Fe0.19(2)/Ru(0.7)/Ni0.81Fe0.19(3)/Al2O3(1.2)/Co0.9Fe0.1(20)의 구조를 가진 또 다른 유형의 MR부(100)를 제조하였다.
도전막(140, 150)은 Au, Cu 또는 Al로 형성되었으며, 도전막(170 및 173)은 Cu로 형성되었다. MR부(100) 및 도전막(170)을 절연하는 절연막(160)은 이 예에서 SiO2로 형성되었으나 예를 들면 CaF2, Al2O3또는 Si3N4로 형성될 수도 있다.
도 12a에 도시한 바와 같이, 도전막들(140 및 150)(센스라인 및 비트라인)은 격자로 배열된다. 도전막들(170 및 173)(워드라인)은 격자로 배열된다. 어드레스 지정을 위한 스위칭부들(301 및 311) 및 신호검출부들(302 및 312)은 도 12f에 도시한 바와 같이 제공된다. 도 12f에서, 도전막(173)은 명확성을 위해 도시하지 않았다. 스위칭부들(301 및 311)은 임의의 도전막들(140 및 150) 및 도전막들(170 및 173)을 선택한다. 신호검출부들(302 및 312)은 전류레벨을 검출하거나 각각의 도전막의 전압값을 검출한다.
정보는, 하나의 도전막(170) 및 하나의 도전막(173)(격자로 배열된)에 펄스 전류가 흐르게 하고 그래서 상기 도전막들(170 및 173)에 의해 발생된 합성 자기장에 의해 특정 MR부(100)의 자화상태가 변경되게 함으로써 MR부(100)에 기입된다.
MRAM(5000)에의 정보기입 및 이로부터의 정보판독은 기본적으로 도 9a, 9b를 참조하여 제6 예에서 기술된 바와 동일한 방식으로 수행된다. 임의의 정보저장 상태에서 MRAM(5000)으로부터 판독동작은 다음과 같이 하여 확인되었다.
특정 도전막(140), 특정 도전막(150), 특정 도전막(170), 및 특정 도전막(173)은 스위칭부들(301 및 311)에 의해 선택되었다. 선택된 도전막들(140, 150, 170 및 173)(즉, 선택된 MR부(100))에 대응하는 MR부(100)의 저항값을 모니터링하면서, 연질자성막(130)(도 1)의 자화반전을 일으키는 자기장을 선택된 MR부(100)에 적용하였다. 결과로서, 도 9b에 도시한 펄스(533)가 신호검출부(302 또는 312)를 통해 검출되었다. 정보판독은 판독 후에 저장되었기 때문에, 판독동작은 NDRO인 것으로 확인되었다. 이들 결과에 기초하여, 본 발명에 따른 MRAM(5000)이 실현되었음을 발견하였다.
다음에, 제11 예에 기술된 MR 효과 메모리 셀(2000)에 더하여 워드라인(173)을 포함하는 MR 효과 메모리 셀(1010)을 기술한다.
MR 효과 메모리 셀(1010)의 MR부(101)는 제11 예에 기술된 구조, 즉, Ni0.81Fe0.19(3) / Ru(0.7) / Ni0.81Fe0.19(2) / Al2O3(1.2) / Co0.5Fe0.5(20) / IrMn(30)의 구조를 가졌다. 발명자는 또한 Ni0.81Fe0.19(2) / Ru(0.7) / Ni0.81Fe0.19(3) / Al2O3(1.2) / Co0.5Fe0.5(20) / IrMn(30)의 구조를 갖는 MR부(101)의 또 다른 유형을 제조하였다.
도전막들(141 및 150)은 Au 및 Cu로 형성되었으며, 도전막(170)은 AuCr로 형성되었다. MR부(101)와 도전막(170 및 173)을 절연하는 절연막(160)은 이 예에서 SiO2로 형성되었으나 예를 들면 CaF2, Al2O3또는 Si3N4로 형성될 수도 있다.
도 12a에 도시한 바와 같이, 도전막들(141 및 150)(센스라인 및 비트라인)은 격자로 배열된다. 도전막들(170 및 173)(워드라인)은 격자로 배열된다.
정보는 하나의 도전막(170) 및 하나의 도전막(173)(격자로 배열된)에 펄스 전류가 흐르게 하고 그래서 상기 도전막들(170 및 173)에 의해 발생된 합성된 자기장에 의해 특정 MR부(101)의 자화상태가 변경되게 함으로써 MR부(101)에 기입된다.
MRAM(5000)에 정보기입 및 이로부터 정보판독은 기본적으로 도 10a, 10b를 참조하여 제7 예에서 기술된 바와 동일한 방식으로 수행된다. 임의의 정보저장 상태에서 MRAM(5000)으로부터 판독동작은 다음과 같이 하여 확인되었다.
특정 도전막(141), 특정 도전막(150), 특정 도전막(170), 및 특정 도전막(173)은 스위칭부들(301 및 311)에 의해 선택되었다. 선택된 도전막들(141, 150, 170 및 173)(즉, 선택된 MR부(101))에 대응하는 MR부(101)의 저항값을 모니터링하면서, 연질자성막(130)(도 6b)의 자화반전을 일으키는 자기장을 선택된 MR부(101)에 적용하였다. 연질자성막(130)의 자화반전은 강자성막(230, 250)간 자화방향 차이의 방향을 나타낸다. 모니터링 결과로서, 도 10b에 도시한 전압변화(543)가 신호검출부(302 또는 312)를 통해 검출되었다. 따라서, 본 발명에 따른 MRAM(5000)이 실현되었음을 발견하였다.
(예 15)
본 발명에 따른 제15 예에서, 도 3을 참조하여 제2 예에서 기술한 MR 효과 메모리 셀(2000)을 제조하는 방법을 기술한다. 제15 예에서 제조된 MR 효과 메모리 셀(2000)은 도 8c를 참조하여 제5 예에서 기술된 연질자성막(130)을 포함한다.
도 8c에 도시한 연질자성막(130)을 포함하는 MR부(101)는 제6 예에서 기술된 것과 유사한 방법으로 제조되었다.
MR부(101)는 타겟으로서 Ni0.81Fe0.19(교환-결합된 강자성막에서 강자성막들(230 및 250)용으로), Ru(비자성 절연막(240)용으로), Al(비자성 절연막(120)용으로), Co0.9Fe0.1(다른 교환결합 강자성막에서의 강자성막들(260 및 280)용으로), 및 IrMn(강자성막(180), 즉 자화 회전 방지층)을 사용하여 제조되었다.
MR부(101)는 Ni0.81Fe0.19(9)/Pu(0.7)/Ni0.81Fe0.19(2)/Al2O3(1.2)/ Co0.9Fe0.1(2) / Ru(0.7) / Co0.9Fe0.1(2) / IrMn(20)이었다. Al2O3의 비자성 절연막(120)은 제6 예에서 기술된 방법 A에 의해 형성되었다.
MR부(101)의 MR비는 100 Oe로 인가된 자기장에서 실온에서 측정되었다. MR부(101)의 MR비는 36%이었다. 평면 방향으로 MR부(101)의 크기는 약 0.1㎛2이었다.
본 발명의 양호한 실시예에서 MR부(101)는, Ni0.81Fe0.19(5)/Al2O3(1.2)/ Co0.9Fe0.1(2)/Ru(0.7)/Co0.9Fe0.1(2)/IrMN(20)의 기본적인 구조를 갖는 MR부보다 작은 반-자력을 갖는 것으로 밝혀졌다. 본 예에서의 MR부(101)는 반-자력의 영향이 도 8c에 도시된 구조에 의해 감소되기 때문에 더 작은 반-자력을 갖는다.
제2 예에서 기술된 MR 효과 메모리 셀(2000)은 제6 예에 기술된 것과 유사한 방식으로 도 8c에 도시한 연질자성막(130)을 갖는 MR부(101)를 포함하여 제조되었다. 도전막들(141 및 150)은 Au 및 Cu로 형성되었으며, 도전막(170)은 AuCr로 형성되었다. MR부(101)와 도전막(170)을 절연하는 절연막(160)은 이 예에서 SiO2형성되었으나 예를 들면 CaF2, Al2O3또는 Si3N4로 형성될 수도 있다.
이 방식으로 제조된 MR 효과 메모리 셀(2000)의 동작은 도 10a, 10b를 참조하여 제7 예에서 기술된 방법에 의해 확인되었다. 결과로서, 기입 정보에 대응하는 도 10b에 도시한 전압변화(543)가 검출되었다. 이에 따라, 본 발명에 따른 MR 효과 메모리 셀(2000)이 실현되었음을 발견하였다.
(예16)
본 발명에 따른 제16 예에서, 도 3을 참조하여 제2 예에서 기술한 MR 효과 메모리 셀(2000)을 제조하는 방법을 기술한다. 제16 예에서 제조된 MR 효과 메모리 셀(2000)은 도 8c를 참조하여 제5 예에서 기술된 연질자성막(130)을 포함한다.
도 8c에 도시한 연질자성막(130)을 포함하는 MR부(101)는 제6 예에서 기술된 것과 유사한 방법으로 제조되었다.
MR부(101)는 타겟으로서 Ni0.81Fe0.19(교환-결합된 강자성막에서 강자성막들(230 및 250)용으로), Ru(비자성 절연막(240)용으로), Al(비자성 절연막(120)용으로), Co0.9Fe0.1(다른 교환결합 강자성막에서 강자성막들(260 및 280)용으로), 및 IrMn(반-강자성막(160), 즉 자화회전 방지층용으로)을 사용하여 제조되었다. 비자성 절연막(120) 및 강자성막(250)간의 계면에서 다른 강자성막(도시되지 않음)을 포함하는 MR부(101)도 또한 생성된다. 다른 강자성막은 Co0.9Fe0.1로 형성된다.
2가지 유형의 MR부(101)가 제조되었다. 한 유형은 Ni0.81Fe0.19(3) / Ru(0.7) / Ni0.81Fe0.19(2) / Al2O3(1.2) / Co0.9Fe0.1(2) / Ru(0.7)/Co0.9Fe0.1(2) /IrMn(20)의 제1 기본구조를 가졌다. 다른 유형은 Ni0.81Fe0.19(3) / Ru(0.7) / Ni0.81Fe0.19(2) /Co0.9Fe0.1(0.5) / Al2O3(1.2) / Co0.9Fe0.1(2) / Ru(0.7)/Co0.9Fe0.1(2) /IrMn(20)의 제2 기본구조를 가졌다. Al2O3의 비자성 절연막(120)은 제6 예에서 기술된 방법 A에 의해 형성되었다.
각 유형의 MR부(101)의 MR비는 100 Oe로 인가된 자기장에서 실온에서 측정되었다. 제1 기본구조를 갖는 MR부의 MR비는 약 35%이었으며, 제2 기본구조를 갖는MR부(101)의 MR비는 약 37%이었다. 평면 방향으로 MR부(100)의 크기는 약 0.1㎛2이었다.
각각의 MR부(101)는 열처리되었다. 제2 기본구조를 갖는 MR부의 MR비는 280℃에서 열처리되었을 때 약 41%에 이르렀다. 이것은 연질자성막(130)(자유층) 내에 함유된 Co0.9Fe0.1는 Ni0.81Fe0.19층 및 Al2O3층에 Ni 및 Al의 상호확산을 억제하며 따라서 계면을 안정화시킨다는 것을 암시한다. Co0.9Fe0.1층은 약 1nm 이하의 두께를 갖는 것이 양호하다.
제2 예에 기술된 MR 효과 메모리 셀(2000)은 제6 예에 기술된 것과 유사한 방식으로 도 8c에 도시한 연질자성막(130)을 갖는 각 유형의 MR부(101)를 포함하여 제조되었다. 도전막들(141 및 150)은 Au 및 Cu로 형성되었으며, 도전막(170)은 AuCr로 형성되었다. MR부(101)와 도전막(170)을 절연하는 절연막(160)은 이 예에서 SiO2로 형성되었으나 예를 들면 CaF2, Al2O3또는 Si3N4로 형성될 수도 있다.
이 방식으로 제조된 MR 효과 메모리 셀(2000)의 동작은 도 10a, 10b를 참조하여 제7 예에서 기술된 방법에 의해 확인되었다. 결국, 기입 정보에 대응하는 도 10b에 도시한 전압변화(543)가 검출되었다. 이에 따라, 본 발명에 따라 MR 효과 메모리 셀(2000)이 실현되었음을 발견하였다.
(예17)
본 발명에 따른 제17 예에서, 제1 예에서 기술된 MR 효과 메모리 셀(1000)을 제조하는 방법을 기술한다.
도 1에 도시한 MR부(100)는 제6 예에 기술된 것과 유사한 방식으로 제조되었다.
MR부(100)는 타겟으로서 Ni0.8Fe0.2(연질자성막(130)용으로), Al(비자성 절연막(120)용으로), NiMnSb(경질자성막(110)용으로)를 사용하여 제조되었다. Ni0.8Fe0.2(15)/Al2O3(1.2)/NiMnSb(50)의 구조를 갖는 MR부(100)는 사파이어 c-면 기판 상에 제조되었다. Al2O3의 비자성 절연막(120)은 제6 예에서 기술된 방법 A에 의해 형성되었다.
MR부(100)의 MR비는 100 Oe로 인가된 자기장에서 실온에서 측정되었다. MR부(100)의 MR비는 약 40%이었다. 평면 방향으로 MR부(100)의 크기는 약 0.25㎛2이었다.
이 예에서 사파이어 기판이 사용되었으나, 산화마그네슘(100) 기판을 사용하여 만족스러운 NiMnSb막이 제조될 수 있다.
이 예에서, 충분히 높은 자기 분극비를 나타내는 물질로서 NiMnSb이 사용되었다. PtMnSb 또는 PdMnSb가 사용될 때, 마찬가지로 높은 MR비가 나타나고 따라서 만족스러운 MR부가 제공될 수 있다.
제1 예에서 기술된 MR 효과 메모리 셀(1000)은 제6 예에서 기술된 것과 유사한 방식으로 사파이어 c-면에 MR부(100)를 포함하여 제조되었다. 도전막들(140 및 150)은 Au 및 Cu로 형성되었으며, 도전막(170)은 AuCr로 형성되었다. MR부(100)와도전막(170)을 절연하는 절연막(160)은 이 예에서 SiO2형성되었으나 예를 들면 CaF2, Al2O3또는 Si3N4로 형성될 수도 있다.
이 방식으로 제조된 MR 효과 메모리 셀(2000)의 동작은 도 9a, 9b를 참조하여 제6 예에서 기술된 방법에 의해 확인되었다. 결과로서, 기입 정보에 대응하는 도 9b에 도시한 펄스(533)가 검출되었다. 이에 따라, 본 발명에 따른 MR 효과 메모리 셀(2000)이 실현되었음을 발견하였다.
(예18)
본 발명에 따른 제18 예에서, 제1 예에서 기술된 MR 효과 메모리 셀(1000)을 제조하는 방법을 기술한다.
도 1에 도시한 MR부(100)는 제6 예에 기술된 것과 유사한 방식으로 제조되었다.
MR부(100)는 타겟으로서 Ni0.8Fe0.2(연질자성막(130)용으로), Al(비자성 절연막(120)용으로), PtMnSb(경질자성막(110)용으로)을 사용하여 제조되었다. MR부(100)는 Ni0.8Fe0.2(15)/Al2O3(1.2)/PtMnSb(50)의 구조를 갖는 MR부(100)는 사파이어 c-면 기판 상에 제조되었다. Al2O3의 비자성 절연막(120)은 제6 예에서 기술된 방법 A에 의해 형성되었다.
먼저, PtMnSb는 약 500℃의 온도에서 사파이어 c-면 기판 상에 에피택셜 성장되었다. 결과적인 PtMnSb층은 사파이어 c-면 기판에 일치하는 격자의 결과로서(111) 방위를 나타내었다. 이어서, Al을 증착하여 산화시킴으로써 제6 예에 기술된 바와 같은 Al2O3을 형성하였다. 이어서, Ni0.8Fe0.2을 증착함으로써 Ni0.8Fe0.2(15)/Al2O3(1.2)/PtMnSb(50)의 구조를 갖는 MR부(100)를 형성한다.
MR부(100)의 MR비는 100 Oe로 인가된 자기장에서 실온에서 측정되었다. MR부(100)의 MR비는 약 40%이었다. 평면 방향으로 MR부(100)의 크기는 약 0.25㎛2이었다.
이 예에서 사파이어 기판이 사용되었으나, 산화마그네슘(100) 기판을 사용하여 만족스러운 PtMnSb막이 제조될 수 있다. 산화마그네슘(100) 기판을 사용하였을 때, (100) 방위를 나타내는 PtMnSb막은 격자 일치에 기인하여 얻어짐을 발견하였다.
이 예에서, 충분히 높은 자기 분극비를 나타내는 물질로서 PtMnSb이 사용되었다. NiMnSb 또는 PdMnSb이 사용될 때, 마찬가지로 높은 MR비가 나타나고 따라서 만족스러운 MR부가 제공될 수 있다.
제1 예에서 기술된 MR 효과 메모리 셀(1000)은 제6 예에서 기술된 것과 유사한 방식으로 사파이어 c-면에 MR부(100)를 포함하여 제조되었다. 도전막들(140 및 150)은 Au 및 Cu로 형성되었으며, 도전막(170)은 AuCr로 형성되었다. MR부(100)와 도전막(170)을 절연하는 절연막(160)은 이 예에서 SiO2형성되었으나 예를 들면 CaF2, Al2O3또는 Si3N4로 형성될 수도 있다.
이 방식으로 제조된 MR 효과 메모리 셀(1000)의 동작은 도 9a, 9b를 참조하여 제6 예에서 기술된 방법에 의해 확인되었다. 결과로서, 기입 정보에 대응하는 도 9b에 도시한 펄스(533)가 검출되었다. 그래서, 본 발명에 따른 MR 효과 메모리 셀(1000)이 실현되었음을 발견하였다.
(예19)
본 발명에 따른 제19 예에서, 제2 예에서 기술된 MR 효과 메모리 셀(1000)을 제조하는 방법을 기술한다.
도 3에 도시한 MR부(101)는 제6 예에 기술된 것과 유사한 방식으로 제조되었다.
MR부(101)는 타겟으로서 Ni0.8Fe0.2(연질자성막(130)용으로), Al(비자성 절연막(120)용으로), PtMnSb(강자성막(190)용으로), α-Fe2O3(반-강자성막(180), 즉 자화회전 방지층용으로)을 사용하여 제조되었다.
먼저, 사파이어 c-면 기판 상에 α-Fe2O3을 성장시켰다. 이에 따라, Ni0.8Fe0.2(15)/Al2O3(1.2)/PtMnSb(25)/α-Fe2O3(40)의 구조를 갖는 MR부(100)를 형성하였다. Al2O3의 비자성 절연막(120)은 제6 예에서 기술된 방법 A에 의해 형성되었다.
MR부(101)의 MR비는 100 Oe로 인가된 자기장에서 실온에서 측정되었다. MR부(101)의 MR비는 약 40%이었다. 평면 방향으로 MR부(100)의 크기는 최소한 약0.25㎛2이었다.
이 예에서 충분히 높은 자성분극비를 나타내는 물질로서 PtMnSb를 사용하였다. NiMnSb 또는 CuMnSb를 사용하였을 때, 마찬가지로 높은 MR비가 나타나고 따라서 만족스러운 MR부가 제공될 수 있다.
제2 예에서 기술된 MR 효과 메모리 셀(2000)은 제6 예에서 기술된 것과 유사한 방식으로 사파이어 c-면에 MR부(100)를 포함하여 제조되었다. 도전막들(141 및 150)은 Au 및 Cu로 형성되었으며, 도전막(170)은 AuCr로 형성되었다. MR부(101)와 도전막(170)을 절연하는 절연막(160)은 이 예에서 SiO2형성되었으나 예를 들면 CaF2, Al2O3또는 Si3N4로 형성될 수도 있다.
이 방식으로 제조된 MR 효과 메모리 셀(1000)의 동작은 도 10a, 10b를 참조하여 제7 예에서 기술된 방법에 의해 확인되었다. 결과로서, 기입 정보에 대응하는 도 10b에 도시한 전압변화(543)가 검출되었다. 이에 따라, 본 발명에 따른 MR 효과 메모리 셀(2000)이 실현되었음을 발견하였다.
(예20)
본 발명에 따른 제20 예에서, 제2 예에서 기술한 MR 효과 메모리 셀(2000)을 제조하는 방법을 기술한다. 제20 예에서 제조된 MR 효과 메모리 셀(2000)은 도 8c를 참조하여 제5 예에서 기술된 연질자성막(130)을 포함한다.
도 8c에 도시한 연질자성막(130)을 포함하는 MR부(101)는 제6 예에서 기술된 것과 유사한 방법으로 제조되었다.
MR부(101)는 타겟으로서 Ni0.81Fe0.19(교환-결합된 강자성막에서 강자성막들(230 및 250)용으로), Ru(비자성 절연막(240)용으로), Al(비자성 절연막(120)용으로), Co0.9Fe0.1(다른 교환결합 강자성막에서 강자성막들(260 및 280)용으로), 및 IrMn(반-강자성막(180), 즉 자화회전 방지층용으로)을 사용하여 제조되었다.
Ni0.81Fe0.19(3) / Ru(0.7) / Ni0.81Fe0.19(2) / Al2O3(1.2) / Co0.9Fe0.1(2) / Ru(0.7)/Co0.9Fe0.1(2) /IrMn(20)의 구조를 갖는 MR부(101)를 형성하였다. Al2O3의 비자성 절연막(120)은 제6 예에서 기술된 방법 A에 의해 형성되었다.
*MR부(101)의 MR비는 100 Oe로 인가된 자기장에서 실온에서 측정되었다. MR부(101)의 MR비는 약 35%이었다. 평면 방향으로 MR부(101)의 크기는 약 0.05㎛2이었다.
제2 예에 기술된 MR 효과 메모리 셀(2000)은 제6 예에 기술된 것과 유사한 방식으로 MR부(101)를 포함하여 제조되었다. 도전막들(141 및 150)은 Cu로 형성되었으며, 도전막(170)은 Cu로 형성되었다. MR부(101)와 도전막(170)을 절연하는 절연막(160)은 이 예에서 SiO2로 형성되었으나 예를 들면 CaF2, Al2O3또는 Si3N4로 형성될 수도 있다.
이 방식으로 제조된 MR 효과 메모리 셀(2000)의 고속 동작을 확인하기 위해서, 도전막(170)(워드라인)에 펄스 전류(561)(도 13)를 흐르게 하고 도전막(150)(이 경우 센스라인)에 펄스 전류(562)(도 13)를 흐르게 하여 MR부(101)의 전압값 ΔV3변화를 모니터링하였다. 결과로서, 기입 정보에 대응하는 도 13에 도시한 전압변화(563)가 검출되었다.
이 예에서, 센스라인에 전류를 인가하여 발생한 자기장은 자화회전이 비교적 곤란한 축방향에 있고, 전류를 워드라인에 인가하여 발생된 자기장은 자화회전이 비교적 용이한 축방향에 있다. 즉, MR부는 센스라인에 의해 발생된 자기장 방향보다는 워드라인에 의해 발생된 자기장의 방향으로 자화되는 경향이 있다.
출력전압에서 차이는 상이한 트리거 타이밍들(trigger timings)에서 센스라인과 워드라인에 펄스 전류를 인가함으로써 나타난다는 것을 알았다. 센스라인보다는 워드라인에 더 큰 펄스 전류가 인가되었다. 센스라인에 인가된 펄스 전류의 펄스폭 ts는 약 0.1ns 이상인 것이 양호하며, 워드라인에 인가된 펄스 전류의 펄스폭 tw는 약 0.1ns 이상인 것이 양호하다. 센스라인에 인가된 펄스에 관하여 센스워드 라인에 인가된 펄스의 타이밍 차이 td는 약 0.1ns 이상 및 약 50ns 이하인 것이 양호하다. 상이한 트리거 타이밍들에서 워드라인 및 센스라인에 펄스를 인가함으로서, 충분히 높은 MR비가 보장되고 따라서 충분히 높은 출력이 제공됨을 발견하였다.
그러한 출력특성은 자화회전이 비교적 곤란한 축방향으로 자기장을 인가한 후에 자화회전이 비교적 용이한 축방향으로 자기장을 인가하고 자화방향이 180도로회전될 때 자화회전이 비교적 용이한 축방향으로만(또는 자화회전이 비교적 곤란한 축방향으로) 자기장을 인가하지 않는 것이 충분히 높은 출력을 제공할 때 효과적임을 나타낸다. 그러한 방식의 자기장 인가로 인해, 자화회전이 비교적 용이한 축방향으로 자화반전에 대한 자기 토크(magnetic torque)가 보다 용이하게 인가되는 것으로 생각된다.
MR부(101)는 워드라인에 의해 발생된 자기장의 방향보다는 센스라인에 의해 발생된 자기장의 방향으로 자화되게 할 수 있다.
서로에 대해 거의 수직인 워드라인과 센스라인 모두를 사용하여 자기장이 인가될 때, 도 14에 도시한 별모양 형태의 자기장 곡선(1401)은, 센스라인에 의해 발생된 자기장의 강도 Hs및 워드라인에 의해 발생된 자기장의 강도 Hw를 결정한다. 그래서, 자기장을 발생하기 위해 뿐만 아니라 특정 MR부의 어드레스를 선택하기 위해, 서로에 대해 수직인 워드라인과 센스라인(또는 2개의 워드 라인)을 사용하여 자기장을 인가하면 센스라인과 워드라인에 흐르게 하는데 필요한 전류의 레벨을 감소시킬 수 있다.
도 15a는 512 x 512(행 x 열) 매트릭스의 복수의 MR 효과 메모리 셀(2000)을 포함하는 MRAM(6000)의 구성도를 도시한 것이다. MR 효과 메모리 셀(2000)의 수는 선택적이다.
도 15b에 도시한 바와 같이, 어드레스 지정을 위한 스위칭부들(401 및 411) 및 신호검출부들(402 및 412)이 제공된다. 스위칭부들(401 및 411)은 임의의 도전막들(141, 150, 및 170)을 선택한다. 신호검출부들(402 및 412)은 각 도전막의 전류의 레벨 또는 전압값을 검출한다. 도전막들(141 및 150)(센스라인 및 비트라인)은 도 15a에 도시한 바와 같이 격자로 배열된다. 도전막들(170 및 173)(워드라인)은 격자로 배열된다. 워드라인(170)은 도 15b에 도시한 바와 같이 MR부(101)의 상면 상에 제공되는 것이 양호하며, 도 15a에 도시한 바와 같은 MR부(101)의 측면 상에 제공될 수도 있다. 워드 라인의 위치는 도 15b에 도시된 것에 제한되지 않으며, 워드 라인은 MR부(101)에 자기장을 효과적으로 인가할 수 있는 어느 곳이라도 위치할 수 있다.
정보는 하나의 도전막(150) 및 하나의 도전막(170)(격자로 배열된)에 펄스 전류가 흐르게 하고 그래서 상기 도전막들(170 및 173)에 의해 발생된 합성 자기장에 의해 특정 MR부(101)의 자화상태가 변경되게 함으로써 MR부(101)에 기입된다. 이 예에서, 도전막(150)(센스라인)은 제14예에서 보인 도전막(173)(워드라인) 대신으로 사용된다.
임의의 정보저장 상태에서 MRAM(6000)으로부터 판독동작은 다음과 같이 하여 확인되었다.
특정 도전막(141), 특정 도전막(150), 특정 도전막(170)은 스위칭부들(401 및 411)에 의해 선택되었다. 선택된 도전막들(141, 150 및 170)(즉, 선택된 MR부(101))에 대응하는 MR부(101)의 저항값을 모니터링하였다. 제2 예에서 기술된 바와 같이, 선택된 MR부(101)의 저항값과 기준 저항값간의 차이는 차분회로(도시되지 않음;양호하게 신호검출부들(402 및 412)에 내장되어 있음)를 통해 모니터링되었다. 그래서, 기입된 상태는 상기 차에 대응하여 판독되었다. 이들 결과에 근거하여, 본 발명에 따른 MRAM(6000)이 실현되었음을 발견하였다.
(예21)
도 16a는 도 3을 참조하여 제2 예에서 기술된 터널링 MR부(101)를 포함하는 MR 효과 헤드(7000)의 부분 실사도이다. 도 16b는 MR 효과 헤드(7000)의 단면도이다. MR 효과 헤드(7000)에서 MR부(101)는 도 8b를 참조하여 제5 예에서 기술된 연질자성막(130)을 포함한다.
MR부(101)는 제6 예에 기술된 것과 유사한 방식으로 제조되었다.
MR부(101)는 타겟으로서 Co0.9Fe0.1또는 Ni0.81Fe0.19(교환-결합된 강자성막에서 강자성막들(230 및 250)용으로), Ru(비자성막(240)용으로), Al(비자성 절연막(120) 용으로), Co0.9Fe0.1(강자성막(190)용으로), 및 IrMn(반-강자성막(180), 즉 자화회전 방지층용으로)을 사용하여 제조되었다.
Ni0.81Fe0.19(3) / Ru(0.7) / Ni0.81Fe0.19(2) / Al2O3(1.2) / Co0.9Fe0.1(20) / IrMn(30)의 구조를 가진 MR부(101)를 형성하였다. Al2O3의 비자성 절연막(120)은 제6 예에서 기술된 방법 A에 의해 형성되었다.
MR부(101)의 MR비는 100 Oe로 인가된 자기장에서 실온에서 측정되었다. MR부(101)의 MR비는 약 30%이었다. 평면 방향으로 MR부(100)의 크기는 약 0.25㎛2이었다.
MR 효과 메모리 셀(7000)은 터널링 MR부(101), 슬라이더용으로 주성분으로서 Al2O3ㆍTIC를 함유하는 소성된 물질로 형성된 기판(601), 차폐층들(602 및 603), NiFe 합금으로 형성된 기입 자기 극들(magnetic pole)(605 및 606), Cu로 형성된 코일(607), 및 Al2O3로 형성된 갭층들(608)을 포함한다. 갭층(608)은 2개의 인접한 층 사이에 배치된다. 차폐층들(602 및 603)은 각각 약 1㎛의 두께를 갖는다. 기입 자기 극들(605 및 606)은 각각 3㎛의 두께를 갖는다. 차폐층(602)과 MR부(101)간 및 차폐층(603)과 MR부(101)간 갭층들(608) 각각은 약 0.1㎛의 두께를 가지며, 기입 자기 극들(605 및 606)간 갭층(608)은 약 0.2㎛이다. 도전막(150)과 기입 자기극(605)간의 거리는 약 4㎛이며, 코일(607)은 약 3㎛의 두께를 갖는다.
MR부(101)는 차폐층들(602 및 603) 사이에 배치되고, MR 효과 헤드(7000)의 표면(604)에 노출되지 않는다.
바이어스 전류는 도전막들(141 및 150)을 통해 MR부(101)에 인가된다. 연질자성막(130)과 강자성막(190)은 서로에 대해 수직인 자화방향을 갖도록 설정된다. 그래서, 재생신호들에 대응하는 자화방향 변화는 충분히 높은 감도로 검출된다.
도 17a는 복수의 MR 효과 헤드들(7000)을 포함하는 자기디스크 장치(8000)의 평면도이다. 도 17b는 자기디스크 장치(8000)의 단면도이다.
자기기록매체(701)는 Co-Ni-Pt-Ta 합금으로 형성된다. MR 효과 헤드(7000)는 자기헤드 지지부(702)에 의해 지지되고, 자기헤드 구동부(703)에 의해 구동된다. MR 효과 헤드(7000)의 트래킹 폭(tracking width)은 5㎛로 설정된다.
본 발명에 따른 MR 효과 헤드(7000)는 종래의 CIPMR 소자인 GMR 효과 헤드보다 큰 저항변화를 갖는다. 따라서, MR 효과 헤드(7000)는 충분히 큰 재생출력을 가지며, 따라서 재생용 자기헤드로서 매우 효과적이다. 자기 디스크 장치(8000)는 자기기록매체에 기록된 정보에 대응하는 전압변화를 충분히 큰 레벨의 감도로 검출하였기 때문에, 본 발명에 따른 MR 효과 헤드(7000)가 실현되었음을 발견하였다.
모든 예에서 MR부들(100, 101, 102, 및 200)은 이 예에서 기술된 MR 효과 헤드로서 사용될 수 있다.
본 발명에 따라서, 반-강자성막 또는 경질자성막을 사용하는 MR 효과 메모리 셀 또는 소자가 제공된다.
본 발명의 일면에 따라, 외부 자기장에 의해 자화방향이 용이하게 회전가능한 자유층은, 얇아도 작은 보자력을 갖는 강자성막 및 비정질막을 포함한다. 본 발명의 다른 면에 따라, 자유층은 서로에 대해 반-강자성적으로 교환-결합되는 강자성막들을 포함하는 합성 강자성막을 포함한다. 그러한 구조를 갖도록 자유층을 형성함으로써, MR 효과 메모리 셀 또는 소자는 초소형일지라도 충분히 큰 감도로 동작할 수 있고, 전류레벨이 낮아도 충분히 큰 출력을 가질 수 있다. 매트릭스로 배열되고 고밀도로 집적된 이러한 복수의 MR 효과 소자 셀들을 포함하는 MRAM이 또한 제공될 수 있다.
본 발명의 또 다른 면에 따라, 정보는 MR 효과 메모리 셀로부터 효율적으로 판독될 수 있다. NDRO를 실현할 수 있다.
본 발명의 범위 및 정신에서 벗어남이 없이 당 분야에 숙련된 자들에 여러 가지 다른 수정이 명백할 것이며 이들에 의해 용이하게 행해질 수 있다. 따라서, 여기 첨부된 청구범위는 여기 개시된 설명으로 한정되지 않으며 넓게 해석되어야 한다.

Claims (28)

  1. 자기저항 효과 메모리 셀에 정보를 기입하고 판독하는 방법에 있어서,
    상기 자기저항 효과 메모리 셀은,
    제1 강자성막,
    제2 강자성막,
    상기 제1 강자성막과 상기 제2 강자성막간에 개재된 비자성막, 및
    적어도 하나의 도전막을 포함하고,
    상기 제1 강자성막은 외부 자기장에 의해 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 가지고,
    상기 방법은,
    적어도 상기 제1 강자성막의 자화회전을 일으키기 위해 적어도 상기 하나의 도전막에 제1 전류를 흐르게 하는 단계로서, 이에 의해 상기 자기저항 효과 메모리 셀에 정보를 기입하는, 상기 제1 전류를 흐르게 하는 단계 및
    상기 제1 강자성막, 상기 비자성막, 및 상기 제2 강자성막에 제2 전류를 흐르게 하는 단계 및 상기 적어도 하나의 도전막에, 양의 바이어스 전류(positive bias current)와 음의 바이어스 전류(negative bias current)의 조합인 제3 전류를 흐르게 하는 단계로서, 이에 의해 상기 제2 전류에 대응하는 전압값을 판독하고 따라서 상기 자기저항 소자 메모리 셀에 기입된 정보를 판독하는, 상기 제3 전류를 흐르게 하는 단계를 포함하는, 자기저항 효과 메모리 셀에 정보를 기입하고 판독하는 방법.
  2. 제1항에 있어서, 상기 제3 전류는 상기 제1 강자성막의 자화회전은 일으키지만 상기 제2 강자성막의 자화회전은 일으키지 않는 레벨을 갖는, 자기저항 효과 메모리 셀에 정보를 기입하고 판독하는 방법.
  3. 복수의 자기저항 효과 메모리 셀들을 포함하는 MRAM에 정보를 기입하고 판독하는 방법에 있어서,
    각각의 자기저항 효과 메모리 셀은,
    제1 강자성막,
    제2 강자성막,
    상기 제1 강자성막과 상기 제2 강자성막간에 개재된 비자성막 및
    적어도 하나의 도전막을 포함하고,
    상기 제1 강자성막은 외부 자기장에 의해 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 가지고,
    상기 복수의 도전막들은 적어도 하나의 정해진 방향으로 배열되고,
    상기 방법은,
    상기 복수의 자기저항 효과 메모리 셀들 중 제1 자기저항 효과 메모리 셀의 적어도 상기 제1 강자성막의 자화회전을 일으키기 위해, 상기 제1 자기저항 효과 메모리 셀의 상기 적어도 하나의 도전막에 제1 전류를 흐르게 하는 단계로서, 이에 의해 상기 제1 자기저항 효과 메모리 셀에 정보를 기입하는, 상기 제1 전류를 흐르게 하는 단계 및
    상기 제1 자기저항 효과 메모리 셀의 상기 제1 강자성막, 상기 비자성막 및 상기 제2 강자성막에 제2 전류를 흐르게 하는 단계 및 상기 제1 자기저항 효과 메모리 셀의 적어도 상기 하나의 도전막에, 양의 바이어스 전류와 음의 바이어스 전류의 조합인 제3 전류를 흐르게 하는 단계로서, 이에 의해 상기 제2 전류에 대응하는 전압값을 판독하고 따라서 상기 제1 자기저항 효과 메모리 셀에 기입된 정보를 판독하는, 상기 제3 전류를 흐르게 하는 단계를 포함하는, MRAM에 정보를 기입하고 판독하는 방법.
  4. 제3항에 있어서, 상기 제3 전류는 상기 제1 강자성막의 자화회전을 일으키지만 상기 제2 강자성막의 자화회전은 일으키지 않는 레벨을 갖는, MRAM에 정보를 기입하고 판독하는 방법.
  5. 제3항에 있어서, 상기 제1 자기저항 효과 메모리 셀 이외의 제2 자기저항 효과 메모리 셀의 상기 적어도 하나의 도전막에 제4 전류를 흐르게 하는 단계를 더 포함하며, 상기 제4 전류는 상기 제1 자기저항 효과 메모리 셀 이외의 제3 자기저항 효과 메모리 셀에 누설되는 자기장을 상쇄시키기 위한 방향으로 흐르는, MRAM에 정보를 기입하고 판독하는 방법.
  6. 제5항에 있어서, 상기 제2 자기저항 효과 메모리 셀은 상기 제3 자기저항 효과 메모리 셀과 동일한(identical), MRAM에 정보를 기입하고 판독하는 방법.
  7. 자기저항 효과 메모리 셀로부터 정보를 판독하는 방법에 있어서,
    상기 자기저항 효과 메모리 셀은,
    제1 강자성막,
    제2 강자성막,
    상기 제1 강자성막과 상기 제2 강자성막간에 개재된 비자성막 및
    적어도 하나의 도전막을 포함하고,
    상기 제1 강자성막은 외부 자기장에 의해 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 가지며,
    상기 방법은,
    상기 제1 강자성막, 상기 비자성막 및 상기 제2 강자성막에 제1 전류를 흐르게 하는 단계 및 상기 적어도 하나의 도전막에, 양의 바이어스 전류와 음의 바이어스 전류의 조합인 제2 전류를 흐르게 하는 단계로서, 이에 의해 상기 제1 전류에 대응하는 전압값을 판독하고 따라서 상기 자기저항 효과 메모리 셀에 기입된 정보를 판독하는, 상기 제2 전류를 흐르게 하는 단계를 포함하는, 자기저항 효과 메모리 셀로부터 정보를 판독하는 방법.
  8. 제7항에 있어서, 상기 제2 전류는 상기 제1 강자성막의 자화회전을 일으키지만 상기 제2 강자성막의 자화회전은 일으키지 않는 레벨을 갖는, 자기저항 효과 메모리 셀로부터 정보를 판독하는 방법.
  9. 복수의 자기저항 효과 메모리 셀들을 포함하는 MRAM으로부터 정보를 판독하는 방법에 있어서,
    각각의 자기저항 효과 메모리 셀은,
    제1 강자성막,
    제2 강자성막,
    상기 제1 강자성막과 상기 제2 강자성막간에 개재된 비자성막 및
    적어도 하나의 도전막을 각각이 포함하고,
    상기 제1 강자성막은 외부 자기장에 의해 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 가지고,
    상기 복수의 도전막들은 적어도 하나의 정해진 방향으로 배열되고,
    상기 방법은,
    상기 복수의 자기저항 효과 메모리 셀들 중 제1 자기저항 효과 메모리 셀의 상기 제1 강자성막, 상기 비자성막 및 상기 제2 강자성막에 제1 전류를 흐르게 하는 단계 및 상기 제1 자기저항 효과 메모리 셀의 상기 적어도 하나의 도전막에, 양의 바이어스 전류와 음의 바이어스 전류의 조합인 제2 전류를 흐르게 하는 단계로서, 이에 의해 상기 제1 전류에 대응하는 전압값을 판독하고 따라서 상기 자기저항 효과 메모리 셀에 기입된 정보를 판독하는, 상기 제2 전류를 흐르게 하는 단계를 포함하는, MRAM으로부터 정보를 판독하는 방법.
  10. 제9항에 있어서, 상기 제2 전류는 상기 제1 강자성막의 자화회전은 일으키지만 상기 제2 강자성막의 자화회전은 일으키지 않는 레벨을 갖는, MRAM으로부터 정보를 판독하는 방법.
  11. 제9항에 있어서, 상기 제1 자기저항 효과 메모리 셀 이외의 제2 자기저항 효과 메모리 셀의 상기 적어도 하나의 도전막에 제3 전류를 흐르게 하는 단계를 더 포함하고, 상기 제3 전류는 상기 제1 자기저항 효과 메모리 셀 이외의 제3 자기저항 효과 메모리 셀에 누설되는 자기장을 상쇄시키기 위한 방향으로 흐르는, MRAM으로부터 정보를 판독하는 방법.
  12. 제11항에 있어서, 상기 제2 자기저항 효과 메모리 셀은 상기 제3 자기저항 효과 메모리 셀과 동일한, MRAM으로부터 정보를 판독하는 방법.
  13. 자기저항 효과 메모리 셀에 신호의 다중레벨들을 기입하고 판독하는 방법에 있어서,
    상기 자기저항 효과 메모리 셀은,
    적어도 2층 구조체들,
    상기 적어도 2층 구조체들간에 개재된 적어도 하나의 제1 비자성막 및
    적어도 하나의 도전막을 포함하고,
    상기 적어도 2층 구조체들 각각은 제1 강자성막, 제2 강자성막 및 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제2 비자성막을 포함하고,
    상기 제1 강자성막은 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 가지고,
    상기 방법은,
    상기 적어도 2층 구조체들 각각의 상기 제1 강자성막 및 상기 제2 강자성막 중 적어도 하나의 자화회전을 일으키기 위해, 또는 상기 적어도 2층 구조체들 각각의 상기 제1 강자성막 및 상기 제2 강자성막 중 어느 것도 자화회전을 일으키지 않기 위해, 상기 적어도 하나의 도전막에 제1 전류를 일으키는 단계로서, 이에 의해 상기 자기저항 효과 메모리 셀에 신호의 다중레벨들을 기입하는, 상기 제1 전류를 일으키는 단계 및
    상기 적어도 2층 구조체들 각각에 제2 전류를 일으키는 단계로서, 상기 제2 전류에 대응하는 저항값과 기준 저항값을 비교하고, 이에 의해 상기 자기저항 효과 메모리 셀에 기입된 상기 신호의 다중레벨들을 판독하는, 상기 제2 전류를 일으키는 단계를 포함하는, 자기저항 효과 메모리 셀에 신호의 다중레벨들을 기입하고 판독하는 방법.
  14. 제13항에 있어서, 상기 적어도 하나의 도전막에 점진적으로 증가하는 방식으로 상승하는 전류를 흐르게 하는 단계를 더 포함하는, 자기저항 효과 메모리 셀에 신호의 다중레벨들을 기입하고 판독하는 방법.
  15. 삭제
  16. 자기저항 효과 메모리 셀로부터 신호의 다중레벨들을 판독하는 방법에 있어서,
    상기 자기저항 효과 메모리 셀은,
    적어도 2층 구조체들,
    상기 적어도 2층 구조체들간에 개재된 적어도 하나의 제1 비자성막 및
    적어도 하나의 도전막을 포함하고,
    상기 적어도 2층 구조체들 각각은 제1 강자성막, 제2 강자성막 및 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제2 비자성막을 포함하고,
    상기 제1 강자성막은 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 가지고,
    상기 방법은,
    상기 적어도 2층 구조체들 각각에 제1 전류를 흐르게 하는 단계로서, 상기 제1 전류에 대응하는 저항값과 기준 저항값을 비교하여, 상기 자기저항 효과 메모리 셀에 기입된 상기 신호의 다중레벨들을 판독하는, 상기 제1 전류를 흐르게 하는 단계를 포함하는, 자기저항 효과 메모리 셀로부터 신호의 다중레벨들을 판독하는 방법.
  17. 제16항에 있어서, 상기 적어도 하나의 도전막에 점진적으로 증가하는 방식으로 상승하는 전류를 흐르게 하는 단계를 더 포함하는, 자기저항 효과 메모리 셀로부터 신호의 다중레벨들을 판독하는 방법.
  18. 복수의 자기저항 효과 메모리 셀들을 포함하는 MRAM에 신호의 다중레벨들을 기입하고 판독하는 방법에 있어서,
    각각의 자기저항 효과 메모리 셀은,
    적어도 2층 구조체들,
    상기 적어도 2층 구조체들간에 개재된 적어도 하나의 제1 비자성막 및
    적어도 하나의 도전막을 포함하고,
    상기 적어도 2층 구조체들 각각은 제1 강자성막, 제2 강자성막 및 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제2 비자성막을 포함하고,
    상기 제1 강자성막은 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 가지고,
    상기 복수의 도전막들은 적어도 하나의 정해진 방향으로 배열되고,
    상기 방법은,
    상기 복수의 자기저항 효과 메모리 셀들 중 제1 자기저항 효과 메모리 셀의 상기 적어도 2층 구조체들 각각의 상기 제1 강자성막 및 상기 제2 강자성막 중 적어도 하나의 자화회전을 일으키기 위해, 또는 상기 복수의 자기저항 효과 메모리 셀들 중 제1 자기저항 효과 메모리 셀의 상기 적어도 2층 구조체들 각각의 상기 제1 강자성막 및 상기 제2 강자성막 중 어느 것도 자화회전을 일으키지 않기 위해, 상기 제1 자기저항 효과 메모리 셀의 상기 적어도 하나의 도전막에 제1 전류를 흐르게 하는 단계로서, 이에 의해 상기 제1 자기저항 효과 메모리 셀에 신호의 다중레벨들을 기입하는, 상기 제1 전류를 흐르게 하는 단계 및
    상기 제1 자기저항 효과 메모리 셀의 상기 적어도 2층 구조체들 각각에 제2 전류를 흐르게 하는 단계로서, 상기 제2 전류에 대응하는 저항값과 기준 저항값을 비교하고, 이에 의해 상기 제1 자기저항 효과 메모리 셀에 기입된 상기 신호의 다중레벨들을 판독하는, 상기 제2 전류를 흐르게 하는 단계를 포함하는, MRAM에 신호의 다중레벨들을 기입하고 판독하는 방법.
  19. 제18항에 있어서, 상기 적어도 하나의 도전막에 점진적으로 증가하는 방식으로 상승하는 전류를 흐르게 하는 단계를 더 포함하는, MRAM에 신호의 다중레벨들을 기입하고 판독하는 방법.
  20. 제18항에 있어서, 상기 제1 자기저항 효과 메모리 셀 이외의 제2 자기저항 효과 메모리 셀의 상기 적어도 하나의 도전막에 제3 전류를 흐르게 하는 단계를 더 포함하고, 상기 제3 전류는 상기 제1 자기저항 효과 메모리 셀 이외의 제3 자기저항 효과 메모리 셀에 누설되는 자기장을 상쇄시키기 위한 방향으로 흐르는, MRAM에 신호의 다중레벨들을 기입하고 판독하는 방법.
  21. 제20항에 있어서, 상기 제2 자기저항 효과 메모리 셀은 상기 제3 자기저항효과 메모리 셀과 동일한, MRAM에 신호의 다중레벨들을 기입하고 판독하는 방법.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 복수의 자기저항 효과 메모리 셀들을 포함하는 MRAM으로부터 신호의 다중레벨들을 판독하는 방법에 있어서,
    각각의 자기저항 효과 소자 메모리 셀은,
    적어도 2층 구조체들,
    상기 적어도 2층 구조체들간에 개재된 적어도 하나의 제1 비자성막 및
    적어도 하나의 도전막을 포함하고,
    상기 적어도 2층 구조체들 각각은 제1 강자성막, 제2 강자성막 및 상기 제1 강자성막과 상기 제2 강자성막간에 개재된 제2 비자성막을 포함하고,
    상기 제1 강자성막은 상기 제2 강자성막의 자화보다 용이하게 회전가능한 자화를 가지고,
    상기 복수의 도전막들은 적어도 하나의 정해진 방향으로 배열되고,
    상기 방법은,
    상기 제1 자기저항 효과 메모리 셀의 상기 적어도 2층 구조체들 각각에 제1 전류를 흐르게 하는 단계로서, 상기 제1 전류에 대응하는 저항값과 기준 저항값을 비교하고, 이에 의해 상기 제1 자기저항 효과 메모리 셀에 기입된 신호의 다중레벨들을 판독하는, 상기 제1 전류를 흐르게 하는 단계를 포함하는, MRAM으로부터 신호의 다중레벨들을 판독하는 방법.
  26. 제25항에 있어서, 상기 적어도 하나의 도전막에 점진적으로 증가하는 방식으로 상승하는 전류를 흐르게 하는 단계를 더 포함하는, MRAM으로부터 신호의 다중레벨들을 판독하는 방법.
  27. 제25항에 있어서, 상기 제1 자기저항 효과 메모리 셀 이외의 제2 자기저항 효과 메모리 셀의 상기 적어도 하나의 도전막에 제2 전류를 흐르게 하는 단계를 더 포함하고, 상기 제2 전류는 상기 제1 자기저항 효과 메모리 셀 이외의 제3 자기저항 효과 메모리 셀에 누설되는 자기장을 상쇄시키기 위한 방향으로 흐르는, MRAM으로부터 신호의 다중레벨들을 판독하는 방법.
  28. 제27항에 있어서, 상기 제2 자기저항 효과 메모리 셀은 상기 제3 자기저항 효과 메모리 셀과 동일한, MRAM으로부터 신호의 다중레벨들을 판독하는 방법.

KR10-2002-0065669A 1999-06-17 2002-10-26 자기저항 효과 메모리 셀에 정보를 기입하거나 판독하는방법 KR100439288B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00170486 1999-06-17
JP17048699 1999-06-17
JPJP-P-1999-00352962 1999-12-13
JP35296299 1999-12-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0033485A Division KR100436318B1 (ko) 1999-06-17 2000-06-17 자기저항 효과 소자, 자기저항 효과 메모리 셀, 및 mram

Publications (2)

Publication Number Publication Date
KR20030011025A KR20030011025A (ko) 2003-02-06
KR100439288B1 true KR100439288B1 (ko) 2004-07-07

Family

ID=26493468

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2000-0033485A KR100436318B1 (ko) 1999-06-17 2000-06-17 자기저항 효과 소자, 자기저항 효과 메모리 셀, 및 mram
KR10-2002-0065669A KR100439288B1 (ko) 1999-06-17 2002-10-26 자기저항 효과 메모리 셀에 정보를 기입하거나 판독하는방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR10-2000-0033485A KR100436318B1 (ko) 1999-06-17 2000-06-17 자기저항 효과 소자, 자기저항 효과 메모리 셀, 및 mram

Country Status (4)

Country Link
US (2) US6436526B1 (ko)
EP (1) EP1061592A3 (ko)
JP (2) JP3589346B2 (ko)
KR (2) KR100436318B1 (ko)

Families Citing this family (203)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3589346B2 (ja) * 1999-06-17 2004-11-17 松下電器産業株式会社 磁気抵抗効果素子および磁気抵抗効果記憶素子
WO2000079522A1 (fr) * 1999-06-22 2000-12-28 Fujitsu Limited Element coulissant de tete magnetique et ensemble tete magnetique
US6424561B1 (en) * 2000-07-18 2002-07-23 Micron Technology, Inc. MRAM architecture using offset bits for increased write selectivity
US6767655B2 (en) * 2000-08-21 2004-07-27 Matsushita Electric Industrial Co., Ltd. Magneto-resistive element
TW544677B (en) * 2000-12-26 2003-08-01 Matsushita Electric Ind Co Ltd Magneto-resistance memory device
US6905780B2 (en) * 2001-02-01 2005-06-14 Kabushiki Kaisha Toshiba Current-perpendicular-to-plane-type magnetoresistive device, and magnetic head and magnetic recording-reproducing apparatus using the same
JP3677455B2 (ja) 2001-02-13 2005-08-03 Ｎｅｃエレクトロニクス株式会社 不揮発性磁気記憶装置およびその製造方法
US6798624B2 (en) * 2001-03-15 2004-09-28 Seagate Technology Llc Magnetization sensor for sensing the write field characteristics of a perpendicular or longitudinal recording head
DE10118197C2 (de) * 2001-04-11 2003-04-03 Infineon Technologies Ag Integrierte magnetoresistive Halbleiterspeicheranordnung und Verfahren zum Beschreiben derselben
JP5019681B2 (ja) * 2001-04-26 2012-09-05 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP2002334971A (ja) * 2001-05-09 2002-11-22 Nec Corp 磁性メモリ及びその動作方法
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
JP3849460B2 (ja) * 2001-05-29 2006-11-22 ソニー株式会社 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッド
WO2002099906A1 (fr) * 2001-06-04 2002-12-12 Matsushita Electric Industrial Co., Ltd. Element magnetoresistant, element de memorisation par magnetoresistance et memoire magnetique
DE10128964B4 (de) * 2001-06-15 2012-02-09 Qimonda Ag Digitale magnetische Speicherzelleneinrichtung
US6937447B2 (en) * 2001-09-19 2005-08-30 Kabushiki Kaisha Toshiba Magnetoresistance effect element, its manufacturing method, magnetic reproducing element and magnetic memory
US6538917B1 (en) * 2001-09-25 2003-03-25 Hewlett-Packard Development Company, L.P. Read methods for magneto-resistive device having soft reference layer
DE10149737A1 (de) * 2001-10-09 2003-04-24 Infineon Technologies Ag Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind
EP1580821B1 (en) * 2001-10-12 2015-12-09 Sony Corporation Magnetoresistance effect element, magnetic memory element, magnetic memory device, and their manufacturing method
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
JP2003151262A (ja) 2001-11-15 2003-05-23 Toshiba Corp 磁気ランダムアクセスメモリ
DE10158795B4 (de) 2001-11-30 2005-12-22 Infineon Technologies Ag Magnetoresistive Speicherzelle mit dynamischer Referenzschicht
TW569442B (en) 2001-12-18 2004-01-01 Toshiba Corp Magnetic memory device having magnetic shield layer, and manufacturing method thereof
US6735111B2 (en) * 2002-01-16 2004-05-11 Micron Technology, Inc. Magnetoresistive memory devices and assemblies
US6498747B1 (en) * 2002-02-08 2002-12-24 Infineon Technologies Ag Magnetoresistive random access memory (MRAM) cross-point array with reduced parasitic effects
JP2003243630A (ja) * 2002-02-18 2003-08-29 Sony Corp 磁気メモリ装置およびその製造方法
KR100469750B1 (ko) * 2002-02-23 2005-02-02 학교법인 성균관대학 다층산화물 인공격자를 갖는 소자
JP2003283000A (ja) 2002-03-27 2003-10-03 Toshiba Corp 磁気抵抗効果素子およびこれを有する磁気メモリ
US6728132B2 (en) * 2002-04-03 2004-04-27 Micron Technology, Inc. Synthetic-ferrimagnet sense-layer for high density MRAM applications
JP4100025B2 (ja) 2002-04-09 2008-06-11 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
JP2003318460A (ja) * 2002-04-24 2003-11-07 Alps Electric Co Ltd 磁気検出素子及びその製造方法
KR100505104B1 (ko) * 2002-04-30 2005-07-29 삼성전자주식회사 자기 램 셀들, 그 구조체들 및 그 구동방법
JP4042478B2 (ja) * 2002-06-19 2008-02-06 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
US6507513B1 (en) * 2002-06-20 2003-01-14 Hewlett-Packard Company Using delayed electrical pulses with magneto-resistive devices
JP4242117B2 (ja) 2002-07-11 2009-03-18 株式会社ルネサステクノロジ 記憶装置
US6850433B2 (en) * 2002-07-15 2005-02-01 Hewlett-Packard Development Company, Lp. Magnetic memory device and method
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
JP4674433B2 (ja) * 2002-07-18 2011-04-20 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
US6654278B1 (en) * 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
JP4178867B2 (ja) 2002-08-02 2008-11-12 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
US6831312B2 (en) * 2002-08-30 2004-12-14 Freescale Semiconductor, Inc. Amorphous alloys for magnetic devices
US6803274B2 (en) * 2002-08-30 2004-10-12 Hewlett-Packard Development Company, L.P. Magnetic memory cell having an annular data layer and a soft reference layer
JP3788964B2 (ja) * 2002-09-10 2006-06-21 株式会社東芝 磁気ランダムアクセスメモリ
US7064974B2 (en) * 2002-09-12 2006-06-20 Nec Corporation Magnetic random access memory and method for manufacturing the same
US6903909B2 (en) * 2002-11-01 2005-06-07 Hewlett-Packard Development Company, L.P. Magnetoresistive element including ferromagnetic sublayer having smoothed surface
JP3935049B2 (ja) * 2002-11-05 2007-06-20 株式会社東芝 磁気記憶装置及びその製造方法
US6836429B2 (en) * 2002-12-07 2004-12-28 Hewlett-Packard Development Company, L.P. MRAM having two write conductors
JP4873338B2 (ja) * 2002-12-13 2012-02-08 独立行政法人科学技術振興機構 スピン注入デバイス及びこれを用いた磁気装置
US6842389B2 (en) * 2003-01-17 2005-01-11 Hewlett-Packard Development Company, L.P. System for and method of four-conductor magnetic random access memory cell and decoding scheme
US6917087B2 (en) 2003-02-21 2005-07-12 Micron Technology, Inc. Tilted array geometry for improved MRAM switching
JP3964818B2 (ja) * 2003-04-01 2007-08-22 株式会社東芝 磁気ランダムアクセスメモリ
US6667901B1 (en) * 2003-04-29 2003-12-23 Hewlett-Packard Development Company, L.P. Dual-junction magnetic memory device and read method
US7020009B2 (en) * 2003-05-14 2006-03-28 Macronix International Co., Ltd. Bistable magnetic device using soft magnetic intermediary material
US6865109B2 (en) * 2003-06-06 2005-03-08 Seagate Technology Llc Magnetic random access memory having flux closure for the free layer and spin transfer write mechanism
KR100560661B1 (ko) 2003-06-19 2006-03-16 삼성전자주식회사 자기 메모리의 읽기 방법
US6956763B2 (en) * 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. MRAM element and methods for writing the MRAM element
US7911832B2 (en) 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7573737B2 (en) * 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6967366B2 (en) * 2003-08-25 2005-11-22 Freescale Semiconductor, Inc. Magnetoresistive random access memory with reduced switching field variation
JP2005085805A (ja) * 2003-09-04 2005-03-31 Fujitsu Ltd 半導体装置
US7050326B2 (en) * 2003-10-07 2006-05-23 Hewlett-Packard Development Company, L.P. Magnetic memory device with current carrying reference layer
US20050110004A1 (en) * 2003-11-24 2005-05-26 International Business Machines Corporation Magnetic tunnel junction with improved tunneling magneto-resistance
KR100624417B1 (ko) * 2004-01-31 2006-09-18 삼성전자주식회사 터널링 자기 저항 소자
JP4433820B2 (ja) * 2004-02-20 2010-03-17 Ｔｄｋ株式会社 磁気検出素子およびその形成方法ならびに磁気センサ、電流計
KR100867662B1 (ko) 2004-03-12 2008-11-10 도쿠리쓰교세이호징 가가쿠 기주쓰 신코 기코 자기저항소자, 터널 장벽층 및 자기저항소자의 제조방법
US7102920B2 (en) * 2004-03-23 2006-09-05 Hewlett-Packard Development Company, L.P. Soft-reference three conductor magnetic memory storage device
US7414881B2 (en) * 2004-03-31 2008-08-19 Nec Corporation Magnetization direction control method and application thereof to MRAM
JP4747507B2 (ja) * 2004-04-16 2011-08-17 ソニー株式会社 磁気メモリ及びその記録方法
US7449345B2 (en) * 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
JP4692805B2 (ja) * 2004-06-30 2011-06-01 Ｔｄｋ株式会社 磁気検出素子およびその形成方法
US7067330B2 (en) * 2004-07-16 2006-06-27 Headway Technologies, Inc. Magnetic random access memory array with thin conduction electrical read and write lines
US7466525B2 (en) * 2004-09-03 2008-12-16 Tdk Corporation Magnetic sensing element including laminated film composed of half-metal and NiFe alloy as free layer
JP4292128B2 (ja) 2004-09-07 2009-07-08 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
US7390530B2 (en) * 2004-11-30 2008-06-24 Headway Technologies, Inc. Structure and process for composite free layer in CPP GMR device
KR100601994B1 (ko) * 2005-03-02 2006-07-18 삼성전자주식회사 외부 자기장 발생수단을 구비하는 메모리 장치와 그 동작및 제조 방법
JP4877575B2 (ja) 2005-05-19 2012-02-15 日本電気株式会社 磁気ランダムアクセスメモリ
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7399671B2 (en) 2005-09-01 2008-07-15 Micron Technology, Inc. Disposable pillars for contact formation
JPWO2007043358A1 (ja) * 2005-10-07 2009-04-16 コニカミノルタオプト株式会社 セルロースエステルフィルムの製造方法、セルロースエステルフィルム、偏光板及び液晶表示装置
JP4786331B2 (ja) 2005-12-21 2011-10-05 株式会社東芝 磁気抵抗効果素子の製造方法
JP4864464B2 (ja) * 2006-01-11 2012-02-01 株式会社東芝 磁気抵抗効果素子とその製造方法、およびそれを用いた磁気ヘッドと磁気再生装置と磁気メモリ
JP4514721B2 (ja) * 2006-02-09 2010-07-28 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気記録再生装置及び磁気記憶装置
JP2007281229A (ja) * 2006-04-07 2007-10-25 Toshiba Corp 磁気抵抗ランダムアクセスメモリ、その書き込み方法、およびテスト方法
JP2007299880A (ja) 2006-04-28 2007-11-15 Toshiba Corp 磁気抵抗効果素子，および磁気抵抗効果素子の製造方法
JP4550777B2 (ja) * 2006-07-07 2010-09-22 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置及び磁気メモリ
JP5044157B2 (ja) * 2006-07-11 2012-10-10 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気再生装置
JP5210533B2 (ja) 2006-09-21 2013-06-12 アルプス電気株式会社 トンネル型磁気検出素子及びその製造方法
JP2008103662A (ja) * 2006-09-21 2008-05-01 Alps Electric Co Ltd トンネル型磁気検出素子及びその製造方法
JP2008085220A (ja) 2006-09-28 2008-04-10 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド、および磁気再生装置
JP5003109B2 (ja) * 2006-11-14 2012-08-15 富士通株式会社 強磁性トンネル接合素子、その製造方法、及びそれを用いた磁気ヘッド、磁気メモリ
JP2008227297A (ja) 2007-03-14 2008-09-25 Tdk Corp トンネル型磁気検出素子及びその製造方法
JP4388093B2 (ja) 2007-03-27 2009-12-24 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP4553927B2 (ja) * 2007-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体装置
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US7751231B2 (en) * 2008-05-05 2010-07-06 Qimonda Ag Method and integrated circuit for determining the state of a resistivity changing memory cell
JP4698712B2 (ja) * 2008-09-05 2011-06-08 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP5039006B2 (ja) * 2008-09-26 2012-10-03 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP5032430B2 (ja) * 2008-09-26 2012-09-26 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP5039007B2 (ja) * 2008-09-26 2012-10-03 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP5032429B2 (ja) * 2008-09-26 2012-09-26 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP2010080839A (ja) 2008-09-29 2010-04-08 Toshiba Corp 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリおよび磁気記録再生装置
JP2009218611A (ja) * 2009-05-18 2009-09-24 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
EP2276034B1 (en) * 2009-07-13 2016-04-27 Crocus Technology S.A. Self-referenced magnetic random access memory cell
KR101115039B1 (ko) * 2009-08-21 2012-03-07 한국과학기술연구원 자기터널접합 디바이스 및 그 제조 방법
US9207292B2 (en) * 2011-02-02 2015-12-08 Infineon Technologies Ag Magnetoresistive device and method for manufacturing the same
JP5859735B2 (ja) * 2011-03-15 2016-02-16 国立大学法人信州大学 薄膜磁気デバイス及びその磁気特性制御方法
US8686484B2 (en) 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
JP5684081B2 (ja) 2011-09-22 2015-03-11 株式会社東芝 アナログ／デジタル変換器
JP5684080B2 (ja) 2011-09-22 2015-03-11 株式会社東芝 アナログ／デジタル変換器
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9082888B2 (en) * 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
EP2953178B1 (en) * 2013-02-04 2017-11-22 Alps Electric Co., Ltd. Giant magnetoresistive element and current sensor using same
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
WO2014205634A1 (zh) * 2013-06-24 2014-12-31 吉瑞高新科技股份有限公司 电子烟发热装置及电子烟
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10141498B2 (en) 2015-12-10 2018-11-27 Everspin Technologies, Inc. Magnetoresistive stack, seed region thereof and method of manufacturing same
US10483320B2 (en) 2015-12-10 2019-11-19 Everspin Technologies, Inc. Magnetoresistive stack with seed region and method of manufacturing the same
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10361361B2 (en) * 2016-04-08 2019-07-23 International Business Machines Corporation Thin reference layer for STT MRAM
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US9633706B1 (en) 2016-10-10 2017-04-25 Qualcomm Incorporated Voltage self-boosting circuit for generating a boosted voltage for driving a word line write in a memory array for a memory write operation
WO2018125634A1 (en) 2016-12-27 2018-07-05 Everspin Technologies, Inc. Data storage in synthetic antiferromagnets included in magnetic tunnel junctions
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
JP2021144967A (ja) 2020-03-10 2021-09-24 キオクシア株式会社 記憶装置
CN111521859B (zh) * 2020-06-22 2021-06-04 南方电网数字电网研究院有限公司 电力设备的线路电流测量方法、装置及计算机设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841611A (en) * 1994-05-02 1998-11-24 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect device and magnetoresistance effect type head, memory device, and amplifying device using the same
EP0910092A2 (en) * 1997-09-18 1999-04-21 Canon Kabushiki Kaisha Magnetic thin film memory element and recording/reproduction method using such memory element

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4243358A1 (de) * 1992-12-21 1994-06-23 Siemens Ag Magnetowiderstands-Sensor mit künstlichem Antiferromagneten und Verfahren zu seiner Herstellung
JPH0714710A (ja) 1993-06-25 1995-01-17 Fujitsu Ltd 磁気抵抗効果素子
US5650958A (en) 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5734605A (en) 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
US5801984A (en) 1996-11-27 1998-09-01 International Business Machines Corporation Magnetic tunnel junction device with ferromagnetic multilayer having fixed magnetic moment
US5838608A (en) 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
DE19853447A1 (de) 1998-11-19 2000-05-25 Siemens Ag Magnetischer Speicher
JP3589346B2 (ja) * 1999-06-17 2004-11-17 松下電器産業株式会社 磁気抵抗効果素子および磁気抵抗効果記憶素子
US6767655B2 (en) * 2000-08-21 2004-07-27 Matsushita Electric Industrial Co., Ltd. Magneto-resistive element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841611A (en) * 1994-05-02 1998-11-24 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect device and magnetoresistance effect type head, memory device, and amplifying device using the same
EP0910092A2 (en) * 1997-09-18 1999-04-21 Canon Kabushiki Kaisha Magnetic thin film memory element and recording/reproduction method using such memory element

Also Published As

Publication number Publication date
KR100436318B1 (ko) 2004-06-18
JP3589346B2 (ja) 2004-11-17
EP1061592A2 (en) 2000-12-20
EP1061592A3 (en) 2001-09-26
JP2001237472A (ja) 2001-08-31
US7018725B2 (en) 2006-03-28
KR20010007428A (ko) 2001-01-26
US20020058158A1 (en) 2002-05-16
US6436526B1 (en) 2002-08-20
KR20030011025A (ko) 2003-02-06
JP2004179667A (ja) 2004-06-24

Similar Documents

Publication Publication Date Title
KR100439288B1 (ko) 자기저항 효과 메모리 셀에 정보를 기입하거나 판독하는방법
JP4371781B2 (ja) 磁気セル及び磁気メモリ
US6956766B2 (en) Magnetic cell and magnetic memory
Engel et al. The science and technology of magnetoresistive tunneling memory
JP4682998B2 (ja) 記憶素子及びメモリ
US6730949B2 (en) Magnetoresistance effect device
US7005691B2 (en) Magnetoresistance element and magnetoresistance storage element and magnetic memory
JP2005109263A (ja) 磁性体素子及磁気メモリ
JP2005294376A (ja) 磁気記録素子及び磁気メモリ
US6778425B1 (en) Magnetoresistance effect memory device and method for producing the same
JP2007287923A (ja) 記憶素子及びメモリ
JP3977576B2 (ja) 磁気メモリ装置
US6504197B2 (en) Magnetic memory element and magnetic memory using the same
JP5034317B2 (ja) 記憶素子及びメモリ
JP4187021B2 (ja) 記憶素子及びメモリ
JP2000076844A (ja) 磁性薄膜メモリ素子およびその記録再生方法、画像録画再生装置
US20020044479A1 (en) Magnetoresistive element, and magnetic memory using the same
JPH11154389A (ja) 磁気抵抗素子、磁性薄膜メモリ素子および該メモリ素子の記録再生方法
JP2003060261A (ja) 磁気抵抗効果膜、それを備えたメモリ素子及びそれを用いたメモリ
JP2001256773A (ja) 磁気メモリセルのアクセス方法及び磁気メモリセル
JP2002280642A (ja) 磁気抵抗効果素子、磁気記憶装置、携帯端末装置、磁気抵抗効果ヘッド、磁気再生装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090623

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee