JP4747507B2 - 磁気メモリ及びその記録方法 - Google Patents

Description

本発明は、磁気記憶素子を備えて成る磁気メモリ及びその記録方法に係わり、不揮発メモリに適用して好適なものである。

コンピュータ等の情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なＤＲＡＭが広く使われている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。

そして、不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ）が注目され、開発が進められている（例えば非特許文献１参照）。

ＭＲＡＭは、ほぼ直交する２種類のアドレス配線（ワード線、ビット線）にそれぞれ電流を流して、各アドレス配線から発生する電流磁場によって、アドレス配線の交点にある磁気記憶素子の磁性層の磁化を反転して情報の記録を行うものである。

一般的なＭＲＡＭの模式図（斜視図）を、図９に示す。
シリコン基板等の半導体基体１１０の素子分離層１０２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１０８、ソース領域１０７、並びにゲート電極１０１が、それぞれ形成されている。
また、ゲート電極１０１の上方には、図中前後方向に延びるワード線１０５が設けられている。
ドレイン領域１０８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域１０８には、配線１０９が接続されている。
そして、ワード線１０５と、上方に配置された、図中左右方向に延びるビット線１０６との間に、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子１０３は、水平方向のバイパス線１１１及び上下方向のコンタクト層１０４を介して、ソース領域１０７に電気的に接続されている。
ワード線１０５及びビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。

そして、ＭＲＡＭ等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層（記憶層）が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。

そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成の磁気メモリが注目されている（例えば、特許文献１参照）。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。

例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。

そして、スピン注入による磁化反転は、素子が微細化されても、少ない電流で磁化反転を実現することができる利点を有している。
日経エレクトロニクス ２００１．２．１２号（第１６４頁−１７１頁） 特開２００３−１７７８２号公報

しかしながら、従来のＭＲＡＭの構成では、各アドレス配線の交点に１個ずつ磁気記憶素子が設けられているだけであるため、情報を記録できる単位は１ビットのみであった。

また、上述したスピン注入による磁化反転を利用する構成の磁気メモリの模式図を図７及び図８に示す。図７は斜視図、図８は断面図である。
シリコン基板等の半導体基体６０の素子分離層５２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域５８、ソース領域５７、並びにゲート電極５１が、それぞれ形成されている。このうち、ゲート電極５１は、図中前後方向に延びるワード線を兼ねている。
ドレイン領域５８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域５８には、配線５９が接続されている。
そして、ソース領域５７と、上方に配置された、図中左右方向に延びるビット線５６との間に、スピン注入により磁化の向きが反転する記憶層を有する磁気記憶素子５３が配置されている。この磁気記憶素子５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子５３は、ビット線５６と、ソース領域５７とに、それぞれ上下のコンタクト層５４を介して接続されている。これにより、磁気記憶素子５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。

しかしながら、このようなスピン注入による磁化反転を利用する構成の磁気メモリでも、各アドレス配線５１，５６の交点に１個ずつ磁気記憶素子５３が設けられた構成が提案されているだけであり、情報を記録できる単位は１ビットのみであった。

従って、より高密度の磁気メモリを実現するためには、情報を記憶できる単位を増やす必要がある。

情報を記憶できる単位を増やす方法としては、例えば、最先端の微細半導体形成プロセスを採用したり、アドレス配線を多層化したりする等の方法が考えられる。

しかし、最先端の微細半導体形成プロセスを採用するためには、最先端の新規製造設備を必要とするため、製造コスト上昇を招くという問題点がある。

一方、アドレス配線を多層化して情報を記憶できる単位を増やすと、磁気記憶素子が近接して配置されることになる。
このため、近接する磁気記憶素子同士の磁気的干渉が生じることにより、安定した記録動作が困難になってしまう。
また、製造プロセスが複雑化するため、製造歩留まりが低下して、製造コスト上昇を招くという問題点がある。

上述した問題の解決のために、本発明においては、単位面積当たりに多くの情報を記憶することを可能にする磁気メモリ及びその記録方法を提案するものである。

本発明の磁気メモリは、情報を磁性体の磁化状態により保持する記憶層を有する磁気記憶素子を備え、互いに交差する２種類の配線の交点付近かつ２種類の配線の間に、それぞれ複数個の磁気記憶素子が電気的に直列又は並列に接続され、２種類の配線を通じて、磁気記憶素子に電流を流すことにより、スピン注入により記憶層の磁化の向きが反転して、磁気記憶素子に情報の記録が行われ、複数個の磁気記憶素子は、それぞれ情報の記録が可能になる記録電流の閾値が異なり、複数個の磁気記憶素子の抵抗値がほぼ等しく、各磁気記憶素子の記憶層が、それぞれ異なる情報記憶単位を構成するものである。

本発明の磁気メモリの記録方法は、情報を磁性体の磁化状態により保持する記憶層を有する磁気記憶素子を備え、互いに交差する２種類の配線の交点付近かつ２種類の配線の間に、それぞれ複数個の磁気記憶素子が電気的に直列又は並列に接続され、２種類の配線を通じて、磁気記憶素子に電流を流すことにより、スピン注入により記憶層の磁化の向きが反転して、磁気記憶素子に情報の記録が行われ、複数個の磁気記憶素子は、それぞれ情報の記録が可能になる記録電流の閾値が異なり、複数個の磁気記憶素子の抵抗値がほぼ等しく、各磁気記憶素子の記憶層が、それぞれ異なる情報記憶単位を構成する磁気メモリに対して、複数個の磁気記憶素子のそれぞれの記録電流の閾値のうち、いずれか２つの閾値の中間の値に記録電流を選定する、或いは最大の閾値よりも大きい値に記録電流を選定することにより、複数個の磁気記憶素子に対して選択的に情報の記録を行うものである。

上述の本発明の磁気メモリの構成によれば、２種類の配線の間に、それぞれ複数個の磁気記憶素子が電気的に直列又は並列に接続され、２種類の配線を通じて、磁気記憶素子に電流を流すことにより、スピン注入により記憶層の磁化の向きが反転して、磁気記憶素子に情報の記録が行われ、各磁気記憶素子の記憶層がそれぞれ異なる情報記憶単位を構成することにより、磁気記憶素子に記録電流を流してスピン注入により記憶層の磁化の向きを反転させて情報の記録を行うことが可能になる。また、配線の間に１個の磁気記憶素子が配置されていた磁気メモリの構成と比較して、単位体積当たりの磁気記憶素子の数を増やして、磁気メモリを高密度化することができる。
さらに、２種類の配線の間に接続された複数個の磁気記憶素子は、それぞれ情報の記録が可能になる記録電流の閾値が異なっているため、これら複数個の磁気記憶素子に流す電流の大きさと向きを選定することにより、複数個の磁気記憶素子のうち、一部又は全部の磁気記憶素子に対して選択的に記録を行うことが可能になる。

上述の本発明の磁気メモリの記録方法によれば、上記本発明の磁気メモリに対して、複数個の磁気記憶素子のそれぞれの記録電流の閾値のうち、いずれか２つの閾値の中間の値に記録電流を選定する、或いは最大の閾値よりも大きい値に記録電流を選定することにより、複数個の磁気記憶素子に対して選択的に情報の記録を行うので、記録電流の大きさを選定することにより、複数個の磁気記憶素子のうち記録が行われる磁気記憶素子を選択することができる。
そして、複数個の磁気記憶素子の一部又は全部に対して選択的に情報の記録を行う操作を、記録電流の大きさと向きとを選定して、１回又は複数回組み合わせることにより、複数個の磁気記憶素子の任意の磁気記憶素子に、任意の情報を記録することが可能になる。

さらに、上記本発明の磁気メモリ及び磁気メモリの記録方法においては、（２種類の配線の間に接続された）複数個の磁気記憶素子の抵抗値がほぼ等しい構成としている。
このように構成したことにより、複数個の磁気記憶素子に記録できる情報量が少なくなる代わりに、１回の選択的記録の操作によって、任意の情報を記録することが可能になる。

上述の本発明によれば、磁気記憶素子を高密度に配置して、単位チップ面積当たりの密度を向上し、磁気メモリの高記録密度化を図ることができる。これにより、磁気メモリの記憶容量の増大や小型化を図ることができる。
また、本発明によれば、記録電流の大きさとその向き（極性）を選定することによって、配線間に接続された複数個の磁気記憶素子に対して選択して記録することができる。

従って、本発明により、高密度に磁気記憶素子（情報記憶単位）を配置しても、安定して確実に情報を記録することができる磁気メモリを実現することができる。

まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
本発明は、前述したスピン注入により、磁気記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。

スピン注入により磁性層の磁化の向きを反転させる基本的な動作は、巨大磁気抵抗効果素子（ＧＭＲ素子）もしくは磁気トンネル接合素子（ＭＴＪ素子）から成る磁気記憶素子に対して、その膜面に垂直な方向に、ある閾値以上の電流を流すものである。このとき、電流の極性（向き）は、反転させる磁化の向きに依存する。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。

スピン注入によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Ｉｃは、現象論的に、下記数１により表される（例えば、F.J.Albert他著、Appl.Phys.Lett.,77,p.3809,2000年、等を参照）。

本発明では、式（１）で表されるように、電流の閾値が、磁性層の体積Ｖ、磁性層の飽和磁化Ｍ_ｓ、実効的な磁気異方性の大きさを制御することにより、任意に設定することが可能であることを利用する。
そして、磁化状態により情報を保持することができる磁性層（記憶層）を有し、それぞれ情報記憶単位を構成する磁気記憶素子を、２種類の配線の間に、複数個接続して配置し、これら複数個の磁気記憶素子の電流の閾値が異なる構成とする。
このように構成することにより、複数個の磁気記憶素子を選択的に記録することが可能になる。

実際の電流の閾値は、例えば、記憶層の厚さが２ｎｍであり、平面パターンが１２０〜１３０ｎｍ×１００ｎｍの略楕円形の巨大磁気抵抗効果素子（ＧＭＲ素子）において、＋側の閾値＋Ｉｃ＝＋０．６ｍＡであり、−側の閾値−Ｉｃ＝−０．２ｍＡであることと、その際の電流密度は約６×１０^６Ａ・ｃｍ^２であり、上記の式（１）にほぼ一致する（屋上他著，日本応用磁気学会誌，Vol.28,No.2,p.149,2004年参照）。

一方、電流磁場により磁化反転を行う通常のＭＲＡＭでは、書き込み電流が数ｍＡ以上必要となる。
これに対して、スピン注入により磁化反転を行う場合には、上述のように、書き込み電流の閾値が充分に小さくなるため、集積回路の消費電力を低減させるために有効であることがわかる。
また、通常のＭＲＡＭで必要とされる、電流磁界発生用の配線（図９の１０５）が不要となるため、集積度においても通常のＭＲＡＭに比較して有利である。

なお、磁気記憶素子の記憶層に記録された情報を読み出す方法としては、磁気記憶素子の記憶層に薄い絶縁膜を介して、情報の基準となる磁性層を設けて、絶縁層を介して流れる強磁性トンネル電流によって、情報記憶単位の情報を読み出してもよいし、磁気抵抗効果により読み出してもよい。

また、複数個の磁気記憶素子に記録された情報を読み出すためには、情報の内容に対応する各状態の抵抗値が、互いに分離するように設定する必要がある。
例えば、磁気記憶素子を磁気トンネル接合素子（ＭＴＪ素子）で構成した場合には、一般には、トンネルバリア層（絶縁層）の厚さを変化させることで抵抗値を変化させることができ、材料構成が同じ場合には、ΔＲ／Ｒで表されるＭＲ比はほぼ一定値となる。そのため、複数個の磁気記憶素子のそれぞれの抵抗値を変えておけば、各状態の抵抗値を分離させることが可能になる。

続いて、本発明の実施の形態を説明する。
本発明の一実施の形態として、磁気メモリの概略構成図（斜視図）を図１に示す。

この磁気メモリは、互いに直交する２種類のアドレス配線（例えばワード線とビット線）の交点付近に、磁化状態で情報を記録することができる磁気記憶素子が配置されて成る。
即ち、例えばシリコン基板から成る半導体基体１０の素子分離層２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、並びにゲート電極１が、それぞれ形成されている。このうち、ゲート電極１は、図中前後方向に延びる一方のアドレス配線（例えばワード線）を兼ねている。
そして、ソース領域７と、上方に配置された、図中左右方向に延びる他方のアドレス配線（例えばビット線）６との間に、磁気記憶素子が配置されている。

ドレイン領域８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。

本実施の形態の磁気メモリにおいては、特に、２種類のアドレス配線１，６の交点付近に、それぞれ２個の磁気記憶素子３，５を配置している。
そして、下側の磁気記憶素子３とソース領域７、上側の磁気記憶素子５と下側の磁気記憶素子３、ビット線６と上側の磁気記憶素子５が、それぞれ、コンタクト層４を介して電気的に接続されている。
即ち、２種類のアドレス配線１，６間に、選択用トランジスタを介して、２個の磁気記憶素子３，５を直列に配置した構成となっている。

これにより、ワード線１に電圧を印加して選択用トランジスタをオン状態にした上で、ビット線６と配線９との間に電流を流すことにより、２個の磁気記憶素子３，５に電流を流して、スピン注入によって記憶層の磁化の向きを反転させ、記憶層に情報を記録することが可能になる。

また、図１の磁気メモリの模式的断面図を図２Ａに示し、模式的等価回路図を図２Ｂに示す。
図２Ａに示すように、２個の磁気記憶素子３，５は、それぞれ、反平行に磁気的結合した２つの磁性層１１及び１２，１３及び１４を有して成る。
これにより、それぞれの磁気記憶素子３，５において、互いに反平行の向きである２層の磁性層１１及び１２，１３及び１４の磁化が打ち消し合って、記憶層全体の合成磁化が小さくなり、記憶層の磁性層１１及び１２，１３及び１４の磁化の向きを小さい電流で容易に変えることが可能になる。

そして、それぞれの磁気記憶素子３，５の記憶層を構成する２層の磁性層１１及び１２，１３及び１４は、互いに反平行に磁気的結合していると共に、磁化量がほぼ同じになる構成とすることが望ましい。
これにより、磁気記憶素子３，５の記録層１０から漏洩する磁場を最小限に抑えることができるため、２個の磁気記憶素子３，５を近接配置しても磁気記憶素子３，５同士の磁気的な干渉が少なくなり、情報記憶単位となる各磁気記憶素子３，５に、それぞれ独立した情報を記録し保存することが可能になる。

２個の磁気記憶素子３，５を上下に形成するには、例えば、下側の磁気記憶素子３を形成した後、コンタクト層４を形成し、さらに上側の磁気記憶素子５を形成すればよい。
或いは、２つの磁気記憶素子３，５の各層を順次成膜した後に、まとめてパターニングを行って、各磁気記憶素子３，５を形成してもよい。

さらに、本実施の形態の磁気メモリは、特に、詳細を後述するように、２個の磁気記憶素子３，５を、記憶層の磁化の向きが反転する電流の閾値が互いに異なり、また磁気記憶素子の抵抗値が互いに異なる構成とする。
これにより、２個の磁気記憶素子３，５に対して、選択的に情報を記録することができると共に、各磁気記憶素子３，５に記録された情報を読み出すことが可能になる。

次に、図１の磁気記憶素子（情報記憶単位）３，５の一形態の概略構成図（斜視図）を、図３に示す。
図３に示す形態は、磁気トンネル接合素子（ＭＴＪ素子）により磁気記憶素子を構成するものである。
図３に示すように、上層から、磁化の向きを反転させることが可能であり、磁化状態として情報を記録することができる記憶層２１と、トンネル絶縁層（トンネルバリア層）２２と、磁化の向きが固定された磁化固定層２３と、磁化固定層２３の磁化の向きを一定方向に固定するための反強磁体層２４とが積層されて、磁気トンネル接合素子（ＭＴＪ素子）が構成されている。
記憶層２１及び磁化固定層２３には、ＣｏＦｅ、ＮｉＦｅ、ＣｏＦｅＢ等の合金等を使用することができる。トンネル絶縁層（トンネルバリア層）２２には、金属Ａｌを酸化させた酸化アルミニウムを使用することができる。反強磁性体層２４には、ＰｔＭｎ，ＮｉＭｎ，ＩｒＭｎ，ＦｅＭｎ等の材料を使用することができる。

この形態の磁気記憶素子では、記憶層２１の磁化Ｍ２１の向きと、磁化固定層２３の磁化Ｍ２３の向きとが、図３に示すように互いに反平行である場合には、トンネル絶縁層２２を流れるトンネル電流に対する抵抗が高くなる。
一方、記憶層２１の磁化Ｍ２１の向きと、磁化固定層２３の磁化Ｍ２３の向きとが、互いに平行である場合には、トンネル絶縁層２２を流れるトンネル電流に対する抵抗が低くなる。

なお、図２Ａに示したように、磁気記憶素子３，５の記憶層を２層の磁性層１１及び１２，１３及び１４から構成する場合には、図３に示す単層の磁性層から成る記憶層２１の代わりに、２層の磁性層が非磁性層を介して上下に配置された構成の記憶層を設ける。

ここで、図３に示す構成の、スピン注入により磁化反転を生じる磁気トンネル接合素子（ＭＴＪ素子）における、印加電流と素子抵抗との関係を、図４に示す。
図４では、トンネル絶縁層２２を流れるトンネル電流に対する抵抗が低い状態（記憶層２１と磁化固定層２３の磁化Ｍ２１，Ｍ２３の向きが互いに平行である状態）から、記憶層の磁化の向きを反転させて、抵抗が高い状態（記憶層２１と磁化固定層２３の磁化Ｍ２１，Ｍ２３の向きが互いに反平行である状態）に変化させる向きの印加電流を、＋側の極性とし、その逆の向きの印加電流を−側の極性としている。以降の図でも同様とする。
また、図４では、記憶層の磁化の向きが反転する印加電流の閾値を、＋側と−側とで、それぞれ＋Ｉｃと−Ｉｃとしている。

以下、図４を参照して、印加電流の変化による素子抵抗の変化を説明する。
なお、初期状態において、記憶層２１の磁化Ｍ２１の向きと磁化固定層２３の磁化Ｍ２３の向きとが互いに平行であり、抵抗が低い状態（Ｒ_Ｌ）であったとして説明する。

まず、＋側の閾値＋Ｉｃよりも＋側に大きい電流を流すと、記憶層２１の磁化Ｍ２１の向きが反転して、記憶層２１の磁化Ｍ２１の向きと磁化固定層２３の磁化Ｍ２３の向きとが互いに反平行になり、抵抗が高い状態（Ｒ_Ｈ）になる。なお、図４では、抵抗が低い状態（Ｒ_Ｌ）と抵抗が高い状態（Ｒ_Ｈ）との差をΔＲとして、抵抗が高い状態（Ｒ_Ｈ）をＲ_Ｌ＋ΔＲで示している。
それ以上は、＋側に大きい電流を流しても、素子抵抗は変化しない。

次に、抵抗が高い状態Ｒ_Ｌ＋ΔＲにおいて、−側の閾値−Ｉｃよりも−側に大きい電流を流すと、記憶層２１の磁化Ｍ２１の向きが反転して、記憶層２１の磁化Ｍ２１の向きと磁化固定層２３の磁化Ｍ２３の向きとが互いに平行になり、抵抗が低い状態（Ｒ_Ｌ）になる。
それ以上は、−側に大きい電流を流しても、素子抵抗は変化しない。
このようにして、磁気トンネル接合素子（ＭＴＪ素子）から成る磁気記憶素子に、抵抗が低い状態と、抵抗が高い状態との、２値の記録を行うことが可能になる。

続いて、本実施の形態の磁気メモリの記録動作を、図５を参照して説明する。
以下の説明では、第１の情報記憶単位及び第２の情報記憶単位という表現を用い、第１の情報記憶単位及び第２の情報記憶単位のうち、磁化の向きが反転する電流の閾値の絶対値が小さい方を第１の情報記憶単位とする。
そして、第１の情報記憶単位については、抵抗の低い状態の抵抗値をＲ_１Ｌとし、抵抗の高い状態の抵抗値をＲ_１Ｌ＋ΔＲ１とし、電流の閾値を＋Ｉ_ｃ１，−Ｉ_ｃ１とする。第２の情報記憶単位については、抵抗の低い状態の抵抗値をＲ_２Ｌとし、抵抗の高い状態の抵抗値をＲ_２Ｌ＋ΔＲ２とし、電流の閾値を＋Ｉ_ｃ２，−Ｉ_ｃ２とする。

例えば、図３に示した磁気トンネル接合素子（ＭＴＪ素子）において、第２の情報記憶単位の構成を、第１の情報記憶単位の構成と比較して、材料と面積は等しく、記憶層２１の膜厚のみを第１の情報記憶単位の２倍になるように構成する。
このように構成した場合には、前述した（１）式より、第２の情報記憶単位の記録電流の閾値＋Ｉ_Ｃ２，−Ｉ_ｃ２は、おおよそ第１の情報記憶単位の記録電流の閾値＋Ｉ_ｃ１，−Ｉ_ｃ１のそれぞれ２倍になる。

そして、図１及び図２に示した、直列接続された２個の磁気記憶素子３及び５のうち、いずれか一方の磁気記憶素子を第１の情報記憶単位とし、他方の磁気記憶素子を第２の情報記憶単位とする。

なお、電流の閾値の符号（＋側、−側）は、ＭＴＪ素子の材料構成（主として磁性体の特性）で変化する。また、各閾値＋Ｉ_Ｃ１、＋Ｉ_Ｃ２、−Ｉ_Ｃ１、−Ｉ_Ｃ２は、通常、絶対値が全て異なるものである。
ここでは、各閾値を、−Ｉ_Ｃ２＜−Ｉ_Ｃ１＜０＜＋Ｉ_Ｃ１＜＋Ｉ_Ｃ２となるように設定した場合について、説明を行う。

また、抵抗の低い状態をＬとし、抵抗の高い状態をＨとして、第１の情報記憶単位と第２の情報記憶単位のそれぞれの抵抗の状態を、（Ｌ，Ｌ）と表記する。カッコ内の前側を第１の情報記憶単位の抵抗の状態とし、後側を第２の情報記憶単位の抵抗の状態とする。

まず、初期状態として、第１の情報記憶単位及び第２の情報記憶単位が、共に図３とは逆に記憶層２１の磁化Ｍ２１が左側を向いている状態を考える。この場合、第１の情報記憶単位及び第２の情報記憶単位はいずれも抵抗が低い状態にあり、合成直列抵抗は（Ｒ_１Ｌ＋Ｒ_２Ｌ）となる。この状態（Ｌ，Ｌ）を合成直列抵抗の第１の抵抗状態とする。

次に、＋Ｉ_Ｃ１＜Ｉ_{ＷＲＩＴＥ}＜＋Ｉ_Ｃ２を満足する書き込み電流Ｉ_{ＷＲＩＴＥ}を印加すると、第１の情報記憶単位では記憶層２１の磁化Ｍ２１の向きが反転して右側を向き、高抵抗の状態Ｒ_１Ｌ＋ΔＲ１に変化するが、第２の情報記憶単位の記録層２１は磁化Ｍ２１の向きが反転せず低抵抗の状態Ｒ_２Ｌのままである。この際の合成直列抵抗は、Ｒ_１Ｌ＋Ｒ_２Ｌ＋ΔＲ１となる。この状態（Ｈ，Ｌ）を第２の抵抗状態とする。

次に、＋Ｉ_Ｃ２＜Ｉ_{ＷＲＩＴＥ}を満足する書き込み電流Ｉ_{ＷＲＩＴＥ}を印加すると、第１の情報記憶単位及び第２の情報記憶単位の両方において、記憶層２１の磁化Ｍ２１が右側を向き、高抵抗の状態となる。この際の合成直列抵抗は（Ｒ_１Ｌ＋Ｒ_２Ｌ＋ΔＲ１＋ΔＲ２）となる。この状態（Ｈ，Ｈ）を第３の抵抗状態とする。

次に、印加電流の極性をマイナス側にして、−Ｉ_Ｃ２＜Ｉ_{ＷＲＩＴＥ}＜−Ｉ_Ｃ1を満足する書き込み電流Ｉ_{ＷＲＩＴＥ}を印加すると、第１の情報記憶単位のみ記憶層２１の磁化Ｍ２１の向きが反転して左側を向き、低抵抗の状態Ｒ_１Ｌとなる。第２の情報記憶単位の記録層２１は磁化Ｍ２１の向きが反転せず高抵抗の状態Ｒ_２Ｌ＋ΔＲ２のままである。この際の合成直列抵抗は（Ｒ_１Ｌ＋Ｒ_２Ｌ＋ΔＲ２）となる。この状態（Ｌ，Ｈ）を第４の抵抗状態とする。

次に、Ｉ_{ＷＲＩＴＥ}＜−Ｉ_Ｃ２を満足する書き込み電流Ｉ_{ＷＲＩＴＥ}を流すことにより、第１の情報記憶単位及び第２の情報記憶単位の両方において、記憶層２１の磁化Ｍ２１が左側を向き、低抵抗の状態となる。この際の合成直列抵抗は（Ｒ_１Ｌ＋Ｒ_２Ｌ）となり、第１の抵抗状態（Ｌ，Ｌ）に戻すことができる。

なお、いずれの抵抗状態においても、−Ｉ_ｃ１＜Ｉ_{ＷＲＩＴＥ}＜＋Ｉ_ｃ１の範囲の書き込み電流Ｉ_{ＷＲＩＴＥ}を印加した場合には、スピン注入による記憶層の磁化の向きの反転が生じない。即ち、書き込みを行わなくても信号を読み出すことが可能になる。

ここで、とりうる４つの抵抗状態を全て判別できるようにするためには、各抵抗状態の間の抵抗値が分離するようにする必要がある。
従って、図５より、ΔＲ１，ΔＲ２，ΔＲ１＋ΔＲ２が、いずれも異なる値になるように、第１の情報記憶単位及び第２の情報記憶単位を構成する必要があり、これら第１の情報記憶単位及び第２の情報記憶単位となる２個の磁気記憶素子３，５が、互いに異なる抵抗値を有する構成とする必要がある。
このような構成とするには、例えば、２個の磁気記憶素子３，５が図３に示したような磁気トンネル接合素子（ＭＴＪ素子）から構成される場合には、トンネル絶縁層２２の材料・組成や膜厚等を異ならせればよい。

なお、図５では、ΔＲ１＞ΔＲ２となっているが、ΔＲ１＜ΔＲ２となるように設定しても構わない。

以上説明したように、一定の条件を満たす書き込み電流を流すことにより、合成直列抵抗を、第１の抵抗状態から第４の抵抗状態までの４つの抵抗状態間で遷移させることが可能である。
そして、これら合成直列抵抗の４つの抵抗状態をセンスアンプで判別することにより、４値の記憶が可能となる。

従って、ビット線及びワード線の交点付近に配置された２個の情報記憶単位によって、４値の記録が可能となり、通常の２値の記録を行う構成に対して、同じ面積の磁気メモリにおいて２倍の容量を実現することができる。

また、第１の情報記憶単位及び第２の情報記憶単位が、第１〜第４のいずれの抵抗状態にあったとしても、最大２回の書き込み電流を流す操作を行うことにより、他の任意の状態に遷移させることが可能である。
例えば、第２の情報記憶単位の閾値よりも絶対値の大きい電流を流すことにより、１回の操作で、他の抵抗状態から、第１の抵抗状態や第４の抵抗状態に遷移させることが可能である。
例えば、第２の抵抗状態と第４の抵抗状態との相互間の遷移、第１の抵抗状態から第４の抵抗状態への遷移、第３の抵抗状態から第２の抵抗状態への遷移は、いずれも１回の操作では遷移させることができないが、他の抵抗状態を経由する２回の操作で遷移させることができる。

なお、図５では、説明を簡単にするために−Ｉ_Ｃ２＜−Ｉ_Ｃ１＜＋Ｉ_Ｃ１＜＋Ｉ_Ｃ２と仮定したが、この条件は必須ではなく、４つの閾値のそれぞれが異なっていれば構わない。

上述の本実施の形態の磁気メモリの構成によれば、２種類の配線（例えばワード線とビット線）１，６の間に、それぞれ２個の磁気記憶素子３，５が電気的に直列に接続されて、各磁気記憶素子３，５の記憶層がそれぞれ異なる情報記憶単位（第１の情報記憶単位と第２の情報記憶単位）を構成するので、磁気記憶素子３，５に電流を流してスピン注入により記憶層の磁化の向きを反転させて情報の記録を行うことができる。
そして、２種類の配線の間に１個の磁気記憶素子が配置されていた磁気メモリの構成と比較して、単位体積当たりの磁気記憶素子の数を増やして、磁気メモリを高密度化することができる。

また、本実施の形態の磁気メモリによれば、２種類の配線の間に接続された複数個の磁気記憶素子３，５において、記憶層の磁化の向きが反転され、情報の記録が可能になる電流の閾値が互いに異なっているため、これらの磁気記憶素子３，５に流す電流の大きさと向きを選定することにより、２個の磁気記憶素子に対して選択的に情報の記録を行うことが可能になる。例えば、２個の磁気記憶素子の閾値の中間の値に電流を選定する、或いは２個の磁気記憶素子の閾値のうち大きい閾値よりも大きい値に電流を選定することにより、２個の磁気記憶素子に選択的に情報の記録を行うことができる。
これにより、２個の磁気記憶素子に４値の記録を行うことができる。

従って、本実施の形態の磁気メモリの構成によれば、磁気記憶素子３，５を高密度に配置して、単位チップ面積あたりの密度を向上し、磁気メモリの高記録密度化を図ることができる。これにより、磁気メモリの記憶容量の増大や小型化を図ることができる。

さらに、２個の磁気記憶素子３，５の記憶層は、２層の磁性層１１及び１２，１３及び１４が、上下の磁性層の磁化の向きが互いに反平行となるように積層されていることにより構成されているため、互いに反平行の向きである上下の磁性層の磁化が打ち消し合って、記憶層全体の合成磁化が小さくなり、記憶層の磁性層の磁化の向きを容易に変えることが可能になる。これにより、単層の磁性層のみで記憶層を構成した場合と比較して、小さい電流で磁化の向きを変えることが可能になる。また、上下に配置された２個の磁気記憶素子３，５において、互いに磁気的な干渉を生じにくくすることができる。これにより、安定して確実に情報を記録することが可能になる。
従って、各配線の幅を縮小しなくても、磁気メモリの高記録密度化を図ることが可能になる。

なお、上述の実施の形態では、磁気記憶素子３，５の記憶層が、互いに反平行に磁気的結合した２層の磁性層１１及び１２，１３及び１４から構成されていたが、本発明では、１層の磁性層から記憶層を構成してもよく、３層以上の磁性層を上下の磁性層の磁化の向きが互いに反平行となるように積層させて記憶層を構成してもよい。

さらに、上述の実施の形態では、記憶層を構成する各磁性層１１〜１４がそれぞれ単層であったが、本発明では、磁気記憶素子の記憶層を構成する磁性層が、それぞれ、単層の磁性層であってもよく、また記録磁場に対して一様な磁性層とみなせるものであれば、異なる組成の磁性層を連続して積層した構成や、磁性層と非磁性層とが積層された構成であってもよい。

また、上述した動作の説明は、２個の磁気記憶素子（情報記憶単位）を直列に接続した場合を想定したが、２種類の配線（例えばワード線とビット線）の間に３個以上の磁気記憶素子（情報記憶単位）を直列又は並列に接続した場合でも、同様に、選択的記録及び全ての状態の読み出しが可能である。
２種類の配線の間に接続された磁気記憶素子（情報記憶単位）の個数をｎ個とすると、記録できる情報は２^ｎ値となり、ｎビットの情報を記録することができる。
なお、磁気記憶素子（情報記憶単位）を並列に接続した場合には、直列に接続した場合と合成抵抗値の演算が異なるが、選択記録や読み出しは同様に行うことができる。

次に、本発明の磁気メモリの他の実施の形態を示す。
本実施の形態の磁気メモリの概略構成は、図１〜図２に示した先の実施の形態の磁気メモリと同様である。このため、先の実施の形態の磁気メモリと同様である構成については重複説明を省略する。また、各部品等は、図１〜図２に示した符号を利用して説明する。

本実施の形態の磁気メモリでは、特に、ワード線１とビット線６との間に直列に接続され、記録電流の閾値が異なる２個の磁気記憶素子３，５が、ほぼ等しい抵抗値を有する構成とする。
このような構成とするには、例えば、各磁気記憶素子３，５が図４に示したような磁気トンネル接合素子（ＭＴＪ素子）から構成される場合には、トンネル絶縁層２２の材料・膜厚をほぼ同じにすればよい。

次に、図６を参照して、本実施の形態の記録動作を説明する。
本実施の形態では、２個の磁気記憶素子３，５がほぼ等しい抵抗値を有するので、Ｒ１_Ｌ＝Ｒ２_Ｌ＝Ｒ_Ｌとし、ΔＲ１＝ΔＲ２＝ΔＲとする。
また、図５の場合と同様に、第１の情報記憶単位（一方の磁気記憶素子）の電流の閾値を＋Ｉｃ１及び−Ｉｃ１とし、第２の情報記憶単位（他方の磁気記憶素子）の記録電流の閾値を＋Ｉｃ２及び−Ｉｃ２とし、第１の情報記憶単位の方が閾値の絶対値が小さい値である構成とする。

まず、初期状態は、第１の情報記憶単位及び第２の情報記憶単位がいずれも抵抗の低い状態であったとすると、合成直列抵抗は２Ｒ_Ｌとなる。
次に、＋Ｉ_Ｃ１＜Ｉ_{ＷＲＩＴＥ}＜＋Ｉ_Ｃ２を満足する書き込み電流Ｉ_{ＷＲＩＴＥ}を印加すると、第１の情報記憶単位は高抵抗の状態Ｒ_Ｌ＋ΔＲに変化するが、第２の情報記憶単位は低抵抗の状態Ｒ_Ｌのままである。この際の合成直列抵抗は、２Ｒ_Ｌ＋ΔＲとなる。
次に、＋Ｉ_Ｃ２＜Ｉ_{ＷＲＩＴＥ}を満足する書き込み電流Ｉ_{ＷＲＩＴＥ}を印加すると、第１の情報記憶単位及び第２の情報記憶単位が共に高抵抗の状態Ｒ_Ｌ＋ΔＲとなる。この際の合成直列抵抗は２Ｒ_Ｌ＋２ΔＲとなる。
次に、印加電流の極性をマイナス側にして、−Ｉ_Ｃ２＜Ｉ_{ＷＲＩＴＥ}＜−Ｉ_Ｃ1を満足する書き込み電流Ｉ_{ＷＲＩＴＥ}を印加すると、第１の情報記憶単位のみ低抵抗の状態Ｒ_Ｌに変化するが、第２の情報記憶単位は高抵抗の状態Ｒ_Ｌ＋ΔＲのままである。この際の合成直列抵抗は２Ｒ_Ｌ＋ΔＲとなる。
次に、Ｉ_{ＷＲＩＴＥ}＜−Ｉ_Ｃ２を満足する書き込み電流Ｉ_{ＷＲＩＴＥ}を流すことにより、第１の情報記憶単位及び第２の情報記憶単位の両方において、低抵抗の状態となる。この際の合成直列抵抗は２Ｒ_Ｌとなる。

本実施の形態の場合、前述したＬ，Ｈの４つの組み合わせのうち、（Ｌ，Ｈ）及び（Ｈ，Ｌ）は、いずれも合成抵抗値が２Ｒ_Ｌ＋ΔＲと同じ値になるため、同じ情報として扱われることになる。
従って、合成抵抗値は、２Ｒ_Ｌ、２Ｒ_Ｌ＋ΔＲ、２Ｒ_Ｌ＋２ΔＲの３つの値となり、２個の磁気記憶素子に対して、３値の情報の記録を行うことができる。

そして、この場合には、３値のいずれの状態からでも、１回の操作で他の２値の状態に変化させることが可能である。

本実施の形態の構成は、記憶容量よりも高速性を要求される用途の場合に好適である。
そして、本発明を使用しない通常の方式のＭＲＡＭと比較して、１．５倍程度の容量を、同じチップサイズ、同じ書き込み時間で実現することが可能である。

上述の本実施の形態によれば、先の実施の形態と同様に、２種類の配線（例えばワード線及びビット線）１，６の間に２個の磁気記憶素子３，５を直列に接続し、これら２個の磁気記憶素子３，５を電流の大きさとその極性によって選択して記録することができる。
従って、磁気記憶素子３，５を高密度に配置して、単位チップ面積あたりの密度を向上し、磁気メモリの高記録密度化を図ることができる。これにより、磁気メモリの記憶容量の増大や小型化を図ることができる。

また、本実施の形態によれば、３値の状態のうちの任意の状態間を、１回の操作のみで遷移させることが可能になるため、情報の記録を高速に行うことが可能になる。

なお、２種類の配線（例えばワード線とビット線）の間に接続された磁気記憶素子（情報記憶単位）の個数を３個以上に増やした場合でも、それぞれの磁気記憶素子の記録電流の閾値を互いに異ならせると共に、抵抗値をほぼ同じにすれば、図６に示した実施の形態と同様の記録動作が可能である。
磁気記憶素子（情報記憶単位）の個数をｎ個とすると、記録できる情報は（ｎ＋１）値となり、抵抗値を異ならせた場合の２^ｎ値と比較して少なくなる。
その代わりに、（ｎ＋１）値のいずれの状態からでも、記録電流の大きさと向きを選定することにより、１回の操作で他のｎ値の状態に変化させることが可能である。

本発明は、上述の各実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。

本発明の一実施の形態の磁気メモリの概略構成図（斜視図）である。 Ａ 図１の磁気メモリの模式的断面図である。 Ｂ 図１の磁気メモリの模式的等価回路図である。 図１の磁気メモリの磁気記憶素子の構成の一形態を示す図である。 図３の磁気記憶素子におけるスピン注入磁化反転の書き込み電流と素子抵抗との関係を示す図である。 図１の磁気メモリにおける記録動作を説明する図である。 本発明の他の実施の形態の磁気メモリにおける記録動作を説明する図である。 スピン注入による磁化反転を利用した磁気メモリの概略構成図（斜視図）である。 図７の磁気メモリの断面図である。 従来のＭＲＡＭの構成を模式的に示した斜視図である。

符号の説明

１ ゲート電極（ワード線）、３，５ 磁気記憶素子（情報記憶単位）、４ コンタクト層、６ 配線（ビット線）、７ ソース領域、８ ドレイン領域、１１，１２，１３，１４ 磁性層、２１ 記憶層、２２ トンネル絶縁層、２３ 磁化固定層、２４ 反強磁性層

Claims (2)

1. 情報を磁性体の磁化状態により保持する記憶層を有する磁気記憶素子を備えた磁気メモリであって、
   互いに交差する２種類の配線の交点付近かつ前記２種類の配線の間に、それぞれ複数個の前記磁気記憶素子が電気的に直列又は並列に接続され、
   前記２種類の配線を通じて、前記磁気記憶素子に電流を流すことにより、スピン注入により前記記憶層の磁化の向きが反転して、前記磁気記憶素子に情報の記録が行われ、
   複数個の前記磁気記憶素子は、それぞれ情報の記録が可能になる記録電流の閾値が異なり、
   前記複数個の磁気記憶素子の抵抗値がほぼ等しく、
   各前記磁気記憶素子の前記記憶層が、それぞれ異なる情報記憶単位を構成する
   磁気メモリ。
2. 情報を磁性体の磁化状態により保持する記憶層を有する磁気記憶素子を備え、
   互いに交差する２種類の配線の交点付近かつ前記２種類の配線の間に、それぞれ複数個の前記磁気記憶素子が電気的に直列又は並列に接続され、
   前記２種類の配線を通じて、前記磁気記憶素子に電流を流すことにより、スピン注入により前記記憶層の磁化の向きが反転して、前記磁気記憶素子に情報の記録が行われ、
   複数個の前記磁気記憶素子は、それぞれ情報の記録が可能になる記録電流の閾値が異なり、
   前記複数個の磁気記憶素子の抵抗値がほぼ等しく、
   各前記磁気記憶素子の前記記憶層が、それぞれ異なる情報記憶単位を構成する磁気メモリに対して、
   前記複数個の前記磁気記憶素子のそれぞれの記録電流の閾値のうち、いずれか２つの閾値の中間の値に記録電流を選定する、或いは最大の閾値よりも大きい値に記録電流を選定することにより、前記複数個の前記磁気記憶素子に対して選択的に情報の記録を行う
   磁気メモリの記録方法。

Images