KR102571115B1 - 뉴로모픽 장치 및 이의 구동 방법 - Google Patents

뉴로모픽 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR102571115B1
KR102571115B1 KR1020210147600A KR20210147600A KR102571115B1 KR 102571115 B1 KR102571115 B1 KR 102571115B1 KR 1020210147600 A KR1020210147600 A KR 1020210147600A KR 20210147600 A KR20210147600 A KR 20210147600A KR 102571115 B1 KR102571115 B1 KR 102571115B1
Authority
KR
South Korea
Prior art keywords
unit weight
free layer
synaptic
write
electrode
Prior art date
Application number
KR1020210147600A
Other languages
English (en)
Other versions
KR20230062920A (ko
Inventor
백승헌
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020210147600A priority Critical patent/KR102571115B1/ko
Priority to US17/721,037 priority patent/US11881259B2/en
Publication of KR20230062920A publication Critical patent/KR20230062920A/ko
Application granted granted Critical
Publication of KR102571115B1 publication Critical patent/KR102571115B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Theoretical Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Biophysics (AREA)
  • Neurology (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 뉴로모픽 장치 및 이의 구동 방법에 관한 것으로, 쓰기 구동 트랜지스터를 통해 비트라인에 연결된 제1 단자 및 소스라인에 연결된 제2 단자를 포함하는 전극, 전극 상에 배치된 자유층, 자유층 상에 배치된 터널 장벽층 및 터널 장벽층 상에 배치된 고정층을 각각 포함하고, 시냅스 가중치의 각 비트에 대응하며, 서로 다른 저항 값을 갖는 복수의 단위 가중치 소자, 및 복수의 읽기 구동 트랜지스터를 통해 비트라인에 각각 연결되고, 복수의 단위 가중치 소자 각각의 자유층과 고정층 사이에 제어 전압을 인가하는 복수의 제어 전극을 포함한다.

Description

뉴로모픽 장치 및 이의 구동 방법{NEUROMORPHIC APPARATUS AND DRIVING METHOD THEREOF}
본 발명은 뉴로모픽 장치 및 이의 구동 방법에 관한 것으로, 보다 상세하게는 시냅스 가중치의 각 비트 별로 선택하여 데이터를 저장할 수 있고, 집적도를 향상시킬 수 있는 뉴로모픽 장치 및 이의 구동 방법에 관한 것이다.
최근 폰 노이만(Von Neumann) 아키텍처에 기반한 컴퓨터의 한계를 극복하기 위해 다양한 형태의 반도체 소자가 개발 중이다. 폰 노이만 방식은 빠른 CPU(Central processing unit)를 중심으로 컴퓨팅 동작이 이루어진다. 현재 CPU는 폰 노이만 방식의 핵심 소자로 이용되며, 통상 프로세서 또는 중앙 처리 장치로 불린다. 이러한 CPU는 빅데이터나 인공지능 시스템 등과 같이 많은 데이터를 처리할 때 메모리와 프로세서 사이에서 데이터가 이동하는 시간과 에너지가 많이 소모되어 전반적으로 시스템의 성능이 저하된다.
이에, GPU(Graphics processing unit)나 TPU(Tensor Processing Unit) 등과 같은 하드웨어 가속기를 이용하여 메모리와 프로세서 사이에서 데이터가 이동하는 시간을 감소시키는 방식이 개발되었다. GPU나 TPU 등은 CMOS 기반의 보조 프로세서로, 병렬 연산 처리에 특화되어 있다. 이러한 하드웨어 가속기는 메모리에 근접하게 배치되어 데이터가 이동하는 시간을 감소시킬 수 있으나, 궁극적으로 데이터 이동이 필요하므로 시스템의 성능 저하를 해결하는데 한계가 있다.
이를 극복하기 위해 두뇌를 모방한 두뇌 모방형 반도체 소자가 개발되고 있다. 두뇌 모방형 반도체 소자는 두뇌처럼 뉴런(neuron)과 시냅스(synapse)를 모방하는 디지털/아날로그 소자를 이용하여 컴퓨팅 동작을 수행하며, 비 폰 노이만 방식의 대표적인 컴퓨팅 방식이다. 두뇌 모방형 반도체 소자는 에너지 소비는 크게 감소시키면서 인지, 학습 및 의사 결정 등의 광범위한 기능을 처리할 수 있다. 현재 두뇌 모방형 반도체 소자로는 메모리 기능과 연산 작업을 수행하는 프로세서 기능을 합친 PIM(Processing in memory) 소자가 많이 이용되고 있다.
뉴런의 기본 기능은 임계치 이상의 자극을 받았을 경우 전기적 스파이크를 발생시켜 다른 세포에 정보를 전달하는 것이다. 이와 같이 발생한 전기 신호를 활동전위(action potential)라고 한다. 뉴런은 크게 신경 세포체(soma), 수상 돌기(dendrite) 및 축삭 돌기(axon)의 세 가지로 구분될 수 있다. 신경 세포체는 핵이 있는 세포 부분이고, 수상 돌기는 다른 세포로부터 신호를 전달받는 부분이며, 축삭 돌기는 다른 세포에 신호를 전달하는 부분이다. 돌기 사이에서 신호를 전달하는 부분을 시냅스라 한다.
시냅스는 가중치 값을 가지며, 뉴런과 뉴런의 연결 정도를 나타낸다. 가중치 값에 따라 신호가 더 증폭되거나 억제될 수 있다. 즉, 시냅스는 가중치로 정보를 저장하는 동시에 신호를 처리하는 역할을 수행한다. 시냅스의 가중치 값을 저장하기 위해서는 메모리가 필요하다.
최근에는 RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory), PCM(Phase Change Memory) 등의 차세대 메모리 소자를 크로스 포인트 어레이(cross-point array)로 구현해 시냅스의 가중치 값을 저장하는 방식이 개발되고 있다. 크로스 포인트 어레이는 복수의 입력단과 복수의 출력단으로 이루어져 있으며, 각각의 입력단과 출력단의 교차 지점에 단위 셀이 위치하는 구조를 갖는다. 크로스 포인트 어레이는 병렬 연산이 가능하고, 메모리의 면적이 적게 들며, 소비 전력이 매우 낮은 장점을 갖는다.
두뇌를 모방하기 위한 이상적인 시냅스는 아날로그한 가중치 변화를 보이고, 가중치의 변화가 선형적으로 이루어질 필요가 있다. 현재 디지털 소자는 0과 1을 이용하는 이진법으로 표현하기 때문에 0과 1 사이의 아날로그한 가중치를 표현하는데 한계가 있다. 따라서, 아날로그한 가중치 변화를 구현하기 위해서는 많은 레벨을 저장할 수 있는 멀티 레벨(multi-level) 특성을 갖는 소자 개발이 필요하다.
본 발명의 일 실시예는 시냅스 가중치의 각 비트 별로 선택하여 데이터를 저장할 수 있고, 집적도를 향상시킬 수 있는 뉴로모픽 장치 및 이의 구동 방법을 제공하고자 한다.
실시예들 중에서, 뉴로모픽 장치는 쓰기 구동 트랜지스터를 통해 비트라인에 연결된 제1 단자 및 소스라인에 연결된 제2 단자를 포함하는 전극; 상기 전극 상에 배치된 자유층, 상기 자유층 상에 배치된 터널 장벽층 및 상기 터널 장벽층 상에 배치된 고정층을 각각 포함하고, 시냅스 가중치의 각 비트에 대응하며, 서로 다른 저항 값을 갖는 복수의 단위 가중치 소자; 및 복수의 읽기 구동 트랜지스터를 통해 상기 비트라인에 각각 연결되고, 상기 복수의 단위 가중치 소자 각각의 상기 자유층과 상기 고정층 사이에 제어 전압을 인가하는 복수의 제어 전극을 포함한다.
실시예들 중에서, 뉴로모픽 장치의 구동 방법은 상기 전극에 쓰기 전류를 인가하는 단계; 상기 복수의 제어 전극 중 선택된 적어도 어느 하나에 상기 제어 전압을 인가하여 상기 단위 가중치 소자의 스위칭 임계 전류 값을 변경하는 단계; 및 상기 쓰기 전류에 의해 상기 스위칭 임계 전류 값이 변경된 단위 가중치 소자의 상기 자유층의 자화 방향을 변경하여 상기 시냅스 가중치를 저장하는 단계를 포함한다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명의 일 실시예에 따른 뉴로모픽 장치 및 이의 구동 방법은 시냅스 가중치의 각 비트 별로 선택하여 데이터를 저장할 수 있고, 집적도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 뉴로모픽 장치를 도시한 도면이다.
도 2는 도 1에 도시된 제1 내지 제4 단위 가중치 소자의 저항을 다르게 설정하는 방법을 설명하기 위해 도시한 도면이다.
도 3a 내지 도 3d는 도 1에 도시된 제1 내지 제4 단위 가중치 소자의 쓰기 동작을 설명하기 위해 도시한 도면이다.
도 4 및 도 5는 도 1에 도시된 제1 내지 제4 단위 가중치 소자의 읽기 동작을 설명하기 위해 도시한 도면이다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 뉴로모픽 장치의 구동 방법을 도시한 순서도 및 타이밍도이다.
도 8 및 도 9는본 발명의 다른 실시예에 따른 뉴로모픽 장치의 구동 방법을 도시한 순서도 및 타이밍도이다.
도 10은 본 발명의 일 실시예에 따른 뉴로모픽 장치의 비교 예를 도시한 도면이다.
도 11은 본 발명의 일 실시예와 비교 예의 면적을 비교한 그래프를 도시한 도면이다.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어"있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어"있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다"또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
도 1은 본 발명의 일 실시예에 따른 뉴로모픽 장치를 도시한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 뉴로모픽 장치(100)는 MRAM 장치로서, 비트라인(BL), 쓰기 워드라인(WWL), 제1 내지 제4 읽기 워드라인(RWL1~RWL4), 소스라인(SL), 쓰기 구동 트랜지스터(WT), 제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4) 및 시냅스 가중치 소자(110)를 포함할 수 있다.
여기에서, 비트라인(BL)은 쓰기 워드라인(WWL) 및 제1 내지 제4 읽기 워드라인(RWL1~RWL4) 각각과 서로 교차하여 배치될 수 있다. 소스라인(SL)은 비트라인(BL)과 평행하게 배치될 수 있다.
쓰기 구동 트랜지스터(WT)는 비트라인(BL)과 시냅스 가중치 소자(110)의 제1 단자(A) 사이에 연결되어 있고, 게이트가 쓰기 워드라인(WWL)에 연결되어 있다. 쓰기 구동 트랜지스터(WT)는 NMOS 트랜지스터로 형성될 수 있다.
제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4) 각각은 비트라인(BL)과 시냅스 가중치 소자(110)의 복수의 제3 단자(C1~C4) 중 대응하는 제3 단자 사이에 연결되어 있고, 게이트가 제1 내지 제4 읽기 워드라인(RWL1~RWL4) 중 대응하는 읽기 워드라인에 연결되어 있다. 여기에서, 제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4) 각각은 NMOS 트랜지스터로 형성될 수 있다.
시냅스 가중치 소자(110)는 비트라인(BL)과 쓰기 워드라인(WWL) 및 제1 내지 제4 읽기 워드라인(RWL1~RWL4)이 서로 교차하는 지점에 배치될 수 있고, 소스라인(SL)과 전기적으로 연결될 수 있다. 시냅스 가중치 소자(110)는 제1 단자(A), 제2 단자(B) 및 복수의 제3 단자(C1~C4)를 갖는다. 제1 단자(A)는 쓰기 구동 트랜지스터(WT)를 통해 비트라인(BL)에 연결되고, 제2 단자(B)는 소스 라인(SL)에 연결된다. 복수의 제3 단자(C1~C4) 각각은 제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4) 중 대응하는 읽기 구동 트랜지스터를 통해 비트라인(BL)에 연결된다.
시냅스 가중치 소자(110)는 쓰기 구동 트랜지스터(WT)를 통해 쓰기 전류(Iw)를 인가받고, 제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4) 중 선택된 적어도 어느 하나를 통해 제어 전압(Vc)을 인가받아 시냅스 가중치를 각 비트 별로 저장한다. 여기에서, 제어 전압(Vc)은 쓰기 동작 시 쓰기 제어 전압(Vw) 레벨로 인가될 수 있고, 읽기 동작 시 읽기 제어 전압(Vr) 레벨로 인가될 수 있다.
시냅스 가중치 소자(110)는 제1 내지 제4 단위 가중치 소자(112a~112d), 전극(114) 및 복수의 제어 전극(116a~116d)을 포함할 수 있다. 제1 내지 제4 단위 가중치 소자(112a~112d)는 시냅스 가중치의 각 비트에 대응하고, 서로 다른 저항 값을 가진다.
본 발명의 일 실시예는 시냅스 가중치가 4비트의 데이터인 경우를 예를 들어 설명하며, 이에 따라 시냅스 가중치 소자(110)가 4개의 단위 가중치 소자(112a~112d)를 포함하는 것으로 설명하나, 본 발명의 일 실시예는 이에 한정되지 않고, 시냅스 가중치가 n비트의 데이터인 경우 시냅스 가중치 소자(110)는 n개의 단위 가중치 소자를 포함할 수 있다.
제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 저항 값은 2n배의 저항 비를 갖도록 설정될 수 있다. 예를 들어, 제1 내지 제4 단위 가중치 소자(112a~112d) 각각은 1(=20):2(=21):4(=22):8(=23)의 저항 비를 갖도록 설정될 수 있다. 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 저항 값을 다르게 설정하는 방법은 도 2를 참조하여 자세히 설명한다.
제1 내지 제4 단위 가중치 소자(112a~112d) 중 저항 값이 가장 작은 단위 가중치 소자는 시냅스 가중치의 최상위 비트에 대응하고, 저항 값이 가장 큰 단위 가중치 소자는 시냅스 가중치의 최하위 비트에 대응할 수 있다. 본 발명의 일 실시예에서는 제1 내지 제4 단위 가중치 소자(112a~112d) 중 제1 단위 가중치 소자(112a)가 시냅스 가중치의 최상위 비트에 대응하고, 제4 단위 가중치 소자(112d)가 시냅스 가중치의 최하위 비트에 대응하는 경우를 예를 들어 설명한다.
제1 내지 제4 단위 가중치 소자(112a~112d) 각각은 자기 터널 접합체(Magnetic Tunnel Junction Structure, 이하 MTJ)로서, 자유층(1121), 터널 장벽층(1123), 고정층(1125) 및 캡핑층(1127)을 포함할 수 있다. 자유층(1121)은 전극(114) 상에 배치되고, 고정층(1125)의 자화 방향과 평행(parallel)하거나 반 평행(anti-parallel)하게 변한다. 자유층(1121)은 강자성체 물질, 예를 들어 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W, Ta 및 Mn 중 어느 하나를 포함할 수 있다.
터널 장벽층(1123)은 자유층(1121) 상에 배치되고, 터널 장벽 역할을 수행할 수 있다. 터널 장벽층(1123)은 비 자성체 물질, 예를 들어 MgO, MgAlO, MgTiO, Al2O3, HfO2, TiO2, Y2O3 및 Yb2O3 중 적어도 어느 하나를 포함할 수 있다.
고정층(1125)은 터널 장벽층(1123) 상에 배치되고, 자화 방향이 일정 방향으로 고정된다. 고정층(1125)은 강자성체 물질, 예를 들어 Fe, Co, Ni, B, Si, Zr, Pt, Tb, Pd, Cu, W 및 Ta 중 어느 하나를 포함할 수 있다.
캡핑층(1127)은 고정층(1125) 상에 배치되고, 고정층(1125)이 산화되는 것을 방지하는 역할을 수행할 수 있다. 캡핑층(1127)은 산화막으로 형성될 수 있다. 여기에서, 캡핑층(1127)은 금속 물질을 포함할 수 있다. 예를 들어, 캡핑층(1127)은 Ta, Ru, W, Mo, Co, Fe, Ni, TiN, CoFe, FeNi, CoNi, CoFeB, CoFeBMo, CoFeBW 등을 포함할 수 있다.
전극(114)은 쓰기 구동 트랜지스터(WT)를 통해 비트라인(BL)에 연결된 제1 단자(A) 및 소스라인(SL)에 연결된 제2 단자(B)를 포함한다. 전극(114)은 제1 내지 제4 단위 가중치 소자(112a~112d) 각각에 전류를 공급할 수 있다. 여기에서, 전류는 자유층(1121)의 자화 방향을 제어하는 스핀 분극 전류일 수 있다. 전극(114)은 중금속 물질로 형성될 수 있다. 예를 들어, 중금속 물질은 Pt, Ni, Mn, Sn, Zn, Ba, Sb, Cd, Bi, V 및 Se 중 적어도 어느 하나를 포함할 수 있다.
제1 내지 제4 제어 전극(116a~116d) 각각은 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 캡핑층(1127) 상에 배치되고, 복수의 제3 단자(C1~C4) 각각과 전기적으로 연결된다. 제1 내지 제4 제어 전극(116a~116d) 각각은 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 자유층(1121)과 고정층(1125) 사이에 제어 전압(Vc)을 인가한다.
도 2는 도 1에 도시된 제1 내지 제4 단위 가중치 소자의 저항을 다르게 설정하는 방법을 설명하기 위해 도시한 도면이다.
도 2의 (a)를 참조하면, 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 단면이 원형인 경우 면적은 반지름의 제곱에 비례한다. 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 저항 값은 2배씩 변화되어야 하므로 면적도 2배씩 변화되어야 한다. 따라서, 반지름을 의 배수로 변화시키면 면적이 2의 배수로 변화될 수 있다. 예를 들어, 제1 단위 가중치 소자(112a)의 반지름이 r이고, 면적이 S1일 때 제2 단위 가중치 소자(112b)의 반지름(r')을 r로 변화시키면 면적(S2)이 S1보다 2배로 증가할 수 있다.
반면, 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 단면이 타원형인 경우 도 2의 (b)에 도시된 바와 같이, 면적은 장축(a)과 단축(b)의 곱에 비례한다. 따라서, 장축(a)과 단축(b)의 곱을 2배로 증가시키면 저항 값을 2배로 증가시킬 수 있다. 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 면적이 증가할수록 저항 값은 감소되므로, 제1 내지 제4 단위 가중치 소자(112a~112d) 중 저항 값이 가장 작은 자기 터널 접합체의 면적이 가장 크고, 저항 값이 가장 큰 자기 터널 접합체의 면적이 가장 작게 형성될 수 있다. 이러한 방법은 포토리쏘그래피 공정이 한번만 수행될 수 있는 장점이 있다.
한편, 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 면적을 변경하는 방법 이외에 터널 장벽층(1123)의 두께를 다르게 변경하여 저항 값을 변화시키는 방법이 있다. 통상 터널 장벽층(1123)의 두께가 증가되면 저항과 면적의 곱인 RA(resistance-area) 값이 기하 급수적으로 증가하고, 이와 반대로 터널 장벽층(1123)의 두께가 감소되면 RA 값이 기하 급수적으로 감소한다.
즉, 터널 장벽층(1123)의 두께와 RA 값은 일정한 관계를 갖기 때문에, 이러한 관계를 기반으로 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 저항 값을 2배씩 변화시킬 수 있다. 이와 같은 방법은 제1 내지 제4 단위 가중치 소자(112a~112d)의 면적을 동일하게 구현할 수 있는 장점이 있다.
도 3a 내지 도 3d는 도 1에 도시된 제1 내지 제4 단위 가중치 소자의 쓰기 동작을 설명하기 위해 도시한 도면이다.
도 3a을 참조하면, 쓰기 동작 시 쓰기 구동 트랜지스터(WT)가 턴 온되어 전극(114)에 쓰기 전류(Iw)가 흐른다. 이때, 제1 내지 제4 시냅스 가중치 소자(112a~112d) 각각은 쓰기 전류(Iw)가 자유층(1121)의 자기적 특성을 변화시키는데 충분한 정도의 전류가 흐르지 않으면 자유층(1121)의 자기적 특성은 변하지 않는다.
이 상태에서, 제4 읽기 구동 트랜지스터(RT4)가 턴 온된다. 이때, 제어 전압(Vc)은 쓰기 제어 전압(Vw) 레벨로 인가된다. 그러면, 제4 제어 전극(114d)에 쓰기 제어 전압(Vw)이 인가되고, 제4 단위 가중치 소자(112d)의 스위칭 임계 전류가 낮아진다. 일반적으로 MTJ는 자유층과 고정층 사이에 일정 크기의 전압이 인가되면 자기 이방성 에너지가 낮아진다. 스위칭 임계 전류는 전기장 제어 자기 이방성(Voltage controlled magnetic anisotropy; VCMA) 효과에 의해 자기 이방성 에너지에 비례하는 값을 가지므로, 자기 이방성 에너지가 낮아지면 스위칭 임계 전류도 낮아진다.
따라서, 제4 단위 가중치 소자(112d)의 자유층(1121)과 고정층(1125) 사이에 쓰기 제어 전압(Vw)이 인가되면 자기 이방성 에너지가 낮아지고, 이로 인해 스위칭 임계 전류가 낮아질 수 있다.
스위칭 임계 전류는 자유층(1121)을 자화 반전시킬 수 있는 전류 값이므로, 제4 단위 가중치 소자(112d)의 스위칭 임계 전류가 낮아지면 제4 단위 가중치 소자(112d)의 자유층(1121)만 자화 반전된다. 이때, 제4 단위 가중치 소자(112d)의 자유층(1121)은 쓰기 전류(Iw)의 방향에 따라 고정층(1125)의 자화 방향과 평행(P) 또는 반평행(AP) 상태로 스위칭될 수 있다.
예를 들어, 제1 내지 제4 단위 가중치 소자(112a~112d)의 자유층(1121)의 자화 방향이 고정층(1125)의 자화 방향과 모두 반평행인 상태에서 제1 단자(A)에서 제2 단자(B)의 방향으로 양(+)의 쓰기 전류(+Iw)가 제4 단위 가중치 소자(112d)의 스위칭 임계 전류 이상의 값으로 흐르면 전극(114) 내에 양(+)의 z축 방향으로 스핀 궤도 토크가 발생하고, 스핀 궤도 토크에 의해 제4 단위 가중치 소자(112d)의 자유층(1121)이 고정층(1125)의 자화 방향과 평행(화살표 표시)하게 자화 반전된다.
본 발명의 일 실시예에서는 양(+)의 쓰기 전류(+Iw)에 의해 자화 방향이 반평행에서 평행으로 자화 반전되고, 음(-)의 쓰기 전류(-Iw)에 의해 자화 방향이 평행에서 반평행으로 자화 반전되는 것으로 예를 들어 설명하였으나, 자화 반전 방향은 이에 한정되지 않고, 전극(114)을 구성하는 물질의 스핀 홀 각도에 따라 달라질 수 있다.
제1 내지 제4 단위 가중치 소자(112a~112d) 각각은 자유층(1121)과 고정층(1125)의 자화 방향이 반평행(AP)일 때 고저항 상태이므로 전류가 가장 낮게 흐르고, 자유층(1121)과 고정층(1125)의 자화 방향이 평행(P)일 때 저저항 상태이므로 전류가 가장 높게 흐른다.
이에, 본 발명의 일 실시예에서는 제1 내지 제4 단위 가중치 소자(112a~112d) 각각이 반평행 상태일 때 0의 데이터를 저장하는 것으로 정의하고, 평행 상태일 때 1의 데이터를 저장하는 것으로 정의하여 설명한다. 따라서, 제4 단위 가중치 소자(112d)의 자유층(1121)이 평행하게 자화 반전되면 시냅스 가중치는 '0001'로 저장될 수 있다.
이러한 방식으로 제1 내지 제4 단위 가중치 소자(112a~112d)의 자유층(1121)의 자화 방향이 고정층(1125)의 자화 방향과 모두 반평행인 상태에서 제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4) 중 선택된 읽기 구동 트랜지스터를 통해 제어 전압(Vc)이 쓰기 제어 전압(Vw) 레벨로 인가되면 해당 단위 가중치 소자의 스위칭 임계 전류가 낮아지고, 쓰기 전류(Iw)에 의해 해당 단위 가중치 소자의 자유층(1121)이 고정층(1125)의 자화 방향과 평행 상태로 스위칭된다. 따라서, 3b에 도시된 바와 같이, 시냅스 가중치가 '0000' 부터 '1111'까지 16개의 레벨로 저장될 수 있다.
이와 반대로, 도 3c를 참조하면, 자유층(1121)의 자화 방향이 고정층(1125)의 자화 방향과 평행 상태에서 제2 단자(B)에서 제1 단자(A)의 방향으로 음(-)의 쓰기 전류(-Iw)가 제4 단위 가중치 소자(112d)의 스위칭 임계 전류 이상의 값으로 흐르면 전극(114) 내에 음(-)의 z축 방향으로 스핀 궤도 토크가 발생하고, 스핀 궤도 토크에 의해 제4 단위 가중치 소자(112d)의 자유층(1121)이 고정층(1125)의 자화 방향과 반평행하게 자화 반전된다. 따라서, 시냅스 가중치는 '1110'으로 저장될 수 있다.
이러한 방식으로 제1 내지 제4 단위 가중치 소자(112a~112d)의 자유층(1121)의 자화 방향이 고정층(1125)의 자화 방향과 모두 평행인 상태에서 제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4) 중 선택된 읽기 구동 트랜지스터를 통해 제어 전압(Vc)이 쓰기 제어 전압(Vw) 레벨로 인가되면 해당 단위 가중치 소자의 스위칭 임계 전류가 낮아지고, 쓰기 전류(Iw)에 의해 해당 단위 가중치 소자의 자유층(1121)이 고정층(1125)의 자화 방향과 반평행 상태로 스위칭된다. 따라서, 3d에 도시된 바와 같이, 시냅스 가중치가 '1111' 부터 '0000'까지 16개의 레벨로 저장될 수 있다.
도 4 및 도 5는 도 1에 도시된 제1 내지 제4 단위 가중치 소자의 읽기 동작을 설명하기 위해 도시한 도면이다.
도 4를 참조하면, 쓰기 구동 트랜지스터(WT)가 턴 오프 상태에서, 제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4)가 모두 턴 온된다. 이때, 제어 전압(Vc)은 읽기 제어 전압(Vr) 레벨로 인가된다. 그러면, 제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4)를 통해 제1 내지 제4 제어 전극(116a~116d) 각각에 읽기 제어 전압(Vr)이 인가된다.
그 다음, 제1 내지 제4 단위 가중치 소자(112a~112d)에 흐르는 전류를 측정한다. 제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4)가 모두 턴 온된 상태에서 제1 내지 제4 단위 가중치 소자(112a~112d)는 비트라인(BL)과 소스라인(SL) 사이에 병렬 연결된 저항으로 동작하기 때문에, 제1 내지 제4 단위 가중치 소자(112a~112d)의 저항이나 전압을 측정할 경우 시냅스 가중치가 등간격으로 판독되기 어렵다.
즉, 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 저항을 Ra, Rb, Rc 및 Rd라고 하면, 전체 저항의 합(Rtot)은 아래의 [수학식 1]과 같다.
이에 반해, 제1 내지 제4 단위 가중치 소자(112a~112d) 각각에 흐르는 전류는 컨덕턴스, 즉 1/R에 비례하므로, 제1 내지 제4 단위 가중치 소자(112a~112d) 각각에 흐르는 전류의 합(Itot)은 아래의 [수학식 2]와 같다.
이때, 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 TMR(Tunnel magnetoresistance)은 아래의 [수학식 3]과 같다.
여기에서, RAP는 자화 방향이 반평행 상태일 때의 저항 값이고, Rp는 자화 방향이 평행 상태일 때의 저항 값이다. 따라서, 자화 방향이 반평행 상태일 때의 저항 값은 아래의 [수학식 4]와 같다.
본 발명의 일 실시예에 따른 제1 내지 제4 단위 가중치 소자(112a~112d) 각각은 서로 다른 저항 값을 가지므로, 자화 방향에 따른 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 저항과 제어 전압(Vc)을 읽기 제어 전압(Vr) 레벨로 인가했을 때 흐르는 전류는 아래의 [표 1]과 같다.
여기에서, 시냅스 가중치를 n비트로 확장할 경우 n개의 단위 가중치 소자 각각의 저항과 제어 전압(Vc)을 읽기 제어 전압(Vr) 레벨로 인가했을 때 흐르는 전류는 아래의 [표 2]와 같다.
따라서, 제1 내지 제4 단위 가중치 소자(112a~112d) 각각에 흐르는 전류의 합은 자화 방향에 따라 도 5와 같이 나타낼 수 있다. 즉, 제1 내지 제4 단위 가중치 소자(112a~112d) 각각에 흐르는 전류의 합은 아래의 [수학식 5]와 같이 정의할 수 있다.
여기에서, x는 2진수를 10진수로 변환한 값이다. 예를 들어, 시냅스 가중치가 '0010'일 경우 10진수로 3이므로, x는 3에 해당한다. 이를 n비트로 확장하면 n개의 단위 가중치 소자 각각에 흐르는 전류의 합은 아래의 [수학식 6]과 같다.
따라서, 제1 내지 제4 단위 가중치 소자(112a~112d) 각각에 흐르는 전류의 합으로 시냅스 가중치를 판독하면 등간격으로 판독될 수 있다. 그리고, 시냅스 가중치를 0부터 2n-1까지의 2n개의 레벨로 표현할 수 있고, 제1 내지 제4 단위 가중치 소자(112a~112d)에 저장된 시냅스 가중치를 한번에 독출할 수 있기 때문에 고속으로 읽기 동작을 수행할 수 있다.
한편, 읽기 동작 시 제1 내지 제4 단위 가중치 소자(112a~112d)의 저항이 서로 다르기 때문에 제1 내지 제4 단위 가중치 소자(112a~112d)에 동일한 크기의 읽기 제어 전압(Vr)을 인가하기 위해서는 다음과 같은 방법이 필요하다. 예를 들어, 제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4)를 동일한 트랜지스터로 구현할 경우 게이트에 인가되는 제1 내지 제4 비트 선택 신호(SR1~SR4) 각각의 전압 레벨을 다르게 인가할 수 있다.
구체적으로, 제1 내지 제4 비트 선택 신호(SR1~SR4) 각각은 제1 내지 제4 단위 가중치 소자(112a~112d)의 저항에 따라 전압 레벨이 다르게 인가될 수 있다. 제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4) 각각은 대응하는 제1 내지 제4 단위 가중치 소자(112a~112d)와 비트라인(BL)과 소스라인(SL) 사이에 직렬 연결된 구조이므로, 제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4) 각각의 드레인과 소스 단자 사이의 전압은 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 저항에 따라 분배될 수 있다.
제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4) 각각의 저항은 게이트에 인가되는 전압에 따라 비선형적으로 변하기 때문에, 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 저항이 클수록 대응하는 제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4)의 게이트에 인가되는 전압을 낮은 레벨로 인가하면 읽기 동작 시 제1 내지 제4 단위 가중치 소자(112a~112d)의 양단에 인가되는 전압을 동일하게 할 수 있다.
이러한 방법 외에 제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4) 각각의 크기를 다르게 제조하여 제1 내지 제4 단위 가중치 소자(112a~112d)의 양단에 인가되는 전압을 동일하게 할 수 있다. MOSFET의 온(on) 저항은 면적이 커질수록 작아지므로, 제1 내지 제4 단위 가중치 소자(112a~112d)의 저항이 클수록 대응하는 제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4)의 폭(width; W)과 길이(length; L) 간의 비율, 즉 W/L을 작게 제조할 수 있다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 뉴로모픽 장치의 구동 방법을 도시한 순서도 및 타이밍도이다.
도 6 및 도 7에서, 본 발명의 일 실시예에 따른 뉴로모픽 장치의 구동 방법은 쓰기 동작 이후에 리셋 동작을 수행하고, 다음 쓰기 동작을 수행하는 경우를 가정하여 설명한다. 구체적으로, 먼저 첫번째 쓰기 시점(t1)에 쓰기 신호(SW)가 하이 레벨로 인가되면 쓰기 구동 트랜지스터(WT)가 턴 온되어 전극(114)에 제1 단자(A)에서 제2 단자(B)의 방향으로 양(+)의 쓰기 전류(+Iw)가 흐른다. 이때, 쓰기 전류(+Iw)는 쓰기 제어 전압(Vw)에 의해 변동되는 스위칭 임계 전류 값에 대응하는 크기로 설정될 수 있다.
제1 내지 제4 비트 선택 신호(SR1~SR4)는 로우 레벨 상태이므로 제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4)는 턴 오프 상태를 유지하고, 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 스위칭 임계 전류 값은 변동되지 않는다.
따라서, 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 자유층(1121)은 자화 반전되지 않고, 자화 방향은 초기 상태를 유지한다(S110). 여기에서, 초기 상태는 자유층(1121)의 자화 방향이 고정층(1125)의 자화 방향과 반평행(AP) 상태인 경우를 예를 들어 설명한다.
그 다음, 두번째 쓰기 시점(t2)에, 쓰기 신호(SW)가 하이 레벨로 인가되면 쓰기 구동 트랜지스터(WT)가 턴 온되어 전극(114)에 제1 단자(A)에서 제2 단자(B)의 방향으로 양(+)의 쓰기 전류(+Iw)가 흐른다(S120). 이때, 제4 비트 선택 신호(SR4)가 하이 레벨로 인가되면 제4 읽기 구동 트랜지스터(RT4)가 턴 온되어 제4 제어 전극(116d)에 제어 전압(Vc)이 쓰기 제어 전압(Vw) 레벨로 인가된다(S130).
쓰기 제어 전압(Vw)은 제4 단위 가중치 소자(112d)의 자유층(1121)과 고정층(1125) 사이에 인가되어 자기 이방성 에너지가 낮아지고, 이에 따라 스위칭 임계 전류가 낮아진다. 그러면, 제4 단위 가중치 소자(112d)의 자유층(1121)의 자화 방향이 고정층(1125)의 자화 방향과 평행하게 자화 반전된다(S140). 따라서, 시냅스 가중치가 '0001'로 저장된다.
그 다음, 시냅스 가중치 소자(110)에 저장된 시냅스 가중치를 독출한 후, 초기 상태로 리셋시킨다(S150). MTJ는 비휘발성 소자로서, MTJ에 입력된 데이터가 한번 저장되면, 해당 데이터를 다음 데이터가 입력될 때까지 저장한다. 따라서, 본 발명의 일 실시예는 쓰기 신호(SW)가 하이 레벨로 인가되어 시냅스 가중치가 저장되는 쓰기 동작이 종료될 때마다 다음번 쓰기 동작이 시작되기 이전에 시냅스 가중치 소자(110)에 저장된 시냅스 가중치를 독출하는 읽기 동작을 수행한 후, 시냅스 가중치 소자(110)에 저장된 시냅스 가중치를 초기화 시킬 수 있다.
그 다음, 다시 S110 단계부터 반복하여 시냅스 가중치를 저장할 수 있다. 즉, 세번째 쓰기 시점(t3)에, 쓰기 신호(SW)가 하이 레벨로 인가되면 쓰기 구동 트랜지스터(WT)가 턴 온되어 전극(114)에 제1 단자(A)에서 제2 단자(B)의 방향으로 양(+)의 쓰기 전류(+Iw)가 흐른다.
이때, 제3 비트 선택 신호(SR3)가 하이 레벨로 인가되면 제3 읽기 구동 트랜지스터(RT3)가 턴 온되어 제3 제어 전극(116c)에 제어 전압(Vc)이 쓰기 제어 전압(Vw) 레벨로 인가된다. 그러면, 제3 단위 가중치 소자(112c)의 자유층(1121)의 자화 방향이 고정층(1125)의 자화 방향과 평행하게 자화 반전된다. 따라서, 시냅스 가중치가 '0010'으로 저장된다.
도 8 및 도 9는 본 발명의 다른 실시예에 따른 뉴로모픽 장치의 구동 방법을 도시한 순서도 및 타이밍도이다.
도 8 및 도 9에서, 본 발명의 다른 실시예에 따른 뉴로모픽 장치의 구동 방법은 본 발명의 일 실시예와 달리 쓰기 동작 이후에 리셋 동작 없이 다음 쓰기 동작을 수행하는 경우를 설명한다. 먼저 첫번째 쓰기 시점(t11)에 쓰기 신호(SW)가 하이 레벨로 인가되면 쓰기 구동 트랜지스터(WT)가 턴 온되어 전극(114)에 제1 단자(A)에서 제2 단자(B)의 방향으로 양(+)의 쓰기 전류(+Iw)가 흐른다. 이때, 쓰기 전류(+Iw)는 쓰기 제어 전압(Vw)에 의해 변동되는 스위칭 임계 전류 값에 대응하는 크기로 설정될 수 있다.
제1 내지 제4 비트 선택 신호(SR1~SR4)는 로우 레벨 상태이므로 제1 내지 제4 읽기 구동 트랜지스터(RT1~RT4)는 턴 오프 상태를 유지하고, 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 스위칭 임계 전류 값은 변동되지 않는다.
따라서, 제1 내지 제4 단위 가중치 소자(112a~112d) 각각의 자유층(1121)은 자화 반전되지 않고, 자화 방향은 초기 상태를 유지한다(S210). 여기에서, 초기 상태는 자유층(1121)의 자화 방향이 고정층(1125)의 자화 방향과 반평행(AP) 상태인 경우를 예를 들어 설명한다.
그 다음, 두번째 쓰기 시점(t12)에, 쓰기 신호(SW)가 하이 레벨로 인가되면 쓰기 구동 트랜지스터(WT)가 턴 온되어 전극(114)에 제1 단자(A)에서 제2 단자(B)의 방향으로 양(+)의 쓰기 전류(+Iw)가 흐른다(S220). 이때, 제4 비트 선택 신호(SR4)가 하이 레벨로 인가되면 제4 읽기 구동 트랜지스터(RT4)가 턴 온되어 제4 제어 전극(116d)에 제어 전압(Vc)이 쓰기 제어 전압(Vw) 레벨로 인가된다(S230).
쓰기 제어 전압(Vw)은 제4 단위 가중치 소자(112d)의 자유층(1121)과 고정층(1125) 사이에 인가되어 자기 이방성 에너지가 낮아지고, 이에 따라 스위칭 임계 전류가 낮아진다. 그러면, 제4 단위 가중치 소자(112d)의 자유층(1121)의 자화 방향이 고정층(1125)의 자화 방향과 평행하게 자화 반전된다(S240). 따라서, 시냅스 가중치가 '0001'로 저장된다.
그 다음, 세번째 쓰기 시점(t13)에 쓰기 신호(SW)가 하이 레벨로 인가되어 쓰기 구동 트랜지스터(WT)가 턴 온된다. 이때, 본 발명의 다른 실시예는 본 발명의 일 실시예와 달리 이전에 저장된 시냅스 가중치를 리셋하는 과정 없이 제4 단위 가중치 소자(112d)에 '0'의 데이터를 저장하기 위해 전극(114)에 (B) 단자에서 (A) 단자 방향으로 음(-)의 쓰기 전류(-Iw)를 인가한다(S250).
그리고, 제4 선택 신호(SR4)가 하이 레벨로 인가되어 제4 읽기 구동 트랜지스터(RT4)가 턴 온되고, 제4 제어 전극(116d)에 제어 전압(Vc)이 쓰기 제어 전압(Vw) 레벨로 인가된다(S260). 그러면, 제4 단위 가중치 소자(112d)의 자유층(1121)의 자화 방향이 고정층(1125)과 반평행 상태로 자화 반전된다(S270). 따라서, 시냅스 가중치가 '0110'으로 저장된다.
이와 같은 방식으로, 리셋 과정 없이 이전에 저장된 시냅스 가중치와 다른 비트 데이터를 저장할 경우 쓰기 전류(Iw)의 방향을 제어하여 시냅스 가중치를 저장할 수 있다. 만약, 시냅스 가중치가 '1101'로 저장된 상태에서 '0110'을 저장할 경우 첫번째 비트 데이터를 '1'에서 '0'으로 변경해야 하므로 제1 단위 시냅스 소자(112a)를 평행에서 반평행 상태로 자화 반전시키고, 세번째 비트 데이터를 '0'에서 '1'로 변경해야 하므로, 제3 단위 시냅스 소자(112c)를 반평행에서 평행 상태로 자화 반전시켜야 한다. 따라서, 이와 같은 상황에서는 쓰기 동작을 2번 진행하여 시냅스 가중치를 저장할 수 있다.
도 10은 본 발명의 일 실시예에 따른 뉴로모픽 장치의 비교 예를 도시한 도면이고, 도 11은 본 발명의 일 실시예와 비교 예의 면적을 비교한 그래프를 도시한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 뉴로모픽 장치(100)는 시냅스 가중치의 각 비트에 대응하여 단위 시냅스 소자 및 읽기 구동 트랜지스터가 필요하다. 본 발명의 일 실시예에 따른 단위 시냅스 소자는 1개의 전극 상에 복수개가 배치되는 구조이므로, 2비트의 시냅스 가중치를 저장할 경우 2개의 단위 시냅스 소자(112a, 112b) 및 3개의 트랜지스터(WT, RT1, RT2)가 필요하다. 또한, 3비트의 시냅스 가중치를 저장할 경우 3개의 단위 시냅스 소자(112a~112c) 및 4개의 트랜지스터(WT, RT1~RT3)이 필요하다.
반면, 비교예와 같이, 2T-1M 구조의 단위 시냅스 소자는 1개의 전극 상에 1개씩 배치되는 구조이고, 하나의 단위 시냅스 소자는 1 비트의 데이터를 저장할 수 있다. 따라서, (a)에 도시된 바와 같이, 2비트의 시냅스 가중치를 저장할 경우 4개의 트랜지스터(WT1, WT2, RT1, RT2)와 2개의 단위 시냅스 소자(U1, U2)가 필요하다. 또한, (b)에 도시된 바와 같이, 3비트의 시냅스 가중치를 저장할 경우 6개의 트랜지스터(WT1~WT3, RT1~RT3) 및 3개의 단위 시냅스 소자(U1~U3)가 필요하다.
여기에서, 본 발명의 일 실시예와 비교예의 뉴로모픽 장치의 면적을 비교하면 도 12와 같다. 통상 단위 시냅스 소자는 트랜지스터의 면적 대비 약 10%의 면적으로 제작되므로 뉴로모픽 장치의 면적은 트랜지스터의 개수에 의해 결정된다. 비교예(B)의 경우 n비트의 시냅스 가중치에 대해 2n개의 트랜지스터가 필요하고, 본 발명의 실시예(A)는 n+1개의 트랜지스터가 필요하므로 비교 예보다 면적이 감소되어 집적도가 향상될 수 있다.
100: 뉴로모픽 장치
110: 시냅스 가중치 소자

Claims (12)

  1. 쓰기 구동 트랜지스터를 통해 비트라인에 연결된 제1 단자 및 소스라인에 연결된 제2 단자를 포함하는 전극;
    상기 전극 상에 배치된 자유층, 상기 자유층 상에 배치된 터널 장벽층 및 상기 터널 장벽층 상에 배치된 고정층을 각각 포함하고, 시냅스 가중치의 각 비트에 대응하며, 서로 다른 저항 값을 갖는 복수의 단위 가중치 소자; 및
    복수의 읽기 구동 트랜지스터를 통해 상기 비트라인에 각각 연결되고, 상기 복수의 단위 가중치 소자 각각의 상기 자유층과 상기 고정층 사이에 제어 전압을 인가하는 복수의 제어 전극을 포함하고,
    상기 복수의 단위 가중치 소자 각각은 자유층과 고정층의 자화 방향이 반평행 상태일 때 시냅스 가중치로 '0'의 데이터를 저장하고, 평행 상태일 때 시냅스 가중치로 '1'의 데이터를 저장하는 뉴로모픽 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 복수의 단위 가중치 소자 중 상기 저항 값이 가장 작은 단위 가중치 소자는 상기 시냅스 가중치의 최상위 비트에 대응하고, 상기 저항 값이 가장 큰 단위 가중치 소자는 상기 시냅스 가중치의 최하위 비트에 대응하는 뉴로모픽 장치.
  6. 제1항에 있어서, 상기 복수의 단위 가중치 소자 각각은
    상기 쓰기 구동 트랜지스터가 턴 온된 상태에서 상기 복수의 읽기 구동 트랜지스터 중 대응하는 읽기 구동 트랜지스터가 턴 온되면, 상기 제어 전극을 통해 제어 전압을 인가받아 상기 자유층의 자화 방향 변경에 대한 스위칭 임계 전류 값이 변경되고, 상기 스위칭 임계 전류 값이 변경되면 상기 전극의 상기 제1 및 제2 단자 사이에 흐르는 쓰기 전류에 의해 상기 자유층의 자화 방향이 이전에 저장된 자화 방향과 반대로 변경되는 뉴로모픽 장치.
  7. 제1항에 있어서, 상기 복수의 단위 가중치 소자 각각은
    상기 쓰기 구동 트랜지스터가 턴 오프된 상태에서 상기 복수의 읽기 구동 트랜지스터가 턴 온되면 상기 복수의 제어 전극을 통해 동일한 크기의 상기 제어 전압을 인가받고, 상기 복수의 단위 가중치 소자 각각의 상기 자유층과 상기 고정층 사이에 흐르는 전류의 합이 상기 시냅스 가중치로 독출되는 뉴로모픽 장치.
  8. 전극, 상기 전극 상에 배치된 자유층, 상기 자유층 상에 배치된 터널 장벽층 및 상기 터널 장벽층 상에 배치된 고정층을 각각 포함하고, 시냅스 가중치의 각 비트에 대응하며, 서로 다른 저항 값을 갖는 복수의 단위 가중치 소자 및 상기 복수의 단위 가중치 소자 각각의 상기 자유층과 상기 고정층 사이에 제어 전압을 인가하는 복수의 제어 전극을 포함하는 뉴로모픽 장치의 구동 방법에 있어서,
    상기 전극에 쓰기 전류를 인가하는 단계;
    상기 복수의 제어 전극 중 선택된 적어도 어느 하나에 상기 제어 전압을 인가하여 상기 단위 가중치 소자의 스위칭 임계 전류 값을 변경하는 단계; 및
    상기 쓰기 전류에 의해 상기 스위칭 임계 전류 값이 변경된 단위 가중치 소자의 상기 자유층의 자화 방향을 변경하여 상기 시냅스 가중치를 저장하는 단계를 포함하고,
    상기 시냅스 가중치를 저장함에 있어서, 상기 복수의 단위 가중치 소자 각각은 자유층과 고정층의 자화 방향이 반평행 상태일 때 시냅스 가중치로 '0'의 데이터를 저장하고, 평행 상태일 때 시냅스 가중치로 '1'의 데이터를 저장하는 뉴로모픽 장치의 구동 방법.
  9. 삭제
  10. 제8항에 있어서,
    상기 복수의 단위 가중치 소자 중 상기 저항 값이 가장 작은 단위 가중치 소자는 상기 시냅스 가중치의 최상위 비트에 대응하고, 상기 저항 값이 가장 큰 단위 가중치 소자는 상기 시냅스 가중치의 최하위 비트에 대응하는 뉴로모픽 장치의 구동 방법.
  11. 제8항에 있어서,
    상기 단위 가중치 소자에 저장된 상기 시냅스 가중치의 비트 데이터가 현재 저장할 비트 데이터와 반대인 경우 상기 쓰기 전류를 직전의 인가 방향과 반대 방향으로 상기 전극에 인가하는 뉴로모픽 장치의 구동 방법.
  12. 제8항에 있어서,
    상기 전극에 상기 쓰기 전류를 차단하는 단계;
    상기 복수의 제어 전극에 동일한 크기의 상기 제어 전압을 인가하는 단계; 및
    상기 복수의 단위 가중치 소자의 각각의 상기 자유층과 상기 고정층 사이에 흐르는 전류의 합을 독출하여 시냅스 가중치를 판별하는 단계를 포함하는 뉴로모픽 장치의 구동 방법.
KR1020210147600A 2021-11-01 2021-11-01 뉴로모픽 장치 및 이의 구동 방법 KR102571115B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210147600A KR102571115B1 (ko) 2021-11-01 2021-11-01 뉴로모픽 장치 및 이의 구동 방법
US17/721,037 US11881259B2 (en) 2021-11-01 2022-04-14 Neuromorphic device and method of driving same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210147600A KR102571115B1 (ko) 2021-11-01 2021-11-01 뉴로모픽 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20230062920A KR20230062920A (ko) 2023-05-09
KR102571115B1 true KR102571115B1 (ko) 2023-08-25

Family

ID=86147116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210147600A KR102571115B1 (ko) 2021-11-01 2021-11-01 뉴로모픽 장치 및 이의 구동 방법

Country Status (2)

Country Link
US (1) US11881259B2 (ko)
KR (1) KR102571115B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011087038A1 (ja) * 2010-01-13 2011-07-21 株式会社日立製作所 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法
JP6316474B1 (ja) * 2017-03-21 2018-04-25 株式会社東芝 磁気メモリ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156289A (ja) * 1984-08-28 1986-03-20 Showa Denko Kk イオン交換膜法食塩電解装置
JP4747507B2 (ja) * 2004-04-16 2011-08-17 ソニー株式会社 磁気メモリ及びその記録方法
KR20120059023A (ko) * 2010-11-30 2012-06-08 삼성전자주식회사 저항 소자 및 이를 이용한 디지털-아날로그 컨버터
US10790016B2 (en) * 2018-03-02 2020-09-29 Western Digital Technologies, Inc. Probabilistic neuron circuits
JP2022138916A (ja) * 2021-03-11 2022-09-26 キオクシア株式会社 磁気メモリ
US20230065198A1 (en) * 2021-09-02 2023-03-02 Intel Corporation Differentially programmable magnetic tunnel junction device and system including same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011087038A1 (ja) * 2010-01-13 2011-07-21 株式会社日立製作所 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法
JP6316474B1 (ja) * 2017-03-21 2018-04-25 株式会社東芝 磁気メモリ

Also Published As

Publication number Publication date
KR20230062920A (ko) 2023-05-09
US11881259B2 (en) 2024-01-23
US20230139942A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US10388350B2 (en) Memory system, semiconductor storage device, and signal processing system
US11429348B2 (en) Multiply and accumulate calculation device, neuromorphic device, and method for using multiply and accumulate calculation device
CN109952662B (zh) 自旋器件及其操作方法和制造方法
CN107194462B (zh) 三值神经网络突触阵列及利用其的神经形态计算网络系统
KR101266600B1 (ko) 저항성 메모리
US10910052B2 (en) Material implication operations in memory
CN111640459A (zh) 数据保持电路、数据处理系统和写入充电状态的方法
CN108154225B (zh) 一种使用模拟计算的神经网络芯片
CN114388021A (zh) 利用外部磁场进行编程辅助的超低功率推理引擎
KR20200081623A (ko) 비지도 학습 기능을 지원하는 프로세싱 인 메모리 및 그 동작 방법
KR102571115B1 (ko) 뉴로모픽 장치 및 이의 구동 방법
KR20180045328A (ko) 스핀 뉴런 소자 및 이의 동작방법
KR102571118B1 (ko) 뉴로모픽 장치
KR20180045302A (ko) 스핀 궤도 토크를 이용하는 스핀 시냅스 소자 및 이의 동작방법
KR102390388B1 (ko) 뉴로모픽 장치
WO2017154382A1 (ja) 記憶装置、情報処理装置、および、記憶装置の制御方法
CN113744779A (zh) 一种磁阻存储器单元、写控制方法及存算模块
KR20230115375A (ko) 스핀트로닉스 기반 인공 시냅스 소자
KR102624400B1 (ko) 4단자 뉴로모픽 소자를 이용한 인공 신경망 기술
US11875833B2 (en) Stochastic memristive devices based on arrays of magnetic tunnel junctions
US11871678B2 (en) Magnetic memory device and operation method thereof
US20220293157A1 (en) Memristor element, synapse element and neuromorphic processor including the same
US11127446B2 (en) Stochastic memristive devices based on arrays of magnetic tunnel junctions
US20230162787A1 (en) Analog-digital hybrid computing method and neuromorphic system using the same
JP6876281B2 (ja) 積和演算器、ニューロモーフィックデバイスおよび積和演算器の使用方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant