CN113744779A - 一种磁阻存储器单元、写控制方法及存算模块 - Google Patents
一种磁阻存储器单元、写控制方法及存算模块 Download PDFInfo
- Publication number
- CN113744779A CN113744779A CN202110922939.3A CN202110922939A CN113744779A CN 113744779 A CN113744779 A CN 113744779A CN 202110922939 A CN202110922939 A CN 202110922939A CN 113744779 A CN113744779 A CN 113744779A
- Authority
- CN
- China
- Prior art keywords
- magnetic tunnel
- tunnel junction
- metal layer
- magnetoresistive memory
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000005291 magnetic effect Effects 0.000 claims abstract description 146
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 57
- 230000005415 magnetization Effects 0.000 claims abstract description 31
- 210000004027 cell Anatomy 0.000 claims description 59
- 230000005294 ferromagnetic effect Effects 0.000 claims description 42
- 210000000225 synapse Anatomy 0.000 claims description 38
- 210000002569 neuron Anatomy 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 10
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 8
- 230000000946 synaptic effect Effects 0.000 claims description 4
- 230000002194 synthesizing effect Effects 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 5
- 230000007246 mechanism Effects 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000013528 artificial neural network Methods 0.000 description 6
- 238000013527 convolutional neural network Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910019236 CoFeB Inorganic materials 0.000 description 2
- 229910002441 CoNi Inorganic materials 0.000 description 2
- 229910001260 Pt alloy Inorganic materials 0.000 description 2
- ZDZZPLGHBXACDA-UHFFFAOYSA-N [B].[Fe].[Co] Chemical compound [B].[Fe].[Co] ZDZZPLGHBXACDA-UHFFFAOYSA-N 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- GUBSQCSIIDQXLB-UHFFFAOYSA-N cobalt platinum Chemical compound [Co].[Pt].[Pt].[Pt] GUBSQCSIIDQXLB-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 229910000889 permalloy Inorganic materials 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003058 natural language processing Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/061—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using biological neurons, e.g. biological neurons connected to an integrated circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Molecular Biology (AREA)
- Neurology (AREA)
- Artificial Intelligence (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Computational Linguistics (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明公开了一种磁阻存储器单元、写控制方法及存算模块,其中,磁阻存储器单元包括:第一磁隧道结、第二磁隧道结和金属层;第一磁隧道结和第二磁隧道结均设置在金属层上;金属层被配置为用于通过写电流,第一磁隧道结的易轴在金属层所在平面与写电流所在方向呈第一角度,第二磁隧道结的易轴沿金属层所在平面与写电流所在方向呈第二角度,第一角度和第二角度相对于写电流所在方向的偏转方向相反;第一磁隧道结和第二磁隧道结被配置为用于通过读电流。本发明磁阻存储器单元可实现无外加磁场辅助的全电控的超快磁化翻转,有利于大规模集成,且在读取信息时可通过自参考机制实现读取,提高读取裕度,进而增强读可靠性,降低读延时。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种磁阻存储器单元、写控制方法及存算模块。
背景技术
卷积神经网络(Convolutional Neural Networks,CNN)被广泛应用于图片识别、语音识别、自然语言处理等多种领域,显示出优异的性能。然而由于其对存储和计算资源的巨大需求,限制了大规模卷积神经网络的硬件实现。二值神经网络(Binary NeuralNetwork,BNN)通过将卷积神经网络的突触权值、神经元输入输出二值化,减少了存储资源开销;用点积代替高精度的乘法运算简化计算任务,减少计算资源负担。同时在各种大规模数据集上都展示出与卷积神经网络相当的精确度。因此二值神经网络受到越来越多的关注,为深度神经网络的硬件实现提供了一种方案。基于传统的冯·诺依曼架构的硬件神经网络,由于存储墙和功耗墙问题,难以大规模集成和应用。近年来,基于新型非易失存储器的存内计算(In-Memory Computing,IMC)平台的发展,将硬件神经网络带入新的发展时期。在各种新型非易失存储器中,SOT-MRAM(Spin-Orbit Torque Magnetic Random AccessMemory,自旋轨道矩磁随机存储器)由于高读写速度、无限次擦写次数、高数据保持时间、低写入功耗与CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)工艺兼容等优点有望成为下一代通用存储器,并已被大量用于存内计算平台、硬件神经网络的研究中。
然而,目前SOT-MRAM由于其三端结构和需要外加磁场辅助实现确定性磁化翻转而不利于大规模集成,并且其较小的隧穿磁电阻(Tunnel Magneto Resistance,TMR)限制了其读性能,带来较高的读错误率。
发明内容
本申请实施例通过提供一种磁阻存储器单元、写控制方法及存算模块,其中,磁阻存储器单元可实现无外加磁场辅助的全电控的超快磁化翻转,有利于大规模集成,且在读取信息时可通过自参考机制实现读取,提高读取裕度,进而增强读可靠性,降低读延时。
第一方面,本申请通过本申请的一实施例提供如下技术方案:
一种磁阻存储器单元,包括:第一磁隧道结、第二磁隧道结和金属层;所述第一磁隧道结和所述第二磁隧道结均设置在所述金属层上;所述金属层被配置为用于通过写电流,所述第一磁隧道结的易轴在所述金属层所在平面与所述写电流所在方向呈第一角度,所述第二磁隧道结的易轴沿所述金属层所在平面与所述写电流所在方向呈第二角度,所述第一角度和所述第二角度相对于所述写电流所在方向的偏转方向相反;所述第一磁隧道结和所述第二磁隧道结被配置为用于通过读电流。
可选的,所述第一磁隧道结和所述第二磁隧道结的横截面均为椭圆形。
可选的,所述第一角度和所述第二角度的大小相等。
可选的,所述第一角度和所述第二角度的大小范围为:30°~60°。
可选的,所述第一角度和所述第二角度的大小均为45°。
可选的,所述第一磁隧道结和所述第二磁隧道结均包括:合成反铁磁层、铁磁参考层、势垒层和铁磁自由层;所述铁磁自由层设置在所述金属层上,所述势垒层设置在所述铁磁自由层远离所述金属层的一侧,所述铁磁参考层设置在所述势垒层远离所述金属层的一侧,所述合成反铁磁层设置在所述铁磁参考层远离所述金属层的一侧;所述第一磁隧道结和所述第二磁隧道结中的铁磁参考层磁化方向相同。
可选的,还包括:第一晶体管、第二晶体管和第三晶体管;所述第一晶体管连接所述第一磁隧道结远离所述金属层的一侧,所述第二晶体管连接所述第二磁隧道结远离所述金属层的一侧,所述第三晶体管连接所述金属层横向上的第一端。
第二方面,基于同一发明构思,本申请通过本申请的一实施例,提供如下技术方案:
一种磁阻存储器单元的写控制方法,应用于上述第一方面中任一所述的磁阻存储器单元,所述写控制方法包括:
对所述金属层通过沿第一方向的写电流,以使所述磁阻存储器单元呈第一存储状态;所述第一存储状态为:所述第一磁隧道结呈高电阻状态,所述第二磁隧道结呈低电阻状态;或者,对所述金属层通过沿第二方向的写电流,以使所述磁阻存储器单元呈第二存储状态;所述第二存储状态为:所述第一磁隧道结呈低电阻状态,所述第二磁隧道结呈高电阻状态;其中,所述第一方向和所述第二方向相反。
第三方面,基于同一发明构思,本申请通过本申请的一实施例,提供如下技术方案:
一种BNN芯片的存算模块,包括由上述第一方面中任一所述的磁阻存储器单元组成的突触阵列,所述突触阵列用于存储突触权值。
可选的,所述突触阵列中,每列所述磁阻存储器单元对应存储一神经元的突触权值;
所述存算模块,用于在目标神经元对应列的多个突触权值加和为正时,确定所述目标神经元的输出为1;所述目标神经元为任一神经元,每个所述磁阻存储器单元对应一所述突触权值;所述存算模块,还用于在目标神经元的多个突触权值加和为负时,确定所述目标神经元的输出为0;其中,针对每个所述磁阻存储器单元:所述存算模块,还用于在所述第一磁隧道结的读电流大于所述第二磁隧道结的读电流时,记该个所述磁阻存储器单元对应的突触权值为1;以及在所述第一磁隧道结的读电流小于所述第二磁隧道结的读电流时,记该个所述磁阻存储器单元对应的突触权值为-1。
本申请实施例中提供的一个或多个技术方案,至少具有如下技术效果或优点:
1、本发明实施例的磁阻存储器单元,由于第一磁隧道结和第二磁隧道结设置在金属层上,并分别相反的偏转了第一角度和第二角度,可实现无外加磁场辅助的全电控的超快磁化翻转,有利于大规模集成。
2、本发明实施例的磁阻存储器单元,通过第一磁隧道结和第二磁隧道结在反转后实现组态总是相反,构成互补结构存一位比特。在读取信息时可通过自参考机制实现读取,提高读取裕度,进而增强读可靠性,降低读延时。并且,其工作时无需外加磁场实现翻转。
3、本发明实施例的磁阻存储器单元可实现基于3T2SOT MTJ(3个晶体管,2个自旋轨道矩磁隧道结)的1R1W(一读一写)双端口存储阵列,可以分块同时读写,极大改善读写效率,提高存储单元并行度。
4、本发明实施例的BNN芯片的存算模块,通过算法层面优化,突触阵列读取时可以整列读取,同时实现突触权值加和,极大提高了BNN并行度。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了本发明一实施例中的磁阻存储器单元的结构示意图;
图2示出了图1的磁阻存储器单元的磁隧道结的偏转角度示意图;
图3示出了图1的磁阻存储器单元在+x方向的电流驱动下磁隧道结的磁化翻转示意图;
图4示出了图1的磁阻存储器单元在-x方向的电流驱动下磁隧道结的磁化翻转示意图;
图5示出了图1的磁阻存储器单元在连续的双极性脉冲作用下磁隧道结的磁化翻转示意图;
图6示出了通过3个晶体管控制图1的磁阻存储器单元进行读写的原理示意图;
图7示本发明一实施例中提供的一种BNN芯片的存算模块的突触阵列的结构示意图。
图标:11-第一磁隧道结;12-第二磁隧道结;101-合成反铁磁层;102-铁磁参考层;103-势垒层;104-铁磁自由层;21-金属层;31-电流通路;401-第一晶体管;402-第二晶体管;403-第三晶体管;511-写驱动;512-列解码器;611-灵敏放大器;711-行解码器;811-源线驱动;812-源线解码器。
具体实施方式
以下,将参照附图来描述本公开的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本公开的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的,其中为了清楚表达的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中,当将一层/元件称作位于另一层/元件“上”时,该层/元件可以直接位于该另一层/元件上,或者它们之间可以存在居中层/元件。另外,如果在一种朝向中一层/元件位于另一层/元件“上”,那么当调转朝向时,该层/元件可以位于该另一层/元件“下”。
请参阅图1,本发明一实施例中提供的一种磁阻存储器单元,包括:第一磁隧道结11(Magnetic Tunnel Junction,MTJ)、第二磁隧道结12和金属层21。
第一磁隧道结11和第二磁隧道结12均设置在金属层21上。金属层21被配置为用于通过写电流。
例如,在图1所示的磁阻存储器单元中,写电流可以沿x轴的正方向,也可以沿x轴的负方向。写电流,即用于向磁阻存储器单元写入信息时,所通过的电流。
第一磁隧道结11和第二磁隧道结12的结构相同,并且第一磁隧道结11的易轴沿金属层21所在平面与写电流所在方向呈第一角度,第二磁隧道结12的易轴沿金属层21所在平面与写电流所在方向呈第二角度,第一角度和第二角度相对于写电流所在方向的偏转方向相反;第一磁隧道结11和第二磁隧道结12被配置为用于通过读电流。读电流,即用于读取磁阻存储器单元中存储的信息时,所通过的电流。
由于第一磁隧道结11和第二磁隧道结12设置在金属层21上后,呈反对称状态;此时,当在金属层21中通过写电流时,第一磁隧道结11和第二磁隧道结12的磁化方向总是相反,可使得两个磁隧道结的组态总是相反,呈互补状态。这样在通过不同的方向的写电流后,就可使第一磁隧道结11和第二磁隧道结12分别表现高阻状态或低阻状态,在向第一磁隧道结11和第二磁隧道结12通过读电流时,通过比较两个磁隧道结的读电流大小就可得到不同信息。在整个读写过程中,可由写电流实现亚纳秒级别的全电控的超快磁化翻转,无需外加磁场。
在一种可能的实现方式中,第一磁隧道结11和第二磁隧道结12的横截面均为椭圆形。需要说明的是,本实施例中的椭圆形最优可为严格的椭圆形;但是由于工艺等限制,椭圆形也可指大致呈椭圆形。第一磁隧道结11和第二磁隧道结12整体可呈椭圆柱体。
在一种可能的实现方式中,第一角度和第二角度的大小应当相等,以保证第一磁隧道结11和第二磁隧道结12具备相同磁化翻转效果,使信息读写更加稳定可靠,如图2所示,其中第一角度大小与第二角度大小相等。并且,第一角度和第二角度的大小范围可确定为:30°~60°,可保证合适的阈值电流,实现无外场辅助的磁化翻转。对本实施例中的磁阻存储器单元进行实验可得到,图3和图4所示的电流驱动磁化翻转微磁模拟结果的响应图形,其中纵坐标为磁化强度x分量归一值(mx)。通过图3和图4可以看出在第一角度和第二角度的大小范围为30°~60°能够取得较好的磁化翻转效果,例如,第一角度和第二角度的大小可为35°、45°、55°等等。其中,图3电流沿+x方向,第一磁隧道结11翻转而第二磁隧道结12不翻转;图4电流沿-x方向,第一磁隧道结11不翻转而第二磁隧道结12翻转。
请继续参阅图5,在图5中示出了连续双极性脉冲作用下,第一磁隧道结11和第二磁隧道结12的翻转情况,在第一个脉冲作用下第一磁隧道结11和第二磁隧道结12磁化方向由平行变为反平行状态,即完成初始化。后续脉冲作用后第一磁隧道结11和第二磁隧道结12磁化方向始终相反,对应存储状态相反,并且翻转快速响应,具备较高的可靠性,实现了无外加磁场辅助的全电控的超快磁化翻转。
对于第一磁隧道结11和第二磁隧道结12以及金属层21而言,本实施例中具有如下的实现方式。
第一磁隧道结11和第二磁隧道结12可均包括:合成反铁磁层101、铁磁参考层102、势垒层103和铁磁自由层104。铁磁自由层104设置在金属层21上,势垒层103设置在铁磁自由层104远离金属层21的一侧,铁磁参考层102设置在势垒层103远离金属层21的一侧,合成反铁磁层101设置在铁磁参考层102远离金属层21的一侧;第一磁隧道结11和第二磁隧道结12中的铁磁参考层102磁化方向相同。
合成反铁磁层101,为叠加的多层结构;可采用现有的组成方式实现。
铁磁参考层102,可为钴铁硼(CoFeB),坡莫合金(CoNi),钴(Co),钴铂合金(CoPt)等其中之一或其组合;也可采用其他的现有实现方式。第一磁隧道结11和第二磁隧道结12的铁磁参考层102的磁化方向相同。
势垒层103和铁磁自由层104,可采用面内各向异性铁磁材料;例如,钴铁硼(CoFeB),坡莫合金(CoNi),钴(Co),钴铂合金(CoPt)等其中之一或其组合。铁磁自由层104在写电流的作用下可实现翻转。
金属层21,可为重金属材料组成。例如,可采用铂(Pt)、钽(Ta)和钨(W)中的任一种或多种。
在一种可能的实现方式中,该磁阻存储器单元还包括:第一晶体管401、第二晶体管402和第三晶体管403。第一晶体管401连接第一磁隧道结11远离金属层21的一侧,第二晶体管402连接第二磁隧道结12远离金属层21的一侧,第三晶体管403连接金属层21横向上的第一端,金属层21横向上的第二端作为输入端或输出端。因此,该种实现方式中可仅采用三个晶体管就可实现对磁阻存储器单元的读写控制,实现3T2SOT MTJ(3个晶体管,2个自旋轨道矩磁隧道结)器件的单元电路,如图6所示。第一晶体管401和第二晶体管402的输入端还分别连接到第一位线和第二位线上,即第一位线BL和第二位线/BL,字线用于提供读电流。第一晶体管401和第二晶体管402的控制端可连接到读控制字线上,即读控制字线RWL。读控制字线用于提供控制第一晶体管401和第二晶体管402开启或关闭的信号。第三晶体管403的输入端可接任一字线,第三晶体管403的控制端接写控制字线,即写控制字线WWL。写控制字线用于提供控制第三晶体管403开启或关闭的信号。金属层21的第二端作为输入或输出端可通过连接源线实现,即源线SL;源线SL可根据所需电流极性接地或拉高。
第一晶体管401、第二晶体管402和第三晶体管403的类型不作限制。通过第一晶体管401、第二晶体管402和第三晶体管403,可使磁阻存储器单元的读操作的电路和写操作的电路实现独立调控,基于该特性可以实现1R1W(一读一写)双端口存储单元,可极大改善读写效率,提高存储单元并行度,如图1所示。
在具体实现过程中,对磁阻存储器单元进行写操作时,过程可如下:
对金属层21通过沿第一方向的写电流,以使磁阻存储器单元呈第一存储状态;第一存储状态为:第一磁隧道结11呈高电阻状态,第二磁隧道结12呈低电阻状态。
例如,当第一磁隧道结11和第二磁隧道结12的铁磁参考层102方向均沿+x方向时,且第一方向为+x方向时,第一磁隧道结11的磁化方向为沿-x方向,第二磁隧道结12的磁化方向为沿+x方向,如图3所示。此时,第一磁隧道结11中,铁磁自由层104与铁磁参考层102的磁化方向反平行,第一磁隧道结11呈高电阻状态;第二磁隧道结12中,铁磁自由层104与铁磁参考层102的磁化方向平行,第二磁隧道结12呈低电阻状态。
或者,对金属层21通过沿第二方向的写电流,以使磁阻存储器单元呈第二存储状态;第二存储状态为:第一磁隧道结11呈低电阻状态,第二磁隧道结12呈高电阻状态;其中,第一方向和所述第二方向相反。
例如,当第一磁隧道结11和第二磁隧道结12的铁磁参考层102方向均沿+x方向时,且第一方向为-x方向时,第一磁隧道结11的磁化方向为沿+x方向,第二磁隧道结12的磁化方向为沿-x方向,如图4所示。此时,第一磁隧道结11中,铁磁自由层104与铁磁参考层102的磁化方向平行,第一磁隧道结11呈低电阻状态;第二磁隧道结12中,铁磁自由层104与铁磁参考层102的磁化方向反平行,第二磁隧道结12呈高电阻状态。
为了便于理解,请继续参照如下写入信息的示例:
在进行写入时,可将写控制字线的电平拉高,读控制字线的电平拉低,使得第一晶体管401和第二晶体管402关断,第三晶体管403导通。然后,将源线接低电平,在第三晶体管403和源线之间形成流经金属层21的电流通路,金属层21通过自旋霍尔效应或Rashaba(人名)效应将沿x轴的电流转化为自旋沿y轴极化的自旋流。自旋流沿z轴注入铁磁自由层104产生自旋轨道矩使铁磁自由层104磁化翻转,实现信息写入;写入过程仅需一步即可完成,写入效率高、速度快。
对应的,请继续参照如下读取信息的示例:
对磁阻存储器单元进行读操作时,可控制写控制字线的电平拉低,读控制字线的电平拉高,使得第一晶体管401和第二晶体管402导通,第三晶体管403关断;同时,将源线接低电平。于是,在第一位线与源线之间形成流经第一磁隧道结11的电流通路,在第二位线与源线之间形成流经第二磁隧道结12的电流通路,第一位线和第二位线上的电流可送入电流型灵敏放大器中比较读出存储单元存储状态。在确定磁阻存储器单元的存储状态时,可进行算法定义。例如,可定义IBL>I/BL对应突触权值为“1”,IBL<I/BL时对应突触权值为“-1”;当然在另外的一些实施方式中还可进行其他定义,例如,IBL>I/BL对应突触权值为“-1”,IBL<I/BL时对应突触权值为“1”,不作限制。
在图1中示出了读信息和写信息的电流通路31。
通过上述示例可以看出,本实施例的磁阻存储器单元通过第一磁隧道结11和第二磁隧道结12在反转后实现组态总是相反,构成互补结构存一位比特。在读取信息时可通过自参考机制实现读取。因此,本实施例的磁阻存储器单元可以提高读取裕度,进而增强读可靠性,降低读延时。并且,其工作时无需外加磁场实现翻转,有利于大规模集成。
请参阅图7,在本发明的又一实施例中,还提供了一种BNN芯片的存算模块,该存算模块包括由前述实施例中的任一磁阻存储器单元组成的突触阵列,所述突触阵列用于存储突触权值。该突触阵列中,每列磁阻存储器单元对应存储一神经元的突触权值。每列磁阻存储器单元的第一晶体管401和第三晶体管403均连接第一位线,第二晶体管402均连接第二位线;需要说明的是,在另一些实施方式中,第三晶体管403也可连接第二位线,通过第二位线的信号进行控制。每行磁阻存储器单元的第一晶体管401和第二晶体管402的控制端均连接读控制字线,第三晶体管403的控制端均连接写控制字线;每一行均具有各自的读控制字线和写控制字线。每一列的磁阻存储器单元连接同一条源线。工作时,列解码器512、行解码器711以及源线解码器812选取进行读/写操作的单元,行解码器711可根据输入同时激活多条字线。读操作时,每一列第一位线BL和第二位线/BL上的总电流送入灵敏放大器611比较,决定输出值。写操作时,写驱动511和源线驱动811提供写电流脉冲。
需要说明的是,本实施例中上述的各个驱动器以及解码器可参照现有的实现方案进行实施,本实施例中不再赘述。
存算模块,用于在目标神经元对应列的多个突触权值加和为正时,确定目标神经元的输出为1;目标神经元为任一神经元,每个磁阻存储器单元对应一所述突触权值;存算模块,还用于在目标神经元的多个突触权值加和为负时,确定目标神经元的输出为0。其中,针对每个磁阻存储器单元:存算模块,还用于在第一磁隧道结11的读电流大于第二磁隧道结12的读电流时,记该个磁阻存储器单元对应的突触权值为1;以及在第一磁隧道结11的读电流小于第二磁隧道结12的读电流时,记该个磁阻存储器单元对应的突触权值为-1。
由于RAP>>RP(RAP表示铁磁参考层102和铁磁自由层104的磁化方向反平行,磁隧道结呈高阻状态时的电阻;RP表示铁磁参考层102和铁磁自由层104的磁化方向平行,磁隧道结呈低阻状态时的电阻)在第一位线或第二位线上的读电流主要由低阻状态的磁阻存储器单元产生的读电流为主。因此,第一位线的电流IBL与第二位线的电流I/BL的差,对应的就是两列字线中低阻状态的磁阻存储器单元数量的差值;也即,对应于一列上磁阻存储器单元对应突触权值的加和。第一位线的电流IBL与第二位线的电流I/BL送入电流型灵敏放大器611比较输出。定义突触权值加和为正时,灵敏放大器输出为“1”,反之突触1权值加和为负时,灵敏放大器输出为“0”。因此灵敏放大器的输出可直接视作二值神经元的输出。
通过上述算法优化后的BNN芯片的存算模块,其突触阵列读取时可以整列读取,同时实现突触权值加和,极大提高了BNN芯片的并行度。
另外,该实施例中的BNN芯片的存算模块所具有的未进行详尽介绍的特征及其有益效果,可参照前述关于磁阻存储器单元的实施例中的阐述,本实施例中不再赘述。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种磁阻存储器单元,其特征在于,包括:第一磁隧道结、第二磁隧道结和金属层;所述第一磁隧道结和所述第二磁隧道结均设置在所述金属层上;所述金属层被配置为用于通过写电流,所述第一磁隧道结的易轴在所述金属层所在平面与所述写电流所在方向呈第一角度,所述第二磁隧道结的易轴沿所述金属层所在平面与所述写电流所在方向呈第二角度,所述第一角度和所述第二角度相对于所述写电流所在方向的偏转方向相反;所述第一磁隧道结和所述第二磁隧道结被配置为用于通过读电流。
2.如权利要求1所述的磁阻存储器单元,其特征在于,所述第一磁隧道结和所述第二磁隧道结的横截面均为椭圆形。
3.如权利要求1所述的磁阻存储器单元,其特征在于,所述第一角度和所述第二角度的大小相等。
4.如权利要求1所述的磁阻存储器单元,其特征在于,所述第一角度和所述第二角度的大小范围为:30°~60°。
5.如权利要求4所述的磁阻存储器单元,其特征在于,所述第一角度和所述第二角度的大小均为45°。
6.如权利要求1所述的磁阻存储器单元,其特征在于,所述第一磁隧道结和所述第二磁隧道结均包括:合成反铁磁层、铁磁参考层、势垒层和铁磁自由层;所述铁磁自由层设置在所述金属层上,所述势垒层设置在所述铁磁自由层远离所述金属层的一侧,所述铁磁参考层设置在所述势垒层远离所述金属层的一侧,所述合成反铁磁层设置在所述铁磁参考层远离所述金属层的一侧;所述第一磁隧道结和所述第二磁隧道结中的铁磁参考层磁化方向相同。
7.如权利要求1所述的磁阻存储器单元,其特征在于,还包括:第一晶体管、第二晶体管和第三晶体管;所述第一晶体管连接所述第一磁隧道结远离所述金属层的一侧,所述第二晶体管连接所述第二磁隧道结远离所述金属层的一侧,所述第三晶体管连接所述金属层横向上的第一端。
8.一种磁阻存储器单元的写控制方法,其特征在于,应用于权利要求1-7中任一所述的磁阻存储器单元,所述写控制方法包括:
对所述金属层通过沿第一方向的写电流,以使所述磁阻存储器单元呈第一存储状态;所述第一存储状态为:所述第一磁隧道结呈高电阻状态,所述第二磁隧道结呈低电阻状态;
或者,对所述金属层通过沿第二方向的写电流,以使所述磁阻存储器单元呈第二存储状态;所述第二存储状态为:所述第一磁隧道结呈低电阻状态,所述第二磁隧道结呈高电阻状态;其中,所述第一方向和所述第二方向相反。
9.一种BNN芯片的存算模块,其特征在于,包括由权利要求1-7中任一所述的磁阻存储器单元组成的突触阵列,所述突触阵列用于存储突触权值。
10.如权利要求9所述的BNN芯片的存算模块,其特征在于,所述突触阵列中,每列所述磁阻存储器单元对应存储一神经元的突触权值;
所述存算模块,用于在目标神经元对应列的多个突触权值加和为正时,确定所述目标神经元的输出为1;所述目标神经元为任一神经元,每个所述磁阻存储器单元对应一所述突触权值;
所述存算模块,还用于在目标神经元的多个突触权值加和为负时,确定所述目标神经元的输出为0;
其中,针对每个所述磁阻存储器单元:所述存算模块,还用于在所述第一磁隧道结的读电流大于所述第二磁隧道结的读电流时,记该个所述磁阻存储器单元对应的突触权值为1;以及在所述第一磁隧道结的读电流小于所述第二磁隧道结的读电流时,记该个所述磁阻存储器单元对应的突触权值为-1。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110922939.3A CN113744779A (zh) | 2021-08-12 | 2021-08-12 | 一种磁阻存储器单元、写控制方法及存算模块 |
PCT/CN2021/118326 WO2023015662A1 (zh) | 2021-08-12 | 2021-09-14 | 一种磁阻存储器单元、写控制方法及存算模块 |
US17/821,783 US20230046423A1 (en) | 2021-08-12 | 2022-08-23 | Magnetoresistive memory cell, write control method and memory computing module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110922939.3A CN113744779A (zh) | 2021-08-12 | 2021-08-12 | 一种磁阻存储器单元、写控制方法及存算模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113744779A true CN113744779A (zh) | 2021-12-03 |
Family
ID=78730905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110922939.3A Pending CN113744779A (zh) | 2021-08-12 | 2021-08-12 | 一种磁阻存储器单元、写控制方法及存算模块 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113744779A (zh) |
WO (1) | WO2023015662A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116018048A (zh) * | 2023-03-27 | 2023-04-25 | 珠海多创科技有限公司 | 磁阻元件、磁阻元件的制备方法以及磁传感装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102435960A (zh) * | 2010-09-17 | 2012-05-02 | 财团法人工业技术研究院 | 穿隧磁阻结构以及集成式3轴向磁场传感器与其制造方法 |
CN107316936A (zh) * | 2017-06-20 | 2017-11-03 | 太原理工大学 | 一种基于双向自旋霍尔效应的磁性非易失存储单元结构 |
CN110197682A (zh) * | 2018-02-27 | 2019-09-03 | 中电海康集团有限公司 | 存储单元、存储器以及数据写入方法 |
CN110660420A (zh) * | 2018-06-28 | 2020-01-07 | 中电海康集团有限公司 | Mram存储单元 |
CN110797371A (zh) * | 2019-09-30 | 2020-02-14 | 北京航空航天大学 | 一种磁性存储器、数据存储装置及控制方法 |
CN111653664A (zh) * | 2020-04-28 | 2020-09-11 | 北京航空航天大学合肥创新研究院 | 一种磁性存储单元和数据写入方法 |
CN113451356A (zh) * | 2021-02-10 | 2021-09-28 | 北京航空航天大学 | 磁性随机存储单元、存储器及设备 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8514615B2 (en) * | 2010-09-30 | 2013-08-20 | Everspin Technologies, Inc. | Structures and methods for a field-reset spin-torque MRAM |
US10643119B2 (en) * | 2018-07-24 | 2020-05-05 | Sandisk Technologies Llc | Differential non-volatile memory cell for artificial neural network |
CN112420095A (zh) * | 2020-11-20 | 2021-02-26 | 复旦大学 | 基于重金属层磁性隧道结对的自旋轨道矩磁性随机存储器 |
-
2021
- 2021-08-12 CN CN202110922939.3A patent/CN113744779A/zh active Pending
- 2021-09-14 WO PCT/CN2021/118326 patent/WO2023015662A1/zh unknown
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102435960A (zh) * | 2010-09-17 | 2012-05-02 | 财团法人工业技术研究院 | 穿隧磁阻结构以及集成式3轴向磁场传感器与其制造方法 |
CN107316936A (zh) * | 2017-06-20 | 2017-11-03 | 太原理工大学 | 一种基于双向自旋霍尔效应的磁性非易失存储单元结构 |
CN110197682A (zh) * | 2018-02-27 | 2019-09-03 | 中电海康集团有限公司 | 存储单元、存储器以及数据写入方法 |
CN110660420A (zh) * | 2018-06-28 | 2020-01-07 | 中电海康集团有限公司 | Mram存储单元 |
CN110797371A (zh) * | 2019-09-30 | 2020-02-14 | 北京航空航天大学 | 一种磁性存储器、数据存储装置及控制方法 |
CN111653664A (zh) * | 2020-04-28 | 2020-09-11 | 北京航空航天大学合肥创新研究院 | 一种磁性存储单元和数据写入方法 |
CN113451356A (zh) * | 2021-02-10 | 2021-09-28 | 北京航空航天大学 | 磁性随机存储单元、存储器及设备 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116018048A (zh) * | 2023-03-27 | 2023-04-25 | 珠海多创科技有限公司 | 磁阻元件、磁阻元件的制备方法以及磁传感装置 |
CN116018048B (zh) * | 2023-03-27 | 2023-06-02 | 珠海多创科技有限公司 | 磁阻元件、磁阻元件的制备方法以及磁传感装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2023015662A1 (zh) | 2023-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9324402B2 (en) | High density low power GSHE-STT MRAM | |
US10446204B2 (en) | Semiconductor memory device | |
US20170301384A1 (en) | Self-referenced read with offset current in a memory | |
US7154772B2 (en) | MRAM architecture with electrically isolated read and write circuitry | |
US20150213867A1 (en) | Multi-level cell designs for high density low power gshe-stt mram | |
US7369429B2 (en) | Non-volatile memory device having toggle cell | |
EP3200190A1 (en) | Multi-free layer mtj and current injection writing method | |
US6714442B1 (en) | MRAM architecture with a grounded write bit line and electrically isolated read bit line | |
US20220108158A1 (en) | Ultralow power inference engine with external magnetic field programming assistance | |
JP2017059740A (ja) | 磁気トンネル接合素子及び半導体記憶装置 | |
CN113744779A (zh) | 一种磁阻存储器单元、写控制方法及存算模块 | |
US7751231B2 (en) | Method and integrated circuit for determining the state of a resistivity changing memory cell | |
US7515462B2 (en) | Writing method for magnetic memory cell and magnetic memory array structure | |
US10586578B2 (en) | Storage device, information processing apparatus, and storage device control method | |
US9899082B2 (en) | Semiconductor memory device | |
US7872904B2 (en) | Magnetic random access memory | |
US20230046423A1 (en) | Magnetoresistive memory cell, write control method and memory computing module | |
US10056128B2 (en) | Semiconductor storage device | |
US20240013826A1 (en) | Spintronic device, memory cell, memory array and read and write circuit | |
US20220293157A1 (en) | Memristor element, synapse element and neuromorphic processor including the same | |
CN114038991A (zh) | 自旋电子器件、存储单元、存储阵列和读写电路 | |
CN118072779A (zh) | 存算单元结构及其控制方法、阵列电路及装置、电子设备 | |
CN115713953A (zh) | 半导体器件、存算芯片、集成电路产品及操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |