KR20180045328A - 스핀 뉴런 소자 및 이의 동작방법 - Google Patents

스핀 뉴런 소자 및 이의 동작방법 Download PDF

Info

Publication number
KR20180045328A
KR20180045328A KR1020160139304A KR20160139304A KR20180045328A KR 20180045328 A KR20180045328 A KR 20180045328A KR 1020160139304 A KR1020160139304 A KR 1020160139304A KR 20160139304 A KR20160139304 A KR 20160139304A KR 20180045328 A KR20180045328 A KR 20180045328A
Authority
KR
South Korea
Prior art keywords
layer
spin
neuron
magnetic
disposed
Prior art date
Application number
KR1020160139304A
Other languages
English (en)
Inventor
홍진표
양승모
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020160139304A priority Critical patent/KR20180045328A/ko
Priority to CN201780064988.XA priority patent/CN109952662B/zh
Priority to EP17863763.3A priority patent/EP3534421B1/en
Priority to US16/344,662 priority patent/US10885960B2/en
Priority to PCT/KR2017/011822 priority patent/WO2018080159A1/ko
Publication of KR20180045328A publication Critical patent/KR20180045328A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/08—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H01L43/02—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자구벽 운동 제어로 인공신경망이 가능한 스핀 뉴런 소자가 개시된다. 스핀 궤도 토크를 이용하는 스핀 뉴런 소자는 저전압 및 저전력에서 작동한다. 또한, 이를 적용하여 저전압 영역에서 동작되면서 작은 사이즈로도 충분히 많은 멀티-레벨(multi-level) 효과를 나타내는 불휘발성 메모리 소자 제작이 가능하다.

Description

스핀 뉴런 소자 및 이의 동작방법{Spin Neuron Device and Method of operating the same}
본 발명은 스핀 뉴런 소자 소자에 관한 구조와 이의 동작방법에 관한 것으로, 더욱 자세하게는 자구벽 운동 제어로 인공신경망이 가능한 스핀 뉴런 소자에 관한 구조와 동작방법에 관한 것이다.
최근 딥러닝 (deep learning)의 출연 이후 인공신경망(Artificial Neural Network, ANN) 에 대한 연구는 글로벌 기업들을 중심으로 활발하게 진행 되고 있다. 인공신경망은 뉴런 및 시냅스의 역할을 하는 하드웨어 소자가 필요한데, 뉴런 동작을 구현하는 스핀 소자의 경우 현재까지 여러 소자가 제안되어 왔지만 실현된 소자가 존재하지 않는다.
기존 CMOS 기반에서의 인공신경망 연구의 가장 큰 문제는 하드웨어적 크기가 크다는 것과 이의 구동을 위한 고전력이 필요한 문제가 있다. 이를 해결하여 보다 보편적인 기술로 적용되기 위해서는 CMOS 기반 소자의 고집적, 저전력 기술이 요구된다.
특히, 뉴런 소자의 핵심 기능은 ‘판단‘으로 임계이상의 자극에서 신호처리를 전달가능 해야 하는데, 여기에 자극의 누적을 통한 임계치를 넘어서는 측적된 자극의 ’판단‘이 가능해지면, 보다 성능이 좋은 인공신경망의 하드웨어 구축이 가능하지만, 이를 실현한 소자는 보고 된 적이 없다.
불휘발성 메모리 소자로 플래시 메모리(flash memory)가 많이 사용되고 있다. 플래시 메모리는 터널 절연층(tunnel insulation layer)을 통해 플로팅 게이트(floating gate)에 전자를 공급하거나, 제거하여 데이터를 저장한다. 그런데, 플래시 메모리는 전자의 터널 주입(tunnel injection)을 이용하기 때문에, 동작전압이 10∼20 V 정도로 높다. 또한, 플로팅 게이트에 트랩(trap) 되는 전자의 수가 제한적이기 때문에, 멀티-비트(multi-bit) 특성을 구현하기 어려운 문제가 있다.
낮은 동작전압을 가지면서 작은 사이즈에서도 충분히 큰 멀티-레벨(multi-level) 특성을 가질 수 있는 불휘발성 소자가 요구되고 있고, 저전압 영역에서 동작되면서 작은 사이즈로도 충분히 많은 멀티-레벨(multi-level) 특성을 나타내는 비휘발성 메모리가 요구된다.
비휘발성 메모리를 이용하여 다양한 전자소자 및 논리소자를 구현할 수 있고, 특히 비휘발성 메모리를 이용하여 시냅스 소자 및 뇌신경모사 소자(neuromorphic device)를 구현할 수 있다.
시냅스는 뇌신경 세포 간을 연결하는 연접부로, 학습과 기억에 중요한 역할을 한다. 시냅스를 통해 전달 신호가 흐를 때마다 시냅스가 강화되는 것처럼, 이온 이동의 전기적 특성을 이용하고 있는 비휘발성 메모리 트랜지스터의 게이트전극에 전압이 가해지면 이온종 이동층의 전기적 특성이 변화되면서 트랜지스터의 문턱전압이 점진적으로 변화될 수 있다. 따라서, 이러한 비휘발성 메모리는 시냅스소자/회로에 적용될 수 있다.
또한, 비휘발성 메모리는 이온 이동의 누적으로 인해 멀티-레벨 특성을 갖는 것이므로, 리셋시의 메모리 동작 속도가 지연되어 시냅스 신호의 오류가 발생하기 쉬워 신뢰성을 높이기가 어렵다.
유럽 출원 특허 13290226.3을 보면, 높은 스핀 궤도 커플링의 물질을 포함하는 자기 터널 접합으로 이루어진 구조이다. 또한, 저장층, 장벽층. 센스층을 포함하는 자기 터널 접합으로 이루어진 자기참조적인 MRAM셀이고, 높은 스핀 궤도 커플링을 가진 씨드층을 더 포함하고, 씨드층은 센스층의 센스 자화를 스위칭하는데 적합한 스핀 궤도 토크를 가하는 물질(Ta, Pt, Pd등)을 포함하는 자기 참조적인(self-referenced) 메모리 기술이다. 그러나 단순히 고정층과 자유층 간의 방향에 따른 온/오프 동작하는 메모리이다.
미국 공개 특허 2016/0172581호를 보면, 다수의 입력 요소가 있고, 스핀 혼합층과 비자성 터널 장벽층을 포함하는 구조의 스핀 토크 다수 게이트 소자를 가진 구조이다. 그러나 자구벽을 이용하는 구조로 사용하기 어려운 구조의 메모리 소자이다.
본 발명이 이루고자 하는 제1 기술적 과제는 스핀 토크에 의해 자구벽이 제어되는 스핀 뉴런 소자를 제공하는데 있다.
또한, 본 발명이 이루고자 하는 제2 기술적 과제는 상기 제1 기술적 과제를 달성하기 위한 스핀 뉴런 소자의 동작방법을 제공하는데 있다.
상술한 제1 기술적 과제를 달성하기 위한 본 발명은, 기판, 상기 기판 상에 배치된 중금속층, 상기 중금속층 상에 배치되고, 자구벽(Domain Wall)의 이동이 가능한 자유층, 상기 자유층 상에 배치된 터널 접합층, 상기 터널 접합층 상에 배치된 고정층, 상기 고정층 상에 배치된 캡핑층을 포함하는 스핀 뉴런 소자인 것을 특징으로 한다.
상기 고정층은, 상기 터널 접합층 상에 배치된 고정층, 상기 고정층 상에 배치된 제1 비자성층. 상기 제1 비자성층 상에 배치된 제1 다층막, 상기 제1 다층막 상에 배치된 제2 비자성층 및 상기 제2 비자성층 상에 배치된 제2 다층막을 포함하는 스핀 뉴런 소자인 것을 특징으로 한다.
스핀 소스 기능의 상기 중금속층은 Ta, Hf, W, Nb 및 이의 합금으로 이루어진 군에서 선택된 적어도 어느 하나를 가질 수 있다.
상기 자유층은 스핀 궤도 전류에 의해 자구벽 이동이 가능하고, 상기 자유층 및 고정층은 Co, Fe, Ni, Mn 및 이의 합금으로 이루어진 군에서 선택된 어느 하나를 가질 수 있다.
상기 합금은 CoFeB, NiFe, CoPt, CoPd, FePt 및 FePd으로 이루어진 군에서 선택된 어느 하나를 가질 수 있다.
상기 터널 접합층은 MgOx 또는 AlOx인 스핀 뉴런 소자인 것을 특징으로 한다.
상기 제1 비자성층 및 상기 제2 비자성층은 Ru, Ta, W 및 Cu 로 이루어진 군에서 선택된 적어도 어느 하나를 가질 수 있다.
상기 제1 다층막과 상기 제2 다층막은 서로 반대 방향으로 스핀 방향이 고정되어 있는 스핀 뉴런 소자인 것을 특징으로 한다.
상기 제1 다층막 및 상기 제2 다층막은 Co와 Pd가 번갈아가며 적층된 구조이고, 상기 제1 다층막의 자화 세기가 상기 제2 다층막의 자화 세기보다 작은 스핀 뉴런 소자인 것을 특징으로 한다.
상기 캡핑층은 상기 제2 다층막의 안정적인 상태 유지를 위해 형성되고, 상기 캡핑층은 Ti, Ni, Fe, Cu, Al, Cr, Ta, Hf, W, Nb 및 이의 합금으로 이루어진 군에서 선택된 적어도 어느 하나를 가질 수 있다.
상기 기판 상에 배치된 상기 고정층의 영역은 상기 기판의 표면적 대비 5% 이상 내지 50% 이하의 범위인 스핀 뉴런 소자인 것을 특징으로 한다.
상술한 제2 기술적 과제를 달성하기 위한 본 발명은, 기판, 상기 기판 상에 배치된 중금속층, 상기 중금속층 상에 배치되고, 자구벽(Domain Wall)의 이동이 가능한 자유층, 상기 자유층 상에 배치된 터널 접합층, 상기 터널 접합층 상에 배치된 고정층 및 상기 고정층 상에 배치된 캡핑층을 포함하는 스핀 뉴런 소자에 있어서, 상기 중금속층에 장축 방향으로 펄스 전류를 가하는 단계, 상기 펄스 전류로 인해 상기 자유층의 자구벽이 이동하는 단계, 상기 자유층의 자구벽 이동으로 상기 스핀 뉴런 소자의 자기 저항값이 변화하는 단계 및 상기 펄스 전류의 위상을 반전하여 상기 스핀 뉴런 소자를 리셋하는 단계를 포함하는 스핀 뉴런 소자의 동작 방법을 제공하는데 있다.
상기 자유층의 자구벽 이동으로 상기 스핀 뉴런 소자의 자기 저항값이 변화하는 단계에서는, 상기 뉴런 스핀 소자의 자기 저항값이 최소가 되는 단계를 더 포함하는 스핀 뉴런 소자의 동작 방법을 제공하는데 있다.
상기 펄스 전류의 위상 반전으로 인해 상기 스핀 뉴런 소자의 자기 저항값이 최대가 되는 상기 스핀 뉴런 소자의 리셋 단계를 더 포함하는 스핀 뉴런 소자의 동작 방법을 제공하는데 있다.
상기 뉴런 스핀 소자의 자기 저항값은 상기 펄스 전류로 인해 다단계로 변화하는 것을 펄스 포함하는 스핀 뉴런 소자의 동작 방법을 제공하는데 있다.
단계적으로 가해지는 상기 펄스 전류로 인해 상기 자유층의 자구벽이 단계적으로 이동하고, 상기 뉴런 스핀 소자의 자기 저항값이 단계적으로 감소하는 것을 포함하는 스핀 뉴런 소자의 동작 방법을 제공하는데 있다.
상기 고정층의 상기 기판 상의 점유하는 영역은 상기 기판의 표면적 대비 5% 이상 내지 50% 이하의 범위인 것을 포함하는 스핀 뉴런 소자의 동작 방법을 제공하는데 있다.
상술한 본 발명에 따르면, 스핀 궤도 토크를 이용하는 뉴런 스핀 소자는 낮은 전압에서 작동하는 효과가 있다.
또한, 작은 사이즈에서도 충분히 큰 멀티-레벨(multi-level)을 갖는 효과가 있다.
또한, 저전압에서 동작하는 멀티-레벨(multi-level)의 불휘발성 메모리 소자를 제작이 가능한 효과가 있다.
또한, 저전압 영역에서 동작되면서 작은 사이즈로도 충분히 많은 멀티-레벨(multi-level) 효과를 나타내는 불휘발성 메모리 소자를 제작이 가능한 효과가 있다.
도 1은 본발명의 바람직한 실시예에 따른 뉴런 시냅스 소자의 작동에 대한 기본 원리의 개념도이다.
도 2는 본발명의 바람직한 실시예에 따른 펄스 신호에 따른 뉴런 스핀 소자의 작동에 대한 그래프 이다.
도 3은 본발명의 바람직한 실시예에 따른 실제적인 입력 신호에 대한 그래프이다.
도 4는 본 발명의 바람직한 실시예에 따른 자유층과 고정층의 스핀 방향에 따른 자기 저항값에 대한 모식도이다.
도 5는 본 발명의 바람직한 실시예에 따른 중금속층의 전류 방향에 따른 자구벽 이동에 대한 모식도이다.
도 6은 본발명의 바람직한 실시예에 따른 뉴런 스핀 소자의 단면도이다.
도 7은 본발명의 바람직한 실시예에 따른 중금속층의 펄스 전류에 따른 자구벽 이동에 대한 모식도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
본 발명은 Spin Orbit Torque (SOT) 현상을 이용하여 자구벽 (Domain Wall, DW) 운동을 제어할 수 있는 스핀 뉴런 소자는 인공신경망 네트워크 소자 (Artificial Neural Network Device, ANN Device) 응용이 가능하다.
자구벽 (Magnetic Domain Wall, DW)의 경우, Neuron이 가져야 할 축적 자극의 판단에 용이한 특성을 가지고 있다.
본 발명에서 제안된 구조(도 6을 참조)의 경우, 펄스 전류(자극)의 누적으로 인해, 임게치 이상의 신호가 들어왔을 때 신호처리를 할 수 있는 특성을 보여준다.
이러한 자구벽을 이동시키는 방법으로는 다양한 방법이 존재한다. 외부 자기장을 통해 이동이 가능하고, Spin Transfer Torque (STT)를 통해서도 자구벽의 이동은 보고 되어 왔다.
특히, 최근 스핀궤도토크를 이용한 자구벽의 이동이 보고되었는데, 스핀궤도토크를 이용하여 자구벽을 이동시킬 경우에 STT를 이용할 경우에 비해 큰 장점을 나타낸다.
스핀 궤도 토크를 이용하여 자구벽을 이동시키는 경우에는, 뉴런 스핀 소자의 구동전력은 감소되고, 구동속도는 증가된다.
참조논문(Debanjan Bhowmik의 “Domain Wall Motion Orthogonal To Current Flow Due To Spin Orbit, Torque, Scientific Reports, 2015년)에 의하면 스핀궤도토크를 이용할 경우, Write Latency가 STT에 대비하여 100배 가량 빠르고(빠른 구동속도), Write Current의 경우 STT에 대비하여 10배 정도 작음을 보여주고 있다(구동전력의 감소).
또한, STT를 사용할 경우 스핀 분극(Spin Polarization)을 시키기 위한 고정층(Fixed Layer)이 필요하지만, 스핀궤도토크를 이용할 경우, 별도의 고정층이 필요하지 않기 때문에, 소자의 구조상 훨씬 간단해지는 장점이 있다.
도 1은 본 발명의 바람직한 실시예에 따른 뉴런 시냅스 소자의 작동에 대한 기본 원리의 개념도이다.
도 1을 참조하면, 뉴런은 시냅스로 부터 누적된 신호의 누적합이 임계 신호값 이상이 되었을 ‹š, 특정한 신호를 방출하게 된다. 일련의 과정으로 설명을 하면, 사물(10)으로 인한 초기 신호가 뉴런(20)으로 입력되고, 지속적으로 신호가 입력되면, 뉴런(20)과 뉴런(30) 사이에 있는 시냅스(40)에서 신호가 누적된다. 시냅스(40)에 신호가 누적되어 임계치를 넘어서면, 다음 뉴런(30)으로 신호가 전달되고, 뉴런(30)과 연결되어 있는 시냅스(50)에 이 신호가 누적되기 시작한다. 계속해서 시냅스에 신호가 누적되고, 시냅스의 임계치를 넘어서면 다음 뉴런의 다음 시냅스로 신호가 전달되는 과정을 반복하면서, 최종적인 인식(읽기 또는 쓰기)가 가능해진다.
본 발명의 뉴런 스핀 소자는 저전력으로 고집적화가 가능한 소자로, 생물학적인 시냅스 기능을 완벽하게 재현 가능한 소자이고, 소자 간의 간섭이 없으므로, 시냅스의 출력에 대한 신뢰가 높다.
도 2은 본 발명의 바람직한 실시예에 따른 펄스 신호에 따른 뉴런 스핀 소자의 작동에 대한 그래프 이다.
도 2을 참조하면, 뉴런 스핀 소자에 펄스 신호(Iinput)가 입력되고, 펄스 신호가 누적되어 임계치에 도달하기 전에는 뉴런 스핀 소자의 출력값이 나타나지 않는다. 펄스 신호가 누적되어 임계치에 도달하면, 이 ‹š의 입력 신호를 파이어(fire) 펄스라고 하고, 파이어 펄스에서 뉴런 스핀 소자의 출력값(Iout)이 발생하여 출력된다. 이어서 역 펄스 신호(리셋 신호)를 입력하여, 뉴런 스핀 소자의 출력은 제로가 된다.
도 3은 본 발명의 바람직한 실시예에 따른 실제적인 입력 신호에 대한 그래프이다.
도 3을 참조하면, 뉴런 스핀 소자에 누적되는 신호의 총합이 임계치를 넘지 못하면 신호전달이 이루어지지 않느데, 초기 누적값(60)이 임계치를 넘어 서지 못하고, 입력 펄스의 역신호(65)에 의해 뉴런 스핀 소자가 리셋되었음을 확인할 수 있다. 이어서, 리셋 후에 입력 펄스가 누적되어 뉴런 스핀 소자의 출력값이 발생하게 된다. 즉, 입력 전류(Is)의 적분값이 임계값 이상이 될 때, 뉴런 스핀 소자의 on 상태가 되는 것이다.
도 4는 본 발명의 바람직한 실시예에 따른 자유층과 고정층의 스핀 방향에 따른 자기 저항값에 대한 모식도이다.
도 4를 참조하면, 자유층(120), 터널 장벽층(110) 및 고정층(100)으로 구성되어 있는 뉴런 스핀 소자의 동작 설명을 위한 모식도이다.
고정층(110)은 자기 배향이 고정되어 있고, 자유층(120)의 자화는 프로그래밍 전류에 의해 발생된 외부 자기장에 따라 변화될 수 있다.
자유층(120)의 스핀 방향이 고정층(100)의 스핀 방향과 동일한 상태일 때, 뉴런 스핀 소자의 수직 방향으로 최대 전류가 흐를 수 있고, 뉴런 스핀 소자의 자기 저항값은 최소 상태가 된다.
또한, 자유층(120)의 스핀 방향이 고정층(100)의 스핀 방향과 180°다른 방향일 때, 상태일 때, 뉴런 스핀 소자의 수직 방향으로 최대 전류가 흐를 수 있고, 뉴런 스핀 소자의 자기 저항값은 최대 상태가 된다.
즉, 두 개의 근접한 자기층인 고정층(100)과 자유층(120)의 자기 방향에 따라 자기 저항값이 결정된다.
도 5는 본 발명의 바람직한 실시예에 따른 중금속층의 전류 방향에 따른 자구벽 이동에 대한 모식도이다.
도 5의 (a) 및 (b)를 참조하면, 중금속층(160) 내에서 펄스 전류의 방향에 따라 자구벽의 이동 방향이 반대임을 확인할 수 있다.
즉, (a)의 경우 인가되는 펄스 전류에 의해 자구벽은 우측으로 이동하며, 이를 통해 자유층(150)의 해당영역은 자구벽의 이동을 통해 고정층(130)의 스핀 방향과 반대 방향이 된다. 따라서, 뉴런 스핀 소자의 자기 저항은 최대 상태가 된다.
또한, (b)의 경우 펄스 전류는 (a)에서 설정된 방향과 반대이므로, 자구벽은 (a)의 이동방향과 반대가 된다. 따라서, 고정층(130)의 스핀 방향과 동일한 스핀 방향을 가지는 자구는 확대된다. 따라서, 자유층(150)의 해당 영역(R2)의 스핀 방향은 고정층(130)의 스핀 방향과 서로 동일한 방향이므로, 뉴런 스핀 소자의 자기 저항은 최소 상태가 된다.
도 6은 본 발명의 바람직한 실시예에 따른 뉴런 스핀 소자의 단면도이다.
도 6을 참조하면, 본 실시예의 뉴런 스핀 소자는 기판(210) 상에 배치된 중금속층(220), 중금속층(220) 상에 배치되고, 자구벽(Domain Wall)의 이동이 가능한 자유층(230), 자유층(230) 상에 배치된 터널 장벽층(235), 터널 장벽층(235) 상에 형성된 고정 도메인층(360) 및 고정 도메인층(360) 상에 형성된 캡핑층(290)을 가진다.
또한, 고정 도메인층(360)은 터널 장벽층(235) 상에 배치된 고정층(240), 고정층(240) 상에 배치된 제1 비자성층(250), 제1 비자성층(250) 상에 배치된 제1 다층막(260), 제1 다층막(260) 상에 배치된 제2 비자성층(270) 및 제2 비자성층(270) 상에 배치된 제2 다층막(280)을 가진다.
자유층(230)은 중금속층(220)을 흐르는 전류에 따라 자구벽의 이동을 수행한다. 따라서, 자유층(230) 내의 자구벽의 이동에 따라 고정 도메인층(360) 하부의 자화 방향은 결정되며, 뉴런 스핀 소자의 저항도 결정된다.
고정층(240), 제1 다층막(260) 및 제2 다층막(280)은 고정된 자화 방향을 나타내고, 벡터적으로 모두 더하면, 자화 방향은 기판을 향하고 있으나, 이에 한정하지는 않는다.
도 7은 본발명의 바람직한 실시예에 따른 중금속층의 펄스 전류에 따른 자구벽 이동에 대한 모식도이다.
도 7을 참조하면, 리셋(300) 상태로부터 중금속층(220)에 펄스 전류가 흐르면, 뉴런 스핀 소자의 자유층의 자구벽은 이동하게 된다. 펄스 전류가 발생함에 따라 자구벽이 이동하여 누적 진행1(340), 누적 진행2(330) 및 누적 진행3(320)이 진행된다. 이어서 펄스 신호가 추가되면 자구벽은 이동하고, 자구벽의 이동에 따라 고정 도메인(360)의 자기 방향과 일치하는 자유층(230)의 영역이 발생하게 되면, 파이어(310) 되어 뉴런 스핀 소자의 출력이 발생하게 된다. 뉴런 스핀 소자의 출력이 발생된 이후에, 펄스 전류의 역신호가 인가되면 뉴런 스핀 소자는 리셋(300)된다.
실시예1
본 발명은 기본적으로 도 6과 같이, 자유층(230), 터널 장벽층(235), 고정층(240), 제1 다층막(260) 및 제2 다층막(280)으로 구성된 뉴런 스핀 소자에 있어서, 고정층(240)과 제1 다층막 사이에 제1 비자성층(250) 및 제1 다층막(260)과 제2 다층막(280) 사이에 제2 비자성층(270)이 있고, 터널 장벽층(235) 상에 고정층(240)이 있는 것을 포함하는 뉴런 스핀 소자가 형성된다.
또한, 제1 다층막(260) 및 제2 다층막(280)은 Pd와 Co가 번갈아 적층되어 형성되어 있고, 제1 다층막(260)의 적층수가 제2 다층막(280)의 적층수보다 적은 것을 특징으로 하는 뉴런 스핀 소자이다.
기판(210)으로 Si을 준비하고, 기판(210) 상에 중금속층(220)으로 텅스텐(W) 10 nm를 형성한다. 이어서, 자유층(230)은 CoFeB를 5 nm 로 형성한다. 자유층(230) 상에 터널 장벽층(235)으로는 MgO를 3 nm로 형성한다.
또한, 제1 비자성층(250)으로는 Ta을 3 nm을 형성하고, 제2 비자성층(270)으로는 Ru을 3 nm을 형성한다.
또한, 제1 다층막(260) 및 제2 다층막(280)을 제작시에, Pd층은 0.4 nm 내지 0.8 nm의 두께로 증착하도록 한다. Pd층은 제1 다층막(260) 및 제2 다층막(280)의 수직 자화를 유도하기 위해 증착된 것이다.
고정층(240)은 자유층(230)과 동일 재료는 CoFeB를 이용하여 형성하고, 3 nm 두께로 형성한다.
박막 공정을 이용하여, 터널 장벽층(135) 상에 형성되는 고정층(240), 제1 비자성층(250), 제1 다층막(260), 제2 비자성층(270), 제2 다층막(280) 및 캡핑층(290)은 터널 장벽층(135) 상의 일부 영역을 점유하는 구조이고, 중금속층(220)의 장축 방향의 장축 길이 대비 10% 내지 50%의 범위에 있도록 배치한다.
평가예1
실시예1에서 제작된 뉴런 스핀 소자를 펄스 전류를 이용하여 평가를 하였다.
중금속층(220)에 펄스 전류를 가하고, 펄스 전류가 누적되고, 누적된 펄스 전류가 임계치를 넘어서는 시점에서 파이어(310)가 발생했다. 이때, 뉴런 스핀 소자의 수직 방향으로 최대 전류값이 측정되고, 이어서 펄스 전류의 역펄스를 가하여 리셋(300)을 함으로써, 뉴런 스핀 소자의 수직 방향으로 최소 전류값이 측정되었다.
10: 사물 20: 뉴런
30: 뉴런 40: 시냅스
50: 시냅스 100: 고정층
110: 터널 장벽층 120: 자유층
210: 기판 220: 중금속층
230: 자유층 235: 터널 장벽층
240: 고정층 250: 제1 비자성층
260: 제1 다층막 270: 제2 비자성층
280: 제2 다층막 290: 캡핑층
300: 리셋(Reset) 310: 파이어(Fire)
320: 누적 진행3 330: 누적 진행2
340: 누적 진행1 350: 터널 장벽층
360: 고정층

Claims (17)

  1. 기판;
    상기 기판 상에 배치된 중금속층;
    상기 중금속층 상에 배치되고, 자구벽(Domain Wall)의 이동이 가능한 자유층;
    상기 자유층 상에 배치된 터널 장벽층;
    상기 터널 장벽층 상에 배치되고 자화 방향이 고정된 고정 도메인층; 및
    상기 고정 도메인층 상에 배치된 캡핑층을 포함하는 것을 특징으로 하는 스핀 뉴런 소자.
  2. 제1항에 있어서,
    상기 고정 도메인층은,
    상기 터널 장벽층 상에 배치된 고정층;
    상기 고정층 상에 배치된 제1 비자성층;
    상기 제1 비자성층 상에 배치된 제1 다층막;
    상기 제1 다층막 상에 배치된 제2 비자성층; 및
    상기 제2 비자성층 상에 배치된 제2 다층막을 포함하는 것을 특징으로 하는 스핀 뉴런 소자.
  3. 제2항에 있어서,
    상기 제1 비자성층 및 상기 제2 비자성층은 Ru, Ta, W 및 Cu 로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는 스핀 뉴런 소자.
  4. 제2항에 있어서,
    상기 제1 다층막과 상기 제2 다층막은 서로 반대 방향으로 스핀 방향이 고정되어 있는 것을 특징으로 하는 스핀 뉴런 소자.
  5. 제2항에 있어서,
    상기 제1 다층막 및 상기 제2 다층막은 Co와 Pd가 번갈아가며 적층된 구조이고, 상기 제1 다층막의 자화 세기가 상기 제2 다층막의 자화 세기보다 작은 것을 특징으로 하는 스핀 뉴런 소자.
  6. 제1항에 있어서,
    스핀 소스 기능의 상기 중금속층은 Ta, Hf, W, Nb 및 이의 합금으로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 스핀 뉴런 소자.
  7. 제1항에 있어서,
    상기 자유층은 스핀 궤도 전류에 의해 자구벽 이동이 가능하고, Co, Fe, Ni, Mn 및 이의 합금으로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는 스핀 뉴런 소자.
  8. 제7항에 있어서,
    상기 합금은 CoFeB, NiFe, CoPt, CoPd, FePt 및 FePd으로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는 스핀 뉴런 소자.
  9. 제1항에 있어서,
    상기 터널 장벽층은 MgOx 또는 AlOx인 것을 특징으로 하는 스핀 뉴런 소자.
  10. 제1항에 있어서,
    상기 캡핑층은 상기 제2 다층막의 안정적인 상태 유지를 위해 형성되고, 상기 캡핑층은 Ti, Ni, Fe, Cu, Al, Cr, Ta, Hf, W, Nb 및 이의 합금으로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 스핀 뉴런 소자.
  11. 제1항에 있어서,
    상기 기판 상에 배치된 상기 고정층의 영역은 상기 기판의 표면적 대비 5% 이상 내지 50% 이하의 범위인 것을 특징으로 하는 스핀 뉴런 소자.
  12. 기판, 상기 기판 상에 배치된 중금속층, 상기 중금속층 상에 배치되고, 자구벽(Domain Wall)의 이동이 가능한 자유층, 상기 자유층 상에 배치된 터널 장벽층, 상기 터널 장벽층 상에 배치된 고정 도메인층 및 상기 고정 도메인층 상에 배치된 캡핑층을 포함하는 스핀 뉴런 소자의 동작방법에 있어서,
    상기 중금속층에 장축 방향으로 펄스 전류를 가하는 단계;
    상기 펄스 전류로 인해 상기 자유층의 자구벽이 이동하는 단계;
    상기 자유층의 자구벽 이동으로 상기 스핀 뉴런 소자의 자기 저항값이 변화하는 단계; 및
    상기 펄스 전류의 위상을 반전하여 상기 스핀 뉴런 소자를 리셋하는 단계를 포함하는 스핀 뉴런 소자의 동작 방법.
  13. 제12항에 있어서,
    상기 자유층의 자구벽 이동으로 상기 스핀 뉴런 소자의 자기 저항값이 변화하는 단계에서는, 상기 뉴런 스핀 소자의 자기 저항값이 최소가 되는 단계를 더 포함하는 스핀 뉴런 소자의 동작 방법.
  14. 제13항에 있어서,
    단계적으로 가해지는 상기 펄스 전류로 인해 상기 자유층의 자구벽이 단계적으로 이동하고, 상기 뉴런 스핀 소자의 자기 저항값이 단계적으로 감소하는 것을 포함하는 스핀 뉴런 소자의 동작 방법.
  15. 제12항에 있어서,
    상기 펄스 전류의 위상 반전으로 인해 상기 스핀 뉴런 소자의 자기 저항값이 최대가 되는 상기 스핀 뉴런 소자의 리셋 단계를 더 포함하는 스핀 뉴런 소자의 동작 방법.
  16. 제12항에 있어서,
    상기 뉴런 스핀 소자의 자기 저항값은 상기 펄스 전류로 인해 다단계로 변화하는 것을 펄스 포함하는 스핀 뉴런 소자의 동작 방법.
  17. 제12항에 있어서,
    상기 고정층의 상기 기판 상의 점유하는 영역은 상기 기판의 표면적 대비 5% 이상 내지 50% 이하의 범위인 것을 포함하는 스핀 뉴런 소자의 동작 방법.
KR1020160139304A 2016-10-25 2016-10-25 스핀 뉴런 소자 및 이의 동작방법 KR20180045328A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160139304A KR20180045328A (ko) 2016-10-25 2016-10-25 스핀 뉴런 소자 및 이의 동작방법
CN201780064988.XA CN109952662B (zh) 2016-10-25 2017-10-25 自旋器件及其操作方法和制造方法
EP17863763.3A EP3534421B1 (en) 2016-10-25 2017-10-25 Spin device
US16/344,662 US10885960B2 (en) 2016-10-25 2017-10-25 Spin device, and operating method therefor and manufacturing method therefor
PCT/KR2017/011822 WO2018080159A1 (ko) 2016-10-25 2017-10-25 스핀 소자, 이의 동작방법 및 이의 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160139304A KR20180045328A (ko) 2016-10-25 2016-10-25 스핀 뉴런 소자 및 이의 동작방법

Publications (1)

Publication Number Publication Date
KR20180045328A true KR20180045328A (ko) 2018-05-04

Family

ID=62199725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160139304A KR20180045328A (ko) 2016-10-25 2016-10-25 스핀 뉴런 소자 및 이의 동작방법

Country Status (1)

Country Link
KR (1) KR20180045328A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128474B1 (ko) * 2019-04-26 2020-06-30 삼성전자주식회사 자발 분극 동작 원리를 이용한 뉴런 소자
CN112242484A (zh) * 2019-07-17 2021-01-19 财团法人工业技术研究院 磁性存储器结构
WO2023003213A1 (ko) * 2021-07-21 2023-01-26 한양대학교 산학협력단 자화 씨드층과 자화 자유층 접합 계면의 비대칭 구조를 이용하는 스핀 소자

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128474B1 (ko) * 2019-04-26 2020-06-30 삼성전자주식회사 자발 분극 동작 원리를 이용한 뉴런 소자
US11922298B2 (en) 2019-04-26 2024-03-05 Samsung Electronics Co., Ltd. Neuron device using spontaneous polarization switching principle
CN112242484A (zh) * 2019-07-17 2021-01-19 财团法人工业技术研究院 磁性存储器结构
WO2023003213A1 (ko) * 2021-07-21 2023-01-26 한양대학교 산학협력단 자화 씨드층과 자화 자유층 접합 계면의 비대칭 구조를 이용하는 스핀 소자
KR20230014359A (ko) * 2021-07-21 2023-01-30 한양대학교 산학협력단 자화 씨드층과 자화 자유층 접합 계면의 비대칭 구조를 이용하는 스핀 소자

Similar Documents

Publication Publication Date Title
US10388350B2 (en) Memory system, semiconductor storage device, and signal processing system
US10622550B2 (en) Magnetoresistance effect element including a recording layer with perpendicular anisotropy and a bias layer comprised of an antiferromagnetic material, magnetic memory device, manufacturing method, operation method, and integrated circuit
CN109952662B (zh) 自旋器件及其操作方法和制造方法
US10916480B2 (en) Magnetic wall utilization type analog memory device, magnetic wall utilization type analog memory, nonvolatile logic circuit, and magnetic neuro device
CN108780779B (zh) 交换偏置利用型磁化反转元件、交换偏置利用型磁阻效应元件、交换偏置利用型磁存储器、非易失性逻辑电路及磁神经元元件
CN108604573B (zh) 磁壁利用型模拟存储元件以及磁壁利用型模拟存储器
CN109690675B (zh) 一种可应用于磁电隧道结的新型字线脉冲写入方法
CN108604604B (zh) 磁壁利用型自旋mosfet以及磁壁利用型模拟存储器
CN108336222A (zh) 一种基于铁磁材料的忆阻器件
Bromberg et al. Experimental demonstration of four-terminal magnetic logic device with separate read-and write-paths
JP7168231B2 (ja) 磁気抵抗効果素子、回路装置及び回路ユニット
US11963464B2 (en) Exchange-coupled composites
JP2018182291A (ja) 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
KR20180045328A (ko) 스핀 뉴런 소자 및 이의 동작방법
KR20180045302A (ko) 스핀 궤도 토크를 이용하는 스핀 시냅스 소자 및 이의 동작방법
Locatelli et al. Use of magnetoresistive random-access memory as approximate memory for training neural networks
KR101898668B1 (ko) 시냅스 소자 및 그 구동 방법
CN112864314B (zh) 磁电阻器件以及改变其阻态的方法、突触学习模块
US7554836B2 (en) Data write in control circuit for toggle magnetic random access memory
US11871678B2 (en) Magnetic memory device and operation method thereof
KR102571115B1 (ko) 뉴로모픽 장치 및 이의 구동 방법
KR20230115375A (ko) 스핀트로닉스 기반 인공 시냅스 소자
US11726745B2 (en) Product-sum operation device, neuromorphic device, and method for using product-sum operation device
Jaiswal Exploiting Voltage Driven Switching of Ferromagnets for Novel Spin Based Devices and Circuits
CN115020582A (zh) 一种多阻型磁性器件及其制备方法和应用

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application