KR101898668B1 - 시냅스 소자 및 그 구동 방법 - Google Patents

시냅스 소자 및 그 구동 방법 Download PDF

Info

Publication number
KR101898668B1
KR101898668B1 KR1020160113241A KR20160113241A KR101898668B1 KR 101898668 B1 KR101898668 B1 KR 101898668B1 KR 1020160113241 A KR1020160113241 A KR 1020160113241A KR 20160113241 A KR20160113241 A KR 20160113241A KR 101898668 B1 KR101898668 B1 KR 101898668B1
Authority
KR
South Korea
Prior art keywords
magnetization
channel
layer
data
unit
Prior art date
Application number
KR1020160113241A
Other languages
English (en)
Other versions
KR20180026195A (ko
Inventor
박재근
이두영
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020160113241A priority Critical patent/KR101898668B1/ko
Priority to US16/330,084 priority patent/US11093824B2/en
Priority to PCT/KR2017/009617 priority patent/WO2018044127A1/ko
Publication of KR20180026195A publication Critical patent/KR20180026195A/ko
Application granted granted Critical
Publication of KR101898668B1 publication Critical patent/KR101898668B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/08—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • H01L43/02—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 복수의 데이터가 누적 및 감소됨에 따라 자화 방향이 변경되는 채널부와, 상기 채널부 상에 형성되어 입력되는 복수의 데이터에 따라 상기 채널부의 자화 방향이 변경되도록 하는 제 1 및 제 2 자화 조절부와, 상기 제 1 및 제 2 자화 조절부 사이의 상기 채널부 상에 형성되며 상기 채널부의 데이터가 출력되도록 하는 제어부를 포함하는 시냅스 소자 및 그 구동 방법을 제시한다.

Description

시냅스 소자 및 그 구동 방법{Synapse device and method of operating the same}
본 발명은 뉴로모픽 시스템(Neuromorphic System)에 관한 것으로, 특히 데이터를 누적(potentiation) 및 감소(depression)하는 시냅스 소자(Synapse device) 및 그 구동 방법에 관한 것이다.
최근 폰 노이만 아키텍처 기반의 집적회로에서 전력 소모가 크게 증가하고 발열 문제가 심각해지면서 동물의 신경계를 모방하려고 많이 시도되고 있다. 특히, 동물의 신경계를 모방한 기술에서는 전력 소모를 크게 줄이면서, 인지 기능이 가능하고 학습이 가능함으로써 인식 기능과 판단 기능을 개선할 수 있게 되었다. 이에 따라 기존의 폰 노이만 방식의 집적회로의 기능을 대체하거나 크게 개선할 수 있으므로 이에 대한 관심 및 연구가 증가되고 있다.
신경 세포의 원리를 이용하여 뉴로모픽 시스템(Neuromorphic System)을 구현할 수 있다. 뉴모로픽 시스템은 인간의 뇌를 구성하는 뉴런을 복수의 소자를 이용하여 구현함으로써 뇌가 데이터를 처리하는 것을 모방한 시스템을 말한다. 따라서, 뉴런 소자를 포함하는 뉴로모픽 시스템을 이용함으로써 뇌와 유사한 방식으로 데이터를 처리하고 학습할 수 있다. 즉, 뉴런 소자는 뉴런 소자의 시냅스를 통하여 다른 뉴런 소자와 연결되고, 시냅스를 통하여 다른 뉴런 소자로부터 데이터를 수신할 수 있다. 이때, 뉴런 소자는 수신된 데이터를 저장 및 통합하고 임계값(Vt) 이상일 경우 이를 발화하여 출력한다. 즉, 뉴런 소자는 데이터의 축적 및 발화(integrate and fire) 기능을 한다. 또한, 시냅스 소자는 입력되는 데이터를 누적(potentiation)하거나 감소(depression)시켜 뉴런 소자에 전달한다. 즉, 시냅스 소자는 입력값에 따라 선별적으로 출력한다.
한편, 기존의 Flash, SRAM, DRAM 등 여러 가지 메모리 기반 소자들이 시냅스 소자로 이용 가능하지만, 보다 저전력 및 고집적의 시냅스 소자를 구현하기 위해 PCM(phase change memory), FeRAM(Ferroelectric Random Access Memory) 및 ReRAM(Resistance Random Access Memory) 등의 여러 종류의 시냅스 소자들이 연구되고 있다. 그러나, MRAM 기반의 시냅스 소자는 이론적 계산을 통해 메커니즘을 보고하였을 뿐 그 구조나 구동 방법이 제시되지는 않았다.
한국특허공개 제2016-0019682호 한국특허공개 제2016-0056779호 한국특허공개 제2016-0061966호
Kaushik Roy et al. Energy-Efficient Non-Boolean Computing With Spin Neurons and Resistive Memory. 2014. 01, IEEE TRANSACTIONS ON NANOTECHNOLOGY, VOL. 13, NO. 1, pp. 23-34
본 발명은 전력 소모를 줄일 수 있고 정밀도를 향상시킬 수 있는 시냅스 소자 및 그 구동 방법을 제공한다.
본 발명은 자기터널접합 기반의 시냅스 소자 및 그 구동 방법을 제공한다.
본 발명의 일 양태에 따른 시냅스 소자는 복수의 데이터가 누적 및 감소됨에 따라 자화 방향이 변경되는 채널부; 상기 채널부 상에 형성되어 입력되는 복수의 데이터에 따라 상기 채널부의 자화 방향이 변경되도록 하는 제 1 및 제 2 자화 조절부; 및 상기 제 1 및 제 2 자화 조절부 사이의 상기 채널부 상에 형성되며 상기 채널부의 데이터가 출력되도록 하는 제어부를 포함한다.
상기 채널부는 기판과, 상기 기판 상에 형성되며 자성층을 구비하는 채널층을 포함한다.
상기 채널부는 상기 기판과 상기 채널층 사이에 형성된 버퍼층 및 시드층과, 상기 채널층 상에 형성된 분리층을 더 포함한다.
상기 채널층은 상기 복수의 데이터가 입력되는 방향 또는 레벨에 따라 상기 자화 방향이 제 1 방향과 이와 반대인 제 2 방향으로 변경된다.
상기 제 1 및 제 2 자화 조절부는 서로 다른 자화 방향을 갖는다.
상기 제 1 및 제 2 자화 조절부는 각각 상기 채널부 상에 제 1 자성층, 비자성층 및 제 2 자성층의 적층 구조로 형성되며, 상기 제 1 및 제 2 자성층의 두께가 서로 다르다.
상기 제 1 및 제 2 자화 조절부를 통해 상기 채널부의 데이터가 입출력된다.
상기 제 1 자화 조절부는 누적되는 데이터에 따라 상기 채널부의 자화 방향을 제 1 방향으로 변경시키고, 상기 제 2 자화 조절부는 감소되는 데이터에 따라 상기 채널부의 자화 방향을 상기 제 1 방향과 반대인 제 2 방향으로 변경시킨다.
상기 제어부와 중첩되는 영역의 상기 채널부에 상기 데이터가 누적 및 감소된다.
상기 제어부는 자유층, 터널링 배리어 및 고정층이 적층된 자기터널접합과, 상기 자기터널접합 상에 형성된 캐핑층과, 상기 캐핑층 상에 형성되며 상기 고정층의 자화 방향을 고정하는 합성 교환 반자성층을 포함한다.
상기 제어부는 상기 고정층의 자화 방향이 고정되고, 상기 자유층의 자화 방향은 상기 채널층과 커플링되어 상기 채널층의 자화 방향에 따라 변경된다.
상기 채널부의 자화에 의해 상기 자유층의 적어도 일부와 상기 고정층의 자화 방향이 동일해지는 상태에서 상기 채널부의 데이터를 출력한다.
상기 제어부의 폭, 상기 데이터를 입력하기 위해 인가되는 펄스 폭 및 높이 중 적어도 어느 하나에 따라 자화 방향의 변경 폭이 조절된다.
상기 제어부는 상기 제 1 및 제 2 자화 조절부 사이의 상기 채널부 길이의 6/10 내지 8/10의 폭을 갖는다.
본 발명의 다른 양태에 따른 스냅스 소자는 복수의 데이터가 입력되어 누적 및 감소됨에 따라 도메인월이 이동하는 채널부; 입력되는 복수의 데이터에 따라 상기 채널부의 상기 도메인월이 제 1 방향으로 이동되도록 하는 제 1 자화 조절부; 상기 제 1 자화 조절부와 서로 다른 자화 방향을 가지며, 입력되는 복수의 데이터에 따라 상기 채널부의 상기 도메인월이 상기 제 1 방향과 반대인 제 2 방향으로 이동하도록 하는 제 2 자화 조절부; 및 적어도 일부가 상기 채널부와 커플링되어 자화 방향이 변경되며, 상기 채널부의 데이터를 출력하는 제어부를 포함한다.
상기 채널부, 상기 제 1 및 제 2 자화 조절부 및 상기 제어부는 각각 적어도 일부가 자성 물질을 포함한다.
상기 채널부는 데이터의 입력 방향 또는 레벨에 따라 상기 도메인월의 이동 방향이 변경된다.
상기 제어부의 폭, 상기 데이터를 입력하기 위해 인가되는 펄스 폭 및 높이 중 적어도 어느 하나에 따라 상기 도메인월의 이동 거리가 조절된다.
본 발명의 또다른 양태에 따른 스냅스 소자의 구동 방법은 제어부의 자유층과 고정층의 자화 방향이 반대가 되도록 채널부의 자화 방향을 설정하는 과정; 복수의 제 1 데이터를 순차적으로 입력하여 상기 채널부의 자화 방향을 제 1 방향으로 순차적으로 변경시키는 과정; 복수의 제 2 데이터를 순차적으로 입력하여 상기 채널부의 자화 방향을 상기 제 1 방향과 반대인 제 2 방향으로 순차적으로 변경시키는 과정; 및 상기 제어부의 제어 신호에 따라 상기 채널부에 저장된 데이터를 출력하는 과정을 포함한다.
상기 제어부의 폭, 그리고 데이터를 입력하기 위해 인가되는 펄스 폭 및 높이 중 적어도 어느 하나에 따라 상기 채널부의 자화 방향의 변경 폭이 조절된다.
상기 제 1 및 제 2 데이터는 동일 방향으로 입력되는 서로 다른 전위의 데이터이거나, 서로 다른 방향으로 입력되는 동일 전위의 데이터이다.
본 발명의 일 실시 예에 따른 시냅스 소자는 MRAM 기반으로 구현될 수 있다. 즉, 자성 물질로 이루어진 적층 구조와 자기터널접합 구조를 이용하여 자화 방향의 변경과 그에 따른 도메인월 이동에 의해 데이터를 누적 및 감소시키는 시냅스 소자를 제작할 수 있다. 따라서, 본 발명의 시냅스 소자는 기존에 비해 에너지 절감 및 고직접화가 가능하다. 또한, 본 발명의 시냅스 소자를 이용하여 뉴모로픽 시스템을 구현함으로서 데이터를 처리하기 전에 학습하며 논리적인 사고를 할 수 있는 인공지능 발전에 이바지할 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 시냅스 소자의 단면도.
도 2는 본 발명의 일 실시 예에 따른 시냅스 소자의 단면 개략도.
도 3 및 도 4는 본 발명의 일 실시 예에 따른 시냅스 소자의 제 1 및 제 2 자화 조절부의 자화 특성을 도시한 그래프.
도 5는 본 발명의 일 실시 예에 따른 시냅스 소자의 제어부의 자화 특성을 도시한 그래프.
도 6 내지 도 20은 본 발명의 일 실시 예에 따른 시냅스 소자의 구동 방법을 설명하기 위한 개략도.
도 21은 본 발명의 일 실시 예에 따른 시냅스 소자의 구동에 따른 입력 및 출력 파형도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 일 실시 예에 따른 시냅스 소자의 단면도이고, 도 2는 개략 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 시냅스 소자는 입력되는 데이터에 따라 자화 방향이 변경되며 복수의 데이터를 저장하는 채널부(100)와, 채널부(100)의 양단 상에 형성되며 채널부(100)에 데이터를 입출력하는 제 1 및 제 2 자화 조절부(200, 300)와, 제 1 및 제 2 자화 조절부(200, 300) 사이의 채널부(100) 상에 형성되며 채널부(100)에 저장된 데이터를 선별적으로 출력되도록 하는 제어부(400)를 포함할 수 있다.
채널부(100)는 제 1 및 제 2 자화 조절부(200, 300)의 어느 하나에 의해 초기 자화 방향이 고정될 수 있고, 제 1 및 제 2 자화 조절부(200, 300)를 통해 입력되는 데이터에 따라 자화 방향이 변경될 수 있다. 예를 들어, 채널부(100)의 자화 방향은 초기 상태에서 제 2 자화 조절부(300)의 자화 방향에 따라 상측을 향할 수 있고, 제 1 자화 조절부(200)를 통해 입력되는 복수의 데이터에 의해 자화 방향이 순차적으로 하측으로 변경될 수 있으며, 제 2 자화 조절부(300)를 통해 입력되는 복수의 데이터에 의해 자화 방향이 순차적으로 상측으로 변경될 수 있다. 따라서, 채널부(100)는 자화 방향이 제 1 자화 조절부(200)의 자화 방향을 따라 하측으로 이동될수록 데이터가 누적(potentiation)되고, 자화 방향이 제 2 자화 조절부(300)의 자화 방향을 따라 상측으로 이동될수록 데이터가 감소(depression)된다. 이때, 도메인월(domain wall)은 데이터가 누적될수록 제 2 자화 조절부(300) 방향으로 이동하고 데이터가 감소될수록 제 1 자화 조절부(200) 방향으로 이동한다. 여기서, 도메인월은 서로 다른 방향의 자화 사이의 경계로서, 데이터의 누적에 따라 일 방향으로 이동하고 데이터의 감소에 따라 타 방향으로 이동할 수 있다. 따라서, 자화 방향이 이동하고 그에 따라 도메인월이 이동함으로써 데이터가 누적 및 감소될 수 있다.
제 1 및 제 2 자화 조절부(200, 300)는 서로 다른 방향의 자화를 가지며, 초기 상태에서 채널부(100)의 자화 방향을 일 방향으로 고정시킨다. 또한, 제 1 및 제 2 자화 조절부(200, 300)는 어느 하나를 통해 채널부(100)로 데이터를 입력하여 누적하고, 다른 하나를 통해 채널부(100)의 데이터를 감소시킨다. 예를 들어, 제 1 자화 조절부(200)를 통해 입력되는 복수의 데이터에 의해 채널부(100)의 데이터가 누적되도록 하고, 제 2 자화 조절부(300)를 통해 입력되는 복수의 데이터에 의해 채널부(100)의 데이터가 감소되도록 한다.
제어부(400)는 데이터의 누적 및 감소에 따라 자화 방향이 변경된 채널부(100)의 데이터를 출력한다. 즉, 제어부(400)는 데이터의 누적 및 감소에 따라 자화 방향이 변경되는 채널부(100)의 도메인월 위치에 따라 그에 상응하는 전류를 출력한다. 또한, 제어부(400)는 채널부(100)와 중첩되는 영역의 적어도 일부가 채널부(100)와 커플링되어 자화 방향이 변경될 수 있고, 채널부(100)의 자화 방향이 변경된 폭에 따라 누적 또는 감소된 데이터를 출력한다. 이때, 제어부(400)는 채널부(100)와 중첩되는 길이에 따라 데이터의 누적량이 조절될 수 있다. 이를 위해 제어부(400)는 제 1 및 제 2 자화 조절부(200, 300)와 이격되면서 최대한 길게 형성되는 것이 바람직하다. 예를 들어, 제어부(400)는 채널부(100)의 채널 길이의 약 6/10 내지 8/10의 길이로 형성될 수 있다.
따라서, 본 발명에 따른 시냅스 소자는 채널부(100)가 데이터를 누적 및 감소시켜 저장하는 기능을 하고, 제어부(400)가 이를 출력하는 기능을 함으로써 기본적인 시냅스 구동이 가능하게 된다.
1. 채널부
채널부(100)는 제 1 및 제 2 자화 조절부(200, 300)에 의해 자화 방향이 고정되고, 제 1 및 제 2 자화 조절부(200, 300)를 통해 입력되는 데이터를 저장한다. 즉, 채널부(100)는 제 1 및 제 2 자화 조절부(200, 300)의 어느 하나에 의해 초기 자화 방향이 고정되고, 제 1 및 제 2 자화 조절부(200, 300)를 통해 입력되는 데이터에 따라 자화 방향이 변경될 수 있다. 예를 들어, 채널부(100)는 제 2 자화 조절부(300)의 자화 방향에 따라 자화 방향이 상측을 향할 수 있고, 제 1 자화 조절부(200)를 통해 입력되는 복수의 데이터에 의해 자화 방향이 순차적으로 하측으로 변경될 수 있고, 제 2 자화 조절부(300)를 통해 입력되는 복수의 데이터에 의해 자화 방향이 순차적으로 상측으로 변경될 수 있다. 즉, 채널부(100)는 제 1 자화 조절부(200)를 통해 복수의 양(+)의 펄스가 인가되면 자화 방향이 하측 방향으로 순차적으로 변경되고, 다시 제 1 자화 조절부(200)를 통해 복수의 음(-)의 펄스가 인가되면 하측 방향으로 변경되었던 자화 방향이 다시 상측 방향으로 순차적으로 변경될 수 있다. 따라서, 채널부(100)는 자화 방향이 제 1 자화 조절부(200)의 자화 방향을 따라 하측으로 이동될수록 데이터가 누적되고, 자화 방향이 제 2 자화 조절부(300)의 자화 방향을 따라 상측으로 이동될수록 데이터가 감소된다. 이때, 도메인월(domain wall)은 양(+)의 펄스가 인가되면 제 2 자화 조절부(300) 방향으로 이동하고 음(-)의 펄스가 인가되면 제 1 자화 조절부(200) 방향으로 이동한다. 그에 따라, 도메인월이 이동함으로써 데이터가 누적(potentiation) 및 감소(depression)될 수 있다. 여기서, 도메인월(domain wall)은 서로 다른 방향의 자화 사이의 경계로서, 데이터의 누적에 따라 일 방향으로 이동하고 데이터의 감소에 따라 타 방향으로 이동할 수 있다.
이러한 채널부(100)는 기판(110) 상에 형성되며 입력되는 데이터에 따라 자화 방향이 변경되는 채널층(140)을 포함할 수 있다. 또한, 기판(110)과 채널층(140) 사이에 형성된 버퍼층(120) 및 시드층(130)과, 채널층(140) 상에 형성된 분리층(150)을 더 포함할 수 있다.
기판(110)은 반도체 기판을 이용할 수 있다. 예를 들어, 기판(110)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 실리콘 산화막 기판 등을 이용할 수 있는데, 본 실시 예에서는 실리콘 기판을 이용한다. 이러한 기판(110) 상에는 절연층이 형성될 수 있다. 절연층은 비정질 구조의 실리콘 산화막(SiO2) 등을 이용하여 형성할 수 있다. 즉, 기판(110)은 실리콘 산화막 등의 절연층이 형성된 반도체 기판을 이용할 수 있다.
버퍼층(120) 및 시드층(130)은 채널층(140)의 수직 자화를 형성하기 위해 채널층(140) 하부에 형성될 수 있다. 즉, 입력되는 데이터에 따라 자화 방향이 명확하게 변경되는 것이 바람직하고, 이를 위해 채널층(140)이 수직 자화를 갖도록 하기 위해 버퍼층(120) 및 시드층(130)을 형성할 수 있다. 버퍼층(120)은 탄탈륨(Ta)을 이용하여 형성할 수 있으며, 예를 들어 2㎚∼10㎚의 두께로 형성할 수 있다. 시드층(130)은 다결정 물질로 형성할 수 있는데, 예를 들어 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3), 실리콘 산화물(SiO2), 탄탈륨산화물(Ta2O5), 실리콘 질화물(SiNx) 또는 알루미늄 질화물(AlNx) 등으로 형성될 수 있다. 바람직하게, 시드층(130)은 마그네슘 산화물로 형성할 수 있으며, 예를 들어 1㎚∼1.5㎚의 두께로 형성할 수 있다. 이렇게 시드층(130)을 형성함으로써 그 상부에 형성되는 채널층(140)의 결정성을 향상시킬 수 있다. 또한, 제 1 및 제 2 자화 조절부(200, 300)와 제어부(400)의 결정성을 향상시킬 수 있다. 즉, 시드층(130)이 다결정의 물질로 형성되면, 그 상부에 형성되는 비정질의 채널부(140) 및 적층 구조들(200, 300, 400)이 시드층(130)의 결정 방향을 따라 성장하게 된다.
채널층(140)은 제 1 및 제 2 자화 조절부(200, 300)의 적어도 어느 하나로 입력되는 데이터에 따라 자화 방향이 변경되고, 그에 따라 도메인월이 이동되도록 한다. 즉, 채널층(140)은 자화가 한 방향으로 고정되지 않고 일 방향에서 이와 대향되는 타 방향으로 변경될 수 있다. 다시 말하면, 채널층(140)은 자화 방향이 기판(110) 방향(즉, 하측 방향)에서 적층체 방향(즉, 상측 방향)으로 변화될 수 있고, 이와 반대로 적층체 방향에서 기판(110) 방향으로 변화될 수 있다. 따라서, 채널층(140)은 제 1 및 제 2 자화 조절부(200, 300)의 적어도 어느 하나를 통해 반복적으로 데이터가 입력되면, 자화 방향이 순차적으로 변경되면서 도메인월이 이동하게 되고, 이러한 과정을 통해 복수의 데이터가 저장된다. 예를 들어, 채널층(140)은 초기 상태, 즉 리셋(reset) 상태에서 하측 방향으로 자화되고, 제 1 자화 조절부(200)를 통해 입력되는 데이터에 따라 제 1 자화 조절부(200)로부터 제어부(400) 방향으로 소정 폭으로 자화 방향이 변경되고, 이에 따라 도메인월이 제어부(400) 방향으로 이동하게 된다. 이러한 채널층(140)은 강자성체 물질로 형성될 수 있다. 예를 들어, 채널층(140)은 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속(ferromagnetic metal)과 비자성 금속(nonmagnetic matal)이 교대로 적층된 다층 박막, L10형 결정 구조를 갖는 합금 또는 코발트계 합금 등의 강자성체 물질을 이용하여 형성할 수 있다. 풀-호이슬러 반금속 계열의 합금으로는 CoFeAl, CoFeAlSi 등이 있고, 비정질계 희토류 원소 합금으로는 TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCo 등의 합금이 있다. 또한, 비자성 금속과 자성 금속이 교대로 적층된 다층 박막으로는 Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu, CoFeAl/Pd, CoFeAl/Pt, CoFeB/Pd, CoFeB/Pt 등이 있다. 그리고, L10형 결정 구조를 갖는 합금으로는 Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50 등이 있다. 또한, 코발트계 합금으로는 CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB 등이 있다. 이러한 물질들 중에서 CoFeB 단일층은 CoFeB와 Co/Pt 또는 Co/Pd의 다층 구조에 비해 두껍게 형성할 수 있고, Pt 또는 Pd 등과 같은 금속보다 식각이 용이하므로 Pt 또는 Pd 등이 함유된 다층 구조에 비해 제조 공정이 용이하다. 따라서, 본 발명의 실시 예는 CoFeB 단일층을 이용하여 채널층(140)을 형성하며, CoFeB는 비정질로 형성된 후 열처리에 의해 BCC(100)으로 텍스처링(texturing)될 수 있다.
분리층(150)은 채널층(140) 상에 형성되어 채널부(100)와 제 1 및 제 2 자화 조절부(200, 300)를 자기적으로 상호 분리시킨다. 즉, 분리층(150)이 형성됨으로써 제 1 및 제 2 자화 조절부(200, 300)와 채널층(140)의 자화는 서로 독립적으로 발생된다. 또한, 분리층(150)은 채널부(100)과 제어부(400)의 적어도 일부를 커플링시킬 수 있다. 즉, 제어부(400)는 자기터널접합(magnetic tunnel junction; MTJ)으로 형성될 수 있는데, 분리층(150)이 형성됨으로써 자기터널접합의 자유층과 채널층(140)의 커플링시켜 자유층의 자화 방향을 조절할 수 있다. 이러한 분리층(150)은 제 1 및 제 2 자화 조절부(200, 300)와 제어부(400)가 결정 성장할 수 있도록 하는 물질로 형성될 수 있다. 즉, 분리층(150)은 제 1 및 제 2 자화 조절부(200, 300)와 제어부(400)가 원하는 결정 방향으로 성장할 수 있도록 한다. 예를 들어, 분리층(150)은 면심 입방 격자(Face Centered Cubic: FCC)의 (111) 방향 또는 육방 밀집 구조(Hexagonal Close-Packed Structure: HCP)의 (001) 방향으로 결정의 성장을 용이하게 하는 금속으로 형성될 수 있다. 이러한 분리층(150)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 코발트(Co), 알루미늄(Al) 및 텅스텐(W)으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금을 포함할 수 있다. 예를 들어, 분리층(150)은 탄탈륨(Ta) 및 텅스텐(W)의 적어도 어느 하나로 형성할 수 있다. 즉, 분리층(150)은 탄탈륨(Ta) 또는 텅스텐(W)으로 형성될 수도 있으며, Ta/W의 적층 구조로 형성할 수도 있다. 본 발명의 실시 예는 분리층(150)이 탄탈륨으로 형성된다. 한편, 분리층(150)은 0.3㎚∼0.6㎚의 두께로 형성할 수 있는데, Ta를 이용하는 경우 0.4㎚∼0.6㎚의 두께로 형성할 수 있고, W을 이용하는 경우 0.35㎚∼0.55㎚의 두께로 형성할 수 있다.
2. 제 1 및 제 2 자화 조절부
제 1 및 제 2 자화 조절부(200, 300)은 채널부(100)의 양단에 서로 이격되도록 형성된다. 제 1 및 제 2 자화 조절부(200, 300)는 서로 반대 방향의 자화를 갖도록 형성된다. 예를 들어, 제 1 자화 조절부(200)는 하측 방향(즉, 기판(110) 방향)의 자화를 가지며, 제 2 자화 조절부(200)는 상측 방향의 자화를 가진다. 또한, 제 1 및 제 2 자화 조절부(200, 300)는 초기 상태에서 채널부(100)의 자화 방향을 일 방향으로 고정시킨다. 예를 들어, 초기 상태에서 채널부(100)의 자화 방향이 제 2 자화 조절부(300)의 자화 방향을 따라 하측으로 고정될 수 있다. 또한, 제 1 및 제 2 자화 조절부(200, 300)는 어느 하나를 통해 채널부(100)로 데이터를 입력하여 누적하고, 다른 하나를 통해 채널부(100)의 데이터를 감소시킨다. 예를 들어, 제 1 자화 조절부(200)를 통해 입력되는 복수의 데이터에 의해 채널부(100)의 데이터가 누적되도록 하고, 제 2 자화 조절부(300)를 통해 입력되는 복수의 데이터에 의해 채널부(100)의 데이터가 감소되도록 한다. 즉, 제 1 자화 조절부(200)를 통해 양(+)의 펄스가 인가되면 채널부(100)의 자화 방향이 제 1 자화 조절부(200)의 자화 방향을 따라 하측으로 변경되어 데이터가 누적되며, 제 1 자화 조절부(200)를 통해 음(-)의 펄스가 인가되면 채널부(100)의 자화 방향이 제 2 자화 조절부(300)의 자화 방향을 따라 상측으로 변경되어 데이터가 감소될 수 있다. 이때, 양(+)의 펄스는 제 1 자화 조절부(200)에 소정의 폭 및 전압을 갖는 양(+)의 전위가 인가되고 제 2 자화 조절부(300)가 접지된 상태이고, 음(-)의 펄스는 제 1 자화 조절부(200)에 소정의 폭 및 전압을 갖는 음(-)의 전위가 인가되고 제 2 자화 조절부(300)가 접지된 상태일 수 있다. 물론, 양(+)의 펄스는 제 1 자화 조절부(200)가 접지되고 제 2 자화 조절부(300)에 소정의 폭 및 전압을 갖는 음(-)의 전위가 인가되고, 음(-)의 펄스는 제 1 자화 조절부(200)가 접지되고 제 2 자화 조절부(300)에 소정의 폭 및 전압을 갖는 (+)의 전위가 인가된 상태일 수 있다. 한편, 제 1 및 제 2 자화 조절부(200. 300)는 예를 들어 5㎚ 이하의 폭으로 형성될 수 있다.
이러한 제 1 및 제 2 자화 조절부(200, 300)은 동일 구조로 형성될 수 있다. 예를 들어, 제 1 자화 조절부(200)는 제 1 자성층(210), 제 1 비자성층(220) 및 제 2 자성층(230)과 제 1 전극(240)의 적층 구조를 가질 수 있고, 제 2 자화 조절부(200)는 제 3 자성층(310), 제 2 비자성층(320) 및 제 4 자성층(330)과 제 2 전극(340)의 적층 구조를 가질 수 있다. 여기서, 제 1 및 제 2 자성층(210, 230)은 제 1 비자성층(220)을 매개로 반강자성적으로 결합되고, 제 3 및 제 4 자성층(310, 330)은 제 2 비자성층(320)을 매개로 반강자성적으로 결합된다. 또한, 제 1 및 제 2 자성층(210, 230)의 자화 방향은 반평행하게 배열되고, 제 3 및 제 4 자성층(310, 330)의 자화 방향 또는 반평행하게 배열된다. 예를 들어, 제 1 자성층(210)은 하측 방향(즉, 기판(110) 방향)으로 자회되고, 제 2 자성층(230)은 상측 방향(즉, 제 1 전극(240) 방향)으로 자화될 수 있다. 이에 비해, 제 3 자성층(310)은 상측 방향(즉, 제 2 전극(340) 방향)으로 자화되고, 제 4 자성층(330)은 하측 방향(즉, 기판(110) 방향)으로 자화될 수 있다. 따라서, 제 1 자화 조절부(200)는 채널부(100)의 자화 방향을 하측 방향으로 고정 또는 변경시킬 수 있으며, 제 2 자화 조절부(300)는 채널부(100)의 자화 방향을 상측 방향으로 고정 또는 변경시킬 수 있다.
제 1 및 제 2 자성층(210, 230)과 제 3 및 제 4 자성층(310, 330)은 각각 자성 금속과 비자성 금속이 교대로 적층된 구조로 형성될 수 있다. 자성 금속으로 철(Fe), 코발트(Co) 및 니켈(Ni) 등으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있고, 비자성 금속으로 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 레늄(Re), 금(Au) 및 구리(Cu)로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있다. 예를 들어, 제 1 및 제 2 자성층(210, 230)과 제 3 및 제 4 자성층(310, 330)은 각각 [Co/Pd]n, [Co/Pt]n 또는 [CoFe/Pt]n (여기서, n은 1 이상의 정수)로 형성될 수 있다. 바람직하게 제 1 및 제 2 자성층(210, 230)과 제 3 및 제 4 자성층(310, 330)은 [Co/Pt]n으로 형성될 수 있으며, 자화 방향이 수직으로 되어있어 제 1 및 제 3 자성층(210, 310)과 채널층(140)이 분리층(150)을 통해 커플링되어 채널층(140)이 제 1 및 제 2 자화 조절부(200, 300)와 동일한 자화 방향을 갖는다. 한편, 제 1 및 제 2 자화 조절부(200, 300)는 [Co/Pt]n의 반복 횟수와 증착 순서를 변경하여 제 1 및 제 2 자화 조절부(200, 300)의 자화 방향이 서로 반대되도록 하여 채널부(100) 내의 자화 방향을 변경할 수 있다. 예를 들어, 제 1 자성층(210)의 [Co/Pt]n 반복 횟수를 제 3 자성층(310)보다 적게하고, 제 2 자성층(230)의 [Co/Pt]n 반복 횟수를 제 4 자성층(330)보다 많게 하여 자화 방향이 서로 반대가 되도록 할 수 있다. 즉, 제 1 자성층(210)의 [Co/Pt]n 반복 횟수를 제 2 자성층(230)보다 적게하고, 제 3 자성층(310)의 [Co/Pt]n 반복 횟수를 제 4 자성층(330)보다 많게 하여 이들 자성층들의 자화 방향을 서로 다르게 할 수 있다. 예를 들어, 제 1 자성층(210)을 [Co/Pt]3으로 형성하고 제 2 자성층(230)을 [Co/Pt]6으로 형성하여 제 1 자성층(210)이 하측 방향의 자화를 갖고 제 2 자성층(230)이 상측 방향의 자화를 가질 수 있다. 또한, 제 3 자성층(310)을 [Co/Pt]6으로 형성하고 제 4 자성층(330)을 [Co/Pt]3으로 형성하여 제 3 자성층(310)이 상측 방향의 자화를 갖고 제 4 자성층(330)이 하측 방향의 자화를 가질 수 있다. 따라서, 제 1 자화 조절부(200)가 하측 방향의 자화를 갖고 제 2 자화 조절부(300)가 상측 방향의 자화를 가질 수 있다.
제 1 비자성층(220)은 제 1 자성층(210)과 제 2 자성층(230)의 사이에 형성되며, 제 2 비자성층(320)은 제 3 자성층(310)과 제 4 자성층(330) 사이에 형성된다. 이러한 제 1 및 제 2 비자성층(220, 320)은 각각 제 1 및 제 2 자성층(210, 230)과 제 3 및 제 4 자성층(310, 330)이 반자성 결합을 할 수 있도록 하는 비자성 물질로 형성된다. 예를 들어, 제 1 및 제 2 비자성층(220, 320)은 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 레늄(Re) 및 크롬(Cr)으로 이루어진 군으로부터 선택된 단독 또는 이들의 합금으로 형성될 수 있다.
한편, 제 1 및 제 2 전극(240, 340)은 제 2 및 제 4 자성층(230, 330) 상에 각각 형성된다. 이러한 제 1 및 제 2 전극(240, 340)은 외부와의 데이터 입출력을 위해 외부와 연결될 수 있다. 즉, 제 1 및 제 2 전극(240, 340)을 통해 전자가 주입되거나 출력될 수 있다. 이러한 제 1 및 제 2 전극(240, 340)은 도전 물질을 이용하여 형성할 수 있는데, 금속, 금속 산화물, 금속 질화물 등으로 형성될 수 있다. 예를 들어, 제 1 및 제 2 전극(240, 340)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg) 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금으로 형성될 수 있다.
3. 제어부
제어부(400)는 제 1 및 제 2 자화 조절부(200, 300) 사이의 채널부(100) 상에 형성된다. 제어부(400)는 채널부(100)의 길이 방향으로 제 1 및 제 2 자화 조절부(200, 300)의 폭보다 큰 폭으로 형성될 수 있다. 이러한 제어부(400)는 데이터의 누적 및 감소에 따라 자화 방향이 변경된 채널부(100)의 데이터를 출력한다. 즉, 제어부(400)는 데이터의 누적 및 감소에 따라 자화 방향이 변경되는 채널부(100)의 도메인월 위치에 따라 그에 상응하는 전류를 출력한다. 또한, 제어부(400)는 채널부(100)와 중첩되는 영역의 적어도 일부가 채널부(100)와 커플링되어 자화 방향이 변경될 수 있고, 채널부(100)의 자화 방향이 변경된 폭에 따라 누적 또는 감소된 데이터를 출력한다. 이때, 제어부(400)는 채널부(100)와 중첩되는 길이에 따라 데이터의 누적량이 조절될 수 있다. 이를 위해 제어부(400)는 제 1 및 제 2 자화 조절부(200, 300)와 이격되면서 최대한 길게 형성되는 것이 바람직하다. 도 2에 도시된 바와 같이 제 1 및 제 2 자화 조절부(200) 사이의 채널부(100)의 길이, 즉 채널 길이를 L이라 하고, 제 1 자화 조절부(200)와 제어부(400) 사이의 거리를 a, 제어부(400)와 제 2 자화 조절부(300) 사이의 거리를 b, 제어부(400)의 폭을 w라 할 때 L=a+b+w일 수 있고, 제어부(400)의 폭(w)에 의해 데이터의 누적량이 조절될 수 있다. 즉, 채널부(100)의 데이터 누적량은 제어부(400)의 폭(w)에 비례한다. 따라서, 누적량을 증가시키기 위해 제어부(400)의 폭(w)을 증가시킬 수 있고, 누적량을 감소시키기 위해 제어부(400)의 폭(w)을 감소시킬 수 있다. 예를 들어, 제어부(400)는 채널부(100)의 길이(L)의 약 6/10 내지 8/10의 길이로 형성될 수 있다. 물론, 제어부(400)의 폭을 동일하게 하고 펄스의 폭 및 높이를 조절하여 채널부(100)의 데이터 누적량을 조절할 수도 있다. 즉, 펄스의 폭 및 높이의 적어도 하나는 증가시키면 누적량이 감소하고, 펄스의 폭 및 높이의 적어도 하나를 감소시키면 누적량이 증가될 수 있다. 이때, 펄스의 폭은 10ns 이하, 펄스의 높이, 즉 전압은 1V 미만일 수 있다. 이러한 시냅스 소자는 예를 들어 21 이상 210 이하의 데이터를 누적시킬 수 있다. 한편, 시냅스 소자는 상기한 바와 같이 전압 구동이 가능하며, 전류 구동 또한 가능할 수 있다. 전류 구동의 경우 2mA 이하로 인가될 수 있다. 한편, 제 1 및 제 2 자화 조절부(200, 300)와 제어부(400) 사이의 거리(a, b)는 이들 사이에 자화 영향이 발생되지 않으면서 데이터 누적량을 증가시키기 위해 최대한 짧은 것이 바람직한데, 예를 들어 5㎚ 이하를 유지하는 것이 바람직하다.
이러한 제어부(400)는 터널자기접합 구조로 형성될 수 있다. 즉, 제어부(400)는 자유층(410), 터널링 배리어(420) 및 고정층(430)이 적층된 자기터널접합을 포함할 수 있다. 또한, 제어부(400)는 자기터널접합 상에 형성된 캐핑층(440), 합성 교환 반자성층(450) 및 제 3 전극(460)을 더 포함할 수 있다. 합성 교환 반자성층(450)은 제 5 자성층(451), 제 3 비자성층(452) 및 제 6 자성층(453을 포함할 수 있다. 특히, 자유층(410)은 터널링 배리어(420)에 의해 고정층(430)과 분리되고, 그 하부의 채널층(140)과 분리층(150)을 통해 분리되어 채널층(140)의 자화 방향과 커플링된다. 따라서, 자유층(410)은 채널층(140)의 자화 방향에 따라 자화 방향이 변경될 수 있다. 이를 통해 고정층(430)와 자유층(410)의 자화 ?항이 평행(RP)하거나 반평행(RAP)한 상태에 따라 터널자기저항비(TMR ratio)가 나타나며, 반평행 상태에서 평행 상태로 변경될 때 전류를 증폭, 즉 발화(fire)시킬 수 있다.
자유층(410)은 분리층(150) 상에 형성되고, 자화가 한 방향으로 고정되지 않고 일 방향에서 이와 대향되는 타 방향으로 변화될 수 있다. 즉, 자유층(410)은 고정층(430)과 자화 방향이 동일(즉 평행)할 수 있고, 반대(즉 반평행)일 수도 있다. 또한, 자유층(410)은 분리층(150)에 의해 채널층(140)과 커플링되어 채널층(140)의 자화 방향에 따라 자유층(410)의 자화 방향이 변경될 수 있다. 따라서, 채널층(140)의 자화 방향에 따라 자유층(410)의 자화 방향이 고정층(430)과 동일할 경우 채널층(140)에 저장된 데이터를 증폭시켜 출력할 수 있다. 즉, 소정 횟수의 데이터가 채널층(140)에 저장되어 제어부(400) 하부의 채널층(140)의 자화 방향이 변경되어 자유층(410)의 자화 방향이 고정층(430)과 동일하게 되면 채널층(140)에 저장된 데이터를 제 2 자화 조절부(300)를 통해 출력하게 된다. 이러한 자유층(410)은 강자성체 물질로 형성되는데, 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속(ferromagnetic metal)과 비자성 금속(nonmagnetic matal)이 교대로 적층된 다층 박막, L10형 결정 구조를 갖는 합금 또는 코발트계 합금 등의 강자성체 물질을 이용하여 형성할 수 있다. 풀-호이슬러 반금속 계열의 합금으로는 CoFeAl, CoFeAlSi 등이 있고, 비정질계 희토류 원소 합금으로는 TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCo 등의 합금이 있다. 또한, 비자성 금속과 자성 금속이 교대로 적층된 다층 박막으로는 Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu, CoFeAl/Pd, CoFeAl/Pt, CoFeB/Pd, CoFeB/Pt 등이 있다. 그리고, L10형 결정 구조를 갖는 합금으로는 Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50 등이 있다. 또한, 코발트계 합금으로는 CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB 등이 있다. 이러한 물질들 중에서 CoFeB 단일층은 CoFeB와 Co/Pt 또는 Co/Pd의 다층 구조에 비해 두껍게 형성될 수 있어 자기 저항비를 증가시킬 수 있다. 또한, CoFeB는 Pt 또는 Pd 등과 같은 금속보다 식각이 용이하므로 CoFeB 단일층은 Pt 또는 Pd 등이 함유된 다층 구조에 비해 제조 공정이 용이하다. 따라서, 본 발명의 실시 예는 CoFeB 단일층을 이용하여 자유층(410)을 형성하며, CoFeB는 비정질로 형성된 후 열처리에 의해 BCC(100)으로 텍스처링(texturing)된다.
터널링 배리어(420)는 자유층(410) 상에 형성되어 자유층(410)과 고정층(430)을 분리한다. 터널링 배리어(420)는 자유층(410)과 고정층(430) 사이에 양자 기계적 터널링(quantum mechanical tunneling)이 가능하게 한다. 이러한 터널링 배리어(420)는 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3), 실리콘 산화물(SiO2), 탄탈륨산화물(Ta2O5), 실리콘 질화물(SiNx) 또는 알루미늄 질화물(AlNx) 등으로 형성될 수 있다. 본 발명의 실시 예에서는 터널링 배리어(420)로 다결정의 마그네슘 산화물을 이용한다. 마그네슘 산화물은 이후 열처리에 의해 BCC(100)으로 텍스처링된다.
고정층(430)은 터널 배리어(420) 상에 형성된다. 고정층(430)은 소정 범위 내의 자기장에서 자화가 한 방향으로 고정되며, 강자성체 물질로 형성될 수 있다. 예를 들어, 상부에서 하부로 향하는 방향으로 자화가 고정될 수 있다. 이러한 고정층(430)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속과 비자성 금속이 교대로 적층된 다층 박막 또는 L10형 결정 구조를 갖는 합금 등의 강자성체 물질로 형성될 수 있다. 이때, 고정층(430)은 자유층(410)과 동일한 강자성체로 형성될 수 있으며, 바람직하게 CoFeB 단일층으로 형성될 수 있다.
캐핑층(440)은 고정층(430) 상에 형성되어 고정층(430)과 합성 교환 반자성층(450)을 자기적으로 상호 분리시킨다. 캐핑층(440)이 형성됨으로써 합성 교환 반자성층(450)과 고정층(430)의 자화는 서로 독립적으로 발생된다. 또한, 캐핑층(440)은 자기 터널 접합의 동작을 위해 자유층(410)과 고정층(430)의 자기 저항비를 고려하여 형성할 수 있다. 이러한 캐핑층(440)은 합성 교환 반자성층(450)이 결정 성장할 수 있도록 하는 물질로 형성될 수 있다. 즉, 캐핑층(440)은 합성 교환 반자성층(450)의 결정 방향으로 성장할 수 있도록 한다. 예를 들어, 면심 입방 격자(Face Centered Cubic: FCC)의 (111) 방향 또는 육방 밀집 구조(Hexagonal Close-Packed Structure: HCP)의 (001) 방향으로 결정의 성장을 용이하게 하는 금속으로 형성될 수 있다. 이러한 캐핑층(440)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 코발트(Co), 알루미늄(Al) 및 텅스텐(W)으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금을 포함할 수 있다. 바람직하게, 캐핑층(440)은 탄탈륨(Ta) 및 텅스텐(W)의 적어도 어느 하나로 형성할 수 있다. 즉, 캐핑층(440)은 탄탈륨(Ta) 또는 텅스텐(W)으로 형성될 수도 있으며, Ta/W의 적층 구조로 형성할 수도 있다. 본 발명의 실시 예는 캐핑층(440)이 탄탈륨으로 형성된다. 한편, 이러한 캐핑층(440)은 0.3㎚∼0.6㎚의 두께로 형성할 수 있는데, Ta를 이용하는 경우 0.4㎚∼0.6㎚의 두께로 형성할 수 있고, W을 이용하는 경우 0.35㎚∼0.55㎚의 두께로 형성할 수 있다.
합성 교환 반자성층(450)은 캐핑층(440) 상에 형성된다. 합성 교환 반자성층(450)은 고정층(430)의 자화를 고정시키는 역할을 한다. 이러한 합성 교환 반자성층(450)은 제 5 자성층(451), 제 6 비자성층(452) 및 제 6 자성층(453)을 포함한다. 이러한 합성 교환 반자성층(450)은 제 5 자성층(451)과 제 6 자성층(453)이 제 3 비자성층(452)을 매개로 반강자성적으로 결합된다. 이때, 제 5 자성층(451)과 제 6 자성층(453)의 자화 방향은 반평행하게 배열된다. 예를 들어, 제 5 자성층(451)은 하측 방향(즉, 기판(110) 방향)으로 자회되고, 제 6 자성층(453)은 상측 방향(즉, 제 3 전극(460) 방향)으로 자화될 수 있다. 제 5 자성층(451) 및 제 6 자성층(453)은 자성 금속과 비자성 금속이 교대로 적층된 구조로 형성될 수 있다. 자성 금속으로 철(Fe), 코발트(Co) 및 니켈(Ni) 등으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있고, 비자성 금속으로 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 레늄(Re), 금(Au) 및 구리(Cu)로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있다. 예를 들어, 제 5 자성층(451) 및 제 6 자성층(453)은 [Co/Pd]n, [Co/Pt]n 또는 [CoFe/Pt]n (여기서, n은 1 이상의 정수)로 형성될 수 있다. 제 3 비자성층(452)은 제 5 자성층(451)과 제 6 자성층(453)의 사이에 형성되며, 제 5 자성층(451) 및 제 6 자성층(453)이 반자성 결합을 할 수 있도록 하는 비자성 물질로 형성된다. 예를 들어, 제 3 비자성층(452)은 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 레늄(Re) 및 크롬(Cr)으로 이루어진 군으로부터 선택된 단독 또는 이들의 합금으로 형성될 수 있다.
한편, 제 3 전극(460)은 제 6 자성층(453) 상에 형성된다. 이러한 제 3 전극(460)은 도전 물질을 이용하여 형성할 수 있는데, 금속, 금속 산화물, 금속 질화물 등으로 형성될 수 있다. 예를 들어, 제 3 전극(460)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg) 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금으로 형성될 수 있다.
상기한 바와 같이 본 발명의 일 실시 예에 따른 시냅스 소자는 채널부(100) 상에 제 1 및 제 2 자화 조절부(200, 300)가 소정 간격 이격되어 마련되고, 제 1 및 제 2 자화 조절부(200, 300) 사이에 자기터널접합을 포함하는 제어부(400)가 마련된다. 이때, 제어부(400)와 중첩되는 채널부(100)의 길이에 따라 데이터의 누적량이 조절될 수 있다. 이러한 시냅스 소자는 제 1 및 제 2 자화 조절부(200, 300)가 서로 반대 방향으로 자화되고, 초기 상태에서 제어부(400)의 자유층(410)과 고정층(430)의 자화 방향이 반대가 되도록 채널부(100)의 자화 방향을 설정한다. 이 상태에서 제 1 자화 조절부(200)를 통해 소정 펄스의 전류, 즉 데이터가 입력될수록 채널부(100)의 자화 방향이 순차적으로 변경되고, 그에 따라 도메인월이 제 2 자화 조절부(300) 방향으로 이동된다. 이렇게 하여 제어부(400) 하측의 채널부(100)에 복수의 데이터가 누적될 수 있다. 이때, 채널부(100)의 자화 방향이 변경됨으로써 제어부(400)의 자유층(410)의 자화 방향이 변경될 수 있고, 누적된 데이터를 출력할 수 있다. 그런데, 제 2 자화 조절부(300)를 통해 소정 펄스의 전류, 즉 데이터가 복수 입력되면 마지막에 변경된 자화 방향으로부터 초기 상태의 자화 방향으로 변경될 수 있다. 즉, 제 2 자화 조절부(300) 측으로부터 제 1 자화 조절부(200) 측으로 자화 방향이 다시 변경될 수 있고, 그에 따라 도메인월이 제 1 자화 조절부(200) 방향으로 이동된다. 이렇게 하여 제어부(400) 하측의 채널부(100)에 누적된 복수의 데이터가 감소될 수 있다. 이때, 제어부(400)의 자유층(410)의 자화 방향이 채널부(100)의 자화 방향에 따라 변경됨으로써 저장된 데이터를 출력할 수 있다.
한편, 본 발명의 일 실시 예에 따른 시냅스 소자의 제 1 및 제 2 자화 조절부의 자성 특성을 확인하기 위해 다음과 같은 구조를 제작하였다. 즉, SiO2 기판 상에 Ta 버퍼층, MgO 시드층, Co2Fe6B2 채널층, Ta 분리층, [Co/Pt] 하부 자성층, Ru 비자성층, [Co/Pt] 상부 자성층 및 전극을 적층하여 형성하였다. 여기서, SiO2 기판 상에 형성된 Ta 버퍼층, MgO 시드층, Co2Fe6B2 채널층, Ta 분리층은 채널부(100)에 해당한다. 또한, 하부 자성층은 제 1 및 제 2 자화 조절부의 제 1 및 제 3 자성층에 각각 해당하며, 상부 자성층은 제 1 및 제 2 자화 조절부의 제 2 및 제 4 자성층에 각각 해당한다. 이때, 제 1 및 제 2 자화 조절부은 모든 조건을 동일하게 형성하고, 하부 및 상부 자성층의 두께만 다르게 형성하였다. 즉, 제 1 자화 조절부은 제 1 자성층을 [Co/Pt]3으로 형성하고 제 2 자성층을 [Co/Pt]6으로 형성하였고, 제 2 자화 조절부은 제 3 자성층을 [Co/Pt]6으로 형성하고 제 4 자성층을 [Co/Pt]3으로 형성하였다. 즉, 제 1 자화 조절부의 제 1 및 제 2 자성층은 [Co/Pt]를 3회 및 6회 반복하여 형성하였고, 제 2 자화 조절부의 제 3 및 제 4 자성층은 [Co/Pt]를 6회 및 3회 반복하여 형성하였다. 이때, 단일층의 Co는 0.4㎚로 형성하고 Pt는 0.3㎚로 형성하였다.
도 3 및 도 4는 제 1 및 제 2 자화 조절부의 자화 특성을 각각 도시한 그래프로서, 외부 자기장에 따른 자화 특성과 자화 방향을 나타내고 있다. 도 3 및 도 4에 도시된 바와 같이, 제 1 및 제 2 자화 조절부은 3가지의 화살표, 즉 자화 방향을 나타낸다. 위로부터 첫번째 화살표는 상부 자성층(즉, 제 2 및 제 4 자성층)의 자화 방향을 나타내고, 두번째 화살표는 하부 자성층(즉, 제 1 및 제 3 자성층)의 자화 방향을 나타내며, 세번째 화살표는 채널층의 자화 방향을 나타낸다. 도 3에 도시된 바와 같이, 제 1 자화 조절부은 외부 자기장이 없는 평형 상태, 즉 0kOe에서 채널층의 자화 방향은 제 1 자성층의 자화 방향에 따라 하측으로 고정된다. 그러나, 도 4에 도시된 바와 같이, 제 2 자화 조절부은 제 1 자화 조절부과 반대로 외부 자기장이 없는 평형 상태에서 채널층의 자화 방향은 제 3 자성층의 자화 방향에 따라 상측으로 고정된다.
이로부터 알 수 있는 바와 같이, 본 발명의 시냅스 소자는 제 1 및 제 2 자화 조절부가 서로 다른 방향으로 자화될 수 있고, 그에 따라 채널층의 자화 방향을 변경시킬 수 있다.
또한, 본 발명의 일 실시 예에 따른 시냅스 소자의 제어부의 자화 특성을 확인하기 위해 다음과 같은 구조를 제작하였다. 즉, SiO2 기판 상에 Ta 버퍼층, MgO 시드층, Co2Fe6B2 채널층, Ta 분리층, CoFeB 자유층, MgO 터널링 배리어, CoFeB 고정층, Ta 캐핑층, [Co/Pt] 제 5 자성층, Ru 제 3 비자성층, [Co/Pt] 제 6 자성층 및 전극을 적층하여 형성하였다. 여기서, SiO2 기판 상에 Ta 버퍼층, MgO 시드층, Co2Fe6B2 채널층, Ta 분리층은 채널부(100)에 해당하고, CoFeB 자유층, MgO 터널링 배리어, CoFeB 고정층은 자기터널접합 구조이며, [Co/Pt] 제 5 자성층, Ru 제 3 비자성층, [Co/Pt] 제 6 자성층은 합성 교환 반자성층이다. 또한, 제 5 자성층은 [Co/Pt]3으로 형성하고 제 6 자성층은 [Co/Pt]6으로 형성하였다. 즉, 제 5 자성층은 [Co/Pt]를 3회 반복하여 형성하고 제 6 자성층은 [Co/Pt]를 6회 반복하여 형성하였다. 물론, 제 5 자성층을 [Co/Pt]6으로 형성하고 제 6 자성층을 [Co/Pt]3으로 형성할 수도 있다. MgO 시드층은 Co2Fe6B2 채널층의 수직 스핀 방향을 형성하는데 도움을 주며 전류가 하부로 누설되지 못하게 하는 절연막 역할을 하고, MgO 터널링 배리어는 Co2Fe6B2 자유층과 고정층의 자화 방향에 따라 터널자기저항비를 발생한다.
도 5의 (a)는 제어부의 자화 특성을 도시한 그래프로서, 외부 자기장에 따른 자화 특성과 자화 방향을 나타내고 있다. 도 5에 도시된 바와 같이 화살표는 위로부터 제 6 자성층, 제 5 자성층, 고정층, 자유층 및 채널층의 자화 방향을 나타낸다. 그런데, -500Oe 내지 +500Oe 구간에서 자기 특성 그래프를 확대하였을 때, 도 5의 (b)에 도시된 바와 같이 외부 자기장이 +에서 -로 변하거나 -에서 +로 변함에 따라 자유층과 채널층은 Ta 분리층에 의해 커플링되어 자화 방향이 항상 동일한 방향으로 변경된다. 이때, 고정층은 제 5 자성층에 의해 자화 방향이 변경되지 않고 고정된다.
이로부터 알 수 있는 바와 같이, 본 발명의 시냅스 소자는 제어부의 자유층이 채널층과 커플링되어 채널층의 자화 방향에 따라 변경됨을 알 수 있다.
이러한 본 발명의 일 실시 예에 따른 시냅스 소자의 구동 방법을 설명하면 다음과 같다. 도 6 내지 도 20은 본 발명의 일 실시 예에 따른 시냅스 소자의 구동 방법을 설명하기 위한 개략도로서, 데이터 입력(즉, 전자 주입)에 따른 채널부(100), 제 1 및 제 2 자화 조절부(200, 300), 그리고 제어부(400)의 자화 방향을 나타낸다. 이때, 제 1 자화 조절부(200)는 하측 방향으로 자화가 고정되고, 제 2 자화 조절부(300)는 상측 방향으로 자화가 고정되며, 제 1 자화 조절부(200)를 통해 데이터가 입력되고 제 2 자화 조절부(300)를 통해 데이터가 출력된다. 또한, 제어부(400)는 하측이 자유층의 자화 방향이고 상측이 고정층의 자화 방향으로서, 고정층의 자화 방향은 합성 교환 반자성층에 의해 하측 방향으로 고정된다. 그리고, 도 21은 시냅스 소자의 구동에 따른 각 단계에서 입력되는 전압 펄스(도 21의 (a)) 및 출력되는 전류를 각각 나타낸다(도 21의 (b)). 여기서, 도 21의 (b)는 제어부에 예를 들어 0.11V의 읽기 전압을 인가하였을 때 제 2 자화 조절부를 통해 검출되는 전류를 나타내는데, 단위 면적, 즉 1㎠의 면적에 검출되는 전류를 나타낸다. 이러한 실시 예를 채널부가 6개의 데이터를 입력하여 누적할 수 있음을 예로 들어 설명한다.
도 6 및 도 21을 참조하면, 채널부(100)의 자화 방향을 리셋시킨다(도 21의 (a)의 ①). 즉, 제어부(400)의 자유층과 고정층이 서로 반대 방향의 자화를 갖도록 채널부(100)의 자화 방향을 조절한다. 예를 들어, 고정층이 하측 방향의 자화를 갖고 자유층이 상측 방향의 자화를 갖도록 채널부(100)가 상측 방향의 자화를 갖도록 한다. 이를 위해 제 2 자화 조절부(300)로부터 제 1 자화 조절부(200)로 전자를 주입할 수 있다. 이때, 제어부(400)를 통해 제어 신호, 즉 읽기 신호를 인가하면 제 2 자화 조절부(300)를 통해 도 21의 (b)에 도시된 바와 같이 낮은 레벨의 전류가 검출된다.
도 7 및 도 21을 참조하면, 채널부(100)에 소정의 데이터를 인가한다. 이를 위해 예를 들어 제 1 자화 조절부(200)를 통해 0.15V의 펄스 신호를 0.2㎳ 동안 인가한다(도 21의 (a)의 ②). 즉, 제 2 자화 조절부(300)에 접지 단자를 연결하고 제 1 자화 조절부(200)를 통해 펄스 신호를 인가할 수 있다. 물론, 제 1 자화 조절부(200)에 접지 단자를 연결하고 제 2 자화 조절부(300)를 통해 -0.15V의 펄스 신호를 0.2㎳ 동안 인가할 수도 있다. 따라서, 채널부(100)에 전자가 1회 주입되며, 그에 따라 채널부(100)의 자화 방향이 하측 방향으로 일부 변경된다. 즉, 제 1 자화 조절부(200) 측으로부터 제어부(400) 방향으로 채널부(100)의 자화 방향이 소정 폭으로 변경된다. 이때, 채널부(100)의 자화 방향이 변경된 영역은 제 1 자화 조절부(200)와 제어부(400) 사이의 영역일 수 있다. 한편, 자화 방향이 서로 반대인 경계 영역, 즉 하측 방향의 자화와 상측 방향의 자화 사이의 영역이 도메인월(10)이며, 자화 방향이 변경됨에 따라 도메인월(10)이 생성되어 제어부(400) 방향으로 이동된다. 이러한 상태에서 제어부(400)에 읽기 신호를 인가하면 제 2 자화 조절부(300)를 통해 도 21의 (b)에 도시된 바와 같이 낮은 레벨의 전류가 검출된다. 이는 채널부(100)의 자화 방향이 변경된 영역이 제어부(400) 하측에 위치되지 않으므로 제어부(400)의 자유층과 고정층의 자화 방향이 반대, 즉 반평형 상태를 유지하기 때문이다.
도 8 및 도 21을 참조하면, 제 1 자화 조절부(200)를 통해 채널부(100)에 소정의 데이터를 인가한다. 예를 들어, 제 1 자화 조절부(200)를 통해 0.15V의 펄스 신호를 0.2㎳ 동안 인가한다(도 21의 (a)의 ③). 따라서, 채널부(100)에 전자가 2회 주입되며, 그에 따라 채널부(100)의 자화 방향이 제 2 자화 조절부(300) 방향으로 변경된다. 즉, 1회 전자 주입 때보다 더 넓은 폭으로 자화 방향이 하측 방향으로 변경된다. 이때, 제어부(400) 하측의 채널부(100)의 자화 방향이 일부 변경된다. 따라서, 자유층의 일부의 자화 방향이 채널부(100)와 커플링되어 하측으로 변경될 수 있다. 한편, 도메인월(10)이 제어부(400)의 하측으로 이동하게 된다. 따라서, 도 21의 (b)에 도시된 바와 같이 이전보다 높은 레벨이 전류가 검출된다. 이는 자유층의 일부 영역의 자화 방향이 변경되어 고정층의 자화 방향과 동일하게 되고 그에 따라 자기터널저항비에 의해 전류가 출력되기 때문이다.
도 9 내지 도 13과 도 21을 참조하면, 제 1 자화 조절부(200)를 통해 예를 들어 0.15V 및 0.2㎳의 펄스 신호가 반복적으로 인가될 수 있다(도 21의 (a)의 ④, ⑤, ⑥, ⑦, ⑧). 따라서, 채널부(100)에 전자가 7회 주입되고, 그에 따라 제어부(400) 하부의 채널부(100)의 자화 방향이 소정 폭씩 하측 방향으로 순차적으로 변경된다. 또한, 채널부(100)의 자화 방향이 소정 폭씩 변경됨으로써 이와 중첩되는 제어부(400)의 자유층의 자화 방향 또한 소정 폭씩 변경된다. 따라서, 자유층의 자화 방향이 고정층의 자화 방향과 점점 동일해지고, 그에 따라 도 21의 (b)에 도시된 바와 같이 점점 높은 레벨이 전류가 검출될 수 있다. 이렇게 제 1 자화 조절부(200)를 통해 양(+)의 펄스가 반복적으로 인가됨으로써 채널부(100)에 전류가 누적될 수 있다. 즉, 채널부(100)에 복수의 데이터가 누적될 수 있다.
도 14 및 도 21을 참조하면, 제 1 자화 조절부(200)를 통해 예를 들어 -0.15V의 펄스 신호를 0.2㎳ 동안 인가한다. 즉, 제 2 자화 조절부(300)를 접지 단자에 연결하고 제 1 자화 조절부(200)에 음(-)의 펄스 신호를 인가한다. 물론, 제 1 자화 조절부(200)를 접지 단자에 연결하고 제 2 자화 조절부(300)에 양(+)의 펄스 신호를 인가할 수 있다. 따라서, 제어부(400) 하부의 채널부(100)의 자화 방향이 소정 폭으로 상측 방향으로 변경된다(도 21(a)의 ⑨). 즉, 채널부(100)의 자화 방향이 제 1 자화 조절부(200) 방향으로 소정 폭으로 변경된다. 따라서, 도 21의 (b)에 도시된 바와 같이 ⑧의 경우보다 낮은 전류가 출력될 수 있다. 이때, 출력되는 전류는 ⑦의 경우와 동일할 수 있다. 즉, ⑦과 ⑨의 경우 채널부(100)의 자화 방향 및 폭이 동일하므로 출력되는 전류 또한 동일할 수 있다.
도 15 내지 도 18 및 도 21을 참조하면, 제 1 자화 조절부(200)를 통해 예를 들어 -0.15V 및 0.2㎳의 펄스 신호가 반복적으로 인가되면 제어부(400) 하부의 채널부(100)의 자화 방향이 소정 폭씩 상측으로 변경된다(도 21의 (a)의 ⑩, ⑪, ⑫, ⑬). 즉, 제 2 자화 조절부(300) 측으로부터 제 1 자화 조절부(200) 측으로 채널부(100)의 자화 방향이 변경될 수 있다. 따라서, 도 21의 (b)에 도시된 바와 같이 출력되는 전류가 점점 줄어들 수 있다. 이렇게 제 1 자화 조절부(200)를 통해 음(-)의 펄스 신호가 인가됨으로써 채널부(100)에 저장된 데이터가 감소될 수 있다.
도 19 및 도 21를 참조하면, 제 1 자화 조절부(200)를 통해 예를 들어 -0.15V 및 0.2㎳의 펄스 신호가 다시 인가되면 채널부(100)의 자화 방향이 제어부(400)를 벗어난 영역, 즉 제 1 자화 조절부(200)와 제어부(400) 사이의 영역까지 변경된다(도 21의 (a)의 ⑭). 따라서, 도 21의 (b)에 도시된 바와 같이 낮은 레벨의 전류가 출력된다.
도 20 및 도 21을 참조하면, 제 1 자화 조절부(200)를 통해 예를 들어 -0.15V 및 0.2㎳의 펄스 신호가 다시 인가되면 채널부(100)의 자화 방향이 모두 상측으로 변경된다(도 21의 (a)의 ⑮). 따라서, 도 21의 (b)에 도시된 바와 같이 낮은 레벨의 전류가 출력된다.
본 발명은 상기에서 서술된 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
100 : 채널부 200 : 제 1 자화 조절부
300 : 제 2 자화 조절부 400 : 제어부

Claims (21)

  1. 복수의 데이터가 누적 및 감소됨에 따라 자화 방향이 변경되는 채널부;
    상기 채널부 상에 형성되어 입력되는 복수의 데이터에 따라 상기 채널부의 자화 방향이 변경되도록 하는 제 1 및 제 2 자화 조절부; 및
    상기 제 1 및 제 2 자화 조절부 사이의 상기 채널부 상에 형성되며 상기 채널부의 데이터가 출력되도록 하는 제어부를 포함하고,
    상기 채널부는 기판과, 상기 기판 상에 형성되며 자성층을 구비하는 채널층을 포함하며,
    상기 채널부는 상기 기판과 상기 채널층 사이에 형성된 버퍼층 및 시드층과, 상기 채널층 상에 형성된 분리층을 더 포함하는 시냅스 소자.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서, 상기 채널층은 상기 복수의 데이터가 입력되는 방향 또는 레벨에 따라 상기 자화 방향이 제 1 방향과 이와 반대인 제 2 방향으로 변경되는 시냅스 소자.
  5. 삭제
  6. 복수의 데이터가 누적 및 감소됨에 따라 자화 방향이 변경되는 채널부;
    상기 채널부 상에 형성되어 입력되는 복수의 데이터에 따라 상기 채널부의 자화 방향이 변경되도록 하는 제 1 및 제 2 자화 조절부; 및
    상기 제 1 및 제 2 자화 조절부 사이의 상기 채널부 상에 형성되며 상기 채널부의 데이터가 출력되도록 하는 제어부를 포함하고,
    상기 제 1 및 제 2 자화 조절부는 서로 다른 자화 방향을 가지며,
    상기 제 1 및 제 2 자화 조절부는 각각 상기 채널부 상에 제 1 자성층, 비자성층 및 제 2 자성층의 적층 구조로 형성되며, 상기 제 1 및 제 2 자성층의 두께가 서로 다른 시냅스 소자.
  7. 복수의 데이터가 누적 및 감소됨에 따라 자화 방향이 변경되는 채널부;
    상기 채널부 상에 형성되어 입력되는 복수의 데이터에 따라 상기 채널부의 자화 방향이 변경되도록 하는 제 1 및 제 2 자화 조절부; 및
    상기 제 1 및 제 2 자화 조절부 사이의 상기 채널부 상에 형성되며 상기 채널부의 데이터가 출력되도록 하는 제어부를 포함하고,
    상기 제 1 및 제 2 자화 조절부는 서로 다른 자화 방향을 가지며,
    상기 제 1 및 제 2 자화 조절부를 통해 상기 채널부의 데이터가 입출력되는 시냅스 소자.
  8. 청구항 7에 있어서, 상기 제 1 자화 조절부는 누적되는 데이터에 따라 상기 채널부의 자화 방향을 제 1 방향으로 변경시키고, 상기 제 2 자화 조절부는 감소되는 데이터에 따라 상기 채널부의 자화 방향을 상기 제 1 방향과 반대인 제 2 방향으로 변경시키는 시냅스 소자.
  9. 삭제
  10. 복수의 데이터가 누적 및 감소됨에 따라 자화 방향이 변경되는 채널부;
    상기 채널부 상에 형성되어 입력되는 복수의 데이터에 따라 상기 채널부의 자화 방향이 변경되도록 하는 제 1 및 제 2 자화 조절부; 및
    상기 제 1 및 제 2 자화 조절부 사이의 상기 채널부 상에 형성되며 상기 채널부의 데이터가 출력되도록 하는 제어부를 포함하고,
    상기 제어부와 중첩되는 영역의 상기 채널부에 상기 데이터가 누적 및 감소되며,
    상기 제어부는 자유층, 터널링 배리어 및 고정층이 적층된 자기터널접합과,
    상기 자기터널접합 상에 형성된 캐핑층과,
    상기 캐핑층 상에 형성되며 상기 고정층의 자화 방향을 고정하는 합성 교환 반자성층을 포함하는 시냅스 소자.
  11. 청구항 10에 있어서, 상기 제어부는 상기 고정층의 자화 방향이 고정되고, 상기 자유층의 자화 방향은 상기 채널부와 커플링되어 상기 채널부의 자화 방향에 따라 변경되는 시냅스 소자.
  12. 청구항 11에 있어서, 상기 채널부의 자화에 의해 상기 자유층의 적어도 일부와 상기 고정층의 자화 방향이 동일해지는 상태에서 상기 채널부의 데이터를 출력하는 시냅스 소자.
  13. 청구항 10에 있어서, 상기 제어부의 폭, 상기 데이터를 입력하기 위해 인가되는 펄스 폭 및 높이 중 적어도 어느 하나에 따라 자화 방향의 변경 폭이 조절되는 시냅스 소자.
  14. 청구항 13에 있어서, 상기 제어부는 상기 제 1 및 제 2 자화 조절부 사이의 상기 채널부 길이의 6/10 내지 8/10의 폭을 갖는 시냅스 소자.
  15. 복수의 데이터가 입력되어 누적 및 감소됨에 따라 도메인월이 이동하는 채널부;
    입력되는 복수의 데이터에 따라 상기 채널부의 상기 도메인월이 제 1 방향으로 이동되도록 하는 제 1 자화 조절부;
    상기 제 1 자화 조절부와 서로 다른 자화 방향을 가지며, 입력되는 복수의 데이터에 따라 상기 채널부의 상기 도메인월이 상기 제 1 방향과 반대인 제 2 방향으로 이동하도록 하는 제 2 자화 조절부;
    적어도 일부가 상기 채널부와 커플링되어 자화 방향이 변경되며, 상기 채널부의 데이터를 출력하는 제어부를 포함하는 시냅스 소자.
  16. 청구항 15에 있어서, 상기 채널부, 상기 제 1 및 제 2 자화 조절부 및 상기 제어부는 각각 적어도 일부가 자성 물질을 포함하는 시냅스 소자.
  17. 청구항 16에 있어서, 상기 채널부는 데이터의 입력 방향 또는 레벨에 따라 상기 도메인월의 이동 방향이 변경되는 시냅스 소자.
  18. 청구항 17에 있어서, 상기 제어부의 폭, 상기 데이터를 입력하기 위해 인가되는 펄스 폭 및 높이 중 적어도 어느 하나에 따라 상기 도메인월의 이동 거리가 조절되는 시냅스 소자.
  19. 제어부의 자유층과 고정층의 자화 방향이 반대가 되도록 채널부의 자화 방향을 설정하는 과정;
    복수의 제 1 데이터를 순차적으로 입력하여 상기 채널부의 자화 방향을 제 1 방향으로 순차적으로 변경시키는 과정;
    복수의 제 2 데이터를 순차적으로 입력하여 상기 채널부의 자화 방향을 상기 제 1 방향과 반대인 제 2 방향으로 순차적으로 변경시키는 과정; 및
    상기 제어부의 제어 신호에 따라 상기 채널부에 저장된 데이터를 출력하는 과정을 포함하고,
    상기 제어부의 폭, 그리고 데이터를 입력하기 위해 인가되는 펄스 폭 및 높이 중 적어도 어느 하나에 따라 상기 채널부의 자화 방향의 변경 폭이 조절되는 시냅스 소자의 구동 방법.
  20. 삭제
  21. 청구항 19에 있어서, 상기 제 1 및 제 2 데이터는 동일 방향으로 입력되는 서로 다른 전위의 데이터이거나, 서로 다른 방향으로 입력되는 동일 전위의 데이터인 시냅스 소자의 구동 방법.
KR1020160113241A 2016-09-02 2016-09-02 시냅스 소자 및 그 구동 방법 KR101898668B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160113241A KR101898668B1 (ko) 2016-09-02 2016-09-02 시냅스 소자 및 그 구동 방법
US16/330,084 US11093824B2 (en) 2016-09-02 2017-09-01 Neuromorphic device and method of driving the same
PCT/KR2017/009617 WO2018044127A1 (ko) 2016-09-02 2017-09-01 뉴로모픽 소자 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160113241A KR101898668B1 (ko) 2016-09-02 2016-09-02 시냅스 소자 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20180026195A KR20180026195A (ko) 2018-03-12
KR101898668B1 true KR101898668B1 (ko) 2018-10-31

Family

ID=61728741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160113241A KR101898668B1 (ko) 2016-09-02 2016-09-02 시냅스 소자 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR101898668B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230057016A (ko) 2021-10-21 2023-04-28 포항공과대학교 산학협력단 발열 소자가 집적화 된 이온 기반 3단자 시냅스 소자, 이를 구비하는 3단자 시냅스 어레이 및 이의 동작 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11093824B2 (en) 2016-09-02 2021-08-17 Samsung Electronics Co., Ltd. Neuromorphic device and method of driving the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230057016A (ko) 2021-10-21 2023-04-28 포항공과대학교 산학협력단 발열 소자가 집적화 된 이온 기반 3단자 시냅스 소자, 이를 구비하는 3단자 시냅스 어레이 및 이의 동작 방법

Also Published As

Publication number Publication date
KR20180026195A (ko) 2018-03-12

Similar Documents

Publication Publication Date Title
US10388350B2 (en) Memory system, semiconductor storage device, and signal processing system
US7430135B2 (en) Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
CN109952662B (zh) 自旋器件及其操作方法和制造方法
CN109690675B (zh) 一种可应用于磁电隧道结的新型字线脉冲写入方法
US11093824B2 (en) Neuromorphic device and method of driving the same
KR20120129265A (ko) 자기 터널 접합 소자
US20040085807A1 (en) Magnetic memory and method for driving the same, and magnetic memory device using the same
CN106449970B (zh) 一种低功耗磁性存储单元
KR20150015602A (ko) 메모리 소자
CN106654002B (zh) 一种低功耗磁性多阻态存储单元
US20210135091A1 (en) Memory device based on multi-bit perpendicular magnetic tunnel junction
KR20190087943A (ko) 메모리 소자
KR101898668B1 (ko) 시냅스 소자 및 그 구동 방법
KR101721618B1 (ko) 메모리 소자
CN107735874B (zh) 存储器件
CN107452869A (zh) 一种垂直型磁电阻元件及其制造工艺
KR20180045302A (ko) 스핀 궤도 토크를 이용하는 스핀 시냅스 소자 및 이의 동작방법
KR20180045328A (ko) 스핀 뉴런 소자 및 이의 동작방법
US11177432B2 (en) Heusler-alloy and ferrimagnet based magnetic domain-wall devices for artificial neural network applications
KR101898666B1 (ko) 뉴런 소자 및 그 구동 방법
KR102251766B1 (ko) 뉴런 및 이를 포함하는 뉴로모픽 시스템
KR101756883B1 (ko) 메모리 소자
US11871678B2 (en) Magnetic memory device and operation method thereof
KR101956977B1 (ko) 메모리 소자
KR20230115375A (ko) 스핀트로닉스 기반 인공 시냅스 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right