KR20120129265A - 자기 터널 접합 소자 - Google Patents

자기 터널 접합 소자 Download PDF

Info

Publication number
KR20120129265A
KR20120129265A KR1020110047416A KR20110047416A KR20120129265A KR 20120129265 A KR20120129265 A KR 20120129265A KR 1020110047416 A KR1020110047416 A KR 1020110047416A KR 20110047416 A KR20110047416 A KR 20110047416A KR 20120129265 A KR20120129265 A KR 20120129265A
Authority
KR
South Korea
Prior art keywords
layer
magnetic
magnetic layer
tunnel junction
magnetic field
Prior art date
Application number
KR1020110047416A
Other languages
English (en)
Other versions
KR101849677B1 (ko
Inventor
임우창
이장은
오세충
김우진
김영현
박정헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110047416A priority Critical patent/KR101849677B1/ko
Priority to US13/475,520 priority patent/US8772887B2/en
Publication of KR20120129265A publication Critical patent/KR20120129265A/ko
Application granted granted Critical
Publication of KR101849677B1 publication Critical patent/KR101849677B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

표류 자기장이 감소된 자기 터널 접합 소자가 제공된다. 상기 자기 터널 접합 소자는 절연층을 매개로 상하로 형성되고, 수직 자기 이방성을 가지는 제1 자성층 및 제2 자성층, 상기 제2 자성층 상에 형성되고, 수직 자기 이방성을 가지는 자기장 조절층, 및 상기 자기장 조절층과 상기 제2 자성층의 사이에 형성된 배리어층을 포함하고, 상기 제2 자성층과 상기 자기장 조절층이 자기적으로 상호 분리되어 있다.

Description

자기 터널 접합 소자{Magnetic Tunnel Junction Element}
본 발명은 자기 터널 접합 소자에 관한 것이다.
저항체(resistance material)를 이용한 비휘발성 메모리 장치에는 상변화 메모리 장치(PRAM: Phase change Random Access Memory), 저항 메모리 장치(RRAM: Resistive RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 등 있다. 동적 메모리 장치(DRAM: Dynamic RAM)나 플래시 메모리 장치는 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 비휘발성 메모리 장치는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화(PRAM), 가변 저항체의 저항 변화(RRAM), 강자성체의 자화상태에 따른 자기 터널 접합(MTJ: Magnetic Tunnel Junction)의 저항 변화(MRAM) 등을 이용하여 데이터를 저장한다.
자기 터널 접합 소자는 강자성체로 형성된 고정층(pinned layer), 강자성체로 형성된 자유층(free layer)을 가지며 중간에 터널 배리어(tunnel barrier)로 사용되는 절연층에 의해 분리되어 있다. 여기서, 강자성체의 에지(edge)에는 표류 자기장(stray field)이 발생할 수 있다. 표류 자기장은 자기 저항을 낮아지게 하거나 자유층의 항자력을 증가시킬 수 있으며, 스위칭 특성에 영향을 미쳐 비대칭적인 스위칭을 형성한다. 따라서, 자기 터널 접합 소자 내의 강자성체에서 발생되는 표류 자기장을 감소시키거나 제거시키는 구조가 필요하다.
본 발명이 해결하려는 과제는, 표류 자기장이 감소된 자기 터널 접합 소자를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 자기 터널 접합 소자의 일 태양은, 절연층을 매개로 상하로 형성되고, 수직 자기 이방성을 가지는 제1 자성층 및 제2 자성층, 상기 제2 자성층 상에 형성되고, 수직 자기 이방성을 가지는 자기장 조절층, 및 상기 자기장 조절층과 상기 제2 자성층의 사이에 형성된 배리어층을 포함하고, 상기 제2 자성층과 상기 자기장 조절층이 자기적으로 상호 분리되어 있다.
상기 과제를 해결하기 위한 본 발명의 자기 터널 접합 소자의 다른 태양은, 수직 자기 이방성을 가지며, 자화방향이 고정된 제1 자성층, 수직 자기 이방성을 가지며, 자화방향이 변화가능한 제2 자성층, 상기 제1 자성층 및 상기 제2 자성층의 사이에 형성된 절연층, 상기 제2 자성층의 상에 형성된 자기장 조절층, 및 상기 자기장 조절층과 상기 제2 자성층 사이에 형성되고, 상기 제2 자성층이 상기 자기장 조절층과 독립적으로 자화되도록 상기 제2 자성층에 수직 이방성을 부여하는 배리어층을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 제1 실시예에 따른 자기 터널 접합 소자의 개략도이다.
도 2는 도 1의 A-A' 선을 따라 절단한 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 자기 터널 접합 소자에서 표류 자기장의 인가 상태를 개략적으로 도시한 것이다.
도 4a 및 도 4b는 본 발명의 제1 실시예에 따른 자기 터널 접합 소자의 배리어층을 설명하기 위한 단면도들이다.
도 5는 본 발명의 제2 실시예에 따른 자기 터널 접합 소자의 단면도이다.
도 6은 본 발명의 제3 실시예에 따른 자기 터널 접합 소자의 단면도이다.
도 7은 본 발명의 제3 실시예에 따른 자기 터널 접합 소자에서 표류 자기장의 인가 상태를 개략적으로 도시한 것이다.
도 8은 본 발명의 제4 실시예에 따른 자기 터널 접합 소자의 단면도이다.
도 9는 본 발명의 제5 실시예에 따른 자기 터널 접합 소자의 단면도이다.
도 10은 본 발명의 제6 실시예에 따른 자기 터널 접합 소자의 개략도이다.
도 11은 본 발명의 제6 실시예에 따른 자기 터널 접합 소자에서 표류 자기장의 인가 상태를 개략적으로 도시한 것이다.
도 12는 본 발명의 제6 실시예에 따른 자기 터널 접합 소자의 변형례이다.
도 13은 본 발명의 실시예들에 따른 자기 터널 접합 소자를 포함하는 자기 메모리 소자의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 본 발명에 따른 실시예들을 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.
도 1 내지 도 4를 참조하여 본 발명의 제1 실시예에 따른 자기 접합 소자에 대해 설명한다. 도 1은 본 발명의 제1 실시예에 따른 자기 접합 소자의 개략도이며, 도 2는 도 1의 A-A'선을 따라 절단한 단면도이다. 도 3은 본 발명의 제1 실시예에 따른 자기 터널 접합 소자에서 표류 자기장의 인가 상태를 개략적으로 도시한 것이다. 도 4a 및 도 4b는 본 발명의 제1 실시예에 따른 자기 터널 접합 소자의 배리어층을 설명하기 위한 단면도들이다.
우선, 도 1 및 도 2을 참조하면, 본 발명의 제1 실시예에 따른 자기 접합 소자는 기판(110) 상에 형성된 제1 자성층(120), 절연층(130), 제2 자성층(140), 배리어층(150), 및 자기장 조절층(160)을 포함한다. 또한, 씨드층(121)을 더 포함할 수 있고, 자기장 조절층(160) 상에 보호층(190)을 형성할 수 있다.
기판(110)은 예를 들어, 실리콘 반도체 기판, 갈륨 비소 반도체 기판, 실리콘 게르마늄 반도체 기판, 세라믹 반도체 기판, 석영 반도체 기판, 또는 디스플레이용 유리 반도체 기판 등을 포함할 수 있다.
제1 자성층(120)은 막면(film surface)에 대하여 수직 방향(perpendicular)의 자기 이방성(magnetic anisotropy)을 가진다. 제1 자성층(120)은 자화가 한 방향으로 고정되어 있다. 예를 들어, 제1 자성층(120)의 하부에서 상부로 향하는 방향으로 고정될 수 있다. 이하, 제1 자성층(120)의 하부에서 상부로 향하는 방향을 제1 방향, 이와 반대되는 상부에서 하부로 향하는 방향을 제2 방향이라 한다. 도 3을 참조하면, 제1 자성층(120)으로부터 발생한 표류 자기장(stray field)(
Figure pat00001
)은 제1 방향으로 제2 자성층(140)에 인가될 수 있다.
제1 자성층(120)은 강자성체로 형성될 수 있다. 예를 들어, 비정질계 희토류 원소 합금, 자성 금속(ferromagnetic metal, FM)과 비자성 금속(nonmagnetic matal, NM)이 교대로 적층된 다층 박막, L10형 결정구조를 갖는 합금, 또는 코발트계 합금 등을 사용할 수 있다. 구체적으로, 비정질계 희토류 원소 합금으로 , TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCo과 같은 합금을 사용할 수 있다. 비자성 금속과 자성 금속이 교대로 적층된 다층 박막으로, Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu 등을 사용할 수 있다. 또한, L10형 결정 구조를 갖는 합금으로 Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50 등을 사용할 수 있으나, 이에 제한되는 것은 아니다. 또한, 코발트계 합금으로 CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb 또는 CoFeB 등을 사용할 수 있으며, 보다 구체적으로, 제1 자성층(120)은 CoFeB 단일층으로 형성될 수 있다.
제2 자성층(140)은 절연층(130)을 매개로 제1 자성층(120) 상에 형성되어 있다. 제2 자성층(140)은 막면에 대하여 수직 방향의 자기 이방성을 가진다. 제2 자성층(140)은 자화가 한 방향으로 고정되어 있지 않으며, 한 방향에서 다른 방향으로 스위칭될 수 있다. 즉, 제2 자성층(140)은 제1 자성층(120)과 자화 방향이 동일(평행, parallel)하거나, 반대 방향(반평행, anti-parallel)일 수 있다. 자기 터널 접합 소자는 제1 자성층(120)과 제2 자성층(140)의 자화 배열에 따라 변하는 저항값에 '0' 또는 '1'의 정보를 대응시킴으로써 메모리 소자에 활용될 수 있다. 예를 들어, 제2 자성층(140)의 자화 방향이 제1 자성층(120)과 평행일 때, 자기 터널 접합 소자의 저항값은 작아지고, 이 경우를 데이터 '0' 이라 규정한다. 제2 자성층(140)의 자화 방향이 제1 자성층(120)과 반평행일 때, 자기 터널 접합 소자의 저항값은 커지고, 이 경우를 데이터 '1' 이라 규정한다.
제2 자성층(140)은 강자성체로 형성될 수 있으며, 예를 들어, 비정질계 희토류 원소 합금, 자성 금속(ferromagnetic metal, FM)과 비자성 금속(nonmagnetic matal, NM)이 교대로 적층된 다층 박막 또는 L10형 결정구조를 갖는 합금 등을 사용할 수 있다. 제2 자성층(140)은 제1 자성층(120)과 동일한 강자성체로 형성될 수 있으며, 구체적으로, CoFeB 단일층으로 형성될 수 있다.
제2 자성층(140)은 15 Å 이상의 두께로 형성될 수 있으며, 구체적으로 15 Å 내지 25 Å의 두께로 형성될 수 있다. 상기 범위의 두께로 형성되는 경우 제2 자성층(140)의 수직 이방성이 증가하여 보다 용이하게 제2 자성층(140)은 자기장 조절층(160)과 자기적으로 상호 분리될 수 있다. 즉, 자기장 조절층(160)과 제2 자성층(140)이 자기적으로 결합(coupling)되려는 힘보다 제2 자성층(140) 자체의 수직 이방성이 강해져 제2 자성층(140)은 자기장 조절층(190)과 독립적으로 자화된다. '자기적으로 상호 분리된다'는 것은 제2 자성층(140)의 자화가 자기 조절층(160)의 영향을 받지 않으며, 제2 자성층(140)과 자기 조절층(160)의 자화 방향의 상관 관계가 본 실시예에 따른 자기 터널 접합 소자의 동작 상태에 영향을 미치지 않는다는 것을 의미한다.
도 1 내지 도 4는 제1 자성층(120) 및 제2 자성층(140)이 CoFeB의 단일층으로 형성된 경우를 예시한다. CoFeB 단일층 구조는 CoFeB와 Co/Pt 또는 Co/Pd가 순차적으로 적층된 다층 구조에 비해 CoFeB층이 두껍게 형성될 수 있어 자기 저항(Magentic resistance, MR)비가 증가될 수 있다. 또한, CoFeB는 Pt 또는 Pd 등과 같은 금속보다 식각이 용이하므로 CoFeB 단일층은 Pt 또는 Pd 등이 함유된 다층 구조에 비해 제조 공정이 용이하다.
절연층(130)은 제1 자성층(120)과 제2 자성층(140)의 사이에 형성된다. 절연층(130)은 제1 자성층(120)과 제2 자성층(140) 사이에 양자 기계적 터널링(quantum mechanical tunneling)이 발생되게 하는 절연 터널 장벽(insulated tunnel barrier)이다. 절연층(130)은 산화마그네슘(MgO), 산화알루미늄(Al2O3), 이산화규소(SiO2), 산화탄탈(Ta2O5), 질화실리콘(SiNx), 또는 질화알루미늄(AlNx) 등으로 형성될 수 있다.
자기장 조절층(160)은 배리어층(150)을 매개로 제2 자성층(140) 상에 형성된다. 자기장 조절층(160)은 각 자성층에 발생하는 표류 자기장을 상쇄 또는 감소시켜 제2 자성층(140)에 인가되는 표류 자기장을 최소화하는 역할을 한다.
자기장 조절층(160)은 수직 이방성을 가지는 자성체로 형성될 수 있다. 도 1 및 도 2를 참조하면, 자기장 조절층(160)은 제3 자성층(161), 제4 자성층(163), 및 제3 자성층(161)과 제4 자성층(163) 사이에 형성된 제1 비자성층(162)을 포함한다. 이 때, 제3 자성층(161)이 제4 자성층(163)에 비해 제2 자성층(140)에 근접하여 위치한다.
자기장 조절층(160)은 제3 자성층(161)과 제4 자성층(163)이 제1 비자성층(162)을 매개로 반강자성적으로 결합한 합성 반강자성체(synthetic anti-ferromagent, SAF) 구조일 수 있다. 이 때, 제3 자성층(161)과 제4 자성층(163)의 자화 방향은 반평행하게 배열된다. 예를 들어, 제3 자성층(161)은 제2 방향, 제4 자성층(163)은 제1 방향으로 자화될 수 있다.
제3 자성층(161) 또는 제4 자성층(163)은 자성 금속(FM)과 비자성 금속(NM)이 교대로 적층된 구조를 취할 수 있다. 구체적으로, 자성 금속으로 철(Fe), 코발트(Co) 및 니켈(Ni)로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금을 사용하고, 비자성 금속으로 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 레늄(Re), 금(Au), 및 구리(Cu)로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금을 사용하고, 이들을 교대로 적층할 수 있다. 예를 들어, 제3 자성층(161) 또는 제4 자성층(163)은 [Co/Pd]n, [Co/Pt]n, 또는 [CoFe/Pt]n (여기서, n은 1 이상의 정수)로 형성될 수 있다. 이 때, 자성 금속 또는 비자성 금속은 각각 2 Å 내지 10 Å의 두께로 적층될 수 있다. 도 2는 제3 자성층(161)은 자성 금속(161a)(예를 들어, Co)과 비자성 금속(161b)(예를 들어, Pd)이 교대로 2회 적층되어 형성되고, 제4 자성층(163)은 자성 금속(163a)(예를 들어, Co)과 비자성 금속(163b)(예를 들어, Pd)이 교대로 3회 적층되어 형성된 경우를 예시한다.
제1 비자성층(162)은 제3 자성층(161) 및 제4 자성층(163)의 사이에 형성되며, 제3 자성층(161) 및 제4 자성층(163)이 반자성 결합을 할 수 있도록 하는 비자성 물질로 형성된다. 예를 들어, 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 레늄(Re), 및 크롬(Cr)으로 이루어진 군으로부터 선택된 단독 또는 이들의 합금으로 형성될 수 있다.
이하, 도 3을 참조하여 제2 자성층(140)에 인가되는 표류 자기장에 대해 살펴본다. 제1 자성층(120), 제3 자성층(161) 및 제4 자성층(163)은 자성체이므로 각각 가장자리(edge)에서 표류 자기장(
Figure pat00002
,
Figure pat00003
,
Figure pat00004
)이 발생하고, 이는 제2 자성층(140)에 인가될 수 있다. 제1 자성층(120)과 제4 자성층(163)은 자화 배열이 평행하므로, 제1 자성층(120) 및 제4 자성층(163)으로부터 발생한 표류 자기장(
Figure pat00005
,
Figure pat00006
)은 동일한 제1 방향으로 제2 자성층(140)에 인가될 수 있다. 제3 자성층(161)의 자화 방향은 제1 자성층(120)과 반평행하므로 제3 자성층(161)으로부터 발생한 표류 자기장(
Figure pat00007
)은 제2 방향으로 제2 자성층(140)에 인가될 수 있다. 즉, 제1 방향으로
Figure pat00008
+
Figure pat00009
의 표류 자기장이 인가되고 제2 방향으로
Figure pat00010
의 표류 자기장이 인가된다. 이 때, 제3 자성층(161)이 제4 자성층(163)에 비해 제2 자성층(140)에 근접하므로, 제3 자성층(161)으로부터 발생한 표류 자기장(
Figure pat00011
)이 제4 자성층(163)으로부터 발생한 표류 자기장(
Figure pat00012
) 보다 제2 자성층(140)에 더 크게 인가된다. 결과적으로,
Figure pat00013
+
Figure pat00014
와
Figure pat00015
의 값이 거의 동일하게 되어 제2 자성층(140)에 인가되는 표류 자기장이 감소하거나 상쇄될 수 있다. 따라서, 자기 조절층(160)은 표류 자기장을 상쇄하거나 조절하는 역할을 수행하게 된다. 여기서, 제4 자성층(163)은 제2 자성층(140)에 인가되는 표류 자기장의 상쇄를 위해 제3 자성층(161)보다 두껍게 형성될 수 있다. 제2 자성층(140)과 거리가 가까울수록 제2 자성층(140)에 더 큰 표류 자기장을 인가하게 되는데, 제3 자성층(161)이 제4 자성층(163)에 비해 이 제2 자성층(140)과 가까우므로 제2 자성층(140)에 더 큰 표류 자기장을 인가한다. 이의 상쇄를 위해 제4 자성층(163)은 제3 자성층(161)보다 두껍게 형성될 수 있다.
배리어층(150)은 제2 자성층(140) 및 자기장 조절층(160)의 사이에 형성된다. 배리어층(150)은 제2 자성층(140)과 자기 조절층(160)을 자기적으로 상호 분리시키는(decoupled) 역할을 한다. 또한, 제2 자성층(140)의 수직 이방성을 강하게 한다. 따라서, 배리어층(150)의 존재로 인해 자기 조절층(160)과 제2 자성층(140)의 자화는 서로 독립적으로 일어나며, 자기 터널 접합 소자의 동작을 위해 이들의 자기저항비를 고려할 필요가 없다.
배리어층(150)의 두께(H1)는 10 Å이상일 수 있다. 구체적으로, 10 Å 내지 50 Å일 수 있으며, 보다 구체적으로, 20 Å 내지 50 Å의 두께일 수 있다. 상기 범위의 두께에서 배리어층(150)은 제2 자성층(140)과 자기장 조절층(160)을 자기적으로 분리시키는 한편, 표류 자기장을 감소시킬 수 있다.
도 4a를 참조하면, 배리어층(150a)의 두께가 10 Å 미만인 경우 제3 자성층(161)과 제2 자성층(140)이 자기적으로 결합되어(coupled) 제2 자성층(140)은 제3 자성층(161)과 동일한 자화 방향을 갖게 된다. 예를 들어, 제2 자성층(140)과 제3 자성층(161)은 제2 방향의 자화 방향을 갖게 된다. 그러나, 도 4b를 참조하면, 배리어층(150)의 두께가 10 Å 이상인 경우 제2 자성층(141)은 제3 자성층(161)과 독립적으로 자화하여 임의로 제1 방향 또는 제2 방향으로 자화할 수 있다.
배리어층(150)은 제2 자성층(140)이 자체적으로 수직 이방성을 가질 수 있게 하며, 자기장 조절층(160)이 결정 성장할 수 있게 하는 물질로 형성될 수 있다. 예를 들어, 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금으로 형성될 수 있다. 또는, 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 및 알루미늄(Al)로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금의 산화물로 형성될 수 있다.
씨드층(seed layer)(121)은 제1 자성층(120) 상에 형성된다. 씨드층(121)은 제1 자성층(120)이 수직 자기 이방성을 가지면서 제1 자성층(120)의 자화 방향이 고정되도록 하는 역할을 한다.
씨드층(121)은 제1 자성층(120)이 수직 자기 이방성을 가지도록 할 수 있는 물질로 형성될 수 있으며, 예를 들어, 금속 또는 금속 산화물로 형성될 수 있다. 상기 금속은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금을 함유할 수 있다.
자기장 조절층(160) 상에 보호층(190)이 형성될 수 있다. 보호층(190)은 소자를 보호하는 역할을 하며, 금속 또는 금속 산화물 등으로 형성될 수 있다.
이하, 도 5를 참조하여 본 발명의 제2 실시예에 따른 자기 터널 접합 소자에 대해 설명한다. 도 5는 본 발명의 제2 실시예에 따른 자기 접합 소자의 단면도이다. 본 발명의 제1 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면 부호를 사용하며, 해당 구성요소에 대한 자세한 설명은 생략한다. 본 발명의 제2 실시예에 따른 자기 터널 접합 소자는 배리어층(250)이 적층 구조라는 점에서 본 발명의 제1 실시예와 상이하다.
도 5를 참조하면, 배리어층(250)은 금속 산화물층(251) 및 층간 금속층(252)의 적층 구조일 수 있다.
금속 산화물층(251)은 제2 자성층(140)의 상부에 형성되고, 층간 금속층(252)의 하부에 형성된다. 금속 산화물층(251)은 제2 자성층(140)의 수직 이방성을 강하게 하여 제2 자성층(140)이 자기장 조절층(160)과 자기적으로 분리되는데 도움을 준다. 금속 산화물층(251)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg) 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금의 산화물로 형성될 수 있다.
층간 금속층(252)은 자기장 조절층(160)의 하부에 형성되어 제3 자성층(161) 및 제4 자성층(163)이 원하는 결정 방향으로 성장할 수 있도록 도와준다. 구체적으로, 체심입방격자(Face Centered Cubic: FCC)의 (1,1,1)방향 또는 육방밀집구조(Hexagonal Close-Packed Structure:HCP)의 (0,0,1)방향으로 결정의 성장을 용이하게 하는 금속으로 형성될 수 있다. 예를 들어, 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg) 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금으로 형성될 수 있다.
본 발명의 제2 실시예에서도 배리어층(250)의 두께(H1)는 10 Å 이상일 수 있다. 상기 범위의 두께에서 배리어층(250)은 제2 자성층(140)과 자기장 조절층(160)을 자기적으로 분리시키는 한편, 표류 자기장을 감소시킬 수 있다.
이하, 도 6 및 도 7을 참조하여, 본 발명의 제3 실시예에 따른 자기 터널 접합 소자에 대해 설명한다. 도 6은 본 발명의 제3 실시예에 따른 자기 접합 소자의 단면도이며, 도 7은 본 발명의 제3 실시예에 따른 자기 터널 접합 소자에서 표류 자기장의 인가 상태를 개략적으로 도시한 것이다. 본 발명의 제1 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면 부호를 사용하며, 해당 구성요소에 대한 자세한 설명은 생략한다. 본 발명의 제3 실시예에 따른 자기 터널 접합 소자는 제5 자성층(370)을 포함한다는 점에서 제1 실시예와 상이하다.
제5 자성층(370)은 씨드층(121)의 하부에 형성될 수 있다. 제5 자성층(370)은 수직 자기 이방성을 가지며, 제1 자성층(120)과 평행하게 자화될 수 있다. 예를 들어, 제5 자성층(370)은 제1 방향으로 자화될 수 있다.
제5 자성층(370)은 제2 자성층(140)에 인가되는 표류 자기장을 감소 또는 상쇄시킬 수 있다. 도 7을 참조하면, 자성체로 형성된 제1 자성층(120), 제3 자성층(161), 제4 자성층(163) 및 제5 자성층(370)의 가장자리에서 표류 자기장(
Figure pat00016
,
Figure pat00017
,
Figure pat00018
,
Figure pat00019
)이 발생하고, 이들 표류 자기장(
Figure pat00020
,
Figure pat00021
,
Figure pat00022
,
Figure pat00023
)은 제2 자성층(140)에 인가될 수 있다. 제1 방향으로 자화된 제1 자성층(120), 제4 자성층(163) 및 제5 자성층(370)으로부터의 표류 자기장(
Figure pat00024
,
Figure pat00025
,
Figure pat00026
)은 제1 방향으로 제2 자성층(140)에 인가되고, 제2 방향으로 자화된 제3 자성층(161)으로부터의 표류 자기장(
Figure pat00027
)은 제2 방향으로 제2 자성층(140)에 인가된다. 이 때, 제3 자성층(161)으로부터의 표류 자기장(
Figure pat00028
)이 제1 자성층(120) 및 제4 자성층(163)으로부터의 표류 자기장(
Figure pat00029
,
Figure pat00030
)의 합보다 큰 경우 표류 자기장이 모두 상쇄되지 않고, 상쇄되고 남은 제2 방향의 표류 자기장이 제2 자성층(140)에 인가될 수 있다. 그런데, 본 발명의 제3 실시예에 따른 자기 터널 접합 소자는 제1 방향으로 자화된 제5 자성층(370)을 더 포함하여 제3 자성층(161)으로부터 발생한 제2 방향의 표류 자기장을 완전히 상쇄시킬 수 있다. 즉,
Figure pat00031
+
Figure pat00032
+
Figure pat00033
가
Figure pat00034
와 거의 동일해져 표류 자기장이 거의 완전히 상쇄될 수 있다.
제5 자성층(370)은 강자성체로 형성될 수 있다. 예를 들어, 비정질계 희토류 원소 합금, 자성 금속(ferromagnetic metal, FM)과 비자성 금속(nonmagnetic matal, NM)이 교대로 적층된 다층 박막, L10형 결정구조를 갖는 합금 또는 코발트계 합금 등을 사용할 수 있다. 구체적으로, 비정질계 희토류 원소 합금으로, TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCo과 같은 합금을 사용할 수 있다. 비자성 금속과 자성 금속이 교대로 적층된 다층 박막으로, Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu 등을 사용할 수 있다. 또한, L10형 결정 구조를 갖는 합금으로 Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50 등을 사용할 수 있으며, 코발트계 합금으로 CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, 또는 CoFeB 등을 사용할 수 있으나, 이에 제한되는 것은 아니다.
본 실시예에서도 배리어층(150)의 두께(H1)는 10 Å이상일 수 있다.
이하, 도 8을 참조하여, 본 발명의 제4 실시예에 따른 자기 터널 접합 소자에 대해 설명한다. 도 8은 본 발명의 제4 실시예에 따른 자기 접합 소자의 단면도이다. 본 발명의 제1 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면 부호를 사용하며, 해당 구성요소에 대한 자세한 설명은 생략한다. 본 발명의 제4 실시예에 따른 자기 터널 접합 소자는 씨드층(421)이 3중층의 적층 구조라는 점에서 제1 실시예와 상이하다.
도 8을 참조하면, 씨드층(421)은 제1 금속층(421a), 중간층(421b), 제2 금속층(421c)이 순차적으로 적층된 구조일 수 있다. 순차적으로 적층된, 제1 금속층(421a), 중간층(421b), 제2 금속층(421c)은 제1 자성층(120)에 수직 이방성을 부여할 수 있다.
제1 금속층(421a)과 제2 금속층(421c)은 비자성 금속으로 형성될 수 있으며, 구체적으로, 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg) 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금으로 형성될 수 있다.
중간층(421b)은 비자성 금속으로 형성될 수 있으며, 구체적으로, 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 레늄(Re), 및 크롬(Cr)으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금으로 형성될 수 있다. 중간층(421b)의 두께는 제1 금속층(421a)과 제2 금속층(421c)의 두께보다 두꺼울 수 있다. 도 9는 제1 금속층(421a)과 제2 금속층(421c)은 각각 탄탈륨 및 티타늄으로 형성되고 중간층(421b)은 루테늄으로 형성된 경우를 예시한다.
이하, 도 9를 참조하여 본 발명의 제5 실시예에 따른 자기 접합 소자에 대해 설명한다. 도 9는 본 발명의 제5 실시예에 따른 자기 터널 접합 소자의 단면도이다. 본 발명의 제1 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면 부호를 사용하며, 해당 구성요소에 대한 자세한 설명은 생략한다. 본 발명의 제5 실시예에 따른 자기 터널 접합 소자는 씨드층(121)이 이중층의 적층 구조로 형성된다는 점에서 제1 실시예와 상이하다.
도 9를 참조하면, 씨드층(121)은 금속 산화물층(121a)과 금속층(121b)이 순차적으로 적층된 적층 구조일 수 있다. 도 9에는 금속 산화물층(121a) 상에 금속층(121b)이 적층되어 있는 구조를 도시하였으나, 이에 한정되는 것은 아니며, 금속층(121b) 상에 금속 산화물층(121a)이 적층되어 있는 구조도 가능하다. 금속층(121b)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 단독 또는 이들의 합금으로 형성될 수 있으며, 금속 산화물층(121a)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 및 알루미늄(Al) 으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금의 산화물로 형성될 수 있다.
이하, 도 10 내지 도 12를 참조하여, 본 발명의 제6 실시예에 따른 자기 터널 접합 소자에 대해 설명한다. 도 10은 본 발명의 제6 실시예에 따른 자기 접합 소자의 개략도이다. 도 11은 본 발명의 제6 실시예에 따른 자기 접합 소자에 인가되는 표류 자기장을 개략적으로 나타낸 것이며, 도 12는 제6 실시예의 변형예이다. 본 발명의 제1 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면 부호를 사용하며, 해당 구성요소에 대한 자세한 설명은 생략한다. 본 발명의 제6 실시예에 따른 자기 터널 접합 소자는 자기장 조절층(560)이 본 발명의 제1 실시예와 상이하게 형성된다.
도 10을 참조하면, 자기장 조절층(560)은 막면에 대하여 수직 방향의 자기 이방성을 가진다. 자기장 조절층(560)은 제1 자성층(120)과 반평행하게 자화될 수 있으며, 자화 방향이 고정될 수 있다. 즉, 제2 방향으로 자화 방향이 고정될 수 있다.
제1 자성층(120)은 강자성체로 형성될 수 있다. 예를 들어, 비정질계 희토류 원소 합금, 자성 금속(ferromagnetic metal, FM)과 비자성 금속(nonmagnetic matal, NM)이 교대로 적층된 다층 박막, L10형 결정구조를 갖는 합금 또는 코발트계 합금 등을 사용할 수 있다. 이들의 구체적인 예는 상술한 바와 같으므로 여기서는 자세한 설명을 생략한다.
도 11을 참조하면, 자기장 조절층(560)은 제2 자성층(140)에 인가되는 표류 자기장을 감소 또는 상쇄시킬수 있다. 이에 대해 보다 구체적으로 살펴본다. 제1 자성층(120)과 자기장 조절층(560)은 자성체이므로 가장자리에서 표류 자기장(
Figure pat00035
,
Figure pat00036
)이 발생할 수 있다. 자기장 조절층(560)으로부터 발생한 표류 자기장(
Figure pat00037
)은 제2 방향으로 제2 자성층(140)에 인가되고, 제1 자성층(120)으로부터 발생한 표류 자기장(
Figure pat00038
)은 제1 방향으로 제2 자성층(140)에 인가될 수 있다. 이 때,
Figure pat00039
과
Figure pat00040
는 방향이 반대이므로 표류 자기장이 상쇄될 수 있으며,
Figure pat00041
과
Figure pat00042
의 크기가 동일 또는 유사하다면 표류 자기장은 완전히 상쇄될 수 있다.
본 실시예에서 배리어층(150)의 두께(H1)는 10 Å 이상일 수 있다. 구체적으로, 10 Å 내지 50 Å 일 수 있으며, 보다 구체적으로, 20 Å 내지 50 Å의 두께일 수 있다. 상기 범위의 두께에서 배리어층(150)은 제2 자성층(140)과 자기장 조절층(560)을 자기적으로 분리시키는 한편, 표류 자기장을 감소시킨다.
도 12를 참조하면, 배리어층(250)은 본 발명의 제2 실시예와 동일하게 금속 산화물층(252)과 층간 금속층(251)의 적층 구조로 형성될 수 있다. 또한, 도면에는 도시하지 않았으나, 씨드층(121)은 제4 실시예와 동일하게 제1 금속층(421a), 중간층(421b), 제2 금속층(421c)이 순차적으로 적층된 구조일 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 자기 터널 접합 소자는 자기장 조절층(160, 560)에 의해 표류 자기장이 상쇄 또는 감소될 수 있다. 또한, 배리어층(150, 250)으로 인해 자기장 조절층(160, 560)이 제2 자성층(140)에 자기적으로 영향을 미치지 않는다.
이하, 도 13을 참조하여, 본 발명의 실시예들에 따른 자기 터널 접합 소자가 적용된 자기 메모리 소자(Magnetic Random Access Meory: MRAM)에 대해 설명한다. 도 13은 본 발명의 실시예들에 따른 자기 터널 접합 소자를 포함하는 자기 메모리 소자의 단면도이다. 도 13에 도시된 자기 메모리 소자는 STT(Spin Transfer Torque) 자기 메모리 소자이다. STT 자기 메모리 소자는 정렬된 스핀 방향을 지닌 높은 밀도의 전류가 자성체에 입사할 경우에 자성체의 자화 방향이 전류의 스핀 방향과 일치하지 않으면 전류의 스핀 방향으로 정렬하려는 현상을 이용한다. STT 자기 메모리 소자는 디짓(digit) 라인을 필요로 하지 않으므로, 자기 메모리 소자의 소형화가 가능하다.
도 13을 참조하면, 기판(10)의 일정 영역에 억세스 소자가 배치된다.
기판(10)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판 또는 디스플레이용 유리 기판 등일 수도 있고, SOI(Semiconductor On Insulator) 기판일 수도 있다. 상기 억세스 소자는 모스 트랜지스터일 수 있다. 이 경우에 억세스 트랜지스터는 기판(10)의 일정 영역에 형성된 소자분리막(11)에 의해 한정되는 활성영역에 배치된다. 구체적으로, 상기 억세스 트랜지스터는 상기 활성영역 내에 배치되고, 서로 이격된 소스 영역(13) 및 드레인 영역(12)을 포함하며, 소스 영역(13) 및 드레인 영역(12) 사이의 채널 영역의 상부에 형성된 게이트 전극(22)을 포함할 수 있다. 게이트 전극(22)은 상기 활성영역의 상부를 가로지르도록 연장되어 워드라인의 역할을 할 수 있다. 게이트 전극(22)은 게이트 절연막(21)에 의해 상기 활성영역으로부터 절연된다.
상기 억세스 트랜지스터를 갖는 기판(10)의 상부에 제1 층간 절연막(20)이 형성되며, 소스 영역(13)에 대응하는 제1 층간 절연막(20)의 일정 영역 상에 소스 라인(32)이 배치된다. 소스 라인(32)은 게이트 전극(22)과 동일한 방향으로 연장되도록 형성될 수 있다. 도 13에서는 인접하는 억세스 트랜지스터 간에 소스 영역(13)을 공유하는 것을 도시하였으나, 본 발명은 이에 한정되지 않으며, 인접하는 억세스 트랜지스터 간에 소스 영역 및 드레인 영역을 공유하지 않을 수도 있다.
제1 층간 절연막(20) 내에는 소스 라인 콘택(24) 및 랜딩 콘택(23)이 형성된다. 소스 라인 콘택(24)은 소스 라인(32)과 소스 영역(13)을 전기적으로 연결하고, 랜딩 콘택(23)은 드레인 영역(12) 상에 형성되어 드레인 영역(12)과 전기적으로 연결된다.
소스 라인(32)이 배치된 제1 층간 절연막(20) 상에 제2 층간 절연막(30)이 형성된다. 제2 층간 절연막(30) 내에는 랜딩 콘택(24)과 전기적으로 연결되는 하부전극 콘택(31)이 형성된다.
제2 층간 절연막(30) 상에 본 발명의 실시예들에 따른 자기 터널 접합 소자(100)가 배치된다. 자기 터널 접합 소자(100)는 상술한 바와 동일하므로, 구체적인 설명은 생략하기로 한다.
자기 터널 접합 소자(100)와 드레인 영역(12)은 랜딩 콘택(23) 및 하부전극 콘택(31)을 통하여 전기적으로 연결된다.
자기 터널 접합 소자(100)가 배치된 기판(10) 상에 제3 층간 절연막(40)이 형성된다. 제3 층간 절연막(40) 상에 게이트 전극(22)과 교차하도록 비트 라인(50)이 배치된다. 비트 라인(50)과 자기 터널 접합 소자(100)는 상부전극 콘택(41)를 통하여 전기적으로 연결된다.
제1, 제2 및 제3 층간 절연막(20, 30, 40)은 예를 들어, 실리콘 산화막 또는 실리콘 산질화막 등으로 형성될 수 있다. 랜딩 콘택(23), 소스 라인 콘택(24), 소스 라인(32), 하부전극 콘택(31), 상부전극 콘택(41), 비트 라인(50)은 예를 들어, W, Ru, Ta, Cu, Al, 또는 도핑된 폴리실리콘 등을 이용하여 형성할 수 있다.
비트 라인(50) 상에는 주변회로부(미도시)의 회로들과의 전기적 연결을 위한 금속 배선들이 더 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110: 기판 120: 제1 자성층
130: 절연층 140: 제2 자성층
150: 배리어층 160: 자기장 조절층

Claims (10)

  1. 절연층을 매개로 상하로 형성되고, 수직 자기 이방성을 가지는 제1 자성층 및 제2 자성층;
    상기 제2 자성층 상에 형성되고, 수직 자기 이방성을 가지는 자기장 조절층; 및
    상기 자기장 조절층과 상기 제2 자성층의 사이에 형성된 배리어층을 포함하고,
    상기 제2 자성층과 상기 자기장 조절층이 자기적으로 상호 분리되어 있는 자기 터널 접합 소자.
  2. 제1항에 있어서,
    상기 배리어층의 두께가 10 Å 이상인 자기 터널 접합 소자.
  3. 제1항에 있어서,
    상기 배리어층이 금속 산화물층 및 상기 금속 산화물층 상에 형성된 층간 금속층을 포함하는 적층구조인 자기 터널 접합 소자.
  4. 제3항에 있어서,
    상기 층간 금속층 및 상기 금속 산화물층이 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg) 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금을 포함하는 자기 터널 접합 소자.
  5. 제1항에 있어서,
    상기 제2 자성층의 두께가 15 Å 이상인 자기 터널 접합 소자.
  6. 제1항에 있어서,
    상기 자기장 조절층이 제3 자성층, 제4 자성층 및 상기 제3 자성층 및 상기 제4 자성층 사이에 형성된 제1 비자성층을 포함하고, 상기 제3 자성층과 상기 제4 자성층이 반자성으로 결합하는 자기 터널 접합 소자.
  7. 제6항에 있어서,
    상기 제4 자성층이 상기 제3 자성층보다 두껍게 형성되는 자기 터널 접합 소자.
  8. 제1항에 있어서,
    상기 제1 자성층 상에 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 단독 또는 이들의 합금을 포함하는 씨드층이 형성된 자기 터널 접합 소자.
  9. 제8항에 있어서,
    상기 씨드층 상에 수직 자기 이방성을 가지며, 상기 제1 자성층과 자화 방향이 동일한 제5 자성층이 형성된 자기 터널 접합 소자.
  10. 수직 자기 이방성을 가지며, 자화방향이 고정된 제1 자성층;
    수직 자기 이방성을 가지며, 자화방향이 변화가능한 제2 자성층;
    상기 제1 자성층 및 상기 제2 자성층의 사이에 형성된 절연층;
    상기 제2 자성층의 상에 형성된 자기장 조절층; 및
    상기 자기장 조절층과 상기 제2 자성층 사이에 형성되고, 상기 제2 자성층이 상기 자기장 조절층과 독립적으로 자화되도록 상기 제2 자성층에 수직 이방성을 부여하는 배리어층을 포함하는 자기 터널 접합 소자.
KR1020110047416A 2011-05-19 2011-05-19 자기 터널 접합 소자 KR101849677B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110047416A KR101849677B1 (ko) 2011-05-19 2011-05-19 자기 터널 접합 소자
US13/475,520 US8772887B2 (en) 2011-05-19 2012-05-18 Magnetic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110047416A KR101849677B1 (ko) 2011-05-19 2011-05-19 자기 터널 접합 소자

Publications (2)

Publication Number Publication Date
KR20120129265A true KR20120129265A (ko) 2012-11-28
KR101849677B1 KR101849677B1 (ko) 2018-04-19

Family

ID=47174327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110047416A KR101849677B1 (ko) 2011-05-19 2011-05-19 자기 터널 접합 소자

Country Status (2)

Country Link
US (1) US8772887B2 (ko)
KR (1) KR101849677B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150015601A (ko) * 2013-07-31 2015-02-11 한양대학교 산학협력단 메모리 소자
KR20150134994A (ko) * 2014-05-23 2015-12-02 삼성전자주식회사 자기 소자
WO2016148391A1 (ko) * 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
KR20170044337A (ko) * 2015-10-15 2017-04-25 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
KR20170044578A (ko) * 2015-10-15 2017-04-25 삼성전자주식회사 Mtj 구조물 및 이를 포함하는 자기 저항 메모리 장치
KR20200030309A (ko) * 2018-09-12 2020-03-20 한국과학기술연구원 자성 구동 라인을 포함하는 랩온어칩

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627061B2 (en) 2013-03-04 2017-04-18 SK Hynix Inc. Electronic device having resistance element
KR102008412B1 (ko) * 2013-03-04 2019-08-08 에스케이하이닉스 주식회사 반도체 장치 및 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR20160019253A (ko) * 2014-08-11 2016-02-19 에스케이하이닉스 주식회사 전자 장치
US9564580B2 (en) 2014-12-29 2017-02-07 International Business Machines Corporation Double synthetic antiferromagnet using rare earth metals and transition metals
US9842989B2 (en) * 2015-02-27 2017-12-12 Globalfoundries Singapore Pte. Ltd. Magnetic memory with high thermal budget
US10580964B2 (en) 2015-03-18 2020-03-03 Industry-University Cooperation Foundation Hanyang University Memory device
US10128309B2 (en) 2015-03-27 2018-11-13 Globalfoundries Singapore Pte. Ltd. Storage layer for magnetic memory with high thermal stability
KR20160122916A (ko) * 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10297745B2 (en) 2015-11-02 2019-05-21 Globalfoundries Singapore Pte. Ltd. Composite spacer layer for magnetoresistive memory
KR20170064018A (ko) * 2015-11-30 2017-06-09 에스케이하이닉스 주식회사 전자 장치
KR101874171B1 (ko) * 2016-03-24 2018-08-03 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) * 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US11737368B2 (en) * 2019-03-27 2023-08-22 Intel Corporation Magnetic memory devices and methods of fabrication

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2871670B1 (ja) * 1997-03-26 1999-03-17 富士通株式会社 強磁性トンネル接合磁気センサ、その製造方法、磁気ヘッド、および磁気記録／再生装置
US6794695B2 (en) * 2002-04-29 2004-09-21 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having a magnetic field sink layer
JP2004071897A (ja) 2002-08-07 2004-03-04 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP4423658B2 (ja) * 2002-09-27 2010-03-03 日本電気株式会社 磁気抵抗素子及びその製造方法
JP4863151B2 (ja) * 2003-06-23 2012-01-25 日本電気株式会社 磁気ランダム・アクセス・メモリとその製造方法
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
JP2009081315A (ja) * 2007-09-26 2009-04-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2009187602A (ja) * 2008-02-04 2009-08-20 Fujitsu Ltd ビットパターン記録媒体の情報再生方法及び装置
US8110299B2 (en) * 2009-02-27 2012-02-07 Seagate Technology Llc Granular perpendicular media interlayer for a storage device
JP2010016408A (ja) 2009-10-19 2010-01-21 Toshiba Corp 磁気抵抗素子及び磁気メモリ
US8324697B2 (en) * 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150015601A (ko) * 2013-07-31 2015-02-11 한양대학교 산학협력단 메모리 소자
KR20150134994A (ko) * 2014-05-23 2015-12-02 삼성전자주식회사 자기 소자
WO2016148391A1 (ko) * 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
KR20170044337A (ko) * 2015-10-15 2017-04-25 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
KR20170044578A (ko) * 2015-10-15 2017-04-25 삼성전자주식회사 Mtj 구조물 및 이를 포함하는 자기 저항 메모리 장치
KR20200030309A (ko) * 2018-09-12 2020-03-20 한국과학기술연구원 자성 구동 라인을 포함하는 랩온어칩

Also Published As

Publication number Publication date
US20120292724A1 (en) 2012-11-22
KR101849677B1 (ko) 2018-04-19
US8772887B2 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
KR101849677B1 (ko) 자기 터널 접합 소자
US10651369B2 (en) Magnetoresistive element and magnetic memory
US8456898B2 (en) Magnetic element having perpendicular anisotropy with enhanced efficiency
US10340445B2 (en) PSTTM device with bottom electrode interface material
US8374025B1 (en) Spin-transfer torque magnetic random access memory (STTMRAM) with laminated free layer
US20120241878A1 (en) Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
US11296276B2 (en) Memory device based on multi-bit perpendicular magnetic tunnel junction
CN107534081B (zh) 存储器件
CN107454986B (zh) 存储器件
KR101636492B1 (ko) 메모리 소자
KR20150015602A (ko) 메모리 소자
JP2016100415A (ja) 磁気抵抗素子および磁気メモリ
US20190229259A1 (en) Memory device
KR20200060090A (ko) 메모리 소자
CN107735874B (zh) 存储器件
KR20170093546A (ko) 메모리 소자
US11968907B2 (en) Magnetoresistive memory device including a magnetoresistance amplification layer
US11456411B2 (en) Method for fabricating magnetic tunneling junction element with a composite capping layer
US20210020215A1 (en) Magnetic tunneling junction element with a composite capping layer and magnetoresistive random access memory device using the same
KR20220008454A (ko) 자기 메모리 장치 및 그 제조 방법
KR101956976B1 (ko) 메모리 소자
US12108684B2 (en) Magnetic tunneling junction element with a composite capping layer and magnetoresistive random access memory device using the same
KR101956977B1 (ko) 메모리 소자
KR101933268B1 (ko) 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant