KR20220008454A - 자기 메모리 장치 및 그 제조 방법 - Google Patents

자기 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20220008454A
KR20220008454A KR1020200086510A KR20200086510A KR20220008454A KR 20220008454 A KR20220008454 A KR 20220008454A KR 1020200086510 A KR1020200086510 A KR 1020200086510A KR 20200086510 A KR20200086510 A KR 20200086510A KR 20220008454 A KR20220008454 A KR 20220008454A
Authority
KR
South Korea
Prior art keywords
layer
oxide
free
oxide layer
free layer
Prior art date
Application number
KR1020200086510A
Other languages
English (en)
Inventor
신희주
박상환
오세충
김기웅
서현우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200086510A priority Critical patent/KR20220008454A/ko
Priority to US17/202,648 priority patent/US11735241B2/en
Priority to CN202110740750.2A priority patent/CN113937215A/zh
Publication of KR20220008454A publication Critical patent/KR20220008454A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H01L45/145—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/30—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers characterised by the composition of the intermediate layers, e.g. seed, buffer, template, diffusion preventing, cap layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01L45/1233—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

제품 신뢰성, 성능 및 산포가 개선된 자기 메모리 장치 및 그 제조 방법이 제공된다. 자기 메모리 장치는, 고정층, 자유층, 상기 고정층과 상기 자유층 사이의 터널 배리어층, 상기 자유층을 사이에 두고 상기 터널 배리어층으로부터 이격되며, 제1 물질의 산화물을 포함하고, 0.3Å 내지 2.0Å의 두께를 갖는 제1 산화층, 및 상기 제1 산화층을 사이에 두고 상기 자유층으로부터 이격되며, 제2 물질의 산화물을 포함하고, 0.1Å 내지 5.0Å의 두께를 갖는 제2 산화층을 포함하고, 상기 제1 물질의 제1 산소 친화도는 상기 제2 물질의 제2 산소 친화도보다 크다.

Description

자기 메모리 장치 및 그 제조 방법{MAGNETIC MEMORY DEIVCE AND METHOD FOR FABRICATING THE SAME}
본 발명은 자기 메모리 장치 및 그 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 자유층에 계면 수직 자기 이방성(i-PMA)을 유도하는 산화층을 포함하는 자기 메모리 장치 및 그 제조 방법에 관한 것이다.
전자 기기가 고속화 및 저전력화됨에 따라, 이에 내장되는 메모리 장치 또한 빠른 읽기/쓰기 동작 및 낮은 동작 전압을 요구하고 있다. 이러한 요구를 충족하는 메모리 장치로 자기 메모리 장치(Magnetic memory device)가 연구되고 있다. 자기 메모리 장치는 비휘발성이며, 고속 동작이 가능하여 차세대 메모리로 각광받고 있다.
한편, 자기 메모리 소자가 점점 고집적화됨에 따라, 스핀 전달 토크(STT; Spin Transfer Torque) 현상을 이용하여 정보를 저장하는 STT-MRAM이 연구되고 있다. STT-MRAM은 자기 터널 접합 소자에 직접 전류를 인가함으로써 자화 반전을 유도하여 정보를 저장할 수 있다. 고집적화된 STT-MRAM은 고속 동작 및 저전류 동작을 요구한다.
본 발명이 해결하고자 하는 기술적 과제는 제품 신뢰성, 성능 및 산포가 개선된 자기 메모리 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 제품 신뢰성, 성능 및 산포가 개선된 자기 메모리 장치의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 자기 메모리 장치는, 고정층, 자유층, 상기 고정층과 상기 자유층 사이의 터널 배리어층, 상기 자유층을 사이에 두고 상기 터널 배리어층으로부터 이격되며, 제1 물질의 산화물을 포함하고, 0.3Å 내지 2.0Å의 두께를 갖는 제1 산화층, 및 상기 제1 산화층을 사이에 두고 상기 자유층으로부터 이격되며, 제2 물질의 산화물을 포함하고, 0.1Å 내지 5.0Å의 두께를 갖는 제2 산화층을 포함하고, 상기 제1 물질의 제1 산소 친화도는 상기 제2 물질의 제2 산소 친화도보다 크다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 자기 메모리 장치는, 고정층, 자유층, 상기 고정층과 상기 자유층 사이의 터널 배리어층, 상기 자유층을 사이에 두고 상기 터널 배리어층으로부터 이격되며, 칼슘(Ca), 스트론튬(Sr), 마그네슘(Mg), 하프늄(Hf), 지르코늄(Zr) 및 알루미늄(Al) 중 적어도 하나를 포함하는 제1 물질을 포함하는 제1 산화층, 및 상기 제1 산화층을 사이에 두고 상기 자유층으로부터 이격되며, 상기 제1 물질과 다른 제2 물질을 포함하는 제2 산화층을 포함하고, 상기 제1 물질의 제1 산소 친화도는 상기 제2 물질의 제2 산소 친화도보다 크다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 자기 메모리 장치는, 고정층, 자유층, 상기 고정층과 상기 자유층 사이의 터널 배리어층, 상기 자유층을 사이에 두고 상기 터널 배리어층으로부터 이격되며, 제1 금속 산화물을 포함하는 제1 산화층, 및 상기 제1 산화층을 사이에 두고 상기 자유층으로부터 이격되며, 상기 제1 금속 산화물과 다른 제2 금속 산화물을 포함하는 제2 산화층을 포함하고, 상기 제1 금속 산화물의 제1 산화물 분해 전위는 상기 제2 금속 산화물의 제2 산화물 분해 전위보다 크다.
상기 다른 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 자기 메모리 장치의 제조 방법은, 기판 상에 고정층을 형성하고, 상기 고정층 상에 터널 배리어층을 형성하고, 상기 터널 배리어층 상에 자유층을 형성하고, 상기 자유층 상에, 제1 물질의 산화물을 포함하는 제1 산화층을 형성하고, 상기 제1 산화층 상에, 제2 물질의 산화물을 포함하는 제2 산화층을 형성하는 것을 포함하되, 상기 제1 물질의 제1 산소 친화도는 상기 제2 물질의 제2 산소 친화도보다 크다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 자기 메모리 장치의 예시적인 블록도이다.
도 2는 몇몇 실시예에 따른 자기 메모리 장치의 셀 어레이의 예시적인 회로도이다.
도 3 및 도 4는 몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자를 설명하기 위한 개략적인 단면도들이다.
도 5 내지 도 8은 몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자를 설명하기 위한 개략적인 다양한 단면도들이다.
도 9는 몇몇 실시예에 따른 자기 메모리 장치를 설명하기 위한 개략적인 단면도이다.
도 10 내지 도 14는 몇몇 실시예에 따른 자기 메모리 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
이하에서, 도 1 내지 도 9를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예들에 따른 자기 터널 접합 소자 및 자기 메모리 장치를 설명한다.
도 1은 몇몇 실시예에 따른 자기 메모리 장치의 예시적인 블록도이다.
도 1을 참조하면, 몇몇 실시예에 따른 자기 메모리 장치는 셀 어레이(1; Cell Array), 행 디코더(2; Row Decoder), 열 디코더(3; Column Decoder), 읽기/쓰기 회로(4; Read/Write Circuit) 및 제어 로직(5; Control Logic)을 포함한다.
셀 어레이(1)는 복수의 워드 라인들 및 복수의 비트 라인들을 포함할 수 있다. 상기 워드 라인들과 상기 비트 라인들이 교차하는 지점들에 메모리 셀들이 연결될 수 있다. 셀 어레이(1)에 관하여는 도 2를 참조하여 보다 구체적으로 후술한다.
행 디코더(2)는 상기 워드 라인들을 통해 셀 어레이(1)와 연결될 수 있다. 행 디코더(2)는 외부로부터 입력된 어드레스를 디코딩하여 복수 개의 상기 워드 라인들 중 하나를 선택할 수 있다.
열 디코더(3)는 상기 비트 라인들을 통해 셀 어레이(1)와 연결될 수 있다. 열 디코더(3)는 외부로부터 입력된 어드레스를 디코딩하여 복수 개의 상기 비트 라인들 중 하나를 선택할 수 있다. 열 디코더(3)에 의해 선택된 상기 비트 라인은 읽기/쓰기 회로(4)에 연결될 수 있다.
읽기/쓰기 회로(4)는 제어 로직(5)의 제어에 따라 선택된 메모리 셀을 액세스하기 위한 비트 라인 바이어스를 제공할 수 있다. 예를 들어, 읽기/쓰기 회로(4)는 입력되는 데이터를 메모리 셀에 기입하거나 판독하기 위하여 상기 선택된 비트 라인에 비트 라인 바이어스를 제공할 수 있다.
제어 로직(5)은 외부로부터 제공된 명령(command) 신호에 따라, 상기 자기 메모리 장치를 제어하는 제어 신호들을 출력할 수 있다. 제어 로직(5)으로부터 출력된 상기 제어 신호들은 읽기/쓰기 회로(4)를 제어할 수 있다.
도 2는 몇몇 실시예에 따른 자기 메모리 장치의 셀 어레이의 예시적인 회로도이다. 도 3 및 도 4는 몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자를 설명하기 위한 개략적인 단면도들이다. 참고적으로, 도 3 및 도 4는 STT-MRAM(Spin Transfer Torque Magnetic Random Access Memory)을 구성하는 자기 메모리 장치를 예시한다.
도 2를 참조하면, 셀 어레이(1)는 복수 개의 비트 라인(BL)들, 복수 개의 워드 라인(WL)들 및 복수 개의 단위 메모리 셀(MC)들을 포함한다.
워드 라인(WL)들은 제1 방향으로 연장될 수 있다. 비트 라인(BL)들은 상기 제1 방향과 교차하는 제2 방향으로 연장되어 워드 라인(WL)들과 교차할 수 있다.
단위 메모리 셀(MC)들은 2차원적으로 또는 3차원적으로 배열될 수 있다. 각각의 단위 메모리 셀(MC)은 서로 교차하는 워드 라인(WL)들과 비트 라인(BL)들의 교차점들에 연결될 수 있다. 이에 따라, 워드 라인(WL)들에 연결된 각각의 단위 메모리 셀(MC)들은, 비트 라인(BL)들에 의해 읽기/쓰기 회로(예를 들어, 도 1의 40)에 연결될 수 있다. 각각의 단위 메모리 셀(MC)은 자기 터널 접합 소자(ME) 및 선택 소자(SE)를 포함할 수 있다.
자기 터널 접합 소자(ME)는 비트 라인(BL)과 선택 소자(SE) 사이에 연결될 수 있고, 선택 소자(SE)는 자기 터널 접합 소자(ME)와 워드 라인(WL) 사이에 연결될 수 있다. 자기 터널 접합 소자(ME)는 고정층(pinned layer; 예를 들어, 도 3의 210), 자유층(free layer; 예를 들어, 도 3의 230) 및 터널 배리어층(tunnel barrier layer; 예를 들어, 도 3의 220)을 포함할 수 있다.
선택 소자(SE)는 자기 터널 접합 소자(ME)를 지나는 전하의 흐름을 선택적으로 제어하도록 구성될 수 있다. 예를 들어, 선택 소자(SE)는 다이오드(diode), PNP 바이폴라 트랜지스터(PNP bipolar transistor), NPN 바이폴라 트랜지스터(NPN bipolar transistor), NMOS 전계 효과 트랜지스터(NMOS field effect transistor), 및 PMOS 전계 효과 트랜지스터(PMOS field effect transistor) 중 적어도 하나를 포함할 수 있다. 선택 소자(SE)가 3단자 소자인 바이폴라 트랜지스터 또는 MOS 전계 효과 트랜지스터로 구성되는 경우에, 추가적인 배선(예를 들어, 소오스 라인(source line))이 선택 소자(SE)에 연결될 수 있다.
도 3 및 도 4를 참조하면, 몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자는 고정층(210), 자유층(230), 터널 배리어층(220), 제1 산화층(240) 및 제2 산화층(250)을 포함한다.
고정층(210)은 고정된 자화 방향을 가질 수 있다. 예를 들어, 고정층(210)의 자화 방향은 그를 통과하는 프로그램 전류에 관계없이 고정될 수 있다.
고정층(210)은 강자성체(ferromagnetic substance)를 포함할 수 있다. 예를 들어, 고정층(210)은 비정질계 희토류 원소 합금, 자성 금속(FM; ferromagnetic metal)과 비자성 금속(NM; nonmagnetic matal)이 교대로 적층된 다층 박막, L10형 결정 구조를 갖는 합금, 코발트계 합금 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 비정질계 희토류 원소 합금은 예를 들어, TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCo 등의 합금을 포함할 수 있다. 상기 자성 금속과 비자성 금속이 교대로 적층된 다층 박막은 예를 들어, Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu 등의 다층 박막을 포함할 수 있다. 상기 L10형 결정 구조를 갖는 합금은 예를 들어, Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50 등의 합금을 포함할 수 있다. 상기 코발트계 합금은 예를 들어, CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB 등의 합금을 포함할 수 있다. 예시적으로, 이하에서 고정층(210)은 CoFeB를 포함하는 것으로 설명한다.
몇몇 실시예에서, 고정층(210)은 수직 자기 이방성(PMA; perpendicular magnetic anisotropy)을 가질 수 있다. 즉, 고정층(210)은 고정층(210)의 연장 방향에 수직인 방향으로 자화 용이축(magnetization easy axis)을 가질 수 있다. 도 3의 단방향 화살표(A)는 고정층(210)의 자화 방향이 수직으로 고정되어 있음을 나타낸다.
자유층(230)은 변동 가능한 자화 방향을 가질 수 있다. 예를 들어, 자유층(230)의 자화 방향은 그를 통과하는 프로그램 전류에 따라 가변적일 수 있다. 몇몇 실시예에서, 자유층(230)의 자화 방향은 스핀 전달 토크(STT; Spin Transfer Torque)에 의해 변할 수 있다.
자유층(230)은 적어도 하나의 자성 원소를 포함할 수 있다. 상기 자성 원소는 예를 들어, 자유층(230)은 철(Fe), 니켈(Ni) 및 코발트(Co) 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 자유층(230)은 수직 자기 이방성(PMA)을 가질 수 있다. 즉, 자유층(230)은 자유층(230)의 연장 방향에 수직인 방향으로 자화 용이축을 가질 수 있다. 도 3의 양방향 화살표(B)는 자유층(230)의 자화 방향이 고정층(210)의 자화 방향에 대하여 평행(parallel)하게 자화되거나 역평행(antiparallel)하게 자화될 수 있음을 나타낸다.
몇몇 실시예에서, 자유층(230)은 산소와 결합하여 계면 수직 자기 이방성(i-PMA; interfacial perpendicular magnetic anisotropy)을 유도할 수 있는 자성 원소를 포함할 수 있다. 상기 자성 원소는 예를 들어, 철(Fe)일 수 있다. 예시적으로, 이하에서 자유층(230)은 CoFe 또는 CoFeB를 포함하는 것으로 설명한다.
몇몇 실시예에서, 자유층(230)은 결정 구조를 가질 수 있다. 예를 들어, 자유층(230)의 적어도 일부는 체심 입방 결정 구조(BCC(body-centered cubic) crystal structure)를 가질 수 있다.
터널 배리어층(220)은 고정층(210)과 자유층(230) 사이에 개재될 수 있다. 터널 배리어층(220)은 고정층(210)과 자유층(230) 사이에서 양자 기계적 터널링(quantum mechanical tunneling)을 발생시키는 절연 터널 장벽(insulated tunnel barrier)으로 기능할 수 있다.
터널 배리어층(220)은 예를 들어, 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3), 실리콘 산화물(SiO2), 탄탈럼 산화물(Ta2O5), 실리콘 질화물(SiN), 알루미늄 질화물(AlN) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 예시적으로, 이하에서 터널 배리어층(220)은 면심 입방 결정 구조(FCC(face-centered cubic) crystal structure, 또는 염화나트륨(NaCl) 결정 구조)를 갖는 마그네슘 산화물을 포함하는 것으로 설명한다.
고정층(210), 터널 배리어층(220) 및 자유층(230)을 포함하는 자기 터널 접합 소자는 그에 인가되는 전기적 신호(예를 들어, 프로그램 전류)에 의해 두 가지 저항 상태로 스위칭될 수 있는 가변 저항 소자로 기능할 수 있다. 예를 들어, 고정층(210)의 자화 방향과 자유층(230)의 자화 방향이 평행(parallel)일 때, 자기 터널 접합 소자는 낮은 저항값을 가지며 이를 데이터 '0'으로 저장할 수 있다. 반대로, 고정층(210)의 자화 방향과 자유층(230)의 자화 방향이 반평행(parallel)일 때, 자기 터널 접합 소자는 높은 저항값을 가지며 이를 데이터 '1'로 저장할 수 있다.
몇몇 실시예에서, 고정층(210), 터널 배리어층(220) 및 자유층(230)은 기판(100) 상에 차례로 적층될 수 있다. 기판(100)은 예를 들어, 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판 또는 디스플레이용 유리 기판 등일 수도 있고, SOI(Semiconductor On Insulator) 기판일 수도 있으나, 이에 제한되는 것은 아니다.
제1 산화층(240)은 자유층(230)을 사이에 두고 터널 배리어층(220)으로부터 이격될 수 있다. 예를 들어, 제1 산화층(240)은 자유층(230)의 상면을 덮을 수 있다. 제1 산화층(240)은 자유층(230)과 접촉할 수 있다.
제1 산화층(240)은 제1 물질의 산화물을 포함할 수 있다. 예를 들어, 제1 산화층(240)은 상기 제1 물질의 자연 산화물(native oxide)일 수 있다. 상기 제1 물질은 제1 산소 친화도(oxygen affinity)를 가질 수 있다. 상기 제1 물질은 예를 들어, 칼슘(Ca), 스트론튬(Sr), 베릴륨(Be), 마그네슘(Mg), 하프늄(Hf), 지르코늄(Zr), 바륨(Ba) 및 알루미늄(Al) 등의 금속, 상기 금속의 붕화물(예를 들어, 칼슘 붕화물(CaB), 알루미늄 붕화물(AlB), 지르코늄 붕화물(ZrB)), 탄탈럼 붕화물(TaB), 티타늄 붕화물(TiB) 및 탄탈럼 탄화물(TaC) 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
제2 산화층(250)은 제1 산화층(240)을 사이에 두고 자유층(230)으로부터 이격될 수 있다. 예를 들어, 제2 산화층(250)은 제1 산화층(240)의 상면을 덮을 수 있다. 몇몇 실시예에서, 제2 산화층(250)은 제1 자유층(230)과 접촉할 수 있다.
제2 산화층(250)은 제2 물질의 산화물을 포함할 수 있다. 예를 들어, 제2 산화층(250)은 상기 제2 물질의 자연 산화물(native oxide)일 수 있다. 상기 제2 물질은 상기 제2 산소 친화도를 가질 수 있다. 상기 제2 물질은 예를 들어, 티타늄(Ti), 탄탈럼(Ta), 갈륨(Ga), 바나듐(V), 아연(Zn), 망간(Mn) 및 나이오븀(Nb) 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 상기 제2 물질은 상기 제1 물질과 다를 수 있다.
제1 산화층(240)의 상기 제1 산소 친화도는 제2 산화층(250)의 상기 제2 산소 친화도보다 클 수 있다. 예를 들어, 상기 제1 물질의 산화물의 제1 산화물 분해 전위(oxide decomposition potential)는 상기 제2 물질의 산화물의 제2 산화물 분해 전위보다 클 수 있다. 여기서, 산화물 분해 전위란, 산화물에 대한 전기 분해(electrolysis)에서 측정된 분해 전위(decomposition potential)의 절대값을 의미한다.
하기 표 1은 1300K에서 몇몇 금속들에 대해 알려진 산화물 분해 전위를 나타낸다.
산화물 산화물 분해 전위(-E°) [V]
ZnO 1.052
V2O5 1.069
Ga2O3 1.146
VO2 1.302
Ta2O5 1.529
V2O3 1.544
VO 1.638
TiO2 1.822
Ti2O3 2.007
Al2O3 2.179
ZrO2 2.207
HfO2 2.274
MgO 2.376
SrO 2.459
CaO 2.590
예시적으로, 상기 제1 물질은 칼슘(Ca)일 수 있고, 상기 제2 물질은 탄탈럼(Ta)일 수 있다. 즉, 제1 산화층(240)은 칼슘 산화물(CaO)을 포함하고, 제2 산화층(250)은 탄탈럼 산화물(Ta2O5)을 포함할 수 있다. 상기 표 1을 참조하면, 1300K에서 칼슘(Ca)의 산화물 분해 전위(약 2.590V)는, 1300K에서 탄탈럼(Ta)의 산화물 분해 전위(약 1.529V)보다 크다. 이에 따라, 제1 산화층(240)의 제1 산소 친화도는 제2 산화층(250)의 제2 산소 친화도보다 클 수 있다.몇몇 실시예에서, 상기 제1 물질은 제1 금속일 수 있고, 상기 제2 물질은 상기 제1 금속과 다른 제2 금속일 수 있다. 예를 들어, 제1 산화층(240)은 제1 금속 산화물을 포함할 수 있고, 제2 산화층(250)은 상기 제1 금속 산화물과 다른 제2 금속 산화물을 포함할 수 있다. 이 때, 상기 제1 금속 산화물의 제1 산화물 분해 전위는 상기 제2 금속 산화물의 제2 산화물 분해 전위보다 클 수 있다.
몇몇 실시예에서, 1300K에서 상기 제1 금속 산화물의 제1 산화물 분해 전위는 2.1V 이상이고, 상기 제2 금속 산화물의 제2 산화물 분해 전위는 2.0V 이하일 수 있다.
몇몇 실시예에서, 상기 제1 금속 산화물은 칼슘(Ca), 스트론튬(Sr), 마그네슘(Mg), 하프늄(Hf), 지르코늄(Zr) 및 알루미늄(Al) 중 적어도 하나의 원소를 포함할 수 있다. 즉, 제1 산화층(240)은 칼슘 산화물(CaO), 스트론튬 산화물(SrO), 마그네슘 산화물(MgO), 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2) 및 알루미늄 산화물(AlO) 중 적어도 하나를 포함할 수 있다.
몇몇 실시예에서, 상기 제2 금속 산화물은 티타늄(Ti), 탄탈럼(Ta), 갈륨(Ga), 바나듐(V) 및 아연(Zn) 중 적어도 하나의 원소를 포함할 수 있다. 즉, 제2 산화층(250)은 티타늄 산화물(TiO2, Ti2O3), 탄탈럼 산화물(Ta2O5), 갈륨 산화물(Ga2O3), 바나듐 산화물(VO, V2O3, VO2, V2O5) 및 아연 산화물(ZnO) 중 적어도 하나를 포함할 수 있다.
제2 산화층(250)은 자유층(230)과 제1 산화층(240)의 계면에 산소 원자를 공급할 수 있다. 제2 산화층(250)으로부터 공급된 산소 원자들은 자유층(230)의 자성 원자들(예를 들어, 철(Fe) 원자들)과 결합하여 계면 수직 자기 이방성(i-PMA)을 유도할 수 있다. 예를 들어, 도 4에 도시된 것처럼, 자유층(230)은 제1 산화층(240)과 접촉하는 계면층(235)을 포함할 수 있다. 계면층(235)은 제2 산화층(250)으로부터 공급된 산소 원자들과 결합하여 계면 수직 자기 이방성(i-PMA)을 유도할 수 있다. 몇몇 실시예에서, 계면층(235)은 철-산소(Fe-O) 결합을 포함할 수 있다.
제1 산화층(240)은 제2 산화층(250)으로부터 자유층(230)에 공급되는 산소 원자들을 제어할 수 있다. 제1 산화층(240)은 제2 산화층(250)보다 큰 산소 친화도를 가지므로, 제1 산화층(240)은 자유층(230) 내부 및/또는 터널 배리어층(220)으로 산소 원자들이 과도하게 확산되는 것을 방지할 수 있다. 또한, 제1 산화층(240) 및 제2 산화층(250)은 서로 결합되어 산소 원자들이 자유층(230)에 균일하게 제공되도록 제어할 수 있다.
몇몇 실시예에서, 제1 산화층(240)의 두께(TH1)는 0.3Å 내지 2.0Å일 수 있다. 제1 산화층(240)의 두께(TH1)가 0.3Å 미만인 경우에, 제2 산화층(250)으로부터 자유층(230)에 공급되는 산소 원자들이 제어되지 못한다. 이에 따라, 자유층(230) 내부 및/또는 터널 배리어층(220)으로 산소 원자들이 과도하게 확산되어, 자기 터널 접합 소자의 특성(예를 들어, 리텐션(retention), 보자력(Hc), 저항-면적 곱(RA), TMR 비(Tunneling Magnetoresistance Ratio) 등)이 열화될 수 있다. 제1 산화층(240)의 두께(TH1)가 2.0Å을 초과하는 경우에, 자유층(230)에 충분한 산소 원자들이 공급되지 못한다. 이에 따라, 자유층(230)과 제1 산화층(240)의 계면에서 계면 수직 자기 이방성(i-PMA)이 충분히 유도될 수 없을 수 있다.
몇몇 실시예에서, 제2 산화층(250)의 두께(TH2)는 0.1Å 내지 5.0Å일 수 있다. 제2 산화층(250)의 두께(TH2)가 0.1Å 미만인 경우에, 자유층(230)에 충분한 산소 원자들이 공급되지 못한다. 이에 따라, 자유층(230)과 제1 산화층(240)의 계면에서 계면 수직 자기 이방성(i-PMA)이 충분히 유도될 수 없을 수 있다. 제2 산화층(250)의 두께(TH2)가 5.0Å을 초과하는 경우에, 스위칭 전류(switching current)가 과도하게 증가한다. 이에 따라, 자기 터널 접합 소자의 저전류 동작이 달성될 수 없을 수 있다.
자기 메모리 장치의 열 안정성(thermal stability)을 개선하기 위해, 자유층의 계면에 산소 원자를 공급함으로써 계면 수직 자기 이방성(i-PMA)이 유도될 수 있다. 그러나, 자유층 내부 및/또는 터널 배리어층으로 산소 원자들이 과도하게 확산되면, 자유층 및/또는 터널 배리어층의 산소 농도가 증가하여 자기 터널 접합 소자의 특성(예를 들어, 리텐션(retention), 보자력(Hc), 저항-면적 곱(RA), TMR 비(Tunneling Magnetoresistance Ratio) 등)이 열화되는 문제가 있다.
그러나, 몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자는, 자유층(230)의 계면에 공급되는 산소 원자들을 제어함으로써 자기 터널 접합 소자의 특성이 열화되는 것을 방지할 수 있다. 예를 들어, 상술한 것처럼, 제1 산화층(240)은 제2 산화층(250)보다 큰 산소 친화도를 가지므로, 제1 산화층(240)은 자유층(230) 내부 및/또는 터널 배리어층(220)으로 산소 원자들이 과도하게 확산되는 것을 방지할 수 있다. 이에 따라, 자기 터널 접합 소자의 특성 열화가 방지되어 제품 신뢰성 및 성능이 개선된 자기 메모리 장치가 제공될 수 있다.
또한, 몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자는, 자유층(230)과 제1 산화층(240)의 계면(예를 들어, 계면층(235))에서 균일한 계면 수직 자기 이방성(i-PMA)을 제공할 수 있다. 예를 들어, 제1 산화층(240) 및 제2 산화층(250)은 서로 결합되어 산소 원자들이 자유층(230)에 균일하게 제공되도록 제어할 수 있다. 이에 따라, 계면 수직 자기 이방성의 산포가 개선된 자기 메모리 장치가 제공될 수 있다.
몇몇 실시예에서, 제1 산화층(240)은 붕소(B)를 더 포함할 수 있다. 예를 들어, 제1 산화층(240)은 칼슘 붕화물(CaB), 알루미늄 붕화물(AlB), 지르코늄 붕화물(ZrB), 탄탈럼 붕화물(TaB) 및 티타늄 붕화물(TiB) 중 적어도 하나를 포함할 수 있다. 몇몇 실시예에서, 제1 산화층(240)의 붕화물 형성 에너지는 자유층(230)의 붕화물 형성 에너지보다 낮을 수 있다.
몇몇 실시예에서, 자유층(230)은 결정 부분과 비정질 부분을 포함할 수 있다. 예를 들어, 자유층(230)의 결정 부분은 터널 배리어층(220)에 인접할 수 있고, 자유층(230)의 비정질 부분은 제1 산화층(240)에 인접할 수 있다. 몇몇 실시예에서, 자유층(230)의 상기 비정질 부분(예를 들어, 계면층(235))의 붕소 농도는 자유층(230)의 상기 결정 부분(예를 들어, 자유층(230)의 중심부)의 붕소 농도보다 클 수 있다.
몇몇 실시예에서, 제1 산화층(240)의 (최대) 붕소 농도는 자유층(230)의 (최대) 붕소 농도보다 클 수 있다. 예를 들어, 제1 산화층(240)의 중심부의 붕소 농도는 자유층(230)의 상기 비정질 부분(예를 들어, 계면층(235))의 붕소 농도보다 클 수 있다.
몇몇 실시예에서, 자유층(230) 및/또는 제1 산화층(240)은 균일한 붕소 농도를 가질 수도 있다. 이 때, 제1 산화층(240)의 상기 균일한 붕소 농도는 자유층(230)의 상기 균일한 붕소 농도보다 클 수 있다. 몇몇 실시예에서, 자유층(230)은 붕소를 포함하지 않을 수도 있다.
몇몇 실시예에서, 자유층(230)의 붕소 농도는 30at% 이하이고, 제1 산화층(240)의 붕소 농도는 50at% 이하일 수 있다. 몇몇 실시예에서, 제2 산화층(250)은 붕소(B)를 포함하지 않을 수 있다.
몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자는 기판(100) 및 제1 배선(300)과 접속될 수 있다.
예를 들어, 기판(100) 상에 제1 층간 절연막(105)이 형성될 수 있다. 고정층(210), 터널 배리어층(220), 자유층(230), 제1 산화층(240) 및 제2 산화층(250)은 제1 층간 절연막(105) 상에 차례로 적층될 수 있다. 또한, 예를 들어, 제1 층간 절연막(105) 상에 제2 층간 절연막(205)이 형성될 수 있다. 제2 층간 절연막(205)은 제1 층간 절연막(105), 고정층(210), 터널 배리어층(220), 자유층(230), 제1 산화층(240) 및 제2 산화층(250)을 덮을 수 있다. 제1 배선(300)은 제2 층간 절연막(205) 상에 형성될 수 있다.
제1 층간 절연막(105) 및 제2 층간 절연막(205)은 각각 절연성 물질, 예를 들어, 실리콘 산화물 또는 실리콘 산질화물 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 자기 터널 접합 소자(예를 들어, 고정층(210))와 기판(100) 사이에 제1 콘택 플러그(190)가 형성될 수 있다. 제1 콘택 플러그(190)는 제1 층간 절연막(105)을 관통하여 기판(100)과 접속될 수 있다. 제1 콘택 플러그(190)는 예를 들어, 도핑된 반도체 물질(예컨대, 도핑된 실리콘), 금속(예컨대, 텅스텐, 알루미늄, 구리, 티타늄, 및/또는 탄탈럼), 도전성 금속 질화물(예컨대, 티타늄 질화물, 탄탈럼 질화물, 및/또는 텅스텐 질화물) 및 금속-반도체 화합물(예컨대, 금속 실리사이드) 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제1 층간 절연막(105) 상에 하부 전극(BE)이 형성될 수 있다. 예를 들어, 하부 전극(BE)은 고정층(210)의 하면을 덮을 수 있다. 하부 전극(BE)은 제1 콘택 플러그(190)와 접속될 수 있다. 이에 따라, 자기 터널 접합 소자(예를 들어, 고정층(210))은 하부 전극(BE) 및/또는 제1 콘택 플러그(190)를 통해 기판(100)과 접속될 수 있다.
하부 전극(BE)은 예를 들어, 도전성 금속 질화물 또는 금속을 포함할 수 있다. 몇몇 실시예에서, 하부 전극(BE)은 고정층(210)의 시드층(seed layer)으로 기능할 수 있다. 예를 들어, 고정층(210)이 L10형 결정 구조를 갖는 물질로 형성되는 경우에, 하부 전극(BE)은 면심 입방 결정 구조(또는 염화나트륨(Nacl) 결정 구조)를 갖는 도전성 금속 질화물(예컨대, 티타늄 질화물, 탄탈럼 질화물, 크롬 질화물 또는 바나듐 질화물)을 포함할 수 있다. 또는, 예를 들어, 고정층(210)이 조밀 육방 결정 구조를 갖는 경우에, 하부 전극(BE)은 조밀 육방 결정 구조를 갖는 도전 물질(예컨대, 루테늄)을 포함할 수 있다. 그러나, 이는 예시적인 것일 뿐이고, 하부 전극(BE)은 도전 물질(예컨대, 티타늄 또는 탄탈럼)을 포함할 수도 있다.
몇몇 실시예에서, 자기 터널 접합 소자(예를 들어, 제2 산화층(250))와 기판(100) 사이에 제2 콘택 플러그(290)가 형성될 수 있다. 제2 콘택 플러그(290)는 제2 층간 절연막(205)을 관통하여 제1 배선(300)과 접속될 수 있다. 제2 콘택 플러그(290)는 예를 들어, 도핑된 반도체 물질(예컨대, 도핑된 실리콘), 금속(예컨대, 텅스텐, 알루미늄, 구리, 티타늄, 및/또는 탄탈럼), 도전성 금속 질화물(예컨대, 티타늄 질화물, 탄탈럼 질화물, 및/또는 텅스텐 질화물) 및 금속-반도체 화합물(예컨대, 금속 실리사이드) 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제2 산화층(250) 상에 상부 전극(TE)이 형성될 수 있다. 예를 들어, 상부 전극(TE)은 제2 산화층(250)의 상면을 덮을 수 있다. 상부 전극(TE)은 제2 콘택 플러그(290)와 접속될 수 있다. 이에 따라, 자기 터널 접합 소자(예를 들어, 제2 산화층(250))은 상부 전극(TE) 및/또는 제2 콘택 플러그(290)를 통해 제1 배선(300)과 접속될 수 있다.
상부 전극(TE)은 예를 들어, 도전성 금속 질화물 또는 금속을 포함할 수 있다. 몇몇 실시예에서, 상부 전극(TE)은 제2 산화층(250)을 보호할 수 있다. 예를 들어, 상부 전극(TE)은 루테늄(Ru), 탄탈럼(Ta) 및 이들의 질화물 중 적어도 하나를 포함할 수 있다.
도 5 내지 도 8은 몇몇 실시예에 따른 자기 메모리 장치의 자기 터널 접합 소자를 설명하기 위한 개략적인 다양한 단면도들이다. 설명의 편의를 위해, 도 1 내지 도 4를 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 5를 참조하면, 몇몇 실시예에 따른 자기 메모리 장치는 시드층(215; seed layer)을 더 포함한다.
시드층(215)은 기판(100) 상에 형성될 수 있다. 몇몇 실시예에서, 시드층(215)은 고정층(210)의 하면을 덮을 수 있다. 시드층(215)은 고정층(210)을 사이에 두고 터널 배리어층(220)으로부터 이격될 수 있다.
시드층(215)은 고정층(210)의 시드층(seed layer)으로 기능할 수 있다. 예를 들어, 고정층(210)이 L10형 결정 구조를 갖는 물질로 형성되는 경우에, 시드층(215)은 면심 입방 결정 구조(또는 염화나트륨(Nacl) 결정 구조)를 갖는 도전성 금속 질화물(예컨대, 티타늄 질화물, 탄탈럼 질화물, 크롬 질화물 또는 바나듐 질화물)을 포함할 수 있다. 또는, 예를 들어, 고정층(210)이 조밀 육방 결정 구조를 갖는 경우에, 시드층(215)은 조밀 육방 결정 구조를 갖는 도전 물질(예컨대, 루테늄)을 포함할 수 있다.
몇몇 실시예에서, 시드층(215)은 탄탈럼(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 알루미늄(Al) 및 이들의 질화물 중 적어도 하나를 포함할 수 있다. 몇몇 실시예에서, 시드층(160)은 서로 다른 비자성 금속이 적층된 다층 박막으로 구성될 수도 있다. 예를 들어, 시드층(160)은 차례로 적층되는 제1 비자성층 및 제2 비자성층을 포함할 수 있다. 상기 제1 비자성층은 탄탈럼(Ta)을 포함할 수 있고, 상기 제2 비자성층은 백금(Pt)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
도 6을 참조하면, 몇몇 실시예에 따른 자기 메모리 장치에서, 자유층(230), 터널 배리어층(220) 및 고정층(210)은 기판(100) 상에 차례로 적층된다.
예를 들어, 제2 산화층(250), 제1 산화층(240), 자유층(230), 터널 배리어층(220) 및 고정층(210)은 제1 층간 절연막(105) 상에 차례로 적층될 수 있다.
몇몇 실시예에서, 제2 산화층(250)은 하부 전극(BE) 및/또는 제1 콘택 플러그(190)를 통해 기판(100)과 접속될 수 있다. 몇몇 실시예에서, 고정층(210)은 상부 전극(TE) 및/또는 제2 콘택 플러그(290)를 통해 제1 배선(300)과 접속될 수 있다.
도 7을 참조하면, 몇몇 실시예에 따른 자기 메모리 장치는 제1 캡핑층(260)을 더 포함한다.
제1 캡핑층(260)은 자기 터널 접합 소자 상에 형성될 수 있다. 몇몇 실시에에서, 제1 캡핑층(260)은 자기 터널 접합 소자의 상면을 덮을 수 있다. 예를 들어, 제1 캡핑층(260)은 제2 산화층(250)의 상면을 덮을 수 있다. 제1 캡핑층(260)은 제2 산화층(250)을 사이에 두고 제1 산화층(240)으로부터 이격될 수 있다.
제1 캡핑층(260)은 제2 산화층(250)을 보호하는 보호층으로 기능할 수 있다. 몇몇 실시예에서, 제1 캡핑층(260)은 금속 또는 금속 산화물을 포함할 수 있다. 상기 금속은 예를 들어, 코발트(Co), 니켈(Ni), 철(Fe), 탄탈럼(Ta), 텅스텐(W) 및 루테늄(Ru) 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 상기 금속 산화물은 예를 들어, 마그네슘 산화물(MgO), 마그네슘 알루미늄 산화물(MgAlO), 하프늄 산화물(HfO), 지르코늄 산화물(ZrO) 및 알루미늄 산화물(AlO) 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제2 콘택 플러그(290)는 제2 층간 절연막(205) 및 제1 캡핑층(260)을 관통하여 제2 산화층(250)과 접속될 수 있다.
도 8을 참조하면, 몇몇 실시예에 따른 자기 메모리 장치는 제2 캡핑층(270)을 더 포함한다.
제2 캡핑층(270)은 자기 터널 접합 소자 상에 형성될 수 있다. 몇몇 실시에에서, 제2 캡핑층(270)은 자기 터널 접합 소자의 측면 및 상면을 덮을 수 있다. 예를 들어, 제2 캡핑층(270)은 고정층(210), 터널 배리어층(220), 자유층(230), 제1 산화층(240) 및 제2 산화층(250)을 따라 컨포멀하게 연장될 수 있다. 보다 구체적으로, 제2 캡핑층(270)은 고정층(210)의 측면, 터널 배리어층(220)의 측면, 자유층(230)의 측면, 제1 산화층(240)의 측면, 제2 산화층(250)의 측면 및 제1 캡핑층(260)의 측면 및 상면을 덮을 수 있다.
몇몇 실시예에서, 제2 캡핑층(270)은 제1 층간 절연막(105)을 따라 더 연장될 수도 있다. 예를 들어, 제2 캡핑층(270)은 제1 층간 절연막(105)의 상면을 덮을 수도 있다.
제2 캡핑층(270)은 수분 또는 산화로부터 자기 터널 접합 소자를 보호하는 보호층으로 기능할 수 있다. 예를 들어, 제2 캡핑층(270)은 수분 또는 산화에 의해 자기 터널 접합 소자의 특성(예를 들어, 리텐션(retention), 보자력(Hc), 저항-면적 곱(RA), TMR 비(Tunneling Magnetoresistance Ratio) 등)이 열화되는 것을 방지할 수 있다. 제2 캡핑층(270)은 예를 들어, 실리콘 질화물을 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제2 층간 절연막(205)은 제2 캡핑층(270)을 덮을 수 있다.
몇몇 실시예에서, 제2 콘택 플러그(290)는 제2 층간 절연막(205), 제2 캡핑층(270) 및 제1 캡핑층(260)을 관통하여 제2 산화층(250)과 접속될 수 있다.
도 9는 몇몇 실시예에 따른 자기 메모리 장치를 설명하기 위한 개략적인 단면도이다. 설명의 편의를 위해, 도 1 내지 도 8을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다. 참고적으로, 도 9는 STT-MRAM을 구성하는 자기 메모리 장치를 예시한다.
도 9를 참조하면, 몇몇 실시예에 따른 자기 메모리 장치는 선택 소자(12, 13, 21, 22), 제1 자기 터널 접합 소자(ME1) 및 제2 자기 터널 접합 소자(ME2)를 포함한다. 선택 소자(12, 13, 21, 22)는 MOS 전계 효과 트랜지스터인 것으로 도시되었으나, 이는 예시적인 것일 뿐이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 도시된 것과 달리, 다이오드(diode) 또는 바이폴라 트랜지스터가 선택 소자를 구성할 수도 있다.
선택 소자(12, 13, 21, 22) 기판(100) 상에 형성될 수 있다. 몇몇 실시예에서, 선택 소자(12, 13, 21, 22)는 소오스 영역(13), 드레인 영역(12), 게이트 전극(22) 및 게이트 절연막(21)을 포함할 수 있다. 소오스 영역(13) 및 드레인 영역(12)은 서로 이격되어 기판(100) 내에 형성될 수 있다. 게이트 전극(22)은 소오스 영역(13) 및 드레인 영역(12) 사이의 기판(100) 상에 형성될 수 있다. 게이트 전극(22)은 예를 들어, 기판(100)의 상면을 가로지르도록 연장되어 워드 라인(예를 들어, 도 2의 WL)으로 기능할 수 있다. 게이트 전극(22)은 게이트 절연막(21)에 의해 기판(100)으로부터 절연될 수 있다.
기판(100) 상에는 선택 소자(12, 13, 21, 22)를 덮는 제3 층간 절연막(20)이 형성될 수 있다. 소오스 영역(13)에 대응되는 제3 층간 절연막(20)의 일부 영역 상에는 소오스 라인(32)이 형성될 수 있다. 소오스 라인(32)은 예를 들어, 게이트 전극(22)과 동일한 방향으로 연장되도록 형성될 수 있다. 도 9에서, 인접하는 선택 소자(12, 13, 21, 22)들이 소오스 라인(32)을 공유하는 것으로 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 복수의 선택 소자(12, 13, 21, 22)들 각각에 대응되는 소오스 라인(32)들이 구비될 수도 있음은 물론이다.
제3 층간 절연막(20) 내에는 소오스 라인 콘택(24) 및 랜딩 콘택(23)이 형성될 수 있다. 소오스 라인 콘택(24)은 제3 층간 절연막(20)을 관통하여 소오스 라인(32)과 소오스 영역(13)을 전기적으로 연결할 수 있다. 랜딩 콘택(23)은 제3 층간 절연막(20)을 관통하여 드레인 영역(12)과 전기적으로 연결될 수 있다.
제3 층간 절연막(20) 상에는 제4 층간 절연막(30)이 형성될 수 있다. 제4 층간 절연막(30) 내에는 제3 콘택 플러그(31)가 형성될 수 있다. 제3 콘택 플러그(31)는 제4 층간 절연막(30)을 관통하여 랜딩 콘택(23)과 전기적으로 연결될 수 있다.
제4 층간 절연막(30) 상에는 제1 자기 터널 접합 소자(ME1) 및 제2 자기 터널 접합 소자(ME2)가 배치될 수 있다. 제1 자기 터널 접합 소자(ME1) 및 제2 자기 터널 접합 소자(ME2)는 각각 도 1 내지 도 8을 이용하여 상술한 자기 터널 접합 소자에 대응될 수 있다. 예를 들어, 제1 자기 터널 접합 소자(ME1) 및 제2 자기 터널 접합 소자(ME2)는 각각 고정층(210), 터널 배리어층(220), 자유층(230), 제1 산화층(240) 및 제2 산화층(250)을 포함할 수 있다.
제1 자기 터널 접합 소자(ME1) 및 제2 자기 터널 접합 소자(ME2)는 예를 들어, 하부 전극(BE), 제3 콘택 플러그(31) 및 랜딩 콘택(23)을 통해 드레인 영역(12)과 전기적으로 연결될 수 있다.
제4 층간 절연막(30) 상에는 제5 층간 절연막(40)이 형성될 수 있다. 제5 층간 절연막(40) 상에는 제2 배선(50)이 형성될 수 있다. 제2 배선(50)은 예를 들어, 제4 콘택 플러그(41)를 통해 제1 자기 터널 접합 소자(ME1) 및 제2 자기 터널 접합 소자(ME2)와 전기적으로 연결될 수 있다. 제2 배선(50)은 게이트 전극(22)과 교차하도록 연장되어 비트 라인(예를 들어, 도 2의 BL)으로 기능할 수 있다.
제3 층간 절연막(20), 제4 층간 절연막(30) 및 제5 층간 절연막(40)은 각각 절연성 물질, 예를 들어, 실리콘 산화물 또는 실리콘 산질화물 등을 포함할 수 있으나, 이에 제한되는 것은 아니다. 랜딩 콘택(23), 소오스 라인 콘택(24), 소오스 라인(32), 제3 콘택 플러그(31), 제4 콘택 플러그(41), 제2 배선(50)은 도전성 물질, 예를 들어, 텅스텐(W), 루테늄(Ru), 탄탈럼(Ta), 구리(Cu), 알루미늄(Al) 또는 도핑된 폴리실리콘 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
도시되지 않았으나, 제2 배선(50) 상에 주변 회로부(미도시)의 회로들과 전기적으로 연결되는 금속 배선들이 더 형성될 수도 있음은 물론이다.
이하에서, 도 1 내지 도 14를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예들에 따른 자기 터널 접합 소자 및 자기 메모리 장치의 제조 방법을 설명한다.
도 10 내지 도 14는 몇몇 실시예에 따른 자기 메모리 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 설명의 편의를 위해, 도 1 내지 도 9를 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 10을 참조하면, 기판(100) 상에 제1 층간 절연막(105) 및 제1 콘택 플러그(190)를 형성한다.
예를 들어, 기판(100) 상에 제1 층간 절연막(105)이 형성될 수 있다. 이어서, 제1 층간 절연막(105)을 관통하여 기판(100)과 접속되는 제1 콘택 플러그(190)가 형성될 수 있다.
도 11을 참조하면, 기판(100) 상에 예비 고정층(210L), 예비 터널 배리어층(220L), 예비 자유층(230L), 제1 예비 산화층(240L) 및 제2 예비 산화층(250L)을 형성한다.
몇몇 실시예에서, 예비 고정층(210L), 예비 터널 배리어층(220L), 예비 자유층(230L), 제1 예비 산화층(240L) 및 제2 예비 산화층(250L)은 제1 층간 절연막(105) 상에 차례로 적층될 수 있다.
예비 고정층(210L), 예비 터널 배리어층(220L) 및 예비 자유층(230L)은 각각 도 3 및 도 4에 관한 설명에서 상술한 고정층(210), 터널 배리어층(220) 및 자유층(230)과 동일한 물질을 포함할 수 있다. 예를 들어, 예비 고정층(210L)은 CoFeB를 포함하고, 예비 터널 배리어층(220L)은 MgO를 포함하고, 예비 자유층(230L)은 CoFeB를 포함할 수 있다.
예비 고정층(210L), 예비 터널 배리어층(220L) 및 예비 자유층(230L)은 예를 들어, 각각 물리 기상 증착 공정(physical vapor deposition (PVD) process; 예를 들어, 스퍼터링 공정), 화학 기상 증착 공정(chemical vapor deposition (CVD) process), 또는 원자층 증착 공정(atomic layer deposition (ALD) process)에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.
제1 예비 산화층(240L)은 제1 산소 친화도를 갖는 제1 물질을 포함할 수 있다. 상기 제1 물질은 예를 들어, 칼슘(Ca), 스트론튬(Sr), 베릴륨(Be), 마그네슘(Mg), 하프늄(Hf), 지르코늄(Zr), 바륨(Ba) 및 알루미늄(Al) 등의 금속, 상기 금속의 붕화물(예를 들어, 칼슘 붕화물(CaB), 알루미늄 붕화물(AlB), 지르코늄 붕화물(ZrB)), 탄탈럼 붕화물(TaB), 티타늄 붕화물(TiB) 및 탄탈럼 탄화물(TaC) 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 예비 산화층(240L)은 상기 제1 물질의 산화물을 포함할 수 있다. 예를 들어, 제1 예비 산화층(240L)은 상기 제1 물질의 자연 산화물일 수 있다.
제2 예비 산화층(250L)은 상기 제1 산소 친화도보다 작은 제2 산소 친화도를 갖는 제2 물질을 포함할 수 있다. 상기 제2 물질은 예를 들어, 티타늄(Ti), 탄탈럼(Ta), 갈륨(Ga), 바나듐(V), 아연(Zn), 망간(Mn) 및 나이오븀(Nb) 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 상기 제2 물질은 상기 제1 물질과 다를 수 있다.
제2 예비 산화층(250L)은 상기 제2 물질의 산화물을 포함할 수 있다. 예를 들어, 제2 예비 산화층(250L)은 상기 제2 물질의 자연 산화물일 수 있다.
몇몇 실시예에서, 제1 예비 산화층(240L) 및 제2 예비 산화층(250L)은 각각 증착 공정에 의해 형성될 수 있다. 예를 들어, 제1 예비 산화층(240L) 및 제2 예비 산화층(250L)은 각각 PVD 공정, CVD 공정 또는 ALD 공정에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제1 층간 절연막(105) 상에 하부 전극층(BEL)이 더 형성될 수 있다. 예를 들어, 예비 고정층(210L)이 형성되기 전에, 제1 층간 절연막(105)의 상면 및 제1 콘택 플러그(190)의 상면을 따라 연장되는 하부 전극층(BEL)이 형성될 수 있다. 하부 전극층(BEL)은 도 3 및 도 4에 관한 설명에서 상술한 하부 전극(BE)과 동일한 물질을 포함할 수 있다.
몇몇 실시예에서, 제1 층간 절연막(105) 상에 예비 시드층(215L)이 더 형성될 수 있다. 예를 들어, 예비 고정층(210L)이 형성되기 전에, 하부 전극층(BEL)의 상면을 따라 연장되는 예비 시드층(215L)이 형성될 수 있다. 예비 시드층(215L)은 예비 고정층(210L)의 시드층으로 기능할 수 있다. 예비 시드층(215L)은 도 5에 관한 설명에서 상술한 시드층(215)과 동일한 물질을 포함할 수 있다.
몇몇 실시예에서, 제2 예비 산화층(250L) 상에 예비 캡핑층(260L)이 더 형성될 수 있다. 예를 들어, 제2 예비 산화층(250L)이 형성된 후에, 제2 예비 산화층(250L)의 상면을 따라 연장되는 예비 캡핑층(260L)이 형성될 수 있다. 예비 캡핑층(260L)은 제2 예비 산화층(250L)을 보호하는 보호층으로 기능할 수 있다. 예비 캡핑층(260L)은 도 7에 관한 설명에서 상훌한 제1 캡핑층(260)과 동일한 물질을 포함할 수 있다.
도 12를 참조하면, 기판(100) 상에 고정층(210), 터널 배리어층(220), 자유층(230), 제1 산화층(240) 및 제2 산화층(250)을 형성한다.
예를 들어, 도 11의 예비 고정층(210L), 예비 터널 배리어층(220L), 예비 자유층(230L), 제1 예비 산화층(240L) 및 제2 예비 산화층(250L)이 패터닝될 수 있다. 이에 따라, 고정층(210), 터널 배리어층(220), 자유층(230), 제1 산화층(240) 및 제2 산화층(250)을 포함하는 자기 터널 접합 소자가 형성될 수 있다.
몇몇 실시예에서, 하부 전극층(BEL), 예비 시드층(215L) 및 예비 캡핑층(260L)은 예비 고정층(210L), 예비 터널 배리어층(220L), 예비 자유층(230L), 제1 예비 산화층(240L) 및 제2 예비 산화층(250L)과 함께 패터닝될 수 있다. 이에 따라, 하부 전극(BE), 시드층(215) 및 제1 캡핑층(260)이 형성될 수 있다.
도 13을 참조하면, 기판(100) 상에 제2 캡핑층(270) 및 제2 층간 절연막(205)을 형성한다.
예를 들어, 제2 캡핑층(270)은 고정층(210)의 측면, 터널 배리어층(220)의 측면, 자유층(230)의 측면, 제1 산화층(240)의 측면, 제2 산화층(250)의 측면 및 제1 캡핑층(260)의 측면 및 상면을 덮을 수 있다. 몇몇 실시예에서, 제2 캡핑층(270)은 제1 층간 절연막(105)의 상면을 덮을 수도 있다.
제2 층간 절연막(205)은 제1 층간 절연막(105), 고정층(210), 터널 배리어층(220), 자유층(230), 제1 산화층(240) 및 제2 산화층(250)을 덮을 수 있다. 예를 들어, 제2 층간 절연막(205)은 제2 캡핑층(270)을 덮을 수 있다.
도 14를 참조하면, 열처리 공정을 수행한다.
상기 열처리 공정은 예를 들어, 어닐링(annealing) 공정을 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 열처리 공정에 의해, 제2 산화층(250)은 자유층(230)과 제1 산화층(240)의 계면에 산소 원자를 공급할 수 있다. 제2 산화층(250)으로부터 공급된 산소 원자들은 자유층(230)의 자성 원자들(예를 들어, 철(Fe) 원자들)과 결합하여 계면 수직 자기 이방성(i-PMA)을 유도할 수 있다. 예를 들어, 계면층(235)은 제2 산화층(250)으로부터 공급된 산소 원자들과 결합하여 계면 수직 자기 이방성(i-PMA)을 유도할 수 있다. 몇몇 실시예에서, 계면층(235)은 철-산소(Fe-O) 결합을 포함할 수 있다.
상기 열처리 공정 동안에, 제1 산화층(240)은 제2 산화층(250)으로부터 자유층(230)에 공급되는 산소 원자들을 제어할 수 있다. 제1 산화층(240)은 제2 산화층(250)보다 큰 산소 친화도를 가지므로, 제1 산화층(240)은 자유층(230) 내부 및/또는 터널 배리어층(220)으로 산소 원자들이 과도하게 확산되는 것을 방지할 수 있다. 또한, 제1 산화층(240) 및 제2 산화층(250)은 서로 결합되어 산소 원자들이 자유층(230)에 균일하게 제공되도록 제어할 수 있다.
이에 따라, 제품 신뢰성, 성능 및 산포가 개선된 자기 메모리 장치의 제조 방법이 제공될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 105: 제1 층간 절연막
190: 제1 콘택 플러그 205: 제2 층간 절연막
210: 고정층 220: 터널 배리어층
230: 자유층 240: 제1 산화층
250: 제2 산화층 290: 제2 콘택 플러그
300: 제1 배선
BE: 하부 전극 TE: 상부 전극

Claims (20)

  1. 고정층;
    자유층;
    상기 고정층과 상기 자유층 사이의 터널 배리어층;
    상기 자유층을 사이에 두고 상기 터널 배리어층으로부터 이격되며, 제1 물질의 산화물을 포함하고, 0.3Å 내지 2.0Å의 두께를 갖는 제1 산화층; 및
    상기 제1 산화층을 사이에 두고 상기 자유층으로부터 이격되며, 제2 물질의 산화물을 포함하고, 0.1Å 내지 5.0Å의 두께를 갖는 제2 산화층을 포함하고,
    상기 제1 물질의 제1 산소 친화도는 상기 제2 물질의 제2 산소 친화도보다 큰 자기 메모리 장치.
  2. 제 1항에 있어서,
    상기 제1 물질의 산화물의 제1 산화물 분해 전위는 상기 제2 물질의 산화물의 제2 산화물 분해 전위보다 큰 자기 메모리 장치.
  3. 제 1항에 있어서,
    상기 자유층은 산소와 결합하여 계면 수직 자기 이방성(i-PMA)을 유도하는 자성 원소를 포함하는 자기 메모리 장치.
  4. 제 1항에 있어서,
    상기 고정층, 상기 자유층, 상기 터널 배리어층, 상기 제1 산화층 및 상기 제2 산화층은 기판 상에 차례로 적층되는 자기 메모리 장치.
  5. 제 4항에 있어서,
    상기 고정층의 하면을 덮는 시드층과,
    상기 제2 산화층의 상면을 덮는 제1 캡핑층을 더 포함하는 자기 메모리 장치.
  6. 제 5항에 있어서,
    상기 시드층의 측면, 상기 고정층의 측면, 상기 자유층의 측면, 상기 터널 배리어층의 측면, 상기 제1 산화층의 측면, 상기 제2 산화층의 측면 및 상기 제1 캡핑층의 측면 및 상면을 덮는 제2 캡핑층을 더 포함하는 자기 메모리 장치.
  7. 제 6항에 있어서,
    상기 제2 캡핑층은 실리콘 질화물을 포함하는 자기 메모리 장치.
  8. 제 1항에 있어서,
    상기 제1 산화층은 상기 제1 물질의 자연 산화물이고,
    상기 제2 산화층은 상기 제2 물질의 자연 산화물인 자기 메모리 장치.
  9. 제 1항에 있어서,
    상기 자유층 및 상기 제1 산화층은 붕소(B)를 포함하고, 상기 제2 산화층은 붕소(B)를 불포함하는 자기 메모리 장치.
  10. 제 9항에 있어서,
    상기 자유층의 붕소 농도는 상기 제1 산화층의 붕소 농도보다 작은 자기 메모리 장치.
  11. 제 10항에 있어서,
    상기 자유층의 붕소 농도는 30at% 이하이고,
    상기 제1 산화층의 붕소 농도는 50at% 이하인 자기 메모리 장치.
  12. 고정층;
    자유층;
    상기 고정층과 상기 자유층 사이의 터널 배리어층;
    상기 자유층을 사이에 두고 상기 터널 배리어층으로부터 이격되며, 칼슘(Ca), 스트론튬(Sr), 마그네슘(Mg), 하프늄(Hf), 지르코늄(Zr) 및 알루미늄(Al) 중 적어도 하나를 포함하는 제1 물질을 포함하는 제1 산화층; 및
    상기 제1 산화층을 사이에 두고 상기 자유층으로부터 이격되며, 상기 제1 물질과 다른 제2 물질을 포함하는 제2 산화층을 포함하고,
    상기 제1 물질의 제1 산소 친화도는 상기 제2 물질의 제2 산소 친화도보다 큰 자기 메모리 장치.
  13. 제 12항에 있어서,
    상기 제2 물질은 티타늄(Ti), 탄탈럼(Ta), 갈륨(Ga), 바나듐(V) 및 아연(Zn) 중 적어도 하나를 포함하는 자기 메모리 장치.
  14. 제 12항에 있어서,
    상기 제1 산화층의 두께는 0.3Å 내지 2.0Å이고,
    상기 제2 산화층의 두께는 0.1Å 내지 5.0Å인 자기 메모리 장치.
  15. 제 12항에 있어서,
    상기 자유층은 상기 제1 산화층과 접촉하는 계면층을 포함하고,
    상기 계면층은 계면 수직 자기 이방성(i-PMA)을 유도하는 자기 메모리 장치.
  16. 고정층;
    자유층;
    상기 고정층과 상기 자유층 사이의 터널 배리어층;
    상기 자유층을 사이에 두고 상기 터널 배리어층으로부터 이격되며, 제1 금속 산화물을 포함하는 제1 산화층; 및
    상기 제1 산화층을 사이에 두고 상기 자유층으로부터 이격되며, 상기 제1 금속 산화물과 다른 제2 금속 산화물을 포함하는 제2 산화층을 포함하고,
    상기 제1 금속 산화물의 제1 산화물 분해 전위는 상기 제2 금속 산화물의 제2 산화물 분해 전위보다 큰 자기 메모리 장치.
  17. 제 16항에 있어서,
    상기 제1 산화물 분해 전위와 상기 제2 산화물 분해 전위의 차는 0.1V 이상인 자기 메모리 장치.
  18. 제 16항에 있어서,
    1300K에서 상기 제1 산화물 분해 전위는 2.1V 이상이고,
    1300K에서 상기 제2 산화물 분해 전위는 2.0V 이하인 자기 메모리 장치.
  19. 제 16항에 있어서,
    상기 제1 산화층의 두께는 0.3Å 내지 2.0Å이고,
    상기 제2 산화층의 두께는 0.1Å 내지 5.0Å인 자기 메모리 장치.
  20. 제 16항에 있어서,
    상기 자유층은 철(Fe)을 포함하고,
    상기 제1 금속 산화물은 칼슘(Ca), 스트론튬(Sr), 마그네슘(Mg), 하프늄(Hf), 지르코늄(Zr) 및 알루미늄(Al) 중 적어도 하나의 원소를 포함하고,
    상기 제2 금속 산화물은 티타늄(Ti), 탄탈럼(Ta), 갈륨(Ga), 바나듐(V) 및 아연(Zn) 중 적어도 하나의 원소를 포함하는 자기 메모리 장치.
KR1020200086510A 2020-07-14 2020-07-14 자기 메모리 장치 및 그 제조 방법 KR20220008454A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200086510A KR20220008454A (ko) 2020-07-14 2020-07-14 자기 메모리 장치 및 그 제조 방법
US17/202,648 US11735241B2 (en) 2020-07-14 2021-03-16 Magnetic memory device and method for fabricating the same
CN202110740750.2A CN113937215A (zh) 2020-07-14 2021-06-30 磁存储器件和用于制造磁存储器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200086510A KR20220008454A (ko) 2020-07-14 2020-07-14 자기 메모리 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20220008454A true KR20220008454A (ko) 2022-01-21

Family

ID=79274320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200086510A KR20220008454A (ko) 2020-07-14 2020-07-14 자기 메모리 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US11735241B2 (ko)
KR (1) KR20220008454A (ko)
CN (1) CN113937215A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220125050A (ko) * 2021-03-04 2022-09-14 삼성전자주식회사 자기터널접합 소자, 자기터널접합 소자를 포함하는 메모리 장치, 및 자기터널접합 소자의 제조 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002228B2 (en) * 2003-02-18 2006-02-21 Micron Technology, Inc. Diffusion barrier for improving the thermal stability of MRAM devices
US8710603B2 (en) * 2012-02-29 2014-04-29 Headway Technologies, Inc. Engineered magnetic layer with improved perpendicular anisotropy using glassing agents for spintronic applications
US8946834B2 (en) * 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
JP5680045B2 (ja) 2012-11-14 2015-03-04 株式会社東芝 磁気抵抗素子及び磁気メモリ
US9147833B2 (en) * 2013-07-05 2015-09-29 Headway Technologies, Inc. Hybridized oxide capping layer for perpendicular magnetic anisotropy
KR102268187B1 (ko) 2014-11-10 2021-06-24 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
KR101711741B1 (ko) 2015-06-29 2017-03-03 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
KR102397904B1 (ko) 2015-09-17 2022-05-13 삼성전자주식회사 낮은 보론 농도를 갖는 영역 및 높은 보론 농도를 갖는 영역을 포함하는 자유 층, 자기 저항 셀, 및 자기 저항 메모리 소자, 및 그 제조 방법
KR102511828B1 (ko) 2016-06-29 2023-03-21 삼성전자주식회사 자기 메모리 소자의 제조 방법
KR102611463B1 (ko) 2016-08-02 2023-12-08 삼성전자주식회사 자기 기억 소자 및 그 제조방법
KR102638610B1 (ko) 2017-01-11 2024-02-22 삼성전자주식회사 자기 메모리 장치
US9966529B1 (en) * 2017-03-17 2018-05-08 Headway Technologies, Inc. MgO insertion into free layer for magnetic memory applications
WO2018182644A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Spintronic memory with low oxygen precipitation
JP6832818B2 (ja) 2017-09-21 2021-02-24 キオクシア株式会社 磁気記憶装置
US10665773B2 (en) * 2018-01-26 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride capping layer for spin torque transfer (STT)-magnetoresistive random access memory (MRAM)
JP7086664B2 (ja) 2018-03-20 2022-06-20 キオクシア株式会社 磁気装置
US10522746B1 (en) * 2018-08-07 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction devices for magnetic random access memory (MRAM)
US11114605B2 (en) * 2018-08-12 2021-09-07 HeFeChip Corporation Limited Composite storage layer for magnetic random access memory devices
JP6948993B2 (ja) 2018-08-20 2021-10-13 株式会社東芝 磁気記憶装置
US10522752B1 (en) * 2018-08-22 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic layer for magnetic random access memory (MRAM) by moment enhancement
US10797225B2 (en) * 2018-09-18 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction (DMTJ) stack design
KR102567512B1 (ko) * 2019-02-01 2023-08-14 삼성전자주식회사 자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치
KR102323401B1 (ko) * 2020-10-26 2021-11-05 연세대학교 산학협력단 자기 터널 접합 소자, 이를 이용한 자기 메모리 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US11735241B2 (en) 2023-08-22
CN113937215A (zh) 2022-01-14
US20220020409A1 (en) 2022-01-20

Similar Documents

Publication Publication Date Title
CN101783166B (zh) 非易失性磁存储装置
US7215566B2 (en) Magnetroresistive random access memory and method of manufacturing the same
US6765821B2 (en) Magnetic memory
US6670660B2 (en) Semiconductor memory device utilizing tunnel magneto resistive effects and method for manufacturing the same
US7485938B2 (en) Magneto-resistive effect element and magnetic memory
US8374025B1 (en) Spin-transfer torque magnetic random access memory (STTMRAM) with laminated free layer
US11706998B2 (en) Magnetic tunnel junction and magnetic memory device comprising the same
KR20120129265A (ko) 자기 터널 접합 소자
JP2019054095A (ja) 磁気抵抗素子
CN107845725B (zh) 磁阻元件和磁存储器
TW201941467A (zh) 磁性裝置及磁性裝置之製造方法
TW202011394A (zh) 磁性記憶體
US11417379B2 (en) Magnetic tunnel junction memory devices employing resonant tunneling and methods of manufacturing the same
US20060262597A1 (en) Magnetic memory device and method for production thereof
TWI716830B (zh) 磁性裝置
US11349066B2 (en) Magnetic tunnel junction memory devices employing resonant tunneling and methods of manufacturing the same
KR102566954B1 (ko) 자기 메모리 소자 및 그 제조 방법
US11735241B2 (en) Magnetic memory device and method for fabricating the same
US20200091412A1 (en) Magnetic memory device, method for manufacturing the same, and substrate treating apparatus
KR20220014143A (ko) 자기 메모리 소자
US20230186963A1 (en) Magnetoresistive random access memory device
US11944014B2 (en) Magnetic memory devices
US11456411B2 (en) Method for fabricating magnetic tunneling junction element with a composite capping layer

Legal Events

Date Code Title Description
A201 Request for examination