JP6948993B2 - 磁気記憶装置 - Google Patents

Description

本発明の実施形態は、磁気記憶装置に関する。

磁性層を用いた磁気記憶装置がある。磁気記憶装置において、安定した動作が望まれる。

特開２０１７−５９６３４号公報

本発明の実施形態は、安定した動作が可能な磁気記憶装置を提供する。

本発明の実施形態によれば、磁気記憶装置は、導電部材、第１磁性層、第２磁性層及び第１非磁性層を含む。前記導電部材は、第１層を含む。前記第１層は、ＮａＣｌ構造のＨｆＮ、ｆｃｃ構造のＨｆＮ、及び、ＮａＣｌ構造のＨｆＣよりなる群から選択された少なくとも１つを含む。前記第１磁性層は、第１方向において前記第１層から離れる。前記第２磁性層は、前記第１層と前記第１磁性層との間に設けられる。前記第１非磁性層は、前記第１磁性層と前記第２磁性層との間に設けられる。

図１は、第１実施形態に係る磁気記憶装置を例示する模式的斜視図である。 図２は、磁気記憶装置の特性を例示するグラフ図である。 図３は、磁気記憶装置の特性を例示するグラフ図である。 図４は、磁気記憶装置の特性を例示するグラフ図である。 図５は、第１実施形態に係る磁気記憶装置を例示する模式的断面図である。 図６は、第１実施形態に係る磁気記憶装置を例示する模式的断面図である。 図７は、第１実施形態に係る磁気記憶装置を例示する模式的断面図である。 図８は、第１実施形態に係る磁気記憶装置を例示する模式的断面図である。 図９は、第１実施形態に係る磁気記憶装置を例示する模式的斜視図である。 図１０は、第１実施形態に係る磁気記憶装置を例示する模式的斜視図である。 図１１は、第１実施形態に係る磁気記憶装置を例示する模式的斜視図である。 図１２は、第２実施形態に係る磁気記憶装置を例示する模式的斜視図である。 図１３（ａ）〜図１３（ｃ）は、第３実施形態に係る磁気記憶装置を例示する模式的斜視図である。 図１４は、第４実施形態に係る磁気記憶装置を示す模式図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１実施形態）
図１は、第１実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図１に示すように、実施形態に係る磁気記憶装置１１０は、導電部材２０、第１磁性層１１、第２磁性層１２及び第１非磁性層１１ｎを含む。導電部材２０は、第１層２１を含む。

第１層２１は、ＮａＣｌ構造のＨｆＮ、ｆｃｃ構造のＨｆＮ、及び、ＮａＣｌ構造のＨｆＣよりなる群から選択された少なくとも１つを含む。第１層２１は、導電性である。

第１磁性層１１は、第１方向において第１層２１から離れる。

第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。

第２磁性層１２は、第１層２１と第１磁性層１１との間に設けられる。第１非磁性層１１ｎは、第１磁性層１１と第２磁性層１２との間に設けられる。第１磁性層１１と第１非磁性層１１ｎとの間に他の層が挿入されても良い。第２磁性層１２と第１非磁性層１１ｎとの間に他の層が挿入されても良い。

第１磁性層１１及び第２磁性層１２は、強磁性である。第１磁性層１１、第２磁性層１２及び第１非磁性層１１ｎを含む第１積層体ＳＢ１は、１つのメモリセルＭＣに対応する。

第１積層体ＳＢ１の電気抵抗は、第１積層体ＳＢ１における磁化の状態により変化する。電気抵抗が互いに異なる複数の状態が、記憶される情報に対応する。

例えば、第１磁性層１１は、第１磁化１１Ｍを有する。第２磁性層１２は、第２磁化１２Ｍを有する。これらの磁化の向きの状態の差が、電気抵抗の差に対応する。

この例では、導電部材２０は、第１〜第３部分２０ａ〜２０ｃを含む。第３部分２０ｃは、第１部分２０ａと第２部分２０ｂとの間に設けられる。第１部分２０ａから第２部分２０ｂへの第２方向は、第１方向（Ｚ軸方向）と交差する。第２方向は、例えば、Ｘ軸方向である。この例では、第１〜第３部分２０ａ〜２０ｃは、第１層２１に設けられている。

第１磁性層１１は、第１方向(Ｚ軸方向）において第３部分２０ｃから離れる。第２磁性層１２は、第３部分２０ｃと第１磁性層１１との間に設けられる。

例えば、第１層２１は、第２磁性層１２と接する。第１層２１は、第２磁性層１２と電気的に接続される。

この例では、制御部７０が設けられている。制御部７０は、磁気記憶装置１１０に含まれても良い。

制御部７０は、第１部分２０ａ及び第２部分２０ｂと電気的に接続される。この例では、制御部７０に制御回路７５が設けられる。制御部７０（制御回路７５）は、配線７０ｂを介して、第１部分２０ａと電気的に接続される。制御部７０（制御回路７５）は、配線７０ｃを介して、第２部分２０ｂと電気的に接続される。この例では、配線７０ｂにスイッチＳｗＳ１が設けられている。スイッチＳｗＳ１は、配線７０ｃに設けられても良い。スイッチＳｗＳ１は、例えば、トランジスタである。トランジスタのゲートは、制御部７０（制御回路７５）に電気的に接続される。

制御部７０（制御回路７５）は、例えば、第１動作または第２動作を実施可能である。第１動作において、制御部７０は、第１部分２０ａから第２部分２０ｂへ向かう第１電流Ｉｗ１を導電部材２０（例えば、第１層２１）に供給する。第２動作において、制御部７０は、第２部分２０ｂから第１部分２０ａへ向かう第２電流Ｉｗ２を導電部材２０（例えば、第１層２１）に供給する。これらの電流が流れたときに、第１積層体ＳＢ１の電気抵抗が変化する。これらの電流は、例えば、書き込み電流である。

例えば、第１動作の後の第１積層体ＳＢ１の電気抵抗は、第２動作の後の第１積層体ＳＢ１の電気抵抗とは、異なる。例えば、第１電流Ｉｗ１が流れたときの、第２磁性層１２の第２磁化１２Ｍの向きは、第２電流Ｉｗ２が流れたときの、第２磁性層１２の第２磁化１２Ｍの向きとは異なる。第２磁化１２Ｍの向きの変化は、例えば、第１層２１に流れる電流により生じるスピン軌道相互作用（Spin orbit coupling)に起因すると考えられる。

磁化の向きの変化により、第１磁化１１Ｍと第２磁化１２Ｍとの間の角度が変化する。角度の変化に応じて、電気抵抗が変化する。電気抵抗の変化は、例えば、磁気抵抗効果に基づく。

上記のような磁化の向きの制御は、第１磁性層１１の電位により制御できる。第１磁性層１１の電位は、例えば、第１層２１の電位Ｖ０を規準にした電位でも良い。第１層２１の電位Ｖ０は、第１部分２０ａの電位でも良く、第２部分２０ｂの電位でも良い。

この例では、制御部７０（例えば、制御回路７５）は、配線７０ａにより、第１磁性層１１と電気的に接続される。第１磁性層１１の電位により、第１積層体ＳＢ１の特性が制御できる。例えば、第２磁性層１２の磁化１２Ｍの向きの変化のし易さが制御できる。

この例では、配線７０ａにスイッチＳｗ１が設けられている。スイッチＳｗ１は、例えば、トランジスタである。トランジスタのゲートは、制御部７０（制御回路７５）に電気的に接続される。

制御部７０は、第１〜第４動作を実施しても良い。制御部７０は、第１動作において、第１部分２０ａと第１磁性層１１との間の電位差を第１電圧Ｖ１とする。既に説明したように、第１動作において、制御部７０は、第１部分２０ａから第２部分２０ｂへ向かう第１電流Ｉｗ１を導電部材２０（例えば、第１層２１）に供給する。

制御部７０は、第２動作において、第１部分２０ａと第１磁性層１１との間の電位差を第１電圧Ｖ１とする。既に説明したように、第２動作において、制御部７０は、第２部分２０ｂから第１部分２０ａへ向かう第２電流Ｉｗ２を導電部材２０（例えば、第１層２１）に供給する。

一方、第３動作において、制御部７０は、第１部分２０ａと第１磁性層１１との間の電位差を第２電圧Ｖ２として、上記の第１電流Ｉｗ１を導電部材２０（例えば、第１層２１）に供給する。

第４動作において、制御部７０は、第１部分２０ａと第１磁性層１１との間の電位差を第２電圧Ｖ２とし、上記の第２電流Ｉｗ２を導電部材２０（例えば、第１層２１）に供給する。

第１電圧Ｖ１は、第２電圧Ｖ２とは異なる。例えば、第２電圧Ｖ２の極性は、第１電圧Ｖ１の極性と逆でも良い。

上記の第１動作により、メモリセルＭＣ（第１磁性層１１、第１非磁性層１１ｎ及び第２磁性層１２を含む第１積層体ＳＢ１）は、第１電気抵抗（例えば第１記憶状態）となる。上記の第２動作により、メモリセルＭＣは、第２電気抵抗（例えば第２記憶状態）となる。

メモリセルＭＣの電気抵抗（例えば、記憶状態）は、第３動作の前後において実質的に変化しない。メモリセルＭＣの電気抵抗（例えば、記憶状態）は、第４動作の前後において実質的に変化しない。

このように、電圧によってメモリセルＭＣの情報の記憶の可否が制御できる。記憶される情報の差（例えば「０」または「１」など）は、電流の向き（第１電流Ｉｗ１または電流Ｉｗ２）により制御できる。上記の「第１部分２０ａと第１磁性層１１との間の電位差」は、「第２部分２０ｂと第１磁性層１１との間の電位差」でも良い。上記の「第１部分２０ａと第１磁性層１１との間の電位差」は、「第１部分２０ａと第１磁性層１１に電気的に接続された配線７０ａとの間の電位差」でも良い。

第１積層体ＳＢ１の電気抵抗の変化は、第１磁性層１１と第２磁性層１２との間の電気抵抗の変化に対応する。第１積層体ＳＢ１の電気抵抗の変化は、例えば、第１磁性層１１と電気的に接続された配線７０ａを含む経路の電気抵抗の変化に対応する。

この例では、磁性層（第１磁性層１１及び第２磁性層１２の一方）のＹ軸方向に沿う長さＬｙは、その磁性層（第１磁性層１１及び第２磁性層１２の上記一方）のＸ軸方向に沿う長さＬｘよりも長い。例えば、磁化の制御性が高まる。

例えば、第２磁性層１２は、第２方向（例えばＸ軸方向）に沿う第２方向長さを有する。第２方向長さは、例えば、上記の長さＬｘに実質的に対応する。

第２磁性層１２は、第３方向に沿う第３方向長さを有する。第３方向は、第１方向及び第２方向を含む平面（Ｚ−Ｘ平面）と交差する。第３方向長さは、例えば、上記の長さＬｙに実質的に対応する。

第１層２１は、第３方向に沿う第１層幅Ｗｙを有する。この場合も、第３方向は、第１方向及び第２方向を含む平面（Ｚ−Ｘ平面）と交差する。第１層幅Ｗｙは、第３方向長さ（上記の長さＬｙ）と同じでも良く、異なっても良い。

既に説明したように、第１層２１は、ＮａＣｌ構造のＨｆＮ、ｆｃｃ構造のＨｆＮ、及び、ＮａＣｌ構造のＨｆＣよりなる群から選択された少なくとも１つを含む。第１層２１は、例えば、結晶領域を含む。これにより、例えば、第１層２１の電気抵抗率（比抵抗）が低くできる。

例えば、実施形態においては、第１層２１の電気抵抗率は、第１層２１がアモルファスであるときの電気抵抗率よりも低くできる。実施形態においては、第１層２１の電気抵抗率は、第１層２１が微結晶を含むときの電気抵抗率よりも低くできる。

第１層２１の電気抵抗率を低くできることで、第１層２１に流れる電流を安定にできる。例えば、抵抗に起因する電圧降下が抑制できる。例えば、抵抗に起因する発熱を抑制できる。例えば、上記の第１電流Ｉｗ１及び第２電流Ｉｗ２を均一にできる。例えば、第１層２１に複数の積層体（メモリセルＭＣ）が設けられるときに、複数の積層体において動作が均一にできる。複数のメモリセルＭＣにおいて、安定した動作が得易くなる。

第１層２１の電気抵抗率が低いため、例えば、消費電力が抑制できる。

１つの例において、第１層２１の電気抵抗率は、１０μΩｃｍ以上３００μΩｃｍ以下である。別の例において、第１層２１の電気抵抗率は、１０μΩｃｍ以上２００μΩｃｍ以下である。例えば、熱処理により、結晶性が向上できる。熱処理により、第１層２１の電気抵抗率は、例えば、１５０μΩｃｍ以下、または、１００μΩｃｍ以下となる。

図１に示すように、磁気記憶装置１１０において、第２層２２がさらに設けられても良い。第２層２２と第１磁性層１１との間に第２磁性層１２が設けられる。第２層２２と第２磁性層１２との間に第１層２１が設けられる。

この例では、基板２０ｓの上に第２層２２が設けられる。第２層２２の上に、第１層２１が設けられる。第１層２１の上に、第１積層体ＳＢ１が設けられる。例えば、第２層２２は、第１層２１と接する。第２層２２は、例えば、下地層である。

１つの例において、第１層２１が、ＮａＣｌ構造のＨｆＮを含むとき、第２層２２は、Ｎｂ、Ｍｏ、Ｔａ、Ｗ、Ｅｕ、ＺｒＮ、ＺｒＣ_０．９７、ＮＣ_０．９９、及び、ＴａＣ_０．９９よりなる群から選択された少なくとも１つを含む。

別の例において、第１層２１が、ＮａＣｌ構造のＨｆＮを含むとき、第２層２２は、Ｅｕ、ＺｒＮ、ＺｒＣ_０．９７、ＮＣ_０．９９、及び、ＴａＣ_０．９９よりなる群から選択された少なくとも１つを含む。

別の例において、第１層２１が、ＮａＣｌ構造のＨｆＣを含むとき、第２層２２は、Ｖ、Ｍｏ、Ｗ、Ｅｕ、ＴｉＮ、ＺｒＮ、ＴｉＣ、ＮｂＮ、ＮＣ_０．９９、ＴａＣ_０．９９及び、ＭｇＯよりなる群から選択された少なくとも１つを含む。

別の例において、第１層２１が、ＮａＣｌ構造のＨｆＣを含むとき、第２層２２は、Ｅｕ、ＴｉＮ、ＺｒＮ、ＴｉＣ、ＮｂＮ、ＮＣ_０．９９、ＴａＣ_０．９９、及び、ＭｇＯよりなる群から選択された少なくとも１つを含む。

このような第２層２２を用いることで、例えば、良好な結晶性の第１層２１が得られる。第１層２１に含まれる粒のサイズを大きくできる。第１層２１に含まれる粒界の密度を低減できる。これにより、例えば、電気抵抗率をさらに低減できる。

１つの例において、第１層２１と第２層２２との間において、格子ミスマッチは、５％以下である。例えば、第１層２１の第１格子定数と、第２層２２の第２格子定数と、の差の絶対値の、第１格子定数に対する比は、５％以下である。例えば、格子不整合に起因する転位などが抑制できる。

実施形態において、第１層２１の厚さｔ１は、例えば、０．５ｎｍ以上１０ｎｍ以下である。第２層２２の厚さｔ２は、例えば、０．５ｎｍ以上１０ｎｍ以下である。第２磁性層１２の厚さｔｍ２は、例えば、０．５ｎｍ以上５ｎｍ以下である。これらの厚さは、Ｚ軸方向に沿う距離である。

以下、第１層２１及び第１積層体ＳＢ１を含む構成の特性の測定結果の例について説明する。以下に説明する第１試料ＳＰ０１は、Ｔａ層（３ｎｍ）／ＭｇＯ層（１．１ｎｍ）／ＣｏＦｅＢ層／ＨｆＮ層（８ｎｍ）の構成を有する。第２試料ＳＰ０２は、Ｔａ層（３ｎｍ）／ＭｇＯ（１．１ｎｍ）／ＣｏＦｅ層／ＨｆＮ層（８ｎｍ）の構成を有する。上記において括弧内の長さは、それぞれの層の厚さである。ＨｆＮ層は、ＮａＣｌ構造を有する。ＣｏＦｅＢ層において、Ｃｏの組成比は０．４で、Ｆｅの組成比は０．４で、Ｂの組成比は０．２である。ＣｏＦｅＢ層及びＣｏＦｅ層が、第２磁性層１２に対応する。この実験では、ＣｏＦｅＢ層及びＣｏＦｅ層のそれぞれの厚さ（厚さｔｍ２に対応する）が変更される。

図２は、磁気記憶装置の特性を例示するグラフ図である。
図２の横軸は、厚さｔｍ２（ｎｍ）に対応する。縦軸は、実効垂直異方性磁界Ｈｋ＿ｅｆｆ（ｋＯｅ）に対応する。

図２に示すように、第１試料ＳＰ０１及び第２試料ＳＰ０２のいずれの場合も、厚さｔｍ２が増大すると、実効垂直異方性磁界Ｈｋ＿ｅｆｆの絶対値は大きくなる。第１試料ＳＰ０１において、実効垂直異方性磁界Ｈｋ＿ｅｆｆは、−９ｋＯｅ〜−３ｋＯｅ程度である。第２試料ＳＰ０２において、実効垂直異方性磁界Ｈｋ＿ｅｆｆは、−２４ｋＯｅ〜−１９ｋＯｅ程度である。

図３は、磁気記憶装置の特性を例示するグラフ図である。
図３の横軸は、厚さｔｍ２（ｎｍ）に対応する。縦軸は、楕円率の飽和値Ｅｔａ＿ｓに対応する。楕円率の飽和値Ｅｔａ＿ｓは、飽和磁化に比例した値である。

図３に示すように、第２試料ＳＰ０２においては、０．６ｎｍ程度の厚さの「Dead Layer」が生じる。一方、第１試料ＳＰ０１においては、「Dead Layer」は実質的に生じない。

図４は、磁気記憶装置の特性を例示するグラフ図である。
図４の横軸は、厚さ「ＳＬ−ＤＬ」（ｎｍ）に対応する。厚さ「ＳＬ−ＤＬ」は、厚さｔｍ２（ＳＬ）と、「Dead Layer」の厚さ「ＤＬ」（ｎｍ）と、の差に対応する。縦軸は、一軸磁気異方性ｔＫｅｆｆ（ｅｒｇ／ｃｍ^２）である。

図４に示すように、第１試料ＳＰ０１及び第２試料ＳＰ０２において、厚さ「ＳＬ−ＤＬ」と、一軸磁気異方性ｔＫｅｆｆと、は、実質的にリニアの関係があり、良好な試料であることが確認できる。

第１試料ＳＰ０１においては、「Dead Layer」の厚さ「ＤＬ」は、実質的に０である。第１試料ＳＰ０１において、飽和磁化Ｍｓは、約１１１０ｅｍｕ／ｃｍ^３と導出される。第１試料ＳＰ０１において、界面磁気異方性Ｋｓは、１．０３ｅｒｇ／ｃｍ^２と導出される。ＮａＣｌ構造を有するＨｆＮ層において、良好な磁気特性が得られる。

図５は、第１実施形態に係る磁気記憶装置を例示する模式的断面図である。
図５に示すように、第１層２１は、複数の粒２１ｇ（例えば結晶粒）を含んでも良い。複数の粒２１ｇのサイズは、第２磁性層１２の幅の０．１倍以上でも良い。

例えば、既に説明したように、第２磁性層１２は、第２方向（例えば、Ｘ軸方向）に沿う第２方向長さ（長さＬｘ）を有する。１つの例において、複数の粒２１ｇの少なくとも１つの第２方向に沿う長さＬｇｒは、第２方向長さ（長さＬｘ）の１／１０以上である。長さＬｇｒは、第２方向長さ（長さＬｘ）の１／２以上でも良い。

複数の粒２１ｇの１つの第２方向に沿う長さは、複数の粒界２１ｇｂの間の第２方向に沿う距離に対応する。

複数の粒２１ｇの１つのサイズは、Ｘ−Ｙ平面に沿う任意の方向の長さでも良い。複数の粒２１ｇの１つのサイズは、例えば、第３方向（例えば、Ｙ軸方向）に沿う長さでも良い。

例えば、既に説明したように、第２磁性層１２は、第３方向（第１方向及び第２方向を含む平面と交差する方向）に沿う第３方向長さ（長さＬｙ）を有する（図１参照）。第３方向は、例えば、Ｙ軸方向である。１つの例において、複数の粒２１ｇの少なくとも１つの第３方向（例えば、Ｙ軸方向）に沿う長さは、第３方向長さ（長さＬｙ）の１／１０以上である。複数の粒２１ｇの少なくとも１つの第３方向に沿う長さは、第３方向長さ（長さＬｙ）の１／２以上でも良い。

例えば、既に説明したように、第１層２１は、第３方向（第１方向及び第２方向を含む平面（Ｚ−Ｘ平面）と交差する方向）に沿う第１層幅Ｗｙを有する（図１参照）。１つの例において、複数の粒２１ｇの少なくとも１つの第３方向に沿う長さは、第１層幅Ｗｙの１／１０以上である。複数の粒２１ｇの少なくとも１つの第３方向に沿う長さは、第１層幅Ｗｙの１／２以上でも良い。

実施形態において、第１層２１の特定の結晶面は、例えば、Ｘ−Ｙ平面に沿っても良い。１つの例において、第１層２１の少なくとも一部における＜００１＞方向は、第１方向（Ｚ軸方向）に沿う。例えば、＜００１＞方向と第１方向との間の角度の絶対値は、３０度以下である。

別の例において、第１層２１の少なくとも一部における＜１１０＞方向は、第１方向（Ｚ軸方向）に沿う。例えば、＜１１０＞方向と第１方向との間の角度の絶対値は、３０度以下である。

図６は、第１実施形態に係る磁気記憶装置を例示する模式的断面図である。
図６に示すように、磁気記憶装置１１０は、第１部材４１をさらに含んでも良い。この例では、第２部材４２及び絶縁部材４５がさらに設けられている。

第１部材４１は、Ｈｆと第１元素とを含む。第１元素は、酸素及び窒素よりなる群から選択された少なくとも１つを含む。第２部材４２は、Ｈｆと第２元素とを含む。第２元素は、酸素及び窒素よりなる群から選択された少なくとも１つを含む。例えば、第１部材４１及び第２部材４２の少なくともいずれは、第１層２１に含まれたＨｆの化合物を含む。化合物は、Ｈｆの酸化物、Ｈｆの窒化物、及び、Ｈｆの酸窒化物よりなる群から選択された少なくとも１つを含む。第１部材４１及び第２部材４２における電気抵抗は高い。第１部材４１及び第２部材４２は、絶縁性である。

第１非磁性層１１ｎは、側面１１ｎｓを含む。側面１１ｎｓは、第１方向（Ｚ軸方向）に対して垂直な平面（Ｘ−Ｙ平面）と交差する。第１部材４１は、側面１１ｎｓの少なくとも一部に対向する。例えば、側面１１ｎｓは、第１部材４１で覆われる。例えば、第１磁性層１１と第２磁性層１２との間の電気的な接触が抑制できる。

第１部材４１は、上記の垂直な平面（Ｘ−Ｙ平面）に沿う方向において、第２磁性層１２とさらに対向しても良い。例えば、第１部材４１は、上記の垂直な平面（Ｘ−Ｙ平面）に沿う方向において、第１磁性層１１とさらに対向しても良い。側面１１ｎｓを介した電気的なショートが抑制できる。

例えば、第１非磁性層１１ｎの少なくとも一部は、第１方向（Ｚ軸方向）と交差する方向（Ｘ−Ｙ平面内の１つの方向であり、この例では、Ｘ軸方向）において、第１部材４１と第２部材４２との間に設けられる。例えば、第２磁性層１２は、第１部材４１と第２部材４２との間に設けられる。

例えば、第１層がＨｆＣを含むときに、第１部材４１は、Ｈｆと炭素とを含んでも良い。この場合も、第１非磁性層１１ｎは、第１方向に対して垂直な平面と交差する側面１１ｎｓを含む。例えば、第１部材４１は、この側面１１ｎｓの少なくとも一部に対向する。

例えば、Ｘ軸方向において、絶縁部材４５の複数の領域の間に、第１部材４１及び第２部材４２が設けられても良い。

例えば、第１積層体ＳＢ１は、第１層２１の上に、第２磁性層１２となる膜、第１非磁性層１１ｎとなる膜、及び、第１磁性層１１となる膜を含む積層膜が形成され、この積層膜の一部を除去することで形成できる。この除去の際に、第１層２１の一部（表面部分）も除去される。このとき、第１層２１に含まれるＨｆが第１積層体ＳＢ１の側壁に付着することで、第１部材４１及び第２部材４２が形成されても良い。ＨｆＮ及びＨｆＣは、酸化されやすい。このため、第１積層体ＳＢ１の側壁に付着したＨｆは、化合物となり、高い抵抗が得られる。化合物は、例えば、Ｈｆの酸化物、Ｈｆの窒化物、及び、Ｈｆの酸窒化物よりなる群から選択された少なくとも１つを含む。第１積層体ＳＢ１の側面において、高い絶縁性が得られる。

このとき、第１層２１の一部の厚さが薄くなる。例えば、図６に示すように、第１層２１は、第１方向（Ｚ軸方向）において第２磁性層１２と重ならない非重畳領域（領域２１ｎａ及び２１ｎｂ）を含んでも良い。第３部分２０ｃ（重畳領域）の第１方向（Ｚ軸方向）に沿う厚さｔｃは、非重畳領域の第１方向に沿う厚さ（厚さｔａまたは厚さｔｂ）よりも厚い。

磁気記憶装置１１０において、第２層２２の少なくとも一部は、アモルファスでも良い。例えば、アモルファスの第２層２２の上において、良好な結晶性を有する第１層２１が得られる。アモルファスの第２層２２は、例えば、ホウ素を含んでも良い。アモルファスの第２層２２は、例えば、ホウ化物を含んでも良い。ホウ化物は、例えば、Ｈｆ、Ｔａ及びＷよりなる群から選択された少なくとも１つと、ホウ素と、を含む。

以下、実施形態に係る磁気記憶装置のいくつかの別の例について説明する。以下においては、磁気記憶装置１１０と異なる部分が、説明される。

図７は、第１実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図７に示すように、実施形態に係る磁気記憶装置１１１も、導電部材２０、第１磁性層１１、第２磁性層１２及び第１非磁性層１１ｎを含む。導電部材２０は、第１層２１を含む。磁気記憶装置１１１においては、第１層２１は、この例では、Ｚ軸方向で第２磁性層１２と重なる部分に設けられている。第１層２１は、例えば、Ｚ軸方向で第２磁性層１２と重ならない部分を実質的に含んでいない。磁気記憶装置１１１においても、第１層２１の電気抵抗率を低くできるため、より安定した動作が得られる。

この例では、導電部材２０の第１〜第３部分２０ａ〜２０ｃは、第２層２２に設けられる。第２層２２に電流（第１電流Ｉｗ１または第２電流Ｉｗ２）が供給される。この例においては、第２層２２は、導電性である。

図８は、第１実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図８に示すように、実施形態に係る磁気記憶装置１１２も、導電部材２０、第１磁性層１１、第２磁性層１２及び第１非磁性層１１ｎを含む。導電部材２０は、第１層２１及び第２層２２に加えて第３層２３をさらに含む。第３層２３は、導電性である。

第３層２３と第２磁性層１２との間に第１層２１が設けられる。第３層２３と第１層２１との間に第２層２２が設けられる。この例では、第１層２１及び第２層２２は、Ｚ軸方向で第２磁性層１２と重なる部分に設けられている。第１層２１及び第２層２２は、例えば、Ｚ軸方向で第２磁性層１２と重ならない部分を実質的に含んでいない。磁気記憶装置１１２においても、第１層２１の電気抵抗率を低くできるため、より安定した動作が得られる。

この例では、導電部材２０の第１〜第３部分２０ａ〜２０ｃは、第３層２３に設けられる。第３層２３に電流（第１電流Ｉｗ１または第２電流Ｉｗ２）が供給される。

第３層２３が設けられる場合において、第１層２１は、Ｚ軸方向で第２磁性層１２と重ならない部分を含んでも良い。第３層２３が設けられる場合において、第２層２２は、Ｚ軸方向で第２磁性層１２と重ならない部分を含んでも良い。

第３層２３は、例えば、Ｃｕ、Ａｌ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｉｒ、Ｐｔ及びＡｕよりなる群から選択された少なくとも１つを含む。導電性の高い第３層２３を用いることで、導電部材２０の電気抵抗率をさらに低くできる。

第３層２３が設けられる１つの例において、第２層２２は、導電性である。第３層２３が設けられる別の例において、第２層２２の抵抗率が高くても良い。この場合、薄い第２層２２を用いることで、例えば、トンネル電流により、第３層２３と第１層２１との間の電気的な接続が行われる。

図９は、第１実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図９に示すように、本実施形態に係る磁気記憶装置１２０も、第１層２１、第１磁性層１１、第２磁性層１２、第１非磁性層１１ｎ及び制御部７０を含む。磁気記憶装置１２０においては、磁性層の磁化の方向が、磁気記憶装置１１０におけるそれとは異なる。これ以外の磁気記憶装置１２０における構成は、磁気記憶装置１１０の構成と同様である。

磁気記憶装置１２０においては、第１磁性層１１の第１磁化１１Ｍは、第２方向（例えばＸ軸方向）に沿う。例えば、第２磁性層１２の第２磁化１２Ｍは、第２方向に実質的に沿う。

磁気記憶装置１２０においては、例えば、Direct switchingモードの動作が行われる。Direct switchingモードにおける磁化反転の速度は、Precessional Switchingモードにおける磁化反転の速度よりも高い。Direct switchingモードにおいては、磁化反転は、歳差運動を伴わない。このため、磁化反転速度は、ダンピング定数αに依存しない。磁気記憶装置１２０においては、高速の磁化反転が得られる。

磁気記憶装置１２０において、例えば、第１磁性層１１の１つの方向の長さ（長軸方向の長さ）は、第１磁性層１１の別の１つの方向の長さ（短軸方向の長さ）よりも長い。例えば、第１磁性層１１の第２方向（例えば、Ｘ軸方向）に沿う長さ（長軸方向の長さ）は、第１磁性層１１の第３方向（例えば、Ｙ軸方向）に沿う長さ（短軸方向の長さ）よりも長い。例えば、形状異方性により、第１磁性層１１の第１磁化１１Ｍが第２方向に沿い易くなる。

磁気記憶装置１２０において、例えば、第１磁性層１１の長軸方向は、第２方向に沿う。第１磁性層１１の長軸方向は、第２方向に対して傾斜しても良い。例えば、第１磁性層１１の長軸方向と、第２方向（第１層２１を流れる電流の方向に対応する方向）と、の間の角度（絶対値）は、例えば、０度以上３０度未満である。このような構成においては、例えば、高い書き込み速度が得られる。

図１０は、第１実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図１０に示すように、実施形態に係る磁気記憶装置１２１においても、第１層２１は、この例では、Ｚ軸方向で第２磁性層１２と重なる部分に設けられている。第１層２１は、例えば、Ｚ軸方向で第２磁性層１２と重ならない部分を実質的に含んでいない。この場合も、第１層２１の電気抵抗率を低くできるため、より安定した動作が得られる。

この例では、導電部材２０の第１〜第３部分２０ａ〜２０ｃは、第２層２２に設けられる。第２層２２に電流（第１電流Ｉｗ１または第２電流Ｉｗ２）が供給される。この例においては、第２層２２は、導電性である。

図１１は、第１実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図１１に示すように、実施形態に係る磁気記憶装置１２２において、導電部材２０は、第１層２１及び第２層２２に加えて第３層２３をさらに含む。第３層２３は、導電性である。磁気記憶装置１２２においても、第１層２１の電気抵抗率を低くできるため、より安定した動作が得られる。例えば、導電部材２０の第１〜第３部分２０ａ〜２０ｃは、第３層２３に設けられる。第３層２３に電流（第１電流Ｉｗ１または第２電流Ｉｗ２）が供給される。

（第２実施形態）
図１２は、第２実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図１２に示すように、本実施形態に係る磁気記憶装置２１０においては、複数の積層体（第１積層体ＳＢ１、第２積層体ＳＢ２及び積層体ＳＢｘなど）が設けられる。そして、複数のスイッチ（スイッチＳｗ１、スイッチＳｗ２及びスイッチＳｗｘなど）が設けられる。磁気記憶装置２１０におけるこれ以外の構成は、磁気記憶装置１１０と同様である。

複数の積層体は、第１層２１に沿って並ぶ。例えば、第２積層体ＳＢ２は、第３磁性層１３、第４磁性層１４及び第２非磁性層１２ｎを含む。第３磁性層１３は、第１層２１の一部と、第１方向（Ｚ軸方向）において離れる。第４磁性層１４は、第１層２１のその一部と、第３磁性層１３と、の間に設けられる。第２非磁性層１２ｎは、第３磁性層１３と第４磁性層１４との間に設けられる。

例えば、第３磁性層１３は、第２方向（例えばＸ軸方向）において、第１磁性層１１から離れる。第４磁性層１４は、第２方向において、第２磁性層１２から離れる。第２非磁性層１２ｎは、第２方向において、第１非磁性層１１ｎから離れる。

例えば、積層体ＳＢｘは、磁性層１１ｘ、磁性層１２ｘ及び非磁性層１１ｎｘを含む。磁性層１１ｘは、第１層２１の別の一部と、第１方向（Ｚ軸方向）において離れる。磁性層１２ｘは、第１層２１のその別の一部と、磁性層１１ｘと、の間に設けられる。非磁性層１１ｎｘは、磁性層１１ｘと磁性層１２ｘとの間に設けられる。

例えば、第３磁性層１３の材料及び構成は、第１磁性層１１の材料及び構成と同じである。例えば、第４磁性層１４の材料及び構成は、第２磁性層１２の材料及び構成と同じである。例えば、第２非磁性層１２ｎの材料及び構成は、第１非磁性層１１ｎの材料及び構成と同じである。

複数の積層体は、複数のメモリセルＭＣとして機能する。

スイッチＳｗ１は、第１磁性層１１と電気的に接続される。スイッチＳｗ２は、第３磁性層１３と電気的に接続される。スイッチＳｗｘは、磁性層１１ｘと電気的に接続される。これらのスイッチは、制御部７０の制御回路７５と電気的に接続される。これらのスイッチにより、複数の積層体のいずれかが選択される。

例えば、制御部７０は、第１層２１の１つの端部（この例では、第１部分２０ａ）と、電気的に接続される。制御部７０は、第１層２１の別の端部（例えば、部分２０ｘ）と、電気的に接続される。

（第３実施形態）
図１３（ａ）〜図１３（ｃ）は、第３実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図１３（ａ）に示すように、本実施形態にかかる磁気記憶装置２２０においても、複数の積層体（第１積層体ＳＢ１及び第２積層体ＳＢ２）が設けられる。磁気記憶装置２２０においては、第１積層体ＳＢ１に流れる電流と、第２積層体ＳＢ２に流れる電流とは別である。

例えば、第１層２１は、第１〜第５部分２０ａ〜２０ｅを含む。第２部分２０ｂは、第１部分２０ａと第５部分２０ｅとの間に設けられる。第４部分２０ｄは、第３部分２０ｃと第５部分２０ｅの間に設けられる。第１部分２０ａから第２部分２０ｂへの第２方向は、第１方向（Ｚ軸方向）と交差する。第３部分２０ｃから第１磁性層１１への方向は、第１方向（Ｚ軸方向）に沿う。第２磁性層１２は、第３部分２０ｃと第１磁性層１１との間に設けられる。第４部分２０ｄから第３磁性層１３への方向は、第１方向（Ｚ軸方向）に沿う。第４磁性層１４は、第４部分２０ｄと第３磁性層１３との間に設けられる。

第１積層体ＳＢ１は、第１方向（Ｚ軸方向）において、第３部分２０ｃと重なる。第２積層体ＳＢ２は、第１方向において、第４部分２０ｄと重なる。第１層２１の第２部分２０ｂは、第１積層体ＳＢ１と第２積層体ＳＢ２との間の部分に対応する。

例えば、第１端子Ｔ１が、第１層２１の第１部分２０ａと電気的に接続される。第２端子Ｔ２が、第５部分２０ｅと電気的に接続される。第３端子Ｔ３が、第２部分２０ｂと電気的に接続される。第４端子Ｔ４が、第１磁性層１１と電気的に接続される。第５端子Ｔ５が、第３磁性層１３と電気的に接続される。

図１３（ａ）に示すように、１つの動作ＯＰ１において、第１電流Ｉｗ１が、第１端子Ｔ１から第３端子Ｔ３に向けて流れ、第３電流Ｉｗ３が第２端子Ｔ２から第３端子Ｔ３に向けて流れる。第１積層体ＳＢ１の位置における電流（第１電流Ｉｗ１）の向きは、第２積層体ＳＢ２の位置における電流（第３電流Ｉｗ３）の向きと逆である。このような動作ＯＰ１において、第１積層体ＳＢ１の第２磁性層１２に作用するスピンホールトルクの向きは、第２積層体ＳＢ２の第４磁性層１４に作用するスピンホールトルクの向きと逆になる。

図１３（ｂ）に示す別の動作ＯＰ２において、第２電流Ｉｗ２が、第３端子Ｔ３から第１端子Ｔ１に向けて流れ、第４電流Ｉｗ４が第３端子Ｔ３から第２端子Ｔ２に向けて流れる。第１積層体ＳＢ１の位置における電流（第２電流Ｉｗ２）の向きは、第２積層体ＳＢ２の位置における電流（第４電流Ｉｗ４）の向きと逆である。このような動作ＯＰ２において、第１積層体ＳＢ１の第２磁性層１２に作用するスピンホールトルクの向きは、第２積層体ＳＢ２の第４磁性層１４に作用するスピンホールトルクの向きと逆になる。

図１３（ａ）及び図１３（ｂ）に示すように、第４磁性層１４の第４磁化１４Ｍの向きは、第２磁性層１２の第２磁化１２Ｍの向きと逆である。一方、第３磁性層１３の第３磁化１３Ｍの向きは、第１磁性層１１の第１磁化１１Ｍの向きと同じである。このように、第１積層体ＳＢ１と第２積層体ＳＢ２との間で、反対の向きの磁化情報が記憶される。例えば、動作ＯＰ１の場合の情報（データ）が、”１”に対応する。例えば、動作ＯＰ２の場合の情報（データ）が、”０”に対応する。このような動作により、例えば、後述するように、読み出しが高速化できる。

動作ＯＰ１及び動作ＯＰ２において、第２磁性層１２の第２磁化１２Ｍと、第１層２１を流れる電子（偏極電子）のスピン電流と、が相互作用する。第２磁化１２Ｍの向きと、偏極電子のスピンの向きとは、平行または反平行の関係となる。第２磁性層１２の第２磁化１２Ｍは、歳差運動して、反転する。動作ＯＰ１及び動作ＯＰ２において、第４磁性層１４の第４磁化１４Ｍの向きと、偏極電子のスピンの向きとは、平行または反平行の関係となる。第４磁性層１４の第４磁化１４Ｍは、歳差運動して、反転する。

図１３（ｃ）は、磁気記憶装置２２０における読み出し動作を例示している。
読み出し動作ＯＰ３において、第４端子Ｔ４の電位を第４電位Ｖ４とする。そして、第５端子Ｔ５の電位を第５電位Ｖ５とする。第４電位Ｖ４は、例えば、接地電位である。第４電位Ｖ４と第５電位Ｖ５との間の電位差をΔＶとする。複数の積層体のそれぞれにおける２つの電気抵抗を、高抵抗Ｒｈ及び低抵抗Ｒｌとする。高抵抗Ｒｈは、低抵抗Ｒｌよりも高い。例えば、第１磁化１１Ｍと第２磁化１２Ｍとが反平行であるときの抵抗が、高抵抗Ｒｈに対応する。例えば、第１磁化１１Ｍと第２磁化１２Ｍとが平行であるときの抵抗が、低抵抗Ｒｌに対応する。例えば、第３磁化１３Ｍと第４磁化１４Ｍとが反平行であるときの抵抗が、高抵抗Ｒｈに対応する。例えば、第３磁化１３Ｍと第４磁化１４Ｍとが平行であるときの抵抗が、低抵抗Ｒｌに対応する。

例えば、図１３（ａ）に例示する動作ＯＰ１（”１”状態）において、第３端子Ｔ３の電位Ｖｒ１は、（１）式で表される。
Ｖｒ１＝｛Ｒｌ／（Ｒｌ＋Ｒｈ）｝×ΔＶ …（１）
一方、図１３（ｂ）に例示する動作ＯＰ２（”０”状態）の状態において、第３端子Ｔ３の電位Ｖｒ２は、（２）式で表される。
Ｖｒ２＝｛Ｒｈ／（Ｒｌ＋Ｒｈ）｝×ΔＶ …（２）
従って、”１”状態と”０”状態との間における、電位変化ΔＶｒは、（３）式で表される。
ΔＶｒ＝Ｖｒ２−Ｖｒ１＝｛（Ｒｈ−Ｒｌ）／（Ｒｌ＋Ｒｈ）｝×ΔＶ …（３）
電位変化ΔＶｒは、第３端子Ｔ３の電位を測定することによって得られる。

定電流を積層体（磁気抵抗素子）に供給して磁気抵抗素子の２つの磁性層の間の電圧（電位差）を測定する場合に比べて、上記の読み出し動作ＯＰ３においては、例えば、読み取り時の消費エネルギーを低減できる。上記の読み出し動作ＯＰ３においては、例えば、高速読み出しを行なうことができる。

上記の動作ＯＰ１及び動作ＯＰ２において、第４端子Ｔ４及び第５端子Ｔ５を用いて、第２磁性層１２及び第４磁性層１４のそれぞれの垂直磁気異方性を制御することができる。これにより、書込み電流を低減できる。例えば、書込み電流は、第４端子Ｔ４及び第５端子Ｔ５を用いないで書き込みを行う場合の書き込み電流の約１／２にできる。例えば、書込み電荷を低減できる。第４端子Ｔ４及び第５端子Ｔ５に加える電圧の極性と、垂直磁気異方性の増減と、の関係は、磁性層及び第１層２１の材料に依存する。

このように、制御部７０は、第１部分２０ａ、第２部分２０ｂ及び第５部分２０ｅと電気的に接続される。制御部７０は、第１電流Ｉｗ１を導電部材２０（例えば、第１層２１）に供給し、第３電流Ｉｗ３を導電部材２０（例えば、第１層２１）に供給する第１書き込み動作（動作ＯＰ１）を実施する。第１電流Ｉｗ１は、第１部分２０ａから第２部分２０ｂへの向きを有する。第３電流Ｉｗ３は、第５部分２０ｅから第２部分２０ｂへの向きを有する。

制御部７０は、第２電流Ｉｗ２を導電部材２０（例えば、第１層２１）に供給し、第４電流Ｉｗ４を導電部材２０（例えば、第１層２１）に供給する第２書き込み動作（動作ＯＰ２）を実施する。第２電流Ｉｗ２は、第２部分２０ｂから第１部分２０ａへの向きを有する。第４電流Ｉｗ４は第２部分２０ｂから第５部分２０ｅへの向きを有する。

制御部７０は、第４端子Ｔ４（第１磁性層１１）及び第５端子Ｔ５（第３磁性層１３）とさらに電気的に接続される。制御部７０は、読み出し動作（動作ＯＰ３）をさらに実施する。読み出し動作において、制御部７０は、第１導電層１１と第３導電層１３との間に電圧を印加して、第２部分２０ｂの電位を検出する。

（第４実施形態）
図１４は、第４実施形態に係る磁気記憶装置を示す模式図である。
図１４に示すように、本実施形態に係る磁気記憶装置３１０においては、メモリセルアレイＭＣＡ、複数の第１配線（例えば、ワード線ＷＬ１及びＷＬ２など）、複数の第２配線（例えば、ビット線ＢＬ１、ＢＬ２及びＢＬ３など）、及び、制御部７０が設けられる。複数の第１配線は、１つの方向に延びる。複数の第２配線は、別の１つの方向に延びる。制御部７０は、ワード線選択回路７０ＷＳ、第１ビット線選択回路７０ＢＳａ、第２ビット線選択回路７０ＢＳｂと、第１書込み回路７０Ｗａ、第２書き込み回路７０Ｗｂ、第１読出し回路７０Ｒａ、及び、第２読出し回路７０Ｒｂ、を含む。メモリセルアレイＭＣＡにおいて、複数のメモリセルＭＣが、アレイ状に並ぶ。

例えば、複数のメモリセルＭＣの１つに対応して、スイッチＳｗ１及びスイッチＳｗＳ１が設けられる。これらのスイッチは、複数のメモリセルの１つに含められると見なす。これらのスイッチは、制御部７０に含まれると見なされても良い。これらのスイッチは、例えば、トランジスタである。複数のメモリセルＭＣの１つは、例えば、積層体（例えば第１積層体ＳＢ１）を含む。

図１２に関して説明したように、１つの導電部材２０に、複数の積層体（第１積層体ＳＢ１、第２積層体ＳＢ２及び積層体ＳＢｘなど）が設けられても良い。そして、複数の積層体に、複数のスイッチ（スイッチＳｗ１、スイッチＳｗ２及びスイッチＳｗｘなど）がそれぞれ設けられても良い。図１４においては、図を見やすくするために、１つの導電部材２０に対応して、１つの積層体（積層体ＳＢ１など）と、１つのスイッチ（スイッチＳｗ１など）と、が描かれている。

図１４に示すように、第１積層体ＳＢ１の一端は、導電部材２０に接続される。第１積層体ＳＢ１の他端は、スイッチＳｗ１のソース及びドレインの一方に接続される。スイッチＳｗ１のソース及びドレインの他方は、ビット線ＢＬ１に接続される。スイッチＳｗ１のゲートは、ワード線ＷＬ１に接続される。導電部材２０の一端（例えば第１部分２０ａ）は、スイッチＳｗＳ１のソース及びドレインの一方に接続される。導電部材２０の他端（例えば第３部分２０ｅ）は、ビット線ＢＬ３に接続される。スイッチＳｗＳ１のソース及びドレインの他方は、ビット線ＢＬ２に接続される。スイッチＳｗＳ１のゲートは、ワード線ＷＬ２に接続される。

複数のメモリセルＭＣの他の１つにおいて、積層体ＳＢｎ、スイッチＳｗｎ及びスイッチＳｗＳｎが設けられる。

メモリセルＭＣへの情報の書込み動作の例について説明する。
書込みを行なう１つのメモリセルＭＣ（選択メモリセル）のスイッチＳｗＳ１がオン状態とされる。例えば、オン状態においては、この１つのスイッチＳｗＳ１のゲートが接続されたワード線ＷＬ２が、ハイレベルの電位に設定される。電位の設定は、ワード線選択回路７０ＷＳにより行われる。上記の１つのメモリセルＭＣ（選択メモリセル）を含む列の他のメモリセルＭＣ（非選択メモリセル）におけるスイッチＳｗＳ１もオン状態となる。１つの例では、メモリセルＭＣ（選択メモリセル）内のスイッチＳｗ１のゲートに接続されるワード線ＷＬ１、及び、他の列に対応するワード線ＷＬ１及びＷＬ２は、ロウレベルの電位に設定される。

図１４では、１つの導電部材２０に対応して１つの積層体及び１つのスイッチＳｗ１が描かれているが、既に説明したように、１つの導電部材２０に対応して複数の積層体（積層体ＳＢ１、第２積層体ＳＢ２及び積層体ＳＢｘなど）及び複数のスイッチ（スイッチＳｗ１、スイッチＳｗ２及びスイッチＳｗｘなど）が設けられる。この場合、例えば、複数の積層体のそれぞれに接続されているスイッチは、オン状態とされる。複数の積層体のいずれかには選択電圧が印加される。一方、他の積層体には非選択電圧が印加される。複数の積層体の上記のいずれかに書き込みが行われ、他の積層体には書き込みが行われない。複数の積層体における選択的な書き込みが行われる。

書込みを行なうメモリセルＭＣ（選択セル）に接続されたビット線ＢＬ２及びＢＬ３が、選択される。選択は、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂにより行われる。この選択されたビット線ＢＬ２及びＢＬ３に、書込み電流が供給される。書き込み電流の供給は、第１書込み回路７０Ｗａ及び第２書き込み回路７０Ｗｂによって行われる。書き込み電流は、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの一方から、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの他方に向けて流れる。書込み電流によって、ＭＴＪ素子（第１積層体ＳＢ１など）の記憶層（第２磁性層１２など）の磁化方向が変化可能になる。第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの他方から、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの一方に向けて書込み電流が流れると、ＭＴＪ素子の記憶層の磁化方向が、上記とは反対方向に変化可能となる。このようにして、書込みが行われる。

以下、メモリセルＭＣからの情報の読出し動作の例について説明する。
読出しを行なうメモリセルＭＣ（選択セル）に接続されたワード線ＷＬ１がハイレベルの電位に設定される。上記のメモリセルＭＣ（選択セル）内のスイッチＳｗ１がオン状態にされる。このとき、上記のメモリセルＭＣ（選択セル）を含む列の他のメモリセルＭＣ（非選択セル）におけるスイッチＳｗ１もオン状態となる。上記のメモリセルＭＣ（選択セル）内のスイッチＳｗＳ１のゲートに接続されるワード線ＷＬ２、及び、他の列に対応するワード線ＷＬ１及びＷＬ２は、ロウレベルの電位に設定される。

読出しを行なうメモリセルＭＣ（選択セル）に接続されたビット線ＢＬ１及びＢＬ３が、選択される。選択は、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂにより行われる。この選択されたビット線ＢＬ１及びビット線ＢＬ３に、読出し電流が供給される。読み出し電流の供給は、第１読出し回路７０Ｒａ及び第２読み出し回路７０Ｒｂにより行われる。読み出し電流は、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの一方から、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの他方に向けて流れる。例えば、上記の選択されたビット線ＢＬ１及びＢＬ３の間の電圧が、第１読出し回路７０Ｒａ及び第２読み出し回路７０Ｒｂによって、検出される。例えば、ＭＴＪ素子の、記憶層（第２磁性層１２）の磁化と、参照層（第１磁性層１１）の磁化と、の間の差が検出される。差は、磁化の向きが互いに平行状態（同じ向き）か、または、互いに反平行状態（逆向き）か、を含む。このようにして、読出し動作が行われる。

実施形態は、以下の構成（例えば、技術案）を含んでも良い。
（構成１）
ＮａＣｌ構造のＨｆＮ、ｆｃｃ構造のＨｆＮ、及び、ＮａＣｌ構造のＨｆＣよりなる群から選択された少なくとも１つを含む第１層を含む導電部材と、
第１方向において前記第１層から離れた第１磁性層と、
前記第１層と前記第１磁性層との間に設けられた第２磁性層と、
前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、
を備えた、磁気記憶装置。

（構成２）
第２層をさらに備え、
前記第２層と前記第１磁性層との間に前記第２磁性層が設けられ、
前記第２層と前記第２磁性層との間に前記第１層が設けられ、
前記第１層が、前記ＮａＣｌ構造のＨｆＮを含むとき、前記第２層は、Ｎｂ、Ｍｏ、Ｔａ、Ｗ、Ｅｕ、ＺｒＮ、ＺｒＣ_０．９７、ＮＣ_０．９９、及び、ＴａＣ_０．９９よりなる群から選択された少なくとも１つを含む、構成１記載の磁気記憶装置。

（構成３）
第２層をさらに備え、
前記第２層と前記第１磁性層との間に前記第２磁性層が設けられ、
前記第２層と前記第２磁性層との間に前記第１層が設けられ、
前記第１層が、前記ＮａＣｌ構造のＨｆＮを含むとき、前記第２層は、Ｅｕ、ＺｒＮ、ＺｒＣ_０．９７、ＮＣ_０．９９、及び、ＴａＣ_０．９９よりなる群から選択された少なくとも１つを含む、構成１記載の磁気記憶装置。

（構成４）
第２層をさらに備え、
前記第２層と前記第１磁性層との間に前記第２磁性層が設けられ、
前記第２層と前記第２磁性層との間に前記第１層が設けられ、
前記第１層が、前記ＮａＣｌ構造のＨｆＣを含むとき、前記第２層は、Ｖ、Ｍｏ、Ｗ、Ｅｕ、ＴｉＮ、ＺｒＮ、ＴｉＣ、ＮｂＮ、ＮＣ_０．９９、ＴａＣ_０．９９及び、ＭｇＯよりなる群から選択された少なくとも１つを含む、構成１記載の磁気記憶装置。

（構成５）
第２層をさらに備え、
前記第２層と前記第１磁性層との間に前記第２磁性層が設けられ、
前記第２層と前記第２磁性層との間に前記第１層が設けられ、
前記第１層が、前記ＮａＣｌ構造のＨｆＣを含むとき、前記第２層は、Ｅｕ、ＴｉＮ、ＺｒＮ、ＴｉＣ、ＮｂＮ、ＮＣ_０．９９、ＴａＣ_０．９９、及び、ＭｇＯよりなる群から選択された少なくとも１つを含む、構成１記載の磁気記憶装置。

（構成６）
第２層をさらに備え、
前記第２層と前記第１磁性層との間に前記第２磁性層が設けられ、
前記第２層と前記第２磁性層との間に前記第１層が設けられ、
前記第２層は、ホウ素を含み、
前記第２層の少なくとも一部はアモルファスである、構成１記載の磁気記憶装置。

（構成７）
前記第２層は、前記第１層と接した、構成２〜６のいずれか１つに記載の磁気記憶装置。

（構成８）
前記第１層の第１格子定数と、前記第２層の第２格子定数と、の差の絶対値の、前記第１格子定数に対する比は、５％以下である、構成２〜６のいずれか１つに記載の磁気記憶装置。

（構成９）
前記第１層の少なくとも一部における＜００１＞方向は、前記第１方向に沿う、構成１〜８のいずれか１つに記載の磁気記憶装置。

（構成１０）
前記第１層の少なくとも一部における＜１１０＞方向は、前記第１方向に沿う、構成１〜８のいずれか１つに記載の磁気記憶装置。

（構成１１）
Ｈｆと第１元素とを含む第１部材をさらに備え、
第１元素は、酸素及び窒素よりなる群から選択された少なくとも１つを含み、
前記第１非磁性層は、前記第１方向に対して垂直な平面と交差する側面を含み、
前記第１部材は、前記側面の少なくとも一部に対向する、構成１〜１０のいずれか１つに記載の磁気記憶装置。

（構成１２）
Ｈｆと炭素とを含む第１部材をさらに備え、
前記第１層は、前記ＨｆＣを含み、
前記第１非磁性層は、前記第１方向に対して垂直な平面と交差する側面を含み、
前記第１部材は、前記側面の少なくとも一部に対向する、構成１〜１１のいずれか１つに記載の磁気記憶装置。

（構成１３）
前記第１部材は、前記垂直な前記平面に沿う方向において、前記第２磁性層とさらに対向する、構成１１または１２に記載の磁気記憶装置。

（構成１４）
Ｈｆと第１元素とを含む第１部材と、
Ｈｆと第２元素とを含む第２部材と、
をさらに備え、
前記第１元素は、酸素及び窒素よりなる群から選択された少なくとも１つを含み、
前記第２元素は、酸素及び窒素よりなる群から選択された少なくとも１つを含み、
前記第１非磁性層の少なくとも一部は、前記第１方向と交差する方向において、前記第１部材と前記第２部材との間に設けられる、構成１〜１０のいずれか１つに記載の磁気記憶装置。

（構成１５）
Ｈｆと炭素とを含む第１部材と、
Ｈｆと炭素とを含む第２部材と、
をさらに備え、
前記第１層は、前記ＨｆＣを含み、
前記第１非磁性層の少なくとも一部は、前記第１方向と交差する方向において、前記第１部材と前記第２部材との間に設けられる、構成１〜１０のいずれか１つに記載の磁気記憶装置。

（構成１６）
前記第２磁性層は、前記第１部材と前記第２部材との間に設けられる、構成１４または１５に記載の磁気記憶装置。

（構成１７）
前記第１層は、前記第１方向において前記第２磁性層と重ならない非重畳領域と、前記第１方向において前記第２磁性層と重なる重畳領域と、を含み、 前記重畳領域の前記第１方向に沿う厚さは、前記非重畳領域の前記第１方向に沿う厚さよりも厚い、構成１〜１６のいずれか１つに記載の磁気記憶装置。

（構成１８）
第３磁性層と、
第４磁性層と、
第２非磁性層と、をさらに備え、
前記導電部材は、第１〜第５部分を含み、前記第２部分は、前記第１部分と前記第５部分との間に設けられ、前記第４部分は、前記第３部分と前記第５部分の間に設けられ、
前記第１部分から前記第２部分への第２方向は、前記第１方向と交差し、
前記第３部分から前記第１磁性層への方向は、前記第１方向に沿い、
前記第２磁性層は、前記第３部分と前記第１磁性層との間に設けられ、
前記第４部分から前記第３磁性層への方向は、前記第１方向に沿い、
前記第４磁性層は、前記第４部分と前記第３磁性層との間に設けられた、構成１〜１７のいずれか１つに記載の磁気記憶装置。

（構成１９）
前記第１層は、第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含み、
前記第１部分から前記第２部分への第２方向は、前記第１方向と交差し、
前記第１磁性層は、前記第１方向において前記第３部分から離れ、
前記第２磁性層は、前記第３部分と前記第１磁性層との間に設けられ、
前記第１層は、複数の粒を含み、
前記第１層は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿う第１層幅を有し、
前記複数の粒の少なくとも１つの前記第３方向に沿う長さは、前記第１層幅の１／１０以上である、構成１〜１７のいずれか１つに記載の磁気記憶装置。

（構成２０）
前記第１層は、第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含み、
前記第１部分から前記第２部分への第２方向は、前記第１方向と交差し、
前記第１磁性層は、前記第１方向において前記第３部分から離れ、
前記第２磁性層は、前記第３部分と前記第１磁性層との間に設けられ、
前記第１層は、複数の粒を含み、
前記第２磁性層は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿う第３方向長さを有し、
前記複数の粒の少なくとも１つの前記第３方向に沿う長さは、前記第３方向長さの１／１０以上である、構成１〜１７のいずれか１つに記載の磁気記憶装置。

（構成２１）
前記第１層は、第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含み、
前記第１部分から前記第２部分への第２方向は、前記第１方向と交差し、
前記第１磁性層は、前記第１方向において前記第３部分から離れ、
前記第２磁性層は、前記第３部分と前記第１磁性層との間に設けられ、
前記第１層は、複数の粒を含み、
前記第２磁性層は、前記第２方向に沿う第２方向長さを有し、
前記複数の粒の少なくとも１つの前記第２方向に沿う長さは、前記第２方向長さの１／１０以上である、構成１〜１７のいずれか１つに記載の磁気記憶装置。

（構成２２）
制御部をさらに備え、
前記導電部材は、第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含み、
前記第１部分から前記第２部分への第２方向は、前記第１方向と交差し、
前記第１磁性層は、前記第１方向において前記第３部分から離れ、
前記第２磁性層は、前記第３部分と前記第１磁性層との間に設けられ、
前記制御部は、前記第１部分及び前記第２部分と電気的に接続され、
前記制御部は、
前記第１部分から前記第２部分へ向かう第１電流を前記導電部材に供給する第１動作と、
前記第２部分から前記第１部分へ向かう第２電流を前記導電部材に供給する第２動作と、
を実施する、構成１〜２１記載の磁気記憶装置。

（構成２３）
前記制御部は、
前記第１磁性層とさらに電気的に接続され、
前記制御部は、第３動作及び第４動作をさらに実施し、
前記制御部は、
前記第１動作において、前記第１部分と前記第１磁性層との間の電位差を第１電圧とし、
前記第２動作において、前記第１部分と前記第１磁性層との間の電位差を前記第１電圧とし、
前記第３動作において、前記第１部分と前記第１磁性層との間の電位差を第２電圧とし、前記第１電流を前記導電部材に供給し、
前記第４動作において、前記第１部分と前記第１磁性層との間の電位差を前記第２電圧とし、前記第２電流を前記導電部材に供給し、
前記第１電圧は、前記第２電圧とは異なり、
前記第１動作により、前記第１磁性層、前記第１非磁性層及び前記第２磁性層を含むメモリセルは第１記憶状態となり、
前記第２動作により、前記メモリセルは第２記憶状態となり、
前記メモリセルの記憶状態は、前記第３動作の前後において実質的に変化せず、前記第４動作の前後において実質的に変化しない、構成２２記載の磁気記憶装置。

（構成２４）
第３磁性層と、
第４磁性層と、
第２非磁性層と、
制御部と、
をさらに備え、
前記導電部材は、第１〜第５部分を含み、前記第２部分は、前記第１部分と前記第５部分との間に設けられ、前記第３部分は前記第１部分と前記第２部分との間に設けられ、前記第４部分は、前記第３部分と前記第５部分の間に設けられ、
前記第１部分から前記第２部分への第２方向は、前記第１方向と交差し、
前記第３部分から前記第１磁性層への方向は、前記第１方向に沿い、
前記第２磁性層は、前記第３部分と前記第１磁性層との間に設けられ、
前記第４部分から前記第３磁性層への方向は、前記第１方向に沿い、
前記第４磁性層は、前記第４部分と前記第３磁性層との間に設けられ、
前記制御部は、前記第１部分、前記第２部分及び前記第５部分と電気的に接続され、
前記制御部は、前記第１部分から前記第２部分への向きを有する電流を前記導電部材に供給し、前記第５部分から前記第２部分への向きを有する電流を前記導電部材に供給する第１書き込み動作を実施する、構成１〜１８に記載の磁気記憶装置。

（構成２５）
前記制御部は、前記第２部分から前記第１部分への向きを有する電流を前記導電部材に供給し、前記第２部分から前記第５部分への向きを有する電流を前記導電部材に供給する第２書き込み動作を実施する、構成２４記載の磁気記憶装置。

（構成２６）
前記制御部は、前記第１導電層及び前記第３導電層とさらに電気的に接続され、
前記制御部は、読み出し動作をさらに実施し、
前記読み出し動作において、前記制御部は、前記第１導電層と前記第３導電層との間に電圧を印加して前記第２部分の電位を検出する、請求項２５記載の記載の磁気記憶装置。

実施形態によれば、安定した動作が可能な磁気記憶装置が提供できる。

本願明細書において、「第１材料／第２材料」の記載は、第２材料の上に第１材料が位置することを意味する。例えば、第２材料の層の上に第１材料の層が形成される。

本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。

以上、例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの例に限定されるものではない。例えば、磁気記憶装置に含まれる磁性層、非磁性層、導電部材、第１層、第２層、及び、制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

各例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

本発明の実施の形態として上述した磁気記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１１…第１磁性層、 １１Ｍ…第１磁化、 １１ｎ…第１非磁性層、 １１ｎｓ…側面、 １１ｎｘ…非磁性層、 １１ｘ…磁性層、 １２…第２磁性層、 １２Ｍ…第２磁化、 １２ｎ…第２非磁性層、 １２ｘ…磁性層、 １３…第３磁性層、 １３Ｍ…第３磁化、 １４…第４磁性層、 １４Ｍ…第４磁化、 ２０…導電部材、 ２０ｓ…基板、 ２１…第１層、 ２０ａ〜２０ｅ…第１〜第５部分、 ２１ｇ…粒、 ２１ｇｂ…粒界、 ２１ｎａ、２１ｎｂ…非重畳領域、 ２０ｘ…部分、 ２２…第２層、 ２３…第３層、 ４１、４２…第１、第２部材、 ４５…絶縁部材、 ７０…制御部、 ７０ＢＳａ…第１ビット線選択回路、 ７０ＢＳｂ…第２ビット線選択回路、 ７０Ｒａ…第１読み出し回路、 ７０Ｒｂ…第２読み出し回路、 ７０ＷＳ…ワード線選択回路、 ７０Ｗａ…第１書き込み回路、 ７０Ｗｂ…第２書き込み回路、 ７０ａ、７０ｂ、７０ｃ…配線、 ７５…制御回路、 １１０〜１１２、１２０〜１２２、２１０、２２０、３１０…磁気記憶装置、 ＢＬ１、ＢＬ２、ＢＬ３…ビット線、 Ｅｔａ＿ｓ…楕円率の飽和値、 Ｈｋ＿ｅｆｆ…実効的垂直異方性磁界、 Ｉｗ１〜Ｉｗ４…第１〜第４電流、 Ｋｓ…界面磁気異方性、 Ｌｇｒ…長さ、 Ｌｘ、Ｌｙ…長さ、 ＭＣ…メモリセル、 ＭＣＡ…メモリセルアレイ、 ＯＰ１、ＯＰ２…動作、 ＯＰ３…読み出し動作、 ＳＢ１…第１積層体、 ＳＢ２…第２積層体、 ＳＢｎ…積層体、 ＳＢｘ…積層体、 ＳＰ０１、ＳＰ０２…第１、第２試料、 Ｓｗ１、Ｓｗ２…スイッチ、 ＳｗＳ１、ＳｗＳｎ…スイッチ、 Ｓｗｎ、Ｓｗｘ…スイッチ、 Ｔ１〜Ｔ５…第１〜第５端子、 Ｖ０…電位、 Ｖ１、Ｖ２…第１、第２電圧、 ＷＬ１、ＷＬ２…ワード線、 Ｗｙ…第１層幅、 一軸磁気異方性ｔＫｅｆｆ…一軸磁気異方性、 ｔ１、ｔ２、ｔａ、ｔｂ、ｔｃ、ｔｍ２…厚さ

Claims (10)

1. ＮａＣｌ構造のＨｆＣを含む第１層を含む導電部材と、
   第１方向において前記第１層から離れた第１磁性層と、
   前記第１層と前記第１磁性層との間に設けられた第２磁性層と、
   前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、
   第２層と、
   を備え、
   前記第２層と前記第１磁性層との間に前記第２磁性層が設けられ、
   前記第２層と前記第２磁性層との間に前記第１層が設けられ、
   前記第２層は、Ｖ、Ｍｏ、Ｗ、Ｅｕ、ＴｉＮ、ＺｒＮ、ＴｉＣ、ＮｂＮ、ＮＣ _０．９９ 、ＴａＣ _０．９９ 及び、ＭｇＯよりなる群から選択された少なくとも１つを含む、磁気記憶装置。
2. ＮａＣｌ構造のＨｆＣを含む第１層を含む導電部材と、
   第１方向において前記第１層から離れた第１磁性層と、
   前記第１層と前記第１磁性層との間に設けられた第２磁性層と、
   前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、
   第２層と、
   を備え、
   前記第２層と前記第１磁性層との間に前記第２磁性層が設けられ、
   前記第２層と前記第２磁性層との間に前記第１層が設けられ、
   前記第２層は、Ｅｕ、ＴｉＮ、ＺｒＮ、ＴｉＣ、ＮｂＮ、ＮＣ _０．９９ 、ＴａＣ _０．９９ 、及び、ＭｇＯよりなる群から選択された少なくとも１つを含む、磁気記憶装置。
3. 前記第１層の少なくとも一部における＜００１＞方向は、前記第１方向に沿う、請求項１または２に記載の磁気記憶装置。
4. 前記第１層の少なくとも一部における＜１１０＞方向は、前記第１方向に沿う、請求項１または２に記載の磁気記憶装置。
5. ＮａＣｌ構造のＨｆＮ、ｆｃｃ構造のＨｆＮ、及び、ＮａＣｌ構造のＨｆＣよりなる群から選択された少なくとも１つを含む第１層を含む導電部材と、
   第１方向において前記第１層から離れた第１磁性層と、
   前記第１層と前記第１磁性層との間に設けられた第２磁性層と、
   前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、
   を備え、
   前記第１層の少なくとも一部における＜００１＞方向は、前記第１方向に沿う、磁気記憶装置。
6. ＮａＣｌ構造のＨｆＮ、ｆｃｃ構造のＨｆＮ、及び、ＮａＣｌ構造のＨｆＣよりなる群から選択された少なくとも１つを含む第１層を含む導電部材と、
   第１方向において前記第１層から離れた第１磁性層と、
   前記第１層と前記第１磁性層との間に設けられた第２磁性層と、
   前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、
   を備え、
   前記第１層の少なくとも一部における＜１１０＞方向は、前記第１方向に沿う、磁気記憶装置。
7. Ｈｆと第１元素とを含む第１部材をさらに備え、
   第１元素は、酸素及び窒素よりなる群から選択された少なくとも１つを含み、
   前記第１非磁性層は、前記第１方向に対して垂直な平面と交差する側面を含み、
   前記第１部材は、前記側面の少なくとも一部に対向する、請求項１〜６のいずれか１つに記載の磁気記憶装置。
8. 前記第１部材は、前記垂直な前記平面に沿う方向において、前記第２磁性層とさらに対向する、請求項７記載の磁気記憶装置。
9. 制御部をさらに備え、
   前記導電部材は、第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含み、
   前記第１部分から前記第２部分への第２方向は、前記第１方向と交差し、
   前記第１磁性層は、前記第１方向において前記第３部分から離れ、
   前記第２磁性層は、前記第３部分と前記第１磁性層との間に設けられ、
   前記制御部は、前記第１部分及び前記第２部分と電気的に接続され、
   前記制御部は、
   前記第１部分から前記第２部分へ向かう第１電流を前記導電部材に供給する第１動作と、
   前記第２部分から前記第１部分へ向かう第２電流を前記導電部材に供給する第２動作と、
   を実施する、請求項１〜８のいずれか１つに記載の磁気記憶装置。
10. 前記制御部は、
    前記第１磁性層とさらに電気的に接続され、
    前記制御部は、第３動作及び第４動作をさらに実施し、
    前記制御部は、
    前記第１動作において、前記第１部分と前記第１磁性層との間の電位差を第１電圧とし、
    前記第２動作において、前記第１部分と前記第１磁性層との間の電位差を前記第１電圧とし、
    前記第３動作において、前記第１部分と前記第１磁性層との間の電位差を第２電圧とし、前記第１電流を前記導電部材に供給し、
    前記第４動作において、前記第１部分と前記第１磁性層との間の電位差を前記第２電圧とし、前記第２電流を前記導電部材に供給し、
    前記第１電圧は、前記第２電圧とは異なり、
    前記第１動作により、前記第１磁性層、前記第１非磁性層及び前記第２磁性層を含むメモリセルは第１記憶状態となり、
    前記第２動作により、前記メモリセルは第２記憶状態となり、
    前記メモリセルの記憶状態は、前記第３動作の前後において実質的に変化せず、前記第４動作の前後において実質的に変化しない、請求項９記載の磁気記憶装置。

Images