JP6526860B1 - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP6526860B1
JP6526860B1 JP2018048090A JP2018048090A JP6526860B1 JP 6526860 B1 JP6526860 B1 JP 6526860B1 JP 2018048090 A JP2018048090 A JP 2018048090A JP 2018048090 A JP2018048090 A JP 2018048090A JP 6526860 B1 JP6526860 B1 JP 6526860B1
Authority
JP
Japan
Prior art keywords
layer
magnetic
region
conductive
conductive portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018048090A
Other languages
English (en)
Other versions
JP2019161102A (ja
Inventor
アルタンサルガイ ブヤンダライ
アルタンサルガイ ブヤンダライ
聡志 白鳥
聡志 白鳥
大沢　裕一
裕一 大沢
英行 杉山
英行 杉山
真理子 清水
真理子 清水
與田　博明
博明 與田
克彦 鴻井
克彦 鴻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018048090A priority Critical patent/JP6526860B1/ja
Priority to US16/119,003 priority patent/US10811067B2/en
Application granted granted Critical
Publication of JP6526860B1 publication Critical patent/JP6526860B1/ja
Publication of JP2019161102A publication Critical patent/JP2019161102A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】安定した動作が得られる磁気記憶装置を提供する。【解決手段】実施形態によれば、磁気記憶装置は、導電層、第１磁性層、第２磁性層、第１非磁性層及び制御部を含む。導電層は、第１領域と、第２領域と、第１領域と第２領域との間の第３領域と、を含む。第２磁性層は、第１領域から第２領域への第２方向と交差する第１方向において第３領域と第１磁性層との間に設けられる。第１非磁性層は、第１磁性層と第２磁性層との間に設けられる。第２領域は、第１〜第３導電部分を含む。第１導電部分から第２導電部分への方向は、第１方向及び第２方向を含む平面と交差する第３方向に沿う。第３導電部分は、第３方向において第１導電部分と第２導電部分との間にある。第１導電部分の第１方向に沿う厚さは、第３導電部分の第１方向に沿う厚さよりも厚い。【選択図】図１

Description

本発明の実施形態は、磁気記憶装置に関する。
磁気記憶装置において、安定した動作が望まれる。
特許第５１０４７５３号公報
本発明の実施形態は、安定した動作が得られる磁気記憶装置を提供する。
本発明の実施形態によれば、磁気記憶装置は、導電層、第１磁性層、第２磁性層、及び、第１非磁性層を含む。前記導電層は、第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含む。前記第２磁性層は、前記第１領域から前記第２領域への第２方向と交差する第１方向において前記第３領域と前記第１磁性層との間に設けられる。前記第１非磁性層は、前記第１磁性層と前記第２磁性層との間に設けられる。前記第２領域は、第１〜第３導電部分を含む。前記第１導電部分から前記第２導電部分への方向は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿う。前記第３導電部分は、前記第３方向において前記第１導電部分と前記第２導電部分との間にある。前記第１導電部分の前記第１方向に沿う厚さは、前記第３導電部分の前記第１方向に沿う厚さよりも厚い。前記導電層の少なくとも一部は、第１層及び第２層を含む。前記第２層の一部は、前記第１層と前記第２磁性層との間にある。前記第２層の別の一部は、前記第１導電部分に含まれる。前記第２層は、前記第１層に含まれる第１金属元素とは異なる第２金属元素を含む。
本発明の実施形態によれば、磁気記憶装置は、導電層、第１磁性層、第２磁性層、及び、第１非磁性層を含む。前記導電層は、第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含む。前記第２磁性層は、前記第１領域から前記第２領域への第２方向と交差する第１方向において前記第３領域と前記第１磁性層との間に設けられる。前記第１非磁性層は、前記第１磁性層と前記第２磁性層との間に設けられる。前記第２磁性層は、第１〜第３磁性部分を含む。前記第１磁性部分から前記第２磁性部分への方向は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿う。前記第３磁性部分は、前記第３方向において前記第１磁性部分と前記第２磁性部分との間にある。前記第１磁性部分の前記第２方向に沿う長さは、前記第３磁性部分の前記第２方向に沿う長さよりも長い。
本発明の実施形態によれば、磁気記憶装置は、導電層、第１磁性層、第２磁性層、及び、第１非磁性層を含む。前記導電層は、第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含む。前記第２磁性層は、前記第１領域から前記第２領域への第２方向と交差する第１方向において前記第３領域と前記第１磁性層との間に設けられる。前記第１非磁性層は、前記第１磁性層と前記第２磁性層との間に設けられる。前記第２領域は、第１〜第３導電部分を含む。前記第１導電部分から前記第２導電部分への方向は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿う。前記第３導電部分は、前記第３方向において前記第１導電部分と前記第２導電部分との間にある。前記第１導電部分の前記第１方向に沿う厚さは、前記第３導電部分の前記第１方向に沿う厚さよりも薄い。前記第２磁性層は、第１端部及び第２端部を含む。前記第１端部から前記第２端部への方向は、前記第３方向に沿う。前記第１導電部分の少なくとも一部の前記第３方向における位置は、前記第１端部の前記第３方向における位置と、前記第２端部の前記第３方向における位置と、の間にある。前記導電層の少なくとも一部は、第１層及び第２層を含む。前記第２層の一部は、前記第１層と前記第２磁性層との間にある。前記第２層の別の一部は、前記第３導電部分に含まれる。前記第２層は、前記第１層に含まれる第１金属元素とは異なる第２金属元素を含む。
図１（ａ）〜図１（ｄ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。 図２は、第１実施形態に係る磁気記憶装置を例示する模式的断面図である。 図３（ａ）及び図３（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図４（ａ）及び図４（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図５（ａ）及び図５（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図６（ａ）及び図６（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図７（ａ）及び図７（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図８（ａ）及び図８（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図９（ａ）及び図９（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図１０（ａ）及び図１０（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図１１（ａ）及び図１１（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図１２（ａ）及び図１２（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図１３（ａ）及び図１３（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図１４（ａ）及び図１４（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図１５（ａ）及び図１５（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図１６（ａ）〜図１６（ｆ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図１７（ａ）及び図１７（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図１８（ａ）及び図１８（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図１９（ａ）及び図１９（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図２０（ａ）及び図２０（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図２１（ａ）及び図２１（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図２２（ａ）及び図２２（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図２３（ａ）及び図２３（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図２４（ａ）及び図２４（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。 図２５（ａ）〜図２５（ｄ）は、第２実施形態に係る磁気記憶装置を例示する模式図である。 図２６は、第２実施形態に係る磁気記憶装置を例示する模式的断面図である。 図２７（ａ）及び図２７（ｂ）は、第２実施形態に係る磁気記憶装置の一部を例示する模式図である。 図２８（ａ）及び図２８（ｂ）は、第２実施形態に係る磁気記憶装置の一部を例示する模式図である。 図２９（ａ）〜図２９（ｆ）は、第２実施形態に係る磁気記憶装置の一部を例示する模式図である。 図３０は、第２実施形態に係る磁気記憶装置の一部を例示する模式的平面図である。 図３１（ａ）〜図３１（ｄ）は、第３実施形態に係る磁気記憶装置を例示する模式図である。 図３２は、第３実施形態に係る磁気記憶装置を例示する模式的断面図である。 図３３（ａ）及び図３３（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図３４（ａ）及び図３４（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図３５（ａ）及び図３５（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図３６（ａ）及び図３６（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図３７（ａ）及び図３７（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図３８（ａ）及び図３８（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図３９（ａ）及び図３９（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図４０（ａ）及び図４０（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図４１（ａ）及び図４１（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図４２（ａ）及び図４２（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図４３（ａ）及び図４３（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図４４（ａ）〜図４４（ｆ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図４５（ａ）及び図４５（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図４６（ａ）及び図４６（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図４７（ａ）及び図４７（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図４８（ａ）及び図４８（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図４９（ａ）及び図４９（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図５０（ａ）及び図５０（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図５１（ａ）及び図５１（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図５２（ａ）及び図５２（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。 図５３（ａ）〜図５３（ｅ）は、実施形態に係る磁気記憶装置の製造方法を例示する工程順模式的斜視図である。 図５４（ａ）〜図５４（ｄ）は、実施形態に係る磁気記憶装置における動作を例示する模式図である。 図５５（ａ）〜図５５（ｃ）は、実施形態に係る磁気記憶装置を例示する模式的斜視図である。 図５６は、実施形態に係る磁気記憶装置を示す模式図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）〜図１（ｄ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図２は、第１実施形態に係る磁気記憶装置を例示する模式的断面図である。
図１（ａ）は斜視図である。図１（ｂ）は、図１（ａ）のＡ１−Ａ２線断面図である。図１（ｃ）は、図１（ａ）のＢ１−Ｂ２線断面図である。図１（ｄ）は、図１（ａ）のＣ１−Ｃ２線断面図である。図１（ａ）においては、図を見やすくするために、磁気記憶装置に含まれる絶縁部（後述）が省略されている。図２は、図１（ａ）のＤ１−Ｄ２線断面図である。
図１（ａ）に示すように、実施形態に係る磁気記憶装置１１０は、導電層２１、第１磁性層１１、第２磁性層１２及び第１非磁性層１１ｉを含む。この例では、第３磁性層１３、第４磁性層１４及び第２非磁性層１２ｉがさらに設けられている。
例えば、基体２０ｓの上に、導電層２１が設けられる。基体２０ｓは、基板の少なくとも一部でも良い。基体２０ｓは、例えば、絶縁性である。基体２０ｓは、例えば、酸化シリコン及び酸化アルミニウムの少なくともいずれかを含んでも良い。この酸化シリコンは、例えば、熱酸化シリコンでも良い。
導電層２１は、第１〜第３領域２１ａ〜２１ｃを含む。第３領域２１ｃは、第１領域２１ａ及び第２領域２１ｂの間に位置する。例えば、第３領域２１ｃは、第１領域２１ａ及び第２領域２１ｂと連続する。この例では、導電層２１は、第４領域２１ｄ及び第５領域２１ｅをさらに含む。第２領域２１ｂは、第１領域２１ａと第４領域２１ｄとの間に設けられる。第５領域２１ｅは、第２領域２１ｂと第４領域２１ｄとの間に設けられる。これらの領域は、互いに連続している。
導電層２１は、金属元素を含む。金属元素は、例えば、Ｔａを含む。導電層２１の材料の他の例については、後述する。
第１磁性層１１は、第１方向において、第３領域２１ｃから離れる。第２磁性層１２は、第１方向において、第３領域２１ｃ及び第１磁性層１１の間に設けられる。第１非磁性層１１ｉは、第１磁性層１１及び第２磁性層１２の間に設けられる。第１磁性層１１及び第１非磁性層１１ｉの間に、別の層が設けられても良い。第２磁性層１２及び第１非磁性層１１ｉの間に、別の層が設けられても良い。
第１方向は、例えば、Ｚ軸方向である。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
第１方向は、第１領域２１ａから第２領域２１ｂへの第２方向と交差する。この例では、第２方向は、Ｘ軸方向に対応する。
第１磁性層１１は、例えば、強磁性である。第２磁性層１２は、例えば、強磁性または柔磁性である。第１磁性層１１及び第２磁性層１２は、例えば、Ｆｅ及びＣｏからなる群から選択された少なくとも１つを含む。第１非磁性層１１ｉは、例えば、ＭｇＯを含む。第１非磁性層１１ｉは、例えば、Ｃｕを含んでも良い。第１磁性層１１、第２磁性層１２及び第１非磁性層１１ｉの材料の他の例については、後述する。
第１磁性層１１、第２磁性層１２及び第１非磁性層１１ｉは、第１積層体ＳＢ１に含まれる。第１積層体ＳＢ１は、例えば、１つのメモリ部（メモリセル）に対応する。
第１磁性層１１は、例えば、磁化固定層である。第２磁性層１２は、例えば、磁化自由層である。第１磁性層１１の第１磁化１１Ｍは、第２磁性層１２の第２磁化１２Ｍに比べて変化し難い。第１磁性層１１は、例えば、参照層として機能する。第２磁性層１２は、例えば、記憶層として機能する。
第１積層体ＳＢ１は、例えば、磁気抵抗変化素子として機能する。第１積層体ＳＢ１において、例えばＴＭＲ（Tunnel Magnetoresistance）効果が生じる。例えば、第１磁性層１１、第１非磁性層１１ｉ及び第２磁性層１２を含む経路の電気抵抗は、第１磁化１１Ｍの向きと、第２磁化１２Ｍの向きと、の間の差異に応じて変化する。第１積層体ＳＢ１は、例えば、磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）を有する。第１積層体ＳＢ１は、例えば、ＭＴＪ素子に対応する。第１積層体ＳＢ１は、例えば、ＧＭＲ素子に対応しても良い。
例えば、導電層２１の上に第２磁性層１２が設けられる。第２磁性層１２の上に、第１非磁性層１１ｉが設けられる。第１非磁性層１１ｉの上に第１磁性層１１が設けられる。例えば、導電層２１及び第２磁性層１２は、互いに接する。
一方、第３磁性層１３は、第１方向（Ｚ軸方向）において、第５領域２１ｅから離れる。第１磁性層１１から第３磁性層１３への方向は、Ｘ軸方向に沿う。第４磁性層１４は、第１方向において、第５領域２１ｅ及び第３磁性層１３の間に設けられる。第２非磁性層１２ｉは、第３磁性層１３及び第４磁性層１４の間に設けられる。第３磁性層１３及び第２非磁性層１２ｉの間に、別の層が設けられても良い。第４磁性層１４及び第２非磁性層１２ｉの間に、別の層が設けられても良い。
第３磁性層１３及び第４磁性層１４には、第１磁性層１１及び第２磁性層１２の構成がそれぞれ適用できる。第２非磁性層１２ｉには、第１非磁性層１１ｉの構成が適用できる。
第３磁性層１３、第４磁性層１４及び第２非磁性層１２ｉは、第２積層体ＳＢ２に含まれる。第２積層体ＳＢ２は、例えば、別の１つのメモリ部（メモリセル）に対応する。例えば、導電層２１及び第４磁性層１４は、互いに接する。
第３磁性層１３の第３磁化１３Ｍは、第４磁性層１４の第４磁化１４Ｍに比べて変化し難い。第３磁性層１３は、例えば、参照層として機能する。第４磁性層１４は、例えば、記憶層として機能する。
導電層２１に流れる電流（例えば第１電流Ｉｗ１及び第２電流Ｉｗ２など）により、第４磁性層１４の第４磁化１４Ｍが変化する。
磁気記憶装置１１０は、制御部７０をさらに含んでも良い。制御部７０は、第１領域２１ａ及び第２領域２１ｂと電気的に接続される。この例では、制御部７０は、第１領域２１ａ及び第４領域２１ｄと電気的に接続される。
制御部７０は、第１磁性層１１とさらに電気的に接続される。制御部７０は、第３磁性層１３とさらに電気的に接続される。例えば、制御部７０に駆動回路７５が設けられる。駆動回路７５は、第１配線７０ａにより、第１磁性層１１と電気的に接続される。この例では、駆動回路７５と、第１磁性層１１と、の間の電流経路上に、第１スイッチＳｗ１（例えばトランジスタ）が設けられる。一方、駆動回路７５と第３磁性層１３との間の電流経路上に、第２スイッチＳｗ２（例えばトランジスタ）が設けられる。これらのスイッチは、制御部７０に含まれる。駆動回路７５と第３磁性層１３とは、第２配線７０ｂにより電気的に接続される。
制御部７０は、第１動作（第１書き込み動作）において、第１電流Ｉｗ１（第１書き込み電流）を導電層２１に供給する。これにより、第１状態が形成される。第１電流Ｉｗ１は、第１領域２１ａから第２領域２１ｂ（または第４領域２１ｄ）への電流である。制御部７０は、第２動作（第２書き込み動作）において、第２電流Ｉｗ２（第２書き込み電流）を導電層２１に供給する。これにより、第２状態が形成される。第２書き込み電流Ｉｗ２は、第２領域２１ｂ（または第４領域２１ｄ）から第１領域２１ａへの電流である。
第１動作後（第１状態）における第１磁性層１１と導電層２１との間の第１電気抵抗は、第２動作後（第２状態）における第１磁性層１１と導電層２１との間の第２電気抵抗とは異なる。電気抵抗は、例えば、導電層２１の第１領域２１ａと、磁性層と、の間の電気抵抗でも良い。電気抵抗は、例えば、導電層２１の任意の部分（例えば、第２領域２１ｂまたは第４領域２１ｄなど）と、磁性層と、の間の電気抵抗でも良い。
この電気抵抗の差は、例えば、第１状態と第２状態との間における、第２磁化１２Ｍの状態の差に基づく。
制御部７０は、読み出し動作において、第１磁性層１１と導電層２１（例えば第１領域２１ａ）との間の電気抵抗に応じた特性（電圧または電流などでも良い）を検出しても良い。
第２磁性層１２は、例えば、情報を記憶する層として機能する。例えば、第２磁化１２Ｍが１つの方向に向く第１状態が、記憶される第１情報に対応する。第２磁化１２Ｍが別の方向に向く第２状態が、記憶される第２情報に対応する。第１情報は、例えば「０」及び「１」の一方に対応する。第２情報は、「０」及び「１」の他方に対応する。
第２磁化１２Ｍは、例えば、導電層２１に流れる電流（書き込み電流）により、制御することができる。例えば、導電層２１の電流（書き込み電流）の向きにより、第２磁化１２Ｍの向きを制御することができる。例えば、導電層２１は、例えば、Spin Orbit Layer（ＳＯＬ）として機能する。例えば、導電層２１と第２磁性層１２との間において生じるスピン軌道トルクによって、第２磁化１２Ｍの向きを変えることができる。スピン軌道トルクは、導電層２１に流れる電流（書き込み電流）に基づく。この電流（書き込み電流）は、制御部７０（例えば駆動回路７５）により供給される。
制御部７０が第１電流Ｉｗ１を導電層２１に供給したときに、第２積層体ＳＢ２において第３状態が形成される。制御部７０が第２電流Ｉｗ２を導電層２１に供給したときに、第２積層体ＳＢ２において第４状態が形成される。第３状態における第３磁性層１３と導電層２１との間の第３電気抵抗は、第４状態における第３磁性層１３と導電層２１との間の第４電気抵抗とは異なる。
この電気抵抗の差は、例えば、第３状態と第４状態との間における、第４磁化１４Ｍの状態の差に基づく。
制御部７０は、読み出し動作において、第３磁性層１３と導電層２１との間の電気抵抗に応じた特性（電圧または電流などでも良い）を検出しても良い。
上記の第１スイッチＳｗ１及び第２スイッチＳｗ２の動作により、第１積層体ＳＢ１（第１メモリセル）及び第２積層体ＳＢ２（第２メモリセル）のいずれかが選択される。所望のメモリセルについての書き込み動作及び読み出し動作が行われる。制御部７０による動作の例については後述する。
図１（ｂ）に示すように、第２磁性層１２は、Ｙ軸方向に沿う長さ１２ｙを有する。図２に示すように、第２磁性層１２は、Ｘ軸方向に沿う長さ１２ｘを有する。この例では、長さ１２ｙは、長さ１２ｘよりも長い。例えば、磁化１２Ｍの向きが安定になる。
図１（ｃ）に示すように、第４磁性層１４は、Ｙ軸方向に沿う長さ１４ｙを有する。図２に示すように、第４磁性層１４は、Ｘ軸方向に沿う長さ１４ｘを有する。この例では、長さ１４ｙは、長さ１４ｘよりも長い。例えば、磁化１４Ｍの向きが安定になる。
図１（ｂ）〜図１（ｄ）、及び、図２に示すように、第１積層体ＳＢ１及び第２積層体ＳＢ２の周りに絶縁部４１が設けられる。図１（ａ）においては、絶縁部４１は省略されている。
図１（ｂ）、図１（ｃ）及び図２に示すように、導電層２１は、積層体と重なる領域（重畳領域）を含む。重畳領域は、例えば、第３領域２１ｃ及び第５領域２１ｅなどである。図１（ｂ）、図１（ｃ）及び図２に示すように、重畳領域（第３領域２１ｃ及び第５領域２１ｅ）においては、導電層２１の厚さは実質的に一定である。
図１（ｄ）及び図２に示すように、導電層２１は、第２磁性層１２または第４磁性層１４と重ならない領域（非重畳領域）を有する。非重畳領域は、例えば、第１領域２１ａ、第２領域２１ｂ及び第４領域２１ｄなどである。例えば、非重畳領域は、絶縁部４１と接する。
実施形態においては、導電層２１の非重畳領域の厚さが一定ではない。以下、このような構成について、導電層２１の第２領域２１ｂについて説明する。以下の説明は、他の非重畳領域（第１領域２１ａ及び第４領域２１ｄなど）に適用されても良い。
図１（ｄ）に示すように、第２領域２１ｂは、第１〜第３導電部分ＣＲ１〜ＣＲ３を含む。第１導電部分ＣＲ１から第２導電部分ＣＲ２への方向は、第３方向に沿う。第３方向は、第１方向及び第２方向を含む平面と交差する。第３方向は、例えばＹ軸方向である。第３導電部分ＣＲ３は、第３方向（Ｙ軸方向）において、第１導電部分ＣＲ１と第２導電部分ＣＲ２との間にある。
第１導電部分ＣＲ１の第１方向（Ｚ軸方向）に沿う厚さを第１厚さｔ１とする。第２導電部分ＣＲ２の第１方向に沿う厚さを第２厚さｔ２とする。第３導電部分ＣＲ３の第１方向に沿う厚さを第３厚さｔ３とする。第１実施形態において、第１厚さｔ１は、第３厚さｔ３よりも厚い。この例では、第２厚さｔ２も、第３厚さｔ３よりも厚い。
実施形態においては、導電層２１の非重畳部において、このような厚さの差が設けられる。この厚さの差により、第１導電部分ＣＲ１の電気抵抗は、第３導電部分ＣＲ３の電気抵抗よりも低くなる。第２導電部分ＣＲ２の電気抵抗は、第３導電部分ＣＲ３の電気抵抗よりも低くなる。例えば、導電層２１に電流（上記の第１電流Ｉｗ１または第２電流Ｉｗ２など）が流れたときに、第１導電部分ＣＲ１における電流密度（単位ｙ幅の電流量は、第３導電部分ＣＲ３における電流密度（単位ｙ幅の電流量）よりも高くなる。同様に、第２導電部分ＣＲ２における電流密度（単位ｙ幅の電流量）は、第３導電部分ＣＲ３における電流密度（単位ｙ幅の電流量）よりも高くなる。
例えば、非重畳領域における電流密度（単位ｙ幅の電流量）の差が、重畳領域における電流密度に差を生じさせる。この例では、重畳領域（例えば第３領域２１ｃ）のうちの第１導電部分ＣＲ１とＸ軸方向で重なる部分における電流密度は、重畳領域（例えば第３領域２１ｃ）のうちの第３導電部分ＣＲ３と重なる部分における電流密度よりも高くなる。
例えば、記憶層（例えば、第２磁性層１２及び第４磁性層１４など）の磁化の向きの変化は、記憶層と重なる導電層２１における電流密度に応じている。例えば、電流密度が高いと、磁化の向きが変化し易い。
例えば、記憶層の端部においては、磁化が変化し難い。実施形態においては、導電層２１のうちの記憶層の端部に対応する部分（第１導電部分ＣＲ１及び第２導電部分ＣＲ２）における電流密度が相対的に高くなる。これにより、磁化の変化が安定して生じる。実施形態によれば、安定した動作が得られる磁気記憶装置を提供できる。
例えば、第２磁性層１２の磁化の反転のための電流密度を低減できる。例えば、消費電力を低減できる。例えば、第２磁性層１２の磁化の反転が高速化できる。例えば、高速動作が得られる。
実施形態において、例えば、第１厚さｔ１（第１導電部分ＣＲ１の第１方向（Ｚ軸方向）に沿う厚さ）は、第３厚さｔ３（第３導電部分ＣＲ３の第１方向に沿う厚さ）の１．０２倍以上１．５倍以下である。このような厚さにより、例えば、電流密度の差が効果的に得られる。例えば、第２厚さｔ２は、第３厚さｔ３の１．０２倍以上１．５倍以下である。
図３（ａ）及び図３（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。
図３（ａ）は、平面図である。図３（ａ）においては、導電層２１、第２磁性層１２及び第４磁性層１４が図示され、他の要素は省略されている。図３（ｂ）は、図３（ａ）のＥ１−Ｅ２線断面図である。図３（ｂ）において、導電層２１は、省略されている。
図３（ａ）に示すように、この例では、Ｘ軸方向において、第１導電部分ＣＲ１及び第２導電部分ＣＲ２（厚い部分）は、第２磁性層１２及び第４磁性層１４と重なる。
例えば、第２磁性層１２は、第１端部１２ａ及び第２端部１２ｂを含む（図１（ｂ）及び図３（ａ）参照）。第１端部１２ａから第２端部１２ｂへの方向は、第３方向（Ｙ軸方向）に沿う。第１導電部分ＣＲ１の少なくとも一部の第３方向（Ｙ軸方向）における位置は、第１端部１２ａの第３方向における位置と、第２端部１２ｂの第３方向における位置と、の間にある。このような場合に、例えば、重畳領域（第３領域２１ｃ及び第５領域２１ｅ）の、第１導電部分ＣＲ１に対応する部分における高い電流密度に基づく強いスピントルクが記憶層（第２磁性層１２及び第４磁性層１４など）に作用し易くなる。安定した動作がより得易くなる。後述するように、実施形態において、第１導電部分ＣＲ１及び第２導電部分ＣＲ２（厚い部分）は、第２磁性層１２及び第４磁性層１４と重ならなくても良い。
図１（ａ）、図１（ｄ）及び図３（ｂ）に示すように、この例では、導電層２１の側面は、順テーパ形状を有している。図３（ｂ）に示すように、第２領域２１ｂは、第４導電部分ＣＲ４及び第５導電部分ＣＲ５をさらに含む。第１導電部分ＣＲ１は、第３方向（Ｙ軸方向）において、第４導電部分ＣＲ４と第５導電部分ＣＲ５との間にある。第４導電部分ＣＲ４及び第５導電部分ＣＲ５は、例えば、端部である。第３導電部分ＣＲ３は、第３方向（Ｙ軸方向）において、第１導電部分ＣＲ１と第５導電部分ＣＲ５との間にある。第２導電部分ＣＲ２は、第３方向（Ｙ軸方向）において、第３導電部分ＣＲ３と第５導電部分ＣＲ５との間にある。
例えば、第４導電部分ＣＲ４の少なくとも一部の第１方向（Ｚ軸方向）に沿う厚さは、第１厚さｔ１（第１導電部分ＣＲ１の第１方向に沿う厚さ）よりも薄い。例えば、第４導電部分ＣＲ４の少なくとも一部の第１方向に沿う厚さは、第２厚さｔ２よりも薄い。例えば、第４導電部分ＣＲ４の少なくとも一部の第１方向に沿う厚さは、第３厚さｔ３よりも薄い。導電層２１の側面が、順テーパ形状を有することで、例えば、導電層２１の形状が安定化する。
図３（ａ）に示すように、この例では、第１〜第３導電部分ＣＲ１〜ＣＲ３の少なくともいずれかは、第３領域２１ｃと接している。これにより、第１〜第３導電部分ＣＲ１〜ＣＲ３における厚さの差に基づく電流密度の差が、重畳領域（例えば第３領域２１ｃ）に反映されやすくなる。
以下に説明するように、第１〜第３導電部分ＣＲ１〜ＣＲ３の少なくともいずれかは、第３領域２１ｃから離れても良い。この場合、これらの導電部分と第３領域２１ｃとの間の距離は、短いことが好ましい。
図４（ａ）及び図４（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。
図４（ａ）は、平面図である。図４（ａ）においては、導電層２１、第２磁性層１２及び第４磁性層１４が図示され、他の要素は省略されている。図４（ｂ）は、図４（ａ）のＥ１−Ｅ２線断面図である。図４（ｂ）において、導電層２１は、省略されている。
図４（ａ）及び図４（ｂ）に示すように、磁気記憶装置１１１ａにおいても、第１〜第３導電部分ＣＲ１〜ＣＲ３が設けられる。磁気記憶装置１１１ａにおいては、第１〜第３導電部分ＣＲ１〜ＣＲ３の少なくともいずれかは、第３領域２１ｃから離れている。磁気記憶装置１１１ａにおけるこれ以外の構成は、磁気記憶装置１１０における構成と同じである。
磁気記憶装置１１１ａにおいて、第１導電部分ＣＲ１と第３領域２１ｃとの間の第２方向（Ｘ軸方向）に沿う距離ＣＲｘ１、及び、第２導電部分ＣＲ２と第３領域２１ｃとの間の第２方向に沿う距離ＣＲｘ２は、第２磁性層１２の第２方向に沿う長さ１２ｘの１／２以下である。例えば、距離ＣＲｘ１及び距離ＣＲｘ２のそれぞれは、長さ１２ｘの１／４以下でも良い。既に説明したように、例えば、厚い第１導電部分ＣＲ１において、電流密度が高まる。第１導電部分ＣＲ１が第３領域２１ｃから離れても、この高い電流密度が、重畳部分における電流密度に変化を与える。このため、第１導電部分ＣＲ１は、短い距離で、第３領域２１ｃから離れても良い。
実施形態において、距離ＣＲｘ１、距離ＣＲｘ２、及び、第３導電部分ＣＲ３と第３領域２１ｃとの間の第２方向に沿う距離の少なくともいずれかは、長さ１２ｘの１／２以下でも良い。上記の距離の少なくともいずれかは、長さ１２ｘの１／４以下でも良い。
以下、実施形態に係る磁気記憶装置のいくつかの例について説明する。以下の図において、磁気記憶装置に含まれる一部の要素は省略されている。以下の説明において、磁気記憶装置１１０と同様の構成については、説明を省略する。
図５（ａ）、図５（ｂ）、図６（ａ）、図６（ｂ）、図７（ａ）、図７（ｂ）、図８（ａ）、図８（ｂ）、図９（ａ）、図９（ｂ）、図１０（ａ）、図１０（ｂ）、図１１（ａ）、図１１（ｂ）、図１２（ａ）、図１２（ｂ）、図１３（ａ）、図１３（ｂ）、及び、図１４（ａ）及び図１４（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。
図５（ａ）、図６（ａ）、図７（ａ）、図８（ａ）、図９（ａ）、図１０（ａ）、図１１（ａ）、図１２（ａ）、図１３（ａ）及び、図１４（ａ）は、平面図である。図５（ｂ）、図６（ｂ）、図７（ｂ）、図８（ｂ）、図９（ｂ）、図１０（ｂ）、図１１（ｂ）、図１２（ｂ）、図１３（ｂ）及び図１４（ｂ）は、図５（ａ）、図６（ａ）、図７（ａ）、図８（ａ）、図９（ａ）、図１０（ａ）、図１１（ａ）、図１２（ａ）、図１３（ａ）及び図１４（ａ）のそれぞれのＥ１−Ｅ２線断面図である。
図５（ａ）及び図５（ｂ）に示す磁気記憶装置１１１ｂにおいては、第１導電部分ＣＲ１及び第２導電部分ＣＲ２は、重畳領域（第３領域２１ｃ及び第５領域２１ｅ）の近傍に部分的に設けられている。一方、既に説明した磁気記憶装置１１０においては、第１導電部分ＣＲ１は、２つの重畳領域（第３領域２１ｃ及び第５領域２１ｅ）の間で、連続的である。これに対して、磁気記憶装置１１１ｂにおいては、２つの重畳領域（第３領域２１ｃ及び第５領域２１ｅ）の間に、Ｘ軸方向で並ぶ２つの第１導電部分ＣＲ１が設けられる。これらの２つの第１導電部分ＣＲ１は、２つの重畳領域（第３領域２１ｃ及び第５領域２１ｅ）の間で、不連続である。Ｘ軸方向において、２つの第１導電部分ＣＲ１の間に、薄い領域（第３導電部分ＣＲ３）が設けられる。そして、Ｙ軸方向において、第１導電部分ＣＲ１と第２導電部分ＣＲ２との間に、第３導電部分ＣＲ３が設けられる。
図６（ａ）及び図６（ｂ）に示す磁気記憶装置１１１ｃにおいても、２つの重畳領域（第３領域２１ｃ及び第５領域２１ｅ）の間に、Ｘ軸方向で並ぶ２つの第１導電部分ＣＲ１が設けられる。これらの２つの第１導電部分ＣＲ１は、２つの重畳領域（第３領域２１ｃ及び第５領域２１ｅ）の間で、不連続である。Ｘ軸方向において、２つの第１導電部分ＣＲ１の間に、薄い領域（第３導電部分ＣＲ３）が設けられる。そして、Ｙ軸方向において、第１導電部分ＣＲ１と第２導電部分ＣＲ２との間に、第３導電部分ＣＲ３が設けられる。第１導電部分ＣＲ１のＸ軸方向の長さは、Ｙ軸方向の端に向かって、長くなる。
図７（ａ）及び図７（ｂ）に示す磁気記憶装置１１２ａおいては、第２磁性層１２の２つの側面が凹状である。２つの側面の一方から、２つの側面の他方への方向は、Ｘ軸方向に沿う。例えば、第２磁性層１２は、第１〜第３磁性部分ＭＲ１〜ＭＲ３を含む。第１磁性部分ＭＲ１から第２磁性部分ＭＲ２への方向は、第３方向（例えば、Ｙ軸方向）に沿う。第３磁性部分ＭＲ３は、第３方向において第１磁性部分ＭＲ１と第２磁性部分ＭＲ２との間にある。例えば、第１磁性部分ＭＲ１及び第２磁性部分ＭＲ２は、端部である。第３磁性部分ＭＲ３は、例えば、中央部分である。
図７（ａ）に示すように、第１磁性部分ＭＲ１の第２方向（例えばＸ軸方向）に沿う長さを長さＭＲｘ１とする。第２磁性部分ＭＲ２の第２方向に沿う長さを長さＭＲｘ２とする。第３磁性部分ＭＲ３の第２方向に沿う長さを長さＭＲｘ３とする。磁気記憶装置１１２ａにおいては、長さＭＲｘ１は、長さＭＲｘ３よりも長い。例えば、長さＭＲｘ２は、長さＭＲｘ３よりも長い。
このような長さにより、第１磁性部分ＭＲ１または第２磁性部分ＭＲ２においては、第３磁性部分ＭＲ３と比べて、第１領域２１ａからの電流が、早く到達する。電流は、第１磁性部分ＭＲ１から第３磁性部分ＭＲ３に向かって、または、第２磁性部分ＭＲ２から第３磁性部分ＭＲ３に向かって流れる。例えば、第２磁性層１２の磁化の向きと交差する方向のスピンが生じる。このため、第２磁性層１２において、磁化反転が促進される。
実施形態において、例えば、長さＭＲｘ１は、長さＭＲｘ３の１．０５倍以上１．５倍以下である。例えば、長さＭＲｘ２は、長さＭＲｘ３の１．０５倍以上１．５倍以下である。このような長さにより、例えば、第２磁性層１２において磁壁が生じ難くなる。これにより、安定した磁化反転動作が得やすくなる。
導電層２１の厚さの変化と、第２磁性層１２の幅の変化とは、連動しても良い。例えば、第２領域２１ｂは、第１導電部分ＣＲ１及び第３導電部分ＣＲ３を含む部分を有する。この部分の第１方向（Ｚ軸方向）に沿う厚さが変化し始める領域の第３方向（Ｙ軸方向）における位置を位置Ｐ１（図７（ｂ）参照）とする。一方、第２磁性層１２の第１磁性部分ＭＲ１及び第３磁性部分ＭＲ３を含む部分の第２方向（Ｘ軸方向）に沿う長さ（幅）が変化し始める領域の第３方向（Ｙ軸方向）における位置を位置Ｐ２（図７（ａ）参照）。位置Ｐ１は、位置Ｐ２と重なる。
図８（ａ）及び図８（ｂ）に示す磁気記憶装置１１２ｂおいても、長さＭＲｘ１は、長さＭＲｘ３よりも長い。例えば、長さＭＲｘ２は、長さＭＲｘ３よりも長い。磁気記憶装置１１２ｂおいても、距離ＣＲｘ１及び距離ＣＲｘ２は、長さ１２ｘの１／２以下でも良い。例えば、距離ＣＲｘ１及び距離ＣＲｘ２のそれぞれは、長さ１２ｘの１／４以下でも良い。
図９（ａ）、図９（ｂ）、図１０（ａ）、図１０（ｂ）、図１１（ａ）、図１１（ｂ）、及び、図１２（ａ）、図１２（ｂ）に示す磁気記憶装置１１２ｃ〜１１２ｆにおいても、長さＭＲｘ１は、長さＭＲｘ３よりも長い。例えば、長さＭＲｘ２は、長さＭＲｘ３よりも長い。
磁気記憶装置１１２ｃにおいては、第２磁性層１２の側面は、曲線的に変化する。第２磁性層１２のＸ軸方向に沿う長さは、連続的に変化する。
磁気記憶装置１１２ｄにおいては、２つの重畳領域（第３領域２１ｃ及び第５領域２１ｅ）の間に、Ｘ軸方向で並ぶ２つの第１導電部分ＣＲ１が設けられる。２つの第１導電部分ＣＲ１は、２つの重畳領域（第３領域２１ｃ及び第５領域２１ｅ）の間で、不連続である。Ｘ軸方向において、２つの第１導電部分ＣＲ１の間に、薄い領域（第３導電部分ＣＲ３）が設けられる。Ｙ軸方向において、第１導電部分ＣＲ１と第２導電部分ＣＲ２との間に、第３導電部分ＣＲ３が設けられる。
磁気記憶装置１１２ｅにおいては、導電層２１の第４導電部分ＣＲ４及び第５導電部分ＣＲ５の側面は、実質的にＺ軸方向に沿っている。
磁気記憶装置１１２ｆにおいては、導電層２１の端部の側面は、逆テーパ状である。
図１３（ａ）及び図１３（ｂ）に示す磁気記憶装置１１２ｇおいては、非重畳領域（例えば第２領域２１ｂ）のＹ軸方向に沿う長さ（例えば、最大長さ）は、重畳領域（例えば第３領域２１ｃ）のＹ軸方向に沿う長さ（例えば、最大長さ）よりも長い。磁気記憶装置１１２ｇおいては、例えば、第１領域２１ａから第３領域２１ｃに電流が入るときに、電流は、Ｘ軸方向と交差（例えば傾斜）する方向の成分を有する。例えば、第２磁性層１２の磁化の向きと交差するスピンが生じる。これにより、第２磁性層１２において、磁化反転が促進される。
この例では、第１端部１２ａの第３方向（Ｙ軸方向）における位置は、第１導電部分ＣＲ１の少なくとも一部の第３方向（Ｙ軸方向）における位置と、第２導電部分ＣＲ２の少なくとも一部の第３方向（Ｙ軸方向）における位置と、の間にある。第２端部１２ｂの第３方向（Ｙ軸方向）における位置は、第１導電部分ＣＲ１の少なくとも一部の第３方向（Ｙ軸方向）における位置と、第２導電部分ＣＲ２の少なくとも一部の第３方向（Ｙ軸方向）における位置と、の間にある。
図１４（ａ）及び図１４（ｂ）に示す磁気記憶装置１１２ｈおいては、非重畳領域（例えば第２領域２１ｂ）のＹ軸方向に沿う長さ（例えば、最大長さ）は、重畳領域（例えば第３領域２１ｃ）のＹ軸方向に沿う長さ（例えば、最大長さ）よりも短い。磁気記憶装置１１２ｈおいては、例えば、第１領域２１ａから第３領域２１ｃに電流が入るときに、電流は、Ｘ軸方向と交差（例えば傾斜）する方向の成分を有する。第２磁性層１２の磁化の向きと交差するスピンが生じる。これにより、第２磁性層１２において、磁化反転が促進される。
図１５（ａ）及び図１５（ｂ）に示す磁気記憶装置１１２ｉおいては、第２磁性層１２の長軸（及び短軸）が、Ｘ軸方向に対して傾斜している。長軸（及び短軸）は、Ｘ−Ｙ平面に沿う。電流は、Ｘ軸方向と交差（例えば傾斜）する方向の成分を有する。第２磁性層１２の磁化の向きと交差するスピンが生じる。これにより、第２磁性層１２において、磁化反転が促進される。
図１６（ａ）〜図１６（ｆ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。
図１６（ａ）は、図１（ａ）のＡ１−Ａ２線に対応する断面図である。図１６（ｂ）は、図１（ａ）のＢ１−Ｂ２線に対応する断面図である。図１６（ｃ）は、図１（ａ）のＣ１−Ｃ２線に対応する断面図である。図１６（ｄ）は、図１（ａ）のＤ１−Ｄ２線に対応する断面図である。図１６（ｅ）は、平面図である。図１６（ｆ）は、図１６（ｅ）のＥ１−Ｅ２線断面図である。
これらの図に示す磁気記憶装置１１３においては、導電層２１が、複数の層を含む。これ以外は、上記の磁気記憶装置のいずれかの構成が適用できる。以下、磁気記憶装置１１３における導電層２１の例について、説明する。
導電層２１の少なくとも一部は、第１層２１ｐ及び第２層２１ｑを含む。第２層２１ｑの一部は、第１層２１ｐと第２磁性層１２との間にある。第２層２１ｑの別の一部は、第１導電部分ＣＲ１に含まれる。
図１６（ａ）及び図１６（ｂ）に示すように、重畳領域（第３領域２１ｃ及び第５領域２１ｅ）においては、第１層２１ｐ及び第２層２１ｑが設けられる。図１６（ｃ）及び図１６（ｄ）に示すように、非重畳領域（第１領域２１ａ、第２領域２１ｂ及び第４領域２１ｄ）の少なくとも一部においては、第２層２１ｑの少なくとも一部が設けられていない。例えば、非重畳領域において、第２層２１ｑの一部により、第１導電部分ＣＲ１及び第２導電部分ＣＲ２が形成される。
例えば、第２層２１ｑは、第１層２１ｐに含まれる第１金属元素とは異なる第２金属元素を含む。第１金属元素は、タンタル及びタングステンよりなる群より選択された少なくとも１つを含む。例えば、第２金属元素は、ハフニウムを含む。
例えば、第１金属元素においては、大きなスピン偏極が得られる。例えば、大きなスピンホール角（絶対値）が得られる。例えば、第２金属元素においては、例えば、大きなＭＲ比が得られる。
例えば、第１層２１ｐは、Ｔａを含む。例えば、第２層２１ｑは、ＨｆＢを含む。
異なる材料の複数の層を用いることで、異なるエッチングレートを得易くなる。導電層２１の厚さの差を安定して形成し易くなる。
この例では、第３導電部分ＣＲ３の少なくとも一部は、第２層２１ｑを含まない。後述するように、第３導電部分ＣＲ３の少なくとも一部が第２層２１ｑを含んでも良い。この場合、第３導電部分ＣＲ３に含まれる第２層２１ｑの厚さが、第１導電部分ＣＲ１の含まれる第２層２１ｑの厚さよりも薄い。
磁気記憶装置１１３においては、第１導電部分ＣＲ１及び第２導電部分ＣＲ２は、重畳領域（例えば、第３領域２１ｃ）と接している。
図１７（ａ）、図１７（ｂ）、図１８（ａ）、図１８（ｂ）、図１９（ａ）、図１９（ｂ）、図２０（ａ）、図２０（ｂ）、図２１（ａ）、図２１（ｂ）、図２２（ａ）、図２２（ｂ）、図２３（ａ）、図２３（ｂ）、図２４（ａ）、及び、図２４（ｂ）は、第１実施形態に係る磁気記憶装置の一部を例示する模式図である。
図１７（ａ）、図１８（ａ）、図１９（ａ）、図２０（ａ）、図２１（ａ）、図２２（ａ）、図２３（ａ）、及び、図２４（ａ）は、平面図である。図１７（ｂ）、図１８（ｂ）、図１９（ｂ）、図２０（ｂ）、図２１（ｂ）、図２２（ｂ）、図２３（ｂ）、及び、図２４（ｂ）は、図１７（ａ）、図１８（ａ）、図１９（ａ）、図２０（ａ）、図２１（ａ）、図２２（ａ）、図２３（ａ）、及び、図２４（ａ）のそれぞれのＥ１−Ｅ２線断面図である。
図１７（ａ）及び図１７（ｂ）に示す磁気記憶装置１１４ａにおいては、第１〜第３導電部分ＣＲ１〜ＣＲ３の少なくともいずれかは、第３領域２１ｃから離れている。距離ＣＲｘ１、及び、距離ＣＲｘ２は、長さ１２ｘの１／２以下である。距離ＣＲｘ１、距離ＣＲｘ２、及び、第３導電部分ＣＲ３と第３領域２１ｃとの間の第２方向に沿う距離の少なくともいずれかは、長さ１２ｘの１／２以下でも良い。上記の距離の少なくともいずれかは、長さ１２ｘの１／４以下でも良い。
図１８（ａ）、図１８（ｂ）、図１９（ａ）及び図１９（ｂ）に示す磁気記憶装置１１４ｂ及び１１４ｃにおいては、２つの重畳領域（第３領域２１ｃ及び第５領域２１ｅ）の間に、互いに離れた、Ｘ軸方向で並ぶ２つの第１導電部分ＣＲ１が設けられる。
図２０（ａ）、図２０（ｂ）、図２１（ａ）、図２１（ｂ）、図２２（ａ）、図２２（ｂ）、図２３（ａ）及び図２３（ｂ）に示す磁気記憶装置１１５ａ〜１１５ｅにおいては、長さＭＲｘ１は、長さＭＲｘ３よりも長い。例えば、長さＭＲｘ２は、長さＭＲｘ３よりも長い。
磁気記憶装置１１４ａ〜１１４ｃ、１１５ａ及び１１５ｂにおいては、第２層２１ｑが設けられた部分が、第１導電部分ＣＲ１及び第２導電部分ＣＲ２となり、第１層２１ｐの厚さは、端部を除いて、実質的に一定である。磁気記憶装置１１５ｃ及び１１５ｄにおいては、第１層２１ｐの厚さが、第１導電部分ＣＲ１と第３導電部分ＣＲ３との間で異なる。磁気記憶装置１１５ｅにおいては、第１層２１ｐの上面は、第２層２１ｑに覆われており、第２層２１ｑの厚さが、第１導電部分ＣＲ１と第３導電部分ＣＲ３との間で異なる。
このように、第３導電部分ＣＲ３の少なくとも一部は、第２層２１ｑを含まない。または、第３導電部分ＣＲ３の少なくとも一部に含まれる第２層２１ｑの第１方向（Ｚ軸方向）に沿う厚さは、第１導電部分ＣＲ１に含まれる第２層２１ｑの第１方向に沿う厚さよりも薄い。
（第２実施形態）
図２５（ａ）〜図２５（ｄ）は、第２実施形態に係る磁気記憶装置を例示する模式図である。
図２６は、第２実施形態に係る磁気記憶装置を例示する模式的断面図である。
図２７（ａ）及び図２７（ｂ）は、第２実施形態に係る磁気記憶装置の一部を例示する模式図である。
図２５（ａ）は斜視図である。図２５（ｂ）は、図２５（ａ）のＡ１−Ａ２線断面図である。図２５（ｃ）は、図２５（ａ）のＢ１−Ｂ２線断面図である。図２５（ｄ）は、図２５（ａ）のＣ１−Ｃ２線断面図である。図２５（ａ）においては、図を見やすくするために、絶縁部４１が省略されている。図２６は、図２５（ａ）のＤ１−Ｄ２線断面図である。図２７（ａ）は、平面図である。図２７（ａ）においては、導電層２１、第２磁性層１２及び第４磁性層１４が図示され、他の要素は省略されている。図２７（ｂ）は、図２７（ａ）のＥ１−Ｅ２線断面図である。図２７（ｂ）において、導電層２１は、省略されている。
図２５（ａ）に示すように、磁気記憶装置１２０も、導電層２１、第１磁性層１１、第２磁性層１２、第１非磁性層１１ｉ及び制御部７０を含む。この例でも、第３磁性層１３、第４磁性層１４、第２非磁性層１２ｉが設けられている。
導電層２１は、第１〜第５領域２１ａ〜２１ｅを含む。第２磁性層１２は、第１領域２１ａから第２領域２１ｂへの第２方向（例えば、Ｘ軸方向）と交差する第１方向（Ｚ軸方向）において、第３領域２１ｃと第１磁性層１１との間に設けられる。第１非磁性層１１ｉは、第１磁性層１１と第２磁性層１２との間に設けられる。第４磁性層１４は、第１方向において、第５領域２１ｅと第３磁性層１３との間に設けられる。第２非磁性層１２ｉは、第３磁性層１３と第４磁性層１４との間に設けられる。この例では、第２磁性層１２及び第４磁性層１４の側面が、凹状である。一方、導電層２１の上面は、実質的に平坦である。以下、第２磁性層１２の例について説明する。以下の説明は、第４磁性層１４にも適用できる。
図２７（ａ）に示すように、第２磁性層１２は、第１〜第３磁性部分ＭＲ１〜ＭＲ３を含む。第１磁性部分ＭＲ１から第２磁性部分ＭＲ２への方向は、第３方向に沿う。第３方向は、第１方向（Ｚ軸方向）及び第２方向（例えばＸ軸方向）を含む平面（例えばＺ−Ｘ平面）と交差する。第３磁性部分ＭＲ３は、第３方向（Ｙ軸方向）において、第１磁性部分ＭＲ１と第２磁性部分ＭＲ２との間にある。第１磁性部分ＭＲ１の第２方向に沿う長さ（長さＭＲｘ１）は、第３磁性部分ＭＲ３の第２方向に沿う長さ（長さＭＲｘ３）よりも長い。第２磁性部分ＭＲ２の第２方向に沿う長さ（長さＭＲｘ２）は、長さＭＲｘ３よりも長い。
このような長さにより、第１磁性部分ＭＲ１または第２磁性部分ＭＲ２においては、第３磁性部分ＭＲ３と比べて、第１領域２１ａからの電流が、早く到達する。電流は、第１磁性部分ＭＲ１から第３磁性部分ＭＲ３に向かって、または、第２磁性部分ＭＲ２から第３磁性部分ＭＲ３に向かって流れる。例えば、第２磁性層１２の磁化の向きと交差する方向のスピンが生じる。このため、第２磁性層１２において、磁化反転が促進される。
実施形態において、例えば、長さＭＲｘ１は、長さＭＲｘ３の１．０５倍以上１．５倍以下である。例えば、長さＭＲｘ２は、長さＭＲｘ３の１．０５倍以上１．５倍以下である。このような長さにより、例えば、第２磁性層１２において磁壁が生じ難くなる、これにより、安定した磁化反転動作が得やすくなる。
図２８（ａ）及び図２８（ｂ）は、第２実施形態に係る磁気記憶装置の一部を例示する模式図である。
図２８（ａ）は、平面図である。図２８（ａ）においては、導電層２１、第２磁性層１２及び第４磁性層１４が図示され、他の要素は省略されている。図２８（ｂ）は、図２８（ａ）のＥ１−Ｅ２線断面図である。図２８（ｂ）において、導電層２１は、省略されている。
磁気記憶装置１２１においては、第２磁性層１２の側面（Ｚ−Ｘ平面と交差する側面）は、連続的な曲面状である。磁気記憶装置１２１においても、長さＭＲｘ１は、長さＭＲｘ３よりも長い。長さＭＲｘ２は、長さＭＲｘ３よりも長い。
図２９（ａ）〜図２９（ｆ）は、第２実施形態に係る磁気記憶装置の一部を例示する模式図である。
図２９（ａ）は、図２５（ａ）のＡ１−Ａ２線に対応する断面図である。図２９（ｂ）は、図２５（ａ）のＢ１−Ｂ２線に対応する断面図である。図２９（ｃ）は、図２５（ａ）のＣ１−Ｃ２線に対応する断面図である。図２９（ｄ）は、図２５（ａ）のＤ１−Ｄ２線に対応する断面図である。図２９（ｅ）は、平面図である。図２９（ｆ）は、図２９（ｅ）のＥ１−Ｅ２線断面図である。
これらの図に示す磁気記憶装置１２２においては、導電層２１の少なくとも一部は、第１層２１ｐ及び第２層２１ｑを含む。第２層２１ｑの一部は、第１層２１ｐと第２磁性層１２との間にある。
第２層２１ｑは、第１層２１ｐに含まれる第１金属元素とは異なる第２金属元素を含む。例えば、第１金属元素は、タンタル及びタングステンよりなる群より選択された少なくとも１つを含む。例えば、第２金属元素は、ハフニウムを含む。
例えば、第１金属元素においては、大きなスピン偏極が得られる。例えば、大きなスピンホール角（絶対値）が得られる。例えば、第２金属元素においては、例えば、大きなＭＲ比が得られる。
図３０は、第２実施形態に係る磁気記憶装置の一部を例示する模式的平面図である。
図３０に示すように、磁気記憶装置１２３においても、第２磁性層１２において、長さＭＲｘ１は、長さＭＲｘ３よりも長い。長さＭＲｘ２は、長さＭＲｘ３よりも長い。磁気記憶装置１２３においても、第１層２１ｐ及び第２層２１ｑが設けられる。第２層２１ｑは、第２磁性層１２の側面の凹状の部分に設けられている。このように、第２層２１ｑは、導電層２１の一部に設けられても良い。
（第３実施形態）
図３１（ａ）〜図３１（ｄ）は、第３実施形態に係る磁気記憶装置を例示する模式図である。
図３２は、第３実施形態に係る磁気記憶装置を例示する模式的断面図である。
図３３（ａ）及び図３３（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。
図３１（ａ）は斜視図である。図３１（ｂ）は、図３１（ａ）のＡ１−Ａ２線断面図である。図３１（ｃ）は、図３１（ａ）のＢ１−Ｂ２線断面図である。図３１（ｄ）は、図３１（ａ）のＣ１−Ｃ２線断面図である。図３１（ａ）においては、図を見やすくするために、絶縁部４１が省略されている。図３２は、図３１（ａ）のＤ１−Ｄ２線断面図である。図３１（ａ）においては、図を見やすくするために、絶縁部４１が省略されている。図３３（ａ）は、平面図である。図３３（ａ）においては、導電層２１、第２磁性層１２及び第４磁性層１４が図示され、他の要素は省略されている。図３３（ｂ）は、図３３（ａ）のＥ１−Ｅ２線断面図である。図３３（ｂ）において、導電層２１は、省略されている。
図３１（ａ）に示すように、磁気記憶装置１３０も、導電層２１、第１磁性層１１、第２磁性層１２、第１非磁性層１１ｉ及び制御部７０を含む。この例でも、第３磁性層１３、第４磁性層１４、第２非磁性層１２ｉが設けられている。
図３１（ｄ）に示すように、磁気記憶装置１３０においては、導電層２１の第２領域２１ｂ（非重畳領域）において、導電層２１のＹ軸方向の中央部分が凸状である。
導電層２１の第２領域２１ｂは、第１〜第３導電部分ＣＲ１〜ＣＲ３を含む。第１導電部分ＣＲ１から第２導電部分ＣＲ２への方向は、第３方向に沿う。第３方向は、第１方向（Ｚ軸方向）及び第２方向（例えばＸ軸方向）を含む平面（例えばＺ−Ｘ平面）と交差する。第３方向は、例えば、Ｙ軸方向である。第３導電部分ＣＲ３は、第３方向において、第１導電部分ＣＲ１と第２導電部分ＣＲ２との間にある。
図３１（ｄ）に示すように、第１導電部分ＣＲ１の第１方向に沿う厚さ（第１厚さｔ１）は、第３導電部分ＣＲ３の第１方向に沿う厚さ（第３厚さｔ３）よりも薄い。第２導電部分ＣＲ２の第１方向に沿う厚さ（第２厚さｔ２）は、第３厚さｔ３よりも薄い。
図３１（ｂ）及び図３３に示すように、第２磁性層１２は、第１端部１２ａ及び第２端部１２ｂを含む。第１端部１２ａから第２端部１２ｂへの方向は、第３方向（例えば、Ｙ軸方向）に沿う。
図３３に示すように、第１導電部分ＣＲ１の少なくとも一部の第３方向（例えば、Ｙ軸方向）における位置は、第１端部１２ａの第３方向における位置と、第２端部１２ｂの第３方向における位置と、の間にある。例えば、第３導電部分ＣＲ３で集中した電流によって、第３領域２１ｃの中央部に、高い密度のスピンが生じるた。これにより、例えば、第２磁性層１２の中央部において、磁化反転が促進される。
磁気記憶装置１３０においては、第１〜第３導電部分ＣＲ１〜ＣＲ３の少なくともいずれかは、第３領域２１ｃ（重畳領域）と接している。
図３４（ａ）、図３４（ｂ）、図３５（ａ）、図３５（ｂ）、図３６（ａ）、図３６（ｂ）、図３７（ａ）、図３７（ｂ）、図３８（ａ）、図３８（ｂ）、図３９（ａ）、図３９（ｂ）、図４０（ａ）、図４０（ｂ）、図４１（ａ）、図４１（ｂ）、図４２（ａ）、及び、図４２（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。
図３４（ａ）、図３５（ａ）、図３６（ａ）、図３７（ａ）、図３８（ａ）、図３９（ａ）、図４０（ａ）、図４１（ａ）、及び、図４２（ａ）は、平面図である。図３４（ｂ）、図３５（ｂ）、図３６（ｂ）、図３７（ｂ）、図３８（ｂ）、図３９（ｂ）、図４０（ｂ）、図４１（ｂ）、及び、図４２（ｂ）は、図３４（ａ）、図３５（ａ）、図３６（ａ）、図３７（ａ）、図３８（ａ）、図３９（ａ）、図４０（ａ）、図４１（ａ）、及び、図４２（ａ）のそれぞれのＥ１−Ｅ２線断面図である。
図３４（ａ）及び図３４（ｂ）に示す磁気記憶装置１３１ａにおいては、第３導電部分ＣＲ３は、第３領域２１ｃ（重畳領域）から離れている。
第３導電部分ＣＲ３と第３領域２１ｃとの間の第２方向（Ｘ軸方向）に沿う距離を距離ＣＲｘ３とする。距離ＣＲｘ３は、第２磁性層１２の第２方向に沿う長さ１２ｘの１／２以下である。距離ＣＲｘ３は、長さ１２ｘの１／４以下でも良い。第３導電部分ＣＲ３（厚い部分）が第３領域２１ｃの近くに設けられることにより、第３導電部分ＣＲ３おける高い電流密度が、重畳部分における電流密度に変化を与える。このため、第３導電部分ＣＲ３は、短い距離で、第３領域２１ｃから離れても良い。
第１導電部分ＣＲ１と第３領域２１ｃとの間の第２方向（Ｘ軸方向）に沿う距離を、距離ＣＲｘ１とする。第２導電部分ＣＲ２と第３領域２１ｃとの間の第２方向に沿う距離を距離ＣＲｘ２とする。実施形態においては、距離ＣＲｘ１、距離ＣＲｘ２及び距離ＣＲｘ３の少なくともいずれかは、長さ１２ｘの１／２以下でも良い。距離ＣＲｘ１、距離ＣＲｘ２及び距離ＣＲｘ３の少なくともいずれかは、長さ１２ｘの１／４以下でも良い。
図３５（ａ）及び図３５（ｂ）に示す磁気記憶装置１３１ｂにおいては、２つの重畳領域（第３領域２１ｃ及び第５領域２１ｅ）の間に、Ｘ軸方向に互いに離れる２つの第３導電部分ＣＲ３が設けられる。Ｙ軸方向において、第１導電部分ＣＲ１と第２導電部分ＣＲ２との間に、１つの第３導電部分ＣＲ３が設けられる。
図３６（ａ）及び図３６（ｂ）に示す磁気記憶装置１３１ｃにおいては、第３導電部分ＣＲ３の側面（Ｚ−Ｘ平面と交差する面）は、凸状である。
図３７（ａ）、図３８（ａ）、図３９（ａ）、図４０（ａ）、図４１（ａ）及び図４２（ａ）に示すように、磁気記憶装置１３２ａ〜１３２ｆにおいては、第２磁性層１２の側面（Ｚ−Ｘ平面と交差する面）は、凸状である。
例えば、第１磁性部分ＭＲ１の第２方向（例えばＸ軸方向）に沿う長さを長さＭＲｘ１とする。第２磁性部分ＭＲ２の第２方向に沿う長さを長さＭＲｘ２とする。第３磁性部分ＭＲ３の第２方向に沿う長さを長さＭＲｘ３とする。磁気記憶装置１３２ａ〜１３２ｆにおいては、長さＭＲｘ１は、長さＭＲｘ３よりも短い。例えば、長さＭＲｘ２は、長さＭＲｘ３よりも短い。
磁気記憶装置１３２ａ〜１３２ｆにおいて、導電層２１の厚さの変化と、第２磁性層１２の幅の変化とは、連動しても良い。例えば、第２領域２１ｂは、第１導電部分ＣＲ１及び第３導電部分ＣＲ３を含む部分を有する。この部分の第１方向（Ｚ軸方向）に沿う厚さが変化し始める領域の第３方向（Ｙ軸方向）における位置を位置Ｐ１（図３７（ｂ）参照）とする。一方、第２磁性層１２の第１磁性部分ＭＲ１及び第３磁性部分ＭＲ３を含む部分の第２方向（Ｘ軸方向）に沿う長さ（幅）が変化し始める領域の第３方向（Ｙ軸方向）における位置を位置Ｐ２（図３７（ａ）参照）とする。位置Ｐ１は、位置Ｐ２と重なる。
図４３（ａ）及び図４３（ｂ）に示す磁気記憶装置１３２ｇおいては、第２磁性層１２の長軸（及び短軸）が、Ｘ軸方向に対して傾斜している。長軸（及び短軸）は、Ｘ−Ｙ平面に沿う。電流は、Ｘ軸方向と交差（例えば傾斜）する方向の成分を有する。第２磁性層１２の磁化の向きと交差するスピンが生じる。これにより、第２磁性層１２において、磁化反転が促進される。
図４４（ａ）〜図４４（ｆ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。
図４４（ａ）は、図３１（ａ）のＡ１−Ａ２線に対応する断面図である。図４４（ｂ）は、図３１（ａ）のＢ１−Ｂ２線に対応する断面図である。図４４（ｃ）は、図３１（ａ）のＣ１−Ｃ２線に対応する断面図である。図４４（ｄ）は、図３１（ａ）のＤ１−Ｄ２線に対応する断面図である。図４４（ｅ）は、平面図である。図４４（ｆ）は、図４４（ｅ）のＥ１−Ｅ２線断面図である。
これらの図に示す磁気記憶装置１３３においては、導電層２１が、複数の層を含む。これ以外は、上記の磁気記憶装置のいずれかの構成が適用できる。以下、磁気記憶装置１３３における導電層２１の例について、説明する。
導電層２１の少なくとも一部は、第１層２１ｐ及び第２層２１ｑを含む。第２層２１ｑの一部は、第１層２１ｐと第２磁性層１２との間にある。第２層２１ｑの別の一部は、第３導電部分ＣＲ３に含まれる。第２層２１ｑは、第１層２１ｐに含まれる第１金属元素とは異なる第２金属元素を含む。例えば、第１金属元素は、タンタル及びタングステンよりなる群より選択された少なくとも１つを含む。例えば、第２金属元素は、ハフニウムを含む。例えば、第１金属元素はタンタルを含み、第２金属元素は、ＨｆＢを含む。
例えば、第１金属元素においては、大きなスピン偏極が得られる。例えば、大きなスピンホール角（絶対値）が得られる。例えば、第２金属元素においては、例えば、大きなＭＲ比が得られる。
磁気記憶装置１３３においては、第２領域２１ｂにおいて、第２層２１ｑが設けられた部分が第３導電部分ＣＲ３となる。第２層２１ｑが設けられていない領域は、第１導電部分ＣＲ１及び第２導電部分ＣＲ２となる。例えば、第１導電部分ＣＲ１の少なくとも一部は、第２層２１ｑを含まない。第２導電部分ＣＲ２の少なくとも一部は、第２層２１ｑを含まない。第３導電部分ＣＲ３の少なくとも一部は、第２層２１ｑを含む。
磁気記憶装置１３３においては、第１〜第３導電部分ＣＲ１〜ＣＲ３の少なくともいずれかは、第３領域２１ｃと接している。例えば、厚い部分（第３導電部分ＣＲ３）に含まれる第２層２１ｑは、第３領域２１ｃと接する。
図４５（ａ）、図４５（ｂ）、図４６（ａ）、図４６（ｂ）、図４７（ａ）、図４７（ｂ）、図４８（ａ）、図４８（ｂ）、図４９（ａ）、図４９（ｂ）、図５０（ａ）、図５０（ｂ）、図５１（ａ）、図５１（ｂ）、図５２（ａ）、及び、図５２（ｂ）は、第３実施形態に係る磁気記憶装置の一部を例示する模式図である。
図４５（ａ）、図４６（ａ）、図４７（ａ）、図４８（ａ）、図４９（ａ）、図５０（ａ）、図５１（ａ）、及び、図５２（ａ）は、平面図である。図４５（ｂ）、図４６（ｂ）、図４７（ｂ）、図４８（ｂ）、図４９（ｂ）、図５０（ｂ）、図５１（ｂ）、及び、図５２（ｂ）は、図４５（ａ）、図４６（ａ）、図４７（ａ）、図４８（ａ）、図４９（ａ）、図５０（ａ）、図５１（ａ）、及び、図５２（ａ）のそれぞれのＥ１−Ｅ２線断面図である。
図４５（ａ）及び図４５（ｂ）に示す磁気記憶装置１３４ａにおいて、第３導電部分ＣＲ３は、第３領域２１ｃから離れている。第１導電部分ＣＲ１と第３領域２１ｃとの間の第２方向（Ｘ軸方向）に沿う距離を、距離ＣＲｘ１とする。第２導電部分ＣＲ２と第３領域２１ｃとの間の第２方向に沿う距離を距離ＣＲｘ２とする。実施形態においては、距離ＣＲｘ１、距離ＣＲｘ２及び距離ＣＲｘ３の少なくともいずれかは、長さ１２ｘの１／２以下でも良い。距離ＣＲｘ１、距離ＣＲｘ２及び距離ＣＲｘ３の少なくともいずれかは、長さ１２ｘの１／４以下でも良い。例えば、距離ＣＲｘ３は、第２層２１ｑと第３領域２１ｃとの間の第２方向（Ｘ軸方向）に沿う距離に対応する。
図４６（ａ）及び図４６（ｂ）に示す磁気記憶装置１３４ｂにおいて、２つの重畳領域（第３領域２１ｃ及び第５領域２１ｅ）の間に、Ｘ軸方向に互いに離れた２つの第３導電部分ＣＲ３が設けられる。例えば、２つの重畳領域（第３領域２１ｃ及び第５領域２１ｅ）の間に、Ｘ軸方向に互いに離れた２つの第２層２１ｑが設けられる。
図４７（ａ）及び図４７（ｂ）に示す磁気記憶装置１３４ｃのように、第２層２１ｑの側面（Ｚ−Ｘ平面と交差する側面）は、凸状（例えば、凸状の曲面）でも良い。
図４８（ａ）、図４９（ａ）、図５０（ａ）、図５１（ａ）及び図５２（ａ）に示すように、磁気記憶装置１３５ａ〜１３５ｅにおいては、第２磁性層１２の側面（Ｚ−Ｘ平面と交差する面）は、凸状である。例えば、長さＭＲｘ１は、長さＭＲｘ３よりも短い。例えば、長さＭＲｘ２は、長さＭＲｘ３よりも短い。
磁気記憶装置１３５ａ〜１３５ｅにおいて、導電層２１の厚さの変化と、第２磁性層１２の幅の変化とは、連動しても良い。例えば、導電層２１の厚さが変化し始める領域の位置Ｐ１（図４８（ｂ）参照）は、第２磁性層１２の長さ（幅）が変化し始める領域の位置Ｐ２（図４８（ａ）参照）と重なっても良い。例えば、位置Ｐ１は、第２層２１ｑのＹ軸方向の端でも良い。
図５０（ａ）、図５１（ａ）及び図５２（ａ）に示すように、磁気記憶装置１３５ｃ〜１３５ｅにおいては、第２層２１ｑの厚さが変化している。例えば、第１導電部分ＣＲ１の少なくとも一部に含まれる第２層２１ｑの第１方向（Ｚ軸方向）に沿う厚さは、第３導電部分ＣＲ３に含まれる第２層２１ｑの第１方向に沿う厚さよりも薄くても良い。
以下、第１〜第３実施形態に係る磁気記憶装置の製造方法の例について説明する。
図５３（ａ）〜図５３（ｅ）は、実施形態に係る磁気記憶装置の製造方法を例示する工程順模式的斜視図である。
図５３（ａ）に示すように、基体２０ｓの上に、複数の積層体ＳＢ０が設けられる。複数の積層体ＳＢ０は、例えば、Ｘ軸方向に延びる。複数の積層体ＳＢ０は、導電膜２１Ｆと積層膜ＳＢＦを含む。例えば、基体２０ｓの上に、導電膜２１Ｆとなる膜が形成され、その上に、積層膜ＳＢＦとなる膜が形成される。さらに、この上に、マスクＭＳ１が形成される。マスクＭＳ１は、Ｘ軸方向に延びる帯状である。マスクＭＳ１をマスクとして用いて、導電膜２１Ｆとなる膜、及び、積層膜ＳＢＦが加工される。これにより、複数の積層体ＳＢ０が得られる。後述するように、導電膜２１Ｆから、導電層２１が形成される。積層膜ＳＢＦから、第１積層体ＳＢ１及び第２積層体ＳＢ２などが形成される。積層膜ＳＢＦは、例えば、第１磁性層１１となる膜、第１非磁性層１１ｉとなる膜、及び、第２磁性層１２となる膜を含む。
図５３（ｂ）に示すように、複数の積層体ＳＢ０の間に、絶縁膜ＩＬ１を形成する。必要に応じて、上面を平坦化する。
図５３（ｃ）に示すように、マスクＭＳ２を形成する。マスクＭＳ２は、Ｙ軸方向に延びる。複数の積層体ＳＢ０の一部、及び、絶縁膜ＩＬ１の一部は、マスクＭＳ２に覆われていない。マスクＭＳ２をマスクとして用いて、複数の積層体ＳＢ０の一部を除去する。
図５３（ｄ）に示すように、積層膜ＳＢＦのうちのマスクＭＳ２に覆われていない部分が除去される。マスクＭＳ２を除去する。例えば、積層膜ＳＢＦから第１積層体ＳＢ１及び第２積層体ＳＢ２などが形成される。
図５３（ｅ）に示すように、絶縁膜ＩＬ２を形成する。絶縁膜ＩＬ１の少なくとも一部、及び、絶縁膜ＩＬ２の少なくとも一部により、絶縁部４１が形成される。
実施形態において、例えば、図５３（ｄ）に例示した工程において、加工条件を制御することで、導電膜２１Ｆにおいて、第１〜第３導電部分ＣＲ１〜ＣＲ３が形成される。加工条件を制御することで、積層膜ＳＢＦにおいて、第１〜第３磁性部分ＭＲ１〜ＭＲ３が形成される。加工条件により、導電膜２１Ｆの表面は、凹状、または、凸状になる。加工条件により、積層膜ＳＢＦの表面（例えば側面）は、凹状、または、凸状になる。
以下、導電層２１、第１磁性層１１、第２磁性層１２及び第１非磁性層１１ｉの例について説明する。これらの説明は、上記の第１〜第３実施形態の任意の例に適用できる。以下の第１磁性層１１に関する説明は、第３磁性層１３に適用できる。以下の第２磁性層１２に関する説明は、第４磁性層１４に適用できる。以下の第１非磁性層１１ｉに関する説明は、第２非磁性層１２ｉに適用できる。
導電層２１は、例えば、タンタル及びタングステンよりなる群より選択された少なくとも１つを含む。導電層２１は、例えば、β−タンタル及びβ−タングステンよりなる群より選択された少なくとも１つを含む。導電層２１は、白金及び金よりなる群から選択された少なくとも１つを含んでも良い。
第２磁性層１２は、例えば、ＦｅＰｄ、ＦｅＰｔ、ＣｏＰｄ及びＣｏＰｔよりなる群から選択された少なくとも１つを含む。上記の軟磁性材料は、例えば、ＣｏＦｅＢを含む。上記の人工格子は、例えば、第１膜と第２膜を含む積層膜を含む。第１膜は、例えば、ＮｉＦｅ、Ｆｅ及びＣｏの少なくともいずれかを含む。第２膜は、例えば、Ｃｕ、Ｐｄ及びＰｔの少なくともいずれかを含む。第１膜は、例えば、磁性材料であり、第２膜は、非磁性材料である。
第１非磁性層１１ｉは、例えば、ＭｇＯ、ＣａＯ、ＳｒＯ、ＴｉＯ、ＶＯ、ＮｂＯ及びＡｌ２Ｏ３よりなる群から選択された少なくとも１つを含む。第１非磁性層１１ｉは、例えば、トンネルバリア層である。第１非磁性層１１ｉがＭｇＯを含む場合、第１非磁性層１１ｉの厚さは、例えば、約１ｎｍである。
第１磁性層１１は、例えば、Ｃｏ及びＣｏＦｅＢから選択された少なくとも１つを含む。第１磁性層１１の第１磁化１１Ｍは、面内の実質的に１つの方向（Ｚ軸方向と交差する方向）に固定される。
例えば、第１磁性層１１の厚さは、第２磁性層１２の厚さよりも厚い。これにより、第１磁性層１１の第１磁化１１Ｍが所定の方向に安定して固定される。
例えば、強磁性または反強磁性の層が設けられても良い。この層と第１非磁性層１１ｉとの間に、第１磁性層１１が設けられる。この層は、例えば、ＩｒＭｎ層（厚さは７ｎｍ以上９ｎｍ以下）である。この層は、第１磁性層１１の第１磁化１１Ｍを固定する。この層の上にＴａ層が設けられても良い。
第１磁性層１１及び第２磁性層１２の少なくともいずれかは、面内磁化膜でも良い。第１磁性層１１及び第２磁性層１２の少なくともいずれかは、垂直磁化膜でも良い。
以下、本実施形態に係る磁気記憶装置の動作の例について説明する。
既に説明したように、制御部７０は、第１積層体ＳＢ１（第１磁性層１１）及び第２積層体ＳＢ２（第３磁性層１３）と、電気的に接続されている。第１積層体ＳＢ１に情報を書き込むときには、第１磁性層１１に所定の選択電圧が印加される。このとき、第２積層体ＳＢ２には、非選択電圧が印加される。一方、第２積層体ＳＢ２に情報を書き込むときには、第３磁性層１３に所定の選択電圧が印加される。このとき、第１積層体ＳＢ１には、非選択電圧が印加される。０ボルトの電圧の印加も、「電圧の印加」に含まれる。選択電圧の電位は、非選択電圧の電位とは異なる。
例えば、制御部７０は、第１書き込み動作において、第１磁性層１１を、第３磁性層１３の電位（例えば、非選択電位）とは異なる電位（例えば、選択電位）に設定する。制御部７０は、第２書き込み動作において、第１磁性層１１を、第３磁性層１３の電位（例えば、非選択電位）とは異なる電位（例えば、選択電位）に設定する。
例えば、制御部７０は、第３書き込み動作において、第３磁性層１３を、第１磁性層１１の電位（例えば、非選択電位）とは異なる電位（例えば、選択電位）に設定する。制御部７０は、第４書き込み動作において、第３磁性層１３を、第１磁性層１１の電位（例えば、非選択電位）とは異なる電位（例えば、選択電位）に設定する。
このような電位の選択は、例えば、第１スイッチＳｗ１及び第２スイッチＳｗ２の動作により行われる。
以下、このような動作の例について説明する。
図５４（ａ）〜図５４（ｄ）は、実施形態に係る磁気記憶装置における動作を例示する模式図である。
図５４（ａ）に示すように、制御部７０と第１磁性層１１とが、第１配線７０ａにより電気的に接続される。制御部７０と第３磁性層１３とが、第２配線７０ｂにより電気的に接続される。この例では、第１配線７０ａ上に第１スイッチＳｗ１が設けられている。第２配線７０ｂ上に第２スイッチＳｗ２が設けられている。制御部７０が、第１配線７０ａの電位を制御することで、第１磁性層１１の電位が制御される。第１配線７０ａにおける電位の変化は実質的に小さい。このため、第１配線７０ａの電位を、第１磁性層１１の電位と見なすことができる。同様に、第２配線７０ｂの電位を、第３磁性層１３の電位と見なすことができる。以下では、第１磁性層１１の電位は、第１配線７０ａの電位と同じとみなす。以下では、第３磁性層１３の電位は、第２配線７０ｂの電位と同じとみなす。
以下の例では、第１磁性層１１の第１磁化１１Ｍ、及び、第３磁性層１３の第３磁化１３Ｍは、＋Ｙ方向である。これらの磁化は、固定されている。
図５４（ａ）に示すように、第１動作ＯＰ１において、制御部７０は、導電層２１の第１領域２１ａを電位Ｖ０に設定する。電位Ｖ０は、例えば、グランド電位である。第１動作ＯＰ１において、制御部７０は、第１磁性層１１を第１電圧Ｖ１に設定する。すなわち、制御部７０は、第１動作ＯＰ１において、第１領域２１ａと第１磁性層１１との間の第１電位差を第１電圧Ｖ１とする。第１電圧Ｖ１は、例えば、選択電圧である。
一方、制御部７０は、第１動作ＯＰ１において、第３磁性層１３を第２電圧Ｖ２とする。すなわち、制御部７０は、第１動作ＯＰ１において、第１領域２１ａと第３磁性層１３との間の第２電位差を第２電圧Ｖ２とする。第２電圧Ｖ２は、例えば、非選択電圧である。第２電圧Ｖ２は、第１電圧Ｖ１とは異なる。例えば、第１電圧Ｖ１の絶対値は、第２電圧Ｖ２の絶対値よりも大きい。例えば、第１電圧Ｖ１の極性は、第２電圧Ｖ２の極性とは異なる。
第１動作ＯＰ１において、制御部７０は、導電層２１に第１電流Ｉｗ１を供給する。第１電流Ｉｗ１は、第１領域２１ａから第４領域２１ｄへの向きを有する。
このような第１動作ＯＰ１において、例えば、選択状態の第２磁性層１２の第２磁化１２Ｍは、例えば、＋Ｙ方向に向く。これは、導電層２１からの磁気的作用による。一方、非選択状態の第４磁性層１４の第４磁化１４Ｍは、実質的に変化しない。この例では、第４磁化１４Ｍは、初期状態（この例では＋Ｙ方向）を維持する。
図５４（ｂ）に示すように、第２動作ＯＰ２において、制御部７０は、導電層２１の第１領域２１ａを電位Ｖ０に設定する。制御部７０は、第２動作ＯＰ２において、第１領域２１ａと第１磁性層１１との間の第１電位差を第１電圧Ｖ１とする。制御部７０は、第２動作ＯＰ２において、第１領域２１ａと第３磁性層１３との間の第２電位差を第２電圧Ｖ２とする。第２動作ＯＰ２において、制御部７０は、導電層２１に第２電流Ｉｗ２を供給する。第２電流Ｉｗ２は、第４領域２１ｄから第１領域２１ａへの向きを有する。
このときに、選択状態の第２磁性層１２の第２磁化１２Ｍは、例えば、−Ｙ方向に変化する。これは、導電層２１からの磁気的作用による。一方、非選択状態の第４磁性層１４の第４磁化１４Ｍは、実質的に変化しない。この例では、第４磁化１４Ｍは、初期状態（この例では＋Ｙ方向）を維持する。
第１動作ＯＰ１の後における第１磁性層１１と第１領域２１ａとの間の電気抵抗を第１電気抵抗とする。第２動作ＯＰ２の後における第１磁性層１１と第１領域２１ａとの間の電気抵抗を第２電気抵抗とする。第１電気抵抗は、第２電気抵抗とは異なる。この例では、第１電気抵抗は、第２電気抵抗よりも低い。
一方、上記の第１動作ＯＰ１の後における第３磁性層１３と第１領域２１ａとの間の電気抵抗を第３抵抗とする。上記の第２動作ＯＰ２の後における第３磁性層１３と第１領域２１ａとの間の電気抵抗を第４電気抵抗とする。第３電気抵抗は、第４電気抵抗と実質的に同じである。これは、第４磁性層１４の第４磁化１４Ｍが実質的に変化しないためである。
このように、実施形態においては、第１電気抵抗と第２電気抵抗との差の絶対値は、第３電気抵抗と第４電気抵抗との差の絶対値よりも大きい。
このように、選択状態の第１積層体ＳＢ１において、第１電流Ｉｗ１または第２電流Ｉｗ２により電気抵抗の変化が形成される。すなわち、情報の書き込みが行われる。一方、非選択状態の第２積層体ＳＢ２においては、第１電流Ｉｗ１または第２電流Ｉｗ２による電気抵抗の変化が形成されない。
図５４（ｃ）に示す第３動作ＯＰ３の例では、第１積層体ＳＢ１が、非選択状態とされ、第２積層体ＳＢ２が選択状態とされる。このとき、制御部７０は、第１動作ＯＰ１において、第１領域２１ａと第１磁性層１１との間の第１電位差を第１電圧Ｖ１とする（図５４（ａ）参照）。一方、制御部７０は、第２動作ＯＰ２において、第１電位差を第１電圧Ｖ１とする（図５４（ｂ）参照）。図５４（ｃ）に示すように、制御部７０は、第３動作ＯＰ３において、第１領域２１ａと第１磁性層１１との間の第１電位差を第２電圧Ｖ２（非選択電圧）とする。制御部７０は、第３動作ＯＰ３において、第１電流Ｉｗ１を導電層２１に供給する。
このとき、非選択状態の第２磁性層１２の第２磁化１２Ｍは、図５４（ａ）の状態と同じである。一方、選択状態の第４磁性層１４の第４磁化１４Ｍは、図５４（ａ）の状態から変化する。
図５４（ｄ）に示す第４動作ＯＰ４においても、第１積層体ＳＢ１が、非選択状態とされ、第２積層体ＳＢ２が選択状態とされる。制御部７０は、第４動作ＯＰ４において、第１電位差を第２電圧Ｖ２とする。制御部７０は、第４動作ＯＰ４において、第２電流Ｉｗ２を導電層２１に供給する。
非選択状態である第１積層体ＳＢ１においては、第３動作ＯＰ３と第４動作ＯＰ４との間で、電気抵抗は実質的に同じである。一方、選択状態である第２積層体ＳＢ２においては、第３動作ＯＰ３と第４動作ＯＰ４との間で、電気抵抗は変化する。
このように、第１動作ＯＰ１の後の第１電気抵抗と、第２動作ＯＰ２の後の第２電気抵抗との差の絶対値は、第３動作ＯＰ３の後における第１磁性層１１と第１領域２１ａとの間の電気抵抗と、第４動作ＯＰ４の後における第１磁性層１１と第１領域２１ａとの間の電気抵抗と、の差の絶対値よりも大きい。
複数の積層体は、複数のメモリセルにそれぞれ対応する。複数のメモリセルにおいて、互いに異なる情報が記憶されることが可能である。複数のメモリセルに情報を記憶する際に、例えば、複数のメモリセルに「１」及び「０」の一方を記憶した後に、複数のメモリセルのうちの所望のいくつかに「１」及び「０」の他方を記憶しても良い。例えば、複数のメモリセルの１つに「１」及び「０」の一方を記憶した後に、複数のメモリセルの別の１つに「１」及び「０」の一方を記憶しても良い。
上記において、第１領域２１ａ及び第４領域２１ｄは、互いに入れ替えが可能である。例えば、上記の電気抵抗は、第１磁性層１１と第４領域２１ｄとの間の電気抵抗でも良い。上記の電気抵抗は、第３磁性層１３と第４領域２１ｄとの間の電気抵抗でも良い。
以下、別の動作の例について説明する。
図５５（ａ）〜図５５（ｃ）は、実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図５５（ａ）に示すように、実施形態にかかる磁気記憶装置２２０において、複数の積層体（第１積層体ＳＢ１及び第２積層体ＳＢ２）が設けられる。磁気記憶装置２２０においては、第１積層体ＳＢ１に流れる電流と、第２積層体ＳＢ２に流れる電流とは別である。
第１積層体ＳＢ１は、第１方向（Ｚ軸方向）において、第３領域２１ｃと重なる。第２積層体ＳＢ２は、第１方向において、第５領域２１ｅと重なる。
例えば、第１端子Ｔ１が、導電層２１の第１領域２１ａと電気的に接続される。第２端子Ｔ２が、第４領域２１ｄと電気的に接続される。第３端子Ｔ３が、第２領域２１ｂと電気的に接続される。第４端子Ｔ４が、第１磁性層１１と電気的に接続される。第５端子Ｔ５が、第３磁性層１３と電気的に接続される。
図５５（ａ）に示すように、１つの動作ＱＰ１において、第１電流Ｉｗ１が、第１端子Ｔ１から第３端子Ｔ３に向けて流れ、第３電流Ｉｗ３が第２端子Ｔ２から第３端子Ｔ３に向けて流れる。第１積層体ＳＢ１の位置における電流（第１電流Ｉｗ１）の向きは、第２積層体ＳＢ２の位置における電流（第３電流Ｉｗ３）の向きと逆である。このような動作ＱＰ１において、第１積層体ＳＢ１の第２磁性層１２に作用するスピンホールトルクの向きは、第２積層体ＳＢ２の第４磁性層１４に作用するスピンホールトルクの向きと逆になる。
図５５（ｂ）に示す別の動作ＱＰ２において、第２電流Ｉｗ２が、第３端子Ｔ３から第１端子Ｔ１に向けて流れ、第４電流Ｉｗ４が第３端子Ｔ３から第２端子Ｔ２に向けて流れる。第１積層体ＳＢ１の位置における電流（第２電流Ｉｗ２）の向きは、第２積層体ＳＢ２の位置における電流（第４電流Ｉｗ４）の向きと逆である。このような動作ＱＰ２において、第１積層体ＳＢ１の第２磁性層１２に作用するスピンホールトルクの向きは、第２積層体ＳＢ２の第４磁性層１４に作用するスピンホールトルクの向きと逆になる。
図５５（ａ）及び図５５（ｂ）に示すように、第４磁性層１４の第４磁化１４Ｍの向きは、第２磁性層１２の第２磁化１２Ｍの向きと逆である。一方、第３磁性層１３の第３磁化１３Ｍの向きは、第１磁性層１１の第１磁化１１Ｍの向きと同じである。このように、第１積層体ＳＢ１と第２積層体ＳＢ２との間で、反対の向きの磁化情報が記憶される。例えば、動作ＱＰ１の場合の情報（データ）が、”１”に対応する。例えば、動作ＱＰ２の場合の情報（データ）が、”０”に対応する。このような動作により、例えば、後述するように、読み出しが高速化できる。
動作ＱＰ１及び動作ＱＰ２において、第２磁性層１２の第２磁化１２Ｍと、導電層２１を流れる電子（偏極電子）のスピン電流と、が相互作用する。第２磁化１２Ｍの向きと、偏極電子のスピンの向きとは、平行または反平行の関係となる。第２磁性層１２の第２磁化１２Ｍは、歳差運動して、反転する。動作ＱＰ１及び動作ＱＰ２において、第４磁性層１４の第４磁化１４Ｍの向きと、偏極電子のスピンの向きとは、平行または反平行の関係となる。第４磁性層１４の第４磁化１４Ｍは、歳差運動して、反転する。
図５５（ｃ）は、磁気記憶装置２２０における読み出し動作を例示している。
読み出し動作ＱＰ３において、第４端子Ｔ４の電位を第４電位Ｖ４とする。そして、第５端子Ｔ５の電位を第５電位Ｖ５とする。第４電位Ｖ４は、例えば、接地電位である。第４電位Ｖ４と第５電位Ｖ５との間の電位差をΔＶとする。複数の積層体のそれぞれにおける２つの電気抵抗を、高抵抗Ｒｈ及び低抵抗Ｒｌとする。高抵抗Ｒｈは、低抵抗Ｒｌよりも高い。例えば、第１磁化１１Ｍと第２磁化１２Ｍとが反平行であるときの抵抗が、高抵抗Ｒｈに対応する。例えば、第１磁化１１Ｍと第２磁化１２Ｍとが平行であるときの抵抗が、低抵抗Ｒｌに対応する。例えば、第３磁化１３Ｍと第４磁化１４Ｍとが反平行であるときの抵抗が、高抵抗Ｒｈに対応する。例えば、第３磁化１３Ｍと第４磁化１４Ｍとが平行であるときの抵抗が、低抵抗Ｒｌに対応する。
例えば、図５５（ａ）に例示する動作ＱＰ１（”１”状態）において、第３端子Ｔ３の電位Ｖｒ１は、（１）式で表される。
Ｖｒ１＝｛Ｒｌ／（Ｒｌ＋Ｒｈ）｝×ΔＶ …（１）
一方、図５５（ｂ）に例示する動作ＱＰ２（”０”状態）の状態において、第３端子Ｔ３の電位Ｖｒ２は、（２）式で表される。
Ｖｒ２＝｛Ｒｈ／（Ｒｌ＋Ｒｈ）｝×ΔＶ …（２）
従って、”１”状態と”０”状態との間における、電位変化ΔＶｒは、（３）式で表される。
ΔＶｒ＝Ｖｒ２−Ｖｒ１＝｛（Ｒｈ−Ｒｌ）／（Ｒｌ＋Ｒｈ）｝×ΔＶ …（３）
電位変化ΔＶｒは、第３端子Ｔ３の電位を測定することによって得られる。
定電流を積層体（磁気抵抗素子）に供給して磁気抵抗素子の２つの磁性層の間の電圧（電位差）を測定する場合に比べて、上記の読み出し動作ＱＰ３においては、例えば、読み取り時の消費エネルギーを低減できる。上記の読み出し動作ＱＰ３においては、例えば、高速読み出しを行なうことができる。
上記の動作ＱＰ１及び動作ＱＰ２において、第４端子Ｔ４及び第５端子Ｔ５を用いて、第２磁性層１２及び第４磁性層１４のそれぞれの垂直磁気異方性を制御することができる。これにより、書込み電流を低減できる。例えば、書込み電流は、第４端子Ｔ４及び第５端子Ｔ５を用いないで書き込みを行う場合の書き込み電流の約１／２にできる。例えば、書込み電荷を低減できる。第４端子Ｔ４及び第５端子Ｔ５に加える電圧の極性と、垂直磁気異方性の増減と、の関係は、磁性層及び導電層２１の材料に依存する。
図５６は、実施形態に係る磁気記憶装置を示す模式図である。
図５６に示すように、磁気記憶装置３１０においては、メモリセルアレイＭＣＡ、複数の第１配線（例えば、ワード線ＷＬ１及びＷＬ２など）、複数の第２配線（例えば、ビット線ＢＬ１、ＢＬ２及びＢＬ３など）、及び、制御部７０が設けられる。複数の第１配線は、１つの方向に延びる。複数の第２配線は、別の１つの方向に延びる。制御部７０は、ワード線選択回路７０ＷＳ、第１ビット線選択回路７０ＢＳａ、第２ビット線選択回路７０ＢＳｂと、第１書込み回路７０Ｗａ、第２書き込み回路７０Ｗｂ、第１読出し回路７０Ｒａ、及び、第２読出し回路７０Ｒｂ、を含む。メモリセルアレイＭＣＡにおいて、複数のメモリセルＭＣが、アレイ状に並ぶ。
例えば、複数のメモリセルＭＣの１つに対応して、スイッチＳｗ１及びスイッチＳｗＳ１が設けられる。これらのスイッチは、複数のメモリセルの１つに含められると見なす。これらのスイッチは、制御部７０に含まれると見なされても良い。これらのスイッチは、例えば、トランジスタである。複数のメモリセルＭＣの１つは、例えば、積層体（例えば第１積層体ＳＢ１）を含む。
既に説明したように、１つの導電層２１に、複数の積層体（第１積層体ＳＢ１及び第２積層体ＳＢ２など）が設けられても良い。そして、複数の積層体に、複数のスイッチ（スイッチＳｗ１及びスイッチＳｗ２など）がそれぞれ設けられても良い。図５６においては、図を見やすくするために、１つの導電層２１に対応して、１つの積層体（積層体ＳＢ１など）と、１つのスイッチ（スイッチＳｗ１など）と、が描かれている。
図５６に示すように、第１積層体ＳＢ１の一端は、導電層２１に接続される。第１積層体ＳＢ１の他端は、スイッチＳｗ１のソース及びドレインの一方に接続される。スイッチＳｗ１のソース及びドレインの他方は、ビット線ＢＬ１に接続される。スイッチＳｗ１のゲートは、ワード線ＷＬ１に接続される。導電層２１の一端（例えば第１領域２１ａ）は、スイッチＳｗＳ１のソース及びドレインの一方に接続される。導電層２１の他端（例えば第４領域２１ｄ）は、ビット線ＢＬ３に接続される。スイッチＳｗＳ１のソース及びドレインの他方は、ビット線ＢＬ２に接続される。スイッチＳｗＳ１のゲートは、ワード線ＷＬ２に接続される。
複数のメモリセルＭＣの他の１つにおいて、積層体ＳＢｎ、スイッチＳｗｎ及びスイッチＳｗＳｎが設けられる。
メモリセルＭＣへの情報の書込み動作の例について説明する。
書込みを行なう１つのメモリセルＭＣ（選択メモリセル）のスイッチＳｗＳ１がオン状態とされる。例えば、オン状態においては、この１つのスイッチＳｗＳ１のゲートが接続されたワード線ＷＬ２が、ハイレベルの電位に設定される。電位の設定は、ワード線選択回路７０ＷＳにより行われる。上記の１つのメモリセルＭＣ（選択メモリセル）を含む列の他のメモリセルＭＣ（非選択メモリセル）におけるスイッチＳｗＳ１もオン状態となる。１つの例では、メモリセルＭＣ（選択メモリセル）内のスイッチＳｗ１のゲートに接続されるワード線ＷＬ１、及び、他の列に対応するワード線ＷＬ１及びＷＬ２は、ロウレベルの電位に設定される。
図５６では、１つの導電層２１に対応して１つの積層体及び１つのスイッチＳｗ１が描かれている。既に説明したように、１つの導電層２１に対応して複数の積層体（積層体ＳＢ１及び第２積層体ＳＢ２など）及び複数のスイッチ（スイッチＳｗ１及びスイッチＳｗ２など）が設けられる。この場合、例えば、複数の積層体のそれぞれに接続されているスイッチは、オン状態とされる。複数の積層体のいずれかには選択電圧が印加される。一方、他の積層体には非選択電圧が印加される。複数の積層体の上記のいずれかに書き込みが行われ、他の積層体には書き込みが行われない。複数の積層体における選択的な書き込みが行われる。
書込みを行なうメモリセルＭＣ（選択セル）に接続されたビット線ＢＬ２及びＢＬ３が、選択される。選択は、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂにより行われる。この選択されたビット線ＢＬ２及びＢＬ３に、書込み電流が供給される。書き込み電流の供給は、第１書込み回路７０Ｗａ及び第２書き込み回路７０Ｗｂによって行われる。書き込み電流は、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの一方から、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの他方に向けて流れる。書込み電流によって、ＭＴＪ素子（第１積層体ＳＢ１など）の記憶層（第２磁性層１２など）の磁化方向が変化可能になる。第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの他方から、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの一方に向けて書込み電流が流れると、ＭＴＪ素子の記憶層の磁化方向が、上記とは反対方向に変化可能となる。このようにして、書込みが行われる。
以下、メモリセルＭＣからの情報の読出し動作の例について説明する。
読出しを行なうメモリセルＭＣ（選択セル）に接続されたワード線ＷＬ１がハイレベルの電位に設定される。上記のメモリセルＭＣ（選択セル）内のスイッチＳｗ１がオン状態にされる。このとき、上記のメモリセルＭＣ（選択セル）を含む列の他のメモリセルＭＣ（非選択セル）におけるスイッチＳｗ１もオン状態となる。上記のメモリセルＭＣ（選択セル）内のスイッチＳｗＳ１のゲートに接続されるワード線ＷＬ２、及び、他の列に対応するワード線ＷＬ１及びＷＬ２は、ロウレベルの電位に設定される。
読出しを行なうメモリセルＭＣ（選択セル）に接続されたビット線ＢＬ１及びＢＬ３が、選択される。選択は、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂにより行われる。この選択されたビット線ＢＬ１及びビット線ＢＬ３に、読出し電流が供給される。読み出し電流の供給は、第１読出し回路７０Ｒａ及び第２読み出し回路７０Ｒｂにより行われる。読み出し電流は、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの一方から、第１ビット線選択回路７０ＢＳａ及び第２ビット線選択回路７０ＢＳｂの他方に向けて流れる。例えば、上記の選択されたビット線ＢＬ１及びＢＬ３の間の電圧が、第１読出し回路７０Ｒａ及び第２読み出し回路７０Ｒｂによって、検出される。例えば、ＭＴＪ素子の、記憶層（第２磁性層１２）の磁化と、参照層（第１磁性層１１）の磁化と、の間の差が検出される。差は、磁化の向きが互いに平行状態（同じ向き）か、または、互いに反平行状態（逆向き）か、を含む。このようにして、読出し動作が行われる。
実施形態によれば、より安定した動作が得られる磁気記憶装置が提供できる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、電気的な素子（トランジスタなどのスイッチなど）が挿入されて、これらの複数の導電体の間に電流が流れる状態を形成可能な状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気記憶装置に含まれる導電層、磁性層、非磁性層、及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した磁気記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１…第１磁性層、 １１Ｍ…第１磁化、 １１ｉ…第１非磁性層、 １２…第２磁性層、 １２Ｍ…第２磁化、 １２ａ、１２ｂ…第１、第２端部、 １２ｉ…第２非磁性層、 １２ｘ、１２ｙ…長さ、 １３…第３磁性層、 １３Ｍ…第３磁化、 １４…第４磁性層、 １４Ｍ…第４磁化、 １４ｘ、１４ｙ…長さ、 ２０ｓ…基体、 ２１…導電層、 ２１ａ〜２１ｅ…第１〜第５領域、 ２１ｐ、２１ｑ…第１、第２層、 ４１…絶縁部、 ７０…制御部、 ７０ＢＳａ…第１ビット線選択回路、 ７０ＢＳｂ…第２ビット線選択回路、 ７０Ｒａ…第１読み出し回路、 ７０Ｒｂ…第２読み出し回路、 ７０ＷＳ…ワード線選択回路、 ７０Ｗａ…第１書き込み回路、 ７０Ｗｂ…第２書き込み回路、 ７０ａ、７０ｂ…第１、第２配線、 ７５…駆動回路、 １１０、１１１ａ〜１１１ｃ、１１２ａ〜１１２ｉ、１１３、１１４ａ〜１１４ｃ、１１５ａ〜１１５ｅ、１２０〜１２３、１３０、１３１ａ〜１３１ｃ、１３２ａ〜１３２ｇ、１３３、１３４ａ〜１４３ｃ、１３５ｅ〜１３５ｅ、２２０、３１０…磁気記憶装置、 ＢＬ１〜ＢＬ３…ビット線、 ＣＲ１〜ＣＲ５…第１〜５導電部分、 ＣＲｘ１〜ＣＲｘ３…距離、 ＩＬ１、ＩＬ２…絶縁層、 Ｉｗ１〜Ｉｗ４…第１〜第４電流、 ＭＣ…メモリセル、 ＭＣＡ…メモリセルアレイ、 ＭＲ１〜ＭＲ３…第１〜第３磁性部分、 ＭＲｘ１〜ＭＲｘ３…長さ、 ＭＳ１、ＭＳ２…マスク、 ＯＰ１〜ＯＰ４…第１〜第４動作、 Ｐ１、Ｐ２…位置、 ＱＰ１〜ＯＰ３…動作、 ＳＢ０…積層体、 ＳＢ１、ＳＢ２…第１、第２積層体、 ＳＢＦ…積層膜、 ＳＢｎ…積層体、 Ｓｗ１、Ｓｗ２…第１、第２スイッチ、 ＳｗＳ１…スイッチ、 ＳｗＳｎ…スイッチ、 Ｓｗｎ…スイッチ、 Ｔ１〜Ｔ５…第１〜第５端子、 Ｖ０…電位、 Ｖ１…第１電圧、 Ｖ２…第２電圧、 Ｖ４…第４電圧、 Ｖ５…第４電圧、 ＷＬ１、ＷＬ２…ワード線、 ｔ１〜ｔ３…第１〜第３厚さ

Claims (17)

  1. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含む導電層と、
    第１磁性層と、
    前記第１領域から前記第２領域への第２方向と交差する第１方向において前記第３領域と前記第１磁性層との間に設けられた第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、
    を備え、
    前記第２領域は、第１〜第３導電部分を含み、
    前記第１導電部分から前記第２導電部分への方向は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿い、
    前記第３導電部分は、前記第３方向において前記第１導電部分と前記第２導電部分との間にあり、
    前記第１導電部分の前記第１方向に沿う厚さは、前記第３導電部分の前記第１方向に沿う厚さよりも厚く、
    前記導電層の少なくとも一部は、第１層及び第２層を含み、
    前記第２層の一部は、前記第１層と前記第２磁性層との間にあり、
    前記第２層の別の一部は、前記第１導電部分に含まれ、
    前記第２層は、前記第１層に含まれる第１金属元素とは異なる第２金属元素を含む、磁気記憶装置。
  2. 前記第２導電部分の前記第１方向に沿う厚さは、前記第３導電部分の前記第１方向に沿う前記厚さよりも厚い、請求項１記載の磁気記憶装置。
  3. 前記第３導電部分の少なくとも一部は、前記第２層を含まない、または、
    前記第３導電部分の前記少なくとも一部に含まれる前記第２層の前記第１方向に沿う厚さは、前記第１導電部分に含まれる前記第２層の前記第１方向に沿う厚さよりも薄い、請求項１または２に記載の磁気記憶装置。
  4. 前記第２磁性層は、第１端部及び第２端部を含み、
    前記第１端部から前記第２端部への方向は、前記第３方向に沿い、
    前記第１導電部分の少なくとも一部の前記第３方向における位置は、前記第１端部の前記第３方向における位置と、前記第２端部の前記第３方向における位置と、の間にある、請求項１〜３のいずれか１つに記載の磁気記憶装置。
  5. 前記第２磁性層は、第１〜第３磁性部分を含み、
    前記第１磁性部分から前記第２磁性部分への方向は、前記第３方向に沿い、
    前記第３磁性部分は、前記第３方向において前記第１磁性部分と前記第２磁性部分との間にあり、
    前記第１磁性部分の前記第２方向に沿う長さは、前記第３磁性部分の前記第２方向に沿う長さよりも長い、請求項１〜４のいずれか１つに記載の磁気記憶装置。
  6. 前記第１導電部分の前記第１方向に沿う前記厚さは、前記第３導電部分の前記第１方向に沿う前記厚さの１．０２倍以上１．５倍以下である、請求項１〜５のいずれか１つに記載の磁気記憶装置。
  7. 前記第２領域は、第４導電部分及び第５導電部分をさらに含み、
    前記第１導電部分は、前記第３方向において、前記第４導電部分と前記第５導電部分との間にあり、
    前記第３導電部分は、前記第３方向において前記第１導電部分と前記第５導電部分との間にあり、
    前記第２導電部分は、前記第３方向において前記第３導電部分と前記第５導電部分との間にあり、
    前記第４導電部分の少なくとも一部の前記第１方向に沿う厚さは、前記第１導電部分の前記第１方向に沿う前記厚さよりも薄い、請求項１〜６のいずれか１つに記載の磁気記憶装置。
  8. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含む導電層と、
    第１磁性層と、
    前記第１領域から前記第２領域への第２方向と交差する第１方向において前記第３領域と前記第１磁性層との間に設けられた第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、
    を備え、
    前記第２磁性層は、第１〜第３磁性部分を含み、
    前記第１磁性部分から前記第２磁性部分への方向は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿い、
    前記第３磁性部分は、前記第３方向において前記第１磁性部分と前記第２磁性部分との間にあり、
    前記第１磁性部分の前記第２方向に沿う長さは、前記第３磁性部分の前記第２方向に沿う長さよりも長い、磁気記憶装置。
  9. 前記第２磁性部分の前記第２方向に沿う長さは、前記第３磁性部分の前記第２方向に沿う前記長さよりも長い、請求項８記載の磁気記憶装置。
  10. 前記第１磁性部分の前記第２方向に沿う前記長さは、前記第３磁性部分の前記第２方向に沿う前記長さの１．０５倍以上１．５倍以下である、請求項８または９に記載の磁気記憶装置。
  11. 第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を含む導電層と、
    第１磁性層と、
    前記第１領域から前記第２領域への第２方向と交差する第１方向において前記第３領域と前記第１磁性層との間に設けられた第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられた第１非磁性層と、
    を備え、
    前記第２領域は、第１〜第３導電部分を含み、
    前記第１導電部分から前記第２導電部分への方向は、前記第１方向及び前記第２方向を含む平面と交差する第３方向に沿い、
    前記第３導電部分は、前記第３方向において前記第１導電部分と前記第２導電部分との間にあり、
    前記第１導電部分の前記第１方向に沿う厚さは、前記第３導電部分の前記第１方向に沿う厚さよりも薄く、
    前記第２磁性層は、第１端部及び第２端部を含み、
    前記第１端部から前記第２端部への方向は、前記第３方向に沿い、
    前記第１導電部分の少なくとも一部の前記第３方向における位置は、前記第１端部の前記第３方向における位置と、前記第２端部の前記第３方向における位置と、の間にあり、
    前記導電層の少なくとも一部は、第１層及び第２層を含み、
    前記第２層の一部は、前記第１層と前記第２磁性層との間にあり、
    前記第２層の別の一部は、前記第３導電部分に含まれ、
    前記第２層は、前記第１層に含まれる第１金属元素とは異なる第２金属元素を含む、磁気記憶装置。
  12. 前記第１導電部分の少なくとも一部は、前記第２層を含まない、または、
    前記第１導電部分の前記少なくとも一部に含まれる前記第２層の前記第１方向に沿う厚さは、前記第３導電部分に含まれる前記第２層の前記第１方向に沿う厚さよりも薄い、請求項１１記載の磁気記憶装置。
  13. 前記第１金属元素は、タンタル及びタングステンよりなる群より選択された少なくとも１つを含み、
    前記第２金属元素は、ハフニウムを含む、請求項１〜７、１１、１２のいずれか１つに記載の磁気記憶装置。
  14. 前記第１導電部分と前記第３領域との間の前記第２方向に沿う距離、
    前記第２導電部分と前記第３領域との間の前記第２方向に沿う距離、及び、
    前記第３導電部分と前記第３領域との間の前記第２方向に沿う距離、
    の少なくともいずれかは、
    前記第２磁性層の前記第２方向に沿う長さの１／２以下である、請求項１〜７、１１〜１３のいずれか１つに記載の磁気記憶装置。
  15. 前記第１〜第３導電部分の少なくともいずれかは、前記第３領域と接した、請求項１〜７、１１〜１３のいずれか１つに記載の磁気記憶装置。
  16. 前記第１領域及び第２領域と電気的に接続された制御部をさらに備え、
    前記制御部は、少なくとも、前記第１領域から前記第２領域への第１電流を前記導電層に供給する第１動作と、前記第２領域から前記第１領域への第２電流を前記導電層に供給する第２動作と、を実施する、請求項１〜１５のいずれか１つに記載の磁気記憶装置。
  17. 前記制御部は、前記第１磁性層とさらに電気的に接続され、
    前記制御部は、
    前記第１動作において前記第１領域と前記第１磁性層との間の第１電位差を第１電圧とし、
    前記第２動作において前記第１電位差を前記第１電圧とし、
    前記制御部は、第３動作及び第４動作をさらに実施し、
    前記制御部は、
    前記第３動作において、前記第１領域と前記第１磁性層との間の第１電位差を前記第１電圧とは異なる第２電圧とし、前記第１電流を前記導電層に供給し、
    前記第４動作において、前記第１電位差を前記第２電圧とし、前記第２電流を前記導電層に供給し、
    前記第１動作後における前記第１磁性層と前記導電層との間の第１電気抵抗は、前記第２動作後における前記第１磁性層と前記導電層との間の第２電気抵抗とは異なり、
    前記第１電気抵抗と前記第２電気抵抗との差の絶対値は、前記第３動作後における前記第１磁性層と前記導電層との間の電気抵抗と、前記第４動作後における前記第１磁性層と前記導電層との間の電気抵抗と、の差の絶対値よりも大きい、請求項１６記載の磁気記憶装置。
JP2018048090A 2018-03-15 2018-03-15 磁気記憶装置 Active JP6526860B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018048090A JP6526860B1 (ja) 2018-03-15 2018-03-15 磁気記憶装置
US16/119,003 US10811067B2 (en) 2018-03-15 2018-08-31 Magnetic memory device with nonmagnetic layer between two magnetic layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018048090A JP6526860B1 (ja) 2018-03-15 2018-03-15 磁気記憶装置

Publications (2)

Publication Number Publication Date
JP6526860B1 true JP6526860B1 (ja) 2019-06-05
JP2019161102A JP2019161102A (ja) 2019-09-19

Family

ID=66730756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018048090A Active JP6526860B1 (ja) 2018-03-15 2018-03-15 磁気記憶装置

Country Status (2)

Country Link
US (1) US10811067B2 (ja)
JP (1) JP6526860B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11367749B2 (en) * 2018-06-28 2022-06-21 Intel Corporation Spin orbit torque (SOT) memory devices and their methods of fabrication
US11362263B2 (en) * 2018-06-29 2022-06-14 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
JP7346967B2 (ja) * 2019-07-19 2023-09-20 Tdk株式会社 磁気抵抗効果素子及び磁気メモリ
KR102608134B1 (ko) 2020-02-19 2023-12-01 양쯔 메모리 테크놀로지스 씨오., 엘티디. 자기 메모리 구조 및 디바이스
WO2021166155A1 (ja) * 2020-02-20 2021-08-26 Tdk株式会社 磁化回転素子、磁気抵抗効果素子および磁気メモリ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002015404A (ja) * 2000-06-29 2002-01-18 Tdk Corp 薄膜磁気ヘッドおよびその製造方法
JP2003282842A (ja) * 2002-01-16 2003-10-03 Toshiba Corp 磁気メモリ
JP5104753B2 (ja) 2006-04-11 2012-12-19 日本電気株式会社 磁気ランダムアクセスメモリ及びその製造方法
WO2011033716A1 (ja) * 2009-09-16 2011-03-24 株式会社日立製作所 スピン注入素子およびそれを用いた磁界センサ並びに磁気記録メモリ
US9105830B2 (en) 2012-08-26 2015-08-11 Samsung Electronics Co., Ltd. Method and system for providing dual magnetic tunneling junctions using spin-orbit interaction-based switching and memories utilizing the dual magnetic tunneling junctions
US9076537B2 (en) 2012-08-26 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
JP6907696B2 (ja) * 2016-07-29 2021-07-21 Tdk株式会社 スピン流磁化反転素子、素子集合体及びスピン流磁化反転素子の製造方法
JP6275806B1 (ja) 2016-12-02 2018-02-07 株式会社東芝 磁気記憶装置
JP6291608B1 (ja) * 2017-03-17 2018-03-14 株式会社東芝 磁気記憶装置
JP2019057545A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 磁気記憶装置

Also Published As

Publication number Publication date
US20190287589A1 (en) 2019-09-19
JP2019161102A (ja) 2019-09-19
US10811067B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
JP6526860B1 (ja) 磁気記憶装置
JP5077732B2 (ja) 磁気メモリセル、磁気ランダムアクセスメモリ、半導体装置及び半導体装置の製造方法
JP4987616B2 (ja) 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ
JP4780878B2 (ja) 薄膜磁性体記憶装置
JP2006128579A (ja) 記憶素子及びメモリ
JP2006054046A (ja) スピン注入を用いて磁気ラム素子を駆動させる方法、及び磁気ラム素子
JP2001217398A (ja) 強磁性トンネル接合素子を用いた記憶装置
JP6948993B2 (ja) 磁気記憶装置
JP6530527B1 (ja) 磁気記憶装置
US10529399B2 (en) Magnetic memory device
JP2006073956A (ja) メモリ
US10867649B2 (en) Magnetic memory device
US20100173173A1 (en) Magnetic storage device
JP6509971B2 (ja) 磁気記憶素子及び磁気記憶装置
JP2006245310A (ja) 磁気記憶装置
JP6970655B2 (ja) 磁気記憶装置及びその製造方法
TW202312525A (zh) 磁性記憶體裝置
WO2006059641A1 (ja) 磁気メモリ
JP2006134363A (ja) 磁気ランダムアクセスメモリ
US7061795B2 (en) Magnetic random access memory device
JP4150047B2 (ja) 磁気記憶装置
JP2019057553A (ja) 磁気記憶装置
JP6952672B2 (ja) 磁気記憶装置
JP5147972B2 (ja) 薄膜磁性体記憶装置
JP4957054B2 (ja) 磁気記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190508

R151 Written notification of patent or utility model registration

Ref document number: 6526860

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151