JP2019057545A - 磁気記憶装置 - Google Patents
磁気記憶装置 Download PDFInfo
- Publication number
- JP2019057545A JP2019057545A JP2017179563A JP2017179563A JP2019057545A JP 2019057545 A JP2019057545 A JP 2019057545A JP 2017179563 A JP2017179563 A JP 2017179563A JP 2017179563 A JP2017179563 A JP 2017179563A JP 2019057545 A JP2019057545 A JP 2019057545A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- conductive
- layer
- storage device
- conductive portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
- G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
【課題】安定した動作が可能な磁気記憶装置を提供する。【解決手段】磁気記憶装置110は、第1磁性部材10、第1電極51、第1磁性層10L、第1非磁性層10n、第1導電層31及び制御部70を含む。第1磁性部材10は、第1磁性部分11及び第2磁性部分12を含む筒状の第1延在部10eと、第2磁性部分12と接続された第3磁性部分13と、を含む。第1磁性部分11から第2磁性部分12に向かう方向は第1方向に沿う。第1電極51は、第1磁性部分11と電気的に接続される。第1非磁性層10nは、第1磁性層10Lと第3磁性部分13の少なくとも一部との間に設けられる。第1導電層31は、第1〜第3導電部分を含む。第2磁性部分12の少なくとも一部から第3導電部分31cの少なくとも一部に向かう方向は第1方向に沿う。制御部70は、第1電極51、第1磁性層10L、第1導電部分31a及び第2導電部分31bと電気的に接続される。【選択図】図1
Description
本発明の実施形態は、磁気記憶装置に関する。
磁性体を用いた磁気シフトレジスタを含む磁気記憶装置がある。磁気記憶装置において安定した動作が求められる。
本発明の実施形態は、安定した動作が可能な磁気記憶装置を提供する。
本発明の実施形態によれば、磁気記憶装置は、第1磁性部材、第1電極、第1磁性層、第1非磁性層、第1導電層及び制御部を含む。前記第1磁性部材は、第1磁性部分及び第2磁性部分を含み第1方向に沿って延びる筒状の第1延在部と、前記第2磁性部分と接続された第3磁性部分と、を含む。前記第1磁性部分から前記第2磁性部分に向かう方向は前記第1方向に沿う。前記第1電極は、前記第1磁性部分と電気的に接続される。前記第1非磁性層は、前記第1磁性層と前記第3磁性部分の少なくとも一部との間に設けられる。前記第1導電層は、第1導電部分、第2導電部分、及び、前記第1導電部分と前記第2導電部分との間の第3導電部分を含む。前記第2磁性部分の少なくとも一部から前記第3導電部分の少なくとも一部に向かう方向は前記第1方向に沿う。前記制御部は、前記第1電極、前記第1磁性層、前記第1導電部分及び前記第2導電部分と電気的に接続される。前記制御部は、第1動作において、前記第1導電部分と前記第2導電部分との間を流れる第1電流を前記第1導電層に供給する。前記制御部は、第2動作において、前記第1電極と前記第1磁性層との間に電圧を印加する。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1実施形態)
図1(a)〜図1(c)は、第1実施形態に係る磁気記憶装置を例示する模式図である。
図1(a)は、図1(b)及び図1(c)の矢印AAからみた平面図である。図1(b)は、図1(a)のB1−B2線断面図である。図1(c)は、図1(a)のA1−A2線断面図である。
図1(a)〜図1(c)は、第1実施形態に係る磁気記憶装置を例示する模式図である。
図1(a)は、図1(b)及び図1(c)の矢印AAからみた平面図である。図1(b)は、図1(a)のB1−B2線断面図である。図1(c)は、図1(a)のA1−A2線断面図である。
図1(a)〜図1(c)に示すように、実施形態に係る磁気記憶装置110は、第1磁性部材10、第1電極51、第1磁性層10L、第1非磁性層10n、第1導電層31及び制御部70を含む。
第1磁性部材10は、第1延在部10eを含む。第1延在部10eは、第1方向に沿って延びる。第1延在部10eは、例えば、第1方向に沿って延びる筒状である。
第1方向をZ軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向及びX軸方向に対して垂直な方向をY軸方向とする。
第1延在部10eは、第1磁性部分11及び第2磁性部分12を含む。第1磁性部分11から第2磁性部分12に向かう方向は、第1方向に沿う。
第1電極51は、第1磁性部分11と電気的に接続される。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、電気的な素子が挿入されて、これらの複数の導電体の間に電流が流れる状態を形成可能な状態を含む。電気的な素子は、例えば、トランジスタなどのスイッチ素子などを含む。電気的な素子は、例えば、非線形な電気的特性を有する素子などを含む。
第1非磁性層10nは、第1磁性層10L、及び、第3磁性部分13の少なくとも一部の間に設けられる。
第1導電層31は、第1導電部分31a、第2導電部分31b、及び、第3導電部分31cを含む。第3導電部分31cは、第1導電部分31a、及び、第2導電部分31bの間に位置する。第2磁性部分12の少なくとも一部から第3導電部分31cの少なくとも一部に向かう方向は、第1方向(Z軸方向)に沿う。例えば、第3導電部分31cは、Z軸方向において、第2磁性部分12の少なくとも一部と重なる。例えば、第3導電部分31cは、Z軸方向において、第1延在部10eの少なくとも一部と重なる。
制御部70は、第1電極51、第1磁性層10L、第1導電部分31a及び第2導電部分31bと電気的に接続される。この例では、第1磁性層10L及び制御部70の間の電流経路に、第1機能素子75が設けられている。第1機能素子75は、例えば、トランジスタである。または、第1機能素子75は、非線形素子である。
第1磁性部材10の第1延在部10eは、例えば、情報を記憶するシフトレジスタとして機能する。第1磁性部材10の第3磁性部分13は、情報の読み出し部分として機能する。第1磁性層10L、第1非磁性層10n及び第3磁性部分13は、読み出し素子として機能する。第1磁性層10L、第1非磁性層10n及び第3磁性部分13は、例えば、MTJ素子となる。
第1磁性部材10、第1磁性層10L及び第1非磁性層10nは、1つのメモリ部(第1メモリ部MP1)となる。
この例では、第1絶縁層31iがさらに設けられている。第1絶縁層31iは、第2磁性部分12の上記の少なくとも一部と、第3導電部分31cの上記の少なくとも一部と、の間に設けられる。
この例では、第1磁性膜41がさらに設けられている。Z軸方向において、第1磁性膜41と第1絶縁層31iとの間に、第1導電層31(この例では、第3導電部分31c)が位置する。X−Y平面において、第1磁性膜41の2つの部分の間に、第1導電層31(この例では、第3導電部分31c)が位置する。
この例では、筒状の第1延在部10eの中に、第1絶縁部61が設けられている。
第1磁性部材10は、例えば、Fe、Co及びNiからなる群から選択された少なくとも1つを含む。第1磁性部材10の材料の例については、後述する。第1磁性層10Lは、例えば、Fe、Co及びNiからなる群から選択された少なくとも1つを含む。第1磁性層10Lの材料の例については、後述する。第1非磁性層10nは、例えば、MgOなどを含む。第1非磁性層10nの材料の例については、後述する。第1電極51には、例えば、Cuなどが用いられる。第1電極51の材料の例については、後述する。第1絶縁部61は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン及び酸化アルミニウムよりなる群から選択される少なくとも1つを含む。
磁気記憶装置110において、第1導電層31に流れる電流により、磁界が発生する。この磁界が、第1磁性部材10に印加される。これにより、第1磁性部材10の磁化が制御される。例えば、第1導電層31に流れる電流の向きに応じて、第1磁性部材10に保持される情報が変化する。このような動作は、制御部70により行われる。
制御部70は、1つの動作(第1動作)において、第1電流を第1導電層31に供給する。第1電流は、第1導電部分31a及び第2導電部分31bの間を流れる。これにより、書き込み動作が行われる。
制御部70は、別の1つの動作(第2動作)において、第1電極51及び第1磁性層10Lの間に電圧を印加する。これにより、第1延在部10eに電流(第2電流)が流れる。第2電流により、第1延在部10eに保持された情報(例えば、磁化情報)が、第1延在部10eの中をシフトする。これにより、シフト動作が行われる。
制御部70は、別の1つの動作(第3動作)において、第1電極51及び第1磁性層10Lの間の電気抵抗に対応する値(抵抗値、電圧値及び電流値の少なくともいずれか)を検出する。これにより、読み出し動作が行われる。例えば、第3磁性部分13及び第1磁性層10Lの間の電気抵抗は、第3磁性部分13の磁化の状態(情報)に応じて変化する。この電気抵抗の変化は、例えば、磁気抵抗効果に基づく。
図2は、第1実施形態に係る磁気記憶装置の動作を例示する模式図である。
図2に示すように、第1磁性部材10の第1延在部10eの磁化10mは、例えば、第1方向(Z軸方向)と交差する。磁化10mは、筒状の第1延在部10eの径方向に沿う。例えば、磁化10mは、内側から外側に向かう。または、磁化10mは、外側から内側に向かう。磁化10mの向きの違いが、情報の違いに対応する。第1延在部10eに複数の磁区10dが設けられる。複数の磁区10dにおいて、情報が保持(記憶)される。
図2に示すように、第1磁性部材10の第1延在部10eの磁化10mは、例えば、第1方向(Z軸方向)と交差する。磁化10mは、筒状の第1延在部10eの径方向に沿う。例えば、磁化10mは、内側から外側に向かう。または、磁化10mは、外側から内側に向かう。磁化10mの向きの違いが、情報の違いに対応する。第1延在部10eに複数の磁区10dが設けられる。複数の磁区10dにおいて、情報が保持(記憶)される。
この例では、第1延在部10eの幅(Z軸方向と交差する方向の長さ)は、Z軸方向に沿って、増減を繰り返す。第1延在部10eの幅(例えば径)が振動する。これにより、磁化10mの制御性が高まる。
シフト動作において、第1磁性部材10の磁化10m(情報)は、第1延在部10eに沿ってシフトする。
このように、第1動作は、第1磁性部材10への情報の書き込み動作を含む。第2動作は、第1磁性部材10に書き込まれた情報をシフトさせるシフト動作を含む。
書き込み動作においては、第1導電層31に流れる第1電流が第1向きのときに、例えば、”0”及び”1”の一方の情報が書き込まれる。第1電流が第2向きのときに、例えば、”0”及び”1”の他方の情報が書き込まれる。例えば、第1電流が第1導電部分31aから第2導電部分31bへの向きに流れるときに書き込まれる情報は、第1電流が第2導電部分31bから第1導電部分31aへの向きに流れるときに書き込まれる情報とは、異なる。
この第1電流による磁界は、例えば、第1磁性部材10の第2磁性部分12に加わる。第2磁性部分12は、情報が書き込まれる部分に対応する。
既に説明したように、実施形態においては、第2磁性部分12の少なくとも一部から第3導電部分31cの少なくとも一部に向かう方向は、第1方向(Z軸方向)に沿う。例えば、第3導電部分31cは、Z軸方向において、第2磁性部分12の少なくとも一部と重なる。これにより、第1電流による磁界が、効率良く、第2磁性部分12に加わる。例えば、書き込み動作が安定して実施される。例えば、小さい書き込み電流で書き込み動作が実施できる。実施形態によれば、安定した動作が可能な磁気記憶装置を提供できる。
図1(a)に示すように、磁気記憶装置110においては、第3導電部分31cの上記の少なくとも一部は、第2磁性部分12に沿ってカーブしている。カーブは、例えば、曲線的である。これにより、第3導電部分31cで生じる磁界が、より効率よく、第2磁性部分12に加わる。より安定した動作が得られる。
磁気記憶装置110においては、例えば、第3導電部分31cは、第1磁性膜41により覆われる。第1磁性膜41は、クラッド層に対応する。第1絶縁層31iが設けられる部分を除いて、第1磁性膜41は、第1導電層31を覆う。第1磁性膜41は、第1磁性部分12に向けて磁束を集中させる。これにより、第3導電部分31cにより発生した磁界を第2磁性部分12により効果的に印加できる。より安定した動作が得られる。
図3(a)及び図3(b)は、第1実施形態に係る別の磁気記憶装置を例示する模式図である。
図3(a)は、平面図である。図3(b)は断面図である。磁気記憶装置111においても、第1磁性部材10、第1電極51、第1磁性層10L、第1非磁性層10n、第1導電層31及び制御部70が設けられる。これらの図においては、第1非磁性層10n及び制御部70は図示されていない。
図3(a)は、平面図である。図3(b)は断面図である。磁気記憶装置111においても、第1磁性部材10、第1電極51、第1磁性層10L、第1非磁性層10n、第1導電層31及び制御部70が設けられる。これらの図においては、第1非磁性層10n及び制御部70は図示されていない。
磁気記憶装置111においても、第2磁性部分12から第3導電部分31cの一部に向かう方向は、第1方向(Z軸方向)に沿う。第3導電部分31cの一部は、Z軸方向において、第2磁性部分12と重なる。さらに、第3導電部分31cの別の一部から第2磁性部分12に向かう方向は、第1方向と交差する。例えば、第3導電部分31cの別の一部は、X−Y平面内において、第2磁性部分12と重なる。
磁気記憶装置111においては、第3導電部分31cの上記の別の一部の周りに、第2磁性部分12が位置する。筒状(環状)の第2磁性部分12の中に、第3導電部分31cの別の一部が設けられる。磁気記憶装置111においても、安定した動作が実施できる。
磁気記憶装置111においては、メモリ部のサイズを縮小できる。高密度の記憶装置が得られる。セルフアライメントの製造方法により、メモリ部を形成できる。第1電流による磁界を効率的に磁性部材に印加できる。
図4(a)及び図4(b)は、第1実施形態に係る別の磁気記憶装置を例示する模式図である。
図4(a)は、平面図である。図4(b)は断面図である。磁気記憶装置112においても、第1磁性部材10、第1電極51、第1磁性層10L、第1非磁性層10n、第1導電層31及び制御部70が設けられる。これらの図においては、第1非磁性層10n及び制御部70は図示されていない。
図4(a)は、平面図である。図4(b)は断面図である。磁気記憶装置112においても、第1磁性部材10、第1電極51、第1磁性層10L、第1非磁性層10n、第1導電層31及び制御部70が設けられる。これらの図においては、第1非磁性層10n及び制御部70は図示されていない。
磁気記憶装置112においても、第2磁性部分12から第3導電部分31cの一部に向かう方向は、第1方向(Z軸方向)に沿う。第3導電部分31cの別の一部から第2磁性部分12に向かう方向は、第1方向と交差する。
磁気記憶装置112においては、第1延在部10eの周りに第3導電部分31cの上記の別の一部が位置する。磁気記憶装置112においても、安定した動作が実施できる。
磁気記憶装置111及び112においても、第3導電部分31cの少なくとも一部は、第2磁性部分12に沿ってカーブしている。カーブは、曲線的である。
磁気記憶装置110〜112においては、第3導電部分31cの一部は、Z軸方向において、第2磁性部分12と重なる。そして、第3導電部分31cの一部、及び、第2磁性部分12の間に、第1絶縁層31iが設けられる。第1絶縁層31iの第1方向(Z軸方向)に沿う厚さは、例えば、2.5nm以上20nm以下であることが好ましい。このような厚さにより、十分な絶縁性が得られる。このような厚さにより、良好な強度の磁界を効果的に第2磁性部分12に加えることができる。
図5(a)及び図5(b)は、第1実施形態に係る別の磁気記憶装置を例示する模式図である。
図5(a)は、平面図である。図5(b)は断面図である。磁気記憶装置120においても、第1磁性部材10、第1電極51、第1磁性層10L、第1非磁性層10n、第1導電層31及び制御部70が設けられる。これらの図においては、第1非磁性層10n及び制御部70は図示されていない。
図5(a)は、平面図である。図5(b)は断面図である。磁気記憶装置120においても、第1磁性部材10、第1電極51、第1磁性層10L、第1非磁性層10n、第1導電層31及び制御部70が設けられる。これらの図においては、第1非磁性層10n及び制御部70は図示されていない。
磁気記憶装置120においても、第3導電部分31cは、Z軸方向において、第2磁性部分12と重なっていない。第3導電部分31cは、X−Y平面内で第2磁性部分12と重なっている。磁気記憶装置120における第2導電部分31c(第1導電層31)以外の構成は、例えば、磁気記憶装置110と同様である。
図5(a)に示すように、第3導電部分31cの少なくとも一部は、第1延在部10eに沿ってカーブしている。カーブは、曲線的である。これにより、第3導電部分31cを流れる第1電流による磁界が、効率的に第2磁性部分12に加わる。これにより、安定した書き込み動作が得られる。
磁気記憶装置120において、第1延在部10e及び第3導電部分31cの間の距離は、2.5nm以上20nm以下であることが好ましい。この距離は、X−Y平面に沿う距離である。このような距離により、十分な絶縁性が得られる。このような距離により、良好な強度の磁界を効果的に第1延在部10e(例えば、第2磁性部分12)に加えることができる。
本実施形態において、複数のメモリ部が設けられても良い。以下、複数のメモリ部の例について説明する。
図6(a)〜図6(c)は、第1実施形態に係る磁気記憶装置を例示する模式図である。
図6(a)〜図6(c)は、第2〜第4メモリ部MP2〜MP4を例示している。
図6(a)〜図6(c)は、第2〜第4メモリ部MP2〜MP4を例示している。
図6(a)に示すように、第2メモリ部MP2において、第2磁性部材10Bと、第2電極52、第2磁性層10LB及び第2非磁性層10nBが設けられる。
第2磁性部材10Bは、筒状の第2延在部10eBを含む。第2延在部10eBは、第1方向(Z軸方向)に沿って延びる。第2延在部10eBは、第4磁性部分11B及び第5磁性部分12Bを含む。第4磁性部分11Bから第5磁性部分12Bに向かう方向は、第1方向に沿う。第2磁性部材10Bは、第6磁性部分13Bをさらに含む。第6磁性部分13Bは、第5磁性部分12Bと接続される。
第2電極52は、第4磁性部分11Bと電気的に接続される。第2非磁性層10nBは、第2磁性層10LB、及び、第6磁性部分13Bの少なくとも一部の間に設けられる。第2延在部10eBの中に第2絶縁部61Bが設けられる。
制御部70は、第2電極52及び第2磁性層10LBとさらに電気的に接続される。この例では、第2磁性層10LB及び制御部70の間の電流経路に、第2機能素子75Bが設けられている。この例では、第2導電層32が設けられている。第5磁性部分12Bの少なくとも一部から第2導電層32の少なくとも一部に向かう方向は第1方向に沿う。実施形態において、第2導電層32は、第1導電層31と連続しても良い。第2電極52は、第1電極51と連続しても良い。この例では、第2絶縁層32iが設けられている。第2絶縁層32iは、第5磁性部分12Bの上記の少なくとも一部、及び、第2導電層32の少なくとも一部の間に設けられる。
この例では、第2磁性膜42がさらに設けられている。例えば、Z軸方向において、第2磁性膜42と第2絶縁層32iとの間に、第2導電層32が位置する。例えば、X−Y平面において、第2磁性膜42の2つの部分の間に、第2導電層32が位置する。
図6(b)に示すように、第3メモリ部MP3において、第3磁性部材10Cと、第3電極53、第3磁性層10LC及び第3非磁性層10nCが設けられる。
第3磁性部材10Cは、筒状の延在部10eCを含む。延在部10eCは、第1方向(Z軸方向)に沿って延びる。延在部10eCは、磁性部分11C及び磁性部分12Cを含む。磁性部分11Cから磁性部分12Cに向かう方向は、第1方向に沿う。第3磁性部材10Cは、磁性部分13Cをさらに含む。磁性部分13Cは、磁性部分12Cと接続される。
第3電極53は、磁性部分11Cと電気的に接続される。第3非磁性層10nCは、第3磁性層10LC、及び、磁性部分13Cの少なくとも一部の間に設けられる。延在部10eCの中に第3絶縁部61Cが設けられる。
制御部70は、第3電極53及び第3磁性層10LCとさらに電気的に接続される。この例では、第3磁性層10LC及び制御部70の間の電流経路に、第3機能素子75Cが設けられている。この例では、第3導電層33が設けられている。磁性部分12Cの少なくとも一部から第2導電層33の少なくとも一部に向かう方向は第1方向に沿う。実施形態において、第3導電層33は、第1導電層31または第2導電層32と連続しても良い。第3電極53は、第1電極51または第2電極52と連続しても良い。この例では、第3絶縁層33iが設けられている。第3絶縁層33iは、磁性部分12Cの少なくとも一部、及び、第3導電層33の少なくとも一部の間に設けられる。
この例では、第3磁性膜43がさらに設けられている。例えば、Z軸方向において、第3磁性膜43と第3絶縁層33iとの間に、第3導電層33が位置する。例えば、X−Y平面において、第3磁性膜43の2つの部分の間に、第3導電層33が位置する。
図6(c)に示すように、第4メモリ部MP4において、第4磁性部材10Dと、第4電極54、第4磁性層10LD及び第4非磁性層10nDが設けられる。
第4磁性部材10Dは、筒状の延在部10eDを含む。延在部10eDは、第1方向(Z軸方向)に沿って延びる。延在部10eDは、磁性部分11D及び磁性部分12Dを含む。磁性部分11Dから磁性部分12Dに向かう方向は、第1方向に沿う。第4磁性部材10Dは、磁性部分13Dをさらに含む。磁性部分13Dは、磁性部分12Dと接続される。
第4電極54は、磁性部分11Dと電気的に接続される。第4非磁性層10nDは、第4磁性層10LD、及び、磁性部分13Dの少なくとも一部の間に設けられる。延在部10eDの中に第4絶縁部61Dが設けられる。
制御部70は、第4電極54及び第4磁性層10LDとさらに電気的に接続される。この例では、第4磁性層10LD及び制御部70の間の電流経路に、第4機能素子75Dが設けられている。この例では、第4導電層34が設けられている。磁性部分12Dの少なくとも一部から第4導電層34の少なくとも一部に向かう方向は第1方向に沿う。実施形態において、第4導電層34は、第1導電層31、第2導電層32または第3導電層33と連続しても良い。第4電極54は、第1電極51、第2電極52または第3電極53と連続しても良い。この例では、第4絶縁層34iが設けられている。第4絶縁層34iは、磁性部分12Dの少なくとも一部、及び、第4導電層34の少なくとも一部の間に設けられる。
この例では、第4磁性膜44がさらに設けられている。例えば、Z軸方向において、第4磁性膜44と第4絶縁層34iとの間に、第4導電層34が位置する。例えば、X−Y平面において、第4磁性膜44の2つの部分の間に、第4導電層34が位置する。
第2磁性部材10B、第3磁性部材10C及び第4磁性部材10Dには、第1磁性部材10と同様の構成が適用できる。第2電極52、第3電極53及び第4電極54には、第1電極51と同様の構成が適用できる。第2磁性層10LB、第3磁性層10LC及び第4磁性層10LDには、第1磁性層10Lと同様の構成が適用できる。第2非磁性層10nB、第3非磁性層10nC及び第4非磁性層10nDには、第1非磁性層10nと同様の構成が適用できる。
図7は、第1実施形態に係る別の磁気記憶装置を例示する模式的平面図である。
図7に示すように、磁気記憶装置130においては、複数のメモリ部が設けられる。この例では、第1メモリ部MP1、第2メモリ部MP2及び第3メモリ部MP3が図示されている。複数のメモリ部に対して、1つの導電層(第1導電層31)が設けられている。
図7に示すように、磁気記憶装置130においては、複数のメモリ部が設けられる。この例では、第1メモリ部MP1、第2メモリ部MP2及び第3メモリ部MP3が図示されている。複数のメモリ部に対して、1つの導電層(第1導電層31)が設けられている。
例えば、第1導電層31は、第1〜第3導電部分31a〜31cに加えて、第4導電部分31dを含む。この例では、第1導電層31は、第5導電部分31eをさらに含む。第4導電部分31dは、第3導電部分31c及び第2導電部分31bの間に位置する。第5導電部分31eは、第4導電部分31d及び第2導電部分31bの間に位置する。
第2メモリ部MP2において、第5磁性部分12Bの少なくとも一部から第4導電部分31dの少なくとも一部に向かう方向は第1方向(Z軸方向)に沿う。第4導電部分31dの少なくとも一部は、Z軸方向において、第5磁性部分12Bと重なる。
第3メモリ部MP3において、磁性部分12Cの少なくとも一部から第5導電部分31eの少なくとも一部に向かう方向は第1方向(Z軸方向)に沿う。第5導電部分31eの少なくとも一部は、Z軸方向において、磁性部分12Cと重なる。
このような磁気記憶装置130においても、第1導電層31に流れる第1電流により、複数のメモリ部のそれぞれに有効に磁界が印加される。安定した動作が得られる。
この例では、第1延在部10eから第2延在部10eBに向かう方向は、第2方向に沿う。第2方向は、第1方向(Z軸方向)と交差する。この例では、第2方向は、X軸方向である。第1磁性層10Lから第2磁性層10LBに向かう方向は、第2方向(X軸方向)に沿う。この例では、第1導電層31は、X軸方向に沿って直線的に延びる。
図8及び図9は、第1実施形態に係る別の磁気記憶装置を例示する模式的平面図である。
図8及び図9に示すように、磁気記憶装置131及び132において、複数のメモリ部(第1メモリ部MP1、第2メモリ部MP2、第3メモリ部MP3及び第4メモリ部MP4)が設けられる。複数のメモリ部に対して、1つの導電層(第1導電層31)が設けられている。
図8及び図9に示すように、磁気記憶装置131及び132において、複数のメモリ部(第1メモリ部MP1、第2メモリ部MP2、第3メモリ部MP3及び第4メモリ部MP4)が設けられる。複数のメモリ部に対して、1つの導電層(第1導電層31)が設けられている。
磁気記憶装置131及び132において、第1延在部10eから第2延在部10eBに向かう方向は、第1磁性層10Lから第2磁性層10LBに向かう方向と交差する。
例えば、第2磁性部分12から第3磁性部分13に向かう第2方向は、第1方向(Z軸方向)と交差する。この場合の第2方向は、Y軸方向である。第3導電部分31cの上記の少なくとも一部から第4導電部分31dの上記少なくとも一部に向かう方向は、第2方向(Y軸方向)と交差する。第3導電部分31cの上記の少なくとも一部から第4導電部分31dの上記少なくとも一部に向かう方向は、Y軸方向に対して傾斜する。
磁気記憶装置131及び132において、第1延在部10eから第3延在部10eCに向かう方向は、X軸方向に沿う。第2延在部10eBから第4延在部10eDに向かう方向は、X軸方向に沿う。第1磁性層10Lから第3磁性層10LCに向かう方向は、X軸方向に沿う。第2磁性層10LBから第3磁性層10LDに向かう方向は、X軸方向に沿う。
上記の配置により、複数のメモリ部において、高い密度が得られる。
磁気記憶装置131において、第1導電部分31aから第2導電部分31bに向かう方向は、X軸方向に沿う。磁気記憶装置132において、第1導電部分31aから第2導電部分31bに向かう方向は、X軸方向に対して傾斜する。
磁気記憶装置131において、第3導電部分31cは、曲線的にカーブしている。磁気記憶装置132において、第3導電部分31cの方向は、実質的に直角に変化する。
図10は、第1実施形態に係る別の磁気記憶装置を例示する模式的平面図である。
図10に示すように、磁気記憶装置133において、複数のメモリ部(第1メモリ部MP1、第2メモリ部MP2、第3メモリ部MP3及び第4メモリ部MP4)が設けられる。第1メモリ部MP1及び第2メモリ部MP2に対して、第1導電層31が設けられる。第3メモリ部MP3及び第4メモリ部MP4に対して、第2導電層32が設けられる。
図10に示すように、磁気記憶装置133において、複数のメモリ部(第1メモリ部MP1、第2メモリ部MP2、第3メモリ部MP3及び第4メモリ部MP4)が設けられる。第1メモリ部MP1及び第2メモリ部MP2に対して、第1導電層31が設けられる。第3メモリ部MP3及び第4メモリ部MP4に対して、第2導電層32が設けられる。
第2導電層32は、導電部分32a〜32dを含む。導電部分32aと導電部分32bとの間に、導電部分32cが位置する。導電部分32cと導電部分32bとの間に導電部分32dが位置する。Z軸方向において、導電部分32cは、延在部10eCと重なる。Z軸方向において、導電部分32dは、延在部10eDと重なる。
第1延在部10eから第2延在部10eBに向かう方向は、X軸方向に沿う。第3延在部10eCから第4延在部10eDに向かう方向は、X軸方向に沿う。第1磁性層10Lから第2磁性層10LBに向かう方向は、X軸方向に沿う。第3磁性層10LCから第4磁性層10LDに向かう方向は、X軸方向に沿う。
X軸方向における第1延在部10eの位置、及び、X軸方向における第2延在部10eBの位置の間に、X軸方向における第3延在部10eCの位置がある。X軸方向における第1磁性層10Lの位置、及び、X軸方向における第2磁性層10LBの位置の間に、X軸方向における第3磁性層10LCの位置がある。
Y軸方向における第1磁性層10Lの位置、及び、Y軸方向における第2導電層32の位置の間に、Y軸方向における第3磁性層10LCの位置がある。
磁気記憶装置133において、高い記憶密度が得られる。
磁気記憶装置133において、高い記憶密度が得られる。
図11は、第1実施形態に係る別の磁気記憶装置を例示する模式的斜視図である。
図11に示すように、磁気記憶装置133において、複数のメモリ部(第1メモリ部MP1、第2メモリ部MP2、第3メモリ部MP3及び第4メモリ部MP4)が設けられる。この例では、これらの複数のメモリ部に対して1つの電極(第1電極51)が、設けられる。第1電極51は、第1磁性部分11、第4磁性部分11B、磁性部分11C及び磁性部分11Dと電気的に接続される。
図11に示すように、磁気記憶装置133において、複数のメモリ部(第1メモリ部MP1、第2メモリ部MP2、第3メモリ部MP3及び第4メモリ部MP4)が設けられる。この例では、これらの複数のメモリ部に対して1つの電極(第1電極51)が、設けられる。第1電極51は、第1磁性部分11、第4磁性部分11B、磁性部分11C及び磁性部分11Dと電気的に接続される。
第1配線Lw1、第2配線Lb1、第3配線Lw2、及び、第4配線Lb2が設けられる。第1配線Lw1及び第3配線Lw2は、例えば、X軸方向に沿って延びる。第2配線Lb1及び第4配線Lb2は、例えば、Y軸方向に沿って延びる。
第1機能素子75、第2機能素子75B、第3機能素子75C及び第4機能素子75Dが設けられる。この例では、これらの機能素子は、トランジスタである。
第1機能素子75の一端が、第1磁性層10Lと電気的に接続される。第1機能素子75の他端は、第1配線Lw1と電気的に接続される。第1機能素子75のゲートは、第2配線Lb1と電気的に接続される。
第2機能素子75Bの一端が、第2磁性層10LBと電気的に接続される。第2機能素子75Bの他端は、第1配線Lw1と電気的に接続される。第2機能素子75Bのゲートは、第4配線Lb2と電気的に接続される。
第3機能素子75Cの一端が、第3磁性層10LCと電気的に接続される。第3機能素子75Cの他端は、第3配線Lw2と電気的に接続される。第3機能素子75Cのゲートは、第2配線Lb1と電気的に接続される。
第4機能素子75Dの一端が、第4磁性層10LDと電気的に接続される。第4機能素子75Dの他端は、第3配線Lw2と電気的に接続される。第4機能素子75Dのゲートは、第4配線Lb2と電気的に接続される。
上記の複数の配線の電位により、複数のメモリ部の1つが選択される。選択されたメモリ部において、書き込み動作、シフト動作または読み出し動作が行われる。
例えば、第1配線Lw1及び第3配線Lw2は、ワード線として機能する。第2配線Lb1及び第4配線Lb2は、例えば、ビット線として機能する。
図12は、第1実施形態に係る磁気記憶装置を例示する模式図である。
図12は、磁気記憶装置121において、第2メモリ部MP2が設けられる。第2メモリ部MP2において、第2磁性部材10Bと、第2電極52、第2磁性層10LB及び第2非磁性層10nBが設けられる。図12においては、第2磁性層10LB及び第2非磁性層10nBが図示されていない。
図12は、磁気記憶装置121において、第2メモリ部MP2が設けられる。第2メモリ部MP2において、第2磁性部材10Bと、第2電極52、第2磁性層10LB及び第2非磁性層10nBが設けられる。図12においては、第2磁性層10LB及び第2非磁性層10nBが図示されていない。
第2磁性部材10Bは、筒状の第2延在部10eBを含む。第2延在部10eBは、第1方向(Z軸方向)に沿って延びる。第2延在部10eBは、第4磁性部分11B及び第5磁性部分12Bを含む。第4磁性部分11Bから第5磁性部分12Bに向かう方向は、第1方向に沿う。第2磁性部材10Bは、第6磁性部分13Bをさらに含む。第6磁性部分13Bは、第5磁性部分12Bと接続される。
第2導電層32が設けられる。第2導電層32の少なくとも一部は、第2延在部10eBに沿ってカーブしている。
第2導電層32は、第1導電層31と連続しても良い。この場合、第1導電層31は、上記の第4導電部分31d(図6参照)を含んでも良い。この第4導電部分31dが、第2導電層32として機能しても良い。この場合は、第4導電部分31dの少なくとも一部は、第2延在部10eBに沿ってカーブする。
(第2実施形態)
図13は、第2実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図13に示すように、磁気記憶装置140は、第1磁性部材10、第1電極51、第1磁性層10L、第1非磁性層10n及び制御部70を含む。磁気記憶装置140においては、素子層76がさらに設けられている。素子層76は、例えば、第1機能素子75の1つの例である。磁気記憶装置140において、素子層76以外の構成は、第1実施形態に関して説明した磁気記憶装置(例えば、磁気記憶装置110または120など)と同じである。以下、素子層76について説明する。
図13は、第2実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図13に示すように、磁気記憶装置140は、第1磁性部材10、第1電極51、第1磁性層10L、第1非磁性層10n及び制御部70を含む。磁気記憶装置140においては、素子層76がさらに設けられている。素子層76は、例えば、第1機能素子75の1つの例である。磁気記憶装置140において、素子層76以外の構成は、第1実施形態に関して説明した磁気記憶装置(例えば、磁気記憶装置110または120など)と同じである。以下、素子層76について説明する。
素子層76は、第1磁性層10L及び制御部70の間の電流経路に設けられる。この例では、第1磁性層10Lと第1配線Lw1との間に素子層76が設けられる。素子層76及び第1磁性層10Lの間に、導電膜76Aが設けられる。第1配線Lw1及び素子層76の間に、導電膜76Bが設けられる。素子層76及び第1非磁性層10nの間に、第1磁性層10Lが位置する。
第1電極51は、例えば、第2配線Lb1と電気的に接続される。
素子層76は、例えば、Ge及びTeよりなる群から選択された少なくとも1つを含む。素子層76は、例えば非線形素子として機能する。素子層76において、例えば、第1電圧範囲におけるI−V特性の傾きは、第2電圧範囲におけるI−V特性の傾きとは異なる。例えば、素子層76は、ダイオード特性を有する。素子層76において、例えば、第3電圧範囲におけるI−V特性の傾きは、第1電圧範囲及び第2電圧範囲におけるI−V特性の傾きとは異なる。これらの電圧範囲は、互いに異なる。例えば、素子層76は、ダイオード特性を有する。素子層76は、例えばオボニックしきい値スイッチ特性を有する。
素子層76が設けられることで、複数のメモリ部の1つが選択できる。磁気記憶装置140において、1つのメモリ部に設けられる配線の数は少ない。高密度の磁気記憶装置が提供できる。
図14は、第2実施形態に係る別の磁気記憶装置を例示する模式的斜視図である。
図14に示すように、磁気記憶装置141は、複数のメモリ部(例えば第1メモリ部MP1など)を含む。導電層(例えば第1導電層31など)は、直線状である。
図14に示すように、磁気記憶装置141は、複数のメモリ部(例えば第1メモリ部MP1など)を含む。導電層(例えば第1導電層31など)は、直線状である。
図15は、第2実施形態に係る別の磁気記憶装置を例示する模式的斜視図である。
図15に示すように、磁気記憶装置142は、複数のメモリ部(例えば第1メモリ部MP1など)を含む。導電層(例えば第1導電層31など)は、ジグザグ状に折れ曲がる。
図15に示すように、磁気記憶装置142は、複数のメモリ部(例えば第1メモリ部MP1など)を含む。導電層(例えば第1導電層31など)は、ジグザグ状に折れ曲がる。
第2磁性部分12から第3磁性部分13に向かう第2方向をY軸方向とする。第1方向(Z軸方向)及び第2方向(Y軸方向)を含む平面(X−Y平面)と交差する方向を第3方向とする。この場合の第3方向は、X軸方向である。第3方向において、第4導電部分31dの少なくとも一部は、第1導電層10Lと重なる。
磁気記憶装置140〜142においても、安定した動作が可能である。
以下、実施形態における材料の例について説明する。
第1磁性部材10は、例えば、垂直磁化膜を含む。
第1磁性部材10は、例えば、希土類―遷移金属アモルファス合金を含んでも良い。希土類―遷移金属アモルファス合金は、例えば、希土類遷移金属と3d遷移金属とを含む合金を含む。希土類―遷移金属アモルファス合金は、例えば、フェリ磁性体である。希土類―遷移金属アモルファス合金は、例えば、Tb(テルビウム)、Dy(ジスプロシウム)及びGd( ガドリニウム)よりなる群から選択された少なくとも1つと、遷移金属の少なくとも1つを含む。希土類―遷移金属アモルファス合金は、例えば、TbFe、TbCo、TbFeCo、DyTbFeCo、GdTbCo及びGdFeCoよりなる群から選択された少なくとも1つを含む。
第1磁性部材10は、例えば、垂直磁化膜を含む。
第1磁性部材10は、例えば、希土類―遷移金属アモルファス合金を含んでも良い。希土類―遷移金属アモルファス合金は、例えば、希土類遷移金属と3d遷移金属とを含む合金を含む。希土類―遷移金属アモルファス合金は、例えば、フェリ磁性体である。希土類―遷移金属アモルファス合金は、例えば、Tb(テルビウム)、Dy(ジスプロシウム)及びGd( ガドリニウム)よりなる群から選択された少なくとも1つと、遷移金属の少なくとも1つを含む。希土類―遷移金属アモルファス合金は、例えば、TbFe、TbCo、TbFeCo、DyTbFeCo、GdTbCo及びGdFeCoよりなる群から選択された少なくとも1つを含む。
第1磁性部材10は、例えば、多層膜を含んでも良い。第1磁性部材10は、例えば、Co膜とNi膜とを含む多層膜、Co膜とPd膜とを含む多層膜、及び、Co膜とPt膜とを含む多層膜よりなる群から選択された少なくとも1つを含む。
第1磁性部材10は、例えば、規則合金を含んでも良い。規則合金は、例えば、Fe、Co及びNiよりなる群から選択された少なくとも1つと、Pt及びPdよりなる群から選択された少なくとも1つと、を含む。規則合金における結晶構造は、例えば、L10型である。規則合金は、例えば、Co50Pd50、Co50Pt50、Fe50Pt50、Fe50Pd50、Fe30Ni20Pd50、Co30Fe10Ni10Pt50、及び、Co30Ni20Pt50よりなる群から選択された少なくとも1つを含んでも良い。規則合金における組成比は、上記に限定されない。
第1磁性部材10は、規則合金と、他の元素と、を含んでも良い。他の元素は、例えば、V、Mn、Cu、Cr、B及びAgよりなる群から選択された少なくとも1つを含む。これらの元素の添加により、例えば、磁気異方性エネルギーまたは飽和磁化が調整されても良い。例えば、大きな磁気異方性エネルギーが得られる。
第1磁性層10Lは、例えば、Fe、Co及びNiよりなる群から選択された少なくとも1つを含む。第1磁性層10Lは、例えば、Fe、Co及びNiよりなる群から選択された少なくとも1つを含む合金を含んでも良い。第1磁性層10Lは、例えば、他の元素(例えば半金属)をさらに含んでも良い。他の元素は、例えば、ホウ素及びシリコンよりなる群から選択された少なくとも1つを含む。第1磁性層10Lは、例えば、多層膜を含んでも良い。多層膜は、第1膜と第2膜を含む。第1膜は、例えば、Fe、Co及びNiよりなる群から選択された少なくとも1つを含む。第2膜は、白金属(例えばPt及びPdなど)を含む。第1磁性層10Lは、例えば、Co−Fe合金の膜と、Ni膜と、を含む多層膜(Co−Fe/Ni多層膜)を含む。
第1電極51は、例えば、Cu、Ag,Au及びAlよりなる群から選択された少なくとも1つを含む。これらの電極の少なくともいずれかは、これらの元素の少なくとも1つを含む合金を含んでも良い。
第1非磁性層10nは、例えば、アルミニウム酸化物(AlOx)、アルミニウム窒化物(AlN)、マグネシウム酸化物(MgO)、マグネシウム窒化物、シリコン酸化物(SiO2)、シリコン窒化物(Si−N)、シリコン酸窒化物(Si−O−N)、TiO2、及び、Cr2O3よりなる群から選択された少なくとも1つを含む。これらの材料は、例えば、非磁性トンネルバリアとして機能する。第1非磁性層10nは、例えば、非磁性金属を含んでも良い。第1非磁性層10nの適切な材料(及び厚さ)により、例えば、磁気抵抗効果が効果的になる。
第1磁性膜41は、例えば、FeNi及びCoZrよりなる群から選択された少なくとも1つを含む。第1磁性膜41は、例えば、軟磁性材料を含む。第1磁性膜41は、例えば、Fe、Co及びNiよりなる群から選択された少なくとも1つを含む合金を含んでも良い。第1磁性膜41は、例えば、ホウ素、シリコン及びゲルマニウムよりなる群から選択された他の元素をさらに含んでも良い。第1磁性膜41の第1導電層31上の被覆厚さは、例えば、1nm以上10nm以下である。
実施形態によれば、安定した動作が可能な磁気記憶装置が提供できる。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気記憶装置に含まれる磁性部材、磁性層、非磁性層、導電層、電極、絶縁層、磁性膜及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した磁気記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…第1磁性部材、 10B〜10D…第2〜第4磁性部材、 10L…第1磁性層、 10LB〜10LD…第2〜第4磁性層、 10d…磁区、 10e…第1延在部、 10eB〜10eD…第2〜第4延在部、 10m…磁化、 10n…第1非磁性層、 10nB〜10nD…第2〜第4非磁性層、 11…第1磁性部分、 11B…第4磁性部分、 11C、11D…磁性部分、 12…第2磁性部分、 12B…第5性部分、 12C、12D…磁性部分、 13…第3磁性部分、 13B…第6磁性部分、 13C、13D…磁性部分、 31…第1導電層、 31a〜31e…第1〜第5導電部分、 31i…第1絶縁層、 32…第2導電層、 32a〜32d…導電部分、 32i…第2絶縁層、 33…第3導電層、 33i…第2絶縁層、 34…第4導電層、 34i…第4絶縁層、 41〜44…第1〜第4磁性膜、 51〜54…第1〜第4電極、 61…第1絶縁部、 61B〜61D…第2〜第4絶縁部、 70…制御部、 75…第1機能素子、 75B〜75D…第2〜第4機能素子、 76…素子層、 76A、76B…導電膜、 110〜112、120、121、130〜133、140〜142…磁気記憶装置、 AA…矢印、 Lb1…第2配線、 Lb2…第4配線、 Lw1…第1配線、 Lw2…第3配線、 MP1〜MP4…第1〜第4メモリ部
Claims (20)
- 第1磁性部分及び第2磁性部分を含み第1方向に沿って延びる筒状の第1延在部と、前記第2磁性部分と接続された第3磁性部分と、を含み、前記第1磁性部分から前記第2磁性部分に向かう方向は前記第1方向に沿う、第1磁性部材と、
前記第1磁性部分と電気的に接続された第1電極と、
第1磁性層と、
前記第1磁性層と前記第3磁性部分の少なくとも一部との間に設けられた第1非磁性層と、
第1導電層であって、第1導電部分、第2導電部分、及び、前記第1導電部分と前記第2導電部分との間の第3導電部分を含み、前記第2磁性部分の少なくとも一部から前記第3導電部分の少なくとも一部に向かう方向は前記第1方向に沿う、前記第1導電層と、
前記第1電極、前記第1磁性層、前記第1導電部分及び前記第2導電部分と電気的に接続された制御部と、
を備え、
前記制御部は、第1動作において、前記第1導電部分と前記第2導電部分との間を流れる第1電流を前記第1導電層に供給し、
前記制御部は、第2動作において、前記第1電極と前記第1磁性層との間に電圧を印加する、磁気記憶装置。 - 前記第3導電部分の前記少なくとも一部は、前記第2磁性部分に沿ってカーブしている、請求項1記載の磁気記憶装置。
- 前記第3導電部分の別の一部から前記第2磁性部分に向かう方向は、前記第1方向と交差した、請求項1または2に記載の磁気記憶装置。
- 前記第3導電部分の前記別の一部の周りに前記第2磁性部分が位置した、請求項3記載の磁気記憶装置。
- 前記第1延在部の周りに前記第3導電部分の前記別の一部が位置した、請求項3記載の磁気記憶装置。
- 前記第2磁性部分の前記少なくとも一部と前記第3導電部分の前記少なくとも一部との間に設けられた第1絶縁層をさらに備えた、請求項1〜5のいずれか1つに記載の磁気記憶装置。
- 前記第1絶縁層の前記第1方向に沿う厚さは、2.5nm以上20nm以下である、請求項6記載の磁気記憶装置。
- 第4磁性部分及び第5磁性部分を含み前記第1方向に沿って延びる筒状の第2延在部と、前記第5磁性部分と接続された第6磁性部分と、を含み、前記第4磁性部分から前記第5磁性部分に向かう方向は前記第1方向に沿う、第2磁性部材と、
前記第4磁性部分と電気的に接続された第2電極と、
第2磁性層と、
前記第2磁性層と前記第6磁性部分の少なくとも一部との間に設けられた第2非磁性層と、
をさらに備え、
前記第1導電層は、前記第3導電部分と前記第2導電部分との間の第4導電部分をさらに含み、前記第5磁性部分の少なくとも一部から前記第4導電部分の少なくとも一部に向かう方向は前記第1方向に沿い、
前記制御部は、前記第2電極及び前記第2磁性層とさらに電気的に接続された、請求項1〜7のいずれか1つに記載の磁気記憶装置。 - 前記第1延在部から前記第2延在部に向かう方向は、前記第1方向と交差する第2方向に沿い、
前記第1磁性層から前記第2磁性層に向かう方向は、前記第2方向に沿う、請求項8記載の磁気記憶装置。 - 前記第1延在部から前記第2延在部に向かう方向は、前記第1磁性層から前記第2磁性層に向かう方向と交差した、請求項8記載の磁気記憶装置。
- 前記第2磁性部分から前記第3磁性部分に向かう第2方向は、前記第1方向と交差し、
前記第3導電部分の前記少なくとも一部から前記第4導電部分の前記少なくとも一部に向かう方向は、前記第3方向と交差した、請求項8記載の磁気記憶装置。 - 前記第2磁性部分から前記第3磁性部分に向かう第2方向は、前記第1方向と交差し、
前記第1方向及び前記第2方向を含む平面と交差する第3方向において、前記第4導電部分の少なくとも一部は、前記第1磁性層と重なる、請求項8記載の磁気記憶装置。 - 第1磁性部分及び第2磁性部分を含み第1方向に沿って延びる筒状の第1延在部と、前記第2磁性部分と接続された第3磁性部分と、を含み、前記第1磁性部分から前記第2磁性部分に向かう方向は前記第1方向に沿うと、第1磁性部材と、
前記第1磁性部分と電気的に接続された第1電極と、
第1磁性層と、
前記第1磁性層と前記第3磁性部分の少なくとも一部との間に設けられた第1非磁性層と、
第1導電層であって、第1導電部分、第2導電部分、及び、前記第1導電部分と前記第2導電部分との間の第3導電部分を含み、前記第3導電部分の少なくとも一部は、前記第1延在部に沿ってカーブしている、前記第1導電層と、
前記第1電極、前記第1磁性層、前記第1導電部分及び前記第2導電部分と電気的に接続された制御部と、
を備え、
前記制御部は、第1動作において、前記第1導電部分と前記第2導電部分との間を流れる第1電流を前記第1導電層に供給し、
前記制御部は、第2動作において、前記第1電極と前記第1磁性層との間に電圧を印加する、磁気記憶装置。 - 前記第1延在部と前記第3導電部分との間の距離は、2.5nm以上20nm以下である、請求項13記載の磁気記憶装置。
- 第4磁性部分及び第5磁性部分を含み第1方向に沿って延びる筒状の第2延在部と、前記第5磁性部分と接続された第6磁性部分と、を含み、前記第4磁性部分から前記第5磁性部分に向かう方向は前記第1方向に沿う、第2磁性部材と、
前記第4磁性部分と電気的に接続された第2電極と、
第2磁性層と、
前記第2磁性層と前記第6磁性部分の少なくとも一部との間に設けられた第2非磁性層と、
をさらに備え、
前記第1導電層は、前記第3導電部分と前記第2導電部分との間の第4導電部分をさらに含み、前記第4導電部分の少なくとも一部は、前記第2延在部に沿ってカーブしており、
前記制御部は、前記第2電極及び前記第2磁性層とさらに電気的に接続された、請求項13または14のいずれか1つに記載の磁気記憶装置。 - 前記制御部は、第3動作において、前記第1電極と前記第1磁性層との間の電気抵抗に対応する値を検出する、請求項1〜15のいずれか1つに記載の磁気記憶装置。
- 前記第1動作は、前記第1磁性部材への情報の書き込み動作を含み、
前記第2動作は、前記第1磁性部材に書き込まれた情報をシフトさせるシフト動作を含む、請求項1〜16のいずれか1つに記載の磁気記憶装置。 - 前記第1電流が前記第1導電部分から前記第2導電部分への向きに流れるときに書き込まれる情報は、前記第1電流が前記第2導電部分から前記第1導電部分への向きに流れるときに書き込まれる情報とは、異なる、請求項1〜17のいずれか1つに記載の、磁気記憶装置。
- 前記第1磁性層と前記制御部との間の電流経路に設けられた素子層をさらに備え、
前記素子層は、Ge及びTeよりなる群から選択された少なくとも1つを含む、請求項1〜18のいずれか1つに記載の磁気記憶装置。 - 前記素子層と前記第1非磁性層との間に前記第1磁性層が位置する、請求項19記載の磁気記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017179563A JP2019057545A (ja) | 2017-09-19 | 2017-09-19 | 磁気記憶装置 |
US15/918,344 US10403381B2 (en) | 2017-09-19 | 2018-03-12 | Magnetic memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017179563A JP2019057545A (ja) | 2017-09-19 | 2017-09-19 | 磁気記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019057545A true JP2019057545A (ja) | 2019-04-11 |
Family
ID=65720559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017179563A Pending JP2019057545A (ja) | 2017-09-19 | 2017-09-19 | 磁気記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10403381B2 (ja) |
JP (1) | JP2019057545A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11723216B2 (en) | 2019-09-18 | 2023-08-08 | Kioxia Corporation | Magnetic memory device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019160372A (ja) * | 2018-03-14 | 2019-09-19 | 東芝メモリ株式会社 | 磁気記憶装置 |
JP6526860B1 (ja) * | 2018-03-15 | 2019-06-05 | 株式会社東芝 | 磁気記憶装置 |
JP2021114563A (ja) * | 2020-01-20 | 2021-08-05 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6731599B1 (en) * | 1999-07-01 | 2004-05-04 | Nortel Networks Limited | Automatic load sharing-trunking |
US6898132B2 (en) * | 2003-06-10 | 2005-05-24 | International Business Machines Corporation | System and method for writing to a magnetic shift register |
US6955926B2 (en) * | 2004-02-25 | 2005-10-18 | International Business Machines Corporation | Method of fabricating data tracks for use in a magnetic shift register memory device |
KR100829576B1 (ko) * | 2006-11-06 | 2008-05-14 | 삼성전자주식회사 | 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법 |
US7514271B2 (en) | 2007-03-30 | 2009-04-07 | International Business Machines Corporation | Method of forming high density planar magnetic domain wall memory |
KR101431761B1 (ko) | 2008-06-24 | 2014-08-21 | 삼성전자주식회사 | 정보저장장치 및 그의 동작방법 |
GB2465370A (en) * | 2008-11-13 | 2010-05-19 | Ingenia Holdings | Magnetic data storage comprising a synthetic anti-ferromagnetic stack arranged to maintain solitons |
KR101535461B1 (ko) * | 2009-01-06 | 2015-07-10 | 삼성전자주식회사 | 자성구조체를 포함하는 정보저장장치와 그의 제조 및 동작방법 |
TWI366929B (en) * | 2009-10-20 | 2012-06-21 | Ind Tech Res Inst | Magnetic memory structure and operation method |
JP2011134976A (ja) | 2009-12-25 | 2011-07-07 | Renesas Electronics Corp | 半導体装置 |
JP5592909B2 (ja) * | 2012-03-06 | 2014-09-17 | 株式会社東芝 | 磁気メモリ |
JP6093146B2 (ja) | 2012-10-25 | 2017-03-08 | 株式会社東芝 | 磁性細線を有する磁気メモリおよびその書き込み方法 |
US9123421B2 (en) | 2013-01-21 | 2015-09-01 | International Business Machines Corporation | Racetrack memory cells with a vertical nanowire storage element |
JP6271350B2 (ja) | 2014-06-25 | 2018-01-31 | 東芝メモリ株式会社 | 磁気メモリ、シフトレジスタメモリ、および磁気メモリの製造方法 |
JP6271370B2 (ja) * | 2014-08-25 | 2018-01-31 | 株式会社東芝 | 磁気メモリ、磁気メモリ装置、及び磁気メモリの製造方法 |
JP6545493B2 (ja) * | 2015-03-19 | 2019-07-17 | 東芝メモリ株式会社 | 磁気メモリ素子および磁気メモリ |
-
2017
- 2017-09-19 JP JP2017179563A patent/JP2019057545A/ja active Pending
-
2018
- 2018-03-12 US US15/918,344 patent/US10403381B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11723216B2 (en) | 2019-09-18 | 2023-08-08 | Kioxia Corporation | Magnetic memory device |
Also Published As
Publication number | Publication date |
---|---|
US10403381B2 (en) | 2019-09-03 |
US20190088345A1 (en) | 2019-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3667244B2 (ja) | 磁気抵抗素子、それを用いたメモリ素子、磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの記録再生方法 | |
JP2019057545A (ja) | 磁気記憶装置 | |
US10783944B2 (en) | Magnetic memory and a method of operating magnetic memory | |
JP4640489B2 (ja) | 情報記憶素子、及び、情報記憶素子における情報書込み・読出し方法 | |
JP5461683B2 (ja) | 磁気メモリセル及び磁気ランダムアクセスメモリ | |
JP6104774B2 (ja) | 磁壁移動型メモリおよびその書き込み方法 | |
JPWO2011152281A1 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
JP6226779B2 (ja) | 磁気メモリ、磁気メモリ装置、及び磁気メモリの動作方法 | |
WO2016063448A1 (ja) | 磁気メモリ及び磁気メモリ素子へのデータ書き込み方法 | |
JP2005101605A (ja) | Mramのための熱支援型切換えアレイ構成 | |
US10354739B2 (en) | Magnetic memory device including magnetic portions nonmagnetic layers | |
US10304902B2 (en) | Magnetic memory device | |
US10446249B2 (en) | Magnetic memory device | |
US10446212B2 (en) | Magnetic memory device | |
US6894919B2 (en) | Magnetic random access memory | |
US11309006B2 (en) | Magnetic memory devices including magnetic structure with magnetic domains | |
JP4182728B2 (ja) | 磁気記憶素子の記録方法、磁気記憶装置 | |
US10311932B2 (en) | Magnetic memory device | |
JP2005203535A (ja) | 磁気メモリ | |
JP6883006B2 (ja) | 磁気記憶装置 | |
JP2019029595A (ja) | 磁壁移動素子および磁気メモリ | |
JP2008300622A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
JP2022083931A (ja) | 磁壁移動素子、磁気記憶素子、空間光変調器および磁気メモリ | |
JP2019153606A (ja) | 着磁構造体、磁壁移動型磁気記録素子及び磁気メモリ | |
KR20090047160A (ko) | 자구벽 이동을 이용한 정보저장장치 및 그 동작방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |