JP2019160372A - 磁気記憶装置 - Google Patents

Abstract

【課題】記憶密度を向上できる磁気記憶装置を提供する。【解決手段】実施形態によれば、磁気記憶装置は、メモリ部、導電部、配線及び制御部を含む。メモリ部は、第１部分及び第２部分を含む第１磁性部と、第１磁性層と、第２部分と第１磁性層との間に設けられた第１非磁性層と、を含む。導電部は、第１部分と電気的に接続される。配線は、第１磁性層と電気的に接続される。制御部は、導電部及び配線と電気的に接続される。制御部は、書き込み動作において導電部及び配線の間に、第１パルス高さ及び第１パルス長を有する第１パルスを印加する。制御部は、シフト動作において導電部及び配線の間に、第２パルス高さ及び第２パルス長を有する第２パルスを印加する。第２パルス高さの絶対値は、第１パルス高さの絶対値よりも小さい。第２パルス長は、第１パルス長よりも長い。【選択図】図１

Description

本発明の実施形態は、磁気記憶装置に関する。

磁性部材を用いた磁気記憶装置がある。磁気記憶装置において、記憶密度の向上が望まれる。

特開２０１７−５４９３６号公報

本発明の実施形態は、記憶密度を向上できる磁気記憶装置を提供する。

本発明の実施形態によれば、磁気記憶装置は、第１メモリ部、第１導電部、第１配線及び制御部を含む。前記第１メモリ部は、第１部分及び第２部分を含む第１磁性部と、第１磁性層と、前記第２部分と前記第１磁性層との間に設けられた第１非磁性層と、を含む。前記第１導電部は、前記第１部分と電気的に接続される。前記第１配線は、前記第１磁性層と電気的に接続される。前記制御部は、前記第１導電部及び前記第１配線と電気的に接続される。前記制御部は、第１書き込み動作において前記第１導電部及び前記第１配線の間に、第１パルス高さ及び第１パルス長を有する第１パルスを印加する。前記制御部は、第１シフト動作において前記第１導電部及び前記第１配線の間に、第２パルス高さ及び第２パルス長を有する第２パルスを印加する。前記第２パルス高さの絶対値は、前記第１パルス高さの絶対値よりも小さい。前記第２パルス長は、前記第１パルス長よりも長い。

図１（ａ）及び図１（ｂ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。 図２（ａ）〜図２（ｄ）は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。 図３（ａ）〜図３（ｄ）は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。 図４（ａ）〜図４（ｄ）は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。 図５（ａ）〜図５（ｆ）は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。 図６（ａ）〜図６（ｄ）は、第２実施形態に係る磁気記憶装置の動作を例示する模式図である。 図７は、第３実施形態に係る磁気記憶装置を例示する模式図である。 図８は、第３実施形態に係る磁気記憶装置を例示する模式的断面図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１実施形態）
図１（ａ）及び図１（ｂ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図１（ａ）は斜視図である。図１（ｂ）は、図１（ａ）の部分ＰＡを例示する断面図である。

図１（ａ）に示すように、実施形態に係る磁気記憶装置１１０は、第１メモリ部ＭＰ１、第１導電部５１、第１配線６１及び制御部７０を含む。

第１メモリ部ＭＰ１は、第１磁性部１０、第１磁性層４１及び第１非磁性層４１ｎを含む。

１つの例において、例えば、第１磁性部１０は、第１方向に沿って延びる筒状である。第１磁性部１０は、第１部分ｐ１及び第２部分ｐ２を含む。例えば、第１部分ｐ１から第２部分ｐ２への方向が、第１方向に対応する。１つの例において、第１部分ｐ１は、１つの端部であり、第２部分ｐ２は、別の端部である。実施形態において、第１磁性部１０の形状は、任意である。

第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。

第１非磁性層４１ｎは、第２部分ｐ２と第１磁性層４１との間に設けられる。例えば、第１磁性層４１、第１非磁性層４１ｎ及び第２部分ｐ２は、第１素子４０に含まれる。第１素子４０は、例えば、磁気抵抗効果素子（例えばＭＴＪ（Ｍａｇｎｅｔ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）素子）に対応する。

第１導電部５１は、第１部分ｐ１と電気的に接続される。第１配線６１は、第１磁性層４１と電気的に接続される。制御部７０は、第１導電部５１及び第１配線６１と電気的に接続される。

例えば、基体５０ｓが設けられる。基体５０ｓの上に、第１導電部５１が設けられる。第１導電部５１の上に、第１磁性部１０が設けられる。例えば、第１磁性部１０の少なくとも一部の上に、第１素子４０が設けられる。

図１（ａ）に示すように、この例では、第１磁性部１０は、「くびれ」を有している。例えば、第１磁性部１０は、凸部１０ｐ及び凹部１０ｑを含む。凸部１０ｐの幅は、凹部１０ｑの幅よりも広い。複数の凸部１０ｐ及び複数の凹部１０ｑは、Ｚ軸方向に沿って、交互に並ぶ。幅は、Ｘ−Ｙ平面に沿う方向における長さ（距離）に対応する。
既に説明したように、第１磁性部１０は、第１方向（Ｚ軸方向）に沿って延びる筒状である。図１（ｂ）に示すように、第１磁性部１０は、筒の外側の第１面１０ｆａを含む。第２方向を第１方向と交差する方向とする。第２方向は、例えば、筒の放射方向（内側から外側への方向）である。第２方向における第１面１０ｆａの位置は、第１方向（Ｚ軸方向）に沿って周期的に変化する。

例えば、第１磁性部１０ｂは、筒の内側の第２面１０ｆｂを含む。第２方向における第２面１０ｆｂの位置は、第１方向に沿って周期的に変化しても良い。

第１磁性部１０は、例えば、情報を記憶する。例えば、第１磁性部１０の第１磁化１０Ｍの向きは、筒の内向き、または、外向きである。第１磁化１０Ｍの向きは、記憶する情報に対応する。

図１（ｂ）に示すように、２つの凹部１０ｑの間の距離を周期２Ｄとする。凸部１０ｐと凹部１０ｑとの間の距離は、周期２Ｄの１／２に対応する。周期２Ｄの領域が、記憶ビットに対応する。例えば、ビット「Ｂｉｔ１」〜「Ｂｉｔ４」などが設けられる。これらのビットにおける磁化（第１磁化１０Ｍ）が、”０”または”１”の情報に対応する。

例えば、第１磁性層４１の磁化４１Ｍは実質的に固定されている。第１磁性層４１、第１非磁性層４１ｎ及び第２部分ｐ２を含む領域に電流（書き込み電流）を流すことで、第２部分ｐ２の磁化の向きが反転する。例えば、磁化の向きは、電流の向きに応じている。

一方、図１（ｂ）に示すように、第１磁性部１０は、磁壁１０ｗを含む。磁壁１０ｗは、第１磁化１０Ｍの向きが異なる２つの領域の間に形成される。第１磁性部１０に電流（シフト電流）を流すことで、磁壁１０ｗがシフトする。例えば、電流の向きに応じて、シフトの向きが変化（反転）する。例えば、第２部分ｐ２の磁化の向き（書き込まれた情報）が、第１磁性部１０内をシフトする。

第１磁性層４１と第１磁性部１０との間の電気抵抗は、第２部分ｐ２の磁化の向きと、第１磁性層４１の磁化４１Ｍと、の関係に基づいて変化する。電気抵抗（または電気抵抗に応じた値である電流または電圧など）を測定することで、第２部分ｐ２の磁化（情報）が読み出される。シフト動作により、第１磁性部１０のうちの所望の位置の磁化を第２部分ｐ２に移動させる。これにより、所望の位置の情報が読み出される。

このように、磁気記憶装置１１０において、書き込み動作、シフト動作、及び、読み出し動作が行われる。これらの動作は、例えば、制御部７０により行われる。

実施形態においては、これらの動作は、第１導電部５１及び第１配線６１との間に、種々のパルスを印加することにより行われる。パルスに伴う電流が、第１導電部５１及び第１配線６１を含む第１電流経路ｃ１に流れる。電流の向きは、第１導電部５１から第１配線６１への向きの場合、及び、第１配線６１から第１導電部５１への向きの場合を有する。

以下、磁気記憶装置１１０におけるこれらの動作の例について説明する。
図２（ａ）〜図２（ｄ）は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。
これらの図は、書き込み動作ＷＯ（第１書き込み動作）を例示している。これらの図の横軸は、時間ｔｍである。図２（ａ）及び図２（ｃ）の縦軸は、電流である。図２（ｂ）及び図２（ｄ）の縦軸は、電圧である。図２（ａ）及び図２（ｂ）は、第１情報を書き込む動作に対応する。図２（ｃ）及び図２（ｄ）は、第２情報を書き込む動作に対応する。第１情報は、”０”及び”１”の一方である。第２情報は、”０”及び”１”の他方である。これらの図は、書き込み動作ＷＯにおいて、第１導電部５１及び第１配線６１の間に供給されるパルスを例示している。情報の違いは、書き込みパルスの極性に応じている。

制御部７０は、書き込み動作ＷＯにおいて、第１導電部５１及び第１配線６１の間に、第１パルスＰＳ１を印加する。第１パルスＰＳ１は、第１パルス高さ及び第１パルス長Ｔｗを有する。第１パルス高さは、例えば、電流のパルス高さＩｗでも良く、電圧のパルス高さＶｗでも良い。

図３（ａ）〜図３（ｄ）は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。
これらの図は、シフト動作ＳＯ（第１シフト動作）を例示している。これらの図の横軸は、時間ｔｍである。図３（ａ）及び図３（ｃ）の縦軸は、電流である。図３（ｂ）及び図３（ｄ）の縦軸は、電圧である。図３（ａ）及び図３（ｂ）は、情報を第１向きにシフトさせる動作に対応する。図３（ｃ）及び図３（ｄ）は、情報を第２向きにシフトさせる動作に対応する。第１向きは、例えば、第１部分から第２部分への向き、及び、第２部分から第１部分への向きの一方である。第２向きは、例えば、第１部分から第２部分への向き、及び、第２部分から第１部分への向きの他方である。これらの図は、シフト動作ＳＯにおいて、第１導電部５１及び第１配線６１の間に供給されるパルスを例示している。上記の向きは、シフトパルスの極性に応じている。

制御部７０は、シフト動作ＳＯにおいて、第１導電部５１及び第１配線６１の間に、第２パルスＰＳ２を印加する。第２パルスＰＳ２は、第２パルス高さ及び第２パルス長Ｔｓを有する。第２パルス高さは、例えば、電流のパルス高さＩｓでも良く、電圧のパルス高さＶｓでも良い。

図２（ａ）〜図２（ｄ）、及び、図３（ａ）〜図３（ｄ）に示すように、第２パルス高さの絶対値は、第１パルス高さの絶対値よりも小さい。例えば、電流のパルス高さＩｓの絶対値は、電流のパルス高さＩｗの絶対値よりも小さい。例えば、電圧のパルス高さＶｓの絶対値は、電圧のパルス高さＶｗの絶対値よりも小さい。

第２パルス長Ｔｓは、第１パルス長Ｔｗよりも長い。

このような第１パルスＰＳ１及び第２パルスＰＳ２を用いることで、書き込み動作ＷＯにおいて、第１磁性部１０の情報が誤ってシフトすることが抑制できる。例えば、シフト動作ＳＯにおいて、第１磁性部１０に情報が誤って書き込まれることが抑制される。

図１（ａ）に例示するように、例えば、第１磁性層４１は、第１磁性部１０の一部（第２部分ｐ２）と対向する。書き込み動作ＷＯにおいては、この第２部分ｐ２の磁化を反転させる。書き込み動作ＷＯにおいては、高い第１パルスＰＳ１を印加することで、第２部分ｐ２の磁化が反転できる。第１パルスＰＳ１は短いため、第１磁性部１０の磁壁１０ｗが移動したとしても、磁壁１０ｗの移動距離は、周期２Ｄよりも小さい。このため、緩和により、磁壁１０ｗの位置は、元の位置に戻る。これにより、第１パルスＰＳ１を印加した場合に、磁壁１０ｗは実質的に移動しない。シフトが実質的に生じない。誤ったシフトが抑制される。

一方、シフト動作ＳＯにおいては、長い第２パルスＰＳ２により、磁壁１０ｗは、周期２Ｄを超えて移動する。すなわち、シフト動作が実施される。第２パルスＰＳ２は低いため、第２部分ｐ２の磁化は、実質的に反転しない。従って、誤った書き込みが抑制される。

実施形態に係る磁気記憶装置１１０においては、複雑なスイッチ回路を用いなくても、安定した動作が得られる。複雑なスイッチ回路が省略できる。実施形態によれば、記憶密度を向上できる磁気記憶装置できる。

図４（ａ）〜図４（ｄ）は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。
これらの図は、読み出し動作ＲＯ（第１読み出し動作）を例示している。これらの図の横軸は、時間ｔｍである。図４（ａ）及び図４（ｃ）の縦軸は、電流である。図４（ｂ）及び図４（ｄ）の縦軸は、電圧である。これらの図は、読み出し動作ＲＯにおいて、第１導電部５１及び第１配線６１の間に供給されるパルスを例示している。

これらの図に示すように、制御部７０は、読み出し動作ＲＯにおいて第１導電部５１及び第１配線６１の間に、第３パルスＰＳ３を印加する。第３パルスＰＳ３は、第３パルス高さ及び第３パルス長Ｔｒを有する。第３パルス高さは、例えば、電流のパルス高さＩｒでも良く、電圧のパルス高さＶｒでも良い。

図４（ａ）〜図４（ｄ）に示すように、第３パルスＰＳ３の極性は、正でも良く、または、負でも良い。

図３（ａ）〜図３（ｄ）、及び、図４（ａ）〜図４（ｄ）に示すように、第３パルス高さの絶対値は、第２パルス高さの絶対値よりも小さい。これにより、読み出し動作ＲＯにおいて、情報がシフトすることが抑制できる。読み出し動作ＲＯにおいて、情報がシフトすることが抑制できる。

図５（ａ）〜図５（ｆ）は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。
図５（ａ）、図５（ｃ）及び図５（ｅ）は、第１導電部５１及び第１配線６１との間に印加されるパルスを例示している。図５（ｂ）、図５（ｄ）及び図５（ｆ）は、第１磁性部１０における磁化を例示している。パルスの印加により、第１磁性部１０に電流Ｉｃが流れる。初期状態が、図１（ｂ）の状態であるとする。

例えば、図５（ａ）に示すように、シフトパルス（第２パルスＰＳ２）を印加する。シフトパルスの高さ（例えば電流のパルス高さＩｓ）は、磁壁１０ｗのシフトのための電流よりも大きい。電流のパルス高さＩｓは、磁区の記録（書き込み）のための電流よりも小さい。第１磁性部１０のビットをシフトさせても、磁区は反転しない。図５（ｂ）に示すように、シフトパルスにより、例えば、１ビットがシフトする。

例えば、シフトパルスの時間（パルス長Ｔｓ）において磁壁１０ｗがシフトする距離が、第１磁性部１０の「くびれ」の周期２Ｄ以上になると、１ビットのシフトが生じる。例えば、シフトパルス（例えば電流のパルス高さＩｓ）における磁壁１０ｗの移動速度をｖｓとする。「ｖｓ×Ｔｓ＞Ｄ」のときに、少なくとも１ビットのシフトが生じる。

図５（ｃ）に示すように、書き込みパルス（第１パルスＰＳ１）を印加する。書き込みパルスの高さ（例えば電流のパルス高さＩｗ）は、磁区の記録（書き込み）のための電流よりも大きい。この電流のパルス高さＩｗは、磁壁１０ｗのシフトのための電流よりも大きい。書き込みパルスは、磁区の反転のための時間より長く設定される。これにより、図５（ｄ）に示すように、第１磁性部１０（第２部分ｐ２を含む領域）に、所望の情報が書き込まれる。このようにして、書き込み動作ＲＯが行われる。

書き込み動作にＲＯおいて、意図しないビットシフトＳＲが生じる場合がある。実施形態においては、書き込みパルスを、磁壁１０ｗのシフト距離が周期２Ｄの１／２よりも短くなるように設定する。これにより、磁壁１０ｗがくびれを超えて移動することが抑制される。

図５（ｅ）に示すように、書き込みパルス（第１パルスＰＳ１）の後の緩和状態においてはパルスは印加されない。図５（ｆ）に示すように、緩和状態においては、「くびれ形状」により、磁壁１０ｗは、元の位置に戻る。情報の誤シフトが抑制される。例えば、電流のパルス高さＩｗのときの磁壁１０ｗの速度をｖｗとする。例えば、「Ｖｗ×Ｔｗ＜Ｄ」のときに、誤シフトが抑制される。

実施形態の１つの例において、第２パルス高さ（例えば、電流のパルス高さＩｓ）の絶対値は、第１パルス高さ（例えば電流のパルス高さＩｗ）の絶対値の１／２以下である。例えば、電圧のパルス高さＶｓの絶対値は、電圧のパルス高さＶｗの絶対値の１／２以下である。第２パルス長Ｔｓは、第１パルス長Ｔｗの２倍以上である。

例えば、書き込み動作ＲＯにおいて、第１情報を書き込むときに第１パルスＰＳ１は正である（図２（ａ）参照）。書き込み動作ＲＯにおいて、第１情報とは異なる第２情報を書き込むときに、第１パルスＰＳ１は負である（図２（ｃ）参照）。

実施形態において、シフト動作ＳＯにおいて、第１向きに情報をシフトするときに第２パルスは正である（図３（ａ）参照）。シフト動作ＳＯにおいて、第１向きとは反対第２向きに情報をシフトするときに、第２パルスＰＳ２は負である（図３（ｃ）参照）。

既に説明したように、第１磁性部１０は、磁壁１０ｗを含む。第２パルスＰＳ２の印加の前後で、磁壁１０ｗの位置が異なる（図１（ｂ）及び図５（ｂ）参照）。

（第２実施形態）
図６（ａ）〜図６（ｄ）は、第２実施形態に係る磁気記憶装置の動作を例示する模式図である。
これらの図は、本実施形態に係る磁気記憶装置１２０における動作を例示している。磁気記憶装置１２０の構成は、例えば、図１（ａ）及び図１（ｂ）に関して説明した磁気記憶装置１１０の構成と同様である。磁気記憶装置１２０における書き込み動作は、磁気記憶装置１１０における書き込み動作ＷＯとは異なる。

これらの図に示すように、磁気記憶装置１２０においては、制御部７０は、書き込み動作ＲＯにいて、第１パルスＰＳ１の印加の前に、第１導電部５１及び第１配線６１の間に、第１プレパルスＰＰ１を印加する。第１プレパルスＰＰ１は、第１プレパルス高さ及び第１プレパルス長Ｔｗｐを有する。第１プレパルス高さは、例えば、電流のパルス高さＩｗｐ、または、電圧のパルス高さＶｗｐである。

第１プレパルス高さの絶対値は、第１パルス高さの絶対値よりも小さい。例えば、電流のパルス高さＩｗｐの絶対値は、電流のパルス高さＩｗの絶対値よりも小さい。例えば、電流のパルス高さＶｗｐの絶対値は、電流のパルス高さＶｗの絶対値よりも小さい。第１プレパルス長Ｔｗｐは、第１パルス長Ｔｗよりも長い。第１プレパルスＰＰ１の極性は、第１パルスＰＳ１の極性とは反対である。

このような書き込み動作ＲＯにおいては、第１パルスＰＳ１により意図せずに移動しようとする磁壁１０ｗを、第１プレパルスＰＰ１により予め逆方向に移動させる。この後に、第１パルスＰＳ１を印加することで、磁壁１０ｗは、意図した位置（初期の位置）に維持できる。誤シフトが抑制できる。

実施形態において、第１プレパルス長Ｔｗｐは、例えば、第２パルス長Ｔｓ（シフトパルスの長さ）の０．２倍以上１倍未満である。例えば、第１プレパルス長Ｔｗｐは、第２パルス長Ｔｓの０．５倍以下でも良い。

（第３実施形態）
図７は、第３実施形態に係る磁気記憶装置を例示する模式図である。
図７に示すように、本実施形態に係る磁気記憶装置１３０においては、複数のワード線（第１ワード線ＷＬ１及び第２ワード線ＷＬ２など）、複数のビット線（第１ビット線ＢＬ１及び第２ビット線ＢＬ２など）、及び、複数のメモリ部（例えば、第１〜第４メモリ部ＭＰ１〜ＭＰ４など）が設けられる。

第１ワード線ＷＬ１及び第２ワード線ＷＬ２は、第１回路７１（例えば、ワード線セレクタ）と接続される。第１ビット線ＢＬ１及び第２ビット線ＢＬ２は、第２回路７２（例えば、ビット線セレクタ）と接続される。これらの回路は、制御回路７３と接続される。例えば、第１回路７１、第２回路７２及び制御回路７３は、制御部７０に含まれる。

第１配線６１は、例えば、第１ビット線ＢＬ１に対応する。この例では、第２配線６２及び第３配線６３が設けられる。第２配線６２は、例えば、第１ワード線ＷＬ１に対応する。第３配線６３は、第２ワード線ＷＬ２に対応する。

第１メモリ部ＭＰ１と第１ビット線ＢＬ１との間に、第１スイッチ３１が設けられる。第２メモリ部ＭＰ２と第１ビット線ＢＬ１との間に、第２スイッチ３２が設けられる。第３メモリ部ＭＰ３と第２ビット線ＢＬ２との間に、第３スイッチ３３が設けられる。第４メモリ部ＭＰ４と第２ビット線ＢＬ２との間に、第４スイッチ３４が設けられる。これらのスイッチは、例えば、トランジスタである。これらのスイッチは、例えば非線形素子でも良い。

第２メモリ部ＭＰ２は、例えば、第２磁性部１０ｂ、第２磁性層４２及び第２非磁性層４２ｎを含む。第２磁性部１０ｂは、第３部分ｐ３及び第４部分ｐ４を含む。第２非磁性層４２ｎは、第４部分ｐ４と第２磁性層４２との間に設けられる。

この例では、第１導電部５１は、第３部分ｐ３と電気的に接続される。別の導電部が設けられ、その導電部が第３部分ｐ３と電気的に接続されても良い。

同様に、第３メモリ部ＭＰ３は、例えば、第３磁性部１０ｃ、第３磁性層４３及び第３非磁性層４３ｎを含む。第４メモリ部ＭＰ４は、例えば、第４磁性部１０ｄ、第４磁性層４４及び第４非磁性層４４ｎを含む。

第２スイッチ３２は、第２電流経路ｃ２に設けれる。第２電流経路ｃ２は、第２メモリ部ＭＰ２及び第１配線６１を含む。第２電流経路ｃ２は、第１導電部５１をさらに含んでも良い。

既に説明したように、第１スイッチ３１は、第１導電部５１及び第１配線６１の間の第１電流経路ｃ１に設けられる。例えば、書き込みパルス（第１パルスＰＳ１）は、第１スイッチ３１を介して第１メモリ部ＭＰ１に供給される。読み出しパルス（第２パルスＰＳ２）も、第１スイッチ３１を介して第１メモリ部ＭＰ１に供給される。読み出しパルス（第３パルスＰＳ３）も、第１スイッチ３１を介して、第１メモリ部ＭＰ１に供給される。

同様に、例えば、第２メモリ部ＭＰ２においても、書き込みパルス、読み出しパルス及び読み出しパルスは、第２スイッチ３２を介して、第２メモリ部ＭＰ２に供給される。

これらのメモリ部において、スイッチの動作により、選択及び非選択が制御される。例えば、第１スイッチ３１の第１ゲート３１ｇには、第２配線６２（第１ワード線ＷＬ１）が電気的に接続される。例えば、第２スイッチ３２の第２ゲート３２ｇには、第３配線６３（第２ワード線ＷＬ２）が電気的に接続される。第２配線６２及び第３配線６３の電位により、これらのスイッチが制御される。

例えば、制御部７０は、上記の第１書き込み動作（第１メモリ部ＭＰ１における書き込み動作ＷＯ）において、第１スイッチ３１をオンにし、第２スイッチ３２をオフにする。制御部７０は、上記の第１シフト動作（第１メモリ部ＭＰ１におけるシフト動作ＳＯ）において、第１スイッチ３１をオンにし、第２スイッチ３２をオフにする。

例えば、制御部７０は、第２書き込み動作（第２メモリ部ＭＰ２における書き込み動作ＷＯ）において、第１スイッチ３１をオフにし、第２スイッチ３２をオンにする。制御部７０は、第２シフト動作（第２メモリ部ＭＰ２におけるシフト動作ＳＯ）において、第１スイッチ３１をオフにし、第２スイッチ３２をオンにする。

オン状態における電気抵抗は、オフ状態における電気抵抗よりも低い。

図８は、第３実施形態に係る磁気記憶装置を例示する模式的断面図である。
図８に示すように、本実施形態に係る磁気記憶装置１３１において、第１構造体ＳＢ１及び第２構造体ＳＢ２が設けられる。第１構造体ＳＢ１は、例えば、基体５０ｓ、第１導電部５２、第１磁性部１０、第１素子４０、第１スイッチ３１、第１配線６１及び第２配線６２を含む。この例では、第１素子４０と第１スイッチ３１は、第２導電部５２（例えばビア電極）により電気的に接続される。

第２構造体ＳＢ２は、制御部７０を含む。例えば、第１構造体ＳＢ１及び第２構造体ＳＢ２は、別に形成され、第１構造体ＳＢ１及び第２構造体ＳＢ２が接合されても良い。例えば、第１構造体ＳＢ１の形成において、高温での熱処理が行われる。第２構造体ＳＢ２に高温が加わらない。第１構造体ＳＢ１及び第２構造体ＳＢ２のそれぞれにおいて、良好な特性が得られる。

上記の実施形態において、第１磁性部１０は、例えば、Ｎｉ、Ｃｏ及びＦｅからなる群から選択された少なくとも１つを含む。第１磁性部１０は、希土類元素の少なくとも１つを含んでも良い。例えば、第１磁性部１０は、Ｎｉ、Ｃｏ及びＦｅからなる群から選択された少なくとも１つと、希土類元素の少なくとも１つと、を含んでも良い。

第１磁性層４１は、例えば、Ｎｉ、Ｃｏ及びＦｅからなる群から選択された少なくとも１つを含む。第１磁性層４１は、例えば、積層された複数の磁性膜を含んでも良い。第１磁性層４１は、反強磁性結合した複数の磁性膜を含んでも良い。

第１非磁性層４１ｎは、例えば、例えば、ＭｇＯ、ＭｇＡｌＯ及びＡｌＯからなる群から選択された少なくとも１つを含む。第１非磁性層４１ｎは、これらの材料を含む複数の膜を含む積層膜を含んでも良い。第１非磁性層４１ｎは、他の非磁性金属を更に含んでも良い。

第１導電部５１及び第２導電部５２のそれぞれの少なくとも一部は、Ｗ、Ｃｕ、Ａｌ、Ｍｏ、Ｔｉ及びＡｕからなる群から選択された少なくとも１つを含んでも良い。第１導電部５１及び第２導電部５２の少なくともいずれかは、磁性体を含んでも良い。

実施形態は、以下の構成（例えば技術案）を含んでも良い。
（構成１）
第１部分及び第２部分を含む第１磁性部と、
第１磁性層と、
前記第２部分と前記第１磁性層との間に設けられた第１非磁性層と、
を含む第１メモリ部と、
前記第１部分と電気的に接続された第１導電部と、
前記第１磁性層と電気的に接続された第１配線と、
前記第１導電部及び前記第１配線と電気的に接続された制御部と、
を備え、
前記制御部は、第１書き込み動作において前記第１導電部及び前記第１配線の間に、第１パルス高さ及び第１パルス長を有する第１パルスを印加し、
前記制御部は、第１シフト動作において前記第１導電部及び前記第１配線の間に、第２パルス高さ及び第２パルス長を有する第２パルスを印加し、
前記第２パルス高さの絶対値は、前記第１パルス高さの絶対値よりも小さく、
前記第２パルス長は、前記第１パルス長よりも長い、磁気記憶装置。
（構成２）
前記制御部は、第１読み出し動作において前記第１導電部及び前記第１配線の間に、第３パルス高さ及び第３パルス長を有する第３パルスを印加し、
前記第３パルス高さの絶対値は、前記第２パルス高さの前記絶対値よりも小さい、構成１記載の磁気記憶装置。
（構成３）
前記第１導電部及び前記第１配線の間の第１電流経路に設けられた第１スイッチをさらに備え、
前記第３パルスは、前記第１スイッチを介して前記第１メモリ部に供給される、構成２記載の磁気記憶装置。
（構成４）
前記第１導電部、前記第１メモリ部及び前記第１配線を含む第１電流経路に設けられた第１スイッチをさらに備え、
前記第１パルス及び前記第２パルスは、前記第１スイッチを介して前記第１メモリ部に供給される、構成１または２に記載の磁気記憶装置。
（構成５）
前記第１スイッチの第１ゲートに電気的に接続された第２配線をさらに備えた、構成４記載の磁気記憶装置。
（構成６）
第２メモリ部と、
第２スイッチと、
をさらに備え、
前記第２メモリ部は、
第３部分及び第４部分を含む第２磁性部と、
第２磁性層と、
前記第４部分と前記第２磁性層との間に設けられた第２非磁性層と、
を含み、
前記第２スイッチは、前記第２メモリ部、前記第１配線を含む第２電流経路に設けられ、
前記制御部は、前記第１書き込み動作において、前記第１スイッチをオンにし、前記第２スイッチをオフにし、
前記制御部は、前記第１シフト動作において、前記第１スイッチをオンにし、前記第２スイッチをオフにする、構成４または５に記載の磁気記憶装置。
（構成７）
前記第２スイッチの第２ゲートに電気的に接続された第３配線をさらに備えた、構成６記載の磁気記憶装置。
（構成８）
前記制御部は、第２書き込み動作において、前記第１スイッチをオフにし、前記第２スイッチをオンにし、
前記制御部は、第２シフト動作において、前記第１スイッチをオフにし、前記第２スイッチをオンにする、構成６または７に記載の磁気記憶装置。
（構成９）
前記第１磁性部は、第１方向に沿って延びる筒状であり、
前記第１磁性部は、外側の第１面を含み、
前記第１方向と交差する第２方向における前記第１面の位置は、前記第１方向に沿って周期的に変化する、構成１〜８のいずれか１つに記載の磁気記憶装置。
（構成１０）
前記第１磁性部は、第１方向に沿って延びる筒状であり、
前記第１磁性部は、内側の第２面を含み、
前記第１方向と交差する第２方向における前記第２面の位置は、前記第１方向に沿って周期的に変化する、構成１〜９のいずれか１つに記載の磁気記憶装置。
（構成１１）
前記第１書き込み動作において、第１情報を書き込むときに前記第１パルスは正であり、
前記第１書き込み動作において、前記第１情報とは異なる第２情報を書き込むときに前記第１パルスは負である、構成１〜１０のいずれか１つに記載の磁気記憶装置。
（構成１２）
前記第１シフト動作において、第１向きに情報をシフトするときに前記第２パルスは正であり、
前記第１シフト動作において、前記第１向きとは反対第２向きに前記情報をシフトするときに前記第２パルスは負である、構成１〜１１のいずれか１つに記載の磁気記憶装置。
（構成１３）
前記第１磁性部は、磁壁を含み、
前記第２パルスの印加の前後で、前記磁壁の位置が異なる、構成１〜１２のいずれか１つに記載の磁気記憶装置。
（構成１４）
前記制御部は、前記第１書き込み動作において、前記第１パルスの印加の前に、前記第１導電部及び前記第１配線の間に、第１プレパルス高さ及び第１プレパルス長を有する第１プレパルスを印加し、
前記第１プレパルス高さの絶対値は、前記第１パルス高さの前記絶対値よりも小さく、
前記第１プレパルス長は、前記第１パルス長よりも長く、
前記第１プレパルスの極性は、前記第１パルスの極性とは反対である、構成１〜１３のいずれか１つに記載の磁気記憶装置。
（構成１５）
前記第１プレパルス長は、前記第２パルス長の０．２倍以上１倍未満である、構成１４記載の磁気記憶装置。
（構成１６）
前記第１プレパルス長は、前記第２パルス長の０．５倍以下である、構成１４または１５に記載の磁気記憶装置。
（構成１７）
前記第２パルス高さの前記絶対値は、前記第１パルス高さの前記絶対値の１／２以下であり、
前記第２パルス長は、前記第１パルス長の２倍以上である、構成１〜１６のいずれか１つに記載の、磁気記憶装置。
実施形態によれば、記憶密度を向上できる磁気記憶装置が提供できる。

本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。

本願明細書において、電気的に接続される状態は、第１導体と第２導体とが互いに接する状態を含む。電気的に接続される状態は、第１導体と第２導体との間の電流経路に第３導体が設けられ、この電流経路に電流が流れる状態を含む。電気的に接続される状態は、第１導体と第２導体との間の電流経路にスイッチなどの制御素子が設けられ、制御素子の動作により、電流経路に電流が流れる状態を形成可能である状態を含む。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気記憶装置に含まれる磁性部、磁性層、非磁性層、導電部及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した磁気記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０…第１磁性部、 １０Ｍ…第１磁化、 １０ｂ〜１０ｄ…第２〜第４磁性部、 １０ｆａ、１０ｆｂ…第１、第２面、 １０ｐ…凸部、 １０ｑ…凹部、 １０ｗ…磁壁、 ３１〜３４…第１〜第４スイッチ、 ３１ｇ、３２ｇ…第１、第２ゲート、 ４０…第１素子、 ４１〜４４…第１〜第４磁性層、 ４１Ｍ…磁化、 ４１ｎ〜４４ｎ…第１〜第４非磁性層、 ５０ｓ…基体、 ５１、５２…第１、第２導電部、 ６１〜６３…第１〜第３配線、 ７１、７２…第１、第２回路、 １１０、１２０、１３０、１３１…磁気記憶装置、 ＢＬ１、ＢＬ２…第１、第２ビット線、 Ｉｃ…電流、 Ｉｒ、Ｉｓ、Ｉｗ、Ｉｗｐ…パルス高さ、 ＭＰ１〜ＭＰ４…第１〜第４メモリ部、 ＰＡ…部分、 ＰＰ１…第１プレパルス、 ＰＳ１〜ＰＳ３…第１〜第３パルス、 ＲＯ…読み出し動作、 ＳＢ１、ＳＢ２…第１、第２構造体、 ＳＯ…シフト動作、 ＳＲ…ビットシフト、 Ｔｒ、Ｔｓ、Ｔｗ、Ｔｗｐ…パルス長、 Ｖｒ、Ｖｓ、Ｖｗ、Ｖｗｐ…パルス高さ、 ＷＬ１、ＷＬ２…第１、第２ワード線、 ＷＯ…書き込み動作、 ｃ１、ｃ２…第１、第２電流経路、 ｐ１〜ｐ４…第１〜第４部分、 ｔｍ…時間

Claims (11)

1. 第１部分及び第２部分を含む第１磁性部と、
   第１磁性層と、
   前記第２部分と前記第１磁性層との間に設けられた第１非磁性層と、
   を含む第１メモリ部と、
   前記第１部分と電気的に接続された第１導電部と、
   前記第１磁性層と電気的に接続された第１配線と、
   前記第１導電部及び前記第１配線と電気的に接続された制御部と、
   を備え、
   前記制御部は、第１書き込み動作において前記第１導電部及び前記第１配線の間に、第１パルス高さ及び第１パルス長を有する第１パルスを印加し、
   前記制御部は、第１シフト動作において前記第１導電部及び前記第１配線の間に、第２パルス高さ及び第２パルス長を有する第２パルスを印加し、
   前記第２パルス高さの絶対値は、前記第１パルス高さの絶対値よりも小さく、
   前記第２パルス長は、前記第１パルス長よりも長い、磁気記憶装置。
2. 前記制御部は、第１読み出し動作において前記第１導電部及び前記第１配線の間に、第３パルス高さ及び第３パルス長を有する第３パルスを印加し、
   前記第３パルス高さの絶対値は、前記第２パルス高さの前記絶対値よりも小さい、請求項１記載の磁気記憶装置。
3. 前記第１導電部及び前記第１配線の間の第１電流経路に設けられた第１スイッチをさらに備え、
   前記第３パルスは、前記第１スイッチを介して前記第１メモリ部に供給される、請求項２記載の磁気記憶装置。
4. 前記第１導電部、前記第１メモリ部及び前記第１配線を含む第１電流経路に設けられた第１スイッチをさらに備え、
   前記第１パルス及び前記第２パルスは、前記第１スイッチを介して前記第１メモリ部に供給される、請求項１または２に記載の磁気記憶装置。
5. 前記第１スイッチの第１ゲートに電気的に接続された第２配線をさらに備えた、請求項４記載の磁気記憶装置。
6. 第２メモリ部と、
   第２スイッチと、
   をさらに備え、
   前記第２メモリ部は、
   第３部分及び第４部分を含む第２磁性部と、
   第２磁性層と、
   前記第４部分と前記第２磁性層との間に設けられた第２非磁性層と、
   を含み、
   前記第２スイッチは、前記第２メモリ部、前記第１配線を含む第２電流経路に設けられ、
   前記制御部は、前記第１書き込み動作において、前記第１スイッチをオンにし、前記第２スイッチをオフにし、
   前記制御部は、前記第１シフト動作において、前記第１スイッチをオンにし、前記第２スイッチをオフにする、請求項４または５に記載の磁気記憶装置。
7. 前記第２スイッチの第２ゲートに電気的に接続された第３配線をさらに備えた、請求項６記載の磁気記憶装置。
8. 前記第１磁性部は、第１方向に沿って延びる筒状であり、
   前記第１磁性部は、外側の第１面を含み、
   前記第１方向と交差する第２方向における前記第１面の位置は、前記第１方向に沿って周期的に変化する、請求項１〜７のいずれか１つに記載の磁気記憶装置。
9. 前記第１書き込み動作において、第１情報を書き込むときに前記第１パルスは正であり、
   前記第１書き込み動作において、前記第１情報とは異なる第２情報を書き込むときに前記第１パルスは負である、請求項１〜８のいずれか１つに記載の磁気記憶装置。
10. 前記第１シフト動作において、第１向きに情報をシフトするときに前記第２パルスは正であり、
    前記第１シフト動作において、前記第１向きとは反対第２向きに前記情報をシフトするときに前記第２パルスは負である、請求項１〜９のいずれか１つに記載の磁気記憶装置。
11. 前記制御部は、前記第１書き込み動作において、前記第１パルスの印加の前に、前記第１導電部及び前記第１配線の間に、第１プレパルス高さ及び第１プレパルス長を有する第１プレパルスを印加し、
    前記第１プレパルス高さの絶対値は、前記第１パルス高さの前記絶対値よりも小さく、
    前記第１プレパルス長は、前記第１パルス長よりも長く、
    前記第１プレパルスの極性は、前記第１パルスの極性とは反対である、請求項１〜１０のいずれか１つに記載の磁気記憶装置。
    

Images