JP2018147966A - 磁気メモリおよび磁気メモリアレイ - Google Patents

Abstract

【課題】動作をより安定化できる磁気メモリおよび磁気メモリアレイを提供する。【解決手段】実施形態に係る磁気メモリは、第１磁性部と、第２磁性部と、第１非磁性部と、制御部と、を含む。第１磁性部は、第１部分および第２部分を含む。第１非磁性部は、第１磁性部の一部と第２磁性部との間に設けられている。制御部は、第１部分および第２部分と電気的に接続されている。制御部は、第１動作および第２動作を行う。制御部は、第１動作において、第１部分から第２部分に向かう第１電流を、第１磁性部に供給する。制御部は、第１動作の後、第２動作において、第２部分から第１部分に向かう第２電流を、第１磁性部に供給する。磁気メモリは、第１動作および第２動作を行う前の第１磁性部の一部と第２磁性部との間の第１電気抵抗値は、第１動作および第２動作を行った後の第１磁性部の一部と第２磁性部との間の第２電気抵抗値と異なることが可能である。【選択図】図１

Description

本発明の実施形態は、磁気メモリおよび磁気メモリアレイに関する。

磁壁を用いた磁気メモリおよび磁気メモリアレイにおいて、動作は安定していることが望ましい。

特開２０１４−６３９３６号公報

実施形態に係る発明は、動作をより安定化できる磁気メモリおよび磁気メモリアレイを提供する。

実施形態に係る磁気メモリは、第１磁性部と、第２磁性部と、第１非磁性部と、制御部と、を含む。前記第１磁性部は、第１部分および第２部分を含む。前記第１非磁性部は、前記第１磁性部の一部と前記第２磁性部との間に設けられている。前記制御部は、前記第１部分および前記第２部分と電気的に接続されている。前記制御部は、第１動作および第２動作を行う。前記制御部は、前記第１動作において、前記第１部分から前記第２部分に向かう第１電流を、前記第１磁性部に供給する。前記制御部は、前記第１動作の後、前記第２動作において、前記第２部分から前記第１部分に向かう第２電流を、前記第１磁性部に供給する。前記磁気メモリは、前記第１動作および前記第２動作を行う前の前記第１磁性部の前記一部と前記第２磁性部との間の第１電気抵抗値は、前記第１動作および前記第２動作を行った後の前記第１磁性部の前記一部と前記第２磁性部との間の第２電気抵抗値と異なることが可能である。

第１実施形態に係る磁気メモリの一例を表す断面図。 第１磁性部に供給される電流の向きと時間の関係の一例を表すグラフ。 第１実施形態の第１変形例に係る磁気メモリの一例を表す断面図。 第１実施形態の第２変形例に係る磁気メモリの一例を表す断面図。 第２実施形態に係る磁気メモリの一例を表す断面図。 第２実施形態に係る磁気メモリの磁性部を拡大した断面図。 第２実施形態に係る磁気メモリの磁性部の一例を表す斜視図。 第２実施形態に係る磁気メモリの動作の一例を表す断面図。 第２実施形態に係る磁気メモリの動作の一例を表す断面図。 第１磁性部に供給される電流の向きと時間の関係の一例を表すグラフ。 第３実施形態に係る磁気メモリの一部の一例を表す斜視図。 第３実施形態に係る磁気メモリの一部の一例を表す断面図。 第３実施形態に係る磁気メモリの製造方法の一例を表す断面図。 第３実施形態の第１変形例に係る磁気メモリの一例を表す断面図。 第３実施形態の第２変形例に係る磁気メモリの一部の一例を表す断面図。 第３実施形態の第２変形例に係る磁気メモリの製造方法の一例を表す断面図。 第４実施形態に係る磁気メモリアレイの一例を表すブロック図。 第４実施形態に係る磁気メモリアレイの一部の一例を表す斜視図。 第４実施形態に係る磁気メモリアレイを含むメモリチップの一例を表す斜視図。

以下に、本発明の各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

図１は、第１実施形態に係る磁気メモリ１００の一例を表す断面図である。
図１に表されるように、磁気メモリ１００は、第１磁性部１０と、第１金属部２０と、第２金属部２１と、読出部３０と、書込部４０と、第１電極５０と、第２電極５１と、制御部６０と、を含む。

第１磁性部１０は、第１部分１１と、第２部分１２と、第３部分１３と、第４部分１４と、を含む。第１磁性部１０は、第１部分１１と第２部分１２とを結ぶ第１方向に延在している。第１方向は、例えば、図１に表されるＸ方向である。以下の実施形態の説明では、第１方向をＸ方向として説明する。

第３部分１３は、Ｘ方向において複数設けられている。第４部分１４は、Ｘ方向において複数設けられている。複数の第３部分１３および複数の第４部分１４は、Ｘ方向において、交互に設けられている。

第１磁性部１０は、複数の磁区ＭＤを有する。複数の磁区ＭＤは、Ｘ方向に沿って並んでいる。隣り合う磁区ＭＤの間には、磁壁ＤＷが存在する。磁壁ＤＷでは、隣り合う２つの磁区ＭＤの磁化の向きが連続的に変化している。第１磁性部１０の磁化容易軸の方向は、例えば、Ｘ方向と交差する第２方向に沿っている。磁区ＭＤの磁化の向きは、第２方向に沿っている。第２方向は、例えば、図１に表されるＺ方向である。以下の実施形態の説明では、第２方向をＺ方向として説明する。

第１金属部２０は、Ｘ方向において複数設けられている。第２金属部２１は、Ｘ方向において複数設けられている。複数の第１金属部２０と複数の第２金属部２１は、Ｘ方向において交互に設けられている。

第１金属部２０に含まれる金属材料は、第２金属部２１に含まれる金属材料と異なる。または、第１金属部２０と第２金属部２１は、同じ金属材料を含み、第１金属部２０のみ、さらに別の金属材料を含んでいてもよい。または、第１金属部２０と第２金属部２１は、同じ金属材料を含み、第２金属部２１のみ、さらに別の金属材料を含んでいてもよい。

Ｚ方向において、複数の第１金属部２０は、それぞれ、複数の第３部分１３と重なっている。さらに、Ｘ方向およびＺ方向と交差する第３方向において、複数の第１金属部２０は、それぞれ、複数の第３部分１３と重なっていてもよい。例えば、複数の第１金属部２０は、それぞれ、複数の第３部分１３と接している。第３方向は、例えば、図１に表されるＹ方向である。以下の実施形態の説明では、第３方向をＹ方向として説明する。

Ｚ方向において、複数の第２金属部２１は、それぞれ、複数の第４部分１４と重なっている。さらに、Ｙ方向において、複数の第２金属部２１は、それぞれ、複数の第４部分１４と重なっていてもよい。例えば、複数の第２金属部２１は、それぞれ、複数の第４部分１４と接している。

読出部３０は、例えば、第１部分１１に接続されている。読出部３０は、第１部分１１に位置する磁区ＭＤの磁化の向き（磁化情報）を読み出す。書込部４０は、例えば、第２部分１２に接続されている。書込部４０は、第２部分１２の磁化の向きが、書き込む磁化情報と対応する向きとなるように制御し、第２部分１２に磁化情報を書き込む。読出部３０および書込部４０が第１磁性部１０に接続される位置は、図１に表される例に限定されず、適宜変更可能である。読出部３０と第１磁性部１０との間および書込部４０と第１磁性部１０との間に、別の磁性部が設けられ、この磁性部を介して第１磁性部１０への磁化情報の読み書きが行われてもよい。

読出部３０は、例えば、第１非磁性部３１と、第２磁性部３２と、第３電極３３と、を含む。書込部４０は、例えば、第２非磁性部４１と、第３磁性部４２と、第４電極４３と、を含む。第１磁性部１０の磁区ＭＤの磁化の向き、Ｚ方向に沿っている場合、第２磁性部３２の磁化の向きおよび第３磁性部４２の磁化の向きは、例えば、Ｚ方向に沿っている。第２磁性部３２の磁化の向きおよび第３磁性部４２の磁化の向きは、第１磁性部１０に含まれる磁区ＭＤの磁化の向きよりも変化し難い。

第１電極５０は、第１部分１１と電気的に接続されている。第２電極５１は、第２部分１２と電気的に接続されている。第３電極３３、第４電極４３、第１電極５０、および第２電極５１は、制御部６０と電気的に接続されている。制御部６０は、これらの電極間に電流を流すことができる。

第１磁性部１０に記憶された磁化情報を読み出す場合、制御部６０は、例えば、第３電極３３と第１電極５０との間に電流を流す。第１部分１１に位置する磁区ＭＤの磁化の向きが、第２磁性部３２の磁化の向きと同じ（平行な）場合、第３電極３３と第１電極５０との間の電気抵抗値が相対的に小さい。第１部分１１に位置する磁区ＭＤの磁化の向きが、第２磁性部３２の磁化の向きと反対の（反平行な）場合、第３電極３３と第１電極５０との間の電気抵抗値が相対的に大きい。読出部３０は、この電気抵抗値の変化を読み取ることで、第１部分１１の磁化情報を読み出す。

第１磁性部１０に情報を書き込む場合、制御部６０は、例えば、第４電極４３から第２電極５１に向けて電流を流す。電子が第２電極５１から第１磁性部１０に向かって流れる際に、第３磁性部４２の磁化の向きにスピン偏極した電子流が流れる。このスピン偏極した電子流により、第２部分１２の磁化の向きを制御し、磁化情報が書き込まれる。

第１磁性部１０に含まれる磁壁ＤＷを移動させる際、制御部６０は、第１電極５０と５１との間に電流を流す。発明者らは、磁気メモリ１００について、以下のことを発見した。制御部６０によって第１電極５０と第２電極５１との間に電流を流した際に、第１金属部２０と重なる第３部分１３の磁壁ＤＷ（磁区ＭＤ）は、電流の向きに沿って移動する。制御部６０によって第１電極５０と第２電極５１との間に電流を流した際に、第２金属部２１と重なる第４部分１４の磁壁ＤＷ（磁区ＭＤ）は、電流と反対の向きに沿って移動する。

図２は、第１磁性部１０に供給される電流の向きと時間の関係の一例を表すグラフである。
図２において、横軸は時間を表し、縦軸は電流値を表す。図２では、第１電極５０から第２電極５１に流れる電流を正とし、第２電極５１から第１電極５０に流れる電流を負としている。

発明者らは、上述した現象を利用して、磁壁ＤＷを移動させる以下の方法を考案した。

制御部６０は、第１動作および第２動作を行うことで、磁壁ＤＷを移動させる。制御部６０は、時刻ｔ_１からｔ_２までの第１動作において、第１部分１１から第２部分１２に向けて第１電流値ｉ_１の第１電流を流す。第１動作により、第３部分１３の磁壁ＤＷは、第２部分１２に向かって移動する。制御部６０は、時刻ｔ_３からｔ_４までの第２動作において、第２部分１２から第１部分１１に向けて第２電流値ｉ_２の第２電流を流す。第２動作により、第４部分１４の磁壁ＤＷは、第２部分１２に向かって移動する。

第１動作と第２動作の両方において、磁壁ＤＷは、第１部分１１から第２部分１２に向かって移動する。第１動作と第２動作を交互に行うことで、磁壁ＤＷを、第２部分１２に向かって移動させることができる。第１動作の間、第３部分１３を移動した磁壁ＤＷは、第４部分１４には進入しない。第２動作の間、第４部分１４を移動した磁壁ＤＷは、第３部分１３には進入しない。これは、電流が流れる向きに対する磁壁ＤＷの移動方向が、第３部分１３と第４部分１４で異なるためである。

例えば、１つの第３部分１３および１つの第４部分１４に、１つの磁区ＭＤが存在する場合、第１動作と第２動作を１回ずつ行うことで、１ビットの磁化情報を、第２部分１２に向かって移動させることができる。

本実施形態に係る磁気メモリ１００によれば、磁壁ＤＷを移動させるためのパルス信号の長さのばらつきに拘らず、磁壁ＤＷを、第３部分１３と第４部分１４の境界部分で停止させることができる。磁壁ＤＷを第３部分１３と第４部分１４の境界部分で停止させることで、磁壁ＤＷの位置を、より高精度に制御することができる。磁壁ＤＷの位置の制御性が向上することで、意図しない磁区ＭＤに対して磁化情報の読み書きを行ったり、意図しない磁区ＭＤの磁化情報を読み出してしまう動作エラーが生じ難くなる。本実施形態によれば、磁気メモリ１００の動作を安定化させることができる。

読出部３０で第１部分１１に位置する磁区ＭＤの磁化の向きを読み出した後、第１動作および第２動作を行い、読出部３０で、再度、第１部分１１に位置する磁区ＭＤの磁化の向きを読み出す。このようにして、読出部３０によって、第１磁性部１０に記憶された磁化情報が読み出されていく。本実施形態に係る磁気メモリ１００によれば、第１動作および第２動作を行った後に読出し動作を行うことで、異なる磁区ＭＤの磁化情報が読み出される。隣り合う磁区ＭＤの磁化の向きが互いに異なる場合、第１動作および第２動作を行った後に読み出された信号は、第１動作および第２動作を行う前に読みだされた信号と異なりうる。これは、典型的な磁気メモリと異なる。典型的な磁気メモリは、磁壁が電子の流れに沿って移動するためである。

本実施形態に係る磁気メモリでは、第１動作および第２動作を行う前の第１部分１１と第２磁性部３２との間の電気抵抗値が、第１動作および第２動作を行う前の第１部分１１と第２磁性部３２との間の電気抵抗値と異なることが可能である。または、本実施形態に係る磁気メモリでは、第１部分１１と第２部分３２との間に電流を流した際、第１動作および第２動作を行う前の第１部分１１と第２磁性部３２との間の電圧値が、第１動作および第２動作を行う前の第１部分１１と第２磁性部３２との間の電圧値と異なることが可能である。または、本実施形態に係る磁気メモリでは、第１部分１１と第２部分３２との間に電流を流した際、第１動作および第２動作を行う前の第１部分１１と第２磁性部３２との間を流れる電流値が、第１動作および第２動作を行う前の第１部分１１と第２磁性部３２との間を流れる電流値と異なることが可能である。

書き込み動作についても同様である。書込部４０で第２部分１２の磁化の向きを制御した後、第１動作および第２動作を行い、書込部４０で、再度、第２部分１２の磁化の向きを制御する。このようにして、書込部４０によって、第１磁性部１０に磁化情報が書き込まれていく。本実施形態に係る磁気メモリ１００によれば、第１動作および第２動作を行った後に書き込み動作を行うことで、先の書き込み動作で形成された磁区ＭＤと異なる磁化の向きの磁区ＭＤが、第２部分１２に形成されうる。

第１磁性部１０に含まれる複数の磁区ＭＤの１つは、１つのビットデータに対応する。１つの磁区ＭＤのＸ方向における長さは、例えば、６ｎｍ以上、２００ｎｍ以下である。以降では、１ビットに対応する１つの磁区のＸ方向における長さを、ビット長と呼ぶ。

第１磁性部１０のＸ方向における長さは、求められるビット数に応じて、適宜変更することができる。第１磁性部１０のＸ方向における長さが短いと、磁気メモリ１００の記憶容量が小さくなる。第１磁性部１０のＸ方向における長さが長いと、第１磁性部１０の電気抵抗が高くなる。従って、第１磁性部１０のＸ方向における長さは、１００ｎｍ以上、１０μｍ以下であることが望ましい。

磁壁ＤＷは、磁性体の異方性エネルギーＫｕや交換スティフネスＡなどで決定される有限の幅を有する。磁壁ＤＷの幅ｗは、ｗ＝（Ａ／Ｋｕ）^１／２で表される。例えば、Ａ＝１（μｅｒｇ／ｃｍ）、Ｋｕ＝１０^７（ｅｒｇ／ｃｍ^３）である場合、幅ｗは、おおよそ３ｎｍである。

ビット長は、磁壁ＤＷの幅の２倍以上であることが望ましい。より望ましくは、ビット長は、１５ｎｍ以上である。ビット長を１５ｎｍ以上とすることで、隣接する磁壁ＤＷ同士の間の相互作用による、熱的な不安定化を抑制することができる。

磁壁ＤＷの密度を向上させるためには、第１磁性部１０の磁化の向きは、Ｘ方向と交差する方向（例えばＺ方向）に沿うことが望ましい。磁化の向きがＺ方向に沿う場合、磁化の向きがＸ方向に沿う場合に比べて、反磁界が大きくなるため、第１磁性部１０の磁気異方性が大きいことが望ましい。

第１磁性部１０の磁気異方性を大きくするためには、第１磁性部１０が一軸磁気異方性の大きい材料を含むことが望ましい。一軸磁気異方性が大きい材料は、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、クロム（Ｃｒ）よりなる群から選択された少なくとも一つの元素と、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）よりなる群から選択された少なくとも一つの元素と、の合金である。一軸磁気異方性の大きさは、第１磁性部１０を構成する磁性材料の組成や、熱処理による結晶規則性などを制御することでも、調整できる。

磁性材料として、ｈｃｐ構造（最密六方構造）の結晶構造を有する磁性材料を用いることもできる。このような磁性材料は、例えば、コバルト（Ｃｏ）を主成分とする金属である。または、他のｈｃｐ構造を有する磁性金属を用いることもできる。

第１磁性部１０は、例えば、基板表面に対して垂直方向に延在するように設けられる。この場合、第１磁性部１０の磁化の向きを基板表面と平行に向けるためには、第１磁性部１０は、Ｃｏ、ＣｏＰｔ、ＣｏＣｒＰｔなどの磁性材料を含むことが望ましい。ＣｏＰｔおよびＣｏＣｒＰｔは、合金であってもよい。これらの磁性材料は、ｈｃｐ構造のｃ軸が膜面内にある金属結晶である。

第１磁性部１０は、基板表面と平行に延在するように設けられてもよい。この場合、第１磁性部１０において、ｈｃｐ構造のｃ軸が膜面垂直方向に向いている、Ｃｏ、ＣｏＰｔ、またはＦｅＰｔを含む。または、第１磁性部１０は、ＣｏとＮｉとの積層膜、またはＴｂＦｅ、などを含んでいてもよい。ＣｏＰｔは合金であってもよい。ＴｂＦｅの場合、Ｔｂが２０原子％以上４０原子％以下である場合には、ＴｂＦｅは垂直異方性を示す。これらの材料は、第１磁性部１０の磁化の向きを基板表面に対して垂直に向けるために好適である。

その他、第１磁性部１０の磁性材料には、希土類元素と鉄族遷移元素との合金で、細線方向に対して垂直の磁気異方性を示す材料を用いることもできる。具体的には、ＧｄＦｅ、ＧｄＣｏ、ＧｄＦｅＣｏ、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＧｄＴｂＦｅ、ＧｄＴｂＣｏ、ＤｙＦｅ、ＤｙＣｏ、またはＤｙＦｅＣｏなどを用いることができる。

第１磁性部１０に用いられる磁性材料には、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｇ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂ、またはＨなどの非磁性元素を添加して、磁気特性や、結晶性、機械特性、化学的特性などの各種物性を調整してもよい。

第１非磁性部３１および第２非磁性部４１には、非磁性の金属材料、または非磁性の絶縁材料を用いることができる。非磁性の金属材料として、Ａｕ、Ｃｕ、Ｃｒ、Ｚｎ、Ｇａ、Ｎｂ、Ｍｏ、Ｒｕ、Ｐｄ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｐｔ、またはＢｉを用いることができる。または、これらの金属材料の少なくともいずれかを含む合金を用いることができる。

読出部３０および書込部４０における磁気抵抗効果を大きくするためには、第１非磁性部３１および第２非磁性部４１を、トンネルバリア層として機能させることが効果的である。この場合、第１非磁性部３１および第２非磁性部４１には、Ａｌ_２Ｏ_３、ＳｉＯ_２、ＭｇＯ、ＡｌＮ、Ｂｉ_２Ｏ_３、ＭｇＦ_２、ＣａＦ_２、ＳｒＴｉＯ_３、ＡｌＬａＯ_３、Ａｌ−Ｎ−Ｏ、Ｓｉ−Ｎ−Ｏ、非磁性半導体などを用いることができる。非磁性半導体としては、ＺｎＯ、ＩｎＭｎ、ＧａＮ、ＧａＡｓ、ＴｉＯ２、Ｚｎ、Ｔｅ、またはそれらに遷移金属がドープされたものを用いることができる。

上述した化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。

第１磁性部１０と第２磁性部３２との間の静磁結合および第１磁性部１０と第３磁性部４２との間の静磁結合は、小さいことが望ましい。加えて、第１非磁性部３１の厚さおよび第２非磁性部４１の厚さは、それぞれ、第１非磁性部３１におけるスピン拡散長および第２非磁性部４１におけるスピン拡散長よりも厚いことが望ましい。このため、第１非磁性部３１の厚さおよび第２非磁性部４１の厚さは、例えば、０．２ｎｍ以上２０ｎｍ以下であることが望ましい。

第１非磁性部３１および第２非磁性部４１が絶縁材料を含む場合、第１非磁性部３１の厚さおよび第２非磁性部４１の厚さは、０．２ｎｍ以上５ｎｍ以下であることが望ましい。第１非磁性部３１および第２非磁性部４１が絶縁層である場合、それぞれの層の内部にピンホールが存在してもよい。

第３電極３３、第４電極４３、第１電極５０、および第２電極５１には、アルミニウムまたは銅などの金属を用いることができる。

第２磁性部３２と第３電極３３との間および第３磁性部４２と第４電極４３との間には、反強磁性部が設けられていてもよい。反強磁性部には、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｐｄ−Ｍｎ、Ｐｄ−Ｐｔ−Ｍｎ、Ｉｒ−Ｍｎ、Ｐｔ−Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ_２Ｏ_３、または磁性半導体などの反強磁性材料を用いることができる。

発明者らは、第１磁性部１０がＦｅまたはＣｏなどの３ｄ遷移金属元素を含む場合について、シミュレーションを行った。この結果、以下のことを発見した。第１金属部２０が、ＨｆおよびＴａの少なくともいずれかを含み、第２金属部２１が、ＷおよびＰｔの少なくともいずれかを含む場合に、上述した第１動作および第２動作により、第１磁性部１０の磁壁ＤＷを第２部分１２に向けて移動させることができた。

発明者らは、この現象について、Dzyaloshinskii-Moriya Interaction（ＤＭＩ）が関係している可能性があると考えている。この考察に基づけば、第１金属部２０のＤＭＩの係数Ｄの符号が正および負の一方で、第２金属部２１のＤＭＩの係数Ｄの符号が正および負の他方である場合、第１動作および第２動作により、第１磁性部１０の磁壁ＤＷを第２部分１２に向けて移動させることができる。図１および図２に表される例では、第１金属部２０の係数Ｄの符号は負であり、第２金属部２１の係数Ｄの符号は正であると考えられる。

係数Ｄが影響している場合、第１金属部２０は、以下の第１金属材料から構成され、第２金属部２１は、以下の第２金属材料から構成されていてもよい。第１金属材料は、Ａｕ、Ｉｒ、Ａｌ、Ｐｂ、Ｔａ、Ｗ、およびＨｆからなる群から選択される少なくとも１つの材料である。第２金属材料は、Ｐｔ、Ｐｄ、およびＲｈからなる群から選択される少なくとも１つの材料である。第１金属材料および第２金属材料は、非磁性であることが望ましい。

または、第１金属部２０および第２金属部２１は、Ａｕ、Ｉｒ、Ａｌ、Ｐｂ、Ｔａ、Ｗ、およびＨｆからなる群から選択される少なくとも１つの材料を含み、第１金属部２０のみ、Ｂ、Ｎ、Ｃｕ、Ｔｂ、Ａｇ、Ａｕ、Ｉｒ、Ａｌ、Ｗ、Ｔａ、Ｔｂ、Ｈｆ、Ｐｔ、Ｒｈ、ＰｂおよびＰｄからなる群から選択される少なくとも１つの材料をさらに含んでいてもよい。

または、第１金属部２０および第２金属部２１は、Ａｕ、Ｉｒ、Ａｌ、Ｗ、Ｔａ、Ｈｆ、Ｐｔ、Ｐｄ、Ｐｂ、およびＲｈからなる群から選択される少なくとも１つの材料を含み、第２金属部２１のみ、Ｂ、Ｎ、Ｃｕ、Ｔｂ、Ａｇ、Ａｕ、Ｉｒ、Ａｌ、Ｗ、Ｔａ、Ｔｂ、Ｈｆ、Ｐｔ、Ｒｈ、Ｐｂ、およびＰｄからなる群から選択される少なくとも１つの材料をさらに含んでいてもよい。

図３は、第１実施形態の第１変形例に係る磁気メモリ１１０の一例を表す断面図である。
磁気メモリ１１０は、例えば、第２金属部２１に代えて絶縁部２２が設けられている点で、磁気メモリ１００と異なる。

絶縁部２２は、Ｘ方向において、複数設けられている。Ｚ方向において、複数の絶縁部２２は、それぞれ、複数の第４部分１４と重なっている。複数の第１金属部２０と複数の絶縁部２２は、Ｘ方向において交互に設けられている。

本変形例に係る磁気メモリ１１０においても、磁気メモリ１００と同様に、制御部６０が第１動作および第２動作を行うことで、磁壁ＤＷを移動させることができる。具体的には、制御部６０の第１動作によって、第３部分１３の磁壁ＤＷは、第１部分１１から第２部分１２に向けて移動する。制御部６０の第２動作によって、第４部分１４の磁壁ＤＷは、第１部分１１から第２部分１２に向けて移動する。このため、本変形例によれば、磁気メモリ１１０の動作を安定化させることができる。
とができる。

図４は、第１実施形態の第２変形例に係る磁気メモリ１２０の一例を表す断面図である。
磁気メモリ１２０は、複数の第１金属部２０に代えて、金属層２３が設けられている点で、磁気メモリ１００と異なる。

複数の第２金属部２１は、例えば、Ｚ方向において、第１磁性部１０と金属層２３との間に設けられている。金属層２３は、複数の金属部２３ａを含む。Ｚ方向において、複数の金属部２３ａは、それぞれ、複数の第４部分１４と重なっている。複数の第１金属部２０と複数の金属部２３ａは、Ｘ方向において交互に設けられている。金属層２３は、第２金属部２１と同様の金属材料から構成される。

本変形例に係る磁気メモリ１２０によっても、磁気メモリ１００と同様の効果を得ることができる。

本変形例は、図４に表される例に限定されない。複数の第１金属部２０に代えて金属層２３を設けるのではなく、複数の第２金属部２１に代えて金属層を設けてもよい。磁気メモリ１１０において、本変形例のように、複数の絶縁部２２に代えて絶縁層を設けることもできる。

以上で説明した第１実施形態について、図１に表される磁気メモリ１００では、複数の第１金属部２０と複数の第２金属部２１が、第１磁性部１０に対して同じ側に設けられていた。しかし、複数の第１金属部２０と複数の第２金属部２１は、第１磁性部１０に対して、互いに反対側に設けられていてもよい。第１磁性部１０のＺ方向における位置は、第１金属部２０のＺ方向における位置と、第２金属部２１のＺ方向における位置と、の間にあってもよい。

または、複数の第１金属部２０の一部が、Ｚ方向において第１磁性部１０の一方の側に設けられ、複数の第１金属部２０の他の一部が、Ｚ方向において第１磁性部１０の他方の側に設けられていてもよい。あるいは、複数の第１金属部２０の一部が、Ｚ方向において、複数の第３部分１３の一部とそれぞれ重なり、複数の第１金属部２０の他の一部が、Ｙ方向において、複数の第３部分１３の他の一部とそれぞれ重なっていてもよい。複数の第２金属部２１についても同様である。

図３に表される磁気メモリ１１０も同様である。複数の第１金属部２０と複数の絶縁部２２が、第１磁性部１０に対して、互いに反対側に設けられていてもよい。複数の絶縁部２２の一部が、Ｚ方向において第１磁性部１０の一方の側に設けられ、複数の絶縁部２２の他の一部が、Ｚ方向において第１磁性部１０の他方の側に設けられていてもよい。

図５は、第２実施形態に係る磁気メモリ２００の一例を表す断面図である。
図６は、第２実施形態に係る磁気メモリ２００の第１磁性部１０を拡大した断面図である。
図７（ａ）〜図７（ｃ）は、第２実施形態に係る磁気メモリ２００の第１磁性部１０の一例を表す斜視図である。

磁気メモリ２００は、例えば、第１磁性部１０の形状について、磁気メモリ１００と差異を有する。

図５に表されるように、磁気メモリ２００において、第１磁性部１０は、複数の第１領域１０ａと、複数の第２領域１０ｂと、を含む。第１領域１０ａのＺ方向における長さは、第２領域１０ｂのＺ方向における長さよりも長い。さらに、第１領域１０ａのＹ方向における長さが、第２領域１０ｂのＹ方向における長さよりも長くてもよい。

複数の第１領域１０ａと複数の第２領域１０ｂは、Ｘ方向において、交互に設けられている。それぞれの第３部分１３は、１つの第１領域１０ａと、１つの第２領域１０ｂと、を含む。それぞれの第４部分１４は、１つの第１領域１０ａと、１つの第２領域１０ｂと、を含む。

それぞれの第１金属部２０は、Ｚ方向において、１つの第１領域１０ａおよび１つの第２領域１０ｂと重なっている。それぞれの第２金属部２１は、Ｚ方向において、１つの第１領域１０ａおよび１つの第２領域１０ｂと重なっている。第１金属部２０と第２金属部２１との間の境界のＸ方向における位置は、第１領域１０ａのＸ方向における位置と、第２領域１０ｂのＸ方向における位置と、の間にある。

磁壁ＤＷが第２領域１０ｂに存在する場合の静磁エネルギーは、磁壁ＤＷが第１領域１０ａに存在する場合の静磁エネルギーよりも小さい。このため、磁壁ＤＷが第２領域１０ｂ以外に存在する場合、電流が無くとも、磁壁ＤＷは第２領域１０ｂに移動しうる。

磁壁ＤＷが第２領域１０ｂに移動し易くするためには、図６に表されるように、線分ＬのＸ方向に対する傾きθは、４度以上３０度以下であることが望ましい。線分Ｌは、第１領域１０ａの外縁Ｅ１と、第２領域１０ｂの外縁Ｅ２と、を結んだものである。

図７（ａ）〜図７（ｃ）に表されるように、複数の第１領域１０ａおよび複数の第２領域１０ｂを含む第１磁性部１０は、様々な形状を採りうる。

図７（ａ）に表される例では、第１領域１０ａのＹ方向における長さＬ１は、第２領域１０ｂのＹ方向における長さＬ２と同じである。長さＬ１は、第１領域１０ａのＺ方向における長さＬ３より短く、第２領域１０ｂのＺ方向における長さＬ４より短い。長さＬ２は、長さＬ３より短く、長さＬ４より短い。

図７（ｂ）に表される例では、長さＬ１は長さＬ４とほぼ同じであり、長さＬ２は長さＬ４とほぼ同じである。長さＬ１が長さＬ３とほぼ同じであり、長さＬ２が長さＬ３とほぼ同じであってもよい。または、長さＬ１が長さＬ４より長く、長さＬ２が長さＬ４より長くてもよい。

図７（ｃ）に表される例では、長さＬ１は長さＬ２より長く、長さＬ３は長さＬ４より長い。例えば、長さＬ１は長さＬ３と同じであり、長さＬ２は長さＬ４と同じである。

図８（ａ）〜図８（ｃ）、図９（ａ）、および図９（ｂ）は、第２実施形態に係る磁気メモリ２００の動作の一例を表す断面図である。
図１０は、第１磁性部１０に供給される電流の向きと時間の関係の一例を表すグラフである。

図１０において、横軸は時間を表し、縦軸は電流値を表す。図１０では、第１電極５０から第２電極５１に流れる電流を正とし、第２電極５１から第１電極５０に流れる電流を負としている。

図８（ａ）は、図１０に表される時刻ｔ０と時刻ｔ_１との間の状態を表す。第１磁性部１０に電流が供給されていないとき、磁壁ＤＷは、第２領域１０ｂに存在する。

時刻ｔ_１と時刻ｔ_２の間で、制御部６０によって第１動作が行われる。図８（ｂ）は、図１０に表される時刻ｔ_２の状態を表す。第１動作では、例えば、図面の右方向に向かって第１電流が第１磁性部１０に供給される。第１動作が行われると、第３部分１３の磁壁ＤＷが、電流の流れに沿って移動する。第３部分１３の磁壁ＤＷは、第３部分１３と第４部分１４との間の境界部分へ、第２部分１２に向けて移動する。

時刻ｔ_２と時刻ｔ_３の間で、制御部６０によって第３動作が行われる。換言すると、制御部６０は、第１動作と第２動作の間に、第３動作を行う。制御部６０は、第３動作において、第１電極５０と第２電極５１との間に供給されていた第１電流を停止させる。図８（ｃ）は、図１０に表される時刻ｔ_３の状態を表す。時刻ｔ_２と時刻ｔ_３の間に、第３部分１３と第４部分１４との間の境界に存在していた磁壁ＤＷは、電流が供給されていない状態において、エネルギー的に安定な第２領域１０ｂに移動する。

時刻ｔ_３と時刻ｔ_４の間で、制御部６０によって第２動作が行われる。図９（ａ）は、図１０に表される時刻ｔ_４の状態を表す。第２動作では、図面左方向に向かって第２電流が供給される。第２動作が行われると、第４部分１４の磁壁ＤＷが、電流の流れと逆に移動する。第４部分１４の磁壁ＤＷは、第３部分１３と第４部分１４との間の境界部分へ、第２部分１２に向けて移動する。

時刻ｔ_４と時刻ｔ_５の間で、制御部６０によって第３動作が行われる。図９（ｂ）は、図１０に表される時刻ｔ_５の状態を表す。時刻ｔ_４と時刻ｔ_５の間に、第３部分１３と第４部分１４との間の境界に存在していた磁壁ＤＷは、電流が供給されていない状態において、エネルギー的に安定な第２領域１０ｂに移動する。

制御部６０は、第３動作において、第１部分１１または第２部分１２に向けて、電流を流してもよい。第３動作における第３電流の電流値の絶対値は、第１動作における第１電流値ｉ_１の絶対値より小さく、第２動作における第２電流値ｉ_２の絶対値よりも小さく設定される。より具体的には、第３電流の電流値の絶対値は、磁壁ＤＷが、第３部分１３と第４部分１４との間の境界から第２領域１０ｂに移動可能な範囲に、設定される。

磁壁ＤＷが第３部分１３と第４部分１４との間にある状態で電流を流すと、磁壁ＤＷの移動の向きが安定しない可能性がある。本実施形態に係る磁気メモリ２００では、磁壁ＤＷを電流によって移動させた後、磁壁ＤＷが、第３部分１３と第４部分１４との間の境界から、第４部分１４に移動する。このため、第１磁性部１０に電流を流した際の、磁壁ＤＷの移動の向きを安定させることができる。

上述した例では、Ｚ方向における長さが異なる第１領域１０ａおよび第２領域１０ｂを設けることで、磁壁ＤＷがエネルギー的に安定な位置を形成した。しかし、本実施形態は、この例に限定されない。例えば、第３部分１３の一部および第４部分１４の一部に、磁性材料以外の元素を添加し、磁気特性を調整することで、磁壁ＤＷがエネルギー的に安定な位置を形成してもよい。あるいは、第３部分１３の一部および第４部分１４の一部に電界を加え、磁壁ＤＷがエネルギー的に安定な位置を形成してもよい。

図１１は、第３実施形態に係る磁気メモリ３００の一部の一例を表す斜視図である。
図１２は、第３実施形態に係る磁気メモリ３００の一部の一例を表す断面図である。

図１１および図１２に表されるように、磁気メモリ３００は、第１磁性部１０と、第１金属部２０と、第２金属部２１と、読出部３０と、書込部４０と、第１電極５０と、第２電極５１と、磁性部５２と、磁性部５３と、制御部６０と、絶縁層７０と、絶縁層７１と、を含む。

第１磁性部１０は、例えば、磁気メモリ３００が形成される基板の表面に対して垂直な方向に延在している。第１磁性部１０は、筒状である。第１磁性部１０は、第２実施形態に係る磁気メモリ２００と同様に、第１部分１１と、第２部分１２と、複数の第３部分１３と、複数の第４部分１４と、複数の第１領域１０ａと、複数の第２領域１０ｂと、を含む。

第１部分１１には、例えば、磁性部５２の一端が接続されている。磁性部５２の他端には、第１電極５０が電気的に接続されている。読出部３０は、磁性部５２に接続されている。読出部３０は、例えば、第１電極５０と第１部分１１との間の電流経路上において、磁性部５２に接続されている。

第２部分１２には、例えば、磁性部５３の一端が接続されている。磁性部５３の他端には、第２電極５１が電気的に接続されている。書込部４０は、磁性部５３に接続されている。書込部４０は、例えば、第２電極５１と第２部分１２との間の電流経路上において、磁性部５３に接続されている。

第１磁性部１０、磁性部５２、および磁性部５３は、第１磁性部１０と磁性部５２との間および第１磁性部１０と磁性部５３との間で磁区が移動できるように設けられている。

第１領域１０ａの厚さは、例えば、第２領域１０ｂの厚さと同じである。第１領域１０ａの外径は、第２領域１０ｂの外径よりも大きい。このため、第１領域１０ａのＸ方向における長さおよびＹ方向における長さは、それぞれ、第２領域１０ｂのＸ方向における長さおよびＹ方向における長さよりも長い。

絶縁層７０は、Ｚ方向において、複数設けられている。絶縁層７１は、Ｚ方向において、複数設けられている。複数の絶縁層７０と複数の絶縁層７１は、Ｚ方向において交互に設けられている。

複数の第１金属部２０は、Ｘ方向およびＹ方向に沿って、それぞれ、複数の第３部分１３の周りに設けられている。複数の絶縁層７０は、Ｘ方向およびＹ方向に沿って、それぞれ、複数の第１金属部２０の周りに設けられている。それぞれの絶縁層７０は、Ｘ方向およびＹ方向に沿って、１つの第１領域１０ａおよび１つの第２領域１０ｂの周りに設けられている。

複数の第２金属部２１は、Ｘ方向およびＹ方向に沿って、それぞれ、複数の第４部分１４の周りに設けられている。複数の絶縁層７１は、Ｘ方向およびＹ方向に沿って、それぞれ、複数の第２金属部２１の周りに設けられている。それぞれの絶縁層７１は、Ｘ方向およびＹ方向に沿って、１つの第１領域１０ａおよび１つの第２領域１０ｂの周りに設けられている。

絶縁層７０および絶縁層７１は、ＳｉＯ_２などの絶縁材料を含む。さらに、絶縁層７０は、絶縁層７１と異なる材料を含む。例えば、絶縁層７０は、Ｐｄを含み、絶縁層７１は、Ｐｄを含まない。例えば、第１金属部２０は、Ｐｄを含み、第２金属部２１は、Ｐｄを含んでいない。または、絶縁層７０および絶縁層７１は、Ｐｄを含み、絶縁層７０におけるＰｄの濃度が、絶縁層７１におけるＰｄの濃度より高くてもよい。第１金属部２０および第２金属部２１は、Ｐｄを含み、第１金属部２０におけるＰｄの濃度が、第２金属部２１におけるＰｄの濃度より高くてもよい。

磁気メモリ３００における動作は、磁気メモリ２００における動作と同様である。制御部６０の第１動作によって、第３部分１３の第２領域１０ｂの磁壁ＤＷが、第３部分１３と第４部分１４との境界に移動する。磁壁ＤＷが、エネルギー的に安定な、第４部分１４の第２領域１０ｂに移動する。制御部６０の第２動作によって、第４部分１４の第２領域１０ｂの磁壁ＤＷが、第３部分１３と第４部分１４との境界に移動する。磁壁ＤＷが、エネルギー的に安定な、第３部分１３の第２領域１０ｂに移動する。

本実施形態においても、第２実施形態と同様に、磁気メモリ３００の動作をより安定化させることができる。

図１３（ａ）〜図１３（ｄ）は、第３実施形態に係る磁気メモリ３００の製造方法の一例を表す断面図である。ここでは、第１磁性部１０、第１金属部２０、第２金属部２１、絶縁層７０、および絶縁層７１の形成方法について、説明する。第１電極５０、第２電極５１、磁性部５２、磁性部５３、読出部３０、および書込部４０の形成については、公知の技術から適宜選択することができる。

図１３（ａ）に表されるように、不図示の基板の上に、複数の絶縁層７０および複数の絶縁層７１を交互に形成し、積層体ＳＢを形成する。絶縁層７０および絶縁層７１は、絶縁材料としてＳｉＯ_２を用いて形成され、絶縁層７０の形成時のみ、Ｐｄが添加される。

図１３（ｂ）に表されるように、積層体ＳＢに、開口ＯＰ１を形成する。開口ＯＰ１は、径が大きい部分と、径が小さい部分と、がＺ方向において交互に並ぶように、形成される。開口ＯＰ１は、それぞれの絶縁層７０において、１つの径が大きい部分と、１つの径が小さい部分と、を有する。開口ＯＰ１は、それぞれの絶縁層７１において、１つの径が大きい部分と、１つの径が小さい部分と、を有する。

図１３（ｃ）に表されるように、開口ＯＰ１の内壁に、金属層２０ａを形成する。金属層２０ａは、Ａｕ、Ｉｒ、Ａｌ、Ｐｂ、Ｔａ、Ｗ、およびＨｆからなる群から選択される少なくとも１つの非磁性金属材料を含む。金属層２０ａは、開口ＯＰ１の各部において、ほぼ一様な厚みを有する。

熱処理を行うことで、複数の絶縁層７０からＰｄが金属層２０ａに拡散する。この結果、金属層２０ａにおいて、Ｐｄを含む複数の部分が、Ｚ方向に離間して形成される。Ｐｄが拡散した部分は、図１２に表される第１金属部２０に対応する。

開口ＯＰ１内部に磁性部を形成し、開口ＯＰ１を埋め込む。図１４（ｄ）に表されるように、この磁性部に、開口ＯＰ２を形成し、筒状の第１磁性部１０を形成する。開口ＯＰ２内部には、さらに絶縁層が形成されてもよい。

図１４は、第３実施形態の第１変形例に係る磁気メモリ３１０の一例を表す断面図である。
磁気メモリ３１０において、第１磁性部１０は、Ｘ方向およびＹ方向に沿って、金属層２５の周りに設けられている。第１磁性部１０および金属層２５は、筒状である。

磁気メモリ３００と同様に、絶縁層７０は、Ｘ方向およびＹ方向に沿って、１つの第１領域１０ａおよび１つの第２領域１０ｂの周りに設けられている。絶縁層７１は、Ｘ方向およびＹ方向に沿って、１つの第１領域１０ａおよび１つの第２領域１０ｂの周りに設けられている。

第１磁性部１０と絶縁層７０との間および第１磁性部１０と絶縁層７１との間に相互作用が存在する場合、制御部６０で第１動作および第２動作を交互に行うことで、磁気メモリ３００同様に、磁壁ＤＷを一方向に移動させることができる。

図１５は、第３実施形態の第２変形例に係る磁気メモリ３２０の一部の一例を表す断面図である。
磁気メモリ３２０において、複数の第１金属部２０は、Ｘ方向およびＹ方向に沿って、それぞれ、複数の第３部分１３の周りに設けられている。Ｘ方向およびＹ方向に沿って、複数の第１金属部２０および複数の第４部分１４の周りには、絶縁層７２が設けられている。換言すると、第３部分１３と絶縁層７２との間にのみ第１金属部２０が設けられ、第４部分１４と絶縁層７２との間には第１金属部２０が設けられていない。

本変形例に係る磁気メモリ３２０においても、第３部分１３および第４部分１４のそれぞれは、１つの第１領域１０ａおよび１つの第２領域１０ｂを含む。制御部６０によって、第１動作および第２動作を交互に行うことで、磁壁ＤＷを一方向に移動させることができる。

図１６（ａ）〜図１６（ｄ）は、第３実施形態の第２変形例に係る磁気メモリ３２０の製造方法の一例を表す断面図である。

不図示の基板上に絶縁層７２を形成する。図１６（ａ）に表されるように、絶縁層７２に開口ＯＰ１を形成する。開口ＯＰ１は、Ｚ方向に延びている。開口ＯＰ１は、径が大きい部分Ｐ１と径が小さい部分Ｐ２とを交互に有する。

図１６（ｂ）に表されるように、開口ＯＰ１の内部に金属層２０ａを形成する。金属層２０ａに、開口ＯＰ２を形成する。開口ＯＰ２は、Ｚ方向に延びている。開口ＯＰ２は、径が大きい部分Ｐ３と径が小さい部分Ｐ４とが交互に形成されるように、形成される。このとき、部分Ｐ１および部分Ｐ２の位置が、部分Ｐ３および部分Ｐ４の位置とずれるように、開口ＯＰ２を形成する。複数の部分Ｐ４の一部では、金属層２０ａが除去され、絶縁層７２が露出する。この結果、図１６（ｃ）に表されるように、開口ＯＰ２の内壁の一部にのみ、第１金属部２０が形成される。なお、図１６（ｃ）において、破線は、絶縁層７２が金属層２０ａだった場合の、エッチング後の表面の位置を示している。

開口ＯＰ２の内壁に沿って第１磁性部１０を形成する。部分Ｐ１および部分Ｐ３における第１磁性部１０の幅は、部分Ｐ２および部分Ｐ４における第１磁性部１０の幅よりも広い。従って、図１６（ｄ）に表されるように、複数の第１領域１０ａおよび複数の第２領域１０ｂを含む第１磁性部１０が形成される。

図１７は、第４実施形態に係る磁気メモリアレイ４００の一例を表すブロック図である。
図１８は、第４実施形態に係る磁気メモリアレイ４００の一部の一例を表す斜視図である。
図１９は、第４実施形態に係る磁気メモリアレイ４００を含むメモリチップの一例を表す斜視図である。

磁気メモリアレイ４００は、第１実施形態〜第３実施形態のいずれかに係る磁気メモリＲ１を複数含む。磁気メモリアレイ４００は、複数のスイッチング素子Ｔをさらに含む。スイッチング素子Ｔは、例えば、トランジスタである。１つの磁気メモリＲ１と１つのスイッチング素子Ｔを含むメモリトラックが、ｍ行ｎ列のマトリクス状に配列され、メモリアレイＭＡが構成されている。

図１８は、メモリアレイの一部である４行４列のメモリトラックが表されている。
第ｉ（１≦ｉ≦ｍ）行のｎ個の磁気メモリＲ１は、それぞれ、隣り合う磁気メモリＲ１と接続されている。磁気メモリＲ１同士の間は、磁性部５２および磁性部５３によって接続され、磁性細線ＭＬが構成されている。複数の磁気メモリＲ１同士が、磁性部５２および磁性部５３によって接続され、磁性細線ＭＬが構成されている場合、それぞれの磁気メモリＲ１は、第１電極５０および５１を含んでいなくてもよい。磁性細線ＭＬの一端に第１電極５０が設けられ、他端に第２電極５１が設けられていればよい。

図１８に表される例に限らず、第１磁性部１０は、後述する周辺回路に直接接続されていてもよい。

図１７に表されるように、メモリアレイＭＡには、各行に設けられたワード線ＷＬ（１）〜ＷＬ（ｍ）と、各列に設けられたビット線ＢＬ（１）〜ＢＬ（ｎ）と、が設けられている。複数のワード線ＷＬは、互いに平行に並べられている。複数のビット線ＢＬは、互いに平行に並べられている。図１８に表されるように、第１磁性部１０の延在方向であるＺ方向から見た場合、複数のビット線ＢＬは、複数のワード線ＷＬと交わる方向に延在している。

各メモリトラックのスイッチング素子Ｔのゲートは、対応する行のワード線ＷＬに接続されている。スイッチング素子Ｔの一端は、同じメモリトラック内の磁気メモリＲ１の読出部３０の一端に接続されている。スイッチング素子Ｔの他端は、接地されている。メモリトラック内の磁気メモリＲ１の読出部３０の他端は、各メモリトラックに対応するビット線ＢＬに接続される。

図１７に表されるように、ワード線ＷＬ（１）〜ＷＬ（ｍ）および磁性細線ＭＬ（１）〜ＭＬ（ｍ）は、各配線を選択するデコーダ、駆動回路４１０Ａ、および駆動回路４１０Ｂに接続されている。駆動回路４１０Ａおよび駆動回路４１０Ｂは、書き込み回路等を含む。

ビット線ＢＬ（１）〜ＢＬ（ｎ）は、各配線を選択するデコーダ、駆動回路４２０Ａ、および駆動回路４２０Ｂに接続されている。駆動回路４２０Ａおよび駆動回路４２０Ｂは、読み出し回路等を含む。

図１７および図１８は、磁気メモリＲ１の書込部４０が省略されている。書込部４０の一端は、不図示の書き込み選択用のスイッチング素子に接続されている。書込部４０の他端は、不図示の電流源に接続されている。書き込み用のスイッチング素子と、読み出し用のスイッチング素子は、共通であってもよい。

または、複数のメモリトラックに対して１つの読出部３０および１つの書込部４０を設けてもよい。この場合は、集積度を高めることができる。各メモリトラックに１つの読出部３０および１つの書込部４０を設けた場合は、データの転送速度を高めることができる。

本実施形態に係る磁気メモリアレイ４００における磁壁の移動について説明する。外部から入力されたアドレス信号を駆動回路４１０Ａ、４１０Ｂ、４２０Ａ、４２０Ｂ内のデコーダがデコードする。デコードされたアドレスに対応する磁性細線ＭＬが選択される。選択された磁性細線ＭＬに対して、第１動作と第２動作が行われ、磁壁の移動が行われる。

このような方法によると、メモリアレイＭＡの同一行に属し、磁性細線ＭＬ（ｉ）を成す磁性細線ＭＬ（ｉ）に含まれる複数の磁気メモリＲ１において、同時に磁壁を移動させることができる。すなわち、データを移動させることができる。このように、磁気メモリＲ１同士を接続した場合、データの移動を１つの制御部により一括して行うことができる。このため、メモリアレイＭＡ全体の電力消費を抑制することができる。磁壁が移動する方向は、電子の流れる方向と同じ（電流の流れる方向と逆）である。

メモリトラックへの書き込み時は、外部から入力されたアドレス信号を駆動回路４１０Ａ、４１０Ｂ、４２０Ａ、４２０Ｂ内のデコーダがデコードする。デコードされたアドレスに応じたワード線ＷＬが選択される。これにより、対応するスイッチング素子Ｔがターンオンする。ビット線ＢＬに電流を流すことにより、書き込みが行われる。あるいは、対象の磁性細線ＭＬのデータを移動させた後、書き込みを行う。例えば、磁壁の１ビットに対応する距離の移動と１ビットのデータ書き込みを交互に行うことにより、連続データを高速に書き込むことが可能である。

メモリトラックに保存されたデータの読み出し時は、部から入力されたアドレス信号を駆動回路４１０Ａ、４１０Ｂ、４２０Ａ、４２０Ｂ内のデコーダがデコードする。デコードされたアドレスに応じた磁性細線ＭＬが選択される。メモリトラック内に磁化方向として保存されたビット列のうち、読み出したいビットが読み出し部に位置に来るようにデータのシフト移動を上述した方法で行う。

ワード線ＷＬを選択し、スイッチング素子Ｔをターンオンする。ビット線ＢＬに電流を流すことにより、読み出しを行う。例えば、１ビットに対応する距離の磁壁の移動と１ビットデータ読み出しを交互に連続して行うことにより、連続データを高速に読み出すことが可能である。読み出し電流は、書き込み電流よりも小さければ、読み出し電流の向きは、正であっても負であってもよい。これは、読み出し時に、保存された磁化の方向を反転させないためである。

図１９に、メモリチップ５００の一例を表す斜視図である。
メモリチップ５００は、複数の磁気メモリアレイ４００を含む。複数の磁気メモリアレイ４００をチップ上に設けてメモリチップを構成することで、動作がより安定なメモリチップを実現することが可能となる。

実施形態は、以下の構成を含んでも良い。
（構成１）
第１部分および第２部分を含む第１磁性部であって、第１磁区および第２磁区を含み、前記第１磁区と前記第２磁区とを結ぶ方向は、前記第１部分と前記第２部分とを結ぶ第１方向に沿う、第１磁性部と、
前記第１部分および前記第２部分と電気的に接続され、第１動作および第２動作を行う制御部であって、前記制御部は前記第１動作において前記第１部分から前記第２部分に向かう第１電流を前記第１磁性部に供給して前記第１部分から前記第２部分に向かって前記第１磁区および前記第２磁区を移動させ、前記制御部は前記第２動作において前記第２部分から前記第１部分に向かう第２電流を前記第１磁性部に供給して前記前記第１部分から前記第２部分に向かって前記第１磁区および前記第２磁区を移動させる前記制御部と、
を備えた磁気素子。

（構成２）
第１部分および第２部分を含む第１磁性部であって、第１磁区および第２磁区を含み、前記第１磁区と前記第２磁区とを結ぶ方向は、前記第１部分と前記第２部分とを結ぶ第１方向に沿う、筒状の第１磁性部と、
第２方向および第３方向に沿って前記第１磁性部の周りに設けられた複数の第１絶縁層であって、前記第２方向は前記第１方向と交差し、前記第３方向は前記第１方向および前記第２方向と交差する複数の第１絶縁層と、
前記第２方向および前記第３方向に沿って前記第１磁性部の周りに設けられた複数の第２絶縁層であって、前記複数の第１絶縁層と前記複数の第２絶縁層は前記第１方向において交互に設けられた複数の第２絶縁層と、
前記第１部分および前記第２部分と電気的に接続され、第１動作および第２動作を行う制御部であって、前記制御部は前記第１動作において前記第１部分から前記第２部分に向かう第１電流を前記第１磁性部に供給して前記第１部分から前記第２部分に向かって前記第１磁区および前記第２磁区を移動させ、前記制御部は前記第２動作において前記第２部分から前記第１部分に向かう第２電流を前記第１磁性部に供給して前記前記第１部分から前記第２部分に向かって前記第１磁区および前記第２磁区を移動させる前記制御部と、
を備えた磁気素子。

（構成３）
前記第１磁性部は、前記第１部分と前記第２部分との間において、前記第１方向に交互に設けられた複数の第３部分および複数の第４部分をさらに含み、
前記複数の第１絶縁層は、前記第２方向および前記第３方向に沿って、それぞれ、前記複数の第３部分の周りに設けられ、
前記複数の第２絶縁層は、前記第２方向および前記第３方向に沿って、それぞれ、前記複数の第４部分の周りに設けられた構成２記載の磁気素子。

（構成４）
前記第１磁性部は、前記第１方向に沿って交互に設けられた複数の第１領域および複数の第２領域を含み、
前記第１領域の前記第２方向における長さは、前記第２領域の前記第２方向における長さよりも長く、
前記複数の第３部分の１つは、前記複数の第１領域の１つと、前記複数の第２領域の１つと、を含み、
前記複数の第４部分の１つは、前記複数の第１領域の別の１つと、前記複数の第２領域の別の１つと、を含む構成３記載の磁気素子。

（構成５）
前記複数の３部分の前記１つと前記複数の第４部分の前記１つは、前記第１方向において接しており、
前記複数の３部分の前記１つと前記複数の第４部分の前記１つとの間の境界の前記第１方向における位置は、前記複数の第１領域の前記１つの前記第１方向における位置と、前記複数の第２領域の前記別の１つの前記第１方向における位置と、の間にある構成４記載の磁気素子。

以上で説明した各実施形態によれば、動作をより安定化できる磁気メモリおよび磁気メモリアレイが提供される。

なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、磁気メモリに含まれる、第１磁性部１０、第１金属部２０、第２金属部２１、絶縁部２２、金属層２３、金属層２５、読出部３０、書込部４０、第１電極５０、第２電極５１、磁性部５２、磁性部５３、制御部６０、絶縁層７０〜７２などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した磁気メモリおよび磁気メモリアレイを基にして、当業者が適宜設計変更して実施し得る全ての磁気メモリおよび磁気メモリアレイも、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ 第１磁性部、 １０ａ 第１領域、 １０ｂ 第２領域、 １１ 第１部分、 １２ 第２部分、 １３ 第３部分、 １４ 第４部分、 ２０ 第１金属部、 ２０ａ 金属層、 ２１ 第２金属部、 ２２ 絶縁部、 ２３ 金属層、 ２３ａ 金属部、 ２５ 金属層、 ３０ 読出部、 ３１ 第１非磁性部、 ３２ 第２磁性部、 ３３ 第３電極、 ４０ 書込部、 ４１ 非磁性部、 ４２ 第３磁性部、 ４３ 第４電極、 ５０ 第１電極、 ５１ 第２電極、 ５２、５３ 磁性部、 ６０ 制御部、 ７０〜７２ 絶縁層、 １００〜１２０、２００、３００〜３２０ 磁気メモリ、 ４００ 磁気メモリアレイ、 ４１０Ａ、４１０Ｂ、４２０Ａ、４２０Ｂ 駆動回路、 ５００ メモリチップ、 ＢＬ ビット線、 Ｄ 係数、 ＤＷ 磁壁、 Ｅ１、Ｅ２ 外縁、 Ｌ 線分、 Ｌ１〜Ｌ４ 長さ、 ＭＡ メモリアレイ、 ＭＤ 磁区、 ＭＬ 磁性細線、 ＯＰ１、ＯＰ２ 開口、 Ｐ１〜Ｐ４ 部分、 Ｒ１ 磁気メモリ、 ＳＢ 積層体、 Ｔ スイッチング素子、 ＷＬ ワード線

本実施形態に係る磁気メモリでは、第１動作および第２動作を行った後の第１部分１１と第２磁性部３２との間の電気抵抗値が、第１動作および第２動作を行う前の第１部分１１と第２磁性部３２との間の電気抵抗値と異なることが可能である。または、本実施形態に係る磁気メモリでは、第１部分１１と第２磁性部３２との間に電流を流した際、第１動作および第２動作を行った後の第１部分１１と第２磁性部３２との間の電圧値が、第１動作および第２動作を行う前の第１部分１１と第２磁性部３２との間の電圧値と異なることが可能である。または、本実施形態に係る磁気メモリでは、第１部分１１と第２磁性部３２との間に電流を流した際、第１動作および第２動作を行った後の第１部分１１と第２磁性部３２との間を流れる電流値が、第１動作および第２動作を行う前の第１部分１１と第２磁性部３２との間を流れる電流値と異なることが可能である。

本変形例に係る磁気メモリ１１０においても、磁気メモリ１００と同様に、制御部６０が第１動作および第２動作を行うことで、磁壁ＤＷを移動させることができる。具体的には、制御部６０の第１動作によって、第３部分１３の磁壁ＤＷは、第１部分１１から第２部分１２に向けて移動する。制御部６０の第２動作によって、第４部分１４の磁壁ＤＷは、第１部分１１から第２部分１２に向けて移動する。このため、本変形例によれば、磁気メモリ１１０の動作を安定化させることができる。

複数の第２金属部２１は、例えば、Ｚ方向において、第１磁性部１０と金属層２３との間に設けられている。金属層２３は、複数の金属部２３ａを含む。Ｚ方向において、複数の金属部２３ａは、それぞれ、複数の第３部分１３と重なっている。複数の第２金属部２１と複数の金属部２３ａは、Ｘ方向において交互に設けられている。金属層２３は、第２金属部２１と同様の金属材料から構成される。

開口ＯＰ１内部に磁性部を形成し、開口ＯＰ１を埋め込む。図１３（ｄ）に表されるように、この磁性部に、開口ＯＰ２を形成し、筒状の第１磁性部１０を形成する。開口ＯＰ２内部には、さらに絶縁層が形成されてもよい。

メモリトラックに保存されたデータの読み出し時は、外部から入力されたアドレス信号を駆動回路４１０Ａ、４１０Ｂ、４２０Ａ、４２０Ｂ内のデコーダがデコードする。デコードされたアドレスに応じた磁性細線ＭＬが選択される。メモリトラック内に磁化方向として保存されたビット列のうち、読み出したいビットが読み出し部に位置に来るようにデータのシフト移動を上述した方法で行う。

（構成５）
前記複数の第３部分の前記１つと前記複数の第４部分の前記１つは、前記第１方向において接しており、
前記複数の第３部分の前記１つと前記複数の第４部分の前記１つとの間の境界の前記第１方向における位置は、前記複数の第１領域の前記１つの前記第１方向における位置と、前記複数の第２領域の前記別の１つの前記第１方向における位置と、の間にある構成４記載の磁気素子。

Claims (18)

1. 第１部分および第２部分を含む第１磁性部と、
   第２磁性部と、
   前記第１磁性部の一部と前記第２磁性部との間に設けられた第１非磁性部と、
   前記第１部分および前記第２部分と電気的に接続され、第１動作および第２動作を行う制御部であって、前記制御部は前記第１動作において前記第１部分から前記第２部分に向かう第１電流を前記第１磁性部に供給し、前記制御部は前記第１動作の後、前記第２動作において前記第２部分から前記第１部分に向かう第２電流を前記第１磁性部に供給する前記制御部と、
   を備え、
   前記第１動作および前記第２動作を行う前の前記第１磁性部の前記一部と前記第２磁性部との間の第１電気抵抗値は、前記第１動作および前記第２動作を行った後の前記第１磁性部の前記一部と前記第２磁性部との間の第２電気抵抗値と異なることが可能な磁気メモリ。
2. 第１金属材料を含む複数の第１金属部をさらに備え、
   前記第１磁性部は、前記第１部分と前記第２部分との間において、前記第１部分から前記第２部分に向かう第１方向に交互に設けられた複数の第３部分および複数の第４部分をさらに含み、
   前記第１方向と交差する第２方向において、前記複数の第１金属部は、それぞれ、前記複数の第３部分と重なる請求項１記載の磁気メモリ。
3. 前記第１磁性部は、前記第１方向に沿って交互に設けられた複数の第１領域および複数の第２領域を含み、
   前記第１領域の前記第２方向における長さは、前記第２領域の前記第２方向における長さよりも長く、
   前記複数の第３部分の１つは、前記複数の第１領域の１つと、前記複数の第２領域の１つと、を含み、
   前記複数の第４部分の１つは、前記複数の第１領域の別の１つと、前記複数の第２領域の別の１つと、を含む請求項２記載の磁気メモリ。
4. 前記複数の第３部分の前記１つと前記複数の第４部分の前記１つは、前記第１方向において接しており、
   前記複数の第３部分の前記１つと前記複数の第４部分の前記１つとの間の境界の前記第１方向における位置は、前記複数の第１領域の前記１つの前記第１方向における位置と、前記複数の第２領域の前記別の１つの前記第１方向における位置と、の間にある請求項３記載の磁気メモリ。
5. 前記第１金属材料と異なる第２金属材料を含む複数の第２金属部をさらに備え、
   前記複数の第１金属部と前記複数の第２金属部は、前記第１方向において交互に設けられ、
   前記第２方向において、前記複数の第２金属部は、それぞれ、前記複数の第４部分と重なる請求項２〜４のいずれか１つに記載の磁気メモリ。
6. 複数の絶縁部をさらに備え、
   前記複数の第１金属部と前記複数の絶縁部は、前記第１方向に交互に設けられ、
   前記第２方向において、前記複数の絶縁部は、それぞれ、前記複数の第４部分と重なる請求項２〜４のいずれか１つに記載の磁気メモリ。
7. 第１金属材料を含む複数の第１金属部をさらに備え、
   前記第１磁性部は、筒状であり、
   前記第１磁性部は、前記第１部分と前記第２部分との間において、前記第１方向に交互に設けられた複数の第３部分および複数の第４部分をさらに含み、
   前記複数の第１金属部は、第２方向および第３方向に沿って、それぞれ、前記複数の第３部分の周りに設けられ、
   前記第２方向は、前記第１方向と交差し、
   前記第３方向は、前記第１方向および前記第２方向と交差する請求項１記載の磁気メモリ。
8. 前記第１磁性部は、前記第１方向に沿って交互に設けられた複数の第１領域および複数の第２領域をさらに含み、
   前記第１領域の前記第２方向における長さは、前記第２領域の前記第２方向における長さよりも長く、
   前記複数の第３部分の前記１つは、前記複数の第１領域の１つと、前記複数の第２領域の１つと、を含み、
   前記複数の第４部分の前記１つは、前記複数の第１領域の別の１つと、前記複数の第２領域の別の１つと、を含む請求項７記載の磁気メモリ。
9. 前記複数の３部分の前記１つと前記複数の第４部分の前記１つは、前記第１方向において接しており、
   前記複数の３部分の前記１つと前記複数の第４部分の前記１つとの間の境界の前記第１方向における位置は、前記複数の第１領域の前記１つの前記第１方向における位置と、前記複数の第２領域の前記別の１つの前記第１方向における位置と、の間にある請求項８記載の磁気メモリ。
10. 前記第１金属材料と異なる第２金属材料を含む複数の第２金属部をさらに備え、
    前記複数の第１金属部と前記複数の第２金属部は、前記第１方向において交互に設けられ、
    前記複数の第２金属部は、前記第２方向および前記第３方向に沿って、それぞれ、前記複数の第４部分の周りに設けられた請求項７〜９のいずれか１つに記載の磁気メモリ。
11. 複数の第１絶縁層と、
    複数の第２絶縁層と、
    をさらに備え、
    前記複数の第１絶縁層は、前記第２方向および前記第３方向に沿って、それぞれ、前記複数の第１金属部の周りに設けられ、
    前記複数の第２絶縁層は、前記第２方向および前記第３方向に沿って、それぞれ、前記複数の第２金属部の周りに設けられ、
    前記複数の第１絶縁層は、前記第１金属材料を含む請求項１０記載の磁気メモリ。
12. 前記複数の第１金属部のそれぞれは、第３領域と、前記第３領域よりも厚い第４領域と、を含み、
    前記複数の第３部分の前記１つに含まれる前記複数の第１領域の前記１つは、前記第２方向および前記第３方向に沿って、前記複数の第３領域の１つの周りに設けられ、
    前記複数の第３部分の前記１つに含まれる前記複数の第２領域の前記１つは、前記第２方向および前記第３方向に沿って、前記複数の第４領域の１つの周りに設けられた請求項８または９に記載の磁気メモリ。
13. 第３磁性部と、
    前記第１磁性部の他の一部と前記第３磁性部との間に設けられた第２非磁性部と、
    をさらに備えた請求項１２記載の磁気メモリ。
14. 前記第１磁性部の磁化の向きは、前記第２方向に沿う請求項２〜１３のいずれか１つに記載の磁気メモリ。
15. 前記第１金属部は、Ａｕ、Ｉｒ、Ａｌ、Ｐｂ、Ｔａ、Ｗ、およびＨｆからなる群から選択される少なくとも１つの材料を含み、
    前記第２金属部は、Ｐｔ、Ｐｄ、およびＲｈからなる群から選択される少なくとも１つの材料を含む請求項５、１０、または１１に記載の磁気メモリ。
16. 前記制御部は、前記第１動作と前記第２動作との間に、前記第１部分と前記第２部分との間に電流を流さない第３動作を行う請求項１〜１５のいずれか１つに記載の磁気メモリ。
17. 前記制御部は、前記第１動作と前記第２動作との間に第３動作を行い、
    前記制御部は、前記第３動作において、前記第１部分から前記第２部分に向かう向き、または、前記第２部分から前記第１部分に向かう向きの第３電流を前記第１磁性部に供給し、
    前記第３電流の電流値の絶対値は、前記第１電流の電流値の絶対値よりも小さく、前記第２電流の電流値の絶対値よりも小さい請求項１〜１５のいずれか１つに記載の磁気メモリ。
18. 請求項１〜１７のいずれか１つに記載の複数の前記磁気メモリと、
    ワード線と、
    第１端子と、第２端子と、ゲートと、を含むスイッチング素子であって、前記第１端子は前記複数の磁気素子の１つの前記第１部分と電気的に接続され、前記第２端子は固定電位に接続され、前記ゲートは前記ワード線と接続された前記スイッチング素子と、
    前記複数の磁気素子の１つの前記第２部分と電気的に接続されたビット線と、
    を備え、
    前記制御部は、前記ワード線および前記ゲートと電気的に接続された磁気メモリアレイ。