KR20080017268A - 자기 메모리 소자, 자기 메모리 소자를 구비한 자기 메모리및 자기 메모리를 구동하기 위한 방법 - Google Patents

자기 메모리 소자, 자기 메모리 소자를 구비한 자기 메모리및 자기 메모리를 구동하기 위한 방법 Download PDF

Info

Publication number
KR20080017268A
KR20080017268A KR1020070083414A KR20070083414A KR20080017268A KR 20080017268 A KR20080017268 A KR 20080017268A KR 1020070083414 A KR1020070083414 A KR 1020070083414A KR 20070083414 A KR20070083414 A KR 20070083414A KR 20080017268 A KR20080017268 A KR 20080017268A
Authority
KR
South Korea
Prior art keywords
magnetic memory
layer
magnetic
current pulse
magnetization
Prior art date
Application number
KR1020070083414A
Other languages
English (en)
Inventor
에이지 기따가와
마사또시 요시까와
다쯔야 기시
히로아끼 요다
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20080017268A publication Critical patent/KR20080017268A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

판독이 수행되는 경우에 의도하지 않는 기록이 방지될 수 있다. 자기 메모리층에 정보를 기록하기 위한 기록 전류 펄스의 지속기간은 자기 메모리층으로부터 정보를 판독하기 위한 판독 전류 펄스의 지속기간보다 더 길다.
자기 메모리, 자화 방향, 펄스 지속기간, 메모리층, 스핀

Description

자기 메모리 소자, 자기 메모리 소자를 구비한 자기 메모리 및 자기 메모리를 구동하기 위한 방법{MAGNETIC MEMORY ELEMENT, MAGNETIC MEMORY HAVING SAID MAGNETIC MEMORY ELEMENT, AND METHOD FOR DRIVING MAGNETIC MEMORY}
관련 출원에 대한 상호 참조
본 출원은 2006년 8월 21일에 출원된 일본 특허 출원 제2006-224012호에 기초한 것으로, 그 우선권을 주장하며, 상기 출원의 전체 내용은 본 명세서에 참조결합되어 있다.
본 발명은 자기 메모리 소자, 자기 메모리 소자를 포함한 자기 메모리 및 자기 메모리를 구동하기 위한 방법에 관한 것이다.
강자성 재료를 활용하는 자기 랜덤 액세스 메모리(MRAM, 이하에서는 단순히 자기 메모리로 지칭됨)는 비휘발성, 고속 동작가능, 큰 용량, 및 낮은 전력 소비를 가지고 있는 비휘발성 메모리로 예상된다. 그러한 자기 메모리는 가각이 자기 메모리 소자로서 "터널링 자기-저항 효과 소자(TMR 소자)"를 가지는 메모리 셀을 포함하는 구조를 가지고 있다. TMR 소자는 2개의 강자성층 사이에 개재된 하나의 유전체층(터널 배리어 층)을 구비하는 샌드위치 구조 막으로 형성된다. 그러한 TMR 소자에서, 터널링 전류를 활용하기 위해, 전류는 막 면에 수직으로 인가된다.
그러나, 종래의 MRAM에서, 자기 레코딩은 자기 메모리 소자의 위에 제공된 라인을 통해 유도된 로컬 전류 자계에 의해 자기 메모리 소자의 자기층(자기 메모리층)의 자화 방향을 역전시킴으로써 수행된다. 그러므로, 라인에 인가될 수 있는 전류의 값은 디바이스 크기가 더 작게 됨에 따라 더 작게 되고, 충분한 전류 자계의 유도가 어렵게 된다. 또한, 자기 메모리 소자에 정보를 레코딩하는데 필요한 전류 자계의 크기는 디바이스 크기가 더 작게 됨에 따라 더 커지게 된다. 그러므로, 라인을 통해 유도된 로컬 전류 자계를 활용하여 기록을 수행하는 MRAM의 원리는 126 메가비트 내지 256 메가비트의 한계에 도달할 것으로 예상된다.
더 낮은 전류로 자화 반전을 통해 기록을 수행하는 수단으로서, 스핀 주입에 의한 자화 반전을 활용하는 자기 메모리가 주목을 받고 있다(예를 들면, 미국특허 제6,256,223호를 참조하라). 스핀 주입에 의한 자화 반전은, 다른 자기층(자기 메모리층)의 자화 반전을 유도하기 위해, 자기층(자화 기준층) 중 하나를 통과한 스핀-분극화된 전자를 자기 메모리 소자의 다른 자기층(자기 메모리층)에 주입함으로써 유발된다. 스핀 주입에 의해 자화를 반전시키는 방법에 의해, 정보를 저장하는데 요구되는 전류는 자기 메모리층의 막 두께 방향으로 흐르는 전류의 전류 밀도에 의해 결정된다. 따라서, 디바이스 크기가 더 작게 됨에 따라, 정보를 저장하는데 필요한 전류는 더 낮게 된다.
또한, 스핀 주입에 의한 자화 반전에서, 디바이스 크기가 더 작게 되더라도, 자화 반전에 요구되는 전류 밀도는 거의 더 크게 되지 않는다. 따라서, 전류 자계 를 활용하는 기록보다는 더 높은 효율로 기록이 수행될 수 있다.
종래의 스핀-주입 MRAM에서, 동일한 방향으로 진행하는 전류 경로는 기록 및 판독 모두에 이용된다. 그러므로, 스핀은 판독 동작 동안에 각 자기 메모리 소자의 자기 메모리층에 주입된다. 자기 메모리층에 주입된 스핀은 자기 메모리층의 스핀에 토크를 부여한다. 결과적으로, 자기 메모리층의 스핀은 에너지의 측면에서 여기 상태에 놓여진다. 에너지의 측면에서 여기된 스핀은 열적 교란에 대해 더 낮은 저항을 가지고 있으므로, 판독 동작 동안에 정보가 자기 메모리층에 의도하지 않게 기록되고, 저장된 정보를 오랜 기간에 걸쳐 유지하는 것이 매우 어렵다.
이러한 문제를 대응하기 위해, 열적 교란에 대한 저항은 각 자기 메모리층의 메모리 홀딩 에너지를 증가시킴으로써 개선되고 판독 동작 동안의 의도하지 않는 기록이 방지된다. 그러나, 각 자기 메모리층의 메모리 홀딩 에너지의 증가는 기록 전류 밀도의 증가를 유발하고, 이는 결과적으로 다른 문제로 나타나게 된다.
기록 전류에 대한 판독 전류의 비율이 증가되는 것이 제안되었다. 더 구체적으로는, 판독 동작 동안에 의도하지 않은 기록을 방지하기 위해, 판독 전류가 감소되고, 기록 전류가 증가된다. 그러나, 판독 전류의 하한은 감지 증폭기의 민감도에 의해 결정되고, 기록 전류의 상한은 각 자기 메모리 소자의 터널 배리어 층의 브레이크다운 전압에 의해 결정된다. 그러므로, 판독 전류와 기록 전류간의 차이의 증가에 한계가 있다.
또한, 판독 전류의 하한 및 기록 전류의 상한이 고정된 경우에 기록 전류에 대한 판독 전류의 비율을 증가시키면, 판독 전류값과 기록 전류값의 변동이 감소된다. 그러나, 스핀-주입 소자의 변동이 용량이 더 크게 됨에 따라 더 넓게 되므로, 변동을 감소시키는 것이 매우 어렵다.
본 발명은 이들 사정을 감안하여 만들어진 것으로서, 그 목적은 판독 동작 동안에 의도하지 않는 기록을 방지할 수 있는 스핀-주입 자기 메모리 소자, 및 자기 메모리 소자를 포함한 자기 메모리 및 자기 메모리를 구동하기 위한 방법을 제공하는 것이다.
본 발명의 제1 측면에 따르면, 메모리 셀을 포함하는 자기 메모리를 구동하는 방법으로서, 메모리 셀은, 자화 방향이 고정된 자화 기준층, 자화 방향이 변경가능한 자기 메모리층, 및 자화 기준층과 자기 메모리층의 사이에 개재된 터널 배리어층을 포함하는 자기 메모리 소자를 구비하고, 자기 메모리층의 자화 방향은 전류 펄스를 인가하고 스핀-분극된 전자를 자기 메모리층에 주입함으로써 변경가능하며, 자기 메모리 구동 방법은 정보를 기록하기 위한 기록 전류 펄스를 자기 메모리층에 인가하는 단계 및 정보를 판독하기 위한 판독 전류 펄스를 자기 메모리층에 인가하는 단계를 포함하고, 기록 전류 펄스의 지속기간은 판독 전류 펄스의 지속기간보다 더 긴 자기 메모리 구동 방법이 제공된다.
본 발명의 제2 측면에 따르면, 자화 방향이 고정된 자화 기준층, 자화 방향이 변경가능한 자기 메모리층, 및 자화 기준층과 자기 메모리층의 사이에 개재된 비자기층을 포함하는 자기 메모리 소자를 구비한 메모리 셀 - 자기 메모리층의 자 화 방향은 전류 펄스를 자기 메모리층에 인가함으로써 변경가능함 -; 자기 메모리 소자로부터 정보를 판독하기 위한 판독 전류 펄스를 생성하는 판독 회로; 자기 메모리 소자에 정보를 기록하기 위한 기록 전류 펄스를 생성하는 기록 회로 - 기록 전류 펄스는 판독 전류 펄스의 펄스 지속기간보다 더 긴 펄스 지속기간을 가짐 -; 자기 메모리 소자의 하나의 단자에 접속된 제1 라인 - 기록 전류 펄스는 기록이 수행되는 경우에 제1 라인을 통해 진행하고, 판독 전류 펄스는 판독이 수행되는 경우에 제1 라인을 통해 진행함 -; 및 자기 메모리 소자의 다른 단자에 접속된 제2 라인 - 기록 전류 펄스는 기록이 수행되는 경우에 제2 라인을 통해 진행하고, 판독 전류 펄스는 판독이 수행되는 경우에 제2 라인을 통해 진행함 - 을 포함하는 자기 메모리가 제공된다.
본 발명의 제3 측면에 따르면, 하나의 방향으로 고정된 제1 자화 방향을 갖는 제1 자화 기준층; 제1 자화 방향에 평행하게 진행하는 제2 자화 방향을 갖는 자기 메모리층 - 제2 자화 방향은 스핀-분극화된 전자를 주입함으로써 변경 가능함 -; 제1 자화 기준층과 자기 메모리층의 사이에 개재된 비자기층; 비자기층으로부터 자기 메모리층의 반대측 상에 배치된 제2 자화 기준층; 및 제2 자화 기준층과 자기 메모리층의 사이에 개재된 스핀 필터층을 포함하는 자기 메모리 소자가 제공된다.
본 발명의 제4 측면에 따르면, 제3 측면에 따른 자기 메모리 소자를 포함하는 메모리 셀; 자기 메모리 소자로부터 정보를 판독하기 위한 판독 전류 펄스를 생성하는 판독 회로; 자기 메모리 소자에 정보를 기록하기 위한 기록 전류 펄스를 생성하는 기록 회로; 자기 메모리 소자의 하나의 단자에 접속된 제1 라인 - 기록 전 류 펄스는 기록이 수행되는 경우에 제1 라인을 통해 진행하고, 판독 전류 펄스는 판독이 수행되는 경우에 제1 라인을 통해 진행함 -; 및 자기 메모리 소자의 다른 단자에 접속된 제2 라인 - 기록 전류 펄스는 기록이 수행되는 경우에 제2 라인을 통해 진행하고, 판독 전류 펄스는 판독이 수행되는 경우에 제2 라인을 통해 진행함 - 을 포함하는 자기 메모리가 제공된다.
본 발명은 자기 메모리 소자, 자기 메모리 소자를 포함한 자기 메모리 및 자기 메모리를 구동하기 위한 방법에 관한 것으로 판독 동작 동안에 의도하지 않는 기록을 방지할 수 있는 효과가 있다.
이하는 첨부된 도면을 참조한 본 발명의 실시예의 설명이다.
(제1 실시예)
본 발명의 제1 실시예에 따라 자기 메모리를 구동하는 방법이 기술된다. 본 실시예의 구동 방법은 스핀-주입 MRAM(자기 랜덤 액세스 메모리)에 활용된다. MRAM은 메모리 셀을 포함하고, 각 메모리 셀은 자기 메모리 소자로서 TMR 소자를 구비하고 있다. 도 1은 TMR 소자의 일반적인 구조를 도시하고 있다. 이러한 TMR 소자(1)는 자화 방향이 변경가능한 자기층(자화 자유층(자기 메모리층), 2), 자화 방향이 고정된 자기층(자화 기준층, 6), 및 이들 자기층 사이에 개재되는 터널 배리어층(4)을 포함한다. 2개의 자기층(2, 6)이 평행인지 또는 반대 평행인지 여부에 따라, 정보 "1"또는 정보 "0"이 제공된다. 도 2a 및 2b는 TMR 소자(1)의 2개의 자기층(2, 6)의 자화 방향의 2개의 패턴을 도시하고 있다. 도 2a에 도시된 바와 같이, 2개의 자기층(2, 6)의 자화 방향(도면에서 화살표로 도시됨)이 서로(동일한 방향으로) 평행하게 진행하는 경우, 2개의 자기층(2, 6)의 사이에 개재된 터널 배리어 층(4)의 터널 저항은 최저가 된다(또는 터널 전류가 최고가 된다). 도 2에 도시된 바와 같이, 2개의 자기층(2, 6)의 자화 방향이 서로에 대해 반대 평행으로 진행하는 경우(서로 반대임), 2개의 자기층(2, 6)의 사이에 개재된 터널 배리어 층(4)의 터널 저항이 최고가 된다(또는 터널 전류가 최저가 된다). 그러나, 자화 방향은 도 2a 및 2b에서 막의 면에 수직으로 진행하고, 자화 방향은 막 면에 대해 평행하게 진행한다.
상기 MRAM에서, 저항값이 변경하는 2개의 다른 상황은 각각 "1"메모리 상태("1"상태) 및 "0"메모리 상태("0"상태)이다.
도 3은 TMR 소자(1)에 대해 기록이 수행되는 경우에 흐르는 전류, 및 판독이 수행되는 경우의 전류를 도시하고 있다. 기록 전류 I1은 TMR 소자(1)의 자기층(2, 6)의 자화 방향이 반대 평행 상태에서 평행 상태로 변경되는 경우에 흐르는 전류이다. 기록 전류 I2는 TMR 소자(1)의 자기층(2, 6)의 자호 방향이 평행 상태에서 반대 평행 상태로 변경되는 경우에 흐르는 전류이다. 기록 전류 I1은 터널 배리어 층(4)을 통해 자기층(자기 메모리층, 2)으로부터 자기층(자화 기준층, 6)으로 흐른다. 기록 전류 I2는 터널 배리어 층(4)을 통해 자기층(자화 기준층, 6)으로부터 자 기층(자기 메모리층, 2)으로 흐른다. 또한, 판독 전류 I3은 정보가 TMR 소자(1)로부터 판독되는 경우에 흐르는 전류이다. 판독 전류 I3은 터널 배리어 층(4)을 통해 자기층(자화 기준층, 6)으로부터 자기층(자기 메모리층, 2)으로 흐른다. MRAM에서, 기록 전류 I2 및 판독 전류 I3은 TMR 소자(1)에 대해 동일한 방향으로 흐른다. 판독 전류 I3이 자기 메모리층(2)에 스핀 토크를 부여함에 따라, 자기 메모리층(2)은 판독 전류 I3에 의해 교란된다.
도 4는 1-기가비트 MRAM에서 판독 전류 I3 및 기록 전류 I1 및 I2의 분포를 도시하고 있다. 도 4에서, 횡축은 전류를 나타내고, 종축은 전류로 판독된 비트의 확률 및 전류로 기록된 비트의 확률을 나타낸다. 도 4에서 판독 전류 I3의 분포를 도시한 그래프의 좌측 절반은 TMR 소자의 자기 메모리층과 자화 기준층의 자화 방향이 서로 반대 평행으로 진행하는 경우(높은 저항의 경우)를 나타내고, 판독 전류 I3의 분포를 도시하는 그래프의 우측 절반은 TMR 소자의 자기 메모리층과 자화 기준층의 자화 방향이 서로에 평행으로 진행하는 경우(낮은 저항의 경우)를 나타낸다. 도 4에서, 전류 I2 및 I3이 흐르는 방향은 양의 방향이고 전류 I1이 흐르는 방향은 음의 방향이다.
도 4에 도시된 바와 같이, 기록 전류 I2 및 판독 전류 I3은 간헐적 형태로 나타난다. 기록 전류 I2의 최소값 I2min에 대한 판독 전류 I3의 최대값 I3max의 비율 I3max/I2min이 1에 가까운 경우, 판독이 수행되는 경우에 자기 메모리층(2)에 의도하지 않은 기록이 야기된다. 의도하지 않는 기록을 야기하는 기록 전류에 대한 판독 전류의 비율 I3max/I2min은 이하의 조건에 의해 결정될 수 있다. 이하의 설명에서, 이들은 동의어이지만, 최대 전류값 I3max는 Iread1로 지칭되고, 최소 전류값 I2min은 Iwrite1로 지칭된다.
1-기가비트 MRAM이 10년동안 1GHz로 구동된 후에 유발되는 열 변동으로 인해 손실되는 메모리 정보의 비트수는 이하의 수학식 1에 의해 표현된다.
Figure 112007059937004-PAT00001
n이 상기 수학식에 의해 1 또는 그보다 작게 되는 경우, 10년 동작 후에 손실되는 정보의 비트수는 1비트 이하이다. 수학식 1에서, N은 MRAM의 크기(비트)를 나타내고, f는 동작 주파수(Hz)를 나타내며, τ는 휴식 시간(sec)을 나타내고, β는 이하의 조건을 각 값들에 적용함으로써 결정될 수 있다. 예를 들면, N이 1기가비트이고 f는 1GHz이며 10년(3.15x108sec)인 경우, β는 n이 1보다 작아야 하는 조건을 만족하는 값으로서 결정된다.
그런데, 열적 교란이 고려되는 관계에 있어서, β는 이하와 같이 표현된다.
Figure 112007059937004-PAT00002
여기에서, T는 동작 온도(K)를 나타내고, KB는 볼쯔만 상수(1.38x1022erg/K)를 나타내며, ΔE는 에너지 배리어의 크기를 나타낸다. ΔE보다 크거나 같은 에너지가 외부로부터 인가되는 경우, 스핀은 자화 정보를 유지할 수 없다. 또한, Iread1은 판독이 수행되는 경우에 관찰되는 전류값을 나타내고, Iwrite1은 기록 전류값을 나타낸다. β의 값은 "1-기가비트 MRAM이 10년동안 1GHz로 구동된 후에 열 변동으로 인한 메모리 정보 손실의 레이트가 1비트 이하인"조건을 만족하도록 결정되므로, αt he rm의 값은 Iread1 및 Iwrite1의 값들이 결정된 경우에 결정될 수 있다.
또한, αtherm은 이하의 수학식에 의해 표현될 수 있다.
Figure 112007059937004-PAT00003
여기에서, Ku는 자기 이방성 상수(erg/cm3)를 나타내고, V는 자기 메모리층의 체적(cm3)을 나타낸다. 따라서, αtherm은 열 에너지 KBT에 대한 자기 메모리층의 자기 에너지 KuV의 비율을 나타낸다.
그런데, 자기 메모리층의 면적 A(cm2)는 MRAM의 크기 및 집적도에 의해 고유하게 결정된다. 그러므로, 자기 메모리층의 막 두께가 t(cm)로 표현되는 경우, 자기 메모리층의 체적은 자기 메모리층의 면적 A와 자기 메모리층의 두께 t의 곱 A x T에 의해 결정된다. 예를 들면, 동작이 보장되는 온도가 85℃인 경우, 이하의 수학식 4는 수학식 2 및 수학식 3에 의해 확립된다.
Figure 112007059937004-PAT00004
A의 값은 설계 환경에 의해 고유하게 결정되므로, "1-기가비트 MRAM이 10년동안 1GHz로 구동된 후에 열 변동으로 인한 메모리 정보 손실의 레이트가 1비트 이하인"조건을 만족하는 값들은 t, Ku, 및 Iread1/Iwrite1에 의해 결정된다.
t 및 Ku의 증가는 기록 전류의 증가를 유도한다. 그러므로, (1-Iread1/Iwrite1)은 가능한 한 큰 것이 필요하다. 환언하면, Iread1은 Iwrite1에 대해 가능한 한 작을 필요가 있다. 그러나, 상기 설명된 바와 같이, 판독 전류의 하한 및 기록 전류의 상한은 감지 증폭기의 민감도 및 TMR 소자의 터널 배리어층의 브레이크다운 전압의 크기에 의해 결정되고, Iread1과 Iwrite1간의 차이의 증가에는 한계가 있다.
이와 달리, 판독전류의 하한 및 기록전류의 상한이 고정된 경우에 Iwrite1에 대한 Iread1의 비율을 증가시키기 위해, 판독 전류값 및 기록 전류값의 변동이 감소된다. 그러나, 용량이 증가함에 따라, 스핀-주입 소자의 변동은 증가한다. 그러므로, 이들 변동을 줄이는 것이 매우 어렵다.
그런데, 기록 또는 판독 전류의 인가 시간(τ)과 스핀 주입으로 인해 자화 반전이 유발되는 전류값 Ic 간의 관계는 다른 자화 반전 기점에 기초하여 2개의 패 턴으로 분류될 수 있다. 제1 기점은 τ가 τ0보다 크고 스핀이 열적 교란으로 인해 반전되는 경우에 관찰된다. 여기에서, τ0(본 발명에서는 초기 반전-관련 스위칭 시간으로 지칭됨)은 스핀-주입 토크가 기록 또는 판독 전류에 의해 부여되는 스핀이 진행 이동 동안에 반전되는 경우에 요구되는 시간을 나타낸다(예를 들면, K. Yagami, A.A. Tulapurkar, A.Fukushima, and Y. Suzuki in IEEE TRANSACTIONS ON MAGNETICS, VOL. 41, No. 10, 2615(2005)). 도 5는 기록 또는 판독 전류의 인가 시간과, 자화가 스핀 주입에 의해 반전되는 전류값 Ic간의 관계를 도시하고 있고, 여기에서 τ는 τ0보다 크다. 도 5에서, 횡축은 전류 인가 시간 τ를 나타내고, 종축은 자화가 스핀 주입에 의해 반전되는 전류값 Ic를 나타낸다. τ가 τ0보다 큰 경우, 스핀-주입 자화 반전은 열 교란의 영향으로 인해 이하의 수학식으로 표현된다.
Figure 112007059937004-PAT00005
여기에서, IC0는 시간 τ0에서 스핀-주입 자화 반전이 유발되는 전류값을 나타낸다. 수학식 5 및 도 5로부터 알 수 있는 바와 같이, 스핀 주입으로 인해 자화 반전이 유발되는 전류값 Ic는 전류가 인가되는 시간 τ의 로그값에 비례하여 감소된다. 따라서, 판독전류 인가 시간 τread는 기록 전류 인가 시간 τwrite보다 더 짧게 되어, 판독시에 스핀-주입 자화 반전으로 인해 의도하지 않는 기록이 유발되는 전류값 Iread2는 기록을 수행하는데 필요한 전류값 Iwrite2보다 더 크게 된다(도 5 참조). 판독 동작 동안에 의도하지 않는 기록을 방지하기 위한 조건인, Iread1/Iwrite1을 1보다 작게 하기 위해, Iwrite1을 Iread1의 값보다 더 큰 값으로 설정하는 것이 필요하다. 이것은 Iwrite1에 등가인 에너지가 판독 동작 동안에 Iread1에 열 교란 에너지의 부가로 인해 생성되기 때문이며, Iwrite1과 Iread1간의 차이가 충분히 크지 않는다면 의도하지 않은 기록이 유발된다. 판독 동작 동안에 의도하지 않는 기록이 유발되는 전류값이 기록 이전에 판독을 수행함으로써 Iread2로서 설정될 수 있는 경우, 열 교란이 판독 전류에 부가되고 Iwrite1에 등가인 에너지가 판독시에 추가되는 경우라도, 스핀-주입 자화 반전에 필요한 전류는 Iread2보다 크거나 같다. 그러므로, 의도하지 않은 기록이 유발되지 않는다.
환언하면, 판독을 수행하기 위한 판독 전류의 인가 시간이 자기 메모리층에 기록을 수행하기 위한 기록전류의 인가 시간보다 더 짧게 됨에 따라, Iread1/Iwrite1의 외관 값이 더 작게 되고, 판독 동작 동안의 의도하지 않은 기록이 방지될 수 있다. 이것은 본 발명의 발명자들에 의해 발견된 사실이다.
또한, 비율 Iread1/Iwrite1의 값이 작아짐에 따라, (1-Iread1/Iwrite1)의 값은 크게 된다. 따라서, t 및 Ku의 값들은 더 작게 될 수 있다. 그러므로, 전력 소비가 줄어들 수 있다.
그런데, 기록 전류 또는 판독 전류의 인가 시간(τ)이 τ0보다 짧은 경우, 스핀 주입으로 인한 자화 반전에 필요한 전류값은 회전자기 효과로 인해 급격하게 증가한다. τ가 τ0와 동일한 경우, 기록 또는 판독 전류는 스핀에 토크를 부여하고, 스핀이 특정 궤도만큼 이동하여 진행 이동 동안에 반전된다. 진행 궤도는 댐핑 상수 αdamp, 회전자기 인자 γ, 및 재료 파라미터의 유효 자계 값 Heff에 의해 결정된다.
τ를 τ0보다 작게 만들면, 진행 궤도가 변경될 필요가 있고, 스핀 댐핑은 더 크게 될 필요가 있다. 그러므로, 더 높은 스핀-주입 자화 반전 전류가 필요하다. 이러한 현상은 본 명세서 회전자기 효과라 지칭된다. 도 6은 이러한 현상을 예시하고 있다. 도 6의 그래프 g1은 펄스 지속기간 τ0의 근처에서 전류 인가 시간 τ와 스핀 주입에 의한 자화 반전에 요구되는 전류값 Ic간의 관게를 도시하고 있다. 인가 시간 τ가 초기 반전-관련된 스위칭 시간 τ0보다 더 짧게 되는 경우, 자화 반전에 요구되는 전류값 Ic는 회전자기 효과로 인해 크게 증가한다. 인가 시간 τ1(>τ0)에 펄스 지속기간으로 기록이 수행되고 인가 시간 τ2(<τ0)에 판독이 수행되는 경우, 기록 전류값은 IC1이 되고 판독 동작 동안에 의도하지 않는 기록을 유발하는 전류값은 IC2가 된다. 도 6에 도시된 경우에, Iread1은 기록 전류값보다 작은 전류값이거나 기록전류값과 동일한 IC1인 상태에서, 판독 동작 동안에 의도하지 않 는 기록을 유발하는 전류값 Iwrite1이 IC2로 대체되므로, (1-Iread1/Iwrite1)은 (1-IC1/IC2)이다. 따라서, Iread1/Iwrite1이 크게 작게 되고, (1-Iread1/Iwrite1)이 이상적인 값인 1에 가깝게 된다. 결과적으로, 판독 동작시에 의도하지 않는 기록이 방지되는 동안에, t 및 Ku가 감소될 수 있고, αtherm이 또한 감소될 수 있으며, 여기에서 "1-기가비트 MRAM이 10년동안 1GHz로 구동된 후에 열 변동으로 인한 메모리 정보 손실 레이트가 1비트 이하인"조건이 만족된다. 이러한 사실도 본 발명자들에 의해 발견되었다.
그런데, 판독을 수행하기 위한 판독 전류의 인가 시간이 자기 메모리층에 기록을 수행하기 위한 기록 전류의 인가 시간보다 더 짧게 됨에 따라, 전류를 인가함으로써 열을 생성할 것으로 예상된다. 그러므로, Iread1/Iwrite1의 외관 값이 더 작게 되고, 판독 동작 동안의 의도하지 않는 기록이 방지될 수 있다.
도 7은 Iread/Iwrite와 αtherm간의 관계를 도시하고 있다. 스핀 주입을 통해 자화 반전에 필요한 기록 전류 Iwrite는 αtherm에 비례하여 증가하므로, αtherm의 감소는 스핀 주입을 통한 자화 반전을 위한 전류 감소에 필요하다. Iread/Iwrite가 0.8인 경우, αtherm이 305가 되는 것이 필요하다. 그러나, 회전자기 효과를 활용하는 판독 동작이 수행되는 경우, Iread/Iwrite는 급격하게 감소하고 0.4 이하로 작아질 수 있다. Iread/Iwrite가 0.4인 경우, αtherm이 102가 될 필요가 있다. 따라서, 스핀-주입 자화 반전에 필요한 전류값은 원래값의 1/3로 줄어들 수 있다.
τ0이 1nsec 이하인 경우, τ0은 자기 이방성 필드 및 자기 메모리층의 스핀 방향에 의해 결정되므로, 자기 이방성 필드의 값은 실제 설계에서 50 Oe 이상일 필요가 있다. 한편, 이방성 필드가 너무 크게 되는 경우, τ0는 너무 작게 되고, 따라서 실제 시간이 극도로 짧게 되어, 회전자기 효과가 판독 동작에 활용됨에 따라 실제 시간은 τ0보다 짧거나 같게 된다. 결과적으로, 충분한 판독 전류값을 유지하기가 어렵게 된다. 그러므로, 이방성 필드의 최적 크기는 50 Oe 내지 5000 Oe이다.
상기 설명된 바와 같이, 본 실시예에 따르면, 자기 메모리층으로부터 정보(데이터)를 판독하기 위한 판독 펄스의 지속기간(인가 시간)은 도 8에 도시된 바와 같이, 정보를 기록하기 위한 기록 펄스의 지속기간보다 더 짧게 된다. 이와 같이, 판독 동작 동안의 의도하지 않는 기록이 방지될 수 있다. 도 8에서, 판독 펄스 및 기록 펄스의 선행 에지는 동일한 포인트에서 도시되어, 2개의 펄스 지속기간 간의 비교를 용이하게 한다. 여기에서, 판독 펄스 지속기간은 하나의 펄스에 의해 생성된 판독 시간의 지속기간이고, 기록 펄스 지속기간은 하나의 펄스에 의해 생성된 기록 시간의 지속기간이다.
판독 펄스 지속기간이 더 짧게 되는 경우, 판독 전류값이 더 작게 된다. 결과적으로, 정보 "1" 및 "0"을 얻기 위해 필요한 출력은 달성될 수 없다. 그러므로, 도 9에 도시된 바와 같이, 판독 전류는 작은 지속기간을 가지는 펄스로 분할되고, 정보는 통합된 판독 전류값을 통해 얻어져야 한다. 이와같이, 충분한 출력이 달성될 수 있다.
이와 달리, 도 10에 도시된 바와 같이, 더 짧은 펄스 지속기간을 가지는 판독 전류는, 충분한 출력을 달성하기 위해, 판독 전류보다 더 크게 될 수 있다. 그러한 경우에, 판독 전류는 판독 전류의 펄스 지속기간 τread에 의해 결정되는, 도 5에 도시된 전류값 Iread2보다 더 작게, 또는 도 6에 도시된 전류값 IC2보다 더 작게 될 필요가 있다. 그렇지 않으면, 판독 동작 동안에 의도하지 않는 기록이 유발된다.
(제2 실시예)
이제, 도 11 내지 14를 참조하면, 본 발명의 제2 실시예에 따른 자기 메모리가 기술된다. 본 실시예의 자기 메모리는 스핀-주입 MRAM이다. 도 11에 도시된 바와 같이, 본 실시에의 자기 메모리는 메모리 셀(40ij, i, j=1, 2), 각 메모리 셀(40ij)에 접속된 워드 라인 WLi, 각 메모리 셀(40ij)에 접속된 2개의 비트라인 BLj1 및 BLj2, 워드 라인 WLi를 선택하는 로우 디코더(60), 및 2개의 비트라인(BLj1, BLj2)을 선택하는 칼럼 디코더/기록 회로/판독 회로(70)를 포함한다.
각 메모리 셀(40ij, i,j=1,2)은 자기 메모리 소자(10) 및 선택 트랜지스터(50)를 포함한다. 각 메모리 셀(40ij)의 자기 메모리 소자(10)의 하나의 단자는 비트 라인(BLj2)에 접속되고, 다른 단자는 선택 트랜지스터(50)의 하나의 단자(소스 또는 드레인 중 하나)에 접속된다. 각 메모리 셀(40ij)의 선택 트랜지스터(50)의 다른 단자는 비트 라인(BLj1)에 접속되고, 게이트는 워드 라인 WLi에 접속된다.
도 12에 도시된 바와 같이, 본 실시예의 자기 메모리에 채용되는 자기 메모리 소자(10)는 자화 기준층(12), 이러한 자화 기준층(12) 상에 형성된 터널 배리어 층(14), 터널 배리어 층(14) 상에 제공되는 자기 메모리층(16), 자기 메모리층(16) 상에 제공된 스핀 필터층(18), 스핀 필터층(18) 상에 제공되는 자화 기준층(22), 자화 기준층(22) 상에 제공되는 비자기층(24), 및 비자기층(24) 상에 제공되는 자화 기준층(26)을 포함한다. 자기 메모리층(16) 및 자화 기준층(12, 22, 및 26)은 양호하게는 높은 결정 자기 이방성 에너지 밀도를 가지는 재료로 만들어진다.
본 실시예의 자기 메모리 소자(10)는 막 면에 대해 수직인 스핀(자화) 방향을 가지고 있고, 이들 스핀 방향들은 도면에서 화살표로 표시된다. 자화 기준층(12, 26)에서의 스핀 방향은 아래 방향이고, 자화 기준층(22)에서의 스핀 방향은 위 방향이다. 그러나, 자화 기준층(12, 26, 22)의 스핀 방향은 180ㅀ 반전될 수도 있다.
본 실시예의 자기 메모리 소자(10)는 막 면에 대해 평행한 스핀(자화) 방향을 가지고 있다. 평행 상태인 경우에, 자화 기준층(12, 26)은 동일한 스핀 방향을 가지고 있지만, 자화 기준층(22)은 자화 기준층(12, 26)의 스핀 방향과 반대인 스핀 방향을 가지고 있다.
스핀 필터층(18)은 크리스털 자기 이방성의 나노-크기의 자기 재료(20)가 비 -자기층(19)에 분산된 소위 입상(granular) 구조를 가지고 있다. 이 경우에, 자기 재료(20)의 크리스털 자기 이방성의 방향은 분자들 중에서 가변되고, 스핀 필터층(18)의 자기 재료(20)의 자화는 자기 메모리 소자의 동작 온도(-20℃ 내지 80℃)에서 그리고 자계 비존재 상태(외부 자계가 존재하지 않는 경우)에서 거의 제로이다. 환언하면, 자기 재료(20)는 초상자성이다. 또한, 스핀 필터층(18)의 자기 재료(20)는 나중에 설명되는 바와 같이, 자기 메모리층(16)의 자기 이방성 에너지 밀도보다 더 낮은 자기 이방성 에너지 밀도를 가지고 있는 것이 바람직하다.
도 13에 도시된 바와 같이, 스핀 필터층(18)은 자기 이방성을 가지고 있는 자기층(20a)이 2개의 비자기층(19a, 19b)의 사이에 개재되는 구조를 가질 수 있다. 이 경우에, 자기층(20a)의 자화는 자기 메모리 소자의 동작 온도(-20℃ 내지 80℃) 및 자계 비존재 상태(외부 자계가 존재하지 않는 경우)에서 거의 제로이다. 환언하면, 자기층(20a)은 초상자성이다. 또한, 자기층(20a)의 자기 이방성 에너지 밀도는 양호하게는 자기 메모리층(16)의 자기 이방성 에너지 밀도보다 작고, 자기층(20a)의 막 두께는 자기 메모리층(16)의 막 두께보다 작은 것이 바람직하다.
다음으로, 본 실시예의 자기 메모리의 동작이 설명된다.
정보가 메모리 셀에 기록되어야 하는 경우, 기록이 수행될 메모리 셀(40)에 접속된 워드 라인이 로우 디코더(60)에 의해 선택되고, 메모리 셀(40)의 선택 트랜지스터(50)가 턴온된다. 그리고나서, 메모리 셀(40)에 접속된 2개의 비트라인이 칼럼 디코더/기록회로/판독 회로(70)의 칼럼 디코더에 의해 선택되고, 기록 전류가 칼럼 디코더/기록 회로/판독 회로(70)의 기록 회로에 의해 선택된 비트 라인을 통 해 메모리 셀(40)의 자기 메모리 소자(10)에 인가된다. 그러므로, 기록이 수행된다.
판독이 수행되어야 하는 경우, 판독이 수행될 메모리 셀(40)에 접속된 워드 라인이 로우 디코더(60)에 의해 선택되고, 메모리 셀(40)의 선택 트랜지스터(50)가 턴온된다. 그리고나서, 메모리 셀(40)에 접속된 2개의 비트라인이 칼럼 디코더/기록 회로/판독 회로(70)의 칼럼 디코더에 의해 선택되고, 판독 전류는 칼럼 디코더/기록 회로/판독 회로(70)의 판독 회로에 의해 선택된 비트 라인을 통해 메모리 셀(40)의 자기 메모리 소자(10)에 인가된다. 그리고나서, 선택된 비트라인간의 전위가 칼럼 디코더/기록 회로/판독 회로(70)의 판독 회로에 의해 검출된다. 그리고나서, 판독이 수행된다.
다음으로, 본 실시예의 자기 메모리 소자(10)에서 기록을 수행하기 위한 방법이 기술된다.
도 12에 도시된 자기 메모리층(16)의 자화 방향이 아래 방향인 경우에, 자화 방향을 위로 변경하기 위해서는, 전류가 자화 기준층(12)으로부터 자화 기준층(26)을 향하여 인가된다. 여기에서, 업-스핀이 자화 기준층(22)으로부터 스핀 필터층(18)의 자기 재료(20)로 주입된다.
도 14의 그래프 g1은 스핀 필터층(18)의 자기 재료(20)의 자화 방향을 특정 방향으로 정렬하기 위해 전류 펄스 지속기간과 전류 밀도 Jc간의 관계를 도시하고 있다. 도 14의 그래프 g2는 전류 펄스 지속기간과 자기 메모리층(16)의 기록 전류 밀도 Jc간의 관계를 도시하고 있다. 그래프 g1은 스핀 필터층(18)의 자기 재료(20)의 α가 2인 경우를 도시하고 있고, 펄스 지속기간이 초기 반전-관련 스위칭 시간 τ0과 동일하게 되는 경우에 자화가 반전되는 전류 밀도 JC0은 5.0 x 106 A/cm2이다. 그래프 g2는 자기 메모리층(16)의 α가 100인 경우를 도시하고 있고, 펄스 지속기간이 초기 반전-관련 스위칭 시간 τ0과 동일하게 되는 경우에 자화가 반전되는 전류 밀도 JC0은 1.0 x 106 A/cm2이다.
자화 기준층(12)으로부터 자화 기준층(16)을 향해 흐르는 전류의 밀도가 약 1 x 106 A/cm2인 경우, 전류 펄스 지속기간이 5nsec 이상이 되는 때에, 스핀 필터층(18)의 자기 재료(20)의 스핀 방향은 자화 기준층(22)에 의해 부여되는 스핀 토크로 인해 위 방향이 된다. 또한, 위방향 스핀 토크는 스핀 필터층(18)의 자기 재료(20)에 의해 자기 메모리층(16)에 부여되고, 자기 메모리층(16)의 스핀 방향은 위 방향에서 아래 방향으로 반전된다.
자기 메모리층(16)의 스핀 방향이 아래 방향인 경우, 자화 방향을 위 방향으로 변경하기 위해, 전류가 자화 기준층(26)으로부터 자화 기준층(12)을 향하여 인가된다. 자화 기준층(26)으로부터 자화 기준층(12)을 향하여 흐는 전류 밀도가 약 1 x 106 A/cm2인 경우, 다운-스핀이 자화 기준층(12)으로부터 자기 메모리층(16)으로 주입되고, 자기 메모리층(16)의 자화 방향은 아래 방향이 된다.
전류를 자화 기준층(12)으로부터 자화 기준층(26)을 향하여 인가함으로써 판독이 수행된다. 예를 들면, 자기 메모리층(16)의 자화 방향이 아래 방향인 경우에 판독 시간이 2nsec 내지 3nsec이고 판독 전류의 전류 밀도가 약 1x106 A/cm2인 경우, 스핀 필터층(18)의 자기 재료(20)의 스핀 방향은 변동되어 유지된다. 그러므로, 판독 동작 동안에 자기 메모리층(16)에 제공되는 스핀 토크가 감소되고, 판독 동작 동안에 의도하지 않는 기록이 방지될 수 있다.
상기 설명된 바와 같이, 본 실시예에서, 스핀 필터층(18)의 자기 재료(20, 또는 자기층(20a)) 중에서의 스핀 방향은 판독 동작 동안에 랜덤하게 유지될 필요가 있다. 그러므로, 스핀 필터층(18)의 자기 재료(20, 또는 자기층(20a))의 자화는 거의 제로가 되어야 하고, 여기에서는 외부 자계가 없다.
또한, 본 실시예에서, 스핀 필터층(18)의 자기 재료(20, 또는 자기층(20a))의 αtherm은 자기 메모리층(16)의 αtherm보다 작은 것이 바람직하다. 이 때문에, 스핀 필터층(18)의 자기 재료(20)는 자기 메모리층(16)이 열 교란에 의해 영향을 받는 것보다 열 교란에 의해 더 용이하게 영향을 받는다. 여기에서, 스핀 필터층(18)의 자기 재료(20)의 αtherm1은 양호하게는 25보다 작고, 자기 메모리층(16)의 αt her m2는 60보다 큰 것이 바람직하다.
또한, 본 실시예에서, 판독 전류 펄스의 펄스 지속기간은 초기 반전-관련 스위칭 시간 τ0보다 더 짧은 것이 바람직하고, 기록 전류 펄스의 펄스 지속기간은 초 기 반전-관련 스위칭 시간 τ0보다 더 길거나 같은 것이 바람직하다.
본 실시예의 자기 메모리 소자(10)의 자기 메모리층(16) 및 자화 기준층(12, 22, 26)은 수직 자기 이방성을 가지는 자기 재료로 만들어지는 것이 바람직하다. 수직 자화를 달성하는 자기 메모리층(16) 및 자화 기준층(12, 22, 26)의 자기 재료는 5 x 105 erg/cc 이상만큼 높은 자기 이방성 에너지 밀도를 가지는 것이 바람직하다. 그러한 자기 재료의 특정 예들이 이하에 설명된다.
(1) 무질서 합금
자기 메모리층(16) 및 자화 기준층(12, 22, 26)의 자기 재료는 Co를 주성분으로 하여 Cr, Ta, Nb, V, W, Hf, Ti, Zr, Pt, Pd, Fe 및 Ni 중 적어도 하나의 원소를 포함하는 합금일 수 있다. 예를 들면, CoCr 합금, CoPt 합금, CoCrTa 합금, CoCrPt 합금, CoCrPtTa 합금, CoCrNb 합금 등이 채용될 수 있다. 이들 각 합금에서, 자기 이방성 에너지 밀도 및 포화 자화는 비자기 원소의 비율을 증가시킴으로써 조정될 수 있다.
(2) 질서 합금
자기 메모리층(16) 및 자화 기준층(12, 22, 26)의 자기 재료는 Fe, Co 및 Ni 중 적어도 하나의 원소, 및 Pt 및 Pd 중 적어도 하나의 원소를 포함하는 합금이고, L10 결정구조를 가지고 있는 질서 합금일 수 있다. 이들 합금의 예들은 Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Fe20Pt50, 및 Co30Ni20Pt50을 포함한다. 자기 이방성 에너지 밀도 및 포화 자화는 Cu(구리), Cr, 또는 Ag(은)과 같은 불순물 원소 또 는 이들 재료의 합금 또는 절연 재료를 상기 임의의 질서 합금에 부가함으로써 낮은 레벨로 조정될 수 있다.
(3) 인공 래티스 층
자기 메모리층(16) 및 자화 기준층(12, 22, 26)은 Fe, Co 및 Ni 중 적어도 하나의 원소 또는 하나의 원소를 포함하는 자기막, 및 Pt, Pd, Ir, Rh, Os, 또는 Re의 비자기 원소 또는 비자기 원소를 포함하는 비자기막이 교대로 스택되는 스택된 층들이다. 특정 예들은 Co/Pt 인공 래티스 층, Co/Pd 인공 래티스 층, CoCr/Pt 인공 래티스 층, Co/Ru 인공 래티스 층, 및 Co/Os 인공 래티스 층을 포함한다. 이들 각 인공 래티스 층에서, 자기 이방성 에너지 밀도 및 포화 자화는 원소를 자기층에 부가하고 비자기층에 대한 자기층의 막 두께 비율을 조정함으로써 제어될 수 있다.
(4) 강자성 재료
자기 메모리층(16) 및 자화 기준층(12, 22, 26)의 자기 재료는 희토류 금속과 전이금속의 합금으로 형성된 강자성 재료일 수 있다. 예를 들면, Tb(테르비움), Dy(디스프로시움), Gd(가돌리니움) 중 적어도 하나의 원소 및 전이 금속을 포함하는 비정질 합금이 채용될 수 있다. 이들 비정질 합금의 특정 예들은 TbFe, TbCo, TbFeCo, DyTbFeCo 및 GdTbCo를 포함한다. 이들 각 합금에서, 자기 이방성 에너지 밀도 및 포화 자화는 조성을 조정함으로써 제어될 수 있다.
각 자기층은 자기부와 비자기부가 서로 분리되고 비자기부가 격리된 구조를 가질 수 있다. 예를 들면, 그러한 비자기부는 SiO2, MgO, SiN 또는 SiC와 같은 산화물, 질화물, 또는 카바이드로 형성될 수 있다. 이와 달리, 25 at% 이상의 높은 Cr 농도를 가지는 비자기 CoCr 합금과 같은 합금이 채용될 수 있다.
Fe, Co 및 Ni 중 적어도 하나의 원소 또는 이들 합금들 중 하나를 포함하는 합금으로 형성된 자기 금속층은 자기-저항(MR) 비율을 높이기 위해 터널 배리어 층(14)과, 터널 배리어 층(14)과 접촉하는 자기층(자기 메모리층(16) 또는 자화 기준층(12))간의 인터페이스에서 높은-분극성 재료로서 배치될 수 있다. 정상적인 경우, 이들 자기층 각각은 단일 층으로서 면내(in-plane) 자화를 가지고 있다. 그러므로, 수직 자화의 안정성을 저하시키지 않기 위해, 스택된 수직 자기 이방성 재료에 대한 자기 막 두께 비율을 조정하는 것이 필요하다.
본 실시예에서, 자기 기준층(12, 22, 26) 및 자기 메모리층(16)의 자화 방향은 막 면에 수직이다. 그러나, 자화 방향은 막 면에 평행하게 진행한다. 그러한 경우에, 이하의 구조가 바람직하다.
자화 기준층(22), 비자기층(24), 및 자화 기준층(26)으로 형성된 스택된 막 또는 자화 기준층(12) 중 어느 하나는 양호하게는 반강자성층, 제1 강자성층, 비자기층, 및 제2 강자성층으로 형성된 스택된 막이다. 다른 층은 자기 메모리층(16)보다 더 높은 보자력의 단일 층으로서의 제3 강자성층인 것이 바람직하다. 이들 층들은 이하의 재료로 만들어진다.
반강자성층은 PtMn, IrMn 또는 FeMn과 같은 재료로 만들어진다.
제1 내지 제3 강자성층 및 자기 메모리층(16)은 Fe, Co 및 Ni 중 적어도 하나의 원소 및 그 하나의 원소를 포함하는 합금을 포함하는 자기 금속으로 만들어진다. 이와 달리, 높은 스핀 분극성을 가지는 마그네타이트, 또는 CrO2 또는 RXMnO3 -Y (R은 희토류 금속, X는 Ca, Ba 또는 Sr임)와 같은 산화물, 또는 NiMnSb 또는 PtMnSb와 같은 호이슬러 합금이 있다. 이들 금속들은 강자성이 손실되지 않는 한, Ag, Cu, Au, Al, Mg, Si, Bi, Ta, B, C, O, N, Pd, Pt, Zr, Ir, W, Mo, 또는 Nb와 같이 소량의 비자기 원소를 포함할 수 있다.
상기 비자기층 및 도 12에 도시된 비자기층(24)은 양호하게는 Ru, Cu 또는 Au와 같은 귀금속으로 만들어진다.
자화 방향이 막 면에 수직 또는 평행으로 진행하는지에 관계없이, 자기 메모리층(16)은 강자성층, 비자기층, 및 강자성층으로 형성된 스택 막일 수 있다. 그러한 경우에, 자화 기준층(22), 비자기층(24), 및 자화 기준층(26)은 양호하게는 스택된 막을 형성하고, 자화 기준층(12)은 양호하게는 반강자성층, 강자성층, 비자기층 및 강자성층으로 형성된 스택된 구조를 가지고 있다. 그러나, 자화 기준층(22), 비자기층(24), 및 자화 기준층(26)으로 형성된 스택된 막과, 자화 기준층(12)은 자기 메모리층(16)보다 더 큰 보자력의 단일층 강자성층들이다.
도 12에 도시된 스핀 필터층(18)의 자기 재료(20)는 자기 메모리층(16) 및 자화 기준층(12, 22, 26)의 재료로서 상기 언급된 재료들이다. 자기 재료(20)의 크리스털 자기 이방성 에너지 밀도는 재료의 조성 비율을 제어함으로써 조정된다. 또한, 스핀 필터층(18)의 비자기층(19)은 양호하게는 Ru, Cu 또는 Au와 같은 귀금속 재료로 만들어진다.
도 13에 도시된 스핀 필터층(18)의 자기층(20a)은 자기 메모리층(16) 및 자화 기준층(12, 22, 26)의 재료로서 상기 언급된 재료로 만들어지고, 크리스털 자기 이방성 에너지 밀도는 재료의 조성 비율을 제어함으로써 조정된다. 또한, 도 13에 도시된 스핀 필터층(18)의 비자기층(19a, 19b)은 양호하게는 Ru, Cu 또는 Au와 같은 귀금속 재료로 만들어진다.
AlOx(예를 들면, Al2O3), MgOx, SiO2, AlN, Bi2O3, MgF2, SrTiO2 및 AlLaO3과 같은 다양한 유전체 재료가 터널 배리어 층(14)의 재료로서 이용될 수 있다. 이들 유전체 재료들은 산소, 질소, 또는 불소 결핍을 포함할 수 있다. 이와 달리, 층(14)은 터널 배리어는 아니지만 도전성 금속, 절반 금속, 또는 자기 저항 효과를 실현하는 반도체와 같은 자기 저항층일 수 있다.
도 1에 도시된 제1 실시예의 TMR 소자(1)의 자기 메모리층(2) 및 자화 기준층(6)의 재료는 제2 실시예의 자기 메모리층(16)과 자화 기준층(12, 22, 26)의 동일한 재료일 수 있다. 또한, 도 1에 도시된 TMR 소자(1)의 터널 배리어 층(4)은 제2 실시예의 터널 배리어 층(14)의 재료와 동일한 재료로 만들어질 수 있다.
도 11에 도시된 제2 실시예의 자기 메모리는 자기 메모리 소자(10)를 제1 실시예의 TMR 소자(1)로 대체함으로써 제1 실시예의 구동 방법을 활용할 수 있는 자기 메모리로 전환될 수 있다.
이와 달리, 제1 실시예의 구동 방법은 제2 실시예의 자기 메모리에 활용되어 판독 및 기록 동작을 수행한다.
당업자들이라면 본 발명의 추가적인 이점들 및 변형들을 알 것이다. 그러므로, 본 발명은 광의의 면에서 본 명세서에서 도시되고 설명된 특정 세부사항 및 대표적인 실시예에 국한되지는 않는다. 또한, 당업자들이라면, 본 명세서에 첨부된 청구범위 및 그 균등물에 규정된 바와 같이, 본 발명의 일반 개념의 사상과 범주를 벗어나지 않고서 다양한 변형들을 가할 수 있을 것이다.
도 1은 MRAM의 메모리의 TMR 소자의 개략적인 단면도.
도 2a 및 2b는 TMR 소자의 자화 방향을 도시한 도면.
도 3은 스핀-주입 TMR 소자에서 기록이 수행되는 경우에 관찰되는 전류 방향, 및 판독이 수행되는 경우에 관찰되는 전류 방향을 도시한 도면.
도 4는 판독 동작 동안의 교란을 예시한 도면.
도 5는 펄스 지속기간(적용 시간)에 따라 교란된 반전 전류 Ic의 변동을 도시한 도면.
도 6은 펄스 지속기간에 따라 교란된 반전 전류 Ic의 변동을 도시한 도면.
도 7은 기록 전류에 대한 판독 전류의 비율에 대해 자기 메모리층에 요구되는 값 αtherm을 도시한 도면.
도 8은 본 발명의 제1 실시예에 따른 MRAM을 구동하기 위한 방법을 예시한 도면.
도 9는 제1 실시예의 구동 방법의 제1 변형을 예시한 도면.
도 10은 제1 실시예의 구동 방법의 제2 변형을 예시한 도면.
도 11은 본 발명의 제2 실시예에 따른 자기 메모리를 도시한 회로도.
도 12는 제2 실시예에 따른 자기 메모리의 자기 메모리 소자의 단면도.
도 13은 제2 실시예에 따른 스핀 필터층의 다른 예를 도시한 단면도.
도 14는 제2 실시예에서 전류 펄스 지속기간과 전류 밀도간의 관계를 도시한 도면.

Claims (17)

  1. 메모리 셀을 포함하는 자기 메모리를 구동하는 방법으로서,
    상기 메모리 셀은, 자화 방향이 고정된 자화 기준층, 자화 방향이 변경가능한 자기 메모리층, 및 상기 자화 기준층과 상기 자기 메모리층의 사이에 개재된 터널 배리어층을 포함하는 자기 메모리 소자를 구비하고, 상기 자기 메모리층의 자화 방향은 전류 펄스를 인가하고 스핀-분극된 전자를 상기 자기 메모리층에 주입함으로써 변경가능하며,
    상기 방법은,
    정보를 기록하기 위한 기록 전류 펄스를 상기 자기 메모리층에 인가하는 단계; 및
    정보를 판독하기 위한 판독 전류 펄스를 상기 자기 메모리층에 인가하는 단계를 포함하고,
    상기 기록 전류 펄스의 지속기간은 상기 판독 전류 펄스의 지속기간보다 더 긴 자기 메모리 구동 방법.
  2. 제1항에 있어서,
    상기 기록 전류 펄스 및 상기 판독 전류 펄스가 복수 회 인가되는 경우, 상기 기록 전류 펄스의 각 펄스 지속기간은 상기 판독 전류 펄스의 각 펄스 지속기간보다 더 긴 자기 메모리 구동 방법.
  3. 제1항에 있어서,
    상기 판독 전류 펄스의 펄스 지속기간은 초기 반전-관련 스위칭 시간 τ0보다 더 짧고, 상기 기록 전류 펄스의 펄스 지속기간은 초기 반전-관련 스위칭 시간 τ0보다 더 길거나 같은 자기 메모리 구동 방법.
  4. 자기 메모리로서,
    자화 방향이 고정된 자화 기준층, 자화 방향이 변경가능한 자기 메모리층, 및 상기 자화 기준층과 상기 자기 메모리층의 사이에 개재된 비자기층을 포함하는 자기 메모리 소자를 구비한 메모리 셀 - 상기 자기 메모리층의 자화 방향은 전류 펄스를 상기 자기 메모리층에 인가함으로써 변경가능함 -;
    상기 자기 메모리 소자로부터 정보를 판독하기 위한 판독 전류 펄스를 생성하는 판독 회로;
    상기 자기 메모리 소자에 정보를 기록하기 위한 기록 전류 펄스를 생성하는 기록 회로 - 상기 기록 전류 펄스는 상기 판독 전류 펄스의 펄스 지속기간보다 더 긴 펄스 지속기간을 가짐 -;
    상기 자기 메모리 소자의 하나의 단자에 접속된 제1 라인 - 상기 기록 전류 펄스는 기록이 수행되는 경우에 상기 제1 라인을 통해 진행하고, 상기 판독 전류 펄스는 판독이 수행되는 경우에 상기 제1 라인을 통해 진행함 -; 및
    상기 자기 메모리 소자의 다른 단자에 접속된 제2 라인 - 상기 기록 전류 펄스는 기록이 수행되는 경우에 상기 제2 라인을 통해 진행하고, 상기 판독 전류 펄스는 판독이 수행되는 경우에 상기 제2 라인을 통해 진행함 -
    을 포함하는 자기 메모리.
  5. 제4항에 있어서,
    상기 기록 전류 펄스 및 상기 판독 전류 펄스가 복수 회 인가되는 경우, 상기 기록 전류 펄스의 각 펄스 지속기간은 상기 판독 전류 펄스의 각 펄스 지속기간보다 더 긴 자기 메모리.
  6. 제4항에 있어서,
    상기 판독 전류 펄스의 펄스 지속기간은 초기 반전-관련 스위칭 시간 τ0보다 더 짧고, 상기 기록 전류 펄스의 펄스 지속기간은 초기 반전-관련 스위칭 시간 τ0보다 더 길거나 같은 자기 메모리.
  7. 제4항에 있어서,
    상기 자기 메모리층의 자기 이방성 필드 Hk는 50 Oe 내지 5000 Oe의 범위인 자기 메모리.
  8. 자기 메모리 소자로서,
    하나의 방향으로 고정된 제1 자화 방향을 갖는 제1 자화 기준층;
    상기 제1 자화 방향에 평행하게 진행하는 제2 자화 방향을 갖는 자기 메모리층 - 상기 제2 자화 방향은 스핀-분극화된 전자를 주입함으로써 변경 가능함 -;
    상기 제1 자화 기준층과 상기 자기 메모리층의 사이에 개재된 비자기층;
    상기 비자기층으로부터 상기 자기 메모리층의 반대측 상에 배치된 제2 자화 기준층; 및
    상기 제2 자화 기준층과 상기 자기 메모리층의 사이에 개재된 스핀 필터층
    을 포함하는 자기 메모리 소자.
  9. 제8항에 있어서,
    상기 스핀 필터층은 제1 및 제2 비자기막, 및 자기 재료로 형성되고 상기 제1 및 제2 비자기막 사이에 배치된 막을 포함하고,
    상기 자기 재료로 형성된 막의 자기 이방성 에너지 밀도와, 상기 자기 재료로 형성된 막의 체적의 곱은 상기 자기 메모리층의 자기 이방성 에너지 밀도와 상기 자기 메모리층의 체적의 곱보다 더 작은 자기 메모리 소자.
  10. 제8항에 있어서,
    상기 스핀 필터층은 비자기막에 분산된 자기 재료를 갖는 입상 구조를 구비하는 자기 메모리 소자.
  11. 제9항에 있어서,
    상기 스핀 필터층의 자기 재료는 자계 비존재 상태에서 거의 제로의 자화를 갖는 자기 메모리 소자.
  12. 자기 메모리로서,
    제8항에 따른 자기 메모리 소자를 포함하는 메모리 셀;
    상기 자기 메모리 소자로부터 정보를 판독하기 위한 판독 전류 펄스를 생성하는 판독 회로;
    상기 자기 메모리 소자에 정보를 기록하기 위한 기록 전류 펄스를 생성하는 기록 회로;
    상기 자기 메모리 소자의 하나의 단자에 접속된 제1 라인 - 상기 기록 전류 펄스는 기록이 수행되는 경우에 상기 제1 라인을 통해 진행하고, 상기 판독 전류 펄스는 판독이 수행되는 경우에 상기 제1 라인을 통해 진행함 -; 및
    상기 자기 메모리 소자의 다른 단자에 접속된 제2 라인 - 상기 기록 전류 펄스는 기록이 수행되는 경우에 상기 제2 라인을 통해 진행하고, 상기 판독 전류 펄스는 판독이 수행되는 경우에 상기 제2 라인을 통해 진행함 -
    을 포함하는 자기 메모리.
  13. 제12항에 있어서,
    상기 기록 전류 펄스는 상기 판독 전류 펄스의 펄스 지속기간보다 더 긴 펄스 지속기간을 갖는 자기 메모리.
  14. 제12항에 있어서,
    상기 판독 전류 펄스의 펄스 지속기간은 초기 반전-관련 스위칭 시간 τ0보다 더 짧고, 상기 기록 전류 펄스의 펄스 지속기간은 초기 반전-관련 스위칭 시간 τ0보다 더 길거나 같은 자기 메모리.
  15. 제12항에 있어서,
    상기 스핀 필터층은 제1 및 제2 비자기막, 및 자기 재료로 형성되고 상기 제1 및 제2 비자기막 사이에 배치된 막을 포함하고,
    상기 자기 재료로 형성된 막의 자기 이방성 에너지 밀도와, 상기 자기 재료로 형성된 막의 체적의 곱은 상기 자기 메모리층의 자기 이방성 에너지 밀도와 상기 자기 메모리층의 체적의 곱보다 더 작은 자기 메모리.
  16. 제12항에 있어서,
    상기 스핀 필터층은 비자기막에 분산된 자기 재료를 갖는 입상 구조를 구비하는 자기 메모리.
  17. 제15항에 있어서,
    상기 스핀 필터층의 자기 재료는 자계 비존재 상태에서 거의 제로의 자화를 갖는 자기 메모리.
KR1020070083414A 2006-08-21 2007-08-20 자기 메모리 소자, 자기 메모리 소자를 구비한 자기 메모리및 자기 메모리를 구동하기 위한 방법 KR20080017268A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00224012 2006-08-21
JP2006224012A JP4250644B2 (ja) 2006-08-21 2006-08-21 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法

Publications (1)

Publication Number Publication Date
KR20080017268A true KR20080017268A (ko) 2008-02-26

Family

ID=39101223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070083414A KR20080017268A (ko) 2006-08-21 2007-08-20 자기 메모리 소자, 자기 메모리 소자를 구비한 자기 메모리및 자기 메모리를 구동하기 위한 방법

Country Status (4)

Country Link
US (2) US7787288B2 (ko)
JP (1) JP4250644B2 (ko)
KR (1) KR20080017268A (ko)
CN (1) CN101131866A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101277014B1 (ko) * 2009-09-22 2013-06-24 마이크론 테크놀로지, 인크. 메모리 셀들의 판독 및 이용 방법들

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US8363457B2 (en) * 2006-02-25 2013-01-29 Avalanche Technology, Inc. Magnetic memory sensing circuit
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
JP2008211059A (ja) * 2007-02-27 2008-09-11 Sony Corp 記憶素子、メモリ
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
US7826255B2 (en) * 2008-09-15 2010-11-02 Seagate Technology Llc Variable write and read methods for resistive random access memory
KR101458263B1 (ko) * 2008-12-22 2014-11-04 후지 덴키 가부시키가이샤 자기 저항 소자 및 그것을 이용하는 기억 장치
JP4901899B2 (ja) * 2009-03-30 2012-03-21 株式会社東芝 磁気抵抗効果メモリ
US8107285B2 (en) * 2010-01-08 2012-01-31 International Business Machines Corporation Read direction for spin-torque based memory device
US9385308B2 (en) * 2010-03-26 2016-07-05 Qualcomm Incorporated Perpendicular magnetic tunnel junction structure
CN102270736B (zh) * 2010-06-01 2014-02-05 中国科学院物理研究所 一种用于磁敏传感器的磁性纳米多层膜及其制造方法
FR2963152B1 (fr) * 2010-07-26 2013-03-29 Centre Nat Rech Scient Element de memoire magnetique
KR101684915B1 (ko) 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US8790798B2 (en) 2011-04-18 2014-07-29 Alexander Mikhailovich Shukh Magnetoresistive element and method of manufacturing the same
US8758909B2 (en) 2011-04-20 2014-06-24 Alexander Mikhailovich Shukh Scalable magnetoresistive element
JP5492144B2 (ja) 2011-05-27 2014-05-14 株式会社日立製作所 垂直磁化磁気抵抗効果素子及び磁気メモリ
JP5665707B2 (ja) * 2011-09-21 2015-02-04 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
JP5306487B2 (ja) * 2012-01-05 2013-10-02 株式会社東芝 磁気抵抗効果メモリ
US8581224B2 (en) 2012-01-20 2013-11-12 Micron Technology, Inc. Memory cells
JP5475819B2 (ja) * 2012-03-20 2014-04-16 株式会社東芝 不揮発性記憶装置
JP5490167B2 (ja) 2012-03-23 2014-05-14 株式会社東芝 磁気メモリ
EP2831880B1 (en) * 2012-03-25 2017-03-15 Intel Corporation Methods and systems to read a magnetic tunnel junction (mtj) based memory cell based on a pulsed read current
US9368176B2 (en) 2012-04-20 2016-06-14 Alexander Mikhailovich Shukh Scalable magnetoresistive element
JP6160903B2 (ja) * 2013-03-13 2017-07-12 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
JP2016018964A (ja) * 2014-07-10 2016-02-01 株式会社東芝 磁気抵抗効果素子
CN104779275B (zh) * 2015-04-30 2017-11-28 湖北工业大学 自激励自旋单电子电磁场效应晶体管、制备方法及应用
US20170263678A1 (en) * 2016-03-11 2017-09-14 Kabushiki Kaisha Toshiba Magnetic memory device
JP6462191B1 (ja) * 2018-02-01 2019-01-30 Tdk株式会社 データの書き込み方法、検査方法、スピン素子の製造方法及び磁気抵抗効果素子
JP2019165076A (ja) 2018-03-19 2019-09-26 東芝メモリ株式会社 磁気記憶装置
JP2020047317A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 不揮発性記憶装置
US10381466B1 (en) * 2018-10-12 2019-08-13 The Florida International University Board Of Trustees Nanoparticle based computing architecture

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) * 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
FR2817998B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
JP4999359B2 (ja) 2005-10-13 2012-08-15 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
JP4551332B2 (ja) * 2006-01-11 2010-09-29 Ｈｏｙａ株式会社 走査装置
JP4284326B2 (ja) * 2006-01-12 2009-06-24 株式会社東芝 磁気抵抗ランダムアクセスメモリおよびその書き込み制御方法
JP4935183B2 (ja) 2006-05-18 2012-05-23 株式会社日立製作所 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101277014B1 (ko) * 2009-09-22 2013-06-24 마이크론 테크놀로지, 인크. 메모리 셀들의 판독 및 이용 방법들

Also Published As

Publication number Publication date
CN101131866A (zh) 2008-02-27
JP2008047257A (ja) 2008-02-28
US7965544B2 (en) 2011-06-21
US20100290270A1 (en) 2010-11-18
US20080043519A1 (en) 2008-02-21
JP4250644B2 (ja) 2009-04-08
US7787288B2 (en) 2010-08-31

Similar Documents

Publication Publication Date Title
US7965544B2 (en) Magnetic memory element, magnetic memory having said magnetic memory element, and method for driving magnetic memory
JP5514059B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US7018725B2 (en) Magneto-resistance effect element magneto-resistance effect memory cell, MRAM, and method for performing information write to or read from the magneto-resistance effect memory cell
US7660153B2 (en) Memory device and memory
US7486552B2 (en) Method and system for providing a spin transfer device with improved switching characteristics
US7239541B2 (en) Spin-injection magnetic random access memory
EP2242097B1 (en) Magnetic memory element, method for driving same, and nonvolatile storage
US8742518B2 (en) Magnetic tunnel junction with free layer having exchange coupled magnetic elements
US20050259463A1 (en) Multi-bit magnetic random access memory device
CN101060160B (zh) 存储元件和存储器
JP4538614B2 (ja) 磁気抵抗効果素子の設計方法及び磁気ランダムアクセスメモリの設計方法
US9196333B2 (en) Magnetic memory element and magnetic memory device
JP2007525840A (ja) 熱アシスト方式で書き込まれ、磁気トンネル接合を有する磁気メモリ、及びその書き込み方法
JP2008252036A (ja) 磁気抵抗素子及び磁気メモリ
WO2013080436A1 (ja) 記憶素子、記憶装置
WO2014050380A1 (ja) 記憶素子、記憶装置、磁気ヘッド
US7529122B2 (en) Storage element and memory
JPWO2012004883A1 (ja) 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
JP2012054439A (ja) 記憶素子及び記憶装置
JP2010232447A (ja) 磁気抵抗効果素子および磁気メモリ
JP2010134986A (ja) 抵抗変化型メモリデバイス
JP4970407B2 (ja) 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法
JP2007027197A (ja) 記憶素子
JP2007027196A (ja) 記憶素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application