JPWO2012004883A1 - 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ - Google Patents

磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ Download PDF

Info

Publication number
JPWO2012004883A1
JPWO2012004883A1 JP2012523481A JP2012523481A JPWO2012004883A1 JP WO2012004883 A1 JPWO2012004883 A1 JP WO2012004883A1 JP 2012523481 A JP2012523481 A JP 2012523481A JP 2012523481 A JP2012523481 A JP 2012523481A JP WO2012004883 A1 JPWO2012004883 A1 JP WO2012004883A1
Authority
JP
Japan
Prior art keywords
layer
ferromagnetic layer
ferromagnetic
tunnel magnetoresistive
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012523481A
Other languages
English (en)
Inventor
大野 英男
英男 大野
正二 池田
正二 池田
山本 浩之
浩之 山本
伊藤 顕知
顕知 伊藤
高橋 宏昌
宏昌 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Hitachi Ltd
Original Assignee
Tohoku University NUC
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Hitachi Ltd filed Critical Tohoku University NUC
Publication of JPWO2012004883A1 publication Critical patent/JPWO2012004883A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Abstract

高いTMR比を維持しつつ低い書き込み電流密度を示す磁気抵抗効果素子を提供する。記録層に、第2の強磁性層/非磁性層/第1の強磁性層の積層構造を適用し、MgOバリア層と接する第2の強磁性層にはCoFeBなどのbcc結晶構造の材料を適用する。第1の強磁性層として垂直方向の異方性磁界Hk⊥が大きく、2πMs<Hk⊥<4πMsの関係を満たす材料を適用する。第1の強磁性層は、磁化容易軸は面内であるが垂直方向の反磁界の半分以上の高い垂直異方性磁界を有する。そのため、垂直方向の実効的反磁界を低減し、書き込み電流密度を低減できる。また、MgOバリア層にはbcc結晶構造の材料が接するため高いTMR比を維持できる。

Description

本発明は、面内磁化材料を用いた磁気抵抗効果素子及びそれを用いたランダムアクセスメモリに関するものである。
近年、磁性体を用いたメモリとしてMRAM(Magnetic Random Access Memory)が開発されている。MRAMは、トンネル磁気抵抗(Tunneling Magnetoresistive:TMR)効果を利用するMTJ(Magnetic Tunneling Junction)を要素素子として用いる。MTJ素子は2枚の強磁性体層(記録層、固定層)で非磁性体層(絶縁層)を挟んだ構造を有し、片側の強磁性体層(記録層)の磁化方向を外部磁場によって反転できる。このように、MTJ素子では磁性体層の磁化方向を制御することによって、情報を記録する。電源を切っても磁性体の磁化方向は変化しないため、記録した情報が保持される不揮発動作を実現できる。MTJ素子の磁化方向を変化させて情報を書き換える方式には、外部から磁場を印加する方式の他、近年、MTJ素子に直接直流電流を流して磁化を反転させる、スピントランスファートルク磁化反転(スピン注入磁化反転)方式が見出されている。例えば、特許文献1には面内磁化材料を記録層として用い、スピン注入磁化反転を利用するMTJ素子及びそれを集積したメモリ(Spin-transfer torque Magnetic Random Access Memory:SPRAM、あるいはSTT−MRAMとも呼ばれる)が開示されている。
MTJ素子は記録層と固定層の磁化方向の違いにより、素子の抵抗が変わる。その抵抗変化比をTMR(Tunnel Magnetoresistance)比と呼び、メモリ応用では“0”と“1”の情報を誤り無く判読するために高いTMR比が望まれる。高いTMR比を得るためには、バリア層とその両側の高分極率磁性層の結晶配向制御が重要である。これまでの面内磁化TMR素子の研究から、NaCl構造をもつMgO(001)をバリア層として用い、その両側にbcc(001)結晶構造をもつCoFeB層やCoFe層を配置すると、高いTMR比が得られることが知られている。室温でCoFeBを形成すると、CoFeBはアモルファスで成長する。その上にMgOを形成すると、MgO(001)結晶が成長する。その上にさらにCoFeBを形成した後、アニール処理を行うと、MgO(001)結晶を核にしてCoFeB層はbcc(001)に結晶配向する。面内磁化TMR素子の場合、このような機構を利用してMgO(001)とCoFeBのbcc(001)配向を実現する。
また、SPRAMでは、MTJ素子に接続したトランジスタによって電流を流し、MTJ素子の記録層の磁化を反転させる。メモリの高集積化に伴いトランジスタのゲート長が縮小すると、トランジスタが流せる電流量も低下する。したがって、SRPAMに適用するMTJ素子には、より低い書き込み電流密度Jc0が求められる。さらに、素子の微細化を進める際には、MTJ素子における磁気情報の熱的安定性が課題となる。MTJ素子の記録層の磁化方向を反転させるために必要な磁気エネルギーバリア(E)に対し、環境温度による熱エネルギー(kBT、ここでkBはボルツマン定数、Tは温度)が高くなる場合、外部磁場もしくは電流を印加しなくとも磁化の反転が起こる。サイズの縮小とともにMTJ素子の磁気エネルギーバリアが減少するため、素子の微細化に伴い熱安定性指数E/kBTは低下する。以上のようにSPRAMに適用するMTJ素子には、高いTMR比とE/kBT、及び低い書き込み電流密度が求められる。
これまでに、高いE/kBTと低いJc0を両立する手段として、薄い非磁性層を2枚の強磁性層で挟んで積層する積層フェリ構造の記録層が有効であると知られている(例えば非特許文献1)。この構成では、積層した各磁性層に効率良くスピントルクがかかり、磁化反転に要する電流が単層に比べて低減する。そのため、単層記録層と比べて低い書込み電流密度Jc0を維持したまま記録層の体積を増大させ、高いE/kBTを得ることが可能となる。
面内磁化MTJ素子の書き込み電流密度Jc0は以下の式で表される。
Figure 2012004883
ここで、eは電気素量、Msは記録層の飽和磁化、tは記録層の膜厚、αはギルバートのダンピング定数、hバーはプランク定数を2πでわった値、g(θ)はスピントランスファートルクの効率でθは記録層と固定層の磁化のなす角度、Pはスピン分極率、Hk//は記録層の面内方向の異方性磁界、Heffは垂直方向の実効的反磁界、Hdは記録層の垂直方向の反磁界、Hk⊥は記録層の垂直方向の異方性磁界である。
さらなるJc0の低減にむけては、式(1)、式(2)からわかるように、Ms及びHeffの低減が有効である。前者に関しては、例えば、記録層のCoFeBにCrやVなどを添加し、Msを低減する例が非特許文献2に示されている。また、後者のHeff低減に関しては、Co/Ni多層膜を記録層に用いる例が非特許文献3に示されている。また、特許文献2には、面内磁化記録層のキャップ層として、垂直磁化磁性層を積層する例が示されている。
特開2005−116923号公報 特開2008−28362号公報
IEEE Transaction on Magnetics, 44, 1962 (2008) Journal of Applied Physics, 105, 07D117 (2009) Applied Physics Letters, 94, 122508 (2009)
しかし、記録層のCoFeBにCrやVを添加すると、TMR比が下がる問題がある。さらにMsはE/kBTにも影響するため、低いJc0と高いE/kBTの両立は困難である。また、記録層にCo/Ni多層膜を用いると、Jc0が低減する一方で、記録層がbcc(001)構造でないためTMR比が低い課題がある。また、面内磁化記録層のキャップ層として垂直磁化磁性層を積層すると、垂直磁化磁性層からの漏洩磁場によりHdを低減し、Heffを下げる効果が示されているが、面内磁化記録層に垂直方向の直流磁場を印加すると記録層の磁化が垂直方向に傾き、結果としてTMR比及びE/kBTの低下をもたらす可能性がある。
本発明の目的は、上述した課題に鑑み、高いTMR比と熱安定性指数(E/kBT)を維持し、かつ書き込み電流密度Jc0が低い面内磁化MTJ素子を提供することにある。
本発明では、面内磁化MTJ素子の記録層を第2の強磁性層/非磁性層/第1の強磁性層からなる積層構造とし、バリア層に接する第2の強磁性層にはCoFeBなどbcc結晶構造の材料を用い、第1の強磁性層には垂直磁気異方性磁場Hk⊥の強い面内磁化材料を適用する。書込み電流密度Jc0について、垂直磁気異方性が全く無い場合(Hk⊥=0、Heff=4πMs)に対して充分な低減効果を得るためには、式(2)のHeffは4πMsの半分程度(Heff=2πMs)にまで低減させることが望ましい。すなわち、Hk⊥>2πMsが望ましい。ただし、Hk⊥が反磁場Hd=4πMsよりも大きいと磁化容易軸が垂直方向になるので、第1の磁性層を面内磁化材料として用いるためには、Hk⊥<4πMsである必要がある。したがって、Jc0低減に充分効果的な垂直磁気異方性があり、かつ面内磁化材料として用いるために、第1の強磁性層のHk⊥は、2πMs<Hk⊥<4πMsを満たすようにする。
本発明の記録層構成を適用することで、高いTMR比と熱安定性を維持したまま低い書込み電流密度を示す面内磁化MTJ素子が作製可能となる。
本発明によるMTJ素子の一例を示す断面模式図である。 本発明によるMTJ素子の一例を示す断面模式図である。 本発明によるMTJ素子の一例を示す断面模式図である。 磁気メモリセルの構成例を示す断面模式図である。 ランダムアクセスメモリの構成例を示す模式図である。
以下、本発明の実施形態を、図面を用いて詳細に説明する。
<実施例1>
図1に、実施例1におけるMTJ素子の断面模式図を示す。熱酸化膜が形成されたSi基板5の上に下部電極12、反強磁性層13、固定層22、バリア層10、記録層21、キャップ層14、上部電極11の順で薄膜を積層する。記録層21は第1の強磁性層41と第2の強磁性層42と第1の非磁性層31からなる積層フェリ構成であり、第1の強磁性層41の磁化61と第2の強磁性層42の磁化62は反平行で結合している(反強磁性結合)。同様に、固定層22は第3の強磁性層43と第4の強磁性層44と第2の非磁性層32からなる積層フェリ構成であり、第3の強磁性層43の磁化63と第4の強磁性層44の磁化64は反平行で結合している。バリア層10にはMgO(膜厚:1nm)を用いた。記録層21を構成する強磁性層のうち、バリア層10に接する第2の強磁性層42にはCoFeB(膜厚:2.4nm)を適用し、第1の非磁性層31(Ru、膜厚:0.8nm)上に形成する第1の強磁性層41は、m−D019型のCo75Pt25規則合金(膜厚:2nm)で構成した。また、固定層22を構成する第3の強磁性層43にはCoFeB(膜厚:2.5nm)、第4の強磁性層44にはCoFe(膜厚:3nm)、第2の非磁性層32にはRu(膜厚:0.8nm)を用いた。反強磁性層13にはMnIr(膜厚:8nm)を用いた。下部電極12は基板側からTa(5nm)/Ru(10nm)/Ta(5nm)/NiFe(3nm)の順で積層した積層膜で構成した。また、キャップ層14はTa(膜厚:5nm)/Ru(膜厚:10nm)の積層膜で構成した。
上記の各層はArガスを用いたRFスパッタリング法を用いてSi基板5の上に形成した。積層膜を形成後、電子ビーム(EB)リソグラフィとイオンビームエッチングを用いて、上面の面積が100nm×200nmのピラー形状に加工した。その後、Cr(膜厚:5nm)/Au(膜厚:100nm)積層構造の上部電極11を形成した。なお、図示はしていないが、上部電極層11と下部電極層12にはそれぞれ、素子に電流を流すための配線が接続される。素子を作製後、300℃のアニールを行った。
素子の動作について説明する。MTJ素子に電流70を流すと、その電流方向によって記録層21内の磁化61,62が反転する。その際、第2の強磁性層42の磁化62と、第1の強磁性層41の磁化61は互いに反平行結合を保つ。一方、固定層22内の磁化63,64は、反強磁性層13によって方向が固定されているため反転しない。バリア層10を挟んで対向する第2の強磁性層42の磁化62と、第3の強磁性層43の磁化63が平行配列のとき、素子は低抵抗状態となる。逆に、反平行配列のとき、素子は高抵抗状態となる。TMR比に影響するバリア層10の界面にある第2の強磁性層42と第3の強磁性層43は、CoFeBであるため100%以上の高いTMR比が得られた。
第1の強磁性層41のCo75Pt25は、本来、垂直磁化を示す材料であるが、その垂直磁気異方性の強さは下地層の結晶構造と配向性に依存する。例えば、下地層に膜厚20nm程度のRuを用いると、107erg/cm3以上の高い垂直磁気異方性を示す。しかし、アモルファスやbcc構造の材料、あるいはRuであっても膜厚が薄い場合、充分な配向性が得られず、垂直磁気異方性が低下する。その結果、磁化は面内方向に倒れる。本実施例の場合、下地層のRuは0.8nmと薄いため、その上に形成する第1の強磁性層41のCo75Pt25は面内磁化膜となる。本実施例の構成では、第1の強磁性層41であるCo75Pt25の飽和磁化Msは1000emu/cm3、垂直方向の異方性磁界Hk⊥は10kOeであった。つまり、垂直方向の反磁界Hd(=4πMs=12.6kOe)>Hk⊥(10kOe)となり、磁化容易軸が面内方向の膜となる。
上述のように第1の強磁性層41は面内磁化膜であるが、高い垂直方向の異方性磁界(Hk⊥=10kOe)を有する。そのため、式(1)、式(2)に示した膜面垂直方向の実効的反磁界Heffが低減する。その結果、書き込み電流密度Jc0を低減できる。従来構成では第1の強磁性層41はCoFeBを用いていたが、その従来構成のMTJ素子と比べ、本実施例のMTJ素子ではJc0が約1/3に低減した。さらに、MgOバリア層10に接する第2の磁性層42は、従来と同様のCoFeBであるため、100%以上の高いTMR比を確認した。また、第1の強磁性層41のMs・t(Ms:飽和磁化、t:膜厚)は、従来のCoFeB層と同等であるため、熱安定性E/kBTは従来構成と同等の値を実現できる。
実施例1では、第1の強磁性体層41の材料としてCo75Pt25を用いたが、それ以外の垂直磁気異方性が強い材料を適用しても同様の効果が得られる。具体的な材料としては、Co,Fe,Niのいずれか、もしくはその中の1つ以上の元素と、Pt,Pdのうち1つ以上の元素を含む規則合金、Coを含み更にCr,Ta,Nb,V,W,Hf,Ti,Zr,Pt,Pd,Fe,Niの中から1つ以上の元素を含む合金、Co50Pt50,Fe50Pt50,Fe50Pd50などのL10型規則合金や、CoCrPt−SiO2,FePt−SiO2など粒状の磁性体が非磁性体の母相中に分散したグラニュラー構造の材料、もしくは、Fe,Co,Niのいずれかもしくは一つ以上を含む合金と、Ru,Pt,Rh,Pd,Crなどの非磁性金属を交互に積層した積層膜、あるいは、CoとNiを交互に積層した積層膜、もしくは、TbFeCo,GdFeCoなど、Gd,Dy,Tb等の希土類金属に遷移金属を含んだアモルファス合金を用いてもよい。
これらの材料を適用する際には、4πMs>Hk⊥となるよう、形成条件によって膜の垂直磁気異方性を制御する。例えば、L10規則合金などは成膜温度の調整により垂直磁気異方性を制御できる。これらの規則合金は垂直磁化を発現するために結晶配向性が重要であり、それが不十分な場合、磁化容易軸は面内方向になる(Hk⊥<4πMs)。規則相を形成するために、一般的には500℃以上の形成温度を必要とする。よって、逆にそれより形成温度を下げることで4πMs>Hk⊥となるように垂直磁気異方性を低減できる。また、Co/PtやCo/Pd,CoFe/Pdなどの多層膜の場合、各層の膜厚と、積層周期を調整し垂直磁気異方性を制御できる。このような多層膜の場合、例えば、強磁性層の膜厚を増大すると垂直磁気異方性が低下し、面内磁化材料となることが知られている。垂直磁気異方性を有する面内磁化磁性層の一例として、[Co(1nm)/Pd(1.5nm)]×3周期などが望ましい構成である。このような材料を用いても実施例1と同様の効果が得られる。また、第1の強磁性体層41としてCoFeBを用いる場合には、面内磁化膜とするために、膜厚を1.5nm以上2nm以下とするのがよい。
また、実施例1では、第2の強磁性層にCoFeBを用いたが、bcc結晶構造をもつその他の材料、例えばCoFeやFeを用いても同様の効果が得られるのは言うまでもない。
<実施例2>
実施例2は、記録層を強磁性結合の積層フェロ構造とするMTJ素子を提案するものである。素子の断面模式図を図2に示す。第1の非磁性層31を除き、各層の材料及び膜厚は実施例1と同じである。
実施例2では、第1の非磁性層31に、膜厚1.5nmのRuを用いた。積層フェロ構造における2つの強磁性層の結合方向は、間に挿入する非磁性層の膜厚に依存する。実施例2におけるRu膜厚(1.5nm)の場合、第1の強磁性層41と第2の強磁性層42の磁化61,62は平行方向に結合する(強磁性結合)。
記録層21内の2つの磁性層41,42が平行方向に結合したまま磁化反転することを除き、MTJ素子の動作としては実施例1と同様である。また、書込み電流密度Jc0についても実施例1と同等の低減効果が確認された。さらに、MgOバリア層10に接する第2の磁性層42は、従来と同様CoFeBであるため、100%以上の高いTMR比を確認した。一方、熱安定性E/kBTに関しては、実施例1の素子に比べ約1.5倍向上する効果が確認された。これは、積層フェロ構成における磁気結合方向の影響である。実施例1では2つの磁性層が反強磁性結合しており、各層における面内の反磁界は静磁結合磁界によって遮蔽される(磁極が発生しにくい)。そのため形状磁気異方性が抑制され、磁性体のエネルギーが低下する。それに比べ、実施例2のように積層フェロ構成内の磁性層が強磁性結合する場合、形状磁気異方性の低減はない(反磁界の遮蔽効果はない)ため、磁性体のエネルギーが高く、熱安定性E/kBTは実施例1と比べ増大する。
<実施例3>
実施例3は、記録層の材料に薄いCoFeBを適用したMTJ素子を提案するものである。素子の断面模式図を図3に示す。記録層の材料と構成を除き、各層の材料及び膜厚は実施例1と同じである。
実施例3では、記録層21を、第2の強磁性層42/第1の非磁性層31/第5の強磁性層45/第3の非磁性層33/第1の強磁性層41の積層構成で形成する。第1の強磁性層41、第2の強磁性層42、第5の強磁性層45の材料は膜厚1.5nmのCoFeBとし、第1の非磁性層31、第3の非磁性層33にはRuを適用した。一般に面内磁化MTJ素子では、膜厚が2nm以上のCoFeBを記録層に用いる。CoFeBは薄層にすると垂直磁気異方性が増大する特性がある。本実施例では、膜厚1.5nmのCoFeBで、飽和磁化Ms=1100emu/cm3、垂直方向の異方性磁界Hk⊥=8kOeを確認した。この膜厚のCoFeBを用いて、CoFeB(1.5)/Ru(0.8)/CoFeB(1.5)/Ru(0.8)/CoFeB(1.5)積層構造の記録層を構成した。このMTJ素子の構造により、書込み電流密度Jc0は、CoFeB(2)/Ru(0.8)/CoFeB(2)の記録層をもつMTJ素子と比べ約半分に低減した。また、TMR比については従来と同じ強磁性層CoFeBを用いるため、100%以上の値を確認した。また記録層を構成する強磁性体の体積を従来構成と同程度にしているため、E/kBTについても従来構成と同程度の値が得られた。
本実施例では記録層のCoFeB同士を、Ruを介して反強磁性結合させ、隣り合うCoFeBの磁化を反平行配列させた。これを、実施例2のようにRu膜厚を調整し(例えば1.5nm)、いずれの磁化も同方向になるように強磁性結合させても、同様の効果が得られる。その場合、形状磁気異方性が低減しない(反磁界の遮蔽効果はない)ため、磁性体のエネルギーが高く、熱安定性E/kBTは実施例3の構成と比較してより増大する。
<実施例4>
実施例4は、本発明によるMTJ素子を適用したランダムアクセスメモリを提案するものである。図4は、本発明による磁気メモリセルの構成例を示す断面模式図である。この磁気メモリセルは、実施例1〜3に示したMTJ素子110を搭載している。
C−MOS111は、2つのn型半導体112,113と一つのp型半導体114からなる。n型半導体112にドレインとなる電極121が電気的に接続され、電極141及び電極147介してグラウンドに接続されている。n型半導体113には、ソースとなる電極122が電気的に接続されている。さらに123はゲート電極であり、このゲート電極123のON/OFFによりソース電極122とドレイン電極121の間の電流のON/OFFを制御する。ソース電極122に電極145、電極144、電極143、電極142、電極146が積層され、電極146を介してMTJ素子110の下部電極12が接続されている。
ビット線222はMTJ素子110の上部電極11に接続されている。本実施例の磁気メモリセルでは、MTJ素子110に流れる電流、すなわちスピントランスファートルクによりMTJ素子110の記録層の磁化方向を回転し磁気的情報を記録する。スピントランスファートルクは空間的な外部磁界ではなく主として、MTJ素子中を流れるスピン偏極した電流のスピンがトンネル磁気抵抗効果素子の強磁性記録層の磁気モーメントにトルクを与える原理である。したがってMTJ素子に外部から電流を供給する手段を備え、その手段を用いて電流を流すことによりスピントランスファートルク磁化反転は実現される。本実施例では、ビット線222と電極146の間に電流を流すことによりMTJ素子110中の記録層の磁化の方向を制御する。
図5は、上記磁気メモリセルを配置した磁気ランダムアクセスメモリの構成例を示す図である。ゲート電極123に接続されたワード線223、及びビット線222が磁気メモリセルに電気的に接続されている。実施例1〜3に記載のMTJ素子を備えた磁気メモリセルを配置することにより、磁気メモリは従来よりも低消電力で動作が可能であり、ギガビット級の高密度磁気メモリを実現可能である。
本構成の場合の書込みは、まず、電流を流したいビット線222に接続された書き込みドライバにライトイネーブル信号を送って昇圧し、ビット線222に所定の電流を流す。電流の向きに応じ、書き込みドライバ230ないし書き込みドライバ231のいずれかをグランドに落として、電位差を調節して電流方向を制御する。次に所定時間経過後、ワード線223に接続された書き込みドライバ232にライトイネーブル信号を送り、書き込みドライバ232を昇圧して、書き込みたいMTJ素子に接続されたトランジスタをオンにする。これによりMTJ素子110に電流が流れ、スピントルク磁化反転が行われる。所定の時間、トランジスタをオンにしたのち、書込みドライバ232への信号を切断し、トランジスタをオフにする。読出しの際は、読出したいMTJ素子につながったビット線222のみを読出し電圧Vに昇圧し、選択トランジスタをオンにして電流を流し、読出しを行う。この構造は最も単純な1トランジスタ+1メモリセルの配置なので、単位セルの占める面積は2F×4F=8F2と高集積なものにすることができる。
5…基板、10…バリア層、11…上部電極、12…下部電極、13…反強磁性層、14…キャップ層、21…記録層、22…固定層、31…第1の非磁性層、32…第2の非磁性層、33…第3の非磁性層、41…第1の強磁性層、42…第2の強磁性層、43…第3の強磁性層、44…第4の強磁性層、61,62,63,64,65…磁化、電流…70、110…MTJ素子、111…C−MOS、112,113…n型半導体、114…p型半導体、121…ソース電極、122…ドレイン電極、123…ゲート電極、141,142,143,144,145,146,147…電極、150…書き込み線、222…ビット線、223…ワード線、230,231,232…書き込みドライバ

Claims (12)

  1. 強磁性体薄膜からなる記録層と、
    磁化の方向が一方向に固定された強磁性体薄膜からなる固定層と、
    前記記録層と前記固定層の間に配置されたMgOのバリア層とを有し、
    前記記録層は、第1の強磁性層と第2の強磁性層の間に非磁性層が配置された積層薄膜であり、
    前記第2の強磁性層は前記バリア層に接して配置され、
    前記第1の強磁性層は、飽和磁化をMs(emu/cm3)、垂直磁気異方性磁界をHk⊥(Oe)とするとき、2πMs<Hk⊥<4πMsの関係を満たす材料であることを特徴とするトンネル磁気抵抗効果素子。
  2. 請求項1記載のトンネル磁気抵抗効果素子において、前記第1の強磁性層と前記第2の強磁性層は磁化が互いに反平行に結合していることを特徴とするトンネル磁気抵抗効果素子。
  3. 請求項1記載のトンネル磁気抵抗効果素子において、前記第1の強磁性層と前記第2の強磁性層は磁化が平行に結合していることを特徴とするトンネル磁気抵抗効果素子。
  4. 請求項1記載のトンネル磁気抵抗効果素子において、前記第2の強磁性層はCoFeBもしくはCoFeもしくはFeであることを特徴とするトンネル磁気抵抗効果素子。
  5. 請求項1記載のトンネル磁気抵抗効果素子において、前記第1の強磁性層の材料は、Co,Fe,Niのいずれか、もしくはその中の1つ以上の元素と、Pt,Pdのうち1つ以上の元素を含む規則合金であることを特徴とする、トンネル磁気抵抗効果素子。
  6. 請求項1記載のトンネル磁気抵抗効果素子において、前記第1の強磁性層の材料は、Coを含み、Cr,Ta,Nb,V,W,Hf,Ti,Zr,Pt,Pd,Fe,Niの中から1つ以上の元素を含む合金であることを特徴とする、トンネル磁気抵抗効果素子。
  7. 請求項1記載のトンネル磁気抵抗効果素子において、前記第1の強磁性層の材料は、Fe,Co,Niのいずれか、もしくはその中の1つ以上を含む合金と、Ru,Pt,Rh,Pd,Crの非磁性金属のいずれかを交互に積層した積層膜であることを特徴とする、トンネル磁気抵抗効果素子。
  8. 請求項1記載のトンネル磁気抵抗効果素子において、前記第1の強磁性層の材料は、粒状の磁性相の周囲を非磁性相が取り囲んだグラニュラー構造の材料であることを特徴とする、トンネル磁気抵抗効果素子。
  9. 請求項1記載のトンネル磁気抵抗効果素子において、前記第1の強磁性層の材料は、希土類金属と遷移金属を含んだアモルファス合金であることを特徴とする、トンネル磁気抵抗効果素子。
  10. 請求項1記載のトンネル磁気抵抗効果素子において、前記第1の強磁性層の材料は、膜厚が1.5nm以上2nm以下のCoFeBであることを特徴とする、トンネル磁気抵抗効果素子。
  11. 請求項1記載のトンネル磁気抵抗効果素子において、前記第1の強磁性層の材料は、CoとNiを交互に積層した積層膜であることを特徴とする、トンネル磁気抵抗効果素子。
  12. 複数の磁気メモリセルと、前記複数の磁気メモリセルの中から所望の磁気メモリセルを選択する手段とを備えたランダムアクセスメモリにおいて、
    前記磁気メモリセルは、トンネル磁気抵抗効果素子と前記トンネル磁気抵抗効果素子に直列接続されたトランジスタを有し、
    前記トンネル磁気抵抗効果素子の前記トランジスタに接続されていない側が第一の書込みドライバ回路に接続されたビット線に接続され、
    前記トランジスタのゲート電極が第二の書込みドライバ回路に接続されたワード線に接続され、
    前記トンネル磁気抵抗効果素子は、強磁性体薄膜からなる記録層と、磁化の方向が一方向に固定された強磁性体薄膜からなる固定層と、前記記録層と前記固定層の間に配置されたMgOのバリア層とを有し、前記記録層は第1の強磁性層と第2の強磁性層の間に非磁性層が配置された積層薄膜であり、前記第2の強磁性層は前記バリア層に接して配置され、前記第1の強磁性層は、飽和磁化をMs(emu/cm3)、垂直磁気異方性磁界をHk⊥(Oe)とするとき、2πMs<Hk⊥<4πMsの関係を満たす材料であり、
    前記トランジスタを通して流れる電流により前記磁気メモリセルの前記記録層をスピントランスファートルクにより磁化反転させて情報の書き込みを行うことを特徴とするランダムアクセスメモリ。
JP2012523481A 2010-07-09 2010-07-09 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ Pending JPWO2012004883A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/061669 WO2012004883A1 (ja) 2010-07-09 2010-07-09 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ

Publications (1)

Publication Number Publication Date
JPWO2012004883A1 true JPWO2012004883A1 (ja) 2013-09-02

Family

ID=45440882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012523481A Pending JPWO2012004883A1 (ja) 2010-07-09 2010-07-09 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ

Country Status (3)

Country Link
US (1) US20130107616A1 (ja)
JP (1) JPWO2012004883A1 (ja)
WO (1) WO2012004883A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5691604B2 (ja) * 2011-02-17 2015-04-01 富士通株式会社 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
US9105572B2 (en) * 2013-09-09 2015-08-11 Hiroyuki Kanaya Magnetic memory and manufacturing method thereof
CN105122489B (zh) * 2013-11-01 2017-10-13 中国科学院物理研究所 一种用于温度传感器的纳米磁性多层膜及其制造方法
US9583696B2 (en) 2014-03-12 2017-02-28 Qualcomm Incorporated Reference layer for perpendicular magnetic anisotropy magnetic tunnel junction
US9818933B2 (en) 2014-03-28 2017-11-14 Intel Corporation 6F2 non-volatile memory bitcell
JP2018056389A (ja) * 2016-09-29 2018-04-05 Tdk株式会社 磁気抵抗効果素子
CN111512456B (zh) * 2018-02-27 2023-09-22 Tdk株式会社 铁磁性层叠膜、自旋流磁化旋转元件、磁阻效应元件和磁存储器
JP7219285B2 (ja) 2018-10-30 2023-02-07 田中貴金属工業株式会社 面内磁化膜、面内磁化膜多層構造、ハードバイアス層、磁気抵抗効果素子、およびスパッタリングターゲット
US20240212907A1 (en) * 2021-08-12 2024-06-27 Tohoku University Superparamagnetic tunnel junction element and computing system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007525847A (ja) * 2004-02-26 2007-09-06 グランディス インコーポレイテッド 高垂直異方性及び面内平衡磁化を有する自由層を備えたスピン転移磁気素子
JP2007525839A (ja) * 2004-02-19 2007-09-06 グランディス インコーポレイテッド 低飽和磁化自由層を有するスピン転移磁気素子
WO2007111318A1 (ja) * 2006-03-28 2007-10-04 Nec Corporation 磁気ランダムアクセスメモリ及びその動作方法
JP2009059432A (ja) * 2007-08-31 2009-03-19 Fujitsu Ltd 垂直磁気記録媒体
JP2009158789A (ja) * 2007-12-27 2009-07-16 Hitachi Global Storage Technologies Netherlands Bv 電流磁気効果素子及び磁気センサ
JP2010109372A (ja) * 2008-10-30 2010-05-13 Korea Inst Of Science & Technology 二重磁気異方性自由層を有する磁気トンネル接合構造

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4738395B2 (ja) * 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP4599425B2 (ja) * 2008-03-27 2010-12-15 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5320009B2 (ja) * 2008-10-06 2013-10-23 株式会社東芝 スピントルク発振子、磁気記録ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
JP2013115400A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007525839A (ja) * 2004-02-19 2007-09-06 グランディス インコーポレイテッド 低飽和磁化自由層を有するスピン転移磁気素子
JP2007525847A (ja) * 2004-02-26 2007-09-06 グランディス インコーポレイテッド 高垂直異方性及び面内平衡磁化を有する自由層を備えたスピン転移磁気素子
WO2007111318A1 (ja) * 2006-03-28 2007-10-04 Nec Corporation 磁気ランダムアクセスメモリ及びその動作方法
JP2009059432A (ja) * 2007-08-31 2009-03-19 Fujitsu Ltd 垂直磁気記録媒体
JP2009158789A (ja) * 2007-12-27 2009-07-16 Hitachi Global Storage Technologies Netherlands Bv 電流磁気効果素子及び磁気センサ
JP2010109372A (ja) * 2008-10-30 2010-05-13 Korea Inst Of Science & Technology 二重磁気異方性自由層を有する磁気トンネル接合構造

Also Published As

Publication number Publication date
WO2012004883A1 (ja) 2012-01-12
US20130107616A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
JP4903277B2 (ja) 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US8072800B2 (en) Magnetic element having perpendicular anisotropy with enhanced efficiency
JP5514059B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP5867030B2 (ja) 記憶素子、記憶装置
TWI530945B (zh) Memory elements and memory devices
CN103151455B (zh) 存储元件和存储装置
WO2012004883A1 (ja) 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP6194752B2 (ja) 記憶素子、記憶装置、磁気ヘッド
CN106887247B (zh) 信息存储元件和存储装置
US11776726B2 (en) Dipole-coupled spin-orbit torque structure
US20140340961A1 (en) Tunnel magnetoresistive effect element and random access memory using same
US9917248B2 (en) Memory element, memory apparatus
US9196336B2 (en) Storage cell, storage device, and magnetic head
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2013115400A (ja) 記憶素子、記憶装置
JP2013115399A (ja) 記憶素子、記憶装置
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
JP2013115412A (ja) 記憶素子、記憶装置
JP2010232447A (ja) 磁気抵抗効果素子および磁気メモリ
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
JPWO2011027404A1 (ja) 磁気メモリ
WO2013080437A1 (ja) 記憶素子、記憶装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140507