JP6194752B2 - 記憶素子、記憶装置、磁気ヘッド - Google Patents

記憶素子、記憶装置、磁気ヘッド Download PDF

Info

Publication number
JP6194752B2
JP6194752B2 JP2013223352A JP2013223352A JP6194752B2 JP 6194752 B2 JP6194752 B2 JP 6194752B2 JP 2013223352 A JP2013223352 A JP 2013223352A JP 2013223352 A JP2013223352 A JP 2013223352A JP 6194752 B2 JP6194752 B2 JP 6194752B2
Authority
JP
Japan
Prior art keywords
layer
magnetization
storage
magnetization fixed
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013223352A
Other languages
English (en)
Other versions
JP2015088520A (ja
JP2015088520A5 (ja
Inventor
一陽 山根
一陽 山根
細見　政功
政功 細見
大森　広之
広之 大森
別所　和宏
和宏 別所
肥後　豊
豊 肥後
裕行 内田
裕行 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013223352A priority Critical patent/JP6194752B2/ja
Priority to TW103134937A priority patent/TWI639155B/zh
Priority to CN201480057802.4A priority patent/CN105684178B/zh
Priority to PCT/JP2014/005318 priority patent/WO2015064049A1/en
Priority to US15/031,092 priority patent/US9818932B2/en
Publication of JP2015088520A publication Critical patent/JP2015088520A/ja
Publication of JP2015088520A5 publication Critical patent/JP2015088520A5/ja
Application granted granted Critical
Publication of JP6194752B2 publication Critical patent/JP6194752B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/123—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys having a L10 crystallographic structure, e.g. [Co,Fe][Pt,Pd] thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Description

本技術は、複数の磁性層を有し、スピントルク磁化反転を利用して記憶を行う記憶素子及び記憶装置に関する。また、磁気記録媒体からの磁気信号を検出する磁気ヘッドに関する。
特開２００３−１７７８２号公報 米国特許第６２５６２２３号明細書 特開２００８−２２７３８８号公報 特開２０１０−８０７４６号公報
Phys. Rev. B, 54, 9353(1996) J. Magn. Mat., 159, L1(1996) Nature Materials., 5, 210(2006) Phys. Rev. Ｌｅｔｔ., 67, 3598(1991)
モバイル端末から大容量サーバに至るまで、各種情報機器の飛躍的な発展に伴い、これを構成するメモリやロジック等の素子においても、高集積化、高速化、低消費電力化等、さらなる高性能化が追求されている。特に、半導体不揮発性メモリの進歩は著しく、中でも大容量ファイルメモリとしてのフラッシュメモリはハードディスクドライブを駆逐する勢いで普及が進んでいる。
一方、コードストレージ用さらにはワーキングメモリへの展開を睨み、現在一般に用いられているＮＯＲフラッシュメモリ、ＤＲＡＭ等を置き換えるべく、半導体不揮発性メモリの開発が進められている。例えば、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＭＲＡＭ（Magnetic Random Access Memory）、ＰＣＲＡＭ（相変化ＲＡＭ）等が挙げられる。これらのうち、一部はすでに実用化されている。
これらの不揮発性メモリの中でも、ＭＲＡＭは、磁性体の磁化方向によりデータ記憶を行うために、高速の書き換え、かつ、ほぼ無限（１０15回以上）の書き換えが可能であり、既に産業オートメーションや航空機等の分野で使用されている。
ＭＲＡＭは、その高速動作と信頼性から、今後、コードストレージやワーキングメモリへの展開が期待されている。
しかしながら、ＭＲＡＭは、低消費電力化や大容量化に課題を有している。
これは、ＭＲＡＭの記憶原理、すなわち、配線から発生する電流磁界によって磁化を反転させる、という方式に起因する本質的な課題である。
この問題を解決するための一つの方法として、電流磁界によらない記憶（すなわち、磁化反転）方式が検討されており、中でもスピントルク磁化反転に関する研究は活発である（例えば、特許文献１、２、３、非特許文献１、２参照）。
以下、スピントルク磁化反転を利用したＭＲＡＭを、ＳＴＴ−ＭＲＡＭ（Spin Torque Transfer based Magnetic Random Access Memory）と呼ぶ。なお、スピントルク磁化反転は、またスピン注入磁化反転と呼ばれることもある。
ＳＴＴ−ＭＲＡＭには面内、垂直磁化の２つの種類がある。その中で、近年は、よりスケーリングに適した垂直磁化型のＳＴＴ−ＭＲＡＭが積極的に開発されている。
例えば非特許文献３によれば、Ｃｏ／Ｎｉ多層膜などの垂直磁化膜を記憶層に用いることにより、反転電流の低減と熱安定性の確保を両立できる可能性が示唆されている。
ＳＴＴ−ＭＲＡＭにおける記憶素子は、従来のＭＲＡＭと比較して、スケーリングにおいて有利である。すなわち記憶層の体積を小さくすることが可能である。しかしながら、体積が小さくなることは、一般的に磁性体の熱安定性を低下させ、これはメモリ動作不良に繋がる。
そのため素子サイズの小型化（ひいてはメモリ容量の拡大化）を図る上で、微細デバイスにおけるメモリ動作の安定性を高めることが重要となる。
そこで本技術は、ＳＴＴ−ＭＲＡＭとしての記憶素子において、スピントルク揺らぎ起因の書き込みエラーを低減させ、微細デバイスにおけるメモリの情報書き込み動作の安定性を高めることを目的とする。
先ず、本技術に係る記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、を有する層構造を備え、前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記憶が行われる。そして前記磁化固定層が３層の強磁性層と、非磁性層とから成る積層フェリ構造を有しているものである。
更に、前記磁化固定層内における前記中間層と接する一の強磁性層がＣｏＦｅＢを有して構成されており、前記磁化固定層内における前記中間層と接しない他の強磁性層がいずれもＰｔとＣｏとＹとを用いた合金又は積層構造とされており、前記非磁性層は、前記３層の強磁性層のうちのいずれか２層の強磁性層の間に位置しているものである。
つまり、ＳＴＴ−ＭＲＡＭ記憶素子において大きな結合磁界を有する積層フェリ構造の磁化固定層を用いることにより、スピントルク揺らぎ起因の書き込みエラーを低減させる。Ｙの添加により、Ｃｏ−Ｐｔ単体を用いた場合よりも積層フェリ構造の結合磁界が高められる理由としては、例えば、ＹがＣｏ−Ｙとなり、Ｃｏ−Ｙに起因した垂直磁気異方性が発現したことが考えられる。
また、上記した本技術に係る記憶素子においては、前記Ｙ元素の添加量が１２ａｔ％（アトミックパーセント）以下であることが望ましい。
上記の積層フェリピン構造ではＹ添加量が１２ａｔ％以下の範囲で、Ｙを添加しない場合よりも高い結合磁界が得られる。
また、上記した本技術に係る記憶素子においては、前記Ｙ元素の添加量が１ａｔ％以上１０ａｔ％以下であることが望ましい。
上記の積層フェリピン構造ではＹ添加量が１〜１０ａｔ％の範囲でより高い結合磁界や好適な抵抗変化率が得られる。
また本技術に係る記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、を有する層構造を備え、前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記憶が行われるとともに、前記磁化固定層における磁性材料として、ＰｔとＣｏとを用いた合金又は積層構造であってＹを含む磁性材料が用いられている。
この場合も、前記Ｙ元素の添加量が１２ａｔ％以下であることが望ましく、さらに前記Ｙ元素の添加量が１ａｔ％以上１０ａｔ％以下であることがより望ましい。
本技術に係る記憶装置は、情報を磁性体の磁化状態により保持する記憶素子と、互いに交差する２種類の配線とを備える。そして前記記憶素子は、上述の構成であり、前記２種類の配線の間に前記記憶素子が配置され、前記２種類の配線を通じて、前記記憶素子に上記積層方向の電流が流れ、スピン偏極した電子が注入されるものである。
本技術に係る磁気ヘッドは、上述の記憶素子と同様の構成を備えた磁気ヘッドである。
本技術によれば、磁化固定層の積層フェリピン構造の結合磁界を高めることにより、抵抗変化率を犠牲にすることなくスピントルク揺らぎ起因の書き込みエラーを低減させることにより、微細デバイスにおけるメモリの情報書き込み動作の安定性を高めることができる。
また、本技術の記憶素子の構造を適用した本技術の磁気ヘッドによれば、熱安定性に優れた信頼性の高い磁気ヘッドを実現できる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
実施の形態の記憶装置の概略斜視図である。 実施の形態の記憶装置の断面図である。 実施の形態の記憶装置の平面図である。 実施の形態の記憶素子の構成の説明図である。 実験１で用いた試料の構成の説明図である。 実験２で用いた試料の構成の説明図である。 実験１，２の各試料についてのＶＳＭ測定結果から得られた積層フェリピン構造の結合磁界および抵抗変化率の説明図である。 変形例としての実施の形態の記憶素子の磁化固定層の構成の説明図である。 実施の形態の複合型磁気ヘッドへの適用例の説明図である。 変形例としての実施の形態の記憶素子の構成の説明図である。
以下、実施の形態を次の順序で説明する。
＜１．実施の形態の記憶装置の構成＞
＜２．実施の形態の記憶素子の構成＞
＜３．実験結果＞
＜４．変形例＞
＜１．実施の形態の記憶装置の構成＞
まず、記憶装置の概略構成について説明する。
記憶装置の模式図を図１、図２及び図３に示す。図１は斜視図、図２は断面図、図３は平面図である。
図１に示すように、実施の形態の記憶装置は、互いに直交する２種類のアドレス配線（例えばワード線とビット線）の交点付近に、磁化の状態で情報を保持することができるＳＴＴ−ＭＲＡＭ（Spin Transfer Torque based Magnetic Random Access Memory）による記憶素子３が配置されて成る。
すなわち、シリコン基板等の半導体基体１０の素子分離層２により分離された部分に、各記憶素子３を選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、並びにゲート電極１が、それぞれ形成されている。このうち、ゲート電極１は、図中前後方向に延びる一方のアドレス配線（ワード線）を兼ねている。
ドレイン領域８は、図１中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。
そして、ソース領域７と、上方に配置された、図１中左右方向に延びるビット線６との間に、スピントルク磁化反転により磁化の向きが反転する記憶層を有する記憶素子３が配置されている。この記憶素子３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
本実施の形態のＭＴＪ素子を用いたＳＴＴ−ＭＲＡＭとしての記憶素子３は、ある方向に固定された磁性層を通過するスピン偏極電子が、他の自由な（方向を固定されない）磁性層に進入する際にその磁性層にトルクを与えること（これをスピントルクとも呼ぶ）を利用したもので、ある閾値以上の電流を流せば自由磁性層が反転する。０／１の書換えは電流の極性を変えることにより行う。
この反転のための電流の絶対値は０．１μｍ程度のスケールの素子で１ｍＡ以下である。しかもこの電流値が素子体積に比例して減少するため、スケーリングが可能である。さらに、ＭＲＡＭで必要であった記憶用電流磁界発生用のワード線が不要であるため、セル構造が単純になるという利点もある。
このようなＳＴＴ−ＭＲＡＭは、高速かつ書換え回数がほぼ無限大であるというＭＲＡＭの利点を保ったまま、低消費電力化、大容量化を可能とする不揮発メモリとして適している。
図２に示すように、記憶素子３は２つの磁性層１２、１４を有する。この２層の磁性層１２、１４のうち、一方の磁性層を磁化Ｍ１２の向きが固定された磁化固定層１２とし、他方の磁性層を磁化Ｍ１４の向きが変化する自由磁化層すなわち記憶層１４とする。
また、記憶素子３は、ビット線６とソース領域７とに、それぞれ上下のコンタクト層４を介して接続されている。
これにより、２種類のアドレス配線１、６を通じて、記憶素子３に上下方向（積層方向）の電流を流して、スピントルク磁化反転により記憶層１４の磁化Ｍ１４の向きを反転させることができる。
図３に示すように、記憶装置はマトリクス状に直交配置させたそれぞれ多数の第１の配線（ワード線）１及び第２の配線（ビット線）６の交点に、記憶素子３を配置して構成されている。
記憶素子３は、その平面形状が、一例として円形状とされ、図２に示した断面構造を有する。
また、記憶素子３は、図２に示したように磁化固定層１２と記憶層１４とを有している。
そして、各記憶素子３によって、記憶装置のメモリセルが構成される。
ここで、このような記憶装置では、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、トランジスタの飽和電流は微細化に伴って低下することが知られているため、記憶装置の微細化のためには、スピントルクの伝達効率を改善して、記憶素子３に流す電流を低減させることが好適である。
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには上述のようなＭＴＪ構造を採用すること、すなわち２層の磁性層１２、１４の間に中間層をトンネル絶縁層（トンネルバリア層）とした記憶素子３の構成とすることが効果的である。
ＭＴＪ構造を採用するメリットは、大きな磁気抵抗変化率を確保して、読み出し信号を大きくできる点にある。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子３に流す電流量に制限が生じる。すなわち記憶素子３の繰り返し書き込みに対する信頼性の確保の観点からも、スピントルク磁化反転に必要な電流を抑制することが好ましい。なお、スピントルク磁化反転に必要な電流は、反転電流、記憶電流などとも呼ばれる。
また、ＳＴＴ−ＭＲＡＭには面内、垂直磁化の２つの種類があるが、本実施の形態では、よりスケーリングに適した垂直磁化型のＳＴＴ−ＭＲＡＭを用いる。垂直磁化膜を記憶層１４に用いることにより、反転電流の低減と熱安定性の確保の両立に有利である。
本記憶装置における記憶素子３（ＳＴＴ−ＭＲＡＭ）は、従来のＭＲＡＭと比較して、スケーリングにおいて有利、すなわち体積を小さくすることは可能であるが、体積が小さくなることは、磁化の熱安定性を低下させる方向にある。
ＳＴＴ−ＭＲＡＭの大容量化を進めた場合、記憶素子３の体積は一層小さくなるので、メモリ動作の安定性の確保は重要な課題となる。
＜２．実施の形態の記憶素子の構成＞
続いて、実施の形態の記憶素子３の構成を図４を参照して説明する。
図４Ａに示すように、記憶素子３は、下地層１１の上に、磁化Ｍ１２の向きが固定された磁化固定層（参照層とも呼ばれる）１２、中間層（非磁性層：トンネル絶縁層）１３、磁化Ｍ１４の向きが可変である記憶層（自由磁化層）１４、キャップ層１５が同順に積層されている。
記憶層１４は、膜面に垂直な磁化Ｍ１４を有し、情報に対応して磁化の向きが変化される。
磁化固定層１２は、記憶層１４に記憶された情報の基準となる、膜面に垂直な磁化Ｍ１２を有する。磁化固定層１２は、高い保磁力等によって、磁化Ｍ１２の向きが固定されている。
中間層１３は、非磁性体であって、記憶層１４と磁化固定層１２の間に設けられる。
そして記憶層１４、中間層１３、磁化固定層１２を有する層構造の積層方向にスピン偏極した電子を注入することにより、記憶層１４の磁化の向きが変化して、記憶層１４に対して情報の記憶が行われる。
下地層１１、キャップ層１５は電極として用いられ、又、保護層としても機能する。
ここでスピントルク磁化反転について簡単に説明しておく。
電子は２種類のスピン角運動量をもつ。仮にこれを上向き、下向きと定義する。非磁性体内部では両者が同数であり、強磁性体内部では両者の数に差がある。ＳＴＴ−ＭＲＡＭを構成する２層の強磁性体である磁化固定層１２及び記憶層１４において、互いの磁気モーメントの向きが反方向（反平行）状態のときに、電子を磁化固定層１２から記憶層１４への移動させた場合について考える。
磁化固定層１２は、高い保磁力のために磁気モーメントの向きが固定された固定磁性層である。
磁化固定層１２を通過した電子はスピン偏極、すなわち上向きと下向きの数に差が生じる。非磁性層である中間層１３の厚さが充分に薄く構成されていると、磁化固定層１２の通過によるスピン偏極が緩和して通常の非磁性体における非偏極（上向きと下向きが同数）状態になる前に他方の磁性体、すなわち記憶層１４に電子が達する。
記憶層１４では、スピン偏極度の符号が逆になっていることにより、系のエネルギーを下げるために一部の電子は反転、すなわちスピン角運動量の向きを変えさせられる。このとき、系の全角運動量は保存されなくてはならないため、向きを変えた電子による角運動量変化の合計と等価な反作用が記憶層１４の磁気モーメントにも与えられる。
電流、すなわち単位時間に通過する電子の数が少ない場合には、向きを変える電子の総数も少ないために記憶層１４の磁気モーメントに発生する角運動量変化も小さいが、電流が増えると多くの角運動量変化を単位時間内に与えることができる。
角運動量の時間変化はトルクであり、トルクがあるしきい値を超えると記憶層１４の磁気モーメントは歳差運動を開始し、その一軸異方性により１８０度回転したところで安定となる。すなわち反方向状態から同方向（平行）状態への反転が起こる。
磁化が同方向状態にあるとき、電流を逆に記憶層１４から磁化固定層１２へ電子を送る向きに流すと、今度は磁化固定層１２で反射される際にスピン反転した電子が記憶層１４に進入する際にトルクを与え、反方向状態へと磁気モーメントを反転させることができる。ただしこの際、反転を起こすのに必要な電流量は、反方向状態から同方向状態へと反転させる場合よりも多くなる。
磁気モーメントの同方向状態から反方向状態への反転は直感的な理解が困難であるが、磁化固定層１２が固定されているために磁気モーメントが反転できず、系全体の角運動量を保存するために記憶層１４が反転する、と考えてもよい。
このように、０／１の記憶は、磁化固定層１２から記憶層１４の方向またはその逆向きに、それぞれの極性に対応する、あるしきい値以上の電流を流すことによって行われる。
一方で、情報の読み出しは、従来型のＭＲＡＭと同様、磁気抵抗効果を用いて行われる。すなわち上述の記憶の場合と同様に膜面垂直方向に電流を流す。そして、記憶層１４の磁気モーメントが、磁化固定層１２の磁気モーメントに対して同方向であるか反方向であるかに従い、素子の示す電気抵抗が変化する現象を利用する。
磁化固定層１２と記憶層１４の間の中間層１３として用いる材料は、金属でも絶縁体でも構わないが、より高い読み出し信号（抵抗の変化率）が得られ、かつより低い電流によって記憶が可能とされるのは、中間層として絶縁体を用いた場合である。このときの素子を強磁性トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）と呼ぶ。
垂直磁化型の記憶素子の場合、スピントルク磁化反転によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Ｉｃは、下記［数１］により表されるものである。
Figure 0006194752
ただし、ｅは電子の電荷、ηはスピン注入効率、バー付きのｈは変換プランク定数、αはダンピング定数、ｋBはボルツマン定数、Ｔは温度である。
ここで、メモリとして存在し得るためには、記憶層１４にて書き込まれた情報を保持することができなければならない。情報を保持する能力は、熱安定性の指標Δ（＝ＫＶ／ｋBＴ）の値で判断される。このΔは、下記［数２］により表される。
Figure 0006194752
ここで、Ｋ：異方性エネルギー、Ｈｋ：実効的な異方性磁界、ｋB：ボルツマン定数、Ｔ：温度、Ｍｓ：飽和磁化量、Ｖ：記憶層の体積である。
実効的な異方性磁界Ｈｋには、形状磁気異方性、誘導磁気異方性、結晶磁気異方性等の影響が取り込まれており、単磁区の一斉回転モデルを仮定した場合、これは保磁力と同等となる。
熱安定性の指標Δと電流の閾値Ｉｃとは、基本的にはトレードオフの関係になることが多い。そのため、メモリ特性を維持するには、これらの両立が課題となる。
ここで、スピントルク磁化反転を行う場合には、記憶素子３に直接電流を流して情報の書き込み（記憶）を行うことから、書き込みを行うメモリセルを選択するために、記憶素子３を選択トランジスタと接続してメモリセルを構成する。
この場合、記憶素子３に流れる電流は、選択トランジスタで流すことが可能な電流（選択トランジスタの飽和電流）の大きさによって制限される。
記憶電流を低減させるためには、上述のように垂直磁化型を採用することが望ましい。また垂直磁化膜は一般に面内磁化膜よりも高い磁気異方性を持たせることが可能であるため、上述のΔを大きく保つ点でも好ましい。
垂直磁化磁性材料としては希土類−遷移金属合金（ＴｂＣｏＦｅなど）、金属多層膜（Ｃｏ／Ｐｄ多層膜など）、規則合金（ＦｅＰｔなど）、酸化物と磁性金属の間の界面異方性の利用（Ｃｏ／ＭｇＯなど）等いくつかの種類がある。しかし、希土類−遷移金属合金は加熱により拡散、結晶化すると垂直磁気異方性を失うため、ＳＴＴ−ＭＲＡＭ用材料としては好ましくない。また金属多層膜も加熱により拡散し、垂直磁気異方性が劣化することが知られており、さらに垂直磁気異方性が発現するのは面心立方の（１１１）配向となっている場合であるため、ＭｇＯやそれに隣接して配置するＦｅ、ＣｏＦｅ、ＣｏＦｅＢなどの高分極率層に要求される（００１）配向を実現させることが困難となる。Ｌ１０規則合金は高温でも安定であり、かつ（００１）配向時に垂直磁気異方性を示すことから、上述のような問題は起こらないものの、製造時に５００℃以上の十分に高い温度で加熱する、あるいは製造後に５００℃以上の高温で熱処理を行うことで原子を規則配列させる必要があり、トンネルバリア等積層膜の他の部分における好ましくない拡散や界面粗さの増大を引き起こす可能性がある。
これに対し、界面磁気異方性を利用した材料、すなわちトンネルバリアであるＭｇＯ上にＣｏ系あるいはＦｅ系材料を積層させたものは上記いずれの問題も起こり難く、そのため、ＳＴＴ−ＭＲＡＭの記憶層材料として有望視されている。
一方で、界面磁気異方性を有する垂直磁化磁性材料は磁化固定層１２に用いることも有望である。特に、大きな読み出し信号を与えるために、トンネルバリアであるＭｇＯ下にＣｏ若しくはＦｅを含む磁性材料を積層させたものが有望である。
本実施の形態では、記憶層１４はＣｏＦｅＢの垂直磁化膜である。
さらに、選択トランジスタの飽和電流値を考慮して、記憶層１４と磁化固定層１２との間の非磁性の中間層１３として、絶縁体から成るトンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成する。
トンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果（ＧＭＲ）素子を構成した場合と比較して、磁気抵抗変化率（ＭＲ比）を大きくすることができ、読み出し信号強度を大きくすることができる。
そして、特に、このトンネル絶縁層としての中間層１３の材料として、酸化マグネシウム（ＭｇＯ）を用いることにより、磁気抵抗変化率（ＭＲ比）を大きくすることができる。
また、一般に、スピントルクの伝達効率はＭＲ比に依存し、ＭＲ比が大きいほど、スピントルクの伝達効率が向上し、磁化反転電流密度を低減できる。
従って、トンネル絶縁層の材料として酸化マグネシウムを用い、同時に上記の記憶層１４を用いることにより、スピントルク磁化反転による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記憶）を行うことができる。また、読み出し信号強度を大きくすることができる。
これにより、ＭＲ比（ＴＭＲ比）を確保して、スピントルク磁化反転による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記憶）を行うことができる。また、読み出し信号強度を大きくすることができる。
このようにトンネル絶縁層を酸化マグネシウム（ＭｇＯ）膜により形成する場合には、ＭｇＯ膜が結晶化していて、（００１）方向に結晶配向性を維持していることがより望ましい。
なお、本実施の形態において、記憶層１４と磁化固定層１２との間の中間層１３は、上述のように酸化マグネシウムから成る構成とする他にも、例えば酸化アルミニウム、窒化アルミニウム、ＳｉＯ2、Ｂｉ2Ｏ3、ＭｇＦ2、ＣａＦ、ＳｒＴｉＯ2、ＡｌＬａＯ3、Ａｌ−Ｎ−Ｏ等の各種の絶縁体、誘電体、半導体を用いて構成することもできる。
中間層（トンネル絶縁層）１３の面積抵抗値は、スピントルク磁化反転により記憶層１４の磁化の向きを反転させるために必要な電流密度を得る観点から、数十Ωμｍ2程度以下に制御することが望ましい。
そして、ＭｇＯ膜から成るトンネル絶縁層では、面積抵抗値を上述の範囲とするために、ＭｇＯ膜の膜厚を１．５ｎｍ以下に設定することが望ましい。
また、本実施の形態の記憶素子３においては、記憶層１４に隣接してキャップ層１５が配置される。
このキャップ層１５は酸化物で構成される。
キャップ層１５の酸化物としては、例えばＭｇＯ、酸化アルミニウム、ＴｉＯ2、ＳｉＯ2、Ｂｉ2Ｏ3、ＳｒＴｉＯ2、ＡｌＬａＯ3、Ａｌ−Ｎ−Ｏ等を用いる。
ここで、記憶素子３において、磁化固定層１２の構造としては単層構造を採ることも考えられるが、２層以上の強磁性層と非磁性層から成る積層フェリピン構造を採用することが有効である。磁化固定層１２を積層フェリピン構造とすることで、熱安定性の情報書き込み方向に対する非対称性を容易にキャンセルでき、スピントルクに対する安定性を向上できるためである。
このため本実施の形態としても、磁化固定層１２を積層フェリピン構造とする。すなわち、例えば図４Ｂのように、磁化固定層１２は、少なくとも２層の強磁性層１２ａ，１２ｃと、非磁性層１２ｂとから成る積層フェリピン構造である。
そして実施の形態では、磁化固定層１２中の磁性材料のうち、中間層１３と接しない強磁性層１２ｃとしての磁性材料を、Ｐｔ（白金）とＣｏ（コバルト）とを用いた合金又は積層構造とし、且つＹ（イットリウム）が添加されたものとする。
これにより強磁性層１２ｃとしてＣｏ−Ｐｔ単体を用いた場合よりも積層フェリピン構造の結合磁界が高められ、抵抗変化率を損なうことなくメモリの情報書き込み動作を安定させることができる。
ここで、Ｃｏ−Ｐｔへの添加材料としてＹに着目した理由は以下の通りでる。
本実施の形態において磁化固定層１２中で中間層１３と接しない強磁性層１２ｃの磁性材料としてＣｏ−Ｐｔを選定した理由の１つとして、比較的容易に高い垂直磁気異方性エネルギーを有する薄膜が作成可能であることが挙げられる。
一方で、高い垂直磁気異方性エネルギーを有する材料としてＣｏ−希土類系［Ｙ，ランタノイド］が存在する。
Ｃｏ−ＰｔとＣｏ−希土類系材料において高い垂直磁気異方性エネルギーが発現する起源は異なると考えられるが、希土類系材料の中で、周期律表の観点からＣｏと最も近い存在であるＹであれば、Ｃｏ−Ｐｔ中で高い垂直磁気異方性を発現させているＣｏの状態を乱すことなく、Ｃｏ−希土類系に起因した高い垂直磁気異方性が付与できると推定され得る。
この点より、本実施の形態の記憶素子３では、磁化固定層１２を以下のように構成する。
すなわち、磁化固定層１２は、少なくとも２層の強磁性層１２ａ，１２ｃと、非磁性層１２ｂとから成る積層フェリピン構造を有している。
この磁化固定層１２中の磁性材料のうち、中間層１３と接する強磁性層１２ａの磁性材料はＣｏＦｅＢとされる。
また中間層１３と接しない強磁性層１２ｃの磁性材料は、ＰｔとＣｏとを用いた合金又は積層構造とされ、且つＹが添加されているものとする。つまりＣｏ−Ｐｔ単体を用いた場合よりも積層フェリピン構造の結合磁界が高められるようにする。
Ｙの添加により積層フェリピン構造の結合磁界が高められた理由としては、例えば上述のように、ＹがＣｏ−Ｙとなり、Ｃｏ−Ｙに起因した垂直磁気異方性が発現した、といったことが推定し得る。
ここで、磁化固定層１２中の非磁性層１２ｂにはＲｕ，Ｏｓ，Ｒｈ，Ｉｒ，Ｃｕ，Ａｇ，Ａｕ，Ｒｅ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗの単体、２種類以上の元素の積層膜、もしくは合金を用いることが出来る。
このような構成により、磁化固定層１２における積層フェリピン構造の結合磁界を高めることができ、抵抗変化率を犠牲にすることなくスピントルク揺らぎ起因の書き込みエラーを低減させることにより、微細デバイスにおけるメモリの情報書き込み動作の安定性を高めることができる。
従って、安定して動作する、信頼性の高い記憶装置を実現できる。
また、本実施の形態の記憶素子３は、記憶層１４が垂直磁化膜であるため、記憶層１４の磁化Ｍ１４の向きを反転させるために必要となる、書き込み電流量を低減することができる。
このように書き込み電流の低減が図られることで、記憶素子３に書き込みを行う際の消費電力を低減することができる。
ここで、図４に示されるような本実施の形態の記憶素子３は、下地層１１からキャップ層１５までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子３のパターンを形成することにより、製造することができる。
従って、記憶装置を製造する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有している。すなわち、本実施の形態の記憶装置を、汎用メモリとして適用することが可能になる。
なお、本実施の形態の記憶素子３において、記憶層１４には、非磁性元素を添加することも可能である。
異種元素の添加により、拡散の防止による耐熱性の向上や磁気抵抗効果の増大、平坦化に伴う絶縁耐圧の増大などの効果が得られる。この場合の添加元素の材料としては、Ｂ、Ｃ、Ｎ、Ｏ、Ｆ、Ｌｉ、Ｍｇ、Ｓｉ、Ｐ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、Ｃｕ、Ｇｅ、Ｎｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｔａ、Ｉｒ、Ｐｔ、Ａｕ、Ｚｒ、Ｈｆ、Ｗ、Ｍｏ、Ｒｅ、Ｏｓ又はそれらの合金および酸化物を用いることができる。
また、記憶層１４としては、組成の異なる他の強磁性層を直接積層させることも可能である。或いは、強磁性層と軟磁性層とを積層させたり、複数層の強磁性層を軟磁性層や非磁性層を介して積層させたりすることも可能である。このように積層させた場合でも、本技術の効果を奏するものとなる。
特に複数層の強磁性層を非磁性層を介して積層させた構成としたときには、強磁性層の層間の相互作用の強さを調整することが可能になるため、磁化反転電流が大きくならないように抑制することが可能になるという効果が得られる。この場合の非磁性層の材料としては、Ｒｕ，Ｏｓ，Ｒｅ，Ｉｒ，Ａｕ，Ａｇ，Ｃｕ，Ａｌ，Ｂｉ，Ｓｉ，Ｂ，Ｃ，Ｃｒ，Ｔａ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｗ，Ｍｏ，Ｎｂ，Ｖ，又はそれらの合金を用いることができる。
磁化固定層１２及び記憶層１４のそれぞれの膜厚は、０．５ｎｍ〜３０ｎｍであることが望ましい。
記憶層１４の磁化の向きを、小さい電流で容易に反転できるように、記憶素子３の寸法を小さくすることが望ましい。
例えば記憶素子３の面積は、０．０１μｍ2以下とすることが望ましいものとなる。
記憶素子３のその他の構成は、スピントルク磁化反転により情報を記憶する記憶素子の一般的な構成と同様とすることができる。
例えば、磁性体に、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｔａ，Ｈｆ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂ，Ｖ，Ｒｕ，Ｒｈ等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整したりすることができる。
また、記憶素子３の膜構成（層構造）は、記憶層１４が磁化固定層１２の下側に配置される構成でも問題ない。
＜３．実験結果＞
［実験１］
本実施の形態の記憶素子３について、この実験１においては、磁化固定層１２の磁化反転特性を調べる目的で、記憶素子３から記憶層１４を除いた構成の試料のみ形成したウェハを用いて磁気特性を調べた。
具体的には、厚さ０．７２５ｍｍのシリコン基板上に、厚さ３００ｎｍの熱酸化膜を形成し、その上に図５に示す構造による記憶素子３を形成した。
図５に示されているように、磁化固定層１２を構成する各層の材料及び膜厚は以下のように選定した。
・磁化固定層１２：Ｙ添加ＣｏＰｔ：２ｎｍ／Ｒｕ：０．８ｎｍ／ＣｏＦｅＢ：２ｎｍの積層膜。
・磁化固定層１２中の垂直磁化膜はＹをｘａｔ％添加した膜厚２ｎｍのＣｏＰｔ膜であり、“ｘ”は０から１５ａｔ％の範囲に設定した。
磁化固定層１２以外の各層の材料及び膜厚は以下のように選定した。
・下地層１１：膜厚１０ｎｍのＴａ膜と膜厚２５ｎｍのＲｕ膜の積層膜
・中間層（トンネル絶縁層）１３：膜厚０．９ｎｍの酸化マグネシウム膜
・キャップ層１５：Ｒｕ：３ｎｍ／Ｔａ：３ｎｍの積層膜
本実験試料については、上記の全ての膜を成膜したのち、熱処理を行った。
磁化固定層１２のＣｏＦｅＢ合金の組成は、ＣｏＦｅ８０％（Ｃｏ３０％−Ｆｅ７０％）−Ｂ２０％（いずれもａｔ％）とした。
酸化マグネシウム（ＭｇＯ）膜から成る中間層１３は、ＲＦマグネトロンスパッタ法を用いて成膜し、その他の膜はＤＣマグネトロンスパッタ法を用いて成膜した。
［実験２］
本実施の形態の記憶素子３の全体構成について、この実験２においては、抵抗変化率を調べる目的で、記憶素子３のみを形成したウェハを用いて抵抗変化率、情報書き込みエラー率［Write Error Rate：ＷＥＲ］を調べた。
具体的には、厚さ０．７２５ｍｍのシリコン基板上に、厚さ３００ｎｍの熱酸化膜を形成し、その上に図６に示す構造による記憶素子３を形成した。
図６に示されているように、磁化固定層１２を構成する各層の材料及び膜厚は以下のように選定した。
・磁化固定層１２：Ｙ添加ＣｏＰｔ：２ｎｍ／Ｒｕ：０．８ｎｍ／ＣｏＦｅＢ：２ｎｍの積層膜。
・磁化固定層１２中の垂直磁化膜はＹをｘａｔ％添加した膜厚２ｎｍのＣｏＰｔ膜であり、“ｘ”は０から１５ａｔ％の範囲に設定した。
磁化固定層１２以外の各層の材料及び膜厚は以下のように選定した。
・下地層１１：膜厚１０ｎｍのＴａ膜と膜厚２５ｎｍのＲｕ膜の積層膜
・中間層（トンネル絶縁層）１３：膜厚０．９ｎｍの酸化マグネシウム膜
・記憶層１４：ＣｏＦｅＢ：１．５ｎｍ
・キャップ層１５：Ｒｕ：３ｎｍ／Ｔａ：３ｎｍの積層膜
上記の全ての膜を成膜したのち、本実験の試料には熱処理を行った。
本実験において、抵抗変化率の測定は、直径５０ｎｍΦの大きさの素子に加工した後に行った。抵抗変化率（％）：ＴＭＲは、記憶層１４と磁化固定層１２の磁化が平行［Ｐ］と反平行［ＡＰ］状態の場合の抵抗差から、
ＴＭＲ（％）＝（ＲAP−ＲP）／ＲP×１００
という式で算出した。（ＲPは平行状態の抵抗値、ＲAPは反平行状態の抵抗値）
上記の実験１、実験２で行ったＶＳＭ（Vibrating Sample Magnetometer：試料振動型磁力計）測定結果から求めた磁化固定層の積層フェリピン構造の結合磁界および抵抗変化率の測定結果を図７Ａに示す。なお図７Ｂは、Ｙを無添加（ｘ＝０）の場合の結合磁界を示している。
まず最初に、実験１の結果について述べる。
図７によると、積層フェリピン構造の結合磁界はＣｏ−Ｐｔ単体を用いた場合、６．５ｋＯｅである（図７Ｂ）。これに対して、図７Ａに“●”及び左縦軸で示すように、ＹをＣｏ−Ｐｔに１ａｔ％添加することにより、積層フェリピン構造の結合磁界は８．８５ｋＯｅになり、約３５％増加することが確認出来た。さらに、Ｙ添加濃度が１０ａｔ％までの範囲では、大きな積層フェリピン構造の結合磁界が維持されることが分かった。
Ｙの添加により積層フェリピン構造の結合磁界が高められた理由としては、上述のように、ＹがＣｏ−Ｙとなり、Ｃｏ−Ｙに起因した垂直磁気異方性が発現したと推定し得る。
本実験により、Ｃｏ−ＰｔにＹを加えることで、積層フェリピン構造の結合磁界を著しく高める効果があることが実証された。
さらに、図７Ａによると、Ｙの添加量が１０ａｔ％を超えると積層フェリピン構造の結合磁界は急激に低下する傾向も確認出来る。このような積層フェリピン構造の結合磁界のＹ添加濃度依存性は上述の推定メカニズムをサポートするものであり、Ｙが過剰に添加されると、Ｃｏ−Ｐｔ中のＣｏの状態が変化してしまうために、Ｃｏ−Ｐｔとしての垂直磁気異方性が劣化してしまうと推定され得る。
以上の実験結果から、Ｃｏ−ＰｔへのＹ添加は磁化固定層の積層フェリピン構造の結合磁界を高めるのに好適な添加元素であることが示された。
次に、実験２の結果について述べる。
図７Ａに■及び右縦軸で示すように、抵抗変化率（ＴＭＲ）はＹ添加濃度が１０ａｔ％以下の時に約１３５％程度で一定であるが、１２ａｔ％まで添加されると１００％以下まで大きく低下していることが分かる。
このようなＴＭＲの低下はＹの過剰添加による積層フェリピン構造の結合磁界の低下と対応している。
従って、実験１、実験２の結果から、Ｃｏ−ＰｔへのＹ添加は磁化固定層の積層フェリピン構造の結合磁界を高めるのに好適な添加元素であることが示され、さらに、Ｙ添加濃度が１〜１０ａｔ％であれば、大きな積層フェリピン構造の結合磁界と高い抵抗変化率が両立することが示された。
また、さらに実験２で作成した試料の中でＹ添加量＝０，１，５，１０，１２ａｔ％のものについて、情報書き込みエラー率の測定を行った。情報書き込みエラー率［Write Error Rate：ＷＥＲ］の評価においては、１５ｎｓのパルス電圧を印加し、その際に発生する情報書き込みのエラーを測定した。
その結果、この積層フェリピン構造の結合磁界の大きさは、微小なデバイスにおいては情報書き込みエラー特性にも大きな影響を与え、大きな積層フェリピン構造の結合磁界が得られているＹ添加量＝１〜１０ａｔ％の範囲において、ＷＥＲが１０の−７乗となる反転電圧を小さく抑えられることが判明した。
実際のメモリ動作時に求められるＷＥＲは回路などにも依存するが１０の−７乗以下が想定される。従って、低ＷＥＲでの動作特性は極めて重要である。
大きな積層フェリピン構造の結合磁界を有するデバイスで低ＷＥＲが実現出来た理由は以下のように推定され得る。
ＳＴＴ−ＭＲＡＭでは情報の書き込み時にスピントルクを利用している。このトルクの影響は主として記憶層１４で観測されるが、磁化固定層１２にも影響を与える。ここで、デバイスサイズが大きい場合は、記憶層１４、磁化固定層１２の磁化は熱揺らぎに対して高い安定性を保っているために、磁化固定層１２が受けるスピントルクの影響は無視出来る。
しかしながら、デバイスサイズが例えば５０ｎｍ以下のような大きさになると熱揺らぎの影響とスピントルクの影響が重畳されるために磁化固定層１２が受けるスピントルクの影響も無視出来なくなる。
特に、低ＷＥＲの領域では磁化固定層１２が受けるスピントルクの影響は顕在化し、磁化固定層１２の積層フェリピン構造の結合磁界を十分に大きくしなければ、動作電圧の増加、すなわち消費電力の増加、メモリ動作の信頼性低下といった形で悪影響を受けることになる。
従って、Ｙを１〜１０ａｔ％添加したＣｏ−Ｐｔを用いた磁化固定層を有し、積層フェリピン構造の結合磁界を高めたデバイスを用いた場合、磁化固定層１２が受けるスピントルクの影響を軽微に止めることが可能となったため、低ＷＥＲでのメモリ動作電圧を低く抑えることが出来たと推定され得る。
以上の実験結果から、磁化固定層１２中の上記絶縁層と接しない磁性材料が、ＰｔとＣｏとを用いた合金又は積層構造とされ、且つＹが添加されており、Ｃｏ−Ｐｔ単体を用いた場合よりも積層フェリピン構造の結合磁界が高められたメモリ素子において抵抗変化率を損なうことなく、情報書き込み動作を安定させられることが示された。
特には、Ｙ元素の添加量が１２ａｔ％（アトミックパーセント）以下であることが望ましい。図７Ａに示した実験結果により、積層フェリピン構造ではＹ添加量が１２ａｔ％以下の範囲で、Ｙを添加しない場合よりも高い結合磁界が得られるためである。
またさらにＹ元素の添加量が１ａｔ％以上１０ａｔ％以下であることが望ましい。積層フェリピン構造ではＹ添加量が１〜１０ａｔ％の範囲でより高い結合磁界が得られ、また望ましい抵抗変化率が得られるためである。ＷＥＲについても好適である。
なお、これまでＹ添加ＣｏＰｔ／Ｒｕ／ＣｏＦｅＢという構成の磁化固定層１２における実験結果を示してきたが、磁化固定層１２は図８に示す構成を採ることもできる。
図８Ａは、図４Ａと同様の記憶素子３の構造を示している。この場合の磁化固定層１２の他の構造を図８Ｂ〜図８Ｅに例示した。
図８Ｂは、中間層１３側からみて順に強磁性層１２Ａ−１、１２Ａ−２、非磁性層１２Ｂ、強磁性層１２Ａ−３を有する構成例である。
強磁性層１２Ａ−１はＣｏＦｅＢ、強磁性層１２Ａ−２はＹ添加ＣｏＰｔ、非磁性層１２ＢはＲｕ、強磁性層１２Ａ−３はＣｏＰｔとしている。
図８Ｃも図８Ｂと同じく、中間層１３側からみて順に強磁性層１２Ａ−１、１２Ａ−２、非磁性層１２Ｂ、強磁性層１２Ａ−３を有する構成例であり、この場合は強磁性層１２Ａ−２、１２Ａ−３の両方をＹ添加ＣｏＰｔとした例である。
図８Ｄは、中間層１３側からみて順に強磁性層１２Ａ−１、非磁性層１２Ｂ−１、強磁性層１２Ａ−２、非磁性層１２Ｂ−２、強磁性層１２Ａ−３というように強磁性層と非磁性層を交互に積層した構成例である。
強磁性層１２Ａ−１はＣｏＦｅＢ、強磁性層１２Ａ−２はＹ添加ＣｏＰｔ、非磁性層１２ＢはＲｕ、強磁性層１２Ａ−３はＣｏＰｔとしている。
図８Ｅも図８Ｄと同じく、中間層１３側からみて順に強磁性層１２Ａ−１、非磁性層１２Ｂ−１、強磁性層１２Ａ−２、非磁性層１２Ｂ−２、強磁性層１２Ａ−３というように強磁性層と非磁性層を交互に積層した構成例である。この場合は強磁性層１２Ａ−２、１２Ａ−３の両方をＹ添加ＣｏＰｔとした例である。
これらの例において非磁性層１２Ｂ−１はＴａ，Ｎｂ，Ｃｒ，Ｗ，Ｍｏ，Ｖ，Ｈｆ，Ｚｒ，Ｔｉなどの構成も取ることが出来る。
また、非磁性層１２Ｂ、１２Ｂ−２のＲｕに代えてＯｓ，Ｒｈ，Ｉｒ，Ｃｕ，Ａｇ，Ａｕ，Ｒｅ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗの単体、２種類以上の元素の積層膜、もしくは合金を用いることも出来る。
図８のいずれの例も、磁化固定層１２が少なくとも２層の強磁性層と、非磁性層とから成る積層フェリピン構造を有し、磁化固定層１２内における、中間層１３とは接しない磁性材料が、ＰｔとＣｏとを用いた合金又は積層構造にＹが添加されているものである。これにより磁化固定層１２の積層フェリピン構造の結合磁界を高め、抵抗変化率を犠牲にすることなくスピントルク揺らぎ起因の書き込みエラーを低減させる。結果、微細デバイスにおけるメモリの情報書き込み動作の安定性を高めることができる。
なお、以上の実施の形態では磁化固定層１２内における、ＰｔとＣｏとを用いた合金又は積層構造であってＹを含む磁性材料の例を述べたが、これに該当する構造として、ＰｔとＣｏとＹが積層構造であってもよい。即ち図４の強磁性層１２ｃや、図８Ｂ〜図８Ｅの強磁性層１２Ａ−２、１２Ａ−３等において、Ｐｔ層、Ｙ層、Ｃｏ層が積層された構造も考えられる。
さらにＰｔとＣｏとを用いた合金又は積層構造であってＹを含む磁性材料を中間層１３と接する磁性材料として用いることも考えられる。
＜４．変形例＞
以上、本技術に係る実施の形態について説明したが、本技術は上記により例示した具体例に限定されるべきものではない。
例えば、本技術に係る記憶素子の構造は、ＴＭＲ素子等の磁気抵抗効果素子の構成となるが、このＴＭＲ素子としての磁気抵抗効果素子は、上述の記憶装置のみならず、磁気ヘッド及びこの磁気ヘッドを搭載したハードディスクドライブ、集積回路チップ、さらにはパーソナルコンピュータ、携帯端末、携帯電話、磁気センサ機器をはじめとする各種電子機器、電気機器等に適用することが可能である。
一例として図９Ａ、図９Ｂに、上記記憶素子３の構造の磁気抵抗効果素子１０１を複合型磁気ヘッド１００に適用した例を示す。なお、図９Ａは、複合型磁気ヘッド１００について、その内部構造が分かるように一部を切り欠いて示した斜視図であり、図９Ｂは複合型磁気ヘッド１００の断面図である。
複合型磁気ヘッド１００は、ハードディスク装置等に用いられる磁気ヘッドであり、基板１２２上に、本技術に係る磁気抵抗効果型磁気ヘッドが形成されてなるとともに、当該磁気抵抗効果型磁気ヘッド上にインダクティブ型磁気ヘッドが積層形成されてなる。ここで、磁気抵抗効果型磁気ヘッドは、再生用ヘッドとして動作するものであり、インダクティブ型磁気ヘッドは、記録用ヘッドとして動作する。すなわち、この複合型磁気ヘッド１００は、再生用ヘッドと記録用ヘッドを複合して構成されている。
複合型磁気ヘッド１００に搭載されている磁気抵抗効果型磁気ヘッドは、いわゆるシールド型ＭＲヘッドであり、基板１２２上に絶縁層１２３を介して形成された第１の磁気シールド１２５と、第１の磁気シールド１２５上に絶縁層１２３を介して形成された磁気抵抗効果素子１０１と、磁気抵抗効果素子１０１上に絶縁層１２３を介して形成された第２の磁気シールド１２７とを備えている。絶縁層１２３は、Ａｌ2Ｏ3やＳｉＯ2等のような絶縁材料からなる。
第１の磁気シールド１２５は、磁気抵抗効果素子１０１の下層側を磁気的にシールドするためのものであり、Ｎｉ−Ｆｅ等のような軟磁性材からなる。この第１の磁気シールド１２５上に、絶縁層１２３を介して磁気抵抗効果素子１０１が形成されている。
磁気抵抗効果素子１０１は、この磁気抵抗効果型磁気ヘッドにおいて、磁気記録媒体からの磁気信号を検出する感磁素子として機能する。そして、この磁気抵抗効果素子１０１は、上述した記憶素子３と同様な膜構成（層構造）とされる。
この磁気抵抗効果素子１０１は、略矩形状に形成されてなり、その一側面が磁気記録媒体対向面に露呈するようになされている。そして、この磁気抵抗効果素子１０１の両端にはバイアス層１２８，１２９が配されている。またバイアス層１２８，１２９と接続されている接続端子１３０，１３１が形成されている。接続端子１３０，１３１を介して磁気抵抗効果素子１０１にセンス電流が供給される。
さらにバイアス層１２８，１２９の上部には、絶縁層１２３を介して第２の磁気シールド層１２７が設けられている。
以上のような磁気抵抗効果型磁気ヘッドの上に積層形成されたインダクティブ型磁気ヘッドは、第２の磁気シールド１２７及び上層コア１３２によって構成される磁気コアと、当該磁気コアを巻回するように形成された薄膜コイル１３３とを備えている。
上層コア１３２は、第２の磁気シールド１２７と共に閉磁路を形成して、このインダクティブ型磁気ヘッドの磁気コアとなるものであり、Ｎｉ−Ｆｅ等のような軟磁性材からなる。ここで、第２の磁気シールド１２７及び上層コア１３２は、それらの前端部が磁気記録媒体対向面に露呈し、且つ、それらの後端部において第２の磁気シールド１２７及び上層コア１３２が互いに接するように形成されている。ここで、第２の磁気シールド１２７及び上層コア１３２の前端部は、磁気記録媒体対向面において、第２の磁気シールド１２７及び上層コア１３２が所定の間隙ｇをもって離間するように形成されている。
すなわち、この複合型磁気ヘッド１００において、第２の磁気シールド１２７は、磁気抵抗効果素子１２６の上層側を磁気的にシールドするだけでなく、インダクティブ型磁気ヘッドの磁気コアも兼ねており、第２の磁気シールド１２７と上層コア１３２によってインダクティブ型磁気ヘッドの磁気コアが構成されている。そして間隙が、インダクティブ型磁気ヘッドの記録用磁気ギャップとなる。
また、第２の磁気シールド１２７上には、絶縁層１２３に埋設された薄膜コイル１３３が形成されている。ここで、薄膜コイル１３３は、第２の磁気シールド１２７及び上層コア１３２からなる磁気コアを巻回するように形成されている。図示していないが、この薄膜コイル１３３の両端部は、外部に露呈するようになされ、薄膜コイル１３３の両端に形成された端子が、このインダクティブ型磁気ヘッドの外部接続用端子となる。すなわち、磁気記録媒体への磁気信号の記録時には、これらの外部接続用端子から薄膜コイル１３３に記録電流が供給されることとなる。
以上のように本技術の記憶素子としての積層構造体は、磁気記録媒体についての再生用ヘッド、すなわち磁気記録媒体からの磁気信号を検出する感磁素子としての適用が可能である。
このように本技術の記憶素子としての積層構造体を磁気ヘッドに適用することで、安定性に優れた信頼性の高い磁気ヘッドを実現できる。
また、これまでの説明では、下地層１１／磁化固定層１２／中間層１３／記憶層１４／キャップ層１５による記憶素子３の構造を例示したが、本技術における記憶素子（及び磁気ヘッド）としては、図１０に示されるように、下地層１１／下部磁化固定層１２Ｌ／下部中間層１３Ｌ／記憶層１４／上部中間層１３Ｕ／上部磁化固定層１２Ｕ／キャップ層１５のような、磁化固定層１２を記憶層１４の下部と上部に分割配置した記憶素子３’としての構造を採ることもできる。
この図１０では下部磁化固定層１２Ｌの磁化Ｍ１２Ｌの向き、及び上部磁化固定層１２Ｕの磁化Ｍ１２Ｕの向きも併せて示しているが、この場合はこれら磁化Ｍ１２Ｌと磁化Ｍ１２Ｕの向きを逆向きとすることになる。
またこの場合、下部中間層１３Ｌ，上部中間層１３Ｕは、中間層１３と同様にＭｇＯ等の酸化膜で構成する。
このように磁化固定層１２を下部／上部に分割配置する構成とした場合も、下部／上部の各磁化固定層１２について、これまでで説明した磁化固定層１２と同様の構造、すなわち、磁化固定層１２中の磁性材料のうち、中間層（１３Ｕ、１３Ｌ）と接しない磁性材料が、ＰｔとＣｏとを用いた合金又は積層構造とされ、且つＹが添加されたものとし、Ｃｏ−Ｐｔ単体を用いた場合よりも積層フェリピン構造の結合強度が高められたメモリ素子としての構造を採ることで、同様にメモリ動作安定性の向上効果を得ることができる。
また、これまでの説明では、記憶層１４と磁化固定層１２のＣｏＦｅＢの組成を同一とする場合を例示したが、該組成については、本技術の要旨を逸脱しない範囲でその他様々な構成を採り得るものである。
また、これまでの説明では、磁化固定層１２中の、中間層１３に接する強磁性層１２ａ、１２Ａ−１はＣｏＦｅＢの単層としたが、結合磁界を著しく低下させない範囲で、元素や酸化物を添加することも可能である。
添加する元素の例としては、Ｔａ、Ｈｆ、Ｎｂ、Ｚｒ、Ｃｒ、Ｔｉ、Ｖ、Ｗ、酸化物の例としてはＭｇＯ、ＡｌＯ、ＳｉＯ2を挙げることができる。
また磁化固定層１２は積層フェリ構造に限定されない。
また、下地層１１やキャップ層１５は、単一材料でも複数材料の積層構造でも良い。
また本技術は、いわゆるトップ積層フェリ型のＳＴＴ−ＭＲＡＭにも適用可能なものであり、その場合もＹ添加Ｃｏ―Ｐｔを用いることで同様にメモリ動作安定性の向上効果を得ることができる。
なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
また本技術は以下のような構成も採ることができる。
（１）膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
を有する層構造を備え、
前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記憶が行われるとともに、
前記磁化固定層が少なくとも２層の強磁性層と、非磁性層とから成る積層フェリ構造を有しており、
前記磁化固定層における磁性材料として、ＰｔとＣｏとを用いた合金又は積層構造であってＹを含む磁性材料が用いられている
記憶素子。
（２）前記磁化固定層内において前記中間層とは接しない磁性材料として、ＰｔとＣｏとを用いた合金又は積層構造とされ且つＹを含むが磁性材料が用いられている
上記（１）に記載の記憶素子。
（３）前記Ｙ元素の添加量が１２ａｔ％以下である
上記（２）に記載の記憶素子。
（４）前記Ｙ元素の添加量が１ａｔ％以上１０ａｔ％以下である
上記（２）又は（３）に記載の記憶素子。
（５） 前記磁化固定層内における、前記中間層と接する磁性材料がＣｏＦｅＢ磁性層で構成されている
上記（２）乃至（４）のいずれかに記載の記憶素子。
（６）膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
を有する層構造を備え、
前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記憶が行われるとともに、
前記磁化固定層における磁性材料として、ＰｔとＣｏとを用いた合金又は積層構造であってＹを含む磁性材料が用いられている
記憶素子。
（７）前記Ｙ元素の添加量が１２ａｔ％以下である
上記（６）に記載の記憶素子。
（８）前記Ｙ元素の添加量が１ａｔ％以上１０ａｔ％以下である
上記（６）又は（７）に記載の記憶素子。
（９）情報を磁性体の磁化状態により保持する記憶素子と、
互いに交差する２種類の配線とを備え、
前記記憶素子は、
膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
を有する層構造を備え、
前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記憶が行われるとともに、
前記磁化固定層が少なくとも２層の強磁性層と、非磁性層とから成る積層フェリ構造を有しており、
前記磁化固定層における磁性材料として、ＰｔとＣｏとを用いた合金又は積層構造であってＹを含む磁性材料が用いられており、
前記２種類の配線の間に前記記憶素子が配置され、
前記２種類の配線を通じて、前記記憶素子に上記積層方向の電流が流れ、スピン偏極した電子が注入される
記憶装置。
（１０）膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
を有する層構造を備え、
前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化するとともに、
前記磁化固定層が少なくとも２層の強磁性層と、非磁性層とから成る積層フェリ構造を有しており、
前記磁化固定層における磁性材料として、ＰｔとＣｏとを用いた合金又は積層構造であってＹを含む磁性材料が用いられている
磁気ヘッド。
１…ゲート電極、２…素子分離層、３，３’…記憶素子、４…コンタクト層、６…ビット線、７…ソース領域、８…ドレイン領域、９…配線、１０…半導体基体、１１…下地層、１２…磁化固定層、１２Ｌ…下部磁化固定層、１２Ｕ…上部磁化固定層、１３…中間層、１３Ｌ…下部中間層、１３Ｕ…上部中間層、１４…記憶層、１５…キャップ層

Claims (5)

  1. 膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
    前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
    前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
    を有する層構造を備え、
    前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記憶が行われるとともに、
    前記磁化固定層が３層の強磁性層と、非磁性層とから成る積層フェリ構造を有しており、
    前記磁化固定層内における前記中間層と接する一の強磁性層がＣｏＦｅＢを有して構成されており、
    前記磁化固定層内における前記中間層と接しない他の強磁性層がいずれもＰｔとＣｏとＹとを用いた合金又は積層構造とされており、
    前記非磁性層は、前記３層の強磁性層のうちのいずれか２層の強磁性層の間に位置している
    記憶素子。
  2. 前記Ｙ元素の添加量が１２ａｔ％以下である
    請求項１に記載の記憶素子。
  3. 前記Ｙ元素の添加量が１ａｔ％以上１０ａｔ％以下である
    請求項１に記載の記憶素子。
  4. 情報を磁性体の磁化状態により保持する記憶素子と、
    互いに交差する２種類の配線とを備え、
    前記記憶素子は、
    膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
    前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
    前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
    を有する層構造を備え、
    前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記憶が行われるとともに、
    前記磁化固定層が３層の強磁性層と、非磁性層とから成る積層フェリ構造を有しており、
    前記磁化固定層内における前記中間層と接する一の強磁性層がＣｏＦｅＢを有して構成されており、
    前記磁化固定層内における前記中間層と接しない他の強磁性層がいずれもＰｔとＣｏとＹとを用いた合金又は積層構造とされており、
    前記非磁性層は、前記３層の強磁性層のうちのいずれか２層の強磁性層の間に位置しており、
    前記２種類の配線の間に前記記憶素子が配置され、
    前記２種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れ、スピン偏極した電子が注入される
    記憶装置。
  5. 膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
    前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
    前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
    を有する層構造を備え、
    前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化するとともに、
    前記磁化固定層が３層の強磁性層と、非磁性層とから成る積層フェリ構造を有しており、
    前記磁化固定層内における前記中間層と接する一の強磁性層がＣｏＦｅＢを有して構成されており、
    前記磁化固定層内における前記中間層と接しない他の強磁性層がいずれもＰｔとＣｏとＹとを用いた合金又は積層構造とされており、
    前記非磁性層は、前記３層の強磁性層のうちのいずれか２層の強磁性層の間に位置している
    磁気ヘッド。
JP2013223352A 2013-10-28 2013-10-28 記憶素子、記憶装置、磁気ヘッド Expired - Fee Related JP6194752B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013223352A JP6194752B2 (ja) 2013-10-28 2013-10-28 記憶素子、記憶装置、磁気ヘッド
TW103134937A TWI639155B (zh) 2013-10-28 2014-10-07 儲存元件、儲存裝置及磁頭
CN201480057802.4A CN105684178B (zh) 2013-10-28 2014-10-20 基于自旋力矩转移的磁性随机存取储存器(stt-mram)和磁头
PCT/JP2014/005318 WO2015064049A1 (en) 2013-10-28 2014-10-20 Stt mram and magnetic head
US15/031,092 US9818932B2 (en) 2013-10-28 2014-10-20 Storage element, storage device, and magnetic head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013223352A JP6194752B2 (ja) 2013-10-28 2013-10-28 記憶素子、記憶装置、磁気ヘッド

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017154321A Division JP2017212464A (ja) 2017-08-09 2017-08-09 記憶素子、記憶装置、磁気ヘッド

Publications (3)

Publication Number Publication Date
JP2015088520A JP2015088520A (ja) 2015-05-07
JP2015088520A5 JP2015088520A5 (ja) 2016-02-25
JP6194752B2 true JP6194752B2 (ja) 2017-09-13

Family

ID=51866293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013223352A Expired - Fee Related JP6194752B2 (ja) 2013-10-28 2013-10-28 記憶素子、記憶装置、磁気ヘッド

Country Status (5)

Country Link
US (1) US9818932B2 (ja)
JP (1) JP6194752B2 (ja)
CN (1) CN105684178B (ja)
TW (1) TWI639155B (ja)
WO (1) WO2015064049A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102451098B1 (ko) 2015-09-23 2022-10-05 삼성전자주식회사 자기 메모리 장치 및 이의 제조 방법
WO2017086481A1 (ja) * 2015-11-18 2017-05-26 国立大学法人東北大学 磁気トンネル接合素子及び磁気メモリ
US10490732B2 (en) 2016-03-11 2019-11-26 Toshiba Memory Corporation Magnetic memory device with sidewall layer containing boron and manufacturing method thereof
JP2017195269A (ja) * 2016-04-20 2017-10-26 ソニー株式会社 磁気記憶素子
JP2018032805A (ja) * 2016-08-26 2018-03-01 ソニー株式会社 磁気抵抗素子及び電子デバイス
TWI688001B (zh) * 2016-09-14 2020-03-11 東芝記憶體股份有限公司 半導體裝置及其製造方法
US11081641B2 (en) 2017-01-18 2021-08-03 Tohoku University Magnetoresistance effect element, magnetic memory, and method for manufacturing magnetoresistance effect element
JP2020068214A (ja) * 2017-02-28 2020-04-30 Tdk株式会社 強磁性多層膜、磁気抵抗効果素子、及び強磁性多層膜を製造する方法
US9911483B1 (en) 2017-03-21 2018-03-06 International Business Machines Corporation Thermally-assisted spin transfer torque memory with improved bit error rate performance
JP2019054095A (ja) 2017-09-14 2019-04-04 東芝メモリ株式会社 磁気抵抗素子
US10727401B2 (en) * 2017-11-10 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory
CN113517015B (zh) * 2021-04-29 2024-05-14 中国科学院上海微系统与信息技术研究所 一种实现存储单元多级存储的方法及装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
JP2008028362A (ja) * 2006-06-22 2008-02-07 Toshiba Corp 磁気抵抗素子及び磁気メモリ
US20070297220A1 (en) * 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
US8374025B1 (en) * 2007-02-12 2013-02-12 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory (STTMRAM) with laminated free layer
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
DE102007007874A1 (de) * 2007-02-14 2008-08-21 Evonik Degussa Gmbh Verfahren zur Herstellung höherer Silane
JP4682998B2 (ja) 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP5203871B2 (ja) * 2008-09-26 2013-06-05 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
US8223533B2 (en) * 2008-09-26 2012-07-17 Kabushiki Kaisha Toshiba Magnetoresistive effect device and magnetic memory
JP2012043967A (ja) * 2010-08-19 2012-03-01 Sony Corp 磁気メモリ素子

Also Published As

Publication number Publication date
CN105684178B (zh) 2019-02-01
CN105684178A (zh) 2016-06-15
TW201532040A (zh) 2015-08-16
JP2015088520A (ja) 2015-05-07
US20160268496A1 (en) 2016-09-15
WO2015064049A1 (en) 2015-05-07
TWI639155B (zh) 2018-10-21
US9818932B2 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
JP6194752B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP5867030B2 (ja) 記憶素子、記憶装置
TWI530945B (zh) Memory elements and memory devices
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
USRE49364E1 (en) Memory element, memory apparatus
CN106887247B (zh) 信息存储元件和存储装置
KR101943651B1 (ko) 저장 소자 및 저장 장치
JP2013115413A (ja) 記憶素子、記憶装置
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2012235015A (ja) 記憶素子及び記憶装置
JP2012238631A (ja) 記憶素子、記憶装置
JP2013115400A (ja) 記憶素子、記憶装置
JP2012151213A (ja) 記憶素子、メモリ装置
JP2012160681A (ja) 記憶素子、メモリ装置
JP2013115399A (ja) 記憶素子、記憶装置
JP2012080058A (ja) 記憶素子、メモリ装置
US20130163315A1 (en) Memory element and memory apparatus
TW201222546A (en) Memory element and memory device
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080437A1 (ja) 記憶素子、記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170731

R151 Written notification of patent or utility model registration

Ref document number: 6194752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees