JP2008028362A - 磁気抵抗素子及び磁気メモリ - Google Patents

磁気抵抗素子及び磁気メモリ Download PDF

Info

Publication number
JP2008028362A
JP2008028362A JP2007044176A JP2007044176A JP2008028362A JP 2008028362 A JP2008028362 A JP 2008028362A JP 2007044176 A JP2007044176 A JP 2007044176A JP 2007044176 A JP2007044176 A JP 2007044176A JP 2008028362 A JP2008028362 A JP 2008028362A
Authority
JP
Japan
Prior art keywords
layer
magnetization
pinned layer
magnetoresistive element
pinned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2007044176A
Other languages
English (en)
Inventor
Masahisa Yoshikawa
将寿 吉川
Tadashi Kai
正 甲斐
Toshihiko Nagase
俊彦 永瀬
Tatsuya Kishi
達也 岸
Hiroaki Yoda
博明 與田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007044176A priority Critical patent/JP2008028362A/ja
Publication of JP2008028362A publication Critical patent/JP2008028362A/ja
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】磁化反転の際の反転電流をより低減する。
【解決手段】磁気抵抗素子は、磁化の方向が固定された第1の磁化参照層11と、スピン偏極した電子の作用により磁化の方向が変化する磁化自由層13と、磁化の方向が固定された第2の磁化参照層15と、第1の磁化参照層11と磁化自由層13との間に設けられた第1の中間層12と、磁化自由層13と第2の磁化参照層15との間に設けられた第2の中間層14とを具備し、磁化自由層13及び第1の磁化参照層11の容易磁化方向は、膜面に対して垂直或いは平行であり、第1の磁化参照層11と第2の磁化参照層15との容易磁化方向は、互いに直交する。
【選択図】 図1

Description

本発明は、磁気抵抗素子及び磁気メモリに係り、例えば双方向に電流を供給することで情報を記録することが可能な磁気抵抗素子及びそれを用いた磁気メモリに関する。
近年、新しい原理に基づいて情報を記録する固体メモリが多数提案されているが、中でも、固体磁気メモリとして、トンネル磁気抵抗(TMR:Tunneling Magnetoresistive)効果を利用する磁気ランダムアクセスメモリ(MRAM:Magnetoresistive Random Access Memory)が脚光を浴びている。MRAMは、データをMTJ(Magnetic Tunnel Junction)素子の磁化状態により記憶する点に特徴を有する。
従来型の配線電流による磁場で書き込みを行うMRAMにおいては、MTJ素子サイズを縮小すると保持力Hcが大きくなるために、書き込みに必要な電流が大きくなる傾向がある。実際には、256Mbits以上の大容量を有するMRAMを作製するには、チップサイズの縮小が必要であり、それを実現するためにはチップ内におけるセルアレイ占有率を上げ、MTJ素子サイズの縮小を抑えつつ、書き込み電流のμAレベルへの低減が必要である。MTJ素子サイズの縮小と書き込み電流の低減は、相反的な関係にあり、従来型MRAMでは、256Mbitsを超えるような大容量化に向けたセルサイズの微細化と低電流化の両立は困難である。
このような課題を克服する書き込み方式としてスピン角運動量移動(SMT:Spin Momentum Transfer)書き込み方式を用いたMRAMが提案されている(例えば、特許文献1、非特許文献1〜2)。スピン角運動量移動(以下、スピン注入と称する)磁化反転では、磁化反転に必要な反転電流Icは、電流密度Jcで規定される。従って、素子面積が小さくなれば、スピン注入により磁化反転するための反転電流Icも小さくなる。
先に述べた従来型の磁場書き込み方式に比べると、電流密度を一定にして書き込む場合、MTJ素子サイズが小さくなれば書き込み電流も小さくなるために、スケーラビリティ性に優れることが期待される。しかしながら、現状のスピン注入MRAMにおいては、その磁化反転に必要な電流密度Jcは10mA/cm2以上と非常に大きく、100nm2サイズのMTJ素子を用いた場合でも、書き込み電流としては1mA程度必要となる。
これは、スピン注入磁化反転方式の場合、双方向の通電が必要となり、通電方向によりスピン注入効率が異なることに起因している。すなわち、スピン注入磁化反転カーブは非対称となる。これは、磁化自由層(以下、フリー層と称する)と磁化参照層(以下、ピン層と称する)との磁化配列が平行から反平行になるようにフリー層の磁化の方向を反転させる場合の電流は、反平行から平行に反転させる場合に比べて2倍程度必要となる。
この非対称性に伴う問題として、トンネル磁気抵抗(TMR)効果膜を用いる場合、フリー層とピン層との磁化配列を反平行から平行に反転させるために通電して書き込む場合は、電流閾値が小さく問題がない。しかし、フリー層とピン層との磁化配列を平行から反平行に反転させるために通電して書き込む場合には、大きな書き込み電流が原因となり、一定の電流密度Ia-apで書き込むとすると、TMR効果に見合った分だけ反平行配列時の素子抵抗Rapが上昇することになり、結果的に、書き込み電圧Vp-apは上昇する。
従って、トンネルバリア層の耐圧が十分高くない場合、反平行磁化配列になる前に、トンネルバリア層の破壊電圧Vbdに到達してしまい、トンネルバリア層が絶縁破壊するという課題を有している。また、たとえ絶縁破壊しなくとも、高電圧下での動作信頼性が確保されないという問題がある。
米国特許第6,256,223号明細書 C. Slonczewski, "Current-driven ecitation of magnetic multilayers", JORNAL OF MAGNETISM AND MAGNETIC MATERIALS, VOLUME 159, 1996, pp.L1-L7 L. Berger, "Emission of spin waves by a magnetic multilayer traversed by a current", PHYSICAL REVIEW B, VOLUME 54, NUMBER 13, 1996, pp.9353-9358
本発明は、上記のような事情に鑑みてなされたもので、磁化反転の際の反転電流をより低減することが可能な磁気抵抗素子及びそれを用いた磁気メモリを提供することを目的とする。
本発明の第1の視点に係る磁気抵抗素子は、磁化の方向が固定された第1の磁化参照層と、スピン偏極した電子の作用により磁化の方向が変化する磁化自由層と、磁化の方向が固定された第2の磁化参照層と、前記第1の磁化参照層と前記磁化自由層との間に設けられた第1の中間層と、前記磁化自由層と前記第2の磁化参照層との間に設けられた第2の中間層と、を具備し、前記磁化自由層及び前記第1の磁化参照層の容易磁化方向は、膜面に対して垂直或いは平行であり、前記第1の磁化参照層と前記第2の磁化参照層との容易磁化方向は、互いに直交することを特徴とする。
本発明の第2の視点に係る磁気メモリは、上記第1の視点に係る磁気抵抗素子と、この磁気抵抗素子に対して通電を行う第1及び第2の電極とを含むメモリセルを具備することを特徴とする。
本発明によれば、磁化反転の際の反転電流をより低減することが可能な磁気抵抗素子及びそれを用いた磁気メモリを提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
(第1の実施形態)
図1は、本発明の第1の実施形態に係るMTJ素子10の構成を示す断面図である。図1は、本実施形態のMTJ素子10の基本構成を示している。なお、図中の矢印は、磁化の方向を示している。
MTJ素子10は、第1の磁化参照層(ピン層)11、第1の中間層12、磁化自由層(フリー層)13、第2の中間層14、第2の磁化参照層15が順に積層された積層構造を有している。なお、この基本構成は、積層順序が逆転していても構わない。
ピン層11とピン層15とは、磁化(或いはスピン)の方向が固着されている。フリー層13は、磁化の方向が変化(反転)する。また、ピン層11及びフリー層13の容易磁化方向は膜面(或いは積層面)に対して垂直であり(以下、垂直磁化と称する)、ピン層15の容易磁化方向は膜面に対して平行である(以下、面内磁化と称する)。すなわち、ピン層11とピン層15とは、容易磁化方向が互いに直交している。
なお、容易磁化方向とは、あるマクロなサイズの強磁性体を想定して、外部磁界のない状態で自発磁化がその方向を向くと最も内部エネルギーが低くなる方向である。困難磁化方向とは、あるマクロなサイズの強磁性体を想定して、外部磁界のない状態で自発磁化がその方向を向くと最も内部エネルギーが大きくなる方向である。
本実施形態では、フリー層13として垂直磁化膜を用いている。フリー層13に垂直磁化膜を用いることにより、MTJ素子サイズのアスペクト比Ar(素子の短辺長と長辺長との比、すなわち、Ar=長辺長/短辺長)を1に設計することが可能となる。これは、面内磁化膜の場合は、熱的に安定するのに必要な異方性磁界(Hk)は形状磁気異方性エネルギーにより賄われるために、MTJ素子のアスペクト比が1より大きくなる。これに対して、垂直磁化膜の場合は、熱的に安定するのに必要な異方性磁界(Hk)は結晶磁気異方性エネルギーにより賄われるために、この異方性磁界(Hk)はMTJ素子のアスペクト比に依存しないからである。
この結果、MTJ素子サイズを微細化することが可能となる。この場合、スピン注入による磁化反転に必要な電流密度Jcが同じTMR膜を用いたならば、同じMTJ素子幅を有する面内磁化膜と垂直磁化膜とでは、スピン注入反転電流Icは、垂直磁化膜の方がアスペクト比Arが小さくなるので低減される。
このように構成されたMTJ素子10において、データの書き込みは、以下のように行われる。なお、本実施形態において、電流は、電子の流れをいうものとする。先ず、MTJ素子10は、膜面(或いは積層面)に垂直な方向において、双方向に電流通電される。
これにより、フリー層13に、マジョリティーとマイノリティーに偏極した電子スピンが供給される。そして、マジョリティーな電子スピンのスピン角運動量がフリー層13に移動することにより、スピントルクがフリー層13に印加され、フリー層13の磁化回転を誘起する。スピントルクは、ピン層とフリー層との磁化方向の単位ベクトルの外積で表されるので、2つの直交するピン層の両方からフリー層にスピントルクを印加できる。これにより、スピン注入による磁化反転電流を低減できる。
具体的には、ピン層11側から電子(すなわち、ピン層11からフリー層13へ向かう電子)を供給した場合、ピン層11の容易磁化方向と同じ方向にスピン偏極された電子と、ピン層15により反射されることでピン層15の容易磁化方向と反対方向にスピン偏極された電子とがフリー層13に注入される。この場合、フリー層13の磁化の方向は、ピン層11の容易磁化方向と同じ方向に揃えられる。これにより、ピン層11とフリー層13との磁化の方向が平行配列となる。この平行配列のときはMTJ素子10の抵抗値は最も小さくなり、この場合をデータ“0”と規定する。
一方、ピン層15側から電子(すなわち、ピン層15からフリー層13へ向かう電子)を供給した場合、ピン層15の容易磁化方向と同じ方向にスピン偏極された電子と、ピン層11により反射されることでピン層11の容易磁化方向と反対方向にスピン偏極された電子とがフリー層13に注入される。この場合、フリー層13の磁化の方向は、ピン層11の容易磁化方向と反対方向に揃えられる。これにより、ピン層11とフリー層13との磁化の方向が反平行配列となる。この反平行配列のときはMTJ素子10の抵抗値は最も大きくなり、この場合をデータ“1”と規定する。
次に、データの読み出しは、以下のように行われる。MTJ素子10に読み出し電流を流し、MTJ素子10の抵抗値の変化を検出する。この読み出し電流は、書き込み電流よりも小さい値に設定される。
ここで、フリー層13の容易磁化方向は膜面に対して垂直であるので、磁化配列が平行となるピン層11との間では中間層12を介して磁気抵抗効果が発現するが、磁化配列が垂直となるピン層15との間では中間層14を介した磁気抵抗効果は発現しない。これは、大きなメリットであり、デュアルピン層構造(すなわち、フリー層の両側にそれぞれ中間層を介して2つのピン層が配置される構造)を有する磁気抵抗効果素子で問題であった2つ目のピン層による読み出し出力の劣化を回避することが可能となる。
すなわち、本実施形態のMTJ素子10においては、2つのピン層(ピン層11とピン層15)の磁化の方向が直交している。このため、中間層12及び中間層14の両方で同じ材料、例えば、MgO(酸化マグネシウム)、AlO(酸化アルミニウム)などの絶縁体を用いた場合、2つのピン層によって高いスピン注入効率が得られると同時に、磁気抵抗効果が一方の中間層のみで発現するという効果を有している。
よって、従来のデュアルピン層構造においては、高いスピン注入効率は得られるものの、中間層12及び中間層14の両方で互いに相反な磁気抵抗効果が発現するために、読み出し時に必要なTMR比を下げてしまうという問題が生じていたが、本実施形態では、この問題を回避することができる。
次に、本実施形態のMTJ素子10のより詳細な具体例について説明する。図2は、MTJ素子10の具体例を示す断面図である。例えば、平面形状において、フリー層13のアスペクト比は、ほぼ1に設定される。
基板(図示せず)側の最下層には、基本構成の結晶配向性或いは結晶性を制御するための下地層16が設けられている。この下地層16には、例えば非磁性金属層が用いられる。最上層には、基本構成を酸化及び腐食などの劣化から保護するためのキャップ層17が設けられている。キャップ層17には、例えば非磁性金属層が用いられる。
図3は、ピン層15の他の構成を示す断面図である。ピン層15の容易磁化方向は、膜面に対して平行である。ピン層15は、ピン層15C/中間層15B/ピン層15Aの積層構造を有している。さらに、ピン層15C上(ピン層15とキャップ層17との間)には、ピン層15Cと接するように、反強磁性層18が設けられている。ピン層15Cは、反強磁性層18と交換結合することで、膜面に対して平行に磁化の方向が固着されている。
ピン層15A及びピン層15Cの容易磁化方向は、膜面に対して平行である。また、ピン層15Aとピン層15Cとの磁化の方向は互いに反平行(反対方向)に設定され、ピン層15Aとピン層15Cとは中間層15Bを挟んで反強磁性結合している。中間層を介して互いの磁化の方向が反平行である第1の磁性層/中間層(非磁性層)/第2の磁性層の積層構造をシンセティックアンチフェロ(SAF:Synthetic Anti-Ferromagnet)構造という。このSAF構造を用いることで、ピン層15の磁化固着力が増強され、外部磁場に対する耐性及び熱的な安定性を向上させることができる。具体的には、ピン層15の磁化固着力の温度依存性が向上する。
SAF構造において、第1の磁性層(ピン層15Cに対応する)の飽和磁化をMs1、膜厚をt1、第2の磁性層(ピン層15Aに対応する)の飽和磁化をMs2、膜厚をt2とすると、Ms1・t1≒Ms2・t2に設定することで、ピン層15の見かけ上の飽和磁化と磁性層膜厚との積Ms・tをほぼゼロとすることが可能となる。これにより、ピン層15は、外部磁場に反応しにくくなり、さらに外部磁場耐性を向上させることができる。
SAF構造における中間層15Bには、Ru(ルテニウム)やOs(オスミウム)などの金属材料が用いられ、その膜厚は3nm以下に設定される。これは、中間層15Bを介して十分強い反強磁性結合を得るためである。このような中間層15Bを用いることで、ピン層15の磁化固着力が増強され、外部磁場に対する耐性及び熱的な安定性が向上する。
図4は、ピン層11の他の構成を示す断面図である。ピン層11の下(ピン層11と下地層16との間)には、ピン層11と接するように、反強磁性層19が設けられている。ピン層11は、反強磁性層19と交換結合することで、膜面に対して垂直に磁化の方向が固着されている。この構造を用いることで、ピン層11の磁化固着力が増強され、外部磁場に対する耐性及び熱的な安定性が向上する。
図5は、ピン層11の他の構成を示す断面図である。ピン層11は、ピン層11C/中間層11B/ピン層11Aの積層構造を有している。すなわち、ピン層11は、SAF構造を有している。
ピン層11A及びピン層11Cの容易磁化方向は、膜面に対して垂直である。また、ピン層11Aとピン層11Cとの磁化の方向は互いに反平行に設定され、ピン層11Aとピン層11Cとは中間層11Bを挟んで反強磁性結合している。このSAF構造を用いることで、ピン層11の磁化固着力が増強され、外部磁場に対する耐性及び熱的な安定性が向上する。なお、本構成において、ピン層11Aに接するようにピン層11Aの下に反強磁性層が設けられ、ピン層11Aと反強磁性層とが交換結合していても構わない。
図6は、フリー層13及びピン層11の他の構成を示す断面図である。フリー層13は、界面フリー層13C/フリー層13B/界面フリー層13Aの積層構造を有している。このように、フリー層13Bと中間層12との間、或いは、フリー層13Bと中間層14との間に強磁性体からなる界面フリー層が挿入されることが好ましい。
また、図6に示すように、ピン層11は、界面ピン層11E/ピン層11Dの積層構造を有している。このように、ピン層11Dと中間層12との間に強磁性体からなる界面ピン層11Eが挿入されることが好ましい。
界面ピン層及び界面フリー層は、磁気抵抗効果を増大させる効果があり、さらには、スピン注入書き込み時に書き込み電流を低減する効果がある。さらに、磁気抵抗効果を増大させる界面層には、その材料自身のバルク的な分極率が大きいことが望ましく、さらには、中間層との界面分極率が増大されるように材料を選択することが好ましい。
次に、MTJ素子10を構成する各層の材料について説明する。
[1] 中間層12及び中間層14に用いられる材料
本実施形態のMTJ素子10においては、中間層12には、絶縁体或いは半導体が用いられる。この場合、フリー層13/中間層12/ピン層11の構成部分でトンネル磁気抵抗効果が発現する。従って、読み出し時は、ピン層11及びフリー層13の磁化の方向が平行或いは反平行になることで、MTJ素子10の抵抗値が低抵抗或いは高抵抗となり、それぞれの状態をデータ“0”或いはデータ“1”と判別する。
一方で、ピン層15/中間層14/フリー層13の構成部分では、フリー層13及びピン層15の磁化の方向が直交しているためにトンネル磁気抵抗効果は発現しない。従って、中間層14には、金属導電体、絶縁体或いは半導体のどれを用いてもよい。但し、絶縁体及び半導体を用いた場合は、MTJ素子の抵抗値が上昇するので、金属導電体を用いることが好ましい。
ここで、中間層14に用いられる金属導電体としては、Cu(銅)、Al(アルミニウム)、Ag(銀)及びAu(金)などが好ましい。さらには、局所的に電流密度を高めた電流集中効果を用いてスピン注入効率を向上させるために、MgO−Cu、AlOx−Cuなどの導電性金属相と絶縁相との混晶構造材料を用いることもフリー層の磁化反転電流を低減する効果がある。
中間層12及び中間層14の膜厚はそれぞれ、トンネル磁気抵抗効果を利用する場合には、3nm以下となるように設定される。これは、情報の書き込み時に1×10〜1×10A/cm程度のトンネル電流を流す必要があるため、MTJ素子の抵抗×面積(RA:resistance and area product)を100Ωμm以下程度に小さくする必要があるからである。
中間層12及び中間層14に用いられる絶縁体としては、Al3(酸化アルミニウム)、MgO(酸化マグネシウム)、CaO(酸化カルシウム)、SrO(酸化ストロンチウム)、TiO(酸化チタン)、EuO(酸化ユーロビウム)、ZrO(酸化ジルコニウム)及びHfO(酸化ハフニウム)などの酸化物があげられる。また、半導体としては、Ge(ゲルマニウム)、Si(シリコン)、GaAs(ガリウムヒ素)及びInAs(インジウムヒ素)などの化合物半導体、TiO(酸化チタン)などの酸化物半導体があげられる。MgO、CaO、SrO、TiO、及びEuOは、NaCl構造を有する。
この中でも、NaCl構造を有するMgOは、中間層12としては好ましい材料である。これは、MgOを用いた場合が最もTMR比が大きくなるからである。MgOを用いた場合、MTJ素子のRAが5Ωμm以上1000Ωμm以下の範囲内で100%以上のTMR比を得ることが可能である。このMgOはNaCl構造を有しており、TMR比の観点から結晶配向性としては(100)面配向が最も好ましい。また、MgO層形成時に、MgO上部或いは下部には、1nm以下のMg層を挿入することで、TMR比をさらに向上させることができる。
MgO層は、MgOターゲットを用いて希ガス(Ar(アルゴン)、Ne(ネオン)、Kr(クリプトン)或いはXe(キセノン))でのスパッタ法により形成する、或いは、Mgターゲットを用いたO雰囲気中での酸化反応性スパッタ法により形成する。また、Mg層を成膜した後に、酸素ラジカル、酸素イオン或いはオゾンなどにより酸化することでも形成可能である。さらに、MgOを用いた分子線エピタキシー(MBE:Molecular Beam Epitaxy)法或いは電子ビーム蒸着(electron beam evaporation)法によりエピタキシャル成長させることでも形成可能である。
ここで、大きいTMR比を得るためには、MgOの配向度の向上が必要である。MgOの面配向に基づいて、選択すべき下地層となる磁性層の配向性が決定される。MgOは、(100)面配向が好ましい。MgOを(100)面優先配向させるためには、その下地層(フリー層、ピン層、界面フリー層或いは界面ピン層など)は、BCC(Body-Centered Cubic)構造(100)配向面、FCC(Face-Centered Cubic)構造(100)配向面、或いは、アモルファス構造であることが好ましい。
BCC構造の材料としては、BCC−Fe100−xCo(0≦x≦70at(原子)%)、BCC構造上にエピタキシャル成長させた1nm以下のBCC−Coなどがあげられる。或いは、BCC−Fe100−x(CoNi)(0≦x≦70at%)などを用いてもよい。この場合、10at%以下の希薄Ni添加により10〜20%のTMR比の上昇効果が得られる。アモルファス材料としては、Co(コバルト)−Fe(鉄)−B(ホウ素)合金、Fe−Co−Zr合金などがあげられる。
[2] 垂直磁化フリー層及び垂直磁化ピン層に用いられる磁性材料
本実施形態においては、フリー層13及びピン層11に垂直磁化膜が用いられる。面内磁化フリー層を用いた場合、スイッチング磁界はMTJ素子のサイズに強く依存するが、垂直磁化フリー層を用いることにより、MTJ素子サイズの依存性が小さくなる。
すなわち、面内磁化の場合、飽和磁化を利用した形状磁気異方性エネルギーにより磁化の安定性を維持させるため、素子形状及び素子サイズに依存してスイッチング磁界が変化する。一方、垂直磁化の場合、飽和磁化を小さくし、素子形状及び素子サイズに依存しない結晶磁気異方性エネルギーにより磁化の安定性を維持するために、素子形状及び素子サイズに依存してスイッチング磁界が変わることが小さくなる。従って、垂直磁化フリー層を用いることで、MTJ素子を小さくするとMTJ素子のスイッチング磁界が大きくなるという面内磁化膜を用いたMTJ素子の問題が解決され、MTJ素子の微細化には好ましい。
本実施形態のMTJ素子10に用いられる垂直磁化膜としては、Fe(鉄)、Co(コバルト)、Ni(ニッケル)及びMn(マンガン)のうち少なくとも1種類以上と、Pt(白金)、Pd(パラジウム)、Ir(イリジウム)、Rh(ロジウム)、Os(オスミウム)、Au(金)、Ag(銀)、Cu(銅)、及びCr(クロム)のうち少なくとも1種類以上とを含むことを基本とする。さらには、飽和磁化の調整、結晶磁気異方性エネルギーの制御、結晶粒径及び結晶粒間結合の調整をするために、B(ホウ素)、C(炭素)、Si(シリコン)、Al(アルミニウム)、Mg(マグネシウム)、Ta(タンタル)、Zr(ジルコニウム)、Ti(チタン)、Hf(ハフニウム)、Y(イットリウム)、及び希土類元素から選ばれる少なくとも1種類以上の元素を添加してもよい。これらの元素の添加により、飽和磁化Ms及び結晶磁気異方性エネルギーKuを、垂直磁化を損なわせることなく低下させることが可能となり、結晶粒の分断及び微細化を促進できる。
Coを主成分とする材料として、具体的には、HCP(Hexagonal Closest Packing)構造を有するCo−Cr−Pt合金、Co−Cr−Ta合金、或いはCo−Cr−Pt−Ta合金などがあげられる。これらは、各元素の組成を調整することにより、1×10以上1×10erg/cc未満の範囲内で結晶磁気異方性エネルギーを調整することが可能である。これらの材料を基板に近い側のピン層に用いる場合、下地層としてHCP構造を有するRuを用いることが好ましい。
Co−Pt合金は、Co50Pt50(at%)付近の組成域において、L1−CoPt規則合金を形成する。この規則合金は、FCT(Face-Centered Tetragonal)構造を有する。中間層12としてMgO(100)を用いる場合、(001)面配向したFCT−CoPt規則合金は、中間層12との界面ミスフィットも小さくできるので好ましい。また、中間層とフリー層(或いはピン層)との間に界面層を挿入した場合でも、界面層を(100)面配向しやすくできる。
Feを主成分とする材料として、具体的には、Fe−Pt合金或いはFe−Pd合金があげられる。中でも、Fe−Pt合金は、組成がFe50Pt50(at%)において規則化し、FCT構造を基本構造とするL1構造を有する。また、Fe−Pt合金は、組成がFe75Pt25(at%)において規則化し、FCT構造を基本構造とするL1構造(FePt構造)を有する。これにより、1×10erg/cc以上の大きな結晶磁気異方性エネルギーを発現することができる。
Fe50Pt50合金は、L1構造に規則化する前は、FCC構造を有する。この場合の結晶磁気異方性エネルギーは、1×10erg/cc程度である。従って、アニール温度、組成の調整、積層構成による規則度の制御、及び添加物の添加により、5×10erg/cc以上5×10erg/cc以下の範囲内で結晶磁気異方性エネルギーを調整することができる。また、飽和磁化も添加前はおおよそ800〜1100emu/ccであるが、800emu/cc以下に低減することが可能である。これは、フリー層に使う場合において、電流密度Jcの低威という点で好ましい。
具体的には、L1規則構造を有するFe−Pt合金にCu(銅)、Ti(チタン)、V(バナジウム)、Mn(マンガン)、或いはCr(クロム)などを30at%以下の範囲で添加することで、Fe−Pt合金の飽和磁化(Ms)、及び結晶磁気異方性エネルギー(Ku)を制御することが可能である。また、Vに関しては、スピン注入磁化反転において重要なダンピング定数(磁化制動定数)を下げる効果があり、反転電流を低減する効果もある。
L1構造或いはL1構造に規則化したFe−Pt合金はFCT構造を有し、規則化する前はFCC構造を有する。従って、MgO(100)とは非常に整合性がよい。具体的には、MgO(100)面上に(100)面配向したBCC−Feを成長させ、その上にPt(100)を積層することで、MgO(100)上に(100)面優先配向成長したL1構造或いはL1構造のFe−Pt規則合金を形成することが可能である。また、Fe−Pt規則合金とMgO(100)との間にBCC−Crを形成すると、さらにFe−Pt規則合金の(100)面配向が優先的となり望ましい。
また、L1構造或いはL1構造のFe−Pt規則合金を形成する場合、[Fe/Pt]n(nは1以上の整数)の多層構造を形成すると理想的な規則に近いL1構造或いはL1構造のFe−Pt規則合金を形成できる。この場合、Fe及びPtの膜厚は、0.1nm以上3nm以下となるように設定されることが望ましい。これは、均一な組成状態を作り出すためには必須であり、それにより、L1構造或いはL1構造のFe−Pt合金の規則化の場合、FCC構造からFCT構造へのマルテンサイト変態(martensitic transformation)を伴うため、この変態が促進されるので重要である。
また、L1構造或いはL1構造のFe−Pt合金の規則化温度は500度以上と高く、耐熱性に優れている。この点は、後工程でのアニール処理に対する耐性があることとなり、非常に好ましい。また、上述したCuやPdなどの30at%以下の範囲での添加元素により、その規則化温度を低下させることが可能である。
本実施形態のMTJ素子10に用いられる他の垂直磁化膜としては、Fe、Co、Ni、Mn、Cr及び希土類元素のうち少なくとも1種類以上を含むフェリ磁性体があげられる。希土類元素としては、La(ランタン)、Ce(セリウム)、Pr(プラセオジウム)、Nd(ネオジム)、Pm(ブロメチウム)、Sm(サマリウム)、Eu、Gd(ガドリニウム)、Tb(テルビウム)、Dy(ジスプロシウム)、Ho(ホルミウム)、Er(エルビウム)、Tm(ツリウム)、Yb(イッテルビウム)、及びLu(ルテチウム)などがあげられる。
希土類元素を含むフェリ磁性体は、アモルファス構造を有する。このフェリ磁性体は、組成の調整により、飽和磁化を400emu/cc以下に低減し、かつ、結晶磁気異方性エネルギーを1×10erg/cc以上に向上させることが可能である。
さらに、本実施形態のMTJ素子10に用いられる垂直磁化膜としては、金属磁性相と絶縁相との混晶からなる強磁性体を用いてもよい。この場合、金属磁性相は、Fe、Co、Ni、及びMnのうち少なくとも1種類以上と、Pt、Pd、Ir、Rh、Os、Au、Ag、Cu、Cr、Ta、及び希土類元素のうち少なくとも1種類以上とを含む強磁性体から構成される。絶縁相は、B、C、Si、Al、Mg、Ta、Cr、Zr、Ti、Hf、Y、及び希土類元素から選ばれる少なくとも1種類以上の元素を含む酸化物、窒化物、及び酸窒化物から構成される。
金属磁性相と絶縁相との混晶からなる強磁性体は、導電性を有する金属磁性体部と非導電性の絶縁体部とに分離しているために、金属磁性体部に電流が集中して通電面積が小さくなり、局所的な電流密度が上昇する。これにより、実質的に必要となる反転電流が小さくなる効果を有する。
このような効果を得るためには、結晶性を制御する必要がある。2相分離構造としては、グラニュラー(結晶粒分散)型構造、アイランド(島状)型構造、及びコラムナー(柱状)型構造がある。コラムナー型構造の場合は、磁性層中で金属磁性体部が上下に貫通しているので、電流狭窄効果が得られやすい。グラニュラー型構造及びアイランド型構造の場合は、電流はもっともトンネル障壁が小さいパスを通電することとなるので、コラムナー型構造と同様に電流狭窄効果が得られる。
その他、本実施形態のMTJ素子10に用いられる垂直磁化膜としては、Mn系強磁性合金、或いは、Cr系強磁性合金があげられる。Mn系強磁性合金としては、Mn−Al合金、Mn−Au合金、Mn−Zn合金、Mn−Ga合金、Mn−Ir合金、及びMn−Pt合金などがあり、これらは、規則格子を有する特徴がある。また、Cr系磁性合金としては、Cr−Pt合金などがあげられる。これは、L1規則格子を有し、フェリ磁性体の特性を有する。
[3] 面内磁化ピン層に用いられる磁性材料
本実施形態においては、磁化の方向がピン層11に直交しているピン層15には、面内磁化膜が用いられる。
本実施形態のMTJ素子10に用いられる面内磁化膜としては、Fe、Co、Ni、Mn、及びCrのうち少なくとも1種類以上を含む強磁性体が用いられる。Fe、Co、及びNiを主成分とする材料として、具体的には、FCC構造或いはBCC構造を有するFeCoNi合金(x≧0、y≧0、z≧0、x+y+z=1)があげられる。
ピン層に用いられる材料としては、分極率が大きく、原理的に100%分極率を実現できるハーフメタル的な材料が好ましい。
Mnを含む材料としては、Mn系強磁性ホイスラー合金がハーフメタル材料としてあげられる。ここで、Mn系強磁性ホイスラー合金は、AMnXで表される規則格子を有する体心立方晶系(body-centered cubic system)合金である。A元素は、Cu、Au、Pd、Ni、及びCoから選択される材料である。X元素は、Al(アルミニウム)、In(インジウム)、Sn(すず)、Ga(ガリウム)、Ge(ゲルマニウム)、Sb(アンチモン)、及びSi(シリコン)から選択される材料である。ホイスラー合金のうち、BCC構造を有するCoMnAl合金などは、BCC(100)面配向させることにより、MgO(100)との整合性が良好となる。
ピン層中の強磁性層の膜厚は、1nm以上が必要である。なぜなら、上記の膜厚未満では、強磁性層が連続膜にならず、磁性層としての特性が十分に発揮されず、十分な磁気抵抗効果比(TMR比或いはGMR(Giant Magnetoresistive)比)が得られない。また、最大膜厚は、3nm以下であることが望ましい。これは、膜厚が3nmを超えると、コヒーレントなスピンの歳差運動長さをはるかに越えてしまうために、スピン注入磁化反転に必要な電流閾値が大幅に大きくなってしまうからである。
また、上述した面内磁化ピン層がMgOバリア層の下地層となる場合、組成式FeCoNi合金(x≧0、y≧0、z≧0、x+y+z=1)で表される材料において、(100)面配向を有し、BCC構造を有することが好ましい。さらには、組成式FeCoNi合金(x≧0、y≧0、z≧0、x+y+z=1)で表される材料にB、C、Nなどを30at%以下の濃度で添加し、アモルファス構造にすることも好ましい。これは、アモルファス構造を有する膜上では、MgO膜は(100)面を優先配向しやすいからである。
[4] 界面フリー層及び界面ピン層に用いられる材料
図6に示した界面ピン層及び界面フリー層(以下、両方を指して界面層)は、磁気抵抗効果を増大させる効果があり、さらには、スピン注入書き込み時に書き込み電流を低減する効果がある。磁気抵抗効果を増大させる界面層は、その材料自身のバルク的な分極率が大きいことが望ましく、さらには、中間層との界面分極率が増大されるように材料を選択することが好ましい。
本実施形態のMTJ素子10に用いられる界面層としては、Fe、Co、Ni、Mn、及びCrのうち少なくとも1種類以上を含む強磁性体が用いられる。Fe、Co、及びNiを主成分とする材料として、具体的には、FCC構造或いはBCC構造を有するFeCoNi合金(x≧0、y≧0、z≧0、x+y+z=1)があげられる。また、上記のFe−Co−Ni合金の飽和磁化(Ms)を低減するために、(FeCoNi100−a合金(x≧0、y≧0、z≧0、x+y+z=1、a(at%)>0、Xは添加元素)も好ましい。飽和磁化(Ms)を低減することにより、反転電流を大幅に低減することが可能となる。FeCoNiが50at%以上であることが好ましいが、これはx+y+z>50at%である場合、バリア層界面でのFeCoNi磁性層の被覆率が50%以上になるために、TMR現象効果を抑制できるからである。
BCC構造を崩さずに添加することができ、かつ、飽和磁化(Ms)を低減できる添加物、すなわち、置換型で固溶できる全率固溶体或いはある程度固溶源を有する添加物としては、V(バナジウム)、Nb(ニオブ)、Ta(タンタル)、W(タングステン)、Cr(クロム)、Mo(モリブデン)、Si(シリコン)、Ga(ガリウム)、及びGe(ゲルマニウム)などがあげられる。この中でも、Vは、ダンピング定数(磁化制動定数)を低減する効果もあり有効である。
また、B、C及びNなどの侵入型元素を添加する、或いは、ほとんど固溶源を持たないZr、Ta、Ti、Hf、Y、及び希土類元素などを添加することにより、結晶構造をアモルファス構造に変えることで飽和磁化(Ms)を低減できる。このような材料として、例えば、アモルファス構造を有する(FeCoNi100−b合金(x≧0、y≧0、z≧0、x+y+z=1、b(at%)>0、XはB、C、N、Zr、Ta、Ti、Hf、Y、及び希土類元素などの添加元素)があげられる。但し、ある程度のTMR比を得るためには、部分的に、すなわち、MgOとの界面において再結晶化を促進させることが重要となる。
Mnを含む材料としては、Mn系強磁性ホイスラー合金があげられる。ここで、Mn系強磁性ホイスラー合金は、AMnXで表される規則格子を有する体心立方晶系合金である。A元素は、Cu、Au、Pd、Ni、及びCoから選択される材料である。X元素は、Al、In、Sn、Ga、Ge、Sb、及びSiから選択される材料である。ホイスラー合金のうち、BCC構造を有するCoMnAl合金などは、BCC(100)面配向させることにより、MgO(100)との整合性が良好となる。Mn系ホイスラー合金は、ハーフメタル的な伝導特性を示す場合がある。
また、酸化物材料を用いることもできる。酸化物材料としては、Feなどのハーフメタルなどが界面層として適用可能である。
フリー層或いはピン層などの金属層の上に形成される界面層の最小膜厚としては、0.5nm以上が必要であり、絶縁層或いは半導体層上に形成される界面層の最小膜厚としても、0.5nm以上が必要である。なぜなら、上記の膜厚未満では、界面層が連続膜にならず、界面フリー層或いは界面ピン層としての特性が十分に発揮されず、十分な磁気抵抗効果比(TMR比或いはGMR比)が得られない。また、最大膜厚は、5nm以下であることが望ましい。これは、膜厚が5nmを超えると、コヒーレントなスピンの歳差運動長さをはるかに越えてしまうために、スピン注入磁化反転に必要な電流閾値が大幅に大きくなってしまうからである。
以上詳述したように本実施形態によれば、互いに垂直な磁化の方向を有する2つのピン層をデュアルピン層構造で有することにより、フリー層13へのスピン注入効率を向上させることができる。これにより、MTJ素子10のスイッチング速度を向上させることができる。さらに、スピン注入効率が向上する結果、磁化反転に必要な書き込み電流を低減することが可能となる。
また、フリー層13とピン層11との磁化の方向は互いに平行に設定され、一方、フリー層13とピン層15との磁化の方向は互いに直交するように設定されている。従って、中間層12では磁気抵抗効果が発現するが、中間層14では磁気抵抗効果が発現しない。これにより、情報の読み出し時において、MTJ素子10のTMR比をより大きくすることができる。
また、磁気抵抗効果が発現しない中間層14に金属等の導電体を用いることが可能となる。これにより、MTJ素子10の抵抗値を低減することができる。
また、フリー層13に垂直磁化膜を用いている。すなわち、フリー層13が熱的に安定するのに必要な異方性磁界(Hk)は、結晶磁気異方性エネルギーにより賄われる。これにより、フリー層13のアスペクト比を小さくできるため、MTJ素子サイズを微細化することが可能である。
また、フリー層13と中間層12、或いは、フリー層13と中間層14との間に強磁性体からなる界面フリー層を挿入している。さらに、ピン層11と中間層12との間に強磁性体からなる界面ピン層を挿入している。これらの界面フリー層及び界面ピン層に材料自身のバルク的な分極率が大きい材料を用いることで、磁気抵抗効果を増大させることができ、さらには、書き込み時の書き込み電流を低減することができる。
MTJ素子に用いられるTMR膜のより具体的な積層構造としては、下記のようなものがあげられる。なお、実施例1乃至実施例3において、各層の後に記載した数値は、膜厚を示している。
(実施例1)
Ta5/PtMn15/CoFe2.5/Ru0.85/CoFe2.5/Cu3(中間層14)/CoFeB0.5/FePt(L1)2/Fe0.5/MgO0.75(中間層12)/CoFeB1/FePt(L1)10/Pt5/Cr20/MgO2/CoFeB2/Ta5//基板
(実施例2)
Ta5/IrMn10/CoFe2.5/Ru0.85/CoFe2.5/Cu3(中間層14)/CoFeB0.5/CoFeTb3/CoFeB0.75/MgO0.75(中間層12)/CoFeB2/CoFeTb30/Ru5/Ta5//基板
(実施例3)
Ta5/IrMn10/CoFe2.5/Ru0.85/CoFe2.5/Cu3(中間層14)/CoFeB0.5/CoPt3/CoFeB0.5/MgO0.75(中間層12)/CoFeB2/CoPt20/Ru10/Ta5//基板
実施例1及び実施例3においては、面内方向磁場中かつ真空中で270℃のアニールを施した。これらのMTJ膜を用いて、四端子測定が可能なMTJ素子を作成し、スピン注入磁化反転に必要な電流密度Jcを評価した。測定はパルス幅が1m秒で行った。MTJ素子サイズはおおよそ100nm×100nmであり、アスペクト比は1である。また、MTJ素子の抵抗×面積(RA)がそれぞれ15Ωμmになるように、MgO膜厚を調整した。
それぞれの実施例において、中間層14の上に面内磁化ピン層がない場合の比較例と比較した結果、電流密度Jcはそれぞれ、10%から30%程度の低減効果が得られた。また、それぞれの実施例において中間層14にCuを用いたため、抵抗×面積(RA)の上昇はほとんど見られず、TMR比の大きな劣化も測定されなかった。
(第2の実施形態)
第2の実施形態は、フリー層13に面内磁化膜を用いてMTJ素子10を構成するようにしている。図7は、本発明の第2の実施形態に係るMTJ素子10の構成を示す断面図である。図7は、本実施形態のMTJ素子10の基本構成を示している。
MTJ素子10は、第1のピン層11、第1の中間層12、フリー層13、第2の中間層14、第2のピン層15が順に積層された積層構造を有している。なお、この基本構成は、積層順序が逆転していても構わない。
ピン層11及びフリー層13の容易磁化方向は膜面に対して平行であり、ピン層15の容易磁化方向は膜面に対して垂直である。すなわち、ピン層11とピン層15とは、容易磁化方向が互いに直交している。従って、磁化配列が平行となるフリー層13とピン層11との間では中間層12を介して磁気抵抗効果が発現するが、磁化配列が垂直となるフリー層13とピン層15との間では中間層14を介した磁気抵抗効果は発現しない。
図8は、MTJ素子10の具体例を示す断面図である。図7に示した基本構成の最上層及び最下層にそれぞれ、キャップ層17及び下地層16が設けられている。ピン層11は、ピン層11C/中間層11B/ピン層11Aの積層構造を有している。すなわち、ピン層11は、SAF構造を有している。
ピン層11A及びピン層11Cの容易磁化方向は、膜面に対して平行である。また、ピン層11Aとピン層11Cとの磁化の方向は互いに反平行に設定され、ピン層11Aとピン層11Cとは中間層11Bを挟んで反強磁性結合している。SAF構造における中間層には、RuやOsなどの金属材料が用いられ、その膜厚は3nm以下に設定される。これは、中間層を介して十分強い反強磁性結合を得るためである。
さらに、ピン層11Aの下(ピン層11Aと下地層16との間)には、ピン層11Aと接するように、反強磁性層19が設けられている。ピン層11Aは、反強磁性層19と交換結合することで、膜面に対して平行に磁化の方向が固着されている。
この構造を用いることで、ピン層11の磁化固着力が増強され、外部磁場に対する耐性及び熱的な安定性を向上させることができる。また、外部磁場に対する耐性を向上させるために、ピン層11の見かけ上の飽和磁化と磁性層膜厚との積Ms・tをほぼゼロとなるように設定することが好ましい。
図9は、フリー層13の他の構成を示す断面図である。フリー層13は、フリー層13F/中間層13E/フリー層13Dの積層構造を有している。すなわち、フリー層13は、SAF構造を有している。フリー層13D及びフリー層13Fの容易磁化方向は、膜面に対して平行である。また、フリー層13Dとフリー層13Fとの磁化の方向は互いに反平行に設定され、フリー層13Dとフリー層13Fとは中間層13Eを挟んで反強磁性結合している。SAFフリー層の場合、磁化反転時の歳差運動を促進する効果がある。SAFフリー層では、見かけ上のネットMsはゼロに設定できるために、膜面垂直方向において、反磁界を抑制できる。従って、フリー層13の歳差運動を促進し、スピン注入磁化反転を低減する効果がある。
このようにしてMTJ素子10を構成した場合でも、上記第1の実施形態と同様の効果を得ることができる。なお、上記第1の実施形態で示したように、フリー層13及びピン層11に界面層を挿入してもよい。
さらに、ピン層15は、中間層14が薄い場合においては、フリー層13の磁化反転時の歳差運動を容易にする効果を有する。面内磁化膜におけるスピン注入磁化反転において、膜面垂直方向の反磁界は磁化の歳差運動を阻害し、スピン注入磁化反転電流を上昇させる要因となっている。この時の膜面垂直方向における反磁界とは、フリー層13の膜面に磁荷が発生することにより生じる。従って、膜面に発生する磁荷をキャンセルすれば、膜面垂直方向の反磁界が低下し、フリー層13の磁化は歳差運動をしやすくなる。結果的に、スピン注入磁化反転電流を低下させることが可能である。
本実施形態のMTJ素子10の場合、中間層14を介して形成されているピン層15は、垂直磁化であり、膜面に磁荷を出している。従って、フリー層13が歳差運動する際には、フリー層13の膜面の磁荷をキャンセルする効果が働く。この効果を最大限に発揮するためには、中間層14はなるべく薄い方が好ましく、1nm以下であることが好ましい。1nmを超える厚さを有する中間層14の場合、ピン層15の磁化の影響は距離に反比例するために、かなり部分の漏洩磁界が減衰してしまう。歳差運動を促進する効果だけを得る場合においては、中間層14は無い方が良い。ただし、この場合は、垂直磁化膜の部分は、ピン層としての機能が失われ、フリー層13の一部として振舞うことになる。すなわち、面内磁化方向と垂直磁化方向の2方向の異方性を有するフリー層13となる。
本実施形態のフリー層13には、Fe−Co−Ni合金が主として用いられる。また、Fe−Co−Ni合金の飽和磁化(Ms)を低減するために、(FeCoNi100−a合金(x≧0、y≧0、z≧0、x+y+z=1、a(at%)>0、Xは添加元素)も好ましい。飽和磁化(Ms)を低減することにより、反転電流を大幅に低減することが可能となる。
BCC構造を崩さずに添加することができ、かつ、飽和磁化(Ms)を低減できる添加物、すなわち、置換型で固溶できる全率固溶体或いはある程度固溶源を有する添加物としては、V、Nb、Ta、W、Cr、Mo、Si、Ga及びGeなどがあげられる。この中でも、Vは、ダンピング定数(磁化制動定数)を低減する効果もあり有効である。
また、B、C及びNなどの侵入型元素を添加する、或いは、ほとんど固溶源を持たないZr、Ta、Ti、Hf、Y及び希土類元素などを添加することにより、結晶構造をアモルファス構造に変えることで飽和磁化(Ms)を低減できる。このような材料として、例えば、アモルファス構造を有する(FeCoNi100−b合金(x≧0、y≧0、z≧0、x+y+z=1、b(at%)>0、XはB、C、N、Zr、Ta、Ti、Hf、Y、及び希土類元素などの添加元素)があげられる。
Mnを含む材料としては、Mn系強磁性ホイスラー合金があげられる。ホイスラー合金は、ハーフメタル的な伝導特性を示す材料である。ここで、Mn系強磁性ホイスラー合金は、AMnXで表される規則格子を有する体心立方晶系(body-centered cubic system)合金である。A元素は、Cu、Au、Pd、Ni、及びCoから選択される材料である。X元素は、Al、In、Sn、Ga、Ge、Sb、及びSiから選択される材料である。ホイスラー合金のうち、BCC構造を有するCoMnAl合金などは、BCC(100)面配向させることにより、MgO(100)との整合性が良好となる。
また、MTJ素子10を構成する他の層の材料についても、上記第1の実施形態で示した材料を用いることができる。
(第3の実施形態)
第3の実施形態は、フリー層及び2つのピン層のそれぞれに面内磁化膜を用いて、MTJ素子10を構成するようにしている。図10は、本発明の第3の実施形態に係るMTJ素子10の構成を示す斜視図である。図10は、本実施形態のMTJ素子10の基本構成を示している。
MTJ素子10は、第1のピン層11、第1の中間層12、フリー層13、第2の中間層14、第2のピン層15が順に積層された積層構造を有している。なお、この基本構成は、積層順序が逆転していても構わない。
ピン層11、フリー層13、ピン層15の容易磁化方向は、膜面に対して平行である。すなわち、全ての磁性層として面内磁化膜を用いることが可能となり、MTJ素子10を容易に形成することができる。
また、ピン層11とフリー層13とは容易磁化方向が平行であり、ピン層11とピン層15とは容易磁化方向が互いに直交している。従って、磁化配列が平行となるフリー層13とピン層11との間では中間層12を介して磁気抵抗効果が発現するが、磁化配列が垂直となるフリー層13とピン層15との間では中間層14を介した磁気抵抗効果は発現しない。
図11は、MTJ素子10の具体例を示す斜視図である。図10に示した基本構成の最上層及び最下層にそれぞれ、キャップ層17及び下地層16が設けられている。ピン層11は、ピン層11C/中間層11B/ピン層11Aの積層構造を有している。すなわち、ピン層11は、SAF構造を有している。ピン層11A及びピン層11Cの容易磁化方向は、膜面に対して平行である。また、ピン層11Aとピン層11Cとの磁化の方向は互いに反平行に設定され、ピン層11Aとピン層11Cとは中間層11Bを挟んで反強磁性結合している。
さらに、ピン層11Aの下(ピン層11Aと下地層16との間)には、ピン層11Aと接するように、反強磁性層19が設けられている。ピン層11Aは、反強磁性層19と交換結合することで、膜面に対して平行に磁化の方向が固着されている。この構造を用いることで、ピン層11Aの磁化固着力が増強され、外部磁場に対する耐性及び熱的な安定性が向上する。
また、ピン層15は、フリー層13と明確な保持力差を設ける必要がある。このため、ピン層15としては、面内磁化型硬質磁性層を用いることが好ましい。
面内磁化型硬質磁性層の材料としては、Co−Pt合金、或いはCo−Pt−X合金(Xは、Cr、Ta、Pd、B、Si、Ruから選ばれる少なくとも1つ以上の元素)があげられる。また、面内磁化型硬質磁性層を用いた硬質磁性層/中間層/硬質磁性層の構成を有するSAF構造も形成可能である。この場合、中間層にはRu或いはOsが用いられる。
図12は、ピン層15の他の構成を示す斜視図である。ピン層15上(ピン層15とキャップ層17との間)には、ピン層15と接するように、反強磁性層18が設けられている。ピン層15は、反強磁性層18と交換結合することで、膜面に対して平行に磁化の方向が固着されている。
図13は、ピン層15の他の構成を示す斜視図である。ピン層15は、ピン層15C/中間層15B/ピン層15Aの積層構造を有している。すなわち、ピン層15は、SAF構造を有している。ピン層15A及びピン層15Cの容易磁化方向は、膜面に対して平行である。また、ピン層15Aとピン層15Cとの磁化の方向は互いに反平行に設定され、ピン層15Aとピン層15Cとは中間層15Bを挟んで反強磁性結合している。
図12および図13に示した反強磁性層19及び反強磁性層18は、強磁性層との結合の臨界温度すなわちブロッキング温度に差をつけることで、アニールシーケンスによりピン層11とピン層15との容易磁化方向を直交化することが可能となる。より具体的には、反強磁性層19にはPtMnやNiMnなどの高いブロッキング温度を有する材料を用い、反強磁性層18にはFeMnやIrMnなどの比較的低いブロッキング温度を有するものを用いることが好ましい。
また、フリー層13は、強磁性層/中間層/強磁性層の積層構造、すなわち、SAF構造を有していても構わない。SAF構造において、強磁性層同士の磁化の方向は互いに反平行に設定され、中間層を挟んで反強磁性結合している。
このようにしてMTJ素子10を構成した場合でも、上記第1の実施形態と同様の効果を得ることができる。なお、上記第1の実施形態で示したように、フリー層13及びピン層11に界面層を挿入してもよい。また、MTJ素子10を構成する各層の材料については、上記第1及び第2の実施形態で示した材料を用いることができる。
(第4の実施形態)
第4の実施形態は、前述したMTJ素子10を用いてMRAMを構成した場合の実施例について示している。
図14は、本発明の第4の実施形態に係るMRAMの構成を示す回路図である。MRAMは、マトリクス状に配列された複数のメモリセルMCを有するメモリセルアレイ20を備えている。メモリセルアレイ20には、それぞれが列(カラム)方向に延在するように、複数のビット線BLが配置されている。また、メモリセルアレイ20には、それぞれが行(ロウ)方向に延在するように、複数のワード線WLが配置されている。
ビット線BLとワード線WLとの交差部分には、前述したメモリセルMCが配置されている。各メモリセルMCは、MTJ素子10と選択トランジスタ21とにより構成されている。MTJ素子10の一端は、ビット線BLに接続されている。MTJ素子10の他端は、選択トランジスタ21のドレインに接続されている。選択トランジスタ21のゲートには、ワード線WLが接続されている。選択トランジスタ21のソースは、ソース線SLに接続されている。
ビット線BLの一端には、電源回路22が接続されている。ビット線BLの他端には、センスアンプ回路24が接続されている。ソース線SLの一端には、電源回路23が接続されている。ソース線SLの他端は、図示しないスイッチ素子を介して電源25に接続されている。
電源回路22は、ビット線BLの一端に正の電位を印加する。センスアンプ回路24は、MTJ素子10の抵抗値を検出する他、ビット線BLの他端に例えば接地電位を印加する。電源回路23は、ソース線SLの一端に、正の電位を印加する。電源25は、この電源25に接続されたスイッチ素子をオンすることにより、ソース線SLの他端に例えば接地電位を印加する。また、各電源回路は、対応する配線との電気的な接続を制御するスイッチ素子を含んでいる。
メモリセルMCへのデータ書き込みは、以下のように行われる。先ず、データ書き込みを行うメモリセルMCを選択するために、このメモリセルMCに接続されたワード線WLが活性化される。これにより、選択トランジスタ21がターンオンする。
ここで、MTJ素子10には、双方向の書き込み電流Iwが供給される。具体的には、MTJ素子10に上から下へ書き込み電流Iwを供給する場合、電源回路22はビット線BLの一端に正の電位を印加し、電源25はこの電源25に対応するスイッチ素子をオンすることによりソース線SLの他端に接地電位を印加する。
また、MTJ素子10に下から上へ書き込み電流Iwを供給する場合、電源回路23はソース線SLの一端に正の電位を印加し、センスアンプ回路24はビット線BLの他端に接地電位を印加する。ここでは、電源25に対応するスイッチ素子はオフされている。このようして、メモリセルMCにデータ“0”或いはデータ“1”を書き込むことができる。
メモリセルMCからのデータ読み出しは、以下のように行われる。先ず、メモリセルMCが選択される。次に、電源回路23及びセンスアンプ回路24により、MTJ素子10には、電源回路23からセンスアンプ回路24へ流れる読み出し電流Irが供給される。そして、センスアンプ回路24は、この読み出し電流Irに基づいて、MTJ素子10の抵抗値を検出する。このようにして、MTJ素子10に記憶された情報を読み出すことができる。
次に、MRAMの構造について説明する。図15は、MTJ素子10を中心に示したMRAMの断面図である。MTJ素子10は、シリコンなどからなる半導体基板(図示せず)に形成された選択トランジスタ21の上方に層間絶縁層を介して形成される。
引き出し電極32上には、MTJ素子10が設けられている。引き出し電極32は、ビアプラグ31を介して選択トランジスタ21のドレイン領域に電気的に接続される。MTJ素子10上には、導電性のハードマスク33が設けられている。ハードマスク33上には、ビット線BLが設けられている。
ビット線BL、ハードマスク33及びビアプラグ31としては、W、Al、Cu及びAlCuなどが用いられる。Cuを用いた金属配線層或いはビアプラグの場合には、Cuダマシン或いはCuデュアルダマシンプロセスが用いられる。
図16は、MTJ素子10を中心に示したMRAMの他の構成例である。ビアプラグ31上には、直接にMTJ素子10が設けられている。すなわち、図16のMRAMは、図15のMRAMと比べて、引き出し電極32が省略されている。MTJ素子10上には、ハードマスク33が設けられている。ハードマスク33上には、ビット線BLが設けられている。
MTJ素子10は、図15に示されるように引き出し電極32によりビアプラグ31と電気的に接続される場合と、図16に示されるようにMTJ素子10がビアプラグ31上に直接形成される場合とがある。図16の構成を用いる場合、ビアサイズよりもMTJ素子サイズが小さい方が好ましい。
リソグラフィやエッチング技術等によって決まる最小加工寸法をF(Minimum Feature Size)とすると、図15のレイアウトを用いた場合、最小セルサイズは8Fである。これに対して、図16のレイアウトを用いた場合、最小セルサイズが4Fにまで縮小することが可能となる。
このように構成されたMRAMにおいて、MTJ素子10に情報を書き込む際の書き込み速度を向上させることができる。具体的には、書き込み速度としては、数ナノ秒から数マイクロ秒までのパルス幅を有する電流でスピン注入書き込みを行うことが可能となる。
なお、読み出し時にMTJ素子10に供給される読み出し電流Irは、書き込み時にMTJ素子10に供給される書き込み電流Iwよりもパルス幅が短いことが望ましい。これにより、読み出し電流Irでの誤書き込みを低減することができる。これは、書き込み電流Iwのパルス幅が短い方が、書き込み電流値の絶対値が大きくなるということに基づいている。
本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化できる。また、実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
本発明の第1の実施形態に係るMTJ素子10の構成を示す断面図。 第1の実施形態に係るMTJ素子10の具体例を示す断面図。 第1の実施形態に係るピン層15の他の構成を示す断面図。 第1の実施形態に係るピン層11の他の構成を示す断面図。 第1の実施形態に係るピン層11の他の構成を示す断面図。 第1の実施形態に係るフリー層13及びピン層11の他の構成を示す断面図。 本発明の第2の実施形態に係るMTJ素子10の構成を示す断面図。 第2の実施形態に係るMTJ素子10の具体例を示す断面図。 第2の実施形態に係るフリー層13の他の構成を示す断面図。 本発明の第3の実施形態に係るMTJ素子10の構成を示す斜視図。 第3の実施形態に係るMTJ素子10の具体例を示す斜視図。 第3の実施形態に係るピン層15の他の構成を示す斜視図。 第3の実施形態に係るピン層15の他の構成を示す斜視図。 本発明の第4の実施形態に係るMRAMの構成を示す回路図。 MTJ素子10を中心に示したMRAMの断面図。 MTJ素子10を中心に示したMRAMの他の構成例を示す断面図。
符号の説明
10…MTJ素子、11…第1の磁化参照層(ピン層)、11A,11C,11D…ピン層、11B…中間層、11E…界面ピン層、12…第1の中間層、13…磁化自由層(フリー層)、13A,13C…界面フリー層、13B,13F,13D…フリー層、13E…中間層、14…第2の中間層、15…第2の磁化参照層(ピン層)、15A,15C…ピン層、15B…中間層、16…下地層、17…キャップ層、18,19…反強磁性層、20…メモリセルアレイ、21…選択トランジスタ、22,23…電源回路、24…センスアンプ回路、25…電源、31…ビアプラグ、32…引き出し電極、33…ハードマスク、MC…メモリセル、BL…ビット線、WL…ワード線、SL…ソース線。

Claims (14)

  1. 磁化の方向が固定された第1の磁化参照層と、
    スピン偏極した電子の作用により磁化の方向が変化する磁化自由層と、
    磁化の方向が固定された第2の磁化参照層と、
    前記第1の磁化参照層と前記磁化自由層との間に設けられた第1の中間層と、
    前記磁化自由層と前記第2の磁化参照層との間に設けられた第2の中間層と、
    を具備し、
    前記磁化自由層及び前記第1の磁化参照層の容易磁化方向は、膜面に対して垂直或いは平行であり、
    前記第1の磁化参照層と前記第2の磁化参照層との容易磁化方向は、互いに直交することを特徴とする磁気抵抗素子。
  2. 前記磁化自由層及び前記第1の磁化参照層の容易磁化方向は、膜面に対して垂直であり、
    前記第2の磁化参照層の容易磁化方向は、膜面に対して平行であることを特徴とする請求項1に記載の磁気抵抗素子。
  3. 前記第1の中間層は、絶縁体或いは半導体からなることを特徴とする請求項1又は2に記載の磁気抵抗素子。
  4. 前記第2の中間層は、導電体からなることを特徴とする請求項1乃至3のいずれかに記載の磁気抵抗素子。
  5. 前記磁化自由層は、順に積層された第1の界面磁性層と主磁性層と第2の界面磁性層とを含み、
    前記第1の界面磁性層は、前記第1の中間層に接するように配置され、
    前記第2の界面磁性層は、前記第2の中間層に接するように配置されることを特徴とする請求項1乃至4のいずれかに記載の磁気抵抗素子。
  6. 前記第1の磁化参照層は、積層された主磁性層と第3の界面磁性層とを含み、
    前記第3の界面磁性層は、前記第1の中間層に接するように配置されることを特徴とする請求項1乃至5のいずれかに記載の磁気抵抗素子。
  7. 前記界面磁性層は、強磁性体からなることを特徴とする請求項5又は6に記載の磁気抵抗素子。
  8. 前記第1及び第2の磁化参照層の少なくとも1つは、順に積層された第1の磁性層と非磁性層と第2の磁性層とを含むことを特徴とする請求項1乃至7のいずれかに記載の磁気抵抗素子。
  9. 前記磁化自由層は、順に積層された第1の磁性層と非磁性層と第2の磁性層とを含むことを特徴とする請求項1乃至7のいずれかに記載の磁気抵抗素子。
  10. 交換結合力により前記第1の磁化参照層の磁化の方向を固定する第1の反強磁性層をさらに具備することを特徴とする請求項1乃至9のいずれかに記載の磁気抵抗素子。
  11. 交換結合力により前記第2の磁化参照層の磁化の方向を固定する第2の反強磁性層をさらに具備することを特徴とする請求項1乃至10のいずれかに記載の磁気抵抗素子。
  12. 請求項1乃至11のいずれかに記載の磁気抵抗素子と、この磁気抵抗素子に対して通電を行う第1及び第2の電極とを含むメモリセルを具備することを特徴とする磁気メモリ。
  13. 前記第1及び第2の電極に電気的に接続され、かつ前記磁気抵抗素子に双方向に電流を供給する電源回路をさらに具備することを特徴とする請求項12に記載の磁気メモリ。
  14. 前記メモリセルは、前記第2の電極と前記電源回路との間に電気的に接続された選択トランジスタを含むことを特徴とする請求項13に記載の磁気メモリ。
JP2007044176A 2006-06-22 2007-02-23 磁気抵抗素子及び磁気メモリ Abandoned JP2008028362A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007044176A JP2008028362A (ja) 2006-06-22 2007-02-23 磁気抵抗素子及び磁気メモリ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006172844 2006-06-22
JP2007044176A JP2008028362A (ja) 2006-06-22 2007-02-23 磁気抵抗素子及び磁気メモリ

Publications (1)

Publication Number Publication Date
JP2008028362A true JP2008028362A (ja) 2008-02-07

Family

ID=39118644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007044176A Abandoned JP2008028362A (ja) 2006-06-22 2007-02-23 磁気抵抗素子及び磁気メモリ

Country Status (1)

Country Link
JP (1) JP2008028362A (ja)

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212156A (ja) * 2008-02-29 2009-09-17 Toshiba Corp 磁気抵抗効果素子及びこれを用いた磁気メモリ
WO2009122992A1 (ja) * 2008-04-03 2009-10-08 日本電気株式会社 磁気抵抗記憶装置
JP2009231753A (ja) * 2008-03-25 2009-10-08 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
WO2009122995A1 (ja) * 2008-04-03 2009-10-08 日本電気株式会社 磁気抵抗記憶装置
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
WO2009145161A1 (ja) * 2008-05-28 2009-12-03 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ
JP2010073960A (ja) * 2008-09-19 2010-04-02 Toshiba Corp 半導体装置
JP2010219412A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 磁気抵抗効果素子および磁気ランダムアクセスメモリ
JP2010238288A (ja) * 2009-03-30 2010-10-21 Toshiba Corp 磁気抵抗効果メモリ
WO2010134378A1 (ja) 2009-05-19 2010-11-25 富士電機ホールディングス株式会社 磁気メモリ素子およびそれを用いる記憶装置
WO2011001746A1 (ja) 2009-07-03 2011-01-06 富士電機ホールディングス株式会社 磁気メモリー素子及びその駆動方法
JP2011023722A (ja) * 2009-07-14 2011-02-03 Crocus Technology Sa 高速スピン移動トルク書き込み手順を備えた磁気素子
WO2011093252A1 (ja) * 2010-01-26 2011-08-04 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
WO2011096312A1 (ja) * 2010-02-04 2011-08-11 株式会社日立製作所 トンネル磁気抵抗効果素子及びそれを用いた磁気メモリセル並びに磁気ランダムアクセスメモリ
JP2012004222A (ja) * 2010-06-15 2012-01-05 Sony Corp 記憶装置
WO2012036282A1 (ja) * 2010-09-17 2012-03-22 株式会社 東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2012510731A (ja) * 2008-12-03 2012-05-10 シーゲイト テクノロジー エルエルシー 二重スピントルク基準層を有する磁気ランダムアクセスメモリ
JP2012146984A (ja) * 2011-01-13 2012-08-02 Crocus Technology Sa 分極層を備える磁気トンネル接合
JP2012178541A (ja) * 2010-11-26 2012-09-13 Renesas Electronics Corp 磁気メモリ
JP2012525710A (ja) * 2009-04-28 2012-10-22 シーゲイト テクノロジー エルエルシー スピントルクの切換を補助する層を有する、スピントルクの切換を持つ磁気積層体
JP2012533190A (ja) * 2009-07-13 2012-12-20 シーゲイト テクノロジー エルエルシー 静磁場によりアシストされた抵抗性検知素子
JP2012533189A (ja) * 2009-07-13 2012-12-20 シーゲイト テクノロジー エルエルシー 直交磁化配向方向を伴う基準層を有する磁気スタック
US8405173B2 (en) 2010-06-15 2013-03-26 Samsung Electronics Co., Ltd. Magnetic memory devices
JP2013069788A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
JP2013522931A (ja) * 2010-03-26 2013-06-13 クアルコム,インコーポレイテッド 水平及び垂直な部分を備えるダマシン型磁気トンネル接合構造及びその製造方法
US8467149B2 (en) 2010-11-26 2013-06-18 Kabushiki Kaisha Toshiba Spin torque oscillator and magnetic recording apparatus
JP2013531358A (ja) * 2010-03-17 2013-08-01 グランディス インコーポレイテッド 逆デュアル磁気トンネル接合要素を提供するための方法およびシステム
US8537506B2 (en) 2009-10-14 2013-09-17 Samsung Electronics Co., Ltd. Information storage device with domain wall moving unit and magneto-resistive device magnetization arrangement
JP2013191873A (ja) * 2013-05-21 2013-09-26 Nec Corp 磁気ランダムアクセスメモリ
JP2013197344A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 磁気抵抗効果素子及び磁気メモリ
JP2013251042A (ja) * 2013-07-19 2013-12-12 Toshiba Corp スピントルク発振子、磁気記録ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
JP2013254957A (ja) * 2012-06-07 2013-12-19 Samsung Electronics Co Ltd 磁気トンネリング接合シード膜、キャッピング膜、及びスペーサー膜物質
JP2014003313A (ja) * 2013-08-06 2014-01-09 Canon Anelva Corp トンネル磁気抵抗素子の製造方法
KR20140009071A (ko) * 2012-07-13 2014-01-22 삼성전자주식회사 스핀 전달 토크 자기 메모리에서 사용 가능한 자기 터널링 접합에 제공되는 방법 및 시스템
JP2014064033A (ja) * 2009-06-24 2014-04-10 New York Univ 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
JP5527669B2 (ja) * 2009-05-22 2014-06-18 独立行政法人物質・材料研究機構 強磁性トンネル接合体およびそれを用いた磁気抵抗効果素子
US8995179B2 (en) 2009-09-17 2015-03-31 Fuji Electric Co., Ltd. Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element
JP2015088520A (ja) * 2013-10-28 2015-05-07 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド
JP2015525426A (ja) * 2012-05-31 2015-09-03 ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation ジョセフソン磁気メモリセルシステム
JP2015534272A (ja) * 2012-09-21 2015-11-26 コリア ユニバーシティ リサーチ アンド ビジネス ファウンデーション 面内電流と電場を利用した磁気メモリ素子
WO2017010549A1 (ja) * 2015-07-16 2017-01-19 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
JP2017510989A (ja) * 2014-04-01 2017-04-13 スピン トランスファー テクノロジーズ インク Mram装置用の磁気トンネル接合構造
WO2017086481A1 (ja) * 2015-11-18 2017-05-26 国立大学法人東北大学 磁気トンネル接合素子及び磁気メモリ
JP2017133886A (ja) * 2016-01-26 2017-08-03 株式会社東芝 磁気センサおよび磁気センサ装置
JP2017212464A (ja) * 2017-08-09 2017-11-30 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド
KR20180018779A (ko) * 2015-06-16 2018-02-21 스핀 트랜스퍼 테크놀로지스, 인크. Mram용 세차 운동 스핀 전류 구조체
CN111725388A (zh) * 2019-03-18 2020-09-29 东芝存储器株式会社 磁性装置
WO2020246553A1 (ja) * 2019-06-06 2020-12-10 国立大学法人東北大学 磁気抵抗効果素子および磁気記憶装置
CN114764007A (zh) * 2021-01-11 2022-07-19 大银微系统股份有限公司 位置感测机构

Cited By (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212156A (ja) * 2008-02-29 2009-09-17 Toshiba Corp 磁気抵抗効果素子及びこれを用いた磁気メモリ
US8014193B2 (en) 2008-03-25 2011-09-06 Kabushiki Kaisha Toshiba Magnetoresistance effect element and magnetic random access memory
JP2009231753A (ja) * 2008-03-25 2009-10-08 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US8279663B2 (en) 2008-03-25 2012-10-02 Kabushiki Kaisha Toshiba Magnetoresistance effect element and magnetic random access memory
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
WO2009122992A1 (ja) * 2008-04-03 2009-10-08 日本電気株式会社 磁気抵抗記憶装置
WO2009122995A1 (ja) * 2008-04-03 2009-10-08 日本電気株式会社 磁気抵抗記憶装置
JP5356377B2 (ja) * 2008-05-28 2013-12-04 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ
US8508985B2 (en) 2008-05-28 2013-08-13 Hitachi, Ltd. Magnetic memory cell and magnetic random access memory
WO2009145161A1 (ja) * 2008-05-28 2009-12-03 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ
JP2010073960A (ja) * 2008-09-19 2010-04-02 Toshiba Corp 半導体装置
JP2012510731A (ja) * 2008-12-03 2012-05-10 シーゲイト テクノロジー エルエルシー 二重スピントルク基準層を有する磁気ランダムアクセスメモリ
JP2010219412A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 磁気抵抗効果素子および磁気ランダムアクセスメモリ
JP2010238288A (ja) * 2009-03-30 2010-10-21 Toshiba Corp 磁気抵抗効果メモリ
US8472242B2 (en) 2009-03-30 2013-06-25 Kabushiki Kaisha Toshiba Magnetoresistive effect memory
JP2012525710A (ja) * 2009-04-28 2012-10-22 シーゲイト テクノロジー エルエルシー スピントルクの切換を補助する層を有する、スピントルクの切換を持つ磁気積層体
WO2010134378A1 (ja) 2009-05-19 2010-11-25 富士電機ホールディングス株式会社 磁気メモリ素子およびそれを用いる記憶装置
KR20120027122A (ko) 2009-05-19 2012-03-21 후지 덴키 가부시키가이샤 자기 메모리 소자 및 그것을 이용한 기억장치
US8514617B2 (en) 2009-05-19 2013-08-20 Fuji Electric Co., Ltd. Magnetic memory element and storage device using the same
JP5527669B2 (ja) * 2009-05-22 2014-06-18 独立行政法人物質・材料研究機構 強磁性トンネル接合体およびそれを用いた磁気抵抗効果素子
JP2014064033A (ja) * 2009-06-24 2014-04-10 New York Univ 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
JP5321991B2 (ja) * 2009-07-03 2013-10-23 富士電機株式会社 磁気メモリー素子及びその駆動方法
WO2011001746A1 (ja) 2009-07-03 2011-01-06 富士電機ホールディングス株式会社 磁気メモリー素子及びその駆動方法
US8750028B2 (en) 2009-07-03 2014-06-10 Fuji Electric Co., Ltd. Magnetic memory element and driving method for same
JP2012533190A (ja) * 2009-07-13 2012-12-20 シーゲイト テクノロジー エルエルシー 静磁場によりアシストされた抵抗性検知素子
JP2012533189A (ja) * 2009-07-13 2012-12-20 シーゲイト テクノロジー エルエルシー 直交磁化配向方向を伴う基準層を有する磁気スタック
JP2013153194A (ja) * 2009-07-13 2013-08-08 Seagate Technology Llc 静磁場によりアシストされた抵抗性検知素子
JP2011023722A (ja) * 2009-07-14 2011-02-03 Crocus Technology Sa 高速スピン移動トルク書き込み手順を備えた磁気素子
US10468591B2 (en) 2009-09-17 2019-11-05 Iii Holdings 3, Llc Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element
US9525127B2 (en) 2009-09-17 2016-12-20 Iii Holdings 3, Llc Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element
EP3703113A2 (en) 2009-09-17 2020-09-02 III Holdings 3, LLC Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element
US8995179B2 (en) 2009-09-17 2015-03-31 Fuji Electric Co., Ltd. Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element
US10756261B2 (en) 2009-09-17 2020-08-25 Iii Holdings 3, Ltd. Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element
US8537506B2 (en) 2009-10-14 2013-09-17 Samsung Electronics Co., Ltd. Information storage device with domain wall moving unit and magneto-resistive device magnetization arrangement
WO2011093252A1 (ja) * 2010-01-26 2011-08-04 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US9042165B2 (en) 2010-01-26 2015-05-26 Hitachi, Ltd. Magnetoresistive effect element, magnetic memory cell using same, and random access memory
WO2011096312A1 (ja) * 2010-02-04 2011-08-11 株式会社日立製作所 トンネル磁気抵抗効果素子及びそれを用いた磁気メモリセル並びに磁気ランダムアクセスメモリ
JP2013531358A (ja) * 2010-03-17 2013-08-01 グランディス インコーポレイテッド 逆デュアル磁気トンネル接合要素を提供するための方法およびシステム
JP2013522931A (ja) * 2010-03-26 2013-06-13 クアルコム,インコーポレイテッド 水平及び垂直な部分を備えるダマシン型磁気トンネル接合構造及びその製造方法
US9385308B2 (en) 2010-03-26 2016-07-05 Qualcomm Incorporated Perpendicular magnetic tunnel junction structure
JP2015156488A (ja) * 2010-03-26 2015-08-27 クアルコム,インコーポレイテッド 水平及び垂直な部分を備えるダマシン型磁気トンネル接合構造及びその製造方法
JP2012004222A (ja) * 2010-06-15 2012-01-05 Sony Corp 記憶装置
US8405173B2 (en) 2010-06-15 2013-03-26 Samsung Electronics Co., Ltd. Magnetic memory devices
WO2012036282A1 (ja) * 2010-09-17 2012-03-22 株式会社 東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2012178541A (ja) * 2010-11-26 2012-09-13 Renesas Electronics Corp 磁気メモリ
US8467149B2 (en) 2010-11-26 2013-06-18 Kabushiki Kaisha Toshiba Spin torque oscillator and magnetic recording apparatus
JP2012146984A (ja) * 2011-01-13 2012-08-02 Crocus Technology Sa 分極層を備える磁気トンネル接合
JP2013069788A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
US8937832B2 (en) 2012-03-21 2015-01-20 Kabushiki Kaisha Toshiba Magnetic memory
JP2013197344A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 磁気抵抗効果素子及び磁気メモリ
JP2015525426A (ja) * 2012-05-31 2015-09-03 ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation ジョセフソン磁気メモリセルシステム
JP2013254957A (ja) * 2012-06-07 2013-12-19 Samsung Electronics Co Ltd 磁気トンネリング接合シード膜、キャッピング膜、及びスペーサー膜物質
JP2014022735A (ja) * 2012-07-13 2014-02-03 Samsung Electronics Co Ltd スピン伝達トルク磁気メモリで使用可能である磁気トンネリング接合に提供される方法及びシステム
KR20140009071A (ko) * 2012-07-13 2014-01-22 삼성전자주식회사 스핀 전달 토크 자기 메모리에서 사용 가능한 자기 터널링 접합에 제공되는 방법 및 시스템
KR102042769B1 (ko) * 2012-07-13 2019-11-08 삼성전자주식회사 스핀 전달 토크 자기 메모리에서 사용 가능한 자기 터널링 접합에 제공되는 방법 및 시스템
JP2015534272A (ja) * 2012-09-21 2015-11-26 コリア ユニバーシティ リサーチ アンド ビジネス ファウンデーション 面内電流と電場を利用した磁気メモリ素子
JP2013191873A (ja) * 2013-05-21 2013-09-26 Nec Corp 磁気ランダムアクセスメモリ
JP2013251042A (ja) * 2013-07-19 2013-12-12 Toshiba Corp スピントルク発振子、磁気記録ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
JP2014003313A (ja) * 2013-08-06 2014-01-09 Canon Anelva Corp トンネル磁気抵抗素子の製造方法
JP2015088520A (ja) * 2013-10-28 2015-05-07 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド
JP2017510989A (ja) * 2014-04-01 2017-04-13 スピン トランスファー テクノロジーズ インク Mram装置用の磁気トンネル接合構造
KR102479222B1 (ko) * 2015-06-16 2022-12-19 인테그레이티드 실리콘 솔루션, (케이만) 인코포레이티드 Mram용 세차 운동 스핀 전류 구조체
KR20180018779A (ko) * 2015-06-16 2018-02-21 스핀 트랜스퍼 테크놀로지스, 인크. Mram용 세차 운동 스핀 전류 구조체
JP2018522409A (ja) * 2015-06-16 2018-08-09 スピン トランスファー テクノロジーズ インク Mramのための歳差スピン電流構造
WO2017010549A1 (ja) * 2015-07-16 2017-01-19 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
US10164174B2 (en) 2015-07-16 2018-12-25 Tohoku University Magnetoresistance effect element and magnetic memory
US10658572B2 (en) 2015-07-16 2020-05-19 Tohoku University Magnetoresistance effect element and magnetic memory
JPWO2017010549A1 (ja) * 2015-07-16 2018-05-31 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
KR20180098248A (ko) * 2015-11-18 2018-09-03 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 자기 터널 접합 소자 및 자기 메모리
WO2017086481A1 (ja) * 2015-11-18 2017-05-26 国立大学法人東北大学 磁気トンネル接合素子及び磁気メモリ
JPWO2017086481A1 (ja) * 2015-11-18 2018-09-20 国立大学法人東北大学 磁気トンネル接合素子及び磁気メモリ
KR102736375B1 (ko) * 2015-11-18 2024-11-28 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 자기 터널 접합 소자 및 자기 메모리
US11563169B2 (en) 2015-11-18 2023-01-24 Tohoku University Magnetic tunnel junction element and magnetic memory
JP2017133886A (ja) * 2016-01-26 2017-08-03 株式会社東芝 磁気センサおよび磁気センサ装置
JP2017212464A (ja) * 2017-08-09 2017-11-30 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド
CN111725388A (zh) * 2019-03-18 2020-09-29 东芝存储器株式会社 磁性装置
WO2020246553A1 (ja) * 2019-06-06 2020-12-10 国立大学法人東北大学 磁気抵抗効果素子および磁気記憶装置
US12268099B2 (en) 2019-06-06 2025-04-01 Tohoku University Magnetoresistive element and magnetic storage device
CN114764007A (zh) * 2021-01-11 2022-07-19 大银微系统股份有限公司 位置感测机构
CN114764007B (zh) * 2021-01-11 2024-05-07 大银微系统股份有限公司 位置感测机构

Similar Documents

Publication Publication Date Title
KR100832191B1 (ko) 자기저항 소자 및 자기 메모리
JP2008028362A (ja) 磁気抵抗素子及び磁気メモリ
JP2008010590A (ja) 磁気抵抗素子及び磁気メモリ
CN102176510B (zh) 磁电阻效应元件和使用它的磁电阻随机存取存储器
JP2008252037A (ja) 磁気抵抗素子及び磁気メモリ
JP5040105B2 (ja) 記憶素子、メモリ
EP1933338B1 (en) Magnetic storage element and memory
US9147455B2 (en) Storage element having laminated storage layer including magnetic layer and conductive oxide and storage device including the storage element
EP1939886B1 (en) Storage element and memory
JP2007150265A (ja) 磁気抵抗効果素子および磁気記憶装置
JP4970113B2 (ja) 磁気抵抗素子及び磁気メモリ
US20070096229A1 (en) Magnetoresistive element and magnetic memory device
US8565013B2 (en) Storage element and storage device
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2009094104A (ja) 磁気抵抗素子
KR101360991B1 (ko) 기억 소자 및 메모리
US20220115440A1 (en) Magnetic laminated film, magnetic memory element, and magnetic memory
US8692341B2 (en) Storage element and storage device
JP2008109118A (ja) 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP6434103B1 (ja) 磁気メモリ
KR101891829B1 (ko) 기억 소자 및 메모리 장치
JP6126565B2 (ja) 磁気抵抗素子及び磁気メモリ
WO2011036795A1 (ja) 磁気抵抗効果素子および磁気メモリ
JP2015088520A (ja) 記憶素子、記憶装置、磁気ヘッド
JP2013115399A (ja) 記憶素子、記憶装置

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20100108