JP2015156488A - 水平及び垂直な部分を備えるダマシン型磁気トンネル接合構造及びその製造方法 - Google Patents
水平及び垂直な部分を備えるダマシン型磁気トンネル接合構造及びその製造方法 Download PDFInfo
- Publication number
- JP2015156488A JP2015156488A JP2015027913A JP2015027913A JP2015156488A JP 2015156488 A JP2015156488 A JP 2015156488A JP 2015027913 A JP2015027913 A JP 2015027913A JP 2015027913 A JP2015027913 A JP 2015027913A JP 2015156488 A JP2015156488 A JP 2015156488A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- vertical mtj
- mtj
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Abstract
【解決手段】デバイス基板105を覆って金属層(配線)103を形成するステップと、金属層103と接触するビアを形成するステップと、ビアの上に誘電層102を追加するステップとを含む、半導体デバイス製造方法であって、誘電層102の一部をエッチングしてトレンチ領域114を形成するステップと、トレンチ領域114の中に垂直磁気トンネル接合(MTJ)構造152を堆積するステップとを含む。
【選択図】図1
Description
101 第1の金属間誘電層
102 第2の金属間誘電層
103 配線
105 デバイス基板
107 磁区
108 ビアフィリング材料
114 トレンチ
150 垂直磁気トンネル接合セル
152 垂直MTJ積層
154 フリー層
156 トンネルバリア層
158 ピン止め層
160 ビア
170 上部電極
176 下部電極
178 リファレンス層
180 キャップ層
2232 トレンチ領域の中に配置された垂直MTJ構造のメモリアレイ
2264 トレンチ領域の中に配置された垂直MTJ構造のキャッシュメモリデバイス
2266 トレンチ領域の中に配置された垂直MTJ構造のアレイを含むMRAM
Claims (44)
- 半導体デバイスを製造する方法であって、
デバイス基板を覆って金属層を形成するステップと、
前記金属層と接触するビアを形成するステップと、
前記ビアの上に誘電層を追加するステップと、
前記誘電層の一部をエッチングして、トレンチ領域を形成するステップと、
垂直磁気トンネル接合(MTJ)構造を、前記トレンチ領域の中に堆積するステップと
を含む、方法。 - 前記垂直MTJ構造を研磨するステップをさらに含む、請求項1に記載の方法。
- 前記研磨するステップが、前記垂直MTJ構造にフォトエッチングプロセスを実行することなく実行される、請求項2に記載の方法。
- 前記垂直MTJ構造を研磨するステップが、堆積された材料を前記基板から除去し、実質的に平らな表面を画定するステップを含む、請求項2に記載の方法。
- 前記垂直MTJ構造を研磨するステップが、化学機械研磨(CMP)プロセスを実行して、余剰の材料を除去するステップを含む、請求項4に記載の方法。
- 複数のトレンチを形成するステップをさらに含み、垂直MTJ構造を堆積するステップが、前記複数のトレンチの各々にMTJ層を形成することにより実行され、前記研磨するステップが、化学機械研磨(CMP)プロセスにより実行されて、前記複数のトレンチの各々の外側の余剰の材料を除去し、前記MTJ構造の前記MTJ層をエッチングすることなく複数の実質的に同様のMTJデバイスを形成する、請求項2に記載の方法。
- 前記垂直MTJ構造が、フリー層と固定層との間にバリア層を含み、前記固定層と前記フリー層の少なくとも1つが、前記トレンチの底面に近接し、前記トレンチ領域の前記底面に実質的に垂直な磁気モーメントを有する、請求項1に記載の方法。
- 前記垂直MTJ構造が、MTJフォトエッチングプロセスを用いることなく形成される、請求項1に記載の方法。
- 磁気アニーリングプロセスを実行して、前記固定層が持つ磁場の方向を定めるステップをさらに含む、請求項1に記載の方法。
- 前記MTJ構造を覆って上部電極を形成するステップをさらに含み、研磨するステップが、前記トレンチ領域の外側の電極材料の一部を除去するステップを含む、請求項1に記載の方法。
- 金属層を形成する前記ステップ、ビアを形成する前記ステップ、誘電層を追加する前記ステップ、前記誘電層の一部をエッチングする前記ステップ、および垂直MTJ構造を堆積する前記ステップが、電子デバイスに組み込まれるプロセッサにおいて実行される、請求項1に記載の方法。
- トレンチ領域の中に配置される垂直磁気トンネル接合(MTJ)構造を含む、半導体デバイス。
- 前記垂直MTJ構造が、実質的にU字形の断面を有する、請求項12に記載の半導体デバイス。
- 前記垂直MTJ構造が、実質的にL字形の断面を有する、請求項12に記載の半導体デバイス。
- 前記垂直MTJ構造が、実質的に長方形の断面を有する、請求項12に記載の半導体デバイス。
- 前記トレンチ領域が、実質的にU字形の断面を有する、請求項12に記載の半導体デバイス。
- 前記トレンチ領域が、実質的にL字形の断面を有する、請求項12に記載の半導体デバイス。
- 前記トレンチ領域が、実質的に長方形の断面を有する、請求項12に記載の半導体デバイス。
- 前記トレンチ領域の少なくとも一部が、実質的に曲がった形状を有する、請求項12に記載の半導体デバイス。
- 前記MTJ構造の形状が、前記MTJ構造をエッチングすることなく、前記トレンチ領域により画定される、請求項12に記載の半導体デバイス。
- 前記垂直MTJ構造が、フリー層と固定層との間にバリア層を含み、前記固定層と前記フリー層の少なくとも1つが、前記トレンチ領域の底面に近接し、前記トレンチ領域の前記底面に実質的に垂直な磁気モーメントを有する、請求項12に記載の半導体デバイス。
- 前記垂直MTJ構造が、前記トレンチ領域の前記底面に近接し、かつ前記トレンチ領域の前記底面に実質的に垂直な磁気モーメントを有する、リファレンス層を含む、請求項21に記載の半導体デバイス。
- 前記垂直MTJ構造が、前記フリー層を覆うキャップ層を含む、請求項21に記載の半導体デバイス。
- 前記垂直MTJ構造が鉄/白金を含む、請求項12に記載の半導体デバイス。
- 前記垂直MTJ構造がコバルト/白金を含む、請求項12に記載の半導体デバイス。
- 前記垂直MTJ構造がコバルト/ニッケルを含む、請求項12に記載の半導体デバイス。
- 前記リファレンス層が白金を含む、請求項22に記載の半導体デバイス。
- 少なくとも1つの半導体ダイに組み込まれる、請求項12に記載の半導体デバイス。
- セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定式の位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに含み、前記デバイスに前記半導体ダイが組み込まれる、請求項12に記載の半導体デバイス。
- 半導体デバイスを製造する方法であって、
第1のキャップ薄膜層を、デバイスの金属間誘電(IMD)層の上に堆積するステップと、
前記第1のキャップ薄膜層および前記金属間誘電層に対して、フォト/エッチング/フォトレジスト剥離プロセスを実行して、ビアを画定するステップと、
前記ビアの中に、第1の導電性材料を堆積するステップと、
化学機械研磨(CMP)プロセスを実行して、前記第1の導電性材料を研磨するステップと、
キャップ層を堆積するステップと、
前記デバイスの中にトレンチを画定するステップであって、前記トレンチが、MTJ構造にフォトエッチングプロセスを実行することなく、前記MTJ構造の形状を決定する寸法を有する、ステップと、
第2の導電性材料を堆積して、前記トレンチの中に下部電極を形成するステップと、
前記下部電極の上に垂直MTJ積層を形成するステップであって、前記垂直MTJ積層が、前記下部電極の表面に垂直な磁気モーメントを有する磁気薄膜を含み、前記MTJ積層が、トンネルバリア層も含む、ステップと、
第3の導電性材料を堆積して、上部電極を形成するステップと、
リバースフォト/エッチングプロセスを実行して、前記トレンチを超えて延在する材料を除去するステップと、
CMPプロセスを実行して、第2のキャップ薄膜層の上の材料を除去するステップと、
前記第2のキャップ薄膜層の上に第3のキャップ薄膜層を堆積するステップと、
磁気アニーリングプロセスを実行して、前記磁気モーメントの方向を定めるステップと、
前記第3のキャップ薄膜層の上に第2のIMD層を堆積するステップと、
前記第3のキャップ薄膜層および前記第2のIMD層に対して、フォト/エッチングを実行して、第2のビアを画定するステップと、
前記第2のビアの中に、第2の導電性材料を堆積するステップと、
CMPプロセスを実行して、前記第2の導電性材料を研磨するステップと、
前記第2のビアを覆って金属層を堆積するステップと
を含む、方法。 - フォト/エッチングを実行して、前記トレンチの側壁に沿って前記垂直MTJ積層の一部を除去するステップをさらに含む、請求項30に記載の方法。
- 半導体デバイスを製造する方法であって、
デバイス基板を覆って金属層を形成するための第1のステップと、
前記金属層と接触するビアを形成するための第2のステップと、
前記ビアの上に誘電層を追加するための第3のステップと、
前記誘電層の一部をエッチングして、トレンチ領域を形成するための第4のステップと、
垂直磁気トンネル接合(MTJ)構造を、前記トレンチ領域に堆積するための第5のステップと
を含む、方法。 - 前記第1のステップ、前記第2のステップ、前記第3のステップ、前記第4のステップ、および前記第5のステップが、電子デバイスに組み込まれるプロセッサにおいて実行される、請求項32に記載の方法。
- コンピュータにより実行可能な命令を記憶するコンピュータ可読有形媒体であって、前記命令が、
デバイス基板を覆って金属層を形成するステップを開始するように、前記コンピュータにより実行可能な命令と、
前記金属層と接触するビアを形成するステップを開始するように、前記コンピュータにより実行可能な命令と、
前記ビアの上に誘電層を追加するステップを開始するように、前記コンピュータにより実行可能な命令と、
前記誘電層の一部をエッチングして、トレンチ領域を形成するステップを開始するように、前記コンピュータにより実行可能な命令と、
垂直磁気トンネル接合(MTJ)構造を、前記トレンチ領域に堆積するステップを開始するように、前記コンピュータにより実行可能な命令と
を含む、コンピュータ可読有形媒体。 - 前記命令が、通信デバイス、固定式の位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれるプロセッサにより実行可能である、請求項34に記載のコンピュータ可読有形媒体。
- 半導体デバイスの少なくとも1つの物理的な特性を表す設計情報を受け取るステップであって、前記半導体デバイスが、トレンチ領域の中に配置される垂直MTJ構造を含む、ステップと、
前記設計情報を変換してファイルフォーマットに適合させるステップと、
前記変換された設計情報を含むデータファイルを生成するステップと
を含む、方法。 - 前記データファイルがGDSIIフォーマットを含む、請求項36に記載の方法。
- 半導体デバイスに対応する設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って前記半導体デバイスを製造するステップであって、前記半導体デバイスが、トレンチ領域の中に配置される垂直MTJ構造を含む、ステップと
を含む、方法。 - 前記データファイルがGDSIIフォーマットを有する、請求項38に記載の方法。
- パッケージングされた半導体デバイスの回路基板上での物理的な位置情報を含む設計情報を受け取るステップであって、半導体構造を含む前記パッケージングされた半導体デバイスが、トレンチ領域の中に配置される垂直MTJ構造を含む、ステップと、
前記設計情報を変換して、データファイルを生成するステップと
を含む、方法。 - 前記データファイルがGERBERフォーマットを有する、請求項40に記載の方法。
- パッケージングされた半導体デバイスの回路基板上での物理的な位置情報を含む設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って、前記パッケージングされた半導体デバイスを受けるように構成される前記回路基板を製造するステップであって、前記パッケージングされた半導体デバイスが、トレンチ領域の中に配置された垂直MTJ構造を含む半導体構造を含む、ステップと
を含む、方法。 - 前記データファイルがGERBERフォーマットを有する、請求項42に記載の方法。
- 前記回路基板を、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定式の位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込むステップをさらに含む、請求項42に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/732,675 | 2010-03-26 | ||
US12/732,675 US9385308B2 (en) | 2010-03-26 | 2010-03-26 | Perpendicular magnetic tunnel junction structure |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013501518A Division JP2013522931A (ja) | 2010-03-26 | 2011-03-25 | 水平及び垂直な部分を備えるダマシン型磁気トンネル接合構造及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017041442A Division JP2017103489A (ja) | 2010-03-26 | 2017-03-06 | 水平及び垂直な部分を備えるダマシン型磁気トンネル接合構造及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015156488A true JP2015156488A (ja) | 2015-08-27 |
Family
ID=43982232
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013501518A Pending JP2013522931A (ja) | 2010-03-26 | 2011-03-25 | 水平及び垂直な部分を備えるダマシン型磁気トンネル接合構造及びその製造方法 |
JP2015027913A Pending JP2015156488A (ja) | 2010-03-26 | 2015-02-16 | 水平及び垂直な部分を備えるダマシン型磁気トンネル接合構造及びその製造方法 |
JP2017041442A Pending JP2017103489A (ja) | 2010-03-26 | 2017-03-06 | 水平及び垂直な部分を備えるダマシン型磁気トンネル接合構造及びその製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013501518A Pending JP2013522931A (ja) | 2010-03-26 | 2011-03-25 | 水平及び垂直な部分を備えるダマシン型磁気トンネル接合構造及びその製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017041442A Pending JP2017103489A (ja) | 2010-03-26 | 2017-03-06 | 水平及び垂直な部分を備えるダマシン型磁気トンネル接合構造及びその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9385308B2 (ja) |
EP (1) | EP2553728A1 (ja) |
JP (3) | JP2013522931A (ja) |
KR (2) | KR101755567B1 (ja) |
CN (1) | CN102812553B (ja) |
TW (1) | TW201207851A (ja) |
WO (1) | WO2011119975A1 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103066198B (zh) * | 2011-10-19 | 2015-06-03 | 中芯国际集成电路制造(北京)有限公司 | 一种新型的磁隧穿结器件及其制造方法 |
US9064589B2 (en) * | 2011-11-09 | 2015-06-23 | Qualcomm Incorporated | Three port MTJ structure and integration |
CN103165454B (zh) | 2011-12-12 | 2016-08-17 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
KR101998676B1 (ko) | 2012-07-20 | 2019-07-10 | 삼성전자주식회사 | 자기 메모리 장치 및 그 제조 방법 |
US9214624B2 (en) | 2012-07-27 | 2015-12-15 | Qualcomm Incorporated | Amorphous spacerlattice spacer for perpendicular MTJs |
US8790935B1 (en) * | 2012-10-22 | 2014-07-29 | Everspin Technologies, Inc. | Method of manufacturing a magnetoresistive-based device with via integration |
US8901687B2 (en) | 2012-11-27 | 2014-12-02 | Industrial Technology Research Institute | Magnetic device with a substrate, a sensing block and a repair layer |
US8796797B2 (en) | 2012-12-21 | 2014-08-05 | Intel Corporation | Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same |
US9244134B2 (en) * | 2013-01-15 | 2016-01-26 | Infineon Technologies Ag | XMR-sensor and method for manufacturing the XMR-sensor |
KR102011933B1 (ko) | 2013-03-06 | 2019-08-20 | 삼성전자 주식회사 | 비휘발성 메모리 소자 제조 방법 |
CN104995683B (zh) | 2013-03-15 | 2018-03-23 | 英特尔公司 | 包括嵌入式磁性隧道结的逻辑芯片 |
US9236563B2 (en) | 2013-09-09 | 2016-01-12 | Yutaka Hashimoto | Magnetic memory device and method of manufacturing the magnetic memory device |
US9112148B2 (en) | 2013-09-30 | 2015-08-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell structure with laterally offset BEVA/TEVA |
US9406875B2 (en) * | 2013-12-17 | 2016-08-02 | Qualcomm Incorporated | MRAM integration techniques for technology scaling |
KR102247017B1 (ko) * | 2014-03-03 | 2021-04-30 | 에스케이하이닉스 주식회사 | 전자 장치 |
US9178144B1 (en) | 2014-04-14 | 2015-11-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell with bottom electrode |
CN105336848B (zh) * | 2014-06-12 | 2018-01-09 | 中芯国际集成电路制造(上海)有限公司 | Mram器件的形成方法 |
KR102200497B1 (ko) | 2014-07-07 | 2021-01-11 | 삼성전자주식회사 | 반도체 기억 소자 및 그 제조방법 |
US9548095B2 (en) * | 2014-08-20 | 2017-01-17 | Everspin Technologies, Inc. | Redundant magnetic tunnel junctions in magnetoresistive memory |
US9412786B1 (en) | 2014-10-02 | 2016-08-09 | Everspin Technologies, Inc. | Magnetoresistive device design and process integration with surrounding circuitry |
US9590174B2 (en) * | 2014-10-08 | 2017-03-07 | Kabushiki Kaisha Toshiba | Magnetoresistive memory device and manufacturing method of the same |
US9209392B1 (en) | 2014-10-14 | 2015-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell with bottom electrode |
US9190260B1 (en) * | 2014-11-13 | 2015-11-17 | Globalfoundries Inc. | Topological method to build self-aligned MTJ without a mask |
KR102376480B1 (ko) * | 2014-12-17 | 2022-03-21 | 삼성전자주식회사 | 자기 메모리 장치 및 그의 형성방법 |
US9564575B2 (en) * | 2014-12-30 | 2017-02-07 | Globalfoundries Singapore Pte. Ltd. | Dual encapsulation integration scheme for fabricating integrated circuits with magnetic random access memory structures |
US9412935B1 (en) * | 2015-09-07 | 2016-08-09 | Yeu-Chung LIN | Method for fabricating magnetic tunnel junction and 3-D magnetic tunnel junction array |
US20170084819A1 (en) * | 2015-09-19 | 2017-03-23 | Qualcomm Incorporated | Magnetresistive random-access memory and fabrication method thereof |
US9972771B2 (en) * | 2016-03-24 | 2018-05-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM devices and methods of forming the same |
US10109675B2 (en) | 2017-03-08 | 2018-10-23 | International Business Machines Corporation | Forming self-aligned contacts on pillar structures |
WO2019005034A1 (en) * | 2017-06-28 | 2019-01-03 | Intel Corporation | INCLINATION IN THE PLAN IN PERPENDICULAR MAGNETIC TUNNEL JUNCTION DEVICES USING A MAGNET LAYER IN THE PLAN |
US10566519B2 (en) | 2017-08-18 | 2020-02-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a flat bottom electrode via (BEVA) top surface for memory |
US10276784B1 (en) * | 2017-10-30 | 2019-04-30 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and associated operating and fabricating method |
US10937828B2 (en) * | 2018-10-11 | 2021-03-02 | International Business Machines Corporation | Fabricating embedded magnetoresistive random access memory device with v-shaped magnetic tunnel junction profile |
US11165017B2 (en) * | 2019-03-15 | 2021-11-02 | International Business Machines Corporation | Replacement bottom electrode structure process to form misalignment tolerate MRAM with high yield |
CN117425353A (zh) * | 2019-05-09 | 2024-01-19 | 联华电子股份有限公司 | 磁阻式随机存取存储器 |
US11342379B2 (en) * | 2019-05-10 | 2022-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench formation scheme for programmable metallization cell to prevent metal redeposit |
US11038097B2 (en) * | 2019-09-19 | 2021-06-15 | International Business Machines Corporation | Magnetic structures with tapered edges |
CN112820821A (zh) * | 2019-11-15 | 2021-05-18 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
US11805704B2 (en) * | 2020-05-08 | 2023-10-31 | International Business Machines Corporation | Via interconnects for a magnetoresistive random-access memory device |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005032878A (ja) * | 2003-07-09 | 2005-02-03 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
JP2005109263A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 磁性体素子及磁気メモリ |
JP2007142364A (ja) * | 2005-10-19 | 2007-06-07 | Toshiba Corp | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置 |
JP2008028362A (ja) * | 2006-06-22 | 2008-02-07 | Toshiba Corp | 磁気抵抗素子及び磁気メモリ |
JP2008047257A (ja) * | 2006-08-21 | 2008-02-28 | Toshiba Corp | 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法 |
JP2008159612A (ja) * | 2006-12-20 | 2008-07-10 | Toshiba Corp | 半導体記憶装置 |
JP2008218514A (ja) * | 2007-02-28 | 2008-09-18 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
WO2009078201A1 (ja) * | 2007-12-19 | 2009-06-25 | Fuji Electric Holdings Co., Ltd. | スピンバルブ素子の駆動方法及びスピンバルブ素子 |
WO2009111197A1 (en) * | 2008-03-04 | 2009-09-11 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction structure |
WO2009131890A1 (en) * | 2008-04-21 | 2009-10-29 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction using a single mask |
JP2013501518A (ja) * | 2009-08-14 | 2013-01-17 | シーエバー カンパニーリミテッド | 生育可能な四倍体牡蠣を生産する方法 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5801984A (en) | 1996-11-27 | 1998-09-01 | International Business Machines Corporation | Magnetic tunnel junction device with ferromagnetic multilayer having fixed magnetic moment |
US6072718A (en) | 1998-02-10 | 2000-06-06 | International Business Machines Corporation | Magnetic memory devices having multiple magnetic tunnel junctions therein |
US6166948A (en) | 1999-09-03 | 2000-12-26 | International Business Machines Corporation | Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers |
US6551852B2 (en) * | 2001-06-11 | 2003-04-22 | Micron Technology Inc. | Method of forming a recessed magnetic storage element |
JP2003133529A (ja) * | 2001-10-24 | 2003-05-09 | Sony Corp | 情報記憶装置およびその製造方法 |
DE10153658B4 (de) * | 2001-10-31 | 2009-01-22 | Qimonda Ag | Magnetoresistive Speicherzelle mit Anordnung zur Minimierung der Néel-Wechselwirkung zwischen zwei ferromagnetischen Schichten beiderseits einer nichtferromagnetischen Trennschicht und Verfahren zu Herstellung der magnetoresistiven Speicherzelle |
US6753269B1 (en) * | 2003-05-08 | 2004-06-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for low k dielectric deposition |
US6898132B2 (en) * | 2003-06-10 | 2005-05-24 | International Business Machines Corporation | System and method for writing to a magnetic shift register |
US6794697B1 (en) * | 2003-10-01 | 2004-09-21 | Hewlett-Packard Development Company, L.P. | Asymmetric patterned magnetic memory |
US6982902B2 (en) * | 2003-10-03 | 2006-01-03 | Infineon Technologies Ag | MRAM array having a segmented bit line |
US20050095855A1 (en) | 2003-11-05 | 2005-05-05 | D'urso John J. | Compositions and methods for the electroless deposition of NiFe on a work piece |
US6967863B2 (en) * | 2004-02-25 | 2005-11-22 | Grandis, Inc. | Perpendicular magnetization magnetic element utilizing spin transfer |
US7109539B2 (en) | 2004-03-09 | 2006-09-19 | International Business Machines Corporation | Multiple-bit magnetic random access memory cell employing adiabatic switching |
US7246343B2 (en) * | 2004-09-01 | 2007-07-17 | Invarium, Inc. | Method for correcting position-dependent distortions in patterning of integrated circuits |
US20060276034A1 (en) * | 2005-06-06 | 2006-12-07 | Philippe Blanchard | Forming via contacts in MRAM cells |
JP4533807B2 (ja) * | 2005-06-23 | 2010-09-01 | 株式会社東芝 | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
US7304493B2 (en) * | 2005-09-30 | 2007-12-04 | International Business Machines Corporation | FPGA powerup to known functional state |
US7880249B2 (en) * | 2005-11-30 | 2011-02-01 | Magic Technologies, Inc. | Spacer structure in MRAM cell and method of its fabrication |
US8145341B2 (en) * | 2006-02-27 | 2012-03-27 | Jaroszewski Brian B | Product based configuration and control of manufacturing equipment |
JP2008283145A (ja) * | 2007-05-14 | 2008-11-20 | Toshiba Corp | 磁気ランダムアクセスメモリおよびその製造方法 |
US20080288908A1 (en) * | 2007-05-15 | 2008-11-20 | Mirror Semiconductor, Inc. | Simultaneous design of integrated circuit and printed circuit board |
US7532506B2 (en) * | 2007-09-17 | 2009-05-12 | Qimonda Ag | Integrated circuit, cell arrangement, method of operating an integrated circuit, memory module |
JP2009081315A (ja) | 2007-09-26 | 2009-04-16 | Toshiba Corp | 磁気抵抗素子及び磁気メモリ |
JP5019223B2 (ja) | 2007-11-21 | 2012-09-05 | 株式会社東芝 | 半導体記憶装置 |
EP2243140B1 (en) | 2007-12-15 | 2018-06-06 | QUALCOMM Incorporated | Improving memory read stability using selective precharge of bit line sections |
US7919794B2 (en) * | 2008-01-08 | 2011-04-05 | Qualcomm, Incorporated | Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell |
US7936596B2 (en) * | 2008-02-01 | 2011-05-03 | Qualcomm Incorporated | Magnetic tunnel junction cell including multiple magnetic domains |
US7885105B2 (en) | 2008-03-25 | 2011-02-08 | Qualcomm Incorporated | Magnetic tunnel junction cell including multiple vertical magnetic domains |
US8564079B2 (en) | 2008-04-21 | 2013-10-22 | Qualcomm Incorporated | STT MRAM magnetic tunnel junction architecture and integration |
US7902878B2 (en) | 2008-04-29 | 2011-03-08 | Qualcomm Incorporated | Clock gating system and method |
-
2010
- 2010-03-26 US US12/732,675 patent/US9385308B2/en active Active
-
2011
- 2011-03-25 CN CN201180015689.XA patent/CN102812553B/zh not_active Expired - Fee Related
- 2011-03-25 JP JP2013501518A patent/JP2013522931A/ja active Pending
- 2011-03-25 TW TW100110463A patent/TW201207851A/zh unknown
- 2011-03-25 KR KR1020127027960A patent/KR101755567B1/ko active IP Right Grant
- 2011-03-25 KR KR1020157024385A patent/KR101786032B1/ko active IP Right Grant
- 2011-03-25 EP EP11711739A patent/EP2553728A1/en not_active Ceased
- 2011-03-25 WO PCT/US2011/030016 patent/WO2011119975A1/en active Application Filing
-
2015
- 2015-02-16 JP JP2015027913A patent/JP2015156488A/ja active Pending
-
2017
- 2017-03-06 JP JP2017041442A patent/JP2017103489A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005032878A (ja) * | 2003-07-09 | 2005-02-03 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
JP2005109263A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 磁性体素子及磁気メモリ |
JP2007142364A (ja) * | 2005-10-19 | 2007-06-07 | Toshiba Corp | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置 |
JP2008028362A (ja) * | 2006-06-22 | 2008-02-07 | Toshiba Corp | 磁気抵抗素子及び磁気メモリ |
JP2008047257A (ja) * | 2006-08-21 | 2008-02-28 | Toshiba Corp | 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法 |
JP2008159612A (ja) * | 2006-12-20 | 2008-07-10 | Toshiba Corp | 半導体記憶装置 |
JP2008218514A (ja) * | 2007-02-28 | 2008-09-18 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
WO2009078201A1 (ja) * | 2007-12-19 | 2009-06-25 | Fuji Electric Holdings Co., Ltd. | スピンバルブ素子の駆動方法及びスピンバルブ素子 |
WO2009111197A1 (en) * | 2008-03-04 | 2009-09-11 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction structure |
WO2009131890A1 (en) * | 2008-04-21 | 2009-10-29 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction using a single mask |
JP2013501518A (ja) * | 2009-08-14 | 2013-01-17 | シーエバー カンパニーリミテッド | 生育可能な四倍体牡蠣を生産する方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2553728A1 (en) | 2013-02-06 |
WO2011119975A1 (en) | 2011-09-29 |
KR20150109491A (ko) | 2015-10-01 |
JP2013522931A (ja) | 2013-06-13 |
KR20120135524A (ko) | 2012-12-14 |
US20110233696A1 (en) | 2011-09-29 |
JP2017103489A (ja) | 2017-06-08 |
US9385308B2 (en) | 2016-07-05 |
TW201207851A (en) | 2012-02-16 |
CN102812553B (zh) | 2016-05-11 |
KR101786032B1 (ko) | 2017-11-15 |
KR101755567B1 (ko) | 2017-07-07 |
CN102812553A (zh) | 2012-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017103489A (ja) | 水平及び垂直な部分を備えるダマシン型磁気トンネル接合構造及びその製造方法 | |
JP5969533B2 (ja) | 磁気トンネル接合デバイスおよび製作 | |
KR101504613B1 (ko) | 자기 터널 접합 구조물 형성 방법 | |
US9041131B2 (en) | Magnetic tunnel junction device and fabrication | |
EP2504836B1 (en) | Magnetic tunnel junction device and fabrication | |
JP5259742B2 (ja) | 磁気トンネル接合デバイスを形成する方法 | |
US8492858B2 (en) | Magnetic tunnel junction device and fabrication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170710 |