CN117425353A - 磁阻式随机存取存储器 - Google Patents

磁阻式随机存取存储器 Download PDF

Info

Publication number
CN117425353A
CN117425353A CN202311136521.5A CN202311136521A CN117425353A CN 117425353 A CN117425353 A CN 117425353A CN 202311136521 A CN202311136521 A CN 202311136521A CN 117425353 A CN117425353 A CN 117425353A
Authority
CN
China
Prior art keywords
metal interconnect
mtj
layer
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311136521.5A
Other languages
English (en)
Inventor
黄鼎翔
盛义忠
薛胜元
李国兴
康智凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202311136521.5A priority Critical patent/CN117425353A/zh
Publication of CN117425353A publication Critical patent/CN117425353A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种磁阻式随机存取存储器,其中半导体元件主要包含一基底,一磁性隧穿接面(magnetic tunneling junction,MTJ)区域以及一逻辑区域设于基底上,一MTJ设于该MTJ区域上以及一第一金属内连线设于该MTJ上,其中该MTJ的上视剖面包含一圆形且该第一金属内连线的上视剖面包含一平椭圆重叠该圆形。

Description

磁阻式随机存取存储器
本申请是中国发明专利申请(申请号:201910384092.0,申请日:2019年05月09日,发明名称:磁阻式随机存取存储器)的分案申请。
技术领域
本发明涉及一种半导体元件,尤其是涉及一种磁阻式随机存取存储器(Magnetoresistive Random Access Memory,MRAM)。
背景技术
已知,磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应,其物理量的定义,是在有无磁场下的电阻差除上原先电阻,用以代表电阻变化率。目前,磁阻效应已被成功地运用在硬碟生产上,具有重要的商业应用价值。此外,利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点,还可以制成磁性随机存储器(MRAM),其优点是在不通电的情况下可以继续保留存储的数据。
上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域,例如,移动电话中搭配全球定位系统(global positioning system,GPS)的电子罗盘(electroniccompass)零组件,用来提供使用者移动方位等资讯。目前,市场上已有各式的磁场感测技术,例如,各向异性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁隧穿接面(magnetic tunneling junction,MTJ)感测元件等等。然而,上述现有技术的缺点通常包括:较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足,以及易受温度变化影响等等,而有必要进一步改进。
发明内容
本发明公开一种半导体元件,其主要包含一基底,一磁性隧穿接面(magnetictunneling junction,MTJ)区域以及一逻辑区域设于基底上,一MTJ设于该MTJ区域上以及一第一金属内连线设于该MTJ上,其中该MTJ的上视剖面包含一圆形且该第一金属内连线的上视剖面包含一平椭圆重叠该圆形。
依据本发明一实施例,其中该平椭圆包含一第一切线(tangent line)沿着一第一方向延伸以及一第二切线沿着该第一方向延伸,其中第一切线以及第二切线系平行。
依据本发明一实施例,其中该平椭圆包含一第一曲线设于该圆形一侧并连接该第一切线以及该第二切线以及一第二曲线设于该圆形另一侧并连接该第一切线以及该第二切线。
依据本发明一实施例,其中该平椭圆包含一短轴沿着一第二方向延伸且该短轴相对于该圆形半径的比例大于0.7以及小于1.3。
依据本发明一实施例,其中该第一方向垂直于该第二方向。
依据本发明一实施例,其中该平椭圆包含一长轴沿着该第一方向延伸且该长轴相对于该圆形半径的比例大于2以及小于3.3。
依据本发明一实施例,另包含一第二金属内连线设于该逻辑区域,其中该第二金属内连线的上视剖面包含一矩形。
附图说明
图1至图6为本发明一实施例制作MRAM单元的方式示意图;
图7为本发明图6MTJ区域中金属内连线重叠MTJ以及逻辑区域中金属内连线重叠金属内连线的一实施例的上视图;
图8为本发明图6MTJ区域中金属内连线重叠MTJ以及逻辑区域中金属内连线重叠金属内连线的一实施例的上视图。
主要元件符号说明
12 基底 14 MTJ区域
16 逻辑区域 18 层间介电层
20 金属内连线结构 22 金属内连线结构
24 金属间介电层 26 金属内连线
28 停止层 30 金属间介电层
32 金属内连线 34 阻障层
36 金属层 38 MTJ堆叠结构
40 遮盖层 42 遮盖层
44 第一电极层 46 固定层
48 自由层 50 阻障层
52 第二电极层 54 图案化掩模
56 有机介电层 58 含硅硬掩模与抗反射层
60 图案化光致抗蚀剂 62 MTJ
64 第一倾斜侧壁 66 第二倾斜侧壁
68 衬垫层 70 第一间隙壁
72 金属间介电层 74 金属内连线
76 下电极 78 上电极
80 停止层
86 金属间介电层 88 金属内连线
90 金属内连线 92 阻障层
94 金属层 96 停止层
98 突出部 100 圆形
102 平椭圆 104 第一切线
106 第二切线 108 第一曲线
110 第二曲线 112 长方形
114 正方形 116 椭圆
具体实施方式
请参照图1至图6,图1至图6为本发明一实施例制作一半导体元件,或更具体而言一MRAM单元的方式示意图。如图1至图5所示,首先提供一基底12,例如一由半导体材料所构成的基底12,其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(silicon carbide)、砷化镓(gallium arsenide)等所构成的群组,且基底12上较佳定义有一磁性隧穿接面(magnetic tunneling junction,MTJ)区域14以及一逻辑区域16。
基底12上可包含例如金属氧化物半导体(metal-oxide semiconductor,MOS)晶体管等主动(有源)元件、被动(无源)元件、导电层以及例如层间介电层(interlayerdielectric,ILD)18等介电层覆盖于其上。更具体而言,基底12上可包含平面型或非平面型(如鳍状结构晶体管)等MOS晶体管元件,其中MOS晶体管可包含栅极结构(例如金属栅极)以及源极/漏极区域、间隙壁、外延层、接触洞蚀刻停止层等晶体管元件,层间介电层18可设于基底12上并覆盖MOS晶体管,且层间介电层18可具有多个接触插塞电连接MOS晶体管的栅极以及/或源极/漏极区域。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术,在此不另加赘述。
然后于MTJ区域14以及逻辑区域16的层间介电层18上依序形成金属内连线结构20、22电连接前述的接触插塞,其中金属内连线结构20包含一金属间介电层24以及金属内连线26镶嵌于金属间介电层24中,金属内连线结构22则包含一停止层28、一金属间介电层30以及多个金属内连线32镶嵌于停止层28与金属间介电层30中。
在本实施例中,金属内连线结构20中的各金属内连线26较佳包含一沟槽导体(trench conductor),金属内连线结构22中设于MTJ区域14的金属内连线32则包含接触洞导体(via conductor)。另外各金属内连线结构20、22中的各金属内连线26、32均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层24、30以及/或停止层28中并彼此电连接。例如各金属内连线26、32可更细部包含一阻障层34以及一金属层36,其中阻障层34可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组,而金属层36可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide,CoWP)等所构成的群组,但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术,在此不另加赘述。此外在本实例中金属层36较佳包含铜、金属间介电层24、30较佳包含氧化硅、而停止层28则包含氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、或氮碳化硅(silicon carbon nitride,SiCN),但不局限于此。
接着形成一MTJ堆叠结构38于金属内连线结构22上、一遮盖层40于MTJ堆叠结构38上以及另一遮盖层42于衬垫层40上。在本实施例中,形成MTJ堆叠结构38的方式可先依序形成一第一电极层44、一固定层(fixed layer)46、一自由层(free layer)48、一阻障层(capping layer)50以及一第二电极层52。在本实施例中,第一电极层44以及第二电极层52较佳包含导电材料,例如但不局限于钽(Ta)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)。固定层46可以是由反铁磁性(antiferromagnetic,AFM)材料所构成者,例如铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)等,用以固定或限制邻近层的磁矩方向。自由层48可以是由铁磁性材料所构成者,例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB),但不限于此。其中,自由层48的磁化方向会受外部磁场而「自由」改变。阻障层50可由包含氧化物的绝缘材料所构成,例如氧化铝(AlOx)或氧化镁(MgO),但均不局限于此。另外遮盖层40以及遮盖层42较佳包含不同材料,例如本实施例的遮盖层40较佳包含氮化硅而遮盖层42则较佳包含氧化硅,但不局限于此。
接着形成一图案化掩模54于遮盖层42上。在本实施例中,图案化掩模54可包含一有机介电层(organic dielectric layer,ODL)56、一含硅硬掩模与抗反射(silicon-containing hard mask bottom anti-reflective coating,SHB)层58以及一图案化光致抗蚀剂60。
如图2所示,随后利用图案化掩模54为掩模进行一道或一道以上蚀刻制作工艺去除部分遮盖层40、42、部分MTJ堆叠结构38以及部分金属间介电层30以形成MTJ 62于MTJ区域14,其中第一电极层44较佳于此阶段成为MTJ 62的下电极76而第二电极层52则成为MTJ62的上电极78,而遮盖层40、42可在蚀刻过程中被一同去除。值得注意的是,本实施例可先利用图案化掩模54进行一反应性离子蚀刻制作工艺(reactive ion etching,RIE)去除部分遮盖层40、42以及部分MTJ堆叠结构38,然后去除图案化掩模54,再利用图案化的遮盖层42为掩模以离子束蚀刻制作工艺(ion beam etching,IBE)以去除部分MTJ堆叠结构38以及部分金属间介电层30形成MTJ 62。由于离子束蚀刻制作工艺的特性,剩余的金属间介电层30上表面较佳略低于金属内连线32上表面且金属间介电层30上表面较佳呈现一弧形或曲面。
另外又需注意的是,本实施例利用离子束蚀刻制作工艺去除部分金属间介电层30的时候较佳一同去除部分金属内连线32,使金属内连线32靠近MTJ 62的交界处形成第一倾斜侧壁64以及第二倾斜侧壁66。
然后如图3所示,形成一衬垫层68于MTJ 62上并覆盖金属间介电层30表面。在本实施例中,衬垫层68较佳包含氧化硅,但又可依据制作工艺需求选用其他介电材料,例如又可包含氧化硅、氮氧化硅或氮碳化硅。
如图4所示,接着进行一蚀刻制作工艺去除部分衬垫层68以形成一间隙壁70于MTJ62旁,其中间隙壁70较佳设于MTJ 62侧壁并同时覆盖并接触金属内连线32的第一倾斜侧壁64以及第二倾斜侧壁66。
之后如图5所示,先形成另一金属间介电层72于MTJ区域14以及逻辑区域16,利用平坦化制作工艺如CMP使金属间介电层72上表面切齐MTJ 62上表面,再进行一图案转移制作工艺,例如可利用一图案化掩模去除逻辑区域16的部分的金属间介电层72以形成接触洞(图未示)并暴露出下面的金属内连线26。然后于接触洞中填入所需的金属材料,例如包含钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)等的阻障层材料以及选自钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide,CoWP)等低电阻材料或其组合的低阻抗金属层。接着进行一平坦化制作工艺,例如以化学机械研磨制作工艺去除部分金属材料以形成接触插塞或金属内连线74于接触洞内电连接金属内连线26。
随后如图6所示,依序形成一停止层80以及另一金属间介电层86于MTJ 62上并覆盖金属间介电层72表面,进行一道或一道以上光刻暨蚀刻制作工艺去除MTJ区域14的部分金属间介电层86、部分停止层80、部分金属间介电层72、甚至部份MTJ 62旁的间隙壁70以及逻辑区域16的部分金属间介电层86与部分停止层80形成接触洞(图未示)。接着填入导电材料于各接触洞内并搭配平坦化制作工艺如CMP以分别于MTJ区域14以及逻辑区域16形成金属内连线88、90连接下方的MTJ 62及金属内连线74,其中MTJ区域14的金属内连线88较佳直接接触设于下方的MTJ 62且金属内连线88包含突出部98分别接触上电极78的左右侧壁,逻辑区域16的金属内连线90则接触下层的接触插塞74。接着再形成另一停止层96于金属间介电层86上并覆盖金属内连线88、90。
在本实施例中,停止层80可与停止层28包含相同或不同材料,例如两者均较可选自由氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、以及氮碳化硅(siliconcarbon nitride,SiCN)所构成的群组。如同前述所形成的金属内连线,设于金属间介电层86内的各金属内连线88、90均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层内。例如各金属内连线88、90可更细部包含一阻障层92以及一金属层94,其中阻障层92可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组,而金属层36可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide,CoWP)等所构成的群组,但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术,在此不另加赘述。至此即完成本发明一实施例的半导体元件的制作。
请继续参照图7,图7为本发明图6中金属内连线88重叠MTJ 62以及金属内连线90重叠金属内连线74的一实施例的上视图。如图7所示,本实施例包含MTJ 62设于MTJ区域14上、金属内连线88设于MTJ 62上、金属内连线74设于逻辑区域16的基底12上以及金属内连线90设于金属内连线74上,其中MTJ 62与金属内连线74较佳在同一层上,而金属内连线88则与金属内连线90在同一层上。从上视角度来看,MTJ 62的上视剖面包含一圆形100,金属内连线88的上视剖面包含一平椭圆102重叠MTJ 62的圆形100,而逻辑区域16内的两个金属内连线74、90上视剖面则均为矩形或更具体而言金属内连线74包含长方形112而金属内连线90包含正方形114。
从细部来看,金属内连线88的平椭圆102较佳包含一第一切线(tangent line)104沿着一第一方向(例如X方向)延伸,一第二切线106同样沿着第一方向延伸且第一切线104与第二切线106平行,一第一曲线108设于圆形100一侧并连接第一切线104及第二切线106,一第二曲线110设于圆形100另一侧并连接第一切线104及第二切线106,一长轴X1沿着第一方向延伸以及一短轴Y1沿着一与第一方向垂直的第二方向(例如Y方向)延伸。在本实施例中,平椭圆102的短轴Y1相对于圆形直径D的比例较佳大于0.7且小于1.3,而长轴X1相对于圆形直径D的比例则较佳大于2且小于3.3。
请再参照图8,图8为本发明图6中金属内连线88重叠MTJ 62以及金属内连线90重叠金属内连线74的一实施例的上视图。如图8所示,本实施例包含MTJ 62设于MTJ区域14上、金属内连线88设于MTJ 62上、金属内连线74设于逻辑区域16的基底12上以及金属内连线90设于金属内连线74上,其中MTJ 62的上视剖面包含一圆形100,金属内连线88的上视剖面包含一椭圆116重叠MTJ 62的圆形100,而逻辑区域16内的两个金属内连线74、90上视剖面则均为矩形或更具体而言金属内连线74包含长方形112而金属内连线90包含正方形114。
从细部来看,金属内连线88的椭圆116较佳包含一长轴X1沿着第一方向(如X方向)延伸以及一短轴Y1沿着一与第一方向垂直的第二方向(例如Y方向)延伸。如同前述实施例,椭圆116的短轴Y1相对于圆形直径D的比例较佳大于0.7且小于1.33,而长轴X1相对于圆形直径D的比例则较佳大于2且小于3.3。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,都应属本发明的涵盖范围。

Claims (7)

1.一种半导体元件,其特征在于,该半导体元件包含:
基底,包含磁性隧穿接面区域以及逻辑区域;
磁性隧穿接面,设于该磁性隧穿接面区域上,其中该磁性隧穿接面的上视剖面包含一圆形;以及
第一金属内连线,设于该磁性隧穿接面上,其中该第一金属内连线的上视剖面包含一椭圆,重叠该圆形。
2.如权利要求1所述的半导体元件,其中该椭圆包含:
第一曲线,设于该圆形一侧;以及
第二曲线,设于该圆形另一侧。
3.如权利要求1所述的半导体元件,其中该椭圆包含沿着第一方向延伸的长轴,且该长轴相对于该圆形直径的比例大于2以及小于3.3。
4.如权利要求3所述的半导体元件,其中该椭圆包含沿着第二方向延伸的短轴,且该短轴相对于该圆形直径的比例大于0.7以及小于1.3。
5.如权利要求4所述的半导体元件,其中该第一方向垂直于该第二方向。
6.如权利要求1所述的半导体元件,另包含:
第二金属内连线,设于该逻辑区域,其中该第二金属内连线的上视剖面包含一四边形。
7.如权利要求6所述的半导体元件,其中该第一金属内连线以及该第二金属内连线位于同一层上。
CN202311136521.5A 2019-05-09 2019-05-09 磁阻式随机存取存储器 Pending CN117425353A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311136521.5A CN117425353A (zh) 2019-05-09 2019-05-09 磁阻式随机存取存储器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910384092.0A CN111916472B (zh) 2019-05-09 2019-05-09 磁阻式随机存取存储器
CN202311136521.5A CN117425353A (zh) 2019-05-09 2019-05-09 磁阻式随机存取存储器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201910384092.0A Division CN111916472B (zh) 2019-05-09 2019-05-09 磁阻式随机存取存储器

Publications (1)

Publication Number Publication Date
CN117425353A true CN117425353A (zh) 2024-01-19

Family

ID=70056899

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311136521.5A Pending CN117425353A (zh) 2019-05-09 2019-05-09 磁阻式随机存取存储器
CN201910384092.0A Active CN111916472B (zh) 2019-05-09 2019-05-09 磁阻式随机存取存储器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910384092.0A Active CN111916472B (zh) 2019-05-09 2019-05-09 磁阻式随机存取存储器

Country Status (3)

Country Link
US (4) US10991757B2 (zh)
EP (2) EP3736869B1 (zh)
CN (2) CN117425353A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117295388A (zh) * 2019-09-03 2023-12-26 联华电子股份有限公司 磁阻式随机存取存储器
CN112466901A (zh) * 2019-09-06 2021-03-09 联华电子股份有限公司 半导体元件及其制作方法
US11195993B2 (en) * 2019-09-16 2021-12-07 International Business Machines Corporation Encapsulation topography-assisted self-aligned MRAM top contact
US11631802B2 (en) * 2019-11-07 2023-04-18 Headway Technologies, Inc. Etching and encapsulation scheme for magnetic tunnel junction fabrication

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5104090B2 (ja) 2007-07-19 2012-12-19 ソニー株式会社 記憶素子及びメモリ
US9385308B2 (en) * 2010-03-26 2016-07-05 Qualcomm Incorporated Perpendicular magnetic tunnel junction structure
JP2013258385A (ja) * 2012-06-14 2013-12-26 Toshiba Corp 抵抗変化メモリ及びその製造方法
US20140210021A1 (en) * 2013-01-25 2014-07-31 Qualcomm Incorporated Method and apparatus for ameliorating peripheral edge damage in magnetoresistive tunnel junction (mtj) device ferromagnetic layers
JP2014229758A (ja) * 2013-05-22 2014-12-08 ソニー株式会社 半導体装置およびその製造方法
US9818935B2 (en) * 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
US10068945B2 (en) * 2015-09-30 2018-09-04 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure integrated with magnetic tunneling junction and manufacturing method thereof
US9837602B2 (en) * 2015-12-16 2017-12-05 Western Digital Technologies, Inc. Spin-orbit torque bit design for improved switching efficiency
US11393873B2 (en) * 2016-03-07 2022-07-19 Intel Corporation Approaches for embedding spin hall MTJ devices into a logic processor and the resulting structures
CN108780841A (zh) * 2016-03-07 2018-11-09 英特尔公司 用于将stt-mram存储器阵列集成到逻辑处理器中的方法以及所得结构
US10355203B2 (en) * 2016-03-14 2019-07-16 Toshiba Memory Corporation Semiconductor memory device with variable resistance elements
KR102648392B1 (ko) * 2017-01-26 2024-03-18 삼성전자주식회사 반도체 소자
US10439132B2 (en) * 2017-03-20 2019-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Protective passivation layer for magnetic tunnel junctions
CN108962825B (zh) * 2017-05-17 2019-08-23 联华电子股份有限公司 半导体元件及其制作方法
US10453740B2 (en) * 2017-06-29 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure without barrier layer on bottom surface of via
DE102017216584A1 (de) * 2017-09-19 2019-03-21 Robert Bosch Gmbh Verfahren und Vorrichtung zum Erstellen einer Karte
US10276784B1 (en) * 2017-10-30 2019-04-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and associated operating and fabricating method
US11227644B2 (en) * 2018-03-30 2022-01-18 Intel Corporation Self-aligned spin orbit torque (SOT) memory devices and their methods of fabrication
US10529913B1 (en) * 2018-06-28 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
US10790439B2 (en) * 2018-07-24 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell with top electrode via
CN111384234B (zh) * 2018-12-27 2023-07-04 联华电子股份有限公司 磁阻式随机存取存储器的布局图案

Also Published As

Publication number Publication date
US10991757B2 (en) 2021-04-27
EP3736869B1 (en) 2024-02-14
EP4300498A2 (en) 2024-01-03
US20200357850A1 (en) 2020-11-12
US20230071086A1 (en) 2023-03-09
US11532666B2 (en) 2022-12-20
US11895847B2 (en) 2024-02-06
CN111916472A (zh) 2020-11-10
CN111916472B (zh) 2023-10-13
EP4300498A3 (en) 2024-04-10
US20240130140A1 (en) 2024-04-18
US20210210550A1 (en) 2021-07-08
EP3736869A1 (en) 2020-11-11

Similar Documents

Publication Publication Date Title
CN112447788B (zh) 磁阻式随机存取存储器
CN111969103B (zh) 半导体元件及其制作方法
CN112968036B (zh) 半导体元件及其制作方法
CN111916472B (zh) 磁阻式随机存取存储器
CN110890460B (zh) 半导体元件及其制作方法
CN111564468B (zh) 半导体元件及其制作方法
CN111106235B (zh) 半导体元件及其制作方法
CN111384234B (zh) 磁阻式随机存取存储器的布局图案
CN112466901A (zh) 半导体元件及其制作方法
CN112018146B (zh) 磁阻式随机存取存储器
CN114447023A (zh) 半导体元件及其制作方法
CN111129289B (zh) 半导体元件及其制作方法
CN111009606B (zh) 半导体元件及其制作方法
CN113809117B (zh) 半导体元件及其制作方法
CN113594086B (zh) 半导体元件及其制作方法
CN112420918B (zh) 半导体元件及其制作方法
CN113471244B (zh) 半导体元件及其制作方法
CN111477738B (zh) 一种制作半导体元件的方法
CN116249357A (zh) 半导体元件及其制作方法
CN113539943B (zh) 半导体元件及其制作方法
CN113808997B (zh) 半导体元件及其制作方法
CN113594087B (zh) 半导体元件及其制作方法
CN112768601B (zh) 磁阻式随机存取存储器
CN116981340A (zh) 半导体元件及其制作方法
CN116133510A (zh) 一种制作半导体元件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination