JP2008010590A - 磁気抵抗素子及び磁気メモリ - Google Patents
磁気抵抗素子及び磁気メモリ Download PDFInfo
- Publication number
- JP2008010590A JP2008010590A JP2006178615A JP2006178615A JP2008010590A JP 2008010590 A JP2008010590 A JP 2008010590A JP 2006178615 A JP2006178615 A JP 2006178615A JP 2006178615 A JP2006178615 A JP 2006178615A JP 2008010590 A JP2008010590 A JP 2008010590A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- magnetoresistive element
- interlayer coupling
- free layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
【課題】磁化自由層の熱的安定性を維持しつつ、磁化反転の際の反転電流をより低減する。
【解決手段】磁気抵抗素子は、積層面に垂直な方向に通電されることにより情報を記録する磁気抵抗素子であって、膜面に対して垂直な磁気異方性を有し、かつ磁化の方向が固定された磁化参照層11と、膜面に対して垂直な磁気異方性を有し、かつ磁化の方向が変化する磁化自由層13と、磁化参照層11と磁化自由層13との間に設けられた中間層12とを具備し、磁化自由層13は、少なくとも2層の強磁性層13Aと、強磁性層13A間に設けられた層間結合層13Bとを有する積層構造であり、強磁性層13Aは、層間結合層13Bを介して、強磁性的に結合している。
【選択図】 図1
【解決手段】磁気抵抗素子は、積層面に垂直な方向に通電されることにより情報を記録する磁気抵抗素子であって、膜面に対して垂直な磁気異方性を有し、かつ磁化の方向が固定された磁化参照層11と、膜面に対して垂直な磁気異方性を有し、かつ磁化の方向が変化する磁化自由層13と、磁化参照層11と磁化自由層13との間に設けられた中間層12とを具備し、磁化自由層13は、少なくとも2層の強磁性層13Aと、強磁性層13A間に設けられた層間結合層13Bとを有する積層構造であり、強磁性層13Aは、層間結合層13Bを介して、強磁性的に結合している。
【選択図】 図1
Description
本発明は、磁気抵抗素子及び磁気メモリに係り、例えば双方向に電流を供給することで情報を記録することが可能な磁気抵抗素子及びそれを用いた磁気メモリに関する。
近年、新しい原理に基づいて情報を記録する固体メモリが多数提案されているが、中でも、固体磁気メモリとして、トンネル磁気抵抗(TMR:Tunneling Magnetoresistive)効果を利用する磁気ランダムアクセスメモリ(MRAM:Magnetoresistive Random Access Memory)が脚光を浴びている。MRAMは、データをMTJ(Magnetic Tunnel Junction)素子の磁化状態により記憶する点に特徴を有する。
従来型の配線電流による磁場で書き込みを行うMRAMにおいては、MTJ素子サイズを縮小すると保持力Hcが大きくなるために、書き込みに必要な電流が大きくなる傾向がある。上述した従来型MRAMでは、256Mbitsを超えるような超大容量化に向けたセルサイズの微細化と低電流化の両立は不可能である。すなわち、スケーラビリティ性がない。
このような課題を克服する書き込み方式としてスピン角運動量移動(SMT:Spinmomentum Transfer)書き込み方式を用いたMRAMが提案されている(例えば、特許文献1、非特許文献1〜2)。
スピン角運動量移動(以下、スピン注入と称する)磁化反転では、磁化反転に必要な電流Icは、電流密度Jcで規定される。従って、素子面積が小さくなれば、スピン注入により磁化反転するための注入電流Icも小さくなる。先に述べた従来型の磁場書き込み方式に比べると、電流密度を一定にして書き込む場合、MTJ素子サイズが小さくなれば書き込み電流も小さくなるために、スケーラビリティ性に優れることが期待される。
しかしながら、MTJ素子の微細化が進むにつれて、情報の保持などに必要な磁化自由層の熱的安定性を維持するために、磁化自由層の膜厚は厚くなってくる。また、スピン注入磁化反転は、磁化自由層と中間層との界面付近のスピントルクが働く特性長内でのスピン角運動量移動により作用するスピントルクにより発生する。従って、磁化自由層の膜厚が厚くなり、上記の特性長を超えてくると、磁化反転電流が急激に大きくなってしまうという問題がある。
米国特許第6,256,223号明細書
C. Slonczewski, "Current-driven ecitation of magnetIc multilayers", JORNAL OF MAGNETISM AND MAGNETIC MATERIALS, VOLUME 159, 1996, pp.L1-L7
L. Berger, "Emission of spin waves by a magnetic multilayer traversed by a current", PHYSICAL REVIEW B, VOLUME 54, NUMBER 13, 1996, pp.9353-9358
本発明は、上記のような事情に鑑みてなされたもので、磁化自由層の熱的安定性を維持しつつ、磁化反転の際の反転電流をより低減することが可能な磁気抵抗素子及びそれを用いた磁気メモリを提供することを目的とする。
本発明の第1の視点に係る磁気抵抗素子は、積層面に垂直な方向に通電されることにより情報を記録する磁気抵抗素子であって、膜面に対して垂直な磁気異方性を有し、かつ磁化の方向が固定された磁化参照層と、膜面に対して垂直な磁気異方性を有し、かつ磁化の方向が変化する磁化自由層と、前記磁化参照層と前記磁化自由層との間に設けられた中間層と、を具備し、前記磁化自由層は、少なくとも2層の強磁性層と、前記強磁性層間に設けられた層間結合層とを有する積層構造であり、前記強磁性層は、前記層間結合層を介して、強磁性的に結合している。
本発明の第2の視点に係る磁気メモリは、上記第1の視点に係る磁気抵抗素子と、この磁気抵抗素子に対して通電を行う第1及び第2の電極とを含むメモリセルを含むメモリセルを具備することを特徴とする。
本発明によれば、磁化自由層の熱的安定性を維持しつつ、磁化反転の際の反転電流をより低減することが可能な磁気抵抗素子及びそれを用いた磁気メモリを提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
(第1の実施形態)
図1は、本発明の第1の実施形態に係るMTJ素子10の構成を示す断面図である。図1は、本実施形態のMTJ素子10の基本構成を示している。
図1は、本発明の第1の実施形態に係るMTJ素子10の構成を示す断面図である。図1は、本実施形態のMTJ素子10の基本構成を示している。
MTJ素子10は、磁化参照層(ピン層)11、中間層12、磁化自由層(フリー層)13が順に積層された積層構造を有している。なお、この基本構成は、積層順序が逆転していても構わない。ピン層11は、強磁性体からなり、磁化(或いはスピン)の方向が固着されている。フリー層13は、強磁性体からなり、磁化の方向が変化(反転)する。
このMTJ素子10は、膜面(或いは積層面)に垂直な方向に双方向に通電されることにより、フリー層13の磁化の方向を反転させ、情報の記録を行う磁気抵抗効果型素子である。すなわち、双方向の電流通電により、ピン層11からフリー層13へピン層11のスピンの角運動量が移動され、スピン角運動量の保存則に従い、スピン角運動量がフリー層13のスピンに移動されることで、フリー層13の磁化の方向が反転する、いわゆる、スピン注入書込み方式に用いられる磁気抵抗効果型素子である。
本実施形態のMTJ素子10は、素子の短辺長が100nmを下回り、情報の保持特性、すなわち、フリー層13の磁化の熱的安定性を維持するために、スピントルクが働く特性長よりもフリー層13の膜厚を厚くしなければならない場合に特に効果を発揮する。
図1に示すように、フリー層13はN層(Nは、2以上の整数)からなる強磁性層(13A−1、13A−2、・・・、13A−N)が層間結合層(13B−1、13B−2、・・・、13B−(N−1))によって分割されている。すなわち、フリー層13は、強磁性層13Aと層間結合層13Bとが順に積層された積層構造である。そして、2層の強磁性層13Aは、層間結合層13Bを介して強磁性的に結合している。
各強磁性層13Aの膜厚は、t1、t2、・・・、tnで表される。t1〜tnは、同じ膜厚である必要はない。強磁性層13Aの膜厚は、中間層12に近いものが、中間層12から遠いものよりも薄くなるように設定される。
次に、典型的例として、シングルピン層構造(フリー層とピン層とが中間層を介して配置される構造)と、デュアルピン層構造(フリー層の両側にそれぞれ中間層を介して2つのピン層が配置される構造)とを有するMTJ素子10について説明する。
図2は、シングルピン層構造を有するMTJ素子10の断面図である。なお、図中の矢印は、磁化の方向を示している。図2には、フリー層13が、2層の強磁性層13A−1,13A−2と1層の層間結合層13Bとを有する場合を例示している。
ピン層11上には、中間層12が設けられている。中間層12上には、フリー層13が設けられている。すなわち、中間層12上には、強磁性層13A−1、層間結合層13B、強磁性層13A−2が順に積層されている。また、ピン層11及びフリー層13の容易磁化方向はそれぞれ、膜面(或いは積層面)に対して垂直である(以下、垂直磁化と称する)。
なお、容易磁化方向とは、あるマクロなサイズの強磁性体を想定して、外部磁界のない状態で自発磁化がその方向を向くと最も内部エネルギーが低くなる方向である。困難磁化方向とは、あるマクロなサイズの強磁性体を想定して、外部磁界のない状態で自発磁化がその方向を向くと最も内部エネルギーが大きくなる方向である。
垂直磁化膜をフリー層13(具体的には、強磁性層13A−1、13A−2)とピン層11とに用いることにより、MTJ素子のアスペクト比Ar(素子の短辺長と長辺長との比、すなわち、Ar=長辺長/短辺長)を1に設計することが可能となる。これは、MTJ素子の熱安定性を発現する磁気異方性の起源による。
容易磁化方向が膜面に対して平行である面内磁化膜をフリー層とピン層とに用いた場合、MTJ素子のアスペクト比Arに依存した形状磁気異方性により、熱的安定のための異方性磁界を得ている。従って、より熱的に安定にしようとすると、MTJ素子のアスペクト比Arを大きく(Ar>1)取らなければならない。すなわち、MTJ素子サイズの増大を招く。また、磁気異方性がMTJ素子のアスペクト比に依存するために、MTJ素子サイズのばらつきに非常に敏感となってしまう。
一方、垂直磁化膜においては、結晶磁気異方性により熱的安定性のための異方性磁界を得ている。従って、垂直磁化膜の熱的安定性は、MTJ素子サイズに大きくは依存しない。この結果、MTJ素子のサイズ及び形状の自由度が増大し、アスペクト比Arを1に設定することが可能となる。
このように構成されたMTJ素子10において、データの書き込みは、以下のように行われる。先ず、MTJ素子10は、膜面(或いは積層面)に垂直な方向において、双方向に電流通電される。
ピン層11側から電子(すなわち、ピン層11からフリー層13へ向かう電子)を供給した場合、ピン層11の容易磁化方向と同じ方向にスピン偏極された電子がフリー層13に注入される。この場合、フリー層13の磁化の方向は、ピン層11の容易磁化方向と同じ方向に揃えられる。これにより、ピン層11とフリー層13との磁化の方向が平行配列となる。この平行配列のときはMTJ素子10の抵抗値は最も小さくなり、この場合をデータ“0”と規定する。
一方、フリー層13側から電子(すなわち、フリー層13からピン層11へ向かう電子)を供給した場合、ピン層11により反射されることでピン層11の容易磁化方向と反対方向にスピン偏極された電子がフリー層13に注入される。この場合、フリー層13の磁化の方向は、ピン層11の容易磁化方向と反対方向に揃えられる。これにより、ピン層11とフリー層13との磁化の方向が反平行配列となる。この反平行配列のときはMTJ素子10の抵抗値は最も大きくなり、この場合をデータ“1”と規定する。
また、データの読み出しは、MTJ素子10に読み出し電流を供給することで行われる。この読み出し電流は、書き込み電流よりも小さい値に設定される。前述したように、MTJ素子10は、磁気抵抗効果により、ピン層11とフリー層13との磁化の方向が平行配列か反平行配列かで異なる抵抗値を有する。この抵抗値の変化を読み出し電流に基づいて検出する。
図3は、デュアルピン層構造を有するMTJ素子10の断面図である。図3には、フリー層13が、3層の強磁性層13A−1,13A−2,13A−3と2層の層間結合層13B−1,13B−2とを有する場合を例示している。
第1のピン層11上には、第1の中間層12が設けられている。中間層12上には、フリー層13が設けられている。すなわち、中間層12上には、強磁性層13A−1、層間結合層13B−1、強磁性層13A−2、層間結合層13B−2、強磁性層13A−3が順に積層されている。フリー層13上には、第2の中間層14が設けられている。第2の中間層14上には、第2のピン層15が設けられている。
ピン層11,15及びフリー層13(具体的には、強磁性層13A−1、13A−2、13A−3)には、垂直磁化膜が用いられる。また、デュアルピン層構造の場合には、ピン層11とピン層15との磁化の方向は、反平行(反対方向)に設定される。
このように構成されたMTJ素子10において、データの書き込みは、以下のように行われる。先ず、MTJ素子10は、膜面(或いは積層面)に垂直な方向において、双方向に電流通電される。
ピン層11側から電子(すなわち、ピン層11からフリー層13へ向かう電子)を供給した場合、ピン層11の容易磁化方向と同じ方向にスピン偏極された電子と、ピン層15により反射されることでピン層15の容易磁化方向と反対方向にスピン偏極された電子とがフリー層13に注入される。この場合、フリー層13の磁化の方向は、ピン層11の容易磁化方向と同じ方向に揃えられる。これにより、ピン層11とフリー層13との磁化の方向が平行配列となる。
一方、ピン層15側から電子(すなわち、ピン層15からフリー層13へ向かう電子)を供給した場合、ピン層15の容易磁化方向と同じ方向にスピン偏極された電子と、ピン層11により反射されることでピン層11の容易磁化方向と反対方向にスピン偏極された電子とがフリー層13に注入される。この場合、フリー層13の磁化の方向は、ピン層11の容易磁化方向と反対方向に揃えられる。これにより、ピン層11とフリー層13との磁化の方向が反平行配列となる。
また、データの読み出しは、シングルピン層構造の場合と同様に、MTJ素子10に読み出し電流を流し、MTJ素子10の抵抗値の変化を検出することで行われる。
ここで、図2及び図3に示したMTJ素子10は、複数の強磁性層13Aとそれらの間に設けられた層間結合層13Bとの積層構造であるフリー層13を備えている。図2に示したMTJ素子10において、フリー層13の強磁性層13A−1、13A−2の膜厚t1、t2は、t1<t2の関係を有している。また、図3に示したMTJ素子10において、フリー層13の強磁性層13A−1、13A−2、13A−3の膜厚t1、t2、t3は、t1<t2、かつ、t2>t3の関係を有している。これにより、フリー層13は、中間層に近い強磁性層が磁化反転の起点となり、非常に小さな電流で反転することが可能となる。
本実施形態においては、フリー層13内の強磁性層13A間では、層間結合層13Bを介しての交換結合、すなわち、層間結合が存在する。層間結合としては、金属層などを介した場合に発現する電子軌道の波動に起因するRKKY交換相互作用や、絶縁体などの中間層を介した場合に生ずる膜の凹凸及び膜の周期などに起因するNeel結合などがある。強磁性層13A間の層間結合の存在により、各強磁性層13Aは、磁化反転において、隣の強磁性層の磁化反転にある程度拘束されつつ磁化反転することとなる。
図4は、フリー層13の磁化反転の挙動を説明するための図である。なお、フリー層13の磁化の方向は、ピン層11の磁化の方向と反対方向に設定されている。図4には、一例として、シングルピン層構造を有するMTJ素子10を示している。また、フリー層13としては、一例として、3層の強磁性層13A−1、13A−2、13A−3と、2層の層間結合層13B−1、13B−2との積層構造を用いている。
先ず、フリー層13からピン層11に向かって膜面に垂直な電流を供給する。すなわち、ピン層11からフリー層13に向かって膜面に垂直な電子(e)を供給する。これにより、ピン層11によりスピン偏極された電子がフリー層13に注入される。
本実施形態のスピン注入磁化反転では、図4に示すように、ピン層11からスピンが注入され、中間層12に最も近い強磁性層13A−1が磁化反転を開始する。このことにより、強磁性層13A−1と強磁性層13A−2との磁化の方向に実質的な相対的角度が発生する。
このとき、強磁性層13A−2は、隣の強磁性層13A−1よりも磁化反転が若干遅れている。これは、強磁性層13A−2は、強磁性層13A−1からのスピン注入が主となって、磁化回転を始めるからである。このように、次々に隣の強磁性層にスピンが注入されることになり、磁化反転が伝播する。
本実施形態(図1)において、熱的安定性に寄与する膜厚は、各々の強磁性層13Aの膜厚(t1、t2、・・・、tn)ではない。これは、本実施形態では、層間結合層13Bを介して、強磁性層13A間で層間結合が働いているためである。本実施形態の熱的安定性を決める膜厚t_thermは、複数の強磁性層13Aのうち最大の膜厚t_maxよりは大きく、全ての強磁性層13Aの膜厚の和t_total(=t1+t2+・・・+tn)よりは小さくなる。従って、フリー層13の熱的安定性は、層間結合の結合エネルギーと強磁性層固有の交換結合エネルギーとの大きさに依存することになる。
次に、本実施形態のMTJ素子10のより詳細な具体例について説明する。なお、フリー層13の構成は、図1等に示すように、複数の強磁性層13Aとそれらの間に設けられた層間結合層13Bとからなる積層構造である。図5乃至図10は、この積層構造をフリー層13に有するMTJ素子10の具体例を示す断面図である。
基板(図示せず)側の最下層には、基本構成の結晶配向性或いは結晶性を制御するための下地層16が設けられている。この下地層16には、例えば非磁性金属層が用いられる。最上層には、基本構成を酸化及び腐食などの劣化から保護するためのキャップ層17が設けられている。キャップ層17には、例えば非磁性金属層が用いられる。
図5に示したMTJ素子10は、保持力差型MTJ素子である。従って、ピン層11にはフリー層13より大きな結晶磁気異方性エネルギー(Ku)を有する強磁性層が用いられる。具体的には、ピン層11には垂直磁化膜が用いられるので、Kuが5×106erg/cc以上の強磁性層をピン層11として用いることが好ましい。ピン層及びフリー層の具体的な材料については、後述する。
また、フリー層13とピン層11との結晶磁気異方性エネルギーが同等程度の場合、ピン層11の膜厚は、フリー層13のそれよりも厚く設定される。また、ピン層11の飽和磁化と膜厚との積(Ms・t)が、フリー層13のそれよりも大きい方が好ましい。ピン層11のMs・tは、フリー層13のMs・tの3倍以上あることがピン層11の熱的安定性を確保するためには好ましい。
図6は、ピン層11の他の構成を示す断面図である。ピン層11の下(ピン層11と下地層16との間)には、ピン層11に接するように、反強磁性層18が設けられている。ピン層11は、反強磁性層18と交換結合することで、膜面に対して垂直に磁化の方向が固着されている。この構造を用いることで、ピン層11の磁化固着力が増強され、外部磁場に対する耐性及び熱的な安定性が向上する。
図7は、ピン層11の他の構成を示す断面図である。ピン層11は、ピン層11C/中間層11B/ピン層11Aの積層構造を有している。ピン層11A及びピン層11Cの容易磁化方向は、膜面に対して垂直である。また、ピン層11Aとピン層11Cとの磁化の方向は互いに反平行(反対方向)に設定され、ピン層11Aとピン層11Cとは中間層11Bを挟んで反強磁性結合している。
中間層を介して互いの磁化の方向が反平行である第1の磁性層/中間層(非磁性層)/第2の磁性層の積層構造をシンセティックアンチフェロ(SAF:Synthetic Anti-Ferromagnet)構造という。このSAF構造を用いることで、ピン層11の磁化固着力が増強され、外部磁場に対する耐性及び熱的な安定性を向上させることができる。具体的には、ピン層11の磁化固着力の温度依存性が向上する。
SAF構造において、第1の磁性層(ピン層11Cに対応する)の飽和磁化をMs1、膜厚をt1、第2の磁性層(ピン層11Aに対応する)の飽和磁化をMs2、膜厚をt2とすると、Ms1・t1≒Ms2・t2に設定することで、ピン層11の見かけ上の飽和磁化と磁性層膜厚との積Ms・tをほぼゼロとすることが可能となる。これにより、ピン層11は、外部磁場に反応しにくくなり、さらに外部磁場耐性を向上させることができる。
SAF構造における中間層11Bには、Ru(ルテニウム)やOs(オスミウム)などの金属材料が用いられ、その膜厚は3nm以下に設定される。これは、中間層11Bを介して十分強い反強磁性結合を得るためである。このような中間層11Bを用いることで、ピン層11の磁化固着力が増大され、外部磁場に対する耐性及び熱的な安定性が向上する。
図8は、ピン層11の他の構成を示す断面図である。ピン層11Aの下(ピン層11Aと下地層16との間)には、ピン層11Aに接するように、反強磁性層18が設けられている。ピン層11Aは、反強磁性層18と交換結合することで、膜面に対して垂直に磁化の方向が固着されている。この構造を用いることで、ピン層11Aの磁化固着力が増強され、外部磁場に対する耐性及び熱的な安定性が向上する。
図9は、フリー層13の他の構成を示す断面図である。フリー層13は、フリー層13C/中間層13D/フリー層13Eの積層構造を有している。すなわち、フリー層13は、SAF構造を有している。フリー層13C及びフリー層13Eはそれぞれ、図1等に示すように、複数の強磁性層13Aとそれらの間に設けられた層間結合層13Bとからなる積層構造である。
フリー層13C及びフリー層13Eの容易磁化方向は、膜面に対して垂直である。また、フリー層13Cとフリー層13Eとの磁化の方向は互いに反平行に設定され、フリー層13Cとフリー層13Eとは中間層13Dを挟んで反強磁性結合している。この構造を用いることで、フリー層13は、外部磁場に対する耐性及び熱的な安定性が向上する。
図10は、フリー層13及びピン層11の他の構成を示す断面図である。フリー層13と中間層12との間には、これら2つの層に接触するように、界面フリー層19が設けられている。また、ピン層11と中間層12との間には、これら2つの層に接触するように、界面ピン層20が設けられている。このように、フリー層13と中間層12との間、及び、ピン層11と中間層12との間にはそれぞれ、強磁性体からなる界面フリー層19及び界面ピン層20が挿入されることが好ましい。
界面フリー層19及び界面ピン層20は、磁気抵抗効果を増大させる効果があり、さらには、スピン注入書き込み時に書き込み電流を低減する効果がある。さらに、磁気抵抗効果を増大させる界面フリー層19及び界面ピン層20には、その材料自身のバルク的な分極率が大きいことが望ましく、さらには、中間層との界面分極率が増大されるように材料を選択することが好ましい。
次に、MTJ素子10を構成する各層の材料について説明する。
[1] 垂直磁化フリー層及び垂直磁化ピン層に用いられる磁性材料
本実施形態においては、フリー層13の強磁性層13A及びピン層11には垂直磁化膜が用いられる。面内磁化フリー層を用いた場合、スイッチング磁界はMTJ素子のサイズに強く依存するが、垂直磁化フリー層を用いることにより、MTJ素子サイズの依存性が小さくなる。
本実施形態においては、フリー層13の強磁性層13A及びピン層11には垂直磁化膜が用いられる。面内磁化フリー層を用いた場合、スイッチング磁界はMTJ素子のサイズに強く依存するが、垂直磁化フリー層を用いることにより、MTJ素子サイズの依存性が小さくなる。
面内磁化の場合、飽和磁化を利用した形状磁気異方性エネルギーにより磁化の安定性を維持させるため、素子形状及び素子サイズに依存してスイッチング磁界が変化する。一方、垂直磁化の場合、飽和磁化を小さくし、素子形状及び素子サイズに依存しない結晶磁気異方性エネルギーにより磁化の安定性を維持するために、素子形状及び素子サイズに依存してスイッチング磁界が変わることが小さくなる。従って、垂直磁化フリー層を用いることで、MTJ素子を小さくするとMTJ素子のスイッチング磁界が大きくなるという面内磁化膜を用いたMTJ素子の問題が解決され、面内磁化MTJ素子以上の微細化が可能となる。
各強磁性層13Aの膜厚は、0より大きく3nm以下であることが好ましい。上述したスピントルクは、フリー層の中間層側界面で主として働く。従って、スピントルクが伝播し、許容される電流値で磁化反転するためには、フリー層の厚さは制約される。本実施形態においては、強磁性層13Aが3nmを超える膜厚になると、磁化反転電流が急激に増加することを見出した。これは、スピン注入効果だけではなく、強磁性層13Aと層間結合層13Bとの界面でのスピン反射効果及びスピン蓄積効果が寄与しているためである。
本実施形態のMTJ素子10に用いられる垂直磁化膜としては、Fe(鉄)、Co(コバルト)、Ni(ニッケル)及びMn(マンガン)のうち少なくとも1種類以上と、Pt(白金)、Pd(パラジウム)、Ir(イリジウム)、Rh(ロジウム)、Os(オスミウム)、Au(金)、Ag(銀)、Cu(銅)及びCr(クロム)のうち少なくとも1種類以上とを含むことを基本とする。さらには、飽和磁化の調整、結晶磁気異方性エネルギーの制御、結晶粒径及び結晶粒間結合の調整をするために、B(ホウ素)、C(炭素)、Si(シリコン)、Al(アルミニウム)、Mg(マグネシウム)、Ta(タンタル)、Zr(ジルコニウム)、Ti(チタン)、Hf(ハフニウム)、Y(イットリウム)及び希土類元素から選ばれる少なくとも1種類以上の元素を添加してもよい。
Coを主成分とする材料として、具体的には、HCP(Hexagonal Closest Packing)構造を有するCo−Cr−Pt合金、Co−Cr−Ta合金、及び、Co−Cr−Pt−Ta合金などがあげられる。これらは、各元素の組成を調整することにより、1×105以上1×107erg/cc未満の範囲内で結晶磁気異方性エネルギーを調整することが可能である。
Co−Pt合金は、Co50Pt50(at(原子)%)付近の組成域において、L10−CoPt規則合金を形成する。この規則合金は、FCT(Face-Centered Tetragonal)構造を有する。中間層12としてMgO(100)を用いる場合、(001)面配向したFCT−CoPt規則合金は、中間層12との界面ミスフィットも小さくできるので好ましい。
Feを主成分とする材料として、具体的には、Fe−Pt合金、或いは、Fe−Pd合金があげられる。中でも、Fe−Pt合金は、組成がFe50Pt50(at%)において規則化し、FCT構造を基本構造とするL10構造を有する。これにより、1×107erg/cc以上の大きな結晶磁気異方性エネルギーを発現することができる。
Fe50Pt50合金は、規則化する前は、FCC(Face-Centered Cubic)構造を有する。この場合の結晶磁気異方性エネルギーは、1×106erg/cc程度である。従って、アニール温度、組成の調整、積層構成による規則度の制御、及び、添加物の添加により、5×105erg/cc以上5×108erg/cc以下の範囲内で結晶磁気異方性エネルギーを調整することができる。
具体的には、Fe−Pt合金にCu或いはV(バナジウム)を添加することで、Fe−Pt合金の飽和磁化(Ms)及び結晶磁気異方性エネルギー(Ku)を制御することが可能である。また、Vに関しては、スピン注入磁化反転において重要なダンピング定数(磁化制動定数)を下げる効果があり、反転電流を低減する効果がある。
規則化したFe−Pt合金はFCT構造を有し、規則化する前はFCC構造を有する。従って、MgO(100)とは非常に整合性がよい。具体的には、MgO(100)面上に(100)面配向したBCC(Body-Centered Cubic)−Feを成長させ、その上にPt(100)を積層することで、MgO(100)上に(100)面優先配向成長したFe−Pt規則合金を形成することが可能である。また、Fe−Pt規則合金とMgO(100)との間にBCC−Crを形成すると、さらにFe−Pt規則合金の(100)面配向が優先的となり望ましい。
また、Fe−Pt規則合金を形成する場合、[Fe/Pt]n(nは整数)の多層構造を形成すると理想的な規則に近いFe−Pt規則合金を形成できる。この場合、Fe及びPtの膜厚は、0.1nm以上1nm以下となるように設定されることが望ましい。これは、均一な組成状態を作り出すためには必須であり、それにより、Fe−Pt合金の規則化の場合、FCC構造からFCT構造へのマルテンサイト変態(martensitic transformation)を伴うため、この変態が促進されるので重要である。
また、Fe−Pt合金の規則化温度は500度以上と高く、耐熱性に優れている。この点は、後工程でのアニール処理に対する耐性があることとなり、非常に好ましい。また、CuやVなどの添加元素により、その規則化温度を低下させることが可能である。
本実施形態のMTJ素子10に用いられる他の垂直磁化膜としては、Fe、Co、Ni、Mn、Cr及び希土類元素のうち少なくとも1種類以上を含むフェリ磁性体があげられる。希土類元素としては、La(ランタン)、Ce(セリウム)、Pr(プラセオジウム)、Nd(ネオジム)、Pm(ブロメチウム)、Sm(サマリウム)、Eu、Gd(ガドリニウム)、Tb(テルビウム)、Dy(ジスプロシウム)、Ho(ホルミウム)、Er(エルビウム)、Tm(ツリウム)、Yb(イッテルビウム)及びLu(ルテチウム)などがあげられる。
希土類元素を含むフェリ磁性体は、アモルファス構造を有する。このフェリ磁性体は、組成の調整により、飽和磁化を400emu/cc以下に低減し、かつ、結晶磁気異方性エネルギーを1×106erg/cc以上に向上させることが可能である。
さらに、本実施形態のMTJ素子10に用いられる垂直磁化膜としては、金属磁性相と絶縁相との混晶からなる強磁性体を用いてもよい。この場合、金属磁性相は、Fe、Co、Ni及びMnのうち少なくとも1種類以上と、Pt、Pd、Ir、Rh、Os、Au、Ag、Cu、Cr、Ta及び希土類元素のうち少なくとも1種類以上とを含む強磁性体から構成される。絶縁相は、B、C、Si、Al、Mg、Ta、Cr、Zr、Ti、Hf、Y及び希土類元素から選ばれる少なくとも1種類以上の元素を含む酸化物、窒化物、及び、酸窒化物から構成される。
金属磁性相と絶縁相との混晶からなる強磁性体は、導電性を有する金属磁性体部と非導電性の絶縁体部とに分離しているために、金属磁性体部に電流が集中して通電面積が小さくなり、局所的な電流密度が上昇する。これにより、実質的に必要となる反転電流が小さくなる効果を有する。
このような効果を得るためには、結晶性を制御する必要がある。2相分離構造としては、グラニュラー(結晶粒分散)型構造、アイランド(島状)型構造、及び、コラムナー(柱状)型構造がある。コラムナー型構造の場合は、磁性層中で金属磁性体部が上下に貫通しているので、電流狭窄効果が得られやすい。グラニュラー型構造及びアイランド型構造の場合は、電流はもっともトンネル障壁が小さいパスを通電することとなるので、コラムナー型構造と同様に電流狭窄効果が得られる。
その他、本実施形態のMTJ素子10に用いられる垂直磁化膜としては、Mn系強磁性合金、或いはCr系強磁性合金があげられる。Mn系強磁性合金としては、Mn−Al合金、Mn−Au合金、Mn−Zn合金、Mn−Ga合金、Mn−Ir合金、及び、Mn−Pt3合金などがあり、これらは、規則格子を有する特徴がある。また、Cr系強磁性合金としては、Cr−Pt3合金などがあげられる。これも、規則格子を有する。
なお、垂直磁化膜の場合のピン層は、強磁性層のみから構成されることが望ましい。これは、スピン偏極される電子の注入源であるピン層中で不要な電子の散乱を起こさないためである。電子の散乱が大きいと、ピン層の強磁性層の分極率を十分に得ることが困難になる。実際には、この場合のピン層の厚さは、スピン分極率を上げるためには、10nm以上が好ましい。
[2] 層間結合層13Bに用いられる材料
層間結合層13Bには、例えば非磁性金属が用いられる。これは、層間結合層13Bが金属であることにより、スピン情報を維持しつつ、界面でのスピン反射を有効に利用できる。同時に、MTJ素子の抵抗値を上昇させないために好ましい。層間結合層13Bに絶縁体或いは半導体を用いた場合、平行から反平行へのスピン注入磁化反転時の抵抗変化による絶縁破壊を防止するために、MTJ素子の抵抗を抑制しなければならない。しかし、層間結合層13Bに非磁性金属を用いることで、MTJ素子の抵抗値を上げる必要がない。
層間結合層13Bには、例えば非磁性金属が用いられる。これは、層間結合層13Bが金属であることにより、スピン情報を維持しつつ、界面でのスピン反射を有効に利用できる。同時に、MTJ素子の抵抗値を上昇させないために好ましい。層間結合層13Bに絶縁体或いは半導体を用いた場合、平行から反平行へのスピン注入磁化反転時の抵抗変化による絶縁破壊を防止するために、MTJ素子の抵抗を抑制しなければならない。しかし、層間結合層13Bに非磁性金属を用いることで、MTJ素子の抵抗値を上げる必要がない。
各層間結合層13Bの膜厚は、5nm以下であり、3nm以下であることがより好ましい。層間結合層13Bの膜厚が5nm以上になると、層間結合が生じなくなるか、或いは、影響がない程度に非常に小さくなる。一方、層間結合層13Bの膜厚が3nm以下になると、顕著に層間結合が現れる。
層間結合層13Bとしては、Au、Ag、Cu、Pt、Pd、Ir、Rh、Ru及びOsから選ばれる元素が用いられる。これらの材料を用いることにより、強磁性層13Aと層間結合層13Bとの界面でのポテンシャルエネルギーが大きくなる。これにより、スピン情報を持った電子が弾性散乱するので、電子の界面での多重反射による共鳴現象などを利用することが可能となり、磁化反転電流を低減することが可能となる。また、ピン層とフリー層との磁化の方向が平行から反平行への磁化反転を行う時においては、これらの材料を用いることで、層間結合層13Bでのスピン蓄積効果が増大され、反転電流が低減される効果がある。
また、層間結合層13Bとしては、絶縁体或いは半導体を用いることもできる。絶縁体或いは半導体を用いた場合は、強磁性層13Aと層間結合層13Bとの界面でのポテンシャルエネルギー障壁が特に大きくなる。これにより、スピン情報を持った電子が界面ポテンシャル障壁で弾性散乱するので、電子の界面での多重反射による共鳴現象などを利用することが可能となり、反転電流を低減することが可能となる。
絶縁体の中でもMgOなどは、強磁性層13Aの分極率を向上させる効果があると同時に、スピンフィルター機能も備えているため好ましい。スピンフィルター機能を備える絶縁体としては、先のMgOの他に、自身で分極するEuO(酸化ユーロビウム)、或いは、ハーフメタルとなり得るFe2O3などがあげられる。
スピンフィルター機能を有効に使うには、これら酸化物との格子ミスマッチを低減する方位関係で、強磁性層13Aをエピタキシャル成長させることが望まれる。MgOやEuOは、NaCl構造を有しているので、例えば、Fe或いはFe−Co合金(Coの含有量は70at%以下)などのようなBCC構造を有する磁性体を強磁性層13Aに用いた場合においては、この強磁性層13Aを(100)面優先配向成長させることが好ましい。
層間結合層13Bが絶縁体或いは半導体である場合、層間結合の主はNeel結合であるので、層間結合層13Bの膜厚が2nmを超えると、層間結合を生じなくなるか、或いは、影響がない0.1Oe以下程度に小さくなる。この結果、層間結合層13Bとしての機能を果たさなくなる。よって、層間結合層13Bが絶縁体或いは半導体である場合、膜厚は2nm以下に設定される。
また、局所的に電流密度を高めた電流集中効果を用いてスピン注入効率を向上させるために、層間結合層13Bに、MgO−Cu、AlOx−Cuなどの導電性金属相と絶縁相との混晶構造材料を用いることもフリー層の磁化反転電流を低減する効果がある。混晶構造における結晶構造としては、グラニュラー型構造、アイランド型構造、及び、コラムナー型構造がある。
コラムナー型構造の場合は、層間結合層中で導電性金属部が上下に貫通しているので、電流狭窄効果が得られやすい。グラニュラー型構造及びアイランド型構造の場合は、電流はもっともトンネル障壁が小さいパスを通電することとなるので、コラムナー型構造と同様に電流狭窄効果が得られる。また、2層以上の層間結合層13Bを用いると、さらに電流狭窄効果が得られやすい。
層間結合層13Bが混晶構造である場合、膜厚は5nm以下に設定される。混晶の場合、導電性金属部が層間結合の主を担うために、5nm以上になると、層間結合を生じなくなるか、或いは、影響がない0.1Oe以下程度に小さくなり、層間結合層13Bとしての機能を果たさなくなる。
なお、層間結合層13Bの膜厚は、0より大きければよい。層間結合層13Bの機能の一つは、強磁性層13A同士の強磁性結合を弱めることである。したがって、層間結合層13Bは、必ずしも連続膜である必要はなく、島状成長膜などのような非連続膜であっても強磁性層13A同士の強磁性結合を弱めることができる。
[3] 中間層12及び中間層14に用いられる材料
本実施形態のMTJ素子10においては、中間層12,14には、金属導電体、絶縁体、或いは、半導体が用いられる。この場合、フリー層/中間層/ピン層の構成部分で磁気抵抗効果が発現する。従って、読み出し時は、ピン層及びフリー層の磁化の方向が平行或いは反平行になることで、MTJ素子10の抵抗値が低抵抗或いは高抵抗となり、それぞれの状態をデータ“0”或いはデータ“1”と判別する。
本実施形態のMTJ素子10においては、中間層12,14には、金属導電体、絶縁体、或いは、半導体が用いられる。この場合、フリー層/中間層/ピン層の構成部分で磁気抵抗効果が発現する。従って、読み出し時は、ピン層及びフリー層の磁化の方向が平行或いは反平行になることで、MTJ素子10の抵抗値が低抵抗或いは高抵抗となり、それぞれの状態をデータ“0”或いはデータ“1”と判別する。
中間層に用いられる金属導電体としては、Cu、Al、Ag及びAuなどがあげられる。中でもCuが磁気抵抗変化率の観点から好ましい。中間層の膜厚は、Neel結合及びRKKY相互作用のような所謂層間結合をできるだけ排除したほうがよいので、3nm以上が必要である。5nm以上であるとより好ましい。しかしながら、10nmを超えると、電子の移動距離が伸びる関係上、平行から反平行へのフリー層の磁化反転が困難となる。従って、中間層の膜厚は、10nm以下であることが好ましい。
中間層の膜厚は、上述した層間結合層13Bと同じ組成或いは成分を有する材料を用いる場合は、中間層の膜厚の方が、層間結合層13Bの膜厚よりも厚いほうが望ましい。材料設計として、ピン層とフリー層との間の層間結合が、フリー層の強磁性層同士の層間結合より小さくなることは、フリー層の磁化反転挙動を阻害してしまう。よって、ピン層とフリー層との間の層間結合が、フリー層の強磁性層同士の層間結合より大きくなるように設定される。
また、局所的に電流密度を高めた電流集中効果を用いてスピン注入効率を向上させるために、MgO−Cu、AlOx−Cuなどの導電性金属相と絶縁相との混晶構造材料を用いることもフリー層の磁化反転電流を低減する効果がある。混晶構造における結晶構造としては、グラニュラー型構造、アイランド型構造、及び、コラムナー型構造がある。
コラムナー型構造の場合は、中間層中で導電性金属部が上下に貫通しているので、電流狭窄効果が得られやすい。グラニュラー型構造及びアイランド型構造の場合は、電流はもっともトンネル障壁が小さいパスを通電することとなるので、コラムナー型構造と同様に電流狭窄効果が得られる。
中間層の膜厚は、トンネル磁気抵抗効果を利用する場合には、抵抗×面積(RA:resistance and area product)が少なくとも1000Ωμm2以下となるように設定される。これは、磁化反転に必要な電流密度(Jc)が0.1mA/cm2、及び絶縁中間層の耐電圧特性が10mV/cmを想定しているからである。従って、1nmでの耐電圧特性は、1Vとなる。この場合、妥当な絶縁中間層の膜厚は、3nm以下となる。
中間層に用いられる絶縁体としては、Al2O3(酸化アルミニウム)、MgO(酸化マグネシウム)、CaO(酸化カルシウム)、SrO(酸化ストロンチウム)、TiO(酸化チタン)、EuO(酸化ユーロビウム)、ZrO(酸化ジルコニウム)及びHfO(酸化ハフニウム)などの酸化物があげられる。また、半導体としては、Ge(ゲルマニウム)、Si(シリコン)、GaAs(ガリウムヒ素)、InAs(インジウムヒ素)などの化合物半導体、TiO2(酸化チタン)などの酸化物半導体があげられる。MgO、CaO、SrO、TiO及びEuOは、NaCl構造を有する。
この中でも、NaCl構造を有するMgOは、中間層としては好ましい材料である。これは、MgOを用いた場合が最もTMR比が大きくなるからである。MgOを用いた場合、MTJ素子の抵抗×面積RAが5Ωμm2以上1000Ωμm2以下の範囲内で100%以上のTMR比を得ることが可能である。
また、TMR比の観点から結晶配向面としては(100)面優先配向が最も好ましい。MgOの膜面内での結晶方位はランダムとなっていても構わない。従って、MgO[001]方向が、膜面に略垂直であることが望まれる。この時のMgO(100)面配向性は、X線回折測定により観測されるMgO(200)ピークのロッキングカーブ半地幅で規定される。本実施形態では、このMgO(200)のロッキングカーブ半地幅が、10°以下となることが必要であり、5°以下であればより好ましい。
MgOの結晶粒径は、5nm以上であることがTMR比の観点から好ましい。結晶粒界の多さは、結晶粒間におけるリーク電流を増大させ、TMR比を低下させるからである。また、MgO層形成時に、MgO上部或いは下部には、1nm以下のMg層を挿入することで、TMR比をさらに向上させることができる。
MgO層は、MgOターゲットを用いて希ガス(Ar(アルゴン)、Ne(ネオン)、Kr(クリプトン)或いはXe(キセノン))でのスパッタ法により形成されるか、或いは、Mgターゲットを用いたO2雰囲気中での酸化反応性スパッタ法により形成される。Mg層を成膜した後に、酸素ラジカル、酸素イオン或いはオゾンなどにより酸化することでも形成可能である。また、MgOを用いた分子線エピタキシー(MBE:Molecular Beam Epitaxy)法或いは電子ビーム蒸着(electron beam evaporation)法によりエピタキシャル成長させることでも形成可能である。
ここで、大きいTMR比を得るためには、MgOの配向度の向上が必要である。MgOの面配向に基づいて、選択すべき下地層となる磁性層の配向性が決定される。MgOは、(100)面配向が好ましい。MgOを(100)面優先配向させるためには、その下地層(フリー層、ピン層、界面フリー層或いは界面ピン層など)は、BCC構造(100)配向面、FCC構造(100)配向面、或いは、アモルファス構造であることが好ましい。
BCC構造の材料としては、BCC−Fe100−xCox(0≦x≦70at%)、BCC構造上にエピタキシャル成長させた1nm以下のBCC−Coなどがあげられる。或いは、BCC−Fe100−x(CoNi)x(0≦x≦70at%)などを用いてもよい。この場合、10at%以下の希薄Ni添加により10〜20%のTMR比の上昇効果が得られる。アモルファス材料としては、Co−Fe−B合金、Fe−Co−Zr合金などがあげられる。
[4] 界面フリー層19及び界面ピン層20に用いられる材料
界面フリー層19及び界面ピン層20には、磁気抵抗効果を高めるために高分極材料が用いられる。また、界面フリー層は、スピン注入磁化反転時において、スピン注入効率を高める効果も有することが好ましく、さらには、スピン注入磁化反転電流を低減するために飽和磁化(Ms)が小さいほうが好ましい。
界面フリー層19及び界面ピン層20には、磁気抵抗効果を高めるために高分極材料が用いられる。また、界面フリー層は、スピン注入磁化反転時において、スピン注入効率を高める効果も有することが好ましく、さらには、スピン注入磁化反転電流を低減するために飽和磁化(Ms)が小さいほうが好ましい。
界面フリー層19或いは界面ピン層20としては、Fe、Co、Ni、Mn及びCrのうち少なくとも1種類以上を含む強磁性体が用いられる。Fe、Co及びNiを主成分とする材料として、具体的には、FCC構造或いはBCC構造を有するFexCoyNiz合金(x≧0、y≧0、z≧0、x+y+z=1)があげられる。また、上記のFe−Co−Ni合金の飽和磁化(Ms)を低減するために、(FexCoyNiz)100−aXa合金(x≧0、y≧0、z≧0、x+y+z=1、a(at%)>0、Xは添加元素)も好ましい。飽和磁化(Ms)を低減することにより、反転電流を大幅に低減することが可能となる。
BCC構造を崩さずに添加することができ、かつ、飽和磁化(Ms)を低減できる添加物、すなわち、置換型で固溶できる全率固溶体或いはある程度固溶源を有する添加物としては、V(バナジウム)、Nb(ニオブ)、Ta(タンタル)、W(タングステン)、Cr(クロム)、Mo(モリブデン)、Si(シリコン)、Ga(ガリウム)及びGe(ゲルマニウム)などがあげられる。この中でも、Vは、ダンピング定数(磁化制動定数)を低減する効果もあり有効である。
また、B(ホウ素)、C(炭素)及びN(窒素)などの侵入型元素を添加する、或いは、ほとんど固溶源を持たないZr、Ta、Ti、Hf、Y及び希土類元素などを添加することにより、結晶構造をアモルファス構造に変えることで飽和磁化(Ms)を低減できる。このような材料として、例えば、アモルファス構造を有する(FexCoyNiz)100−bZb合金(x≧0、y≧0、z≧0、x+y+z=1、b(at%)>0、ZはB、C、N、Zr、Ta、Ti、Hf、Y及び希土類元素などの添加元素)があげられる。
Mnを含む材料としては、Mn系強磁性ホイスラー合金があげられる。ここで、Mn系強磁性ホイスラー合金は、A2MnXで表される規則格子を有する体心立方晶系(body-centered cubic system)合金である。A元素は、Cu、Au、Pd、Ni及びCoから選択される材料である。X元素は、Al(アルミニウム)、In(インジウム)、Sn(すず)、Ga(ガリウム)、Ge(ゲルマニウム)、Sb(アンチモン)及びSi(シリコン)から選択される材料である。ホイスラー合金のうち、BCC構造を有するCo2MnAl合金などは、BCC(100)面配向させることにより、MgO(100)との整合性が良好となる。
また、酸化物材料を用いることもできる。酸化物材料としては、Fe2O3などのハーフメタル及びFe3O4などのフェライト材料などが界面層として適用可能である。
フリー層或いはピン層などの金属層の上に形成される界面層の最小膜厚としては、0.5nm以上が必要である。なぜなら、上記の膜厚未満では、界面層が連続膜にならず、界面フリー層或いは界面ピン層としての特性が十分に発揮されず、十分な磁気抵抗効果比(TMR比或いはGMR(Giant Magnetoresistive)比)が得られない。また、最大膜厚は、界面層としての機能を有するに足る厚さに抑えるのがよく、2nm以下であることが望ましい。
以上詳述したように本実施形態では、フリー層13は、複数の強磁性層13Aが層間結合層13Bによって分割された積層構造を有している。そして、強磁性層13Aは、層間結合層13Bを介して強磁性的に結合している。これにより、中間層12に近い強磁性層が磁化反転の起点となり、次々に隣の強磁性層にスピンが注入されることになり、磁化反転が伝播する。このように構成することで、非常に小さな電流でフリー層13を磁化反転させることができるため、磁化反転に必要な書き込み電流を低減することが可能となる。
また、フリー層(具体的には強磁性層13A)及びピン層に垂直磁化膜を用いている。すなわち、フリー層及びピン層が熱的に安定するのに必要な異方性磁界は、結晶磁気異方性により得られる。これにより、MTJ素子のアスペクト比を小さくできるため、MTJ素子サイズを微細化することが可能である。
なお、図6乃至図8で説明したピン層11の構成は、デュアルピン層構造にも適用可能なことは勿論である。すなわち、図6乃至図8で説明したピン層11の構成を、ピン層15に適用することも可能である。
また、デュアルピン層構造において、フリー層13と中間層14との間、及び、ピン層15と中間層14との間にそれぞれ、界面フリー層及び界面ピン層を挿入してもよい。
(第2の実施形態)
第2の実施形態は、前述したMTJ素子10を用いてMRAMを構成した場合の例について示している。
第2の実施形態は、前述したMTJ素子10を用いてMRAMを構成した場合の例について示している。
図11は、本発明の第2の実施形態に係るMRAMの構成を示す回路図である。MRAMは、マトリクス状に配列された複数のメモリセルMCを有するメモリセルアレイ30を備えている。メモリセルアレイ30には、それぞれが列(カラム)方向に延在するように、複数のビット線BLが配置されている。また、メモリセルアレイ30には、それぞれが行(ロウ)方向に延在するように、複数のワード線WLが配置されている。
ビット線BLとワード線WLとの交差部分には、前述したメモリセルMCが配置されている。各メモリセルMCは、MTJ素子10と選択トランジスタ31とにより構成されている。MTJ素子10の一端は、ビット線BLに接続されている。MTJ素子10の他端は、選択トランジスタ31のドレインに接続されている。選択トランジスタ31のゲートには、ワード線WLが接続されている。選択トランジスタ31のソースは、ソース線SLに接続されている。
ビット線BLの一端には、電源回路32が接続されている。ビット線BLの他端には、センスアンプ回路34が接続されている。ソース線SLの一端には、電源回路33が接続されている。ソース線SLの他端は、図示しないスイッチ素子を介して電源35が接続されている。
電源回路32は、ビット線BLの一端に正の電位を印加する。センスアンプ回路34は、MTJ素子10の抵抗値を検出する他、ビット線BLの他端に例えば接地電位を印加する。電源回路33は、ソース線SLの一端に、正の電位を印加する。電源35は、この電源35に接続されたスイッチ素子をオンすることにより、ソース線SLの他端に例えば接地電位を印加する。また、各電源回路は、対応する配線との電気的な接続を制御するスイッチ素子を含んでいる。
メモリセルMCへのデータ書き込みは、以下のように行われる。先ず、データ書き込みを行うメモリセルMCを選択するために、このメモリセルMCに接続されたワード線WLが活性化される。これにより、選択トランジスタ31がターンオンする。
ここで、MTJ素子10には、双方向の書き込み電流Iwが供給される。具体的には、MTJ素子10に上から下へ書き込み電流Iwを供給する場合、電源回路32はビット線BLの一端に正の電位を印加し、電源35はこの電源35に対応するスイッチ素子をオンすることによりソース線SLの他端に接地電位を印加する。また、MTJ素子10に下から上へ書き込み電流Iwを供給する場合、電源回路33はソース線SLの一端に正の電位を印加し、センスアンプ回路34はビット線BLの他端に接地電位を印加する。ここでは、電源35に対応するスイッチ素子はオフされている。このようにして、メモリセルMCにデータ“0”或いはデータ“1”を書き込むことができる。
メモリセルMCからのデータ読み出しは、以下のように行われる。先ず、メモリセルMCが選択される。次に、電源回路33及びセンスアンプ回路34により、MTJ素子10には、電源回路33からセンスアンプ回路34へ流れる読み出し電流Irが供給される。そして、センスアンプ回路34は、この読み出し電流Irに基づいて、MTJ素子10の抵抗値を検出する。このようにして、MTJ素子10に記憶された情報を読み出すことができる。
次に、MRAMの構造について説明する。図12は、MTJ素子10を中心に示したMRAMの断面図である。シリコンなどからなる半導体基板には、選択トランジスタ31(図示せず)が設けられている。選択トランジスタ31のドレイン領域上には、このドレイン領域に電気的に接続されたビアプラグ38が設けられている。
ビアプラグ38上には、ビアプラグ38とMTJ素子10とを電気的に接続する引き出し電極36が設けられている。引き出し電極36上には、MTJ素子10が設けられている。MTJ素子10上には、導電体からなるハードマスク37が設けられている。ハードマスク37上には、ビット線BLが設けられている。なお、半導体基板とビット線BLとの間は、例えばシリコン酸化膜からなる層間絶縁層で満たされている。
ビット線BL、ハードマスク37、引き出し電極36及びビアプラグ38としては、W、Al、Cu及びAlCuなどから選択される導電体が用いられる。Cuを用いた金属配線層或いはビアプラグの場合には、Cuダマシン或いはCuデュアルダマシンプロセスが用いられる。
図13は、MTJ素子10を中心に示したMRAMの他の構成例である。ビアプラグ38上には、直接にMTJ素子10が設けられている。すなわち、図13のMRAMは、図12のMRAMと比べて、引き出し電極36が省略されている。MTJ素子10上には、ハードマスク37が設けられている。ハードマスク37上には、ビット線BLが設けられている。
MTJ素子10は、図12に示されるように引き出し電極36によりビアプラグ38と電気的に接続される場合と、図13に示されるようにMTJ素子10がビアプラグ38上に直接形成される場合とがある。図13の構成を用いる場合、ビアサイズよりもMTJ素子サイズが小さい方が好ましい。
リソグラフィやエッチング技術等によって決まる最小加工寸法をF(Minimum Feature Size)とすると、図12のレイアウトを用いた場合、最小セルサイズは8F2である。これに対して、図13のレイアウトを用いた場合、最小セルサイズが4F2にまで縮小することが可能となる。
このように構成されたMRAMにおいて、MTJ素子10に情報を書き込む際の書き込み速度を向上させることができる。具体的には、書き込み速度としては、数ナノ秒から数マイクロ秒までのパルス幅を有する電流でスピン注入書き込みを行うことが可能となる。
なお、読み出し時にMTJ素子10に供給される読み出し電流Irは、書き込み時にMTJ素子10に供給される書き込み電流Iwよりもパルス幅が短いことが望ましい。これにより、読み出し電流Irでの誤書き込みを低減することができる。これは、書き込み電流Iwのパルス幅が短い方が、書き込み電流値の絶対値が大きくなるということに基づいている。
上記実施形態で説明したMTJ素子を実際に作製し、このMTJ素子についてスピン注入磁化反転の実験を行った。本実施例1では、MTJ素子にGMR膜を用いた場合について示している。
実験に用いた比較例1及び実施例1のGMR膜構造を下記に示す。比較例1及び実施例1は、垂直磁化を有するGMR膜である。比較例1及び実施例1のGMR膜は、例えばDCマグネトロンスパッタ法を用いて形成した。
(比較例1)
Ta/Ru/Au/FePt/Fe/Au(中間層)/Fe/FePt/Pt/Cr/MgO/CoFeB/Ta//基板
(実施例1)
Ta/Ru/Au/FePt/Pt(層間結合層)/FePt/Fe/Au(中間層)/Fe/FePt/Pt/Cr/MgO/CoFeB/Ta//基板
比較例1のフリー層はFePtに対応し、実施例1のフリー層はFePt/Pt/FePtに対応する。比較例1及び実施例1において、フリー層以外の構成は同じである。
Ta/Ru/Au/FePt/Fe/Au(中間層)/Fe/FePt/Pt/Cr/MgO/CoFeB/Ta//基板
(実施例1)
Ta/Ru/Au/FePt/Pt(層間結合層)/FePt/Fe/Au(中間層)/Fe/FePt/Pt/Cr/MgO/CoFeB/Ta//基板
比較例1のフリー層はFePtに対応し、実施例1のフリー層はFePt/Pt/FePtに対応する。比較例1及び実施例1において、フリー層以外の構成は同じである。
比較例1及び実施例1のGMR膜は共に、(001)面配向性を有するFePt層と、(100)面配向性を有するFe層、Au層及びPt層から構成されている。フリー層及びピン層はFePt層から構成されており、このFePt層は規則相であるL10構造を有している。MgO配向は、(100)面である。
比較例1のGMR膜において、フリー層であるFePt層の膜厚は2.5nmである。フリー層と中間層との界面にはFe層が設けられており、このFe層の膜厚は0.5nmである。ピン層の膜厚は、10nmである。ピン層と中間層との界面にはFe層が設けられており、このFe層の膜厚は0.5nmである。中間層には膜厚5nmのAu層を用いた。
実施例1のGMR膜において、フリー層13に含まれる強磁性層13Aは2層であり、それぞれが膜厚1.25nmのFePt層である。層間結合層13Bは、膜厚1nmのPt層である。フリー層と中間層との界面、及びピン層と中間層との界面にはそれぞれ、Fe層が設けられている。これらのFe層の膜厚はそれぞれ、0.5nmである。ピン層や中間層の構成は、比較例1と同様である。
上記2つのGMR膜をイオンビームエッチング(IBE)法を用いて加工し、MTJ素子を作製した。MTJ素子サイズはおおよそ100nm×100nmであり、アスペクト比は1である。
4端子測定法を用いて、磁化の方向が平行から反平行、及び、反平行から平行への磁化反転を行う時の電流密度を測定し、その平均を反転電流密度とする。電流パルス幅は、100μ秒に設定した。上記測定を行った結果、比較例1及び実施例1のMTJ素子の反転電流密度(Jc)はそれぞれ、1.0×108A/cm2、7.0×107A/cm2であった。すなわち、比較例1に比べて、実施例1のMTJ素子の方が、反転電流密度が小さくなる結果を得られた。
本実施例2では、MTJ素子にTMR膜(トンネル磁気抵抗効果膜)を用いた場合について示している。
実験に用いた比較例2及び実施例2のTMR膜構造を下記に示す。比較例2及び実施例2は、垂直磁化を有するTMR膜である。比較例2及び実施例2のTMR膜は、例えばDCマグネトロンスパッタ法を用いて形成した。
(比較例2)
Ta5nm/Ru5nm/Au5nm/FePt1nm/Fe0.5nm/MgO0.5nm(中間層)/Mg0.4nm/Fe/FePt/Pt/Cr/MgO/CoFeB/Ta//基板
(実施例2)
Ta5nm/Ru5nm/Au5nm/Pt0.5nm/Fe0.5nm/Pt0.5nm/Fe0.5nm/MgO0.5nm(中間層)/Mg0.4nm/Fe/FePt/Pt/Cr/MgO/CoFeB/Ta//基板
比較例2及び実施例2の中間層にはそれぞれ、膜厚0.5nmのMgO層を用いた。実施例2のTMR膜において、フリー層13に含まれる強磁性層13Aは2層であり、それぞれが膜厚0.5nmのPt層である。層間結合層13Bは、膜厚0.5nmのFe層である。フリー層と中間層との界面にはFe層が設けられており、このFe層の膜厚は0.5nmである。ピン層の構成は、実施例1と同じ構成である。
Ta5nm/Ru5nm/Au5nm/FePt1nm/Fe0.5nm/MgO0.5nm(中間層)/Mg0.4nm/Fe/FePt/Pt/Cr/MgO/CoFeB/Ta//基板
(実施例2)
Ta5nm/Ru5nm/Au5nm/Pt0.5nm/Fe0.5nm/Pt0.5nm/Fe0.5nm/MgO0.5nm(中間層)/Mg0.4nm/Fe/FePt/Pt/Cr/MgO/CoFeB/Ta//基板
比較例2及び実施例2の中間層にはそれぞれ、膜厚0.5nmのMgO層を用いた。実施例2のTMR膜において、フリー層13に含まれる強磁性層13Aは2層であり、それぞれが膜厚0.5nmのPt層である。層間結合層13Bは、膜厚0.5nmのFe層である。フリー層と中間層との界面にはFe層が設けられており、このFe層の膜厚は0.5nmである。ピン層の構成は、実施例1と同じ構成である。
比較例2及び実施例2のフリー層はそれぞれ、飽和磁化と膜厚との積(Ms・t)がほぼ一定であった。比較例2では、フリー層を基板加熱成膜により形成した。一方、実施例2では、フリー層を室温で成膜した。両方のTMR膜は、TMR膜形成後、真空中で2時間無磁場アニールを行った。
実施例1と同様に、上記2つのTMR膜をイオンビームエッチング(IBE)法を用いて加工し、4端子測定が可能な100nm×100nmのサイズのMTJ素子を作成した。測定条件などは実施例1と同様である。
測定を行った結果、比較例2及び実施例2のMTJ素子の反転電流密度(Jc)はそれぞれ、1.0×107A/cm2、7.0×106A/cm2であった。すなわち、比較例2に比べて、実施例2のMTJ素子の方が、反転電流密度が小さくなる結果を得られた。
本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化できる。また、実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
10…MTJ素子、11,15…磁化参照層(ピン層)、11A,11C…ピン層、11B…中間層、12,14…中間層、13…磁化自由層(フリー層)、13A…強磁性層、13B…層間結合層、13C,13E…フリー層、13D…中間層、16…下地層、17…キャップ層、18…反強磁性層、19…界面フリー層、20…界面ピン層、30…メモリセルアレイ、31…選択トランジスタ、32,33…電源回路、34…センスアンプ回路、35…電源、36…電極、37…ハードマスク、38…ビアプラグ、MC…メモリセル、BL…ビット線、WL…ワード線、SL…ソース線。
Claims (12)
- 積層面に垂直な方向に通電されることにより情報を記録する磁気抵抗素子であって、
膜面に対して垂直な磁気異方性を有し、かつ磁化の方向が固定された磁化参照層と、
膜面に対して垂直な磁気異方性を有し、かつ磁化の方向が変化する磁化自由層と、
前記磁化参照層と前記磁化自由層との間に設けられた中間層と、
を具備し、
前記磁化自由層は、少なくとも2層の強磁性層と、前記強磁性層間に設けられた層間結合層とを有する積層構造であり、
前記強磁性層は、前記層間結合層を介して、強磁性的に結合していることを特徴とする磁気抵抗素子。 - 前記強磁性層の膜厚はそれぞれ、3nm以下であることを特徴とする請求項1に記載の磁気抵抗素子。
- 前記層間結合層は、非磁性金属からなることを特徴とする請求項1又は2に記載の磁気抵抗素子。
- 前記層間結合層は、Au(金)、Ag(銀)、Cu(銅)、Pt(白金)、Pd(パラジウム)、Ir(イリジウム)、Rh(ロジウム)、Ru(ルテニウム)及びOs(オスミウム)からなるグループから選択される材料であることを特徴とする請求項1乃至3のいずれかに記載の磁気抵抗素子。
- 前記層間結合層の膜厚は、5nm以下であることを特徴とする請求項1乃至4のいずれかに記載の磁気抵抗素子。
- 前記層間結合層は、絶縁体或いは半導体からなることを特徴とする請求項1又は2に記載の磁気抵抗素子。
- 前記層間結合層の膜厚は、2nm以下であることを特徴とする請求項6に記載の磁気抵抗効素子。
- 前記層間結合層は、絶縁体と金属導電体との混晶からなることを特徴とする請求項1又は2に記載の磁気抵抗素子。
- 前記層間結合層の層厚は、5nm以下であることを特徴とする請求項8に記載の磁気抵抗効素子。
- 請求項1乃至9のいずれかに記載の磁気抵抗素子と、この磁気抵抗素子に対して通電を行う第1及び第2の電極とを含むメモリセルを具備することを特徴とする磁気メモリ。
- 前記第1の電極に電気的に接続された第1の配線と、
前記第2の電極に電気的に接続された第2の配線と、
前記第1及び第2の配線に電気的に接続され、かつ前記磁気抵抗素子に双方向に電流を供給する電源回路とをさらに具備することを特徴とする請求項10に記載の磁気メモリ。 - 前記磁気抵抗素子の前記第2の電極と前記第2の配線との間に直列に接続された選択トランジスタと、
前記選択トランジスタのオン/オフを制御する第3の配線とをさらに具備することを特徴とする請求項11に記載の磁気メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006178615A JP2008010590A (ja) | 2006-06-28 | 2006-06-28 | 磁気抵抗素子及び磁気メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006178615A JP2008010590A (ja) | 2006-06-28 | 2006-06-28 | 磁気抵抗素子及び磁気メモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008010590A true JP2008010590A (ja) | 2008-01-17 |
Family
ID=39068546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006178615A Pending JP2008010590A (ja) | 2006-06-28 | 2006-06-28 | 磁気抵抗素子及び磁気メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008010590A (ja) |
Cited By (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009239120A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 磁気抵抗素子及び磁気メモリ |
JP2009239052A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 磁気抵抗素子および磁気メモリ |
WO2010029702A1 (ja) * | 2008-09-09 | 2010-03-18 | キヤノンアネルバ株式会社 | 磁気抵抗素子の製造方法、該製造方法に用いる記憶媒体 |
JP2011501420A (ja) * | 2007-10-11 | 2011-01-06 | エバースピン テクノロジーズ インコーポレイテッド | 低電流密度を有する磁気要素 |
JP2011023729A (ja) * | 2009-07-17 | 2011-02-03 | Magic Technologies Inc | Mtjナノピラー構造およびその形成方法 |
WO2011036752A1 (ja) * | 2009-09-24 | 2011-03-31 | 株式会社日立製作所 | 共鳴トンネル磁気抵抗効果素子、磁気メモリセル及び磁気ランダムアクセスメモリ |
JP2011138954A (ja) * | 2009-12-28 | 2011-07-14 | Canon Anelva Corp | 強磁性層の垂直磁化を用いた磁気トンネル接合デバイスの製造方法 |
JPWO2010026831A1 (ja) * | 2008-09-03 | 2012-02-02 | 富士電機株式会社 | 磁気メモリ素子およびそれを用いる記憶装置 |
JP2012054439A (ja) * | 2010-09-02 | 2012-03-15 | Sony Corp | 記憶素子及び記憶装置 |
US8223533B2 (en) | 2008-09-26 | 2012-07-17 | Kabushiki Kaisha Toshiba | Magnetoresistive effect device and magnetic memory |
JP2012204683A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 磁気抵抗素子および磁気メモリ |
WO2013080436A1 (ja) * | 2011-11-30 | 2013-06-06 | ソニー株式会社 | 記憶素子、記憶装置 |
WO2013191958A2 (en) | 2012-06-19 | 2013-12-27 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
JP2014007263A (ja) * | 2012-06-22 | 2014-01-16 | Fujitsu Ltd | 磁気抵抗メモリ |
US8772846B2 (en) | 2011-08-10 | 2014-07-08 | Samsung Electronics Co., Ltd. | Magnetic tunneling junction devices, memories, memory systems, and electronic devices |
JP2015126218A (ja) * | 2013-12-27 | 2015-07-06 | 株式会社サムスン日本研究所 | 磁気トンネル接合素子 |
JP2016063087A (ja) * | 2014-09-18 | 2016-04-25 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 磁気トンネル接合素子及び磁気ランダムアクセスメモリ |
JP2016063088A (ja) * | 2014-09-18 | 2016-04-25 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 磁気トンネル接合素子及び磁気ランダムアクセスメモリ |
US20160155932A1 (en) * | 2014-12-02 | 2016-06-02 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
JP2017079331A (ja) * | 2015-10-21 | 2017-04-27 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 垂直磁気トンネル接合を含む磁気記憶素子 |
JP2018088507A (ja) * | 2016-11-30 | 2018-06-07 | Tdk株式会社 | スピン軌道トルク型磁化反転素子、磁気抵抗効果素子及び磁気メモリ |
US10014466B2 (en) | 2013-09-18 | 2018-07-03 | Micron Technology, Inc. | Semiconductor devices with magnetic and attracter materials and methods of fabrication |
US10020446B2 (en) | 2013-09-13 | 2018-07-10 | Micron Technology, Inc. | Methods of forming magnetic memory cells and semiconductor devices |
US10026889B2 (en) | 2014-04-09 | 2018-07-17 | Micron Technology, Inc. | Semiconductor structures and devices and methods of forming semiconductor structures and magnetic memory cells |
KR20190063641A (ko) * | 2017-11-30 | 2019-06-10 | 한국과학기술연구원 | 스핀 궤도 토크 자성 메모리 |
US10347689B2 (en) | 2014-10-16 | 2019-07-09 | Micron Technology, Inc. | Magnetic devices with magnetic and getter regions and methods of formation |
US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
WO2020045655A1 (ja) * | 2018-08-30 | 2020-03-05 | 国立大学法人東北大学 | 磁気抵抗効果素子、磁気メモリ、及び、該磁気抵抗効果素子の成膜方法 |
JP2020150142A (ja) * | 2019-03-14 | 2020-09-17 | 株式会社東芝 | 磁気記憶装置 |
US10897007B2 (en) | 2018-11-28 | 2021-01-19 | Kabushiki Kaisha Toshiba | Magnetic memory device |
US11322189B2 (en) | 2018-03-16 | 2022-05-03 | Kioxia Corporation | Magnetic memory device |
JP2022132288A (ja) * | 2019-04-26 | 2022-09-08 | Tdk株式会社 | 磁気抵抗効果素子 |
JP7497877B2 (ja) | 2018-08-30 | 2024-06-11 | 国立大学法人東北大学 | 磁気抵抗効果素子、磁気メモリ、及び、該磁気抵抗効果素子の成膜方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005109263A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 磁性体素子及磁気メモリ |
-
2006
- 2006-06-28 JP JP2006178615A patent/JP2008010590A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005109263A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 磁性体素子及磁気メモリ |
Cited By (71)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011501420A (ja) * | 2007-10-11 | 2011-01-06 | エバースピン テクノロジーズ インコーポレイテッド | 低電流密度を有する磁気要素 |
US8508004B2 (en) | 2007-10-11 | 2013-08-13 | Everspin Technologies, Inc. | Magnetic element having reduced current density |
JP2009239052A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 磁気抵抗素子および磁気メモリ |
JP4599425B2 (ja) * | 2008-03-27 | 2010-12-15 | 株式会社東芝 | 磁気抵抗素子及び磁気メモリ |
KR101062048B1 (ko) | 2008-03-27 | 2011-09-02 | 가부시끼가이샤 도시바 | 자기저항 소자 및 자기 메모리 |
JP2009239120A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 磁気抵抗素子及び磁気メモリ |
US8803263B2 (en) | 2008-09-03 | 2014-08-12 | Fuji Electric Co., Ltd. | Magnetic memory element and storage device using the same |
US9543508B2 (en) | 2008-09-03 | 2017-01-10 | Iii Holdings 3, Llc | Magnetic memory element and storage device using the same |
JPWO2010026831A1 (ja) * | 2008-09-03 | 2012-02-02 | 富士電機株式会社 | 磁気メモリ素子およびそれを用いる記憶装置 |
WO2010029702A1 (ja) * | 2008-09-09 | 2010-03-18 | キヤノンアネルバ株式会社 | 磁気抵抗素子の製造方法、該製造方法に用いる記憶媒体 |
US8223533B2 (en) | 2008-09-26 | 2012-07-17 | Kabushiki Kaisha Toshiba | Magnetoresistive effect device and magnetic memory |
JP2011023729A (ja) * | 2009-07-17 | 2011-02-03 | Magic Technologies Inc | Mtjナノピラー構造およびその形成方法 |
WO2011036752A1 (ja) * | 2009-09-24 | 2011-03-31 | 株式会社日立製作所 | 共鳴トンネル磁気抵抗効果素子、磁気メモリセル及び磁気ランダムアクセスメモリ |
JP2011138954A (ja) * | 2009-12-28 | 2011-07-14 | Canon Anelva Corp | 強磁性層の垂直磁化を用いた磁気トンネル接合デバイスの製造方法 |
JP2012054439A (ja) * | 2010-09-02 | 2012-03-15 | Sony Corp | 記憶素子及び記憶装置 |
JP2012204683A (ja) * | 2011-03-25 | 2012-10-22 | Toshiba Corp | 磁気抵抗素子および磁気メモリ |
US9087980B2 (en) | 2011-03-25 | 2015-07-21 | Kabushiki Kaisha Toshiba | Magnetoresistive element and magnetic memory |
US9219227B2 (en) | 2011-03-25 | 2015-12-22 | Kabushiki Kaisha Toshiba | Magnetoresistive element and magnetic memory |
TWI550604B (zh) * | 2011-08-10 | 2016-09-21 | 三星電子股份有限公司 | 磁隧接面裝置、記憶體、記憶體系統及電子裝置 |
US8772846B2 (en) | 2011-08-10 | 2014-07-08 | Samsung Electronics Co., Ltd. | Magnetic tunneling junction devices, memories, memory systems, and electronic devices |
US9356228B2 (en) | 2011-08-10 | 2016-05-31 | Samsung Electronics Co., Ltd. | Magnetic tunneling junction devices, memories, memory systems, and electronic devices |
US8987798B2 (en) | 2011-08-10 | 2015-03-24 | Samsung Electronics Co., Ltd. | Magnetic tunneling junction devices, memories, memory systems, and electronic devices |
US9553255B2 (en) | 2011-11-30 | 2017-01-24 | Sony Corporation | Memory element, memory apparatus |
CN103946974A (zh) * | 2011-11-30 | 2014-07-23 | 索尼公司 | 存储元件、存储装置 |
USRE49364E1 (en) | 2011-11-30 | 2023-01-10 | Sony Corporation | Memory element, memory apparatus |
US9917248B2 (en) | 2011-11-30 | 2018-03-13 | Sony Corporation | Memory element, memory apparatus |
WO2013080436A1 (ja) * | 2011-11-30 | 2013-06-06 | ソニー株式会社 | 記憶素子、記憶装置 |
CN104395964B (zh) * | 2012-06-19 | 2017-07-21 | 美光科技公司 | 存储器单元、半导体装置结构、存储器系统及制作方法 |
CN104395964A (zh) * | 2012-06-19 | 2015-03-04 | 美光科技公司 | 存储器单元、半导体装置结构、存储器系统及制作方法 |
US10121824B2 (en) | 2012-06-19 | 2018-11-06 | Micron Technology, Inc. | Magnetic structures, semiconductor structures, and semiconductor devices |
US9356229B2 (en) | 2012-06-19 | 2016-05-31 | Micron Technology, Inc. | Memory cells and methods of fabrication |
US11158670B2 (en) | 2012-06-19 | 2021-10-26 | Micron Technology, Inc. | Magnetic structures, semiconductor structures, and semiconductor devices |
JP2015521795A (ja) * | 2012-06-19 | 2015-07-30 | マイクロン テクノロジー, インク. | メモリセル、半導体デバイス構造、メモリシステムおよび作製方法 |
WO2013191958A2 (en) | 2012-06-19 | 2013-12-27 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
EP2862173A4 (en) * | 2012-06-19 | 2016-03-02 | Micron Technology Inc | MEMORY CELLS, SEMICONDUCTOR ASSEMBLY STRUCTURES, STORAGE SYSTEMS AND METHOD OF MANUFACTURE |
US10586830B2 (en) | 2012-06-19 | 2020-03-10 | Micron Technology, Inc. | Magnetic structures, semiconductor structures, and semiconductor devices |
US9711565B2 (en) | 2012-06-19 | 2017-07-18 | Micron Technology, Inc. | Semiconductor devices comprising magnetic memory cells |
JP2014007263A (ja) * | 2012-06-22 | 2014-01-16 | Fujitsu Ltd | 磁気抵抗メモリ |
US11211554B2 (en) | 2013-09-13 | 2021-12-28 | Micron Technology, Inc. | Electronic systems including magnetic regions |
US10290799B2 (en) | 2013-09-13 | 2019-05-14 | Micron Technology, Inc. | Magnetic memory cells and semiconductor devices |
US10020446B2 (en) | 2013-09-13 | 2018-07-10 | Micron Technology, Inc. | Methods of forming magnetic memory cells and semiconductor devices |
US10396278B2 (en) | 2013-09-18 | 2019-08-27 | Micron Technology, Inc. | Electronic devices with magnetic and attractor materials and methods of fabrication |
US10014466B2 (en) | 2013-09-18 | 2018-07-03 | Micron Technology, Inc. | Semiconductor devices with magnetic and attracter materials and methods of fabrication |
JP2015126218A (ja) * | 2013-12-27 | 2015-07-06 | 株式会社サムスン日本研究所 | 磁気トンネル接合素子 |
US11251363B2 (en) | 2014-04-09 | 2022-02-15 | Micron Technology, Inc. | Methods of forming electronic devices |
US10505104B2 (en) | 2014-04-09 | 2019-12-10 | Micron Technology, Inc. | Electronic devices including magnetic cell core structures |
US10026889B2 (en) | 2014-04-09 | 2018-07-17 | Micron Technology, Inc. | Semiconductor structures and devices and methods of forming semiconductor structures and magnetic memory cells |
JP2016063087A (ja) * | 2014-09-18 | 2016-04-25 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 磁気トンネル接合素子及び磁気ランダムアクセスメモリ |
JP2016063088A (ja) * | 2014-09-18 | 2016-04-25 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 磁気トンネル接合素子及び磁気ランダムアクセスメモリ |
US10680036B2 (en) | 2014-10-16 | 2020-06-09 | Micron Technology, Inc. | Magnetic devices with magnetic and getter regions |
US10347689B2 (en) | 2014-10-16 | 2019-07-09 | Micron Technology, Inc. | Magnetic devices with magnetic and getter regions and methods of formation |
US10355044B2 (en) | 2014-10-16 | 2019-07-16 | Micron Technology, Inc. | Magnetic memory cells, semiconductor devices, and methods of formation |
US20160155932A1 (en) * | 2014-12-02 | 2016-06-02 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
US10134978B2 (en) | 2014-12-02 | 2018-11-20 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
US20170358737A1 (en) * | 2014-12-02 | 2017-12-14 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
US9768377B2 (en) | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
JP2017079331A (ja) * | 2015-10-21 | 2017-04-27 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 垂直磁気トンネル接合を含む磁気記憶素子 |
JP6999122B2 (ja) | 2015-10-21 | 2022-01-18 | 三星電子株式会社 | 垂直磁気トンネル接合を含む磁気記憶素子 |
JP2018088507A (ja) * | 2016-11-30 | 2018-06-07 | Tdk株式会社 | スピン軌道トルク型磁化反転素子、磁気抵抗効果素子及び磁気メモリ |
KR102142091B1 (ko) * | 2017-11-30 | 2020-08-06 | 한국과학기술연구원 | 스핀 궤도 토크 자성 메모리 |
KR20190063641A (ko) * | 2017-11-30 | 2019-06-10 | 한국과학기술연구원 | 스핀 궤도 토크 자성 메모리 |
US11322189B2 (en) | 2018-03-16 | 2022-05-03 | Kioxia Corporation | Magnetic memory device |
US20210399208A1 (en) * | 2018-08-30 | 2021-12-23 | Tohoku University | Magnetoresistance effect element, magnetic memory, and film formation method for said magnetoresistance effect element |
WO2020045655A1 (ja) * | 2018-08-30 | 2020-03-05 | 国立大学法人東北大学 | 磁気抵抗効果素子、磁気メモリ、及び、該磁気抵抗効果素子の成膜方法 |
JPWO2020045655A1 (ja) * | 2018-08-30 | 2021-10-14 | 国立大学法人東北大学 | 磁気抵抗効果素子、磁気メモリ、及び、該磁気抵抗効果素子の成膜方法 |
JP7497877B2 (ja) | 2018-08-30 | 2024-06-11 | 国立大学法人東北大学 | 磁気抵抗効果素子、磁気メモリ、及び、該磁気抵抗効果素子の成膜方法 |
US10897007B2 (en) | 2018-11-28 | 2021-01-19 | Kabushiki Kaisha Toshiba | Magnetic memory device |
JP2020150142A (ja) * | 2019-03-14 | 2020-09-17 | 株式会社東芝 | 磁気記憶装置 |
JP2022132288A (ja) * | 2019-04-26 | 2022-09-08 | Tdk株式会社 | 磁気抵抗効果素子 |
JP7375858B2 (ja) | 2019-04-26 | 2023-11-08 | Tdk株式会社 | 磁気抵抗効果素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100832191B1 (ko) | 자기저항 소자 및 자기 메모리 | |
JP2008010590A (ja) | 磁気抵抗素子及び磁気メモリ | |
JP2008028362A (ja) | 磁気抵抗素子及び磁気メモリ | |
JP2008252037A (ja) | 磁気抵抗素子及び磁気メモリ | |
EP1939886B1 (en) | Storage element and memory | |
EP1970911B1 (en) | Spin-polarised current driven magnetic memory device and memory | |
US8223533B2 (en) | Magnetoresistive effect device and magnetic memory | |
US7859034B2 (en) | Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer | |
US9147455B2 (en) | Storage element having laminated storage layer including magnetic layer and conductive oxide and storage device including the storage element | |
TWI401680B (zh) | 儲存元件以及記憶體 | |
JP2007150265A (ja) | 磁気抵抗効果素子および磁気記憶装置 | |
KR101360991B1 (ko) | 기억 소자 및 메모리 | |
JP6244617B2 (ja) | 記憶素子、記憶装置、磁気ヘッド | |
JP2009094104A (ja) | 磁気抵抗素子 | |
US20070096229A1 (en) | Magnetoresistive element and magnetic memory device | |
JP5203871B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
TWI639155B (zh) | 儲存元件、儲存裝置及磁頭 | |
JP2008252018A (ja) | 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ | |
US8692341B2 (en) | Storage element and storage device | |
US8283741B2 (en) | Optimized free layer for spin torque magnetic random access memory | |
JP2008252036A (ja) | 磁気抵抗素子及び磁気メモリ | |
WO2011036795A1 (ja) | 磁気抵抗効果素子および磁気メモリ | |
US20120199922A1 (en) | Storage element and memory device | |
JP2012151213A (ja) | 記憶素子、メモリ装置 | |
KR20120024469A (ko) | 기억 소자 및 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |