JP2020150142A - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP2020150142A
JP2020150142A JP2019046607A JP2019046607A JP2020150142A JP 2020150142 A JP2020150142 A JP 2020150142A JP 2019046607 A JP2019046607 A JP 2019046607A JP 2019046607 A JP2019046607 A JP 2019046607A JP 2020150142 A JP2020150142 A JP 2020150142A
Authority
JP
Japan
Prior art keywords
magnetic layer
magnetic
layer
storage device
opposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019046607A
Other languages
English (en)
Other versions
JP6944477B2 (ja
Inventor
克彦 鴻井
Katsuhiko Koi
克彦 鴻井
智明 井口
Tomoaki Iguchi
智明 井口
尚治 下村
Naoharu Shimomura
尚治 下村
英行 杉山
Hideyuki Sugiyama
英行 杉山
與田 博明
Hiroaki Yoda
博明 與田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019046607A priority Critical patent/JP6944477B2/ja
Publication of JP2020150142A publication Critical patent/JP2020150142A/ja
Application granted granted Critical
Publication of JP6944477B2 publication Critical patent/JP6944477B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】安定した動作が得られる磁気記憶装置を提供する。【解決手段】実施形態によれば、磁気記憶装置は、導電部材、第1磁性層、第1対向磁性層、第1中間磁性層、第1導電層及び第1非磁性層を含む。導電部材は、第1〜第3部分を含む。第1対向磁性層は、第3部分と第1磁性層との間に設けられる。第1中間磁性層は、第1対向磁性層と第1磁性層との間に設けられる。第1導電層は、第1対向磁性層と第1中間磁性層との間に設けられる。第1非磁性層は、第1中間磁性層と第1磁性層との間に設けられる。第1導電層は、第1〜第4材料の少なくとも1つを含む。第1材料は、W、Mo、Zr、Nb及びVの少なくとも1つを含む。第2材料は、金属窒化物を含む。第3材料は、金属酸化物を含む。第4材料は、Ru、Ir及びCrの少なくとも1つを含む。第4材料の少なくとも一部はアモルファスである。【選択図】図1

Description

本発明の実施形態は、磁気記憶装置に関する。
磁気記憶装置において、安定した動作が望まれる。
特開2018−22545号公報
本発明の実施形態は、安定した動作が得られる磁気記憶装置を提供する。
本発明の実施形態によれば、磁気記憶装置は、導電部材、第1磁性層、第1対向磁性層、第1中間磁性層、第1導電層及び第1非磁性層を含む。前記導電部材は、第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含む。前記第1対向磁性層は、前記第3部分と前記第1磁性層との間に設けられる。第1中間磁性層は、前記第1対向磁性層と前記第1磁性層との間に設けられる。前記第1導電層は、前記第1対向磁性層と前記第1中間磁性層との間に設けられる。前記第1非磁性層は、前記第1中間磁性層と前記第1磁性層との間に設けられる。前記第1導電層は、第1材料、第2材料、第3材料及び第4材料よりなる群から選択された少なくとも1つを含む。前記第1材料は、W、Mo、Zr、Nb及びVよりなる群から選択された少なくとも1つを含む。前記第2材料は、金属窒化物を含む。前記第3材料は、金属酸化物を含む。前記第4材料は、Ru、Ir及びCrよりなる群から選択された少なくとも1つを含む。前記第4材料の少なくとも一部はアモルファスである。
図1は、第1実施形態に係る磁気記憶装置を例示する模式図である。 図2は、第1実施形態に係る磁気記憶装置を例示する模式図である。 図3(a)及び図3(b)は、第1実施形態に係る磁気記憶装置の動作を例示する模式図である。 図4は、第2実施形態に係る磁気記憶装置を例示する模式図である。 図5は、第2実施形態に係る磁気記憶装置を例示する模式図である。 図6(a)及び図6(b)は、第3実施形態に係る磁気記憶装置を例示する模式図である。 図7は、磁気記憶装置に含まれる回路を例示する模式図である。 図8は、磁気記憶装置の特性を例示するグラフ図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1実施形態)
図1は、第1実施形態に係る磁気記憶装置を例示する模式図である。
図1に示すように、実施形態に係る磁気記憶装置110は、導電部材21、第1磁性層11、第1対向磁性層11c、第1中間磁性層11i、第1導電層11e及び第1非磁性層11nを含む。例えば、第1磁性層11、第1中間磁性層11i及び第1非磁性層11nは、第1構造体SB1に含まれる。この例では、第1構造体SB1は、第1対向磁性層11c及び第1導電層11eをさらに含む。
後述するように、第1構造体SB1の電気抵抗は、変化可能である。電気抵抗の変化は、例えば、第1構造体SB1に含まれる磁性層の磁化の状態に応じている。第1構造体SB1の少なくとも一部は、例えば、MTJ(Tunnel Magneto Resistance Effect)素子として機能する。第1構造体SB1は、例えば、1つのメモリセル(メモリ要素)として機能する。後述するように、複数の構造体が設けられても良い。
導電部材21は、第1部分21a、第2部分21b及び第3部分21cを含む。第3部分21cは、第1部分21aと第2部分21bとの間にある。第3部分21cは、第1部分21a及び第2部分21bと連続する。
第1対向磁性層11cは、第3部分21cと第1磁性層11との間に設けられる。第1中間磁性層11iは、第1対向磁性層11cと第1磁性層11との間に設けられる。第1導電層11eは、第1対向磁性層11cと第1中間磁性層11iとの間に設けられる。第1非磁性層11nは、第1中間磁性層11iと第1磁性層11との間に設けられる。
第1磁性層11及び第1対向磁性層11cは、例えば、強磁性体を含む。第1中間磁性層11iは、例えば、軟磁性体を含む。
第1導電層11eは、第1材料、第2材料、第3材料及び第4材料よりなる群から選択された少なくとも1つを含む。第1材料は、例えば、W、Mo、Zr、Nb及びVよりなる群から選択された少なくとも1つを含む。第2材料は、金属窒化物を含む。第2材料は、例えば、TiN、ZrN、NbN、TaN、CrN及びVNよりなる群から選択された少なくとも1つを含む。第3材料は、金属酸化物を含む。第3材料は、例えば、ZnO、In及びSnOよりなる群から選択された少なくとも1つを含む。第4材料は、Ru、Ir及びCrよりなる群から選択された少なくとも1つを含む。前記第4材料の少なくとも一部はアモルファスである。
第1材料の少なくとも一部が、アモルファスでも良い。第2材料の少なくとも一部が、アモルファスでも良い。第3材料の少なくとも一部が、アモルファスでも良い。
第1対向磁性層11cから第1磁性層11への方向を第1方向D1とする。第1方向D1をZ軸方向とする。Z軸方向に対して垂直な方向をX軸方向とする。Z軸方向及びX軸方向に対して垂直な方向をY軸方向とする。例えば、第1部分21aから第2部分21bへの第2方向D2は、例えばX軸方向に沿う。
1つの例において、第1導電層11eの厚さte(図1参照)は、2nm以上10nm以下である。厚さteは、第1方向D1に沿う長さである。
このような第1導電層11eが、第1対向磁性層11cと第1中間磁性層11iとの間に設けられることで、例えば、第1対向磁性層11cからの漏洩磁界が第1中間磁性層11iに作用し易くなる。
図1に示すように、磁気記憶装置110は、制御部70をさらに含んでも良い。制御部70は、第1部分21a及び第2部分21bと電気的に接続される。この例では、制御部70は、第1磁性層11とさらに電気的に接続される。例えば、制御部70と第1部分21aとの接続は、配線71aにより行われる。例えば、制御部70と第2部分21aとの接続は、配線71bにより行われる。例えば、制御部70と第1磁性層11との接続は、配線70aにより行われる。これらの配線の途上にスイッチなどが設けられても良い。例えば、制御部70に設けられる制御回路75と、第1部分21aと、の間の電流経路にスイッチsw21が設けられる。例えば、制御回路75と、第1磁性層11との間の電流経路にスイッチsw1が設けられる。スイッチは、制御回路75と、第2部分21bと、の間の電流経路に設けられても良い。
例えば、制御部70は、第1動作及び第2動作を実施可能である。第1動作において、制御部70は、第1部分21aから第2部分21bへの第1電流を導電部材21に供給する。第2動作において、制御部70は、第2部分21bから第1部分21aへの第2電流を導電部材21に供給する。
これらの動作により、例えば、第1構造体SB1の電気抵抗が変化する。例えば、第1動作の後の第1状態において、第1部分21aと第1磁性層11との間の第1電流経路cp1の第1電気抵抗は、第2動作の後の、第1電流経路cp1の第2電気抵抗とは異なる。
電気抵抗のこの変化は、例えば、第1中間磁性層11iの磁化の向きと、第1磁性層11の磁化の向きと、の間の角度の変化に対応していると考えられる。以下、このような動作の例について説明する。
第1動作において、第1電流が導電部材21に流れると、第1対向磁性層11cの磁化が、第1電流の向きに応じた向きになる。一方、第2動作において、第1電流の向きに対して逆の向きの第2電流が導電部材21に流れると、第1対向磁性層11cの磁化が、第2電流の向きに応じた向きになる。これらの動作において、第1対向磁性層11cの磁化は、互いに異なる向きとなる。電流の向きに応じた、第1対向磁性層11cの磁化の向きの変化は、例えば、SO(spin obit)効果によると考えられる。
実施形態においては、例えば、第1対向磁性層11cの漏洩磁界が第1中間磁性層11iに作用する。漏洩磁界により、第1対向磁性層11cの磁化の向きに応じて、第1中間磁性層11iの磁化の向きが変化する。
一方、第1磁性層11の磁化の向きは、実質的に変化しない。このため、第1動作及び第2動作により変化した第1中間磁性層11iの磁化の向きと、第1磁性層11の磁化の向きと、の間の角度が変化する。これにより、上記の電気抵抗の変化が生じる。
実施形態においては、電気抵抗の異なる複数の状態を、複数の記憶状態に対応させる。
実施形態においては、第1対向磁性層11cと第1中間磁性層11iとの間に、第1導電層11eが設けられる。第1導電層11eにおいて、SO効果が実質的に生じない。または、第1導電層11eにおけるスピンホール角θSHの符号は、導電部材21におけるスピンホール角θSHの符号と逆である。このような第1導電層11eによって、SO効果の低減が抑制される。
第1導電層11eが上記のような第1〜第4材料のいずれかを含むことで、SO効果の低減が抑制できる。
このような新しい磁化の制御(書き込み動作)により、安定した記憶状態が得られる。実施形態によれば、安定した動作が得られる磁気記憶装置を提供できる。
第1対向磁性層11c、第1導電層11e及び第1中間磁性層11iの積層構造において、スピントランスファトルク(STT:Spin Transfer Torque)が抑制される。上記のような第1導電層11eを用いることで、第1導電層11eを介したSTTが実質的に無視できる。
後述するように、第1構造体SB1の記憶状態が、例えば自己参照法(Self-Reference Sensing Scheme)により検出されても良い。この場合、上記のように、第1対向磁性層11c、第1導電層11e及び第1中間磁性層11iの積層構造におけるSTTが実質的に生じないため、第1中間磁性層11iの磁化の向きは、変化し易くなる。これにより、自己参照法による検出の感度が高くできる。自己参照法は、Non destructiveな自己参照法を含んでも良い。自己参照法の例については、後述する。
実施形態においては、高い感度の検出(読み出し動作)が得られる。例えば、読み出し動作が記憶状態に与えるディスターブが抑制できる。より安定した動作が得易くなる。
例えば、第1対向磁性層11cと第1中間磁性層11iとが磁気的にカップリングした参考例がある。この参考例においては、これらの磁性層11の間に設けられる層として、RuまたはCuなどが設けられる。そして、この層の厚さは、良好な磁気的カップリングが得られるような厚さ(例えば、RKKY(Ruderman-Kittel-Kasuya-Yosida)結合のピークに対応する厚さなど)に設定される。
これに対して、実施形態においては、第1対向磁性層11cと第1中間磁性層11iとは、実質的に磁気的カップリングしない。これにより、上記の自己参照法による検出において、第1中間磁性層11iの磁化が変化し易い。これにより、高い感度が得られる。
例えば、第1導電層11eの厚さteを2nm以上10nm以下とすることで、磁気的なカップリングが抑制されつつ、漏洩磁界が有効に作用する。
実施形態においては、磁気的カップリングを用いるという通常の発想ではなく、漏洩磁界を用いる発想に基づいている。これにより、効率的な書き込みが可能になる。効率的な読み出しが可能になる。
実施形態において、第1中間磁性層11iの磁気体積は、第1対向磁性層11cの磁気体積よりも小さいことが好ましい。第1中間磁性層11iの磁気体積は、第1中間磁性層11iの飽和磁化と、第1中間磁性層11iの体積と、の積である。第1対向磁性層11cの磁気体積は、第1対向磁性層11cの飽和磁化と、第1対向磁性層11cの体積と、の積である。これにより、第1中間磁性層11iの磁化の向きが、第1対向磁性層11cの磁化の向きに比べて変化しやすくなる。高い感度が得易くなる。
例えば、実施形態において、第1構造体SB1の形成において、第1中間磁性層11i及び第1対向磁性層11cが一括して形成されても良い。この場合、これらの層におけるX−Y平面に沿うサイズは実質的に同じである。このため、これらの層における体積の差は、厚さの差に実質的に対応しても良い。
例えば、第1方向D1(第1対向磁性層11cから第1磁性層11への方向)に沿う第1中間磁性層11iの厚さti(図1参照)は、第1方向D1に沿う第1対向磁性層11cの厚さtc(図1参照)よりも薄いことが好ましい。高い感度が得易くなる。
1つの例において、第1中間磁性層11iの厚さtiは、例えば、0.5nm以上1.5nm以下である。1つの例において、第1対向磁性層11cの厚さtcは、例えば、1.5nm以上10nm以下である。
実施形態において、第1中間磁性層11iは、例えば、以下の第1磁性材料及び第2磁性材料よりなる群から選択された少なくとも1つを含む。第1磁性材料は、bcc構造を有し、Fe、Co及びNiよりなる群から選択された少なくとも1つと、Bと、と含む。第2磁性材料は、Ni及びFeを含む第1層と、Fe、Co及びBを含む第2層と、を含む積層膜を含む。第1中間磁性層11iがこのような材料を含むことで、例えば、第1中間磁性層11iにおいて、磁化の向きに関して適度な制御性が得易くなる。
磁気記憶装置110において、第1導電層11eの電気抵抗率は、導電部材21の電気抵抗率よりも高いことが好ましい。導電部材21を流れる電流が、第1導電層11eに分流することが抑制できる。これにより、より効果的にSO効果が得られる。
実施形態において、第1非磁性層11nは、例えば、MgOなどを含む。第1非磁性層11nの厚さtn(図1参照)は、例えば、0.8nm以上4nm以下である。
実施形態において、第1磁性層11は、例えば、Fe、Co及びNiよりなる群から選択された少なくとも1つを含む。
実施形態において、導電部材21は、例えば、W、Ta、及び、Ptよりなる群から選択された少なくとも1つを含む。
第1非磁性層11n、第1磁性層11及び導電部材21に関する上記の材料は、例であり、他の材料が用いられても良い。
実施形態において、第4材料の少なくとも一部は、アモルファスである。第1材料の少なくとも一部が、アモルファスでも良い。第2材料の少なくとも一部が、アモルファスでも良い。第3材料の少なくとも一部が、アモルファスでも良い。例えば、第1導電層11eの少なくとも一部は、アモルファスである。この場合、第1導電層11eに近い層(例えば、第1非磁性層11であり、例えば、MgO層など)において、良好な結晶性が得やすくなる。例えば、良好な磁気特性が得やすくなる。
図2は、第1実施形態に係る磁気記憶装置を例示する模式図である。
図2に示すように、実施形態に係る磁気記憶装置111は、導電部材21及び第1構造体SB1に加えて、第2構造体SB2を含む。この例では、第3構造体SB3がさらに設けられている。このように、1つの導電部材21に複数の構造体(メモリセル)が設けられても良い。1つの導電部材21に設けられる複数の構造体の数は任意である。以下、磁気記憶装置111について、磁気記憶装置110とは異なる部分について説明する。
磁気記憶装置111は、第2磁性層12、第2対向磁性層12c、第2中間磁性層12i、第2導電層12e及び第2非磁性層12nをさらに含む。
導電部材21は、第1〜第3部分21a〜21cに加えて、第4部分21d及び第5部分21eをさらに含む。第1部分21aと第4部分21dとの間に第3部分21cがある。第3部分21cと第4部分21dとの間に第2部分21bがある。第2部分21bと第4部分21dとの間に第5部分21eがある。導電部材21は、端部21xを含んでも良い。例えば、第1部分21aが1つの端部であり、別の端部が端部21xである。例えば、第1部分21aと端部21xとの間に上記の部分が設けられる。
第2対向磁性層12cは、第5部分21eと第2磁性層12との間に設けられる。第2中間磁性層12iは、第2対向磁性層12cと第2磁性層12との間に設けられる。第2導電層12eは、第2対向磁性層12cと第2中間磁性層12iとの間に設けられる。第2非磁性層12nは、第2中間磁性層12iと第2磁性層12との間に設けられる。
例えば、第2磁性層12、第2中間磁性層12i及び第2非磁性層12nは、第2構造体SB2に含まれる。この例では、第2構造体SB2は、第2対向磁性層12c及び第2導電層12eをさらに含む。第2構造体SB2に含まれる複数の層における構成及び材料は、第1構造体SB1のそれらと同様なので、説明を省略する。
磁気記憶装置111は、第3磁性層13、第3対向磁性層13c、第3中間磁性層13i、第3導電層13e及び第3非磁性層13nをさらに含んでも良い。例えば、第3磁性層13、第3中間磁性層13i及び第3非磁性層13nは、第3構造体SB3に含まれる。この例では、第3構造体SB3は、第3対向磁性層13c及び第3導電層13eをさらに含む。第3構造体SB3に含まれる複数の層における構成及び材料は、第1構造体SB1のそれらと同様なので、説明を省略する。
制御部70は、配線71aにより第1部分21aと電気的に接続される。制御部70は、配線71bにより、第4部分21d(この例では、端部21x)と電気的に接続される。制御部70は、配線70aにより、第1磁性層11と電気的に接続される。制御部70は、配線70bにより、第2磁性層12と電気的に接続される。例えば、制御回路75と、第2磁性層12との間の電流経路にスイッチsw2が設けられる。
導電部材21に複数の構造体が設けられる場合の書き込み動作において、複数の構造体に印加される電圧によって、選択状態または非選択状態を制御することができる。選択状態おいては、導電部材21を流れる電流によって、構造体の電気抵抗が変化する。非選択状態において、導電部材21を流れる電流によって、構造体の電気抵抗が実質的に変化しない。
制御部70例えば、以下の第3動作及び第4動作を実施可能である。
第3動作においては、制御部70は、第1部分21aから第4部分21dへの第1電流を導電部材21に供給しつつ、第1磁性層11の電位を第1電位とし、第2磁性層12の電位をこの第1電位とする。第1電位は、例えば、選択電位である。電位は、例えば、導電部材21の電位を基準にした電位である。
第4動作において、制御部70は、第4部分21dから第1部分21aへの第2電流を導電部材21に供給しつつ、第1磁性層11の電位を第1電位とし、第2磁性層12の電位を第2電位とする。第2電位は、第1電位とは異なる。第2電位は、例えば非選択電位である。
例えば、選択電位の第1電位が印加されている場合、導電部材21に流れる電流の向きに応じて、対向磁性層の磁化及び中間磁性層の磁化が変化する。
例えば、非選択電位の第2電位が印加されている場合、導電部材21に流れる電流の向きに応じて、対向磁性層の磁化及び中間磁性層の磁化が変化する。
例えば、第3動作において、第1構造体SB1及び第2構造体SB2においては、同じ磁化状態(同じ電気抵抗の状態)が得られる。一方、第4動作において、第1構造体SB1においては、情報が書き換えられ、第2構造体SB2においては、情報が書き換えられない。
したがって、第3動作の後の第1状態において、第1部分21aと第1磁性層11との間の第1電流経路cp1(図2参照)の第1電気抵抗と、第1部分21aと第2磁性層12との間の第2電流経路cp2(図2参照)の第2電気抵抗と、は実質的に同じである。例えば、このときの第1電気抵抗及び第2電気抵抗の両方が、高抵抗(磁化が「反平行」)である。または、第1電気抵抗及び第2電気抵抗の両方が、低抵抗(磁化が「平行」)である。
一方、第1状態の後に第4動作が行われ、その後の第2状態において、第1電流経路cp1の第3電気抵抗は、第2電流経路cp2の第4電気抵抗とは異なる。第3電気抵抗は、書き換えられた後の電気抵抗である。一方、第4電気抵抗は、書き換えられず、第4動作の前の電気抵抗と実質的に同じである。
このように、第1電気抵抗と第2電気抵抗との差の絶対値は、第3電気抵抗と第4電気抵抗との差の絶対値よりも小さい。
このような選択状態または非選択状態制御が可能である。このような制御は、例えば、以下の動作により得られる。
図3(a)及び図3(b)は、第1実施形態に係る磁気記憶装置の動作を例示する模式図である。
図3(a)は、第1磁性層11に上記の第2電圧(非選択電圧)が印加されている状態に対応する。図3(b)は、第1磁性層11に上記の第1電圧(選択電圧)が印加されている状態に対応する。
図3(b)に示すように、選択電圧が印加されている場合、STTが作用する。これにより、第1中間磁性層11iの磁化11imの揺らぎが抑制される。この状態の第1中間磁性層11iと、第1対向磁性層11cと、の間で磁気的な作用が生じる。これにより、第1中間磁性層11iの磁化が反転し易くなる。これにより、選択的な書き込み(磁化の反転)が実施できる。
図3(a)に示すように、非選択電圧が印加されている場合、STTが作用しない。この場合、第1中間磁性層11iの磁化11imの揺らぎが、図3(b)のときに比べて、相対的に大きい。このため、第1中間磁性層11iと第1対向磁性層11cとの間の磁気的な作用により、発振が抑制される。このため、この状態において、磁化の変化が抑制される。これにより、非選択状態が得られる。
このような作用により、上記の電気抵抗の差(第1電気抵抗と第2電気抵抗との差の絶対値と、第3電気抵抗と第4電気抵抗との差の絶対値と、の差)が生じる。
(第2実施形態)
以下、第2実施形態について、第1実施形態と異なる部分について説明する。
図4は、第2実施形態に係る磁気記憶装置を例示する模式図である。
図4に示すように、実施形態に係る磁気記憶装置120は、導電部材21、第1磁性層11、第1対向磁性層11c、第1中間磁性層11i及び第1非磁性層11nを含む。例えば、第1磁性層11、第1中間磁性層11i及び第1非磁性層11nは、第1構造体SB1に含まれる。
第1対向磁性層11cと第1磁性層11との間に、導電部材21の第3部分21cがある。第1中間磁性層11iは、第3部分21cと第1磁性層11との間に設けられる。第1非磁性層11nは、第1中間磁性層11iと第1磁性層11との間に設けられる。
磁気記憶装置120においては、例えば、導電部材21を流れる電流により、第1対向磁性層11cの磁化が制御される。例えば、第1対向磁性層11cからの漏洩磁界により、第1中間磁性層11iの磁化が制御される。
磁気記憶装置120においては、例えば、導電部材21を流れる電流に基づく第1対向磁性層11cの磁化が、第1中間磁性層11i、第1非磁性層11n及び第1磁性層11の構造における磁気特性とは独立して制御し易くなる。例えば、STTが抑制される。例えば、安定した磁化の制御(書き込み動作)により、安定した記憶状態が得られる。安定した動作が得られる磁気記憶装置を提供できる。
磁気記憶装置120において、例えば、STTを抑制できる。例えば、自己参照法などによる検出(読み出し)において、高い感度が得られる。例えば、高い感度の検出(読み出し動作)が得られる。読み出し動作が記憶状態に与えるディスターブが抑制できる。より安定した動作が得易くなる。
例えば、第1対向磁性層11cから第1磁性層11への第1方向D1に沿う導電部材21の厚さt21は、1nm以上15nm以下であることが好ましい。これにより、第1対向磁性層11cからの漏洩磁界が、第1中間磁性層11iに有効に印加される。例えば、高い書き込み効率が得やすくなる。
磁気記憶装置120において、第1中間磁性層11iの磁気体積は、第1対向磁性層11cの磁気体積よりも小さいことが好ましい。これにより、第1中間磁性層11iの磁化の向きが、第1対向磁性層11cの磁化の向きに比べて変化しやすくなる。高い感度が得易くなる。
例えば、第1方向D1に沿う第1中間磁性層11iの厚さtiは、第1方向D1に沿う第1対向磁性層11cの厚さtcよりも薄いことが好ましい。高い感度が得易くなる。
磁気記憶装置120においても制御部70は、例えば、第1部分21a及び第2部分21bと電気的に接続される。この場合も、制御部70は、第1動作及び第2動作を実施可能である。制御部70は、第1動作において、第1部分21aから第2部分21bへの第1電流を導電部材21に供給する。制御部70は、第2動作において、第2部分21bから第1部分21aへの第2電流を導電部材21に供給する。第1動作の後の第1状態において、第1部分21aと第1磁性層11との間の第1電流経路cp1の第1電気抵抗は、第2動作の後の、第1電流経路cp1の第2電気抵抗とは異なる。
図5は、第2実施形態に係る磁気記憶装置を例示する模式図である。
図5に示すように、実施形態に係る磁気記憶装置121のように、第2構造体SB2及び第3構造体SB3をさらに含んでも良い。以下、磁気記憶装置121における第2構造体SB2について、説明する。
磁気記憶装置121は、第2磁性層12、第2対向磁性層12c、第2中間磁性層12i、及び、第2非磁性層12nを含む。一方、導電部材21は、第1〜第5部分21a〜21eを含む。第5部分21eは、第2対向磁性層12cと第2磁性層11との間にある。第2中間磁性層12iは、第5部分21eと第2磁性層12との間に設けられる。第2非磁性層12nは、第2中間磁性層12iと第2磁性層12との間に設けられる。
磁気記憶装置121においても、選択状態及び非選択状態が得られる。例えば、制御部70は、第1部分21a、第4部分21d(この例では、端部21x)、第1磁性層11及び第2磁性層12と電気的に接続されている。
制御部は、第3動作及び第4動作を実施可能である。第3動作において、制御部70は、第1部分21aから第4部分21dへの第1電流を導電部材21に供給しつつ、第1磁性層11の電位を第1電位とし、第2磁性層12の電位を第1電位とする。第4動作において、制御部70は、第4部分21dから第1部分21aへの第2電流を導電部材21に供給しつつ、第1磁性層11の電位を第1電位とし、第2磁性層12の電位を第1電位とは異なる第2電位とする。
磁気記憶装置121においても、第3動作の後の第1状態における、第1部分21aと第1磁性層11との間の第1電流経路cp1の第1電気抵抗と、第1部分21aと第2磁性層12との間の第2電流経路cp2の第2電気抵抗と、の差の絶対値は、第1状態の後の第4動作の後の第2状態における、第1電流経路cp1の第3電気抵抗と、第2電流経路cp2の第4電気抵抗と、の差の絶対値よりも小さい。例えば、第3動作において、第1構造体SB1及び第2構造体SB2において、選択状態である。例えば、第4動作において、第1構造体SB1は選択状態であり、第2構造体SB2は非選択状態である。
(第3実施形態)
以下、第3実施形態について、第1実施形態と異なる部分について説明する。
図6(a)及び図6(b)は、第3実施形態に係る磁気記憶装置を例示する模式図である。
図6(a)は、平面図である。図6(b)は、図6(a)のA1−A2線断面図である。
図6(a)及び図6(b)に示すように、実施形態に係る磁気記憶装置130は、導電部材21、第1磁性層11、第1対向磁性層11c、第1中間磁性層11i、第1導電層11e及び第1非磁性層11nを含む。この場合も、導電部材21、第1磁性層11、第1対向磁性層11c、第1中間磁性層11i、第1導電層11e及び第1非磁性層11nは、第1構造体SB1(メモリセル)に含まれる。
この場合も、導電部材21は、第1部分21aと、第2部分21bと、第1部分21aと第2部分21bとの間の第3部分21cと、を含む。第1対向磁性層11cは、第3部分21cと対向する。第1部分21aから第2部分21bへの方向を第2方向D2とする。
図6(b)に示すように、第1中間磁性層11iから第1磁性層11に向かう第1方向D1は、第2方向D2(X軸方向)と交差する。第1対向磁性層11cから第1中間磁性層への第3方向D3は、第1方向D1及び第2方向D2を含む平面と交差する。
第1方向D1は、例えば、Z軸方向である。第2方向D2は、例えば、X軸方向である。第3方向D3は、例えば、Y軸方向である。
第1導電層11eは、第1対向磁性層11cと第1中間磁性層11iとの間に設けられる。第1非磁性層11nは、第1中間磁性層11iと第1磁性層11との間に設けられる。
磁気記憶装置130において、導電部材21、第1磁性層11、第1対向磁性層11c、第1中間磁性層11i、第1導電層11e及び第1非磁性層11nのそれぞれの材料は、磁気記憶装置110に関する説明が適用できる。例えば、第1部分21a、第2部分21b及び第1磁性層11と電気的に接続された制御部70(図1参照)が設けられてもよい。
例えば、第1導電層11eは、第1材料、第2材料、第3材料及び第4材料よりなる群から選択された少なくとも1つを含む。第1材料は、例えば、W、Mo、Zr、Nb及びVよりなる群から選択された少なくとも1つを含む。第2材料は、金属窒化物を含む。第2材料は、例えば、TiN、ZrN、NbN、TaN、CrN及びVNよりなる群から選択された少なくとも1つを含む。第3材料は、金属酸化物を含む。第3材料は、例えば、ZnO、In及びSnOよりなる群から選択された少なくとも1つを含む。第4材料は、Ru、Ir及びCrよりなる群から選択された少なくとも1つを含む。前記第4材料の少なくとも一部はアモルファスである。
この例においても、例えば、第1対向磁性層11cからの漏洩磁界が第1中間磁性層11iに作用可能である。
例えば、第3方向D3に沿う第1導電層11eの厚さteは、例えば、2nm以上10nm以下である。このような厚さにより、漏洩磁界の作用がより効果的に得られる。
磁気記憶装置130においても、より安定した動作が得られる。
第1構造体SB1と同様の構成を有する構造体が複数設けられても良い。複数の構造体のそれぞれが、メモリセルとして機能する。
以下、自己参照法により読み出し動作の例について説明する。
図7は、磁気記憶装置に含まれる回路を例示する模式図である。
図7は、第1検出回路77Aを例示している。第1検出回路77Aは、例えば、読み出し回路である。第1検出回路77Aは、例えば、制御部70に含まれても良い。図7に示すように、第1構造体SB1の一端が配線70aに接続される。配線70aは、例えばビット線である。第1構造体SB1の他端は、導電部材21に接続される。導電部材21は、スイッチsw21に接続される。
配線70a(例えばビット線)は、第1選択スイッチ76aの一端、及び、第2選択スイッチ76bの一端と接続される。これらの選択スイッチは並列に接続される。第1選択スイッチ76aの他端は、アンプリファイヤ76Aの第1入力に接続される。第1選択スイッチ76aの他端と、アンプリファイヤ76Aの第1入力と、の間の接続点にキャパシタ76cが設けられる。一方、第2選択スイッチ76bの他端は、抵抗素子76dの一端に接続される。抵抗素子76dの他端は、アンプリファイヤ76Aの第2入力に接続される。アンプリファイヤ76Aは、第1入力と第2入力との差に応じた出力信号76oを出力する。配線70aには、プリチャージ回路76Pが接続される。
例えば、第1検出回路77Aは、第1構造体SB1にバイアス電圧を印加して、その時の第1構造体SB1を含む電流経路の電気抵抗に対応する信号を得る。第1検出回路77Aは、バイアス電圧を変化させて、異なるバイアス電圧における電気抵抗に対応する信号を得る。例えば、第1構造体SB1において、低抵抗状態(磁化が「平行」状態)と、高抵抗状態(磁化が「反平行」状態)と、の間で、電気抵抗のバイアス電圧依存性が異なる。この特性を利用して、記憶状態を検出できる。
図8は、磁気記憶装置の特性を例示するグラフ図である。
図8の横軸は、読み出し動作において第1構造体SB1に印加されるバイアス電圧Vb1に対応する。縦軸は、第1構造体SB1の電気抵抗R1に対応する。図8には、実施形態に係る磁気記憶装置(例えば磁気記憶装置110)の特性が例示されている。既に説明したように、磁気記憶装置110においては、第1対向磁性層11c、第1導電層11e及び第1中間磁性層11iが設けられる。第1中間磁性層11iは、第1対向磁性層11cからの漏洩磁界の作用を受ける。第1中間磁性層11iには、スピントルクの影響が大きく作用する。第1導電層11eは、STTを抑制する。このため、第1中間磁性層11iの磁化は、変化し易い。第1中間磁性層11iは、例えば、リテンションが小さく、「軽い感受層」として、機能する。
図8には、参考例の磁気記憶装置119の特性が例示されている。磁気記憶装置119においては、第1導電層11e及び第1中間磁性層11iが設けられていない。磁気記憶装置119においては、第1対向磁性層11cにおいて、スピントルクの影響が大きく作用する。第1中間磁性層11iは、例えば、リテンションが大きい「記憶層」として機能する。
図8に示すように、磁気記憶装置110においては、磁気記憶装置119に比べて、バイアス電圧Vb1の変化に対して、電気抵抗R1は大きく変化する。高い感度が得られる。
磁気記憶装置130においても、第1導電層11e及び第1中間磁性層11iにより、高い感度が得られる。磁気記憶装置120においては、第1対向磁性層11cと第1中間磁性層11iとの間に導電部材21が設けられるため、第1中間磁性層11iは、「軽い感受層」として機能する。これにより、高い感度が得られる。
実施形態に係る磁気記憶装置は、第1検出回路77Aをさらに含んでも良い(図7参照)。または、制御部70は、第1検出回路77Aをさらに含んでも良い。
第1検出回路77Aは、例えば、配線70aを介して、第1磁性層11と電気的に接続される。第1中間磁性層11i、第1非磁性層11n及び第1磁性層11を含む第1記憶要素ME1(図7参照)は、第1記憶状態及び第2記憶状態を有する。
第1記憶要素ME1に印加される電圧(例えばバイアス電圧Vb1)の変化に対しての、第1記憶状態の第1記憶要素ME1の電気抵抗の第1変化は、第1記憶要素ME1に印加される電圧の変化に対しての、第2記憶状態の第1記憶要素ME1の電気抵抗の第2変化とは異なる。第1検出回路77Aは、この第1変化とこの第2変化との差を検出する。
例えば、第1検出回路77Aは、第1磁性層11に第1電圧VE1を印加したときに第1磁性層11を流れる電流と、第1磁性層11に第1電圧VE1とは異なる第2電圧VE2を印加したときに第1磁性層11を流れる電流と、の差を検出可能である(図8参照)。第1検出回路77Aは、この差に基づいて、第1中間磁性層11i、第1非磁性層11n及び第1磁性層11を含む記憶要素ME1の記憶状態を読み出すことが可能である。
上記の第1中間磁性層11iをこのような第1検出回路77Aを用いた読み出し動作に適用することで、高い感度の検出(読み出し)が容易になる。安定した読み出し動作が得られる。
実施形態は、例えば、以下の構成(例えば技術案)を含む。
(構成1)
第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含む導電部材と、
第1磁性層と、
前記第3部分と前記第1磁性層との間に設けられた第1対向磁性層と、
前記第1対向磁性層と前記第1磁性層との間に設けられた第1中間磁性層と、
前記第1対向磁性層と前記第1中間磁性層との間に設けられた第1導電層と、
前記第1中間磁性層と前記第1磁性層との間に設けられた第1非磁性層と、
を備え、
前記第1導電層は、第1材料、第2材料、第3材料及び第4材料よりなる群から選択された少なくとも1つを含み、
前記第1材料は、W、Mo、Zr、Nb及びVよりなる群から選択された少なくとも1つを含む、
前記第2材料は、金属窒化物を含み、
前記第3材料は、金属酸化物を含み、
前記第4材料は、Ru、Ir及びCrよりなる群から選択された少なくとも1つを含み、前記第4材料の少なくとも一部はアモルファスである、磁気記憶装置。
(構成2)
前記第1対向磁性層から前記第1磁性層への第1方向に沿う前記第1導電層の厚さは、2nm以上10nm以下である、構成1記載の磁気記憶装置。
(構成3)
前記第1対向磁性層から前記第1磁性層への第1方向に沿う前記第1中間磁性層の厚さは、前記第1方向に沿う前記第1対向磁性層の厚さよりも薄い、構成1記載の磁気記憶装置。
(構成4)
前記第1材料の少なくとも一部は、アモルファスである、構成1〜3のいずれか1つに記載の磁気記憶装置。
(構成5)
前記第1導電層の電気抵抗率は、前記導電部材の電気抵抗率よりも高い、構成1〜4のいずれか1つに記載の磁気記憶装置。
(構成6)
前記第1部分及び前記第2部分と電気的に接続された制御部をさらに備え、
前記制御部は、前記第1部分から前記第2部分への第1電流を前記導電部材に供給する第1動作と、前記第2部分から前記第1部分への第2電流を前記導電部材に供給する第2動作と、を実施可能であり、
前記第1動作の後の第1状態において、前記第1部分と前記第1磁性層との間の第1電流経路の第1電気抵抗は、前記第2動作の後の、前記第1電流経路の第2電気抵抗とは異なる、構成1〜5のいずれか1つに記載の磁気記憶装置。
(構成7)
第2磁性層と、
第2対向磁性層と、
第2中間磁性層と、
第2導電層と、
第2非磁性層と、
をさらに備え、
前記導電部材は、第4部分及び第5部分をさらに含み、前記第1部分と前記第4部分との間に前記第3部分があり、前記第3部分と前記第4部分との間に前記第2部分があり、前記第2部分と前記第4部分との間に前記第5部分があり、
前記第2対向磁性層は、前記第5部分と前記第2磁性層との間に設けられ、
前記第2中間磁性層は、前記第2対向磁性層と前記第2磁性層との間に設けられ、
前記第2導電層は、前記第2対向磁性層と前記第2中間磁性層との間に設けられ、
第2非磁性層は、前記第2中間磁性層と前記第2磁性層との間に設けられた、構成1〜5のいずれか1つに記載の磁気記憶装置。
(構成8)
前記第1部分、前記第4部分、前記第1導電層及び第2導電層と電気的に接続された制御部をさらに備え、
前記制御部は、
前記第1部分から前記第4部分への第1電流を前記導電部材に供給しつつ、前記第1磁性層の電位を第1電位とし、前記第2磁性層の電位を前記第1電位とする第3動作と、
前記第4部分から前記第1部分への第2電流を前記導電部材に供給しつつ、前記第1磁性層の前記電位を前記第1電位とし、前記第2磁性層の前記電位を前記第1電位とは異なる第2電位とする第4動作と、
を実施可能であり、
前記第3動作の後の第1状態における、前記第1部分と前記第1磁性層との間の第1電流経路の第1電気抵抗と、前記第1部分と前記第2磁性層との間の第2電流経路の第2電気抵抗と、の差の絶対値は、前記第1状態の後の前記第4動作の後の第2状態における、前記第1電流経路の第3電気抵抗と、前記第2電流経路の第4電気抵抗と、の差の絶対値よりも小さい、構成7記載の磁気記憶装置。
(構成9)
第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含む導電部材と、
第1磁性層と、
第1対向磁性層であって、前記第1対向磁性層と前記第1磁性層との間に前記第3部分がある、前記第1対向磁性層と、
前記第3部分と前記第1磁性層との間に設けられた第1中間磁性層と、
前記第1中間磁性層と前記第1磁性層との間に設けられた第1非磁性層と、
を備えた磁気記憶装置。
(構成10)
前記第1対向磁性層から前記第1磁性層への第1方向に沿う前記導電部材の厚さは、1nm以上15nm以下である、構成9記載の磁気記憶装置。
(構成11)
前記第1対向磁性層から前記第1磁性層への第1方向に沿う前記第1中間磁性層の厚さは、前記第1方向に沿う前記第1対向磁性層の厚さよりも薄い、構成9記載の磁気記憶装置。
(構成12)
前記第1部分及び前記第2部分と電気的に接続された制御部をさらに備え、
前記制御部は、前記第1部分から前記第2部分への第1電流を前記導電部材に供給する第1動作と、前記第2部分から前記第1部分への第2電流を前記導電部材に供給する第2動作と、を実施可能であり、
前記第1動作の後の第1状態において、前記第1部分と前記第1磁性層との間の第1電流経路の第1電気抵抗は、前記第2動作の後の、前記第1電流経路の第2電気抵抗とは異なる、構成9〜11のいずれか1つに記載の磁気記憶装置。
(構成13)
第2磁性層と、
第2対向磁性層と、
第2中間磁性層と、
第2非磁性層と、
をさらに備え、
前記導電部材は、第4部分及び第5部分をさらに含み、前記第1部分と前記第4部分との間に前記第3部分があり、前記第3部分と前記第4部分との間に前記第2部分があり、前記第2部分と前記第4部分との間に前記第5部分があり、
前記第5部分は、前記第2対向磁性層と前記第2磁性層との間にあり、
前記第2中間磁性層は、前記第5部分と前記第2磁性層との間に設けられ、
前記第2非磁性層は、前記第2中間磁性層と前記第2磁性層との間に設けられた、構成9〜11のいずれか1つに記載の磁気記憶装置。
(構成14)
前記第1部分、前記第4部分、前記第1磁性層及び前記第2磁性層と電気的に接続された制御部をさらに備え、
前記制御部は、
前記第1部分から前記第4部分への第1電流を前記導電部材に供給しつつ、前記第1磁性層の電位を第1電位とし、前記第2磁性層の電位を前記第1電位とする第3動作と、
前記第4部分から前記第1部分への第2電流を前記導電部材に供給しつつ、前記第1磁性層の前記電位を前記第1電位とし、前記第2磁性層の前記電位を前記第1電位とは異なる第2電位とする第4動作と、
を実施可能であり、
前記第3動作の後の第1状態における、前記第1部分と前記第1磁性層との間の第1電流経路の第1電気抵抗と、前記第1部分と前記第2磁性層との間の第2電流経路の第2電気抵抗と、の差の絶対値は、前記第1状態の後の前記第4動作の後の第2状態における、前記第1電流経路の第3電気抵抗と、前記第2電流経路の第4電気抵抗と、の差の絶対値よりも小さい、構成13記載の磁気記憶装置。
(構成15)
第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含む導電部材と、
前記第3部分と対向する第1対向磁性層と、
第1磁性層と、
第1中間磁性層であって、前記第1中間磁性層から前記第1磁性層に向かう第1方向は、前記第1部分から前記第2部分への第2方向と交差し、前記第1対向磁性層から前記第1中間磁性層への第3方向は、前記第1方向及び前記第2方向を含む平面と交差する、前記第1中間磁性層と、
前記第1対向磁性層と前記第1中間磁性層との間に設けられた第1導電層と、
前記第1中間磁性層と前記第1磁性層との間に設けられた第1非磁性層と、
を備えた磁気記憶装置。
(構成16)
前記第1導電層は、 前記第1導電層は、第1材料、第2材料、第3材料及び第4材料よりなる群から選択された少なくとも1つを含み、
前記第1材料は、W、Mo、Zr、Nb及びVよりなる群から選択された少なくとも1つを含む、
前記第2材料は、金属窒化物を含み、
前記第3材料は、金属酸化物を含み、
前記第4材料は、Ru、Ir及びCrよりなる群から選択された少なくとも1つを含み、前記第4材料の少なくとも一部はアモルファスである、構成15記載の磁気記憶装置。
(構成17)
前記第3方向に沿う前記第1導電層の厚さは、2nm以上10nm以下である、構成15または16に記載の磁気記憶装置。
(構成18)
前記第1中間磁性層の磁気体積は、前記第1対向磁性層の磁気体積よりも小さい、構成1〜17のいずれか1つに記載の磁気記憶装置。
(構成19)
前記第1中間磁性層は、第1磁性材料及び第2磁性材料よりなる群から選択された少なくとも1つを含み、
前記第1磁性材料は、bcc構造を有し、Fe、Co及びNiよりなる群から選択された少なくとも1つと、Bと、と含み、
前記第2磁性材料は、Ni及びFeを含む第1層と、Fe、Co及びBを含む第2層と、を含む、構成1〜18のいずれか1つに記載の磁気記憶装置。
(構成20)
前記第1磁性層と電気的に接続された第1検出回路をさらに備え、
前記第1中間磁性層、前記第1非磁性層及び前記第1磁性層を含む記憶要素は、第1記憶状態及び第2記憶状態を有し、
前記第1記憶要素に印加される電圧の変化に対しての、前記第1記憶状態の前記第1記憶要素の電気抵抗の第1変化は、前記第1記憶要素に印加される前記電圧の変化に対しての、前記第2記憶状態の前記第1記憶要素の電気抵抗の第2変化とは異なり、
前記第1検出回路は、前記第1変化と前記第2変化との差を検出する、構成1〜19のいずれか1つに記載の磁気記憶装置。
(構成21)
前記第1磁性層と電気的に接続された第1検出回路をさらに備え、
前記第1検出回路は、前記第1磁性層に第1電圧を印加したときに前記第1磁性層を流れる電流と、前記第1磁性層に第1電圧とは異なる第2電圧を印加したときに前記第1磁性層を流れる電流と、の差に基づいて、前記第1中間磁性層、前記第1非磁性層及び前記第1磁性層を含む第1記憶要素の記憶状態を読み出す、構成1〜19のいずれか1つに記載の磁気記憶装置。
実施形態によれば、より安定した動作が得られる磁気記憶装置が提供できる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、電気的な素子(トランジスタなどのスイッチなど)が挿入されて、これらの複数の導電体の間に電流が流れる状態を形成可能な状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気記憶装置に含まれる導電部材、磁性層、非磁性層、導電層及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した磁気記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
11〜13…第1〜第3磁性層、 11c〜13c…第1〜第3対向磁性層、 11e〜13e…第1〜第3導電層、 11i〜13i…第1〜第3中間磁性層、 11n〜13n…第1〜第3非磁性層、 21…導電部材、 21a〜21e…第1〜第5部分、 21x…端部、 70…制御部、 70a、70b、71a、71b…配線、 75…制御回路、 76A…アンプリファイヤ、 76P…プリチャージ回路、 76a、76b…第1、第2選択スイッチ、 76c…キャパシタ、 76d…抵抗素子、 76o…出力信号、 77A…第1検出回路、 110、111、119、120、121、130…磁気記憶装置、 D1〜D3…第1〜第3方向、 ME1…第1記憶要素、 R1…電気抵抗、 SB1〜SB3…第1〜第3構造体、 VE1、VE2…第1、第2電圧、 Vb1…バイアス電圧、 cp1、cp2…第1、第2電流経路、 sw1、sw2、sw21…スイッチ、 t21、tc、te、ti、tn…厚さ

Claims (12)

  1. 第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含む導電部材と、
    第1磁性層と、
    前記第3部分と前記第1磁性層との間に設けられた第1対向磁性層と、
    前記第1対向磁性層と前記第1磁性層との間に設けられた第1中間磁性層と、
    前記第1対向磁性層と前記第1中間磁性層との間に設けられた第1導電層と、
    前記第1中間磁性層と前記第1磁性層との間に設けられた第1非磁性層と、
    を備え、
    前記第1導電層は、第1材料、第2材料、第3材料及び第4材料よりなる群から選択された少なくとも1つを含み、
    前記第1材料は、W、Mo、Zr、Nb及びVよりなる群から選択された少なくとも1つを含む、
    前記第2材料は、金属窒化物を含み、
    前記第3材料は、金属酸化物を含み、
    前記第4材料は、Ru、Ir及びCrよりなる群から選択された少なくとも1つを含み、前記第4材料の少なくとも一部はアモルファスである、磁気記憶装置。
  2. 前記第1対向磁性層から前記第1磁性層への第1方向に沿う前記第1導電層の厚さは、2nm以上10nm以下である、請求項1記載の磁気記憶装置。
  3. 前記第1対向磁性層から前記第1磁性層への第1方向に沿う前記第1中間磁性層の厚さは、前記第1方向に沿う前記第1対向磁性層の厚さよりも薄い、請求項1記載の磁気記憶装置。
  4. 前記第1材料の少なくとも一部は、アモルファスである、請求項1〜3のいずれか1つに記載の磁気記憶装置。
  5. 第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含む導電部材と、
    第1磁性層と、
    第1対向磁性層であって、前記第1対向磁性層と前記第1磁性層との間に前記第3部分がある、前記第1対向磁性層と、
    前記第3部分と前記第1磁性層との間に設けられた第1中間磁性層と、
    前記第1中間磁性層と前記第1磁性層との間に設けられた第1非磁性層と、
    を備えた磁気記憶装置。
  6. 前記第1対向磁性層から前記第1磁性層への第1方向に沿う前記導電部材の厚さは、1nm以上15nm以下である、請求項5記載の磁気記憶装置。
  7. 前記第1対向磁性層から前記第1磁性層への第1方向に沿う前記第1中間磁性層の厚さは、前記第1方向に沿う前記第1対向磁性層の厚さよりも薄い、請求項5記載の磁気記憶装置。
  8. 第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含む導電部材と、
    前記第3部分と対向する第1対向磁性層と、
    第1磁性層と、
    第1中間磁性層であって、前記第1中間磁性層から前記第1磁性層に向かう第1方向は、前記第1部分から前記第2部分への第2方向と交差し、前記第1対向磁性層から前記第1中間磁性層への第3方向は、前記第1方向及び前記第2方向を含む平面と交差する、前記第1中間磁性層と、
    前記第1対向磁性層と前記第1中間磁性層との間に設けられた第1導電層と、
    前記第1中間磁性層と前記第1磁性層との間に設けられた第1非磁性層と、
    を備えた磁気記憶装置。
  9. 前記第1中間磁性層の磁気体積は、前記第1対向磁性層の磁気体積よりも小さい、請求項1〜8のいずれか1つに記載の磁気記憶装置。
  10. 前記第1中間磁性層は、第1磁性材料及び第2磁性材料よりなる群から選択された少なくとも1つを含み、
    前記第1磁性材料は、bcc構造を有し、Fe、Co及びNiよりなる群から選択された少なくとも1つと、Bと、と含み、
    前記第2磁性材料は、Ni及びFeを含む第1層と、Fe、Co及びBを含む第2層と、を含む、請求項1〜9のいずれか1つに記載の磁気記憶装置。
  11. 前記第1磁性層と電気的に接続された第1検出回路をさらに備え、
    前記第1中間磁性層、前記第1非磁性層及び前記第1磁性層を含む記憶要素は、第1記憶状態及び第2記憶状態を有し、
    前記第1記憶要素に印加される電圧の変化に対しての、前記第1記憶状態の前記第1記憶要素の電気抵抗の第1変化は、前記第1記憶要素に印加される前記電圧の変化に対しての、前記第2記憶状態の前記第1記憶要素の電気抵抗の第2変化とは異なり、
    前記第1検出回路は、前記第1変化と前記第2変化との差を検出する、請求項1〜10のいずれか1つに記載の磁気記憶装置。
  12. 前記第1磁性層と電気的に接続された第1検出回路をさらに備え、
    前記第1検出回路は、前記第1磁性層に第1電圧を印加したときに前記第1磁性層を流れる電流と、前記第1磁性層に第1電圧とは異なる第2電圧を印加したときに前記第1磁性層を流れる電流と、の差に基づいて、前記第1中間磁性層、前記第1非磁性層及び前記第1磁性層を含む第1記憶要素の記憶状態を読み出す、請求項1〜10のいずれか1つに記載の磁気記憶装置。
JP2019046607A 2019-03-14 2019-03-14 磁気記憶装置 Active JP6944477B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019046607A JP6944477B2 (ja) 2019-03-14 2019-03-14 磁気記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019046607A JP6944477B2 (ja) 2019-03-14 2019-03-14 磁気記憶装置

Publications (2)

Publication Number Publication Date
JP2020150142A true JP2020150142A (ja) 2020-09-17
JP6944477B2 JP6944477B2 (ja) 2021-10-06

Family

ID=72430861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019046607A Active JP6944477B2 (ja) 2019-03-14 2019-03-14 磁気記憶装置

Country Status (1)

Country Link
JP (1) JP6944477B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022050416A1 (ja) 2020-09-07 2022-03-10 三菱瓦斯化学株式会社 アレルギー疾患の判定方法及び判定システム
JP7539700B2 (ja) 2020-12-25 2024-08-26 学校法人 関西大学 磁化制御デバイス、磁化制御デバイスの製造方法、及び磁気メモリ装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010590A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 磁気抵抗素子及び磁気メモリ
US20140312441A1 (en) * 2013-04-17 2014-10-23 T3Memory, Inc. Novel spin hall effect magnetic-ram
US20180090671A1 (en) * 2016-09-28 2018-03-29 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US20180144782A1 (en) * 2016-11-21 2018-05-24 Toshiba Memory Corporation Magnetic memory and memory system
US20180159026A1 (en) * 2016-12-02 2018-06-07 Tdk Corporation Spin current magnetization rotational element, magnetoresistance effect element, and magnetic memory
JP2018088507A (ja) * 2016-11-30 2018-06-07 Tdk株式会社 スピン軌道トルク型磁化反転素子、磁気抵抗効果素子及び磁気メモリ
US20180308535A1 (en) * 2017-04-21 2018-10-25 Tdk Corporation Spin current magnetization rotational element, magnetoresistance effect element, and magnetic memory

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010590A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 磁気抵抗素子及び磁気メモリ
US20140312441A1 (en) * 2013-04-17 2014-10-23 T3Memory, Inc. Novel spin hall effect magnetic-ram
US20180090671A1 (en) * 2016-09-28 2018-03-29 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP2018056272A (ja) * 2016-09-28 2018-04-05 株式会社東芝 磁気抵抗素子及び磁気記憶装置
US20180144782A1 (en) * 2016-11-21 2018-05-24 Toshiba Memory Corporation Magnetic memory and memory system
JP2018085155A (ja) * 2016-11-21 2018-05-31 東芝メモリ株式会社 磁気メモリ
JP2018088507A (ja) * 2016-11-30 2018-06-07 Tdk株式会社 スピン軌道トルク型磁化反転素子、磁気抵抗効果素子及び磁気メモリ
US20180159026A1 (en) * 2016-12-02 2018-06-07 Tdk Corporation Spin current magnetization rotational element, magnetoresistance effect element, and magnetic memory
JP2018093059A (ja) * 2016-12-02 2018-06-14 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子および磁気メモリ
US20180308535A1 (en) * 2017-04-21 2018-10-25 Tdk Corporation Spin current magnetization rotational element, magnetoresistance effect element, and magnetic memory
JP2018182256A (ja) * 2017-04-21 2018-11-15 Tdk株式会社 スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022050416A1 (ja) 2020-09-07 2022-03-10 三菱瓦斯化学株式会社 アレルギー疾患の判定方法及び判定システム
JP7539700B2 (ja) 2020-12-25 2024-08-26 学校法人 関西大学 磁化制御デバイス、磁化制御デバイスの製造方法、及び磁気メモリ装置

Also Published As

Publication number Publication date
JP6944477B2 (ja) 2021-10-06

Similar Documents

Publication Publication Date Title
US6473336B2 (en) Magnetic memory device
US7965542B2 (en) Magnetic random access memory and write method of the same
US6111784A (en) Magnetic thin film memory element utilizing GMR effect, and recording/reproduction method using such memory element
KR100564663B1 (ko) 메모리 셀 장치, 자기 ram, 및 연상 메모리
JP4634153B2 (ja) 磁気ランダムアクセスメモリおよびそのデータ読み出し方法
EP1320102A2 (en) Magnetic random access memory and method of operating the same
JP5002401B2 (ja) 抵抗変化メモリ
US20020140060A1 (en) Semiconductor memory device using magneto resistive effect element
US7751258B2 (en) Magnetic random access memory
JP2005116923A (ja) スピントルクを用いた不揮発性磁気メモリセルおよびこれを用いた磁気ランダムアクセスメモリ
US7755932B2 (en) Spin torque magnetic memory and offset magnetic field correcting method thereof
US8619467B2 (en) High GMR structure with low drive fields
US7511992B2 (en) Magnetic memory device
US7800941B2 (en) Magnetic memory with magnetic tunnel junction cell sets
US6930910B2 (en) Magnetic random access memory cell device using magnetic tunnel junction
JP6944477B2 (ja) 磁気記憶装置
JP2004119638A (ja) 磁気メモリデバイス、並びに磁気メモリデバイスの書込方法および読出方法
JP2019165099A (ja) 磁気記憶装置
JP2020031085A (ja) 磁気記憶装置
JP5723311B2 (ja) 磁気トンネル接合素子および磁気メモリ
EP1473735A1 (en) Dual-junction magnetic memory device and read method
US8514614B2 (en) Magnetic memory
JP2019033185A (ja) 磁気記憶素子及び磁気記憶装置
JPH1186528A (ja) 磁気記憶装置
JP6819799B2 (ja) 積和演算器の使用方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210910

R151 Written notification of patent or utility model registration

Ref document number: 6944477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151