KR100832191B1 - 자기저항 소자 및 자기 메모리 - Google Patents

자기저항 소자 및 자기 메모리 Download PDF

Info

Publication number
KR100832191B1
KR100832191B1 KR1020070025416A KR20070025416A KR100832191B1 KR 100832191 B1 KR100832191 B1 KR 100832191B1 KR 1020070025416 A KR1020070025416 A KR 1020070025416A KR 20070025416 A KR20070025416 A KR 20070025416A KR 100832191 B1 KR100832191 B1 KR 100832191B1
Authority
KR
South Korea
Prior art keywords
layer
magnetic
magnetization
magnetoresistive element
fin
Prior art date
Application number
KR1020070025416A
Other languages
English (en)
Other versions
KR20070121504A (ko
Inventor
마사또시 요시까와
다다시 가이
도시히꼬 나가세
다쯔야 기시
히로아끼 요다
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20070121504A publication Critical patent/KR20070121504A/ko
Application granted granted Critical
Publication of KR100832191B1 publication Critical patent/KR100832191B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/325—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being noble metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/123—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys having a L10 crystallographic structure, e.g. [Co,Fe][Pt,Pd] thin films

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기저항 소자는 고정 자화 방향을 갖고 있는 제1 자성 기준 층(11), 스핀 분극 전자가 제공됨으로써 변경될 수 있는 자화 방향을 갖고 있는 자성 자유 층(13), 고정 자화 방향을 갖고 있는 제2 자성 기준 층(15), 제1 자성 기준 층과 자성 자유 층 사이에 제공된 제1 중간층(12), 및 자성 자유 층과 제2 자성 기준 층의 사이에 제공된 제2 중간층(14)을 포함한다. 자성 자유 층(13) 및 제1 자성 기준 층(11)은 평면내 방향에 대해서 수직이거나 평행한 용이 자화의 방향을 갖고 있다. 제1 자성 기준 층(11) 및 제2 자성 기준 층(15)은 서로에 대해 수직한 용이 자화 방향을 갖고 있다.
MTJ 소자, 자성 기준 층, 중간층, 자성 자유 층

Description

자기저항 소자 및 자기 메모리{MAGNETORESISTIVE ELEMENT AND MAGNETIC MEMORY}
도 1은 제1 실시예에 따른 MTJ 소자(10)를 보여주는 단면도이다.
도 2는 제1 실시예에 따른 MTJ 소자(10)의 상세한 예를 보여주는 단면도이다.
도 3은 제1 실시예에 따른 핀 층(15)의 다른 구조를 보여주는 단면도이다.
도 4는 제1 실시예에 따른 핀 층(11)의 다른 구조를 보여주는 단면도이다.
도 5는 제1 실시예에 따른 핀 층(11)의 또 다른 구조를 보여주는 단면도이다.
도 6은 제1 실시예에 따른 자유 층(13) 및 핀 층(11)의 다른 구조를 보여주는 단면도이다.
도 7은 제2 실시예에 따른 MTJ 소자(10)를 보여주는 단면도이다.
도 8은 제1 실시예에 따른 MTJ 소자(10)의 상세한 예를 보여주는 단면도이다.
도 9는 제1 실시예에 따른 자유 층(13)의 다른 구조를 보여주는 단면도이다.
도 10은 제3 실시예에 따른 MTJ 소자(10)를 보여주는 단면도이다.
도 11은 제3 실시예에 따른 MTJ 소자(10)의 상세한 예를 보여주는 단면도이 다.
도 12는 제3 실시예에 따른 핀 층(15)의 다른 구조를 보여주는 단면도이다.
도 13은 제3 실시예에 따른 핀 층(15)의 또 다른 구조를 보여주는 단면도이다.
도 14는 제4 실시예에 따른 MRAM을 보여주는 회로도이다.
도 15는 주로 MTJ 소자(10)를 보여주기 위해서 MRAM을 보여주는 단면도이다.
도 16은 주로 MTJ 소자(10)를 보여주기 위해서 MRAM의 다른 구조를 보여주는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10: MTJ 소자
11: 제1 자성 기준 층
12: 제1 중간층
13: 자성 자유 층
14: 제2 중간층
15: 제2 자성 기준 층
[특허문헌1]
미합중국 특허 번호 제6,256,223호.
[비특허문헌2]
C. Slonczewski, "Current-driven Excitation og Magnetic Multilayers", Journel of Magnetism and Magnetic Materials, Vol. 159, 1996, pp. L1-L7.
[비특허문헌3]
L. Berger, "Emission of Spin Waves by a Magnetic Multilayers Traversed by a Current", Physical Review B, Vol. 54, No. 13, 1996, pp. 9353-8.
본 발명은 자기저항 소자 및 자기 메모리에 관한 것이며, 특히 전류를 양방향으로 공급해서 데이터를 기록할 수 있는 자기저항 소자 및 자기저항 소자를 이용하는 자기 메모리에 관한 것이다.
최근에는 새로운 원리를 기반으로 데이터를 기록하는 다수의 고상 메모리(a solid-state memory)가 제안되고 있다. 이들 중에서, 터널링 자기저항(TMR) 효과를 이용하는 자기저항 랜덤 억세스 메모리(MRAM)가 특히 고상 자기 메모리로서 상당히 주목을 받고 있다. 특성으로서, MRAM은 자기 터널 정션(MTJ) 소자의 자화 상태에 따라서 데이터를 저장한다.
상호연결 전류(an interconnection current)에 의한 자계에 따라서 데이터를 기입하는 종래의 MRAM에 있어서는, MTJ 소자 사이즈가 감소할 때 보자력 Hc가 증가하므로, 기입을 위해 필요한 전류가 증가하는 경향이 있다. 사실, 대규모인 256 Mbits 이상의 MRAM을 제조하기 위해서는 칩 사이즈가 작아야만 한다. 이러한 목적을 위해서는, 칩 내의 셀 어레이 점유 비율을 증가시켜 MTJ 소자의 사이즈 감소를 억제하면서 기입 전류를 ㎂ 레벨로 줄일 필요가 있다. 그러나, MTJ 소자 사이즈의 감소 및 기입 전류의 감소는 상호 배타적이다. 이러한 이유로, 종래의 MRAM은 256 Mbits 이상의 용량을 얻기 위해서 셀 사이즈 및 전류를 거의 줄일 수 없다.
앞서 언급한 문제를 해결하기 위해 스핀 모멘텀 트랜스퍼(SMT)를 이용하는 MRAM이 제안되고 있다(예를 들어, 미합중국 특허 번호 제6,256,223호[특허문헌1];C. Slonczewski, "Current-driven Excitation og Magnetic Multilayers", Journel of Magnetism and Magnetic Materials, Vol. 159, 1996, pp. L1-L7[비특허문헌2]; 및 L. Berger, "Emission of Spin Waves by a Magnetic Multilayers Traversed by a Current", Physical Review B, Vol. 54, No. 13, 1996, pp. 9353-8[비특허문헌3] 참조). 스핀 모멘텀 트랜스터(이하 "스핀 인젝션" 이라 칭함) 스위칭에 있어서, 전류 밀도 Jc는 스위치에 필요한 자화 스위칭 전류 Ic를 정의한다. 그러므로, 소자 영역이 감소할 때, 스핀 인젝션에 의한 스위치를 일으키기 위한 스위칭 전류 Ic도 감소한다.
기입 모드에서 전류 밀도가 일정하면, 기입 전류도 MTJ 소자 사이즈가 감소함에 따라 감소한다. 그러므로, 이러한 종류의 MRAM은 종래의 필드-기입-종류 MRAM에 비교해 볼 때 우수한 확장성이 있는 것으로 예상된다. 그러나, 전류 스핀 인젝션 MRAM에 있어서, 스위치에 필요한 전류 밀도 Jc는 10 mA/cm2 이상으로 매우 높다. 사이즈가 100 nm2 인 MTJ 소자를 이용하더라도 약 1mA의 기입 전류가 필요하다.
이는 스핀 인젝션 스위칭 스킴이 양방향 하전을 필요로 하며 스핀 인젝션 효율이 하전 방향에 따라서 바뀌기 때문이다. 즉, 스핀 인젝션 스위칭 곡선은 비대칭이다. 자성 자유 층(자유 층) 및 자성 기준 층(핀 층)의 자화 배열을 평행으로부터 반평행으로 바꾸기 위해 자유 층의 자화 방향을 스위치하기 위한 전류는 이를 반평행으로부터 평행으로 바꾸는 경우보다 약 2 배가 필요하다.
이러한 비대칭 곡선의 문제점이 설명될 것이다. 터닐링 자기저항(TMR) 효과 막이 이용되고 자유 층 및 핀 층의 자화 방향을 반평행으로부터 평행으로 스위치하기 위한 하전에 의해 기입이 실행되면, 임계 전류가 작기 때문에 문제가 생기지 않는다. 그러나, 자유 층 및 핀 층의 자화 방향을 평행으로부터 반평행으로 스위치하기 위한 하전에 의해 예정된 전류 밀도 Ia-ap로 기입이 실행되면, 반평행 자화 배열에서 소자 저항 Rap는 큰 기입 전류 때문에 TMR 효과에 따라서 상승한다. 그 결과, 기입 전압 Vp-ap가 상승한다.
그러므로, 터널 배리어 층의 파괴 전압(breakdown voltage)이 충분히 높지 않으면, 이 층은 파괴 전압 Vbd에 도달하여 반평행 자화 배열을 얻기 전에 절연 파괴를 일으킨다. 부연하면, 절연 파괴 없는 경우에도 고전압에서의 어떠한 동작 신뢰도도 확보되지 않는다.
본 발명의 제1 양태에 따르면, 자화 방향을 갖고 있는 제1 자성 기준 층; 스핀 분극 전자가 제공됨으로써 변경될 수 있는 자화 방향을 갖고 있는 자성 자유 층; 자화 방향을 갖고 있는 제2 자성 기준 층; 제1 자성 기준 층과 자성 자유 층 사이에 제공된 제1 중간층; 및 자성 자유 층과 제2 자성 기준 층의 사이에 제공된 제2 중간층을 포함하는 자기저항 소자가 제공된다. 자성 자유 층 및 제1 자성 기준 층은 평면내 방향에 대해서 수직이거나 평행한 용이 자화(easy magnetization)의 방향을 갖고 있다. 제1 자성 기준 층 및 제2 자성 기준 층은 서로에 대해 수직의 용이 자화 방향을 갖고 있다.
본 발명의 제2 양태에 따르면, 자기저항 소자; 및 자기저항 소자에 전류를 공급하는 제1 전극 및 제2 전극을 포함하는 메모리 셀이 제공된다.
본 발명의 실시예들은 첨부 도면을 참조로 이하 설명될 것이다. 동일한 참조 번호는 명세서에서 기능과 배열이 동일한 요소를 나타내므로, 중복된 설명은 단지 필요한 경우에만 하기로 한다.
(제1 실시예)
도 1은 제1 실시예에 따른 MTJ 소자(10)의 기본적인 구조를 보여주고 있다. 도 1의 화살표는 자화 방향을 나타낸다.
MTJ 소자(10)는 제1 자성 기준 층(핀 층: pinned layer)(11), 제1 중간층(12), 자성 자유 층(자유 층)(13), 제2 중간층(14), 및 제2 자성 기준 층(핀 층)(15)이 이 순서대로 스택되어 있는 층 구조로 되어 있다. 기본적인 구조에 있어서, 스택된 층들의 순서는 역일 수 있다.
핀 층(11 및 15)은 자화(또는 스핀) 방향이 고정되어 있다. 자유 층(13)의 자화 방향은 변한다(스위치된다). 핀 층(11) 및 자유 층(13)의 용이 자화 방향은 막 표면(또는 평면내 방향:in-plane direction)에 대해 수직이다(이 상태는 이후에 "수직 자화"라 칭한다). 핀 층(15)의 용이 자화(easy magnetization)의 방향은 막 표면에 대해 수직이다(이후에는 이 상태를 "평면내 자화"라 부르기로 한다). 즉, 핀 층(11 및 15)의 용이 자화의 방향은 서로에 대해 수직이다.
용이 자화의 방향은 자발 자화가 외부 자기장이 없는 방향으로 향할 때 큰 규모에서의 특정한 강자성 재료의 내부 에너지를 최소화하는 방향이다. 강 자화(hard magnetization)의 방향은 자발 자화가 외부 자기장이 없는 방향으로 향할 때 큰 규모에서의 특정 강자성 재료의 내부 에너지를 최대화하는 방향이다.
이 실시예에서, 수직 자화 막은 자유 층(13)으로 이용된다. 자유 층(13) 용으로 수직 자화 막을 이용하면 MTJ 소자 사이즈의 종횡비 Ar(소자의 짧은 쪽의 길이에 대한 긴 쪽의 길이의 비, 즉 Ar = 긴 쪽의 길이/짧은 쪽의 길이)을 1로 설계할 수가 있다. 평면내 자화 막에서, 모양 자기적 비등방성 에너지(shape magnetic anisotropy energy)는 MTJ 소자의 종횡비가 1 미만이 되도록 열 안정성에 필요한 비등방성 자기장(Hk)을 결정한다. 대조적으로, 수직 자화 막에서, 자기결정 비등방성 에너지는 열 안정성에 필요한 비등방성 자기장(Hk)을 보장한다. 즉, 비등방성 자기장(Hk)은 MTJ 소자의 종횡비에 의존하지 않는다.
이는 MTJ 소자 사이즈를 줄일 수 있게 해준다. 동일한 MTJ 소자 폭을 갖고 있으며 스핀 인젝션에 의한 스위치에 필요한 동일 전류 밀도 Jc를 요하는 TMR 막을 이용하는 평면내 자화 막 및 수직 자화 막에 있어서, 스핀 인젝션 스위칭 전류 Ic는 낮은 종횡비 Ar 때문에 수직 자화 막에서 작다.
앞서 설명된 배열의 MTJ 소자(10)에 있어서, 데이터는 다음 방식으로 기입된다. 이 실시예에서, 전류는 전자의 흐름을 나타낸다. 먼저, 전류는 MTJ 소자(10)에서 막 표면(또는 스택킹 평면)에 수직 방향으로 양방향으로 흐른다.
이는 메이저러티(majority)와 마이너러티(minority)로 분극된 전자 스핀을 자유 층(13)에 공급한다. 메이저러티 전자 스핀의 스핀 각운동량은 자유 층(13)으로 이동한다. 스핀 토오크는 자유 층(13)에 인가되어 자유 층(13)의 자화 회전을 일으킨다. 스핀 토오크는 핀 층 및 자유 층의 자화 방향의 단위 벡터들의 외적(outer product)으로 표현된다. 그러므로, 스핀 토오크는 자유 층(13)에 대해 서로 수직한 두 개의 핀 층으로부터 인가될 수 있다. 그러므로, 스핀 인젝션에 의한 스위칭 전류는 감소할 수 있다.
특히, 전자들이 핀 층(11) 측으로부터 공급될 때(즉, 전자들이 핀 층(11)으로부터 자유 층(13)으로 공급될 때), 핀 층(11)의 용이 자화 방향과 동일한 방향으로 스핀-분극되는 전자들 및 핀 층(15)에 의해 반사되어 핀 층(15)의 용이 자화 방향에 대해 역 방향으로 스핀-분극되는 전자들은 자유 층(13) 내에 주입된다. 이 경우에, 자유 층(13)의 자화 방향은 핀 층(11)의 용이 자화의 방향과 동일하다. 즉, 핀 층(11) 및 자유 층(13)의 자화 방향은 평행하다. MTJ 소자(10)의 저항은 이와 같은 평행 배열에서 최소이다. 이 상태는 이진 0으로 정의된다.
한편, 전자들이 핀 층(15) 측으로부터 제공될 때(즉, 전자들이 핀 층(15)으로부터 자유 층(13)으로 이동할 때), 핀 층(15)의 용이 자화 방향과 동일 방향으로 스핀-분극되는 전자들 및 핀 층(11)에 의해 반사되어 핀 층(11)의 용이 자화 방향 에 대해 역방향으로 스핀-분극되는 전자들은 자유 층(13)에 주입된다. 이 경우에, 자유 층(13)의 자화 방향은 핀 층(11)의 용이 자화의 방향에 대해 역이다. 즉, 핀 층(11) 및 자유 층(13)의 자화 방향은 반평행이다. MTJ 소자(10)의 저항은 이러한 반평행 배열에서 최대이다. 이 상태는 이진 1로 정의된다.
데이터는 다음 방식으로 판독된다. 판독 전류는 MTJ 소자(10)의 저항 변화를 검출하기 위해 MTJ 소자(10)에 제공된다. 판독 전류는 기입 전류보다 작게 설정된다.
자유 층(13)의 용이 자화의 방향은 막 표면에 대해 수직이다. 그러므로, 자기저항 효과는 중간층(12)을 통해서 자유 층(13)과 핀 층(11) 사이에서 평행한 자화 배열로 나타난다. 그러나, 자기저항 효과는 중간층(14)을 통해서 자유 층(13)과 핀 층(15) 사이에서 수직 자화 방향으로 나타난다. 이는 이중-핀 층 구조(즉, 두 개의 핀 층들이 중간 층들을 통해서 자유 층의 양측에 배열되어 있다)를 갖고 있는 자기저항 소자에서 문제점을 나타내는 제2 핀 층에 의한 판독 출력의 감손(degradation)을 피할 수 있게 해주는 큰 장점이 있다.
즉, 이 실시예의 MTJ 소자(10)에서, 두 개의 핀 층(핀 층(11 및 15)의 자화 방향은 서로에 대해 수직이다. 이러한 이유 때문에, 중간층(12 및 14)이 동일한 재료, 즉 마그네슘 산화물(MgO) 또는 알루미늄 산화물(AlOx)와 같은 동일한 절연 재료를 이용하면, 두 개의 핀 층에 의한 높은 스핀 인젝션 효율을 얻을 수 있다. 또한, 자기저항 효과는 단지 하나의 핀 층에서 나타난다.
종래의 이중-핀 층 구조에서, 상호 자기저항 효과는 중간층(12 및 14)에서 나타난다. 이러한 이유 때문에, 판독에 필요한 TMR 비는 감소한다. 그러나 이 실예는 이러한 문제를 피할 수 있다.
이 실시예에 따른 MTJ 소자(10)에 대한 좀 더 상세한 예가 다음에 설명될 것이다. 도 2는 MTJ 소자(10)의 상세한 예를 보여주는 단면도이다. 예를 들어, 평면 모양에 있어서, 자유 층(13)의 종횡비는 거의 1로 설정된다.
기본적인 구조의 결정 방위 또는 결정성(crystal orientation or crystallinity)을 제어하기 위한 하부 층(16)은 기판(도시되어 있지 않음) 측에서 최하위 부분에 존재한다. 하부 층(16)은, 예를 들어, 비자성 금속 층을 이용한다.기본적인 구조를 산화 또는 부식과 같은 퇴화로부터 보호하기 위한 캡 층(17)은 최상위 부분에 존재한다. 캡 층(17)은, 예를 들어, 비자성 금속 층을 이용한다.
도 3은 핀 층(15)의 다른 구조를 보여주는 단면도이다. 핀 층(15)의 용이 자화의 방향은 막 표면에 대해 평행하다. 핀 층(15)은 핀 층(15C), 중간층(15B) 및 핀 층(15A)의 층 구조를 갖고 있다. 반강자성 층(18)은 핀 층(15C) 위에(핀 층(15)과 캡 층(17) 사이에) 존재하며 핀 층(15C)에 접촉하고 있다. 핀 층(15C)은 자화 방향이 막 표면에 평행하게 고정되도록 반강자성 층(18)과 교환-결합된다.
핀 층(15A 및 15C)의 용이 자화의 방향은 막 표면에 평행하다. 핀 층(15A 및 15C)의 자화 방향은 서로에 대해 반평행하다(역이다). 핀 층(15A 및 15C)은 중간층(15B)을 통해서 서로 반강자성 결합한다. 자성 층들의 자화 방향들이 중간 층을 통해서 반평행한 제1 자성 층, 중간층(비자성 층), 및 제2 자성 층의 층 구조는 합성 반-강자성(SAF) 구조라 불린다. SAF 구조를 이용하면 외부 자기장에 대한 저항 및 열 안정성이 향상되도록 핀 층(15)의 자화 정착력(magnetization fixing force)이 강화된다. 특히, 핀 층(15)의 자화 정착력의 온도 의존성이 향상된다.
SAF 구조에서, Ms1은 제1 자성 층(핀 층(15C)에 해당)의 포화 자화라고 하고, t1은 제1 자성 층의 두께라 하고, Ms2는 제2 자성 층(핀 층(15A)에 해당)의 포화 자화라고 하며, t2는 제2 자성 층의 두께라고 하자. Ms1·t1 ≡ Ms2·t2일 때, 핀 층(15)의 포화 자화와 자성 층 두께의 곱 Ms·t는 거의 0일 수 있다. 핀 층(15)이 외부 자기장에 거의 반응하지 않기 때문에, 외부 자기장에 대한 저항은 더 향상될 수 있다.
SAF 구조에서 중간층(15B)은 루테늄(Ru) 또는 오스뮴(Os)와 같은 금속 재료를 이용한다. 중간층(15B)의 두께는 3 nm 이하로 설정된다. 이러한 구조는 중간층(15B)을 통해서 충분히 강한 반강자성 결합을 얻을 수 있게 해준다. 그러한 구조의 중간층(15B)을 이용하면 외부 자기장에 대한 저항 및 열 안정성이 향상되도록 핀 층(15)의 자화 정착력이 강화된다.
도 4는 핀 층(11)의 다른 구조를 보여주는 단면도이다. 반강자성 층(19)은 핀 층(11) 아래(핀 층(11)과 하부 층(16)의 사이)에 놓여있고 핀 층(11)과 접촉한다. 핀 층(11)은 자화 방향이 막 표면에 대해 수직으로 고정되게 반강자성 층(19)과 교환-결합된다. 이러한 구조를 이용하면 외부 자기장에 대한 저항 및 열 안정성이 향상되도록 핀 층(11)의 자화 정착력이 강화된다.
도 5는 핀 층(11)의 또 다른 구조를 보여주는 단면도이다. 핀 층(11)은 핀 층(11C), 중간층(11B) 및 핀 층(11A)의 층 구조로 되어 있다. 즉, 핀 층(11)은 SAF 구조로 되어 있다.
핀 층(11A 및 11C)의 용이 자화의 방향들은 막 표면에 대해 수직이다. 핀 층(11A 및 11C)의 자화 방향은 서로 반평행하다. 핀 층(11A 및 11C)은 중간층(11B)을 통해서 서로 반강자성 결합한다. SAF의 구조를 이용하면 외부 자기장에 대한 저항 및 열 안정성이 향상되도록 핀 층(11)의 자화 정착력이 강화된다. 이러한 배열에서, 반강자성 층은 핀 층(11A)과 반강자성 층이 서로 교환-결합되도록 핀 층(11A) 아래에 존재하고 핀 층(11A)과 접촉한다.
도 6은 자유 층(13) 및 핀 층(11)의 다른 구조를 보여주는 단면도이다. 자유 층(13)은 인터페이스 자유 층(13C), 자유 층(13B) 및 인터페이스 자유 층(13A)의 층 구조로 되어 있다. 즉, 강자성 재료로 이루어진 인터페이스 자유 층은 양호하게는 자유 층(13B)과 중간층(12)의 사이에 또는 자유 층(13B)과 인터페이스 층(14) 사이에 존재한다.
도 6에 도시된 바와 같이, 핀 층(11)은 인터페이스 핀 층(11E) 및 핀 층(11D)의 층 구조로 되어 있다. 즉, 강자성 재료로 이루어진 인터페이스 핀 층(11E)은 양호하게는 핀 층(11D)과 중간층(12) 사이에 존재한다.
인터페이스 핀 층 및 인터페이스 자유 층은 자기저항 효과를 증진시키고 스핀 인젝션 기입시 기입 전류를 감소시키는 효과를 제공한다. 자기저항 효과를 증진시키기 위한 인터페이스 층은 양호하게는 중간층에 관해서 높은 체적 분극률 및 높은 표면 분극률의 재료로 이루어진다.
MTJ 소자(10)에 포함되어 있는 층들의 재료는 다음에 설명될 것이다.
[1] 중간층(12 및 14)용으로 이용되는 재료
이 실시예의 MTJ 소자(10) 내의 중간 층(12)은 절연 재료 또는 반도체를 이용한다. 이 경우에, 자유 층(13)/중간층(12)/핀 층(11)의 구조는 터널링 자기저항 효과가 있다. 판독시, 핀 층(11) 및 자유 층(13)의 자화 방향은 평행하거나 또는 반평행하다. MTJ 소자(10)의 저항은 높거나 낮게 된다. 이 상태는 이진 0 또는 이진 1로 결정된다.
한편, 핀 층(15)/중간층(14)/자유 층(13)의 구조는 자유 층(13)과 핀 층(15)의 자화 방향이 서로 수직이기 때문에 터널링 자기저항 효과가 없다. 그러므로, 중간층(14)은 금속 도체, 절연 재료 및 반도체 중에서 임의 하나를 이용할 수 있다. 절연 재료 또는 반도체가 이용될 때, MTJ 소자(10)의 저항이 상승한다. 그러므로, 양호하게는 금속 도체가 이용된다.
중간층(14)용으로 이용된 금속 도체는 양호하게는 구리(Cu), 알루미늄(Al), 은(Ag), 또는 금(Au)이다. MgO-Cu 또는 AlOx-Cu와 같은 도전 금속 상(phase) 및 절연 상을 포함하는 혼합 결정 구조가 전류 밀도를 국부적으로 증가시키는 전류 집중 효과를 이용함으로써 스핀 인젝션 효율을 증가시키는데 이용될 때, 자유 층의 스위칭 전류가 감소할 수 있다.
터널링 자기저항 효과를 이용하기 위해, 중간층(12 및 14) 각각의 두께를 3 nm 이하로 설정한다. 이는 약 1×105 내지 1×107 A/cm2 의 터널링 전류가 기입 영역으로 흐르도록 MTJ 소자의 저항 및 면적 곱(RA)이 약 100 Ω㎛2 이하가 되어야만 하기 때문이다.
중간층(12 및 14)용으로 이용된 절연 재료의 예는 알루미늄 산화물(Al2O3), 마그네슘 산화물(MgO), 칼슘 산화물(CaO), 스트론튬 산화물(SrO), 티타늄 산화물(TiO), 유로퓸 산화물(EuO), 지르코늄 산화물(ZrO), 및 하프늄 산화물(HfO)과 같은 산화물이다. 반도체의 예는 게르마늄(Ge), 실리콘(Si), 갈륨 아세나이드(GaAs) 및 인듐 아세나이드(InAs)와 같은 화합물 반도체, 및 티타늄 산화물(TiO2)와 같은 산화물 반도체이다. MgO, CaO, SrO, TiO 및 EuO는 NaCl 구조를 갖고 있다.
NaCl 구조가 있는 MgO는 특히 중간층(12)용으로 적합하다. 이는 TMR 비가 MgO의 이용시 최대이기 때문이다. MgO의 이용은 RA 및 MTJ 소자가 5 내지 1,000 Ω㎛2 의 범위 내에 속하면 100 % 이상의 TMR 비를 얻을 수 있게 해준다. NaCl 구조가 있는 MgO는 양호하게는 TMR 비의 관점에서 볼 때 결정 방위로서 (100) 평면 방위를 갖는다. 1nm 이하의 Mg 층이 막 형성시 MgO 층 위에 또는 아래에 삽입될 때, TMR 비는 더 향상될 수 있다.
MgO 층은 MgO 타겟을 이용하여 희토류 가스(아르곤[Ar], 네온[Mg], 크립톤[Kr], 또는 크세논[Xe])내에서 스퍼터링하거나 또는 Mg 타겟을 이용하여 O2 분위기에서 산화 반응 스퍼터링함으로써 형성된다. MgO 층은 Mg 층을 형성하고 나서 이를 산소 래디컬, 산화 이온 또는 오존으로 산화시킴으로써 형성될 수 있다. 분자빔 에피택시(MBE) 또는 MgO를 이용하는 전자빔 증착은 MgO 층을 에피텍셜하게 성장시키는데 이용될 수 있다.
높은 TMR 비를 얻기 위해서, MgO의 방위 도(degree)는 높아야만 한다. MgO의 평면 방위는 선택되는 하부 층으로서 작용하는 자성 층의 방위를 결정한다. MgO는 양호하게는 (100) 평면 방위를 갖고 있다. MgO가 양호한 (100) 평면 방위를 갖고록 하기 위해서는, 그의 하부 층(자유 층, 핀 층, 인터페이스 자유 층 또는 인터페이스 핀 층)이 양호하게는 체심입방구조(BCC) 구조 (100) 방위 평면, 면심입방구조(FCC) 구조 (100) 방위 평면 또는 무정형 구조(amorphous structure)를 갖는다.
BCC 구조의 재료 예는 BCC 구조 상에 1 nm 이하로 에피텍셜하게 성장되는 BCC-Fe100-xCox ((원자) % 비율로 0 ≤ x ≤ 70) 및 BCC-Co이다. BCC-Fe100 -x(CoNi)x (% 비율에서 0 ≤ x ≤ 70)도 또한 이용될 수 있다. 이 경우에, % 비율로 10 이하인 희석된 Ni를 첨가하면 TMR 비가 10% 내지 20%까지 증가한다. 무정형 재료의 예는 코발트(Co)-이온(Fe)-보론(B) 합금, 및 Fe-Co-Zr 합금이다.
[2] 수직 자화 자유 층 및 수직 자화 핀 층을 위한 자성 재료
이 실시예에서, 수직 자화 막은 자유 층(13) 및 핀 층(11) 용으로 이용된다. 평면내 자화 자유 층이 이용되면, 스위칭 자기장은 MTJ 소자 사이즈에 크게 의존한 다. 그러나, 수직 자화 자유 층의 이용은 MTJ 소자 사이즈의 의존성을 줄여준다.
평면내 자화에서, 포화 자화를 이용하는 모양 자성 비등방성 에너지는 자화의 복원성(stability)을 유지한다. 이러한 이유 때문에 스위칭 자기장은 소자의 모양 및 사이즈에 따라서 변한다. 수직 자화에 있어서, 포화 자화는 작으며, 소자의 모양 및 사이즈에 독립적인 자기결정 비등방성 에너지는 자화의 복원성을 유지한다. 이러한 이유 때문에, 스위칭 자기장은 소자의 모양 및 사이즈에 따라 거의 변하지 않는다. 그러므로, 수직 자화 자유 층의 이용은 평면내 자화 막을 이용하는 MTJ 소자의 문제점을 해결하기 때문에, 즉 MTJ 소자의 스위칭 자기장이 MTJ 소자 사이즈를 줄일 때 증가하는 것을 방지하기 때문에 MTJ 소자의 사이즈 감소에 바람직하다.
이 실시예의 MTJ 소자(10)에 이용된 수직 자화 막은 기본적으로 적어도 철(Fe), 코발트(Co), 니켈(Ni), 및 망간(Mn) 중에서 하나 그리고 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 오스뮬(Os), 금(Au), 은(Ag), 구리(Cu) 및 크로뮴(Cr) 중에서 적어도 하나를 포함한다. 포화 자화를 조정하고, 자기결정 비등방성 에너지를 제어하고, 결정 그레인 사이즈 및 결정 그레인 결합을 조절하기 위해서, 보론(B), 카본(C), 실리콘(Si), 알루미늄(Al), 마그네슘(Mg), 탄탈륨(Ta), 지르코늄(Zr), 티타늄(Ti), 하프늄(Hf), 이트륨(Y), 및 희토류 원소 중에서 적어도 한 원소가 첨가될 수 있다. 원소들을 첨가해서, 결정 그레인이 분파되어 더 작게 만들어질 수 있도록 수직 자화가 퇴화되지 않고도 포화 자화 Ms 및 자기결정 비등방성 에너지 Ku를 줄일 수 있다.
주로 Co를 포함하는 재료의 상세한 예는 육방 밀집(HCP) 구조인 Co-Cr-Pt 합금, Co-Cr-Ta 합금 및 Co-Cr-Pt-Ta 합금이 있다. 이들 재료는 원소들의 합성을 조절해서 자기결정 비등방성 에너지를 1 × 105(포함) 내지 1 × 107(배제) erg/cc 범위 내로 조절할 수 있다. 이들 재료가 기판에 밀접한 핀 층용으로 이용될 때, 하부 층은 양호하게는 HCP 구조의 Ru를 이용한다.
Co-Pt 합금은 (% 비율로) Co50Pt50 에 가까운 조성 범위 내로 L10-CoPt 배열 합금을 형성한다. 이러한 배열 합금은 면심 정방정계(FCT) 구조이다. 중간층(12)이 MgO(100)를 이용하면, (001) 면 방위의 FCT-CoPt 배열 합금은 중간층(12)에 관한 인터페이스 오정합(misfit)을 줄일 수 있기 때문에 바람직하다. 더욱이, 중간층과 자유 층(핀 층)의 사이에 삽입된 인터페이스 층은 (100) 평면 방위를 쉽게 가질 수 있다.
Fe를 주로 포함하는 재료의 상세한 예는 Fe-Pt 합금 및 Fe-Pt 합금이다. Fe-Pt 합금은 (%의 비율로) Fe50Pt50 의 조성으로 배열되며 FCT 구조 기반의 L10 구조이다. Fe-Pt 합금은 또한 (%의 비율로) Fe75Pt25 의 조성으로 배열되며 FCT 기반의 L12 구조(Fe3Pt 구조)이다. 이는 1 × 107 erg/cc 이상의 높은 자기결정 비등방성 에너지를 생성한다.
Fe50Pt50 합금은 L10 구조로 배열되기 전에 FC 구조를 갖는다. 이 경우에, 자 기결정 비등방성 에너지는 약 1 × 106 erg/cc 이다. 그러므로, 어닐링 온도 및 합성을 조정하고, 층 구조에 기반한 배열 정도(ordering degree)를 제어하고, 첨가물을 첨가하여 자기결정 비등방성 에너지를 5 × 105 내지 5 × 108 (둘 다 포함) erg/cc의 범위 내에서 조정할 수 있다. 첨가 전의 포화 자화는 약 800 내지 1,100 emu/cc이다. 이 포화 자화는 800 emu/cc 이하로 감소할 수 있다. 이러한 재료를 자유 층에 이용하는 것은 전류 밀도 Jc의 감소라는 관점에서 바람직하다.
특히, 구리(Cu), 티타늄(Ti), 바나듐(V), 망간(Mn), 또는 크로늄(Cr)을 30% 이하의 비율로 Fe-Pt 합금에 첨가함으로써 L10 배열 구조의 Fe-Pt 합금의 포화 자화(Ms) 및 자기결정 비등방성 에너지(Ku)를 제어하는 것이 가능하다. 또한, V는 스핀 인젝션 스위칭에서 중요한 댑핑 상수(damping constant)(자화 댐핑 상수)를 줄일 수 있으므로 스위칭 전류를 줄일 수 있다.
L10 구조 또는 L12 구조로 배열된 Fe-Pt 합금은 FCT 구조를 갖고 있다. 이 합금은 배열 전에 FCC 구조를 갖고 있다. 그러므로, Fe-Pt 합금은 MgO (100)에 상당히 정합한다. 특히, (100) 평면 방위의 BCC-Fe는 MgO (100) 평면 위에 성장되고, Pt (100)는 그 위에 스택된다. MgO (100) 위에 성장된 (100) 방위의 L10 구조 또는 L12 구조를 갖고 있는 Fe-Pt 배열 합금이 형성될 수 있다. Fe-Pt 배열 합금 및 MgO (100) 사이에 BCC-Cr을 형성하는 것은 Fe-Pt 배열 합금이 좀 더 양호한 (100) 평면 방위를 가질 수 있으므로 아주 바람직하다.
Fe-Pt 배열 합금을 L10 구조 및 L12 구조로 형성하는데 있어서, 거의 이상적인 L10 구조 또는 L12 구조를 갖고 있는 Fe-Pt 배열 합금은 [Fe/Pt]n (n은 정수임; n≥1)의 다층 구조를 형성함으로써 형성될 수 있다. 이 경우에, Fe 및 Pt의 두께를 0.1 내지 3(둘 다 포함) nm의 두께로 설정하는 것이 바람직하다. 이는 균일한 합성 상태를 얻는데 아주 중요하다. 이는 Fe-Pt 합금을 L10 구조 또는 L12 구조로 배열하는데 있어서 FCC 구조로부터 FCT 구조로 마르텐사이트 변태(martensitic transformation)를 촉진하기 때문에 중요하다.
L10 구조 또는 L12 구조의 Fe-Pt 배열 합금은 그의 배열 온도가 500 ℃ 또는 그 이상으로 높기 때문에 그의 내열성이 뛰어나다. 이는 후-처리의 어닐링시에 내열성을 공고하게 해주므로 매우 양호한 특징이다. 배열 온도는 앞서 설명한 Cu 또는 Pd와 같은 원소를 % 비율로 30 이하로 첨가함으로써 줄일 수 있다.
이 실시예의 MTJ 소자(10)에 이용된 수직 자화 막의 다른 예는 Fe, Co, Ni, Mn, Cr 및 희토류 원소 중에서 적어도 하나를 포함하는 강자성 재료이다. 희토류 원소의 예로는 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 니오디미움(Nd), 프로미티움(Pm), 사마리움(Sm), Eu, 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb) 및 루테튬(Lu)이 있다.
희토류 원소를 포함하는 강자성 재료는 무정형 구조를 띠고 있다. 이러한 강자성 재료는 조성을 조절함으로써 포화 자화를 400 emu/cc 이하로 줄일 수 있고 자기결정 비등방성 에너지를 1 × 106 erg/cc 이상으로 증가시킬 수 있다.
이 실시예의 MTJ 소자(10)에 이용된 수직 자화 막은 금속 자성 상 및 절연 상을 포함하는 혼합 결정으로 이루어진 강자성 재료를 이용할 수 있다. 금속 자성 상은 Fe, Co, Ni 및 Mn 중 적어도 하나와 Pt, Pd, Ir, Rh, Os, Au, Ag, Cu, Cr, Ta 및 희토류 원소 중에서 적어도 하나를 포함하는 강자성 재료로 이루어져 있다. 절연 상은 산화물, 질화물, 또는 B, C, Si, Al, Mg, Ta, Cr, Zr, Ti, Hy, Y 및 희토류 원소 중에서 선택된 적어도 하나를 포함하는 옥시나이트라이드로 이루어져 있다.
금속 자성 상 및 절연 상을 포함하는 혼합 결정으로 이루어진 강자성 재료는 도전 금속 자성부와 비도전 절연부로 나뉘어진다. 전류는 금속 자성부로 집중하기 때문에, 하전 영역이 감소하며, 국부 전류 밀도가 증가한다. 이는 실제로 필요한 스위칭 전류를 줄여준다.
이러한 효과를 얻기 위해, 결정도를 제어할 필요가 있다. 2-상 분리 구조는 그래뉴얼(결정 그레인 분산) 구조, 섬(섬-모양) 구조 및 원주(원주-모양) 구조를 포함한다. 원주 구조에 있어서, 금속 자성부는 자성 층을 통해서 수직으로 연장된다. 그러므로, 전류 교착 효과(current constiction effect)를 용이하게 얻을 수 있다. 그래뉴얼 또는 섬 구조에 있어서, 전류는 가장 작은 터널 배리어가 있는 경로를 통해서 통과한다. 그러므로, 전류 교착 효과를 원주 구조에서와 같이 얻을 수 있다.
이 실시예의 MTJ 소자(10)에 이용된 수직 자화 막의 다른 예는 Mn 강자성 합금 및 Cr 강자성 합금이 있다. Mn 강자성 합금의 예로는 배열 격자(ordered lattice)가 있는, Mn-Al 합금, Mn-Au 합금, Mn-Zn 합금, Mn-Ga 합금, Mn-Ir 합금 및 Mn-Pt3 합금이 있다. Cr 강자성 합금의 예로는 Cr-Pt3 합금이 있다. 이러한 합금은 L10 배열 격자 및 강자성 재료의 특성을 가지고 있다.
[3] 평면내 자화 핀 층에 이용된 자성 재료
이 실시예에서, 평면내 자화 막은 자화 방향이 핀 층(11)에 대해 수직인 핀 층(15) 용으로 이용된다.
이 실시예의 MTJ 소자(10)에 이용된 평면내 자화 막은 Fe, Co, Ni, Mn 및 Cr 중에서 적어도 하나를 포함하는 강자성 재료를 이용한다. 주로 Fe, Co, 및 Ni를 포함하는 재료의 상세한 예로는 FCC 구조 또는 BCC 구조를 갖고 있는 FexCoYNiz 합금(x≥0, y≥0, z≥0, x + y + z = 1)이 있다.
핀 층은 양호하게는 높은 분극률을 갖고 있으며 이론적으로는 100%의 분극률을 실현할 수 있는 반 금속(half metal) 재료이다.
Mn을 포함하는 반 금속 재료의 예로는 Mn 강자성 호이슬러 합금이 있다. Mn 강자성 호이슬러 합금은 배열 격자가 A2MnX로 표현되는 체심 입방 시스템을 갖고 있다. 원소 A는 Cu, Au, Pd, Ni, 및 Co 중에서 선택된다. 원소 X는 알루미늄(Al), 인듐(In), 주석(Sn), 갈륨(Ga), 게르마늄(Ge), 안티몬(Sb) 및 실리콘(Si) 중에서 선택된다. 호이슬러 합금 중에서, BCC 구조의 Co2MnAl 합금은 BCC (100) 평면 방위를 가짐으로써 MgO (100)에 대한 높은 정합을 공고히 해준다.
핀 층 내의 강자성 층의 두께는 1nm 이상이 되어야만 한다. 이보다 작은 두께로는 연속 막을 가질 수 없다. 그러므로, 자성 층의 특성을 충분히 나타낼 수 없고 또한 충분한 자기저항 비(TMR 비 또는 자이언트 자기저항(GMR) 비)를 얻을 수가 없다. 최대 두께는 양호하게는 3 nm 이하이다. 3 nm 보다 더 큰 두께는 코히어런트 스핀의 세차 길이(precession length)를 많이 초과한다. 이러한 이유 때문에, 스핀 인젝션 스위칭에 필요한 임계 전류는 상당히 증가한다.
앞서 설명한 평면내 자화 핀 층이 MgO 배리어 층의 하부 층으로서 작용하면, 조성식 FeXCoYNiZ (x≥0, y≥0, z≥0, x + y + z = 1)으로 표현된 합금은 양호하게는 (100) 평면 방위 및 BCC 구조를 갖는다. 조성식 FeXCoYNiZ (x≥0, y≥0, z≥0, x + y + z = 1)으로 표현된 합금은 또한 양호하게는 % 비율로 30 이하의 농도로 첨가된 B, C, 또는 N을 포함함으로써 무정형 구조를 갖는다. 이는 MgO 막이 무정형 구조의 막 위에 (100) 우선 평면 방위를 용이하게 얻을 수 있기 때문이다.
[4] 인터페이스 자유 층 및 인터페이스 핀 층에 이용된 재료
도 6에 도시된 인터페이스 핀 층 및 인터페이스 자유 층(이후에는 둘 다 인터페이스 층이라 칭한다)은 자기저항 효과를 증진시키며 또한 스핀 인젝션 기입시 기입 전류를 줄여준다. 자기저항 효과를 향상시키기 위한 인터페이스 층은 양호하 게는 중간층에 관해서 높은 체적 분극률 및 높은 면 분극률의 재료로 이루어진다.
이 실시예의 MTJ 소자(10)에 이용된 인터페이스 층은 Fe, Co, Ni, Mn, 및 Cr 중에서 적어도 하나를 포함하는 강자성 재료를 이용한다. Fe, Co 및 Ni를 주로 포함하는 재료의 상세한 예는 FCC 구조 또는 BCC 구조의 FexCoyNiz 합금(x≥0, y≥0, z≥0, x + y + z = 1) 이다. Fe-Co-Ni 합금의 포화 자화(Ms)를 줄이기 위해서, (FexCoyNiz)100-aXa 합금(x≥0, y≥0, z≥0, x + y + z = 1, % 비율로 a > 0, X는 첨가 원소)이 주로 사용된다. 포화 자화(Ms)의 감소는 스위칭 전류가 상당히 줄어들 수 있게 해준다. Fe-Co-Ni 합금의 합성은 배리어 층에 대한 인터페이스의 커버리지가 % 비율에서 50 이상이기 때문에 양호하게는 % 비율로 50 이상(% 비율로 x + y + z ≥ 50)이다. 그러므로, TMR 비의 감소가 억제된다.
BCC 구조를 유지하면서 첨가될 수 있으며 포화 자화(Ms)를 줄일 수 있는 첨가물의 예(즉, 치환형 고용체 또는 특정의 고용체 소스가 있는 첨가물로서 용해될 수 있는 완전 가용성 고용체의 예)로는 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 실리콘(Si), 갈륨(Ga), 및 게르마늄(Ge)이 있다. 이들 중에서, V는 댐핑 상수를 줄일 수 있기 때문에 효과적이다.
B, C, 또는 N 또는 Zr, Ta, Ti, Hf, Y와 같은 인터스티셜 원소(interstitial element), 또는 드물게 고용체 소스가 있는 희토류 원소를 첨가하여 결정 구조를 무정형 구조로 바꾸어서 포화 자화를 줄이는 것이 가능하다. 이러한 재료의 예로는 무정형 구조의 (FexCoyNiz)100- bXb 합금(x≥0, y≥0, z≥0, x + y + z = 1, % 비율 로 b > 0, X는 B, C, N, Zr, Ta, Ti, Hf, Y와 같은 첨가 원소 또는 희토류 원소)이 있다. 어느 정도의 TMR 비를 얻기 위해서는, 부분적으로, 즉 MgO에 대한 인터페이스상에 재결정을 촉진하는 것이 중요하다.
Mn을 포함하는 재료의 예로는 Mn 강자성 호이슬러 합금이 있다. Mn 강자성 호이슬러 합금은 A2MnX로 표현되는 배열 격자가 있는 체심 입방 시스템이다. 원소 A는 Cu, Au, Pd, Ni 및 Co 중에서 선택된다. 원소 X는 Al, In, Sn, Ga, Ge, Sb 및 Si 중에서 선택된다. 호이슬러 합금 중에서, BCC 구조를 갖고 있는 Co2MnAl 합금은 BCC (100) 평면 방위를 가짐으로써 MgO에 대한 높은 정합을 공고히 해준다. Mn 호이슬러 합금은 때로 반 금속의 도전 특성을 나타낸다.
산화물 재료도 또한 이용가능하다. Fe2O3 와 같은 반 금속을 포함하는 산화물 재료는 인터페이스 층으로서 적용할 수 있다.
절연 층 또는 반도체 층 위에 형성된 인터페이스 층의 최소 두께는 또한 0.5 nm 이상이어야 한다. 이보다 작은 두께로는, 인터페이스 층은 연속 막을 가질 수 없다. 그러므로, 인터페이스 자유 층 또는 인터페이스 핀 층의 특성을 충분히 나타낼 수 없고 또한 충분한 자기저항 비(TMR 비 또는 GMR 비)를 얻을 수 없다. 최대 두께는 양호하게는 5 nm 이하이다. 5 nm 이상의 두께는 코히어런트 스핀의 세차 길이를 많이 초과한다. 이러한 이유 때문에, 스핀 인젝션 스위칭에 필요한 임계 전류는 상당히 증가한다.
앞서 상세히 설명한 바와 같이, 이 실시예는 자화 방향이 서로 수직한 두 개 의 핀 층을 포함하는 듀얼-핀 층 구조를 형성함으로써 자유 층(13)에 대한 스핀 인젝션의 효율을 증가시킬 수 있다. 이는 MTJ 소자(10)의 스위칭 속도를 향상시켜준다. 높은 스핀 인젝션 효율은 스위칭에 필요한 기입 전류가 감소될 수 있게 해준다.
자유 층(13) 및 핀 층(11)의 자화 방향은 서로 평행하다. 자유 층(13) 및 핀 층(15)의 자화 방향은 서로에 대해 수직이다. 중간층(12)은 자기저항 효과를 나타낼지라도, 중간층(14)은 자기저항 효과를 나타내지 않는다. 이는 데이터 판독시 MTJ 소자(10)의 TMR 비를 증가시킨다.
금속과 같은 도체는 자기저항 효과가 없는 중간층(14)용으로 이용된다. 이는 MTJ 소자(10)의 저항을 줄여준다.
자유 층(13)은 수직 자기저항 막을 이용한다. 자기저항 비등방성 에너지는 자유 층(13)의 열 안정성에 필요한 비등방성 자기장(Hk)을 보장한다. 자유 층(13)의 종횡비가 낮을 수 있기 때문에, MTJ 소자 사이즈를 줄일 수 있다.
강자성 재료로 이루어진 인터페이스 자유 층은 자유 층(13)과 중간 층(14) 사이에 삽입된다. 강자성 재료로 이루어진 인터페이스 핀 층은 핀 층(11)과 중간 층(12) 사이에 삽입된다. 인터페이스 자유 층과 인터페이스 핀 층은 자기저항 효과가 향상되도록 높은 체적 분극률의 재료를 이용한다. 이는 또는 기입 전류를 줄여준다.
MTJ 소자에 이용된 TMR 막의 층 구조에 대한 상세한 예는 다음과 같다. 예 1 내지 3에서, 각 층 다음에 있는 수치 값은 두께를 나타낸다.
(예 1)
Ta5/PtMn15/CoFe2.5/RuO.85/CoFe2.5/Cu3(중간층14)/CoFeB0.5/FePt(L10)2/Fe0.5/MgO0.75(중간층12)/CoFeB1/FePT(L10)10/Pt5/Cr20/Mg02/CoFeB2/Ta5//기판
(예 2)
Ta5/IrMn10/CoFe2.5/Ru0.85/CoFe2.5/Cu3(중간층14)/CoFeB0.5/CoFeTb3/CoFeB0.75/MgO0.75/(중간층12)/CoFeB2/CoFeTb30/Ru5/Ta5//기판
(예 3)
Ta5/IrMn10/CoFe2.5/Ru0.85/CoFe2.5/Cu3(중간층14)/CoFeB0.5/CoPt3/CoFeB0.5/MgO0.75/(중간층12)/CoFeB2/CoPt20/Ru10/Ta5//기판
예 1 내지 3에서, 어닐링은 270 ℃의 진공상태에서 평면내 자기장으로 실행되었다. 4- 터미널 측정을 가능한 MTJ 소자는 이들 MTJ 막을 이용하여 형성되었으며 스핀 인젝션 스위칭에 필요한 전류 밀도 Jc가 평가되었다. 측정은 1 msec의 펄스 폭으로 실행되었다. MTJ 소자 사이즈는 약 100 nm × 100 nm 이었고, 종횡비는 1이었다. MgO 두께는 각 MTJ 소자의 저항과 면적의 곱(RA)이 15 Ω㎛2 되도록 조정되었다.
각 예는 중간층(14) 위에 평면내 자화 핀 층이 있는 예과 비교되었다. 전류 밀도 Jc는 약 10% 내지 30%가 줄어들었다. 각 예에서, 중간층(14)은 Cu를 이용하였다. 그러므로, 저항과 면적의 곱(RA)이 거의 증가하지 않았다. TMR 비에서도 많은 감소가 관측되지 않았다.
(제2 실시예)
제2 실시예에서, MTJ 소자(10)는 자유 층(13) 용으로 평면내 자화막을 이용함으로써 형성되었다. 도 7은 제2 실시예에 따른 MTJ 소자(10)를 보여주는 단면도이다. 도 7은 이 실시예에 따른 MTJ 소자(10)의 기본 구조를 보여주고 있다.
MTJ 소자(10)는 제1 핀 층(11), 제1 중간층(12), 자유 층(13), 제2 중간 층(14), 및 제2 핀 층(15)이 이 순서대로 스택되어 있는 층 구조로 되어 있다. 이러한 기본적인 구조에서, 스택된 층들의 순서는 역일 수 있다.
핀 층(11) 및 자유 층(13)의 용이 자화의 방향은 막 표면에 대해 평행하다. 핀 층(15)의 용이 자화의 방향은 막 표면에 대해 수직이다. 즉, 핀 층(11 및 15)의 용이 자화의 방향은 서로에 대해 수직이다. 그러므로, 자기저항 효과는 중간층(12)을 통해서 자유 층(13)과 핀 층(11) 사이에서 평행한 자화 배열로 나타난다. 그러나, 자기저항 효과는 중간층(14)을 통해서 자유 층(13)과 핀 층(15) 사이에서는 수직 자화 배열로 나타나지 않는다.
도 8은 MTJ 소자(10)의 상세한 예를 보여주는 단면도이다. 캡 층(17) 및 하부 층(16) 각각은 도 7에 도시된 기본 구조의 최상위 및 최하위 부분에 존재한다. 핀 층(11)은 핀 층(11C), 중간층(11B) 및 핀 층(11A)의 층 구조로 되어 있다. 즉, 핀 층(11)은 SAF 구조로 되어 있다.
핀 층(11A 및 11C)의 용이 자화의 방향은 막 표면에 대해 수직하다. 핀 층(11A 및 11C)의 자화 방향은 서로에 대해 반평행하다. 핀 층(11A 및 11C)은 증간층(11B)를 통해서 서로 반강자성 결합한다. SAF 구조 내의 중간층은 이 중간층 을 통해서 충분히 강한 반강자성 결합이 얻어지도록 Ru 또는 Os와 같은 금속 재료를 이용하며 3 nm 이하의 두께를 갖는다.
반강자성 층(19)은 핀 층(11A) 아래(핀 층(11A)과 하부 층(16)의 사이)에 존재하며, 핀 층(11A)과 접촉한다. 핀 층(11A)은 자화 방향이 막 표면에 대해 평행하게 고정되도록 반강자성 층(19)과 교환-결합한다.
이러한 구조의 이용은 외부 자기장에 대한 저항 및 열 안정성이 향상되도록 핀 층(11)의 자화 정착력을 강화시킨다. 외부 자기장에 대한 저항을 증가시키기 위해, 핀 층(11)의 포화 자화와 자성 층 두께의 곱 Msㆍt는 바람직하게는 거의 0이다.
도 9는 자유 층(13)의 다른 구조를 보여주는 단면도이다. 자유 층(13)은 자유 층(13F), 중간 층(13E) 및 자유 층(13D)의 층 구조로 되어 있다. 즉, 자유 층(13)은 SAF 구조로 되어 있다. 자유 층(13D 및 13F)의 용이 자화의 방향은 막 표면에 대해 평행하다. 자유 층(13D 및 13F)의 자화 방향은 서로에 대해 반평행하다. 자유 층(13D 및 13F)은 중간층(13E)을 통해서 서로 반강자성 결합한다.
앞서 설명한 구조의 MTJ 소자(10)도 또한 제1 실시예에서와 같은 효과를 얻을 수 있다. 인터페이스 층은 제1 실시예에서 설명된 바와 같이 자유 층(13)과 핀 층(11)의 사이에 삽입될 수 있다.
이 실시예의 자유 층(13)은 주로 Fe-Co-Ni 합금을 이용한다. Fe-Co-Ni 합금의 포화 자화(Ms)를 줄이기 위해서, 바람직하게는 (FexCoyNiz)100- aXa 합금(x≥0, y≥ 0, z≥0, x + y + z = 1, % 비율로 a > 0, X는 첨가 원소)이 이용된다. 포화 자화(Ms)의 감소로 인해 스위칭 전류가 상당히 감소할 수 있다.
BCC 구조를 유지하면서 첨가될 수 있고 포화 자화(Ms)를 줄일 수 있는 첨가물의 예(즉, 치환형 고용체 또는 특정의 고용체 소스가 있는 첨가물로서 용해될 수 있는 완전 가용성 고용체의 예)로는 V, Nb, Ta, W, Cr, Mo, Si, Ga, 및 Ge이 있다. 이들 중에서, V는 댐핑 상수를 줄일 수 있기 때문에 효과적이다.
B, C, 또는 N 또는 Zr, Ta, Ti, Hf, Y와 같은 인터스티셜 원소, 또는 드물게 고용체 소스가 있는 희토류 원소를 첨가하여 결정 구조를 무정형 구조로 바꾸어서 포화 자화를 줄이는 것이 가능하다. 이러한 재료의 예로는 무정형 구조의 (FexCoyNiz)100-bXb 합금(x≥0, y≥0, z≥0, x + y + z = 1, % 비율로 b > 0, X는 B, C, N, Zr, Ta, Ti, Hf, Y와 같은 첨가 원소 또는 희토류 원소)이 있다.
Mn을 포함하는 재료의 예로는 Mn 강자성 호이슬러 합금이 있다. Mn 강자성 호이슬러 합금은 반 금속의 도전 특성을 나타낸다. Mn 강자성 호이슬러 합금은 A2MnX로 표현되는 배열 격자가 있는 체심 입방 시스템이다. 원소 A는 Cu, Au, Pd, Ni 및 Co 중에서 선택된다. 원소 X는 Al, In, Sn, Ga, Ge, Sb 및 Si 중에서 선택된다. 호이슬러 합금 중에서, BCC 구조를 갖고 있는 Co2MnAl 합금은 BCC (100) 평면 방위를 가짐으로써 MgO에 대한 높은 정합을 공고히 해준다.
제1 실시예에서 설명된 재료는 MTJ 소자(10)에 포함되어 있는 잔여 층들 용으로도 이용될 수 있다.
(제3 실시예)
제3 실시예에서, MTJ 소자(10)는 자유 층(13) 및 두 개의 핀 층 용으로 평면내 자화막을 이용함으로써 형성되었다. 도 10은 제3 실시예에 따른 MTJ 소자(10)를 보여주는 투영도이다. 도 10은 이 실시예에 따른 MTJ 소자(10)의 기본 구조를 보여주고 있다.
MTJ 소자(10)는 제1 핀 층(11), 제1 중간층(12), 자유 층(13), 제2 중간 층(14), 및 제2 핀 층(15)이 이 순서대로 스택되어 있는 층 구조로 되어 있다. 이러한 기본적인 구조에서, 스택된 층들의 순서는 역일 수 있다.
핀 층(11), 자유 층(13) 및 핀 층(15)의 용이 자화의 방향은 막 표면에 대해 평행하다. 즉, 평면내 자화 막은 모든 자성 층 용으로 이용될 수 있다. 이는 MTJ 소자(10)의 형성을 용이하게 해준다.
핀 층(15)과 자유 층(13)의 용이 자화의 방향은 평행하다. 핀 층(11 및 15)의 용이 자화의 방향은 서로에 대해 수직이다. 그러므로, 자기저항 효과는 중간층(12)을 통해서 자유 층(13)과 핀 층(11) 사이에서 평행한 자화 배열로 나타난다. 그러나, 자기저항 효과는 중간층(14)을 통해서 자유 층(13)과 핀 층(15) 사이에서는 수직 자화 배열로 나타나지 않는다.
도 11은 MTJ 소자(10)의 상세한 예를 보여주는 투영도이다. 캡 층(17) 및 하부 층(16) 각각은 도 11에 도시된 기본 구조의 최상위 및 최하위 부분에 존재한다. 핀 층(11)은 핀 층(11C), 중간층(11B) 및 핀 층(11A)의 층 구조로 되어 있다. 즉, 핀 층(11)은 SAF 구조로 되어 있다. 핀 층(11A 및 11C)의 용이 자화의 방향은 막 표면에 대해 수직이다. 핀 층(11A 및 11C)의 자화 방향은 서로에 대해 반평행이다. 핀 층(11A 및 11C)은 증간층(11B)을 통해서 서로 반강자성 결합한다.
반강자성 층(19)은 핀 층(11A) 아래(핀 층(11A)과 하부 층(16)의 사이)에 존재하며, 핀 층(11A)과 접촉한다. 핀 층(11A)은 자화 방향이 막 표면에 대해 평행하게 고정되도록 반강자성 층(19)과 교환-결합한다. 이러한 구조의 이용은 외부 자기장에 대한 저항 및 열 안정성이 향상되도록 핀 층(11)의 자화 정착력을 강화시킨다.
핀 층(15)과 자유 층(13)은 명백한 보자력 차이를 가져야만 한다. 그러므로, 핀 층(15)은 바람직하게는 평면내 자화 종류 강자성 층을 이용한다.
평면내 자화 종류 강자성 층의 재료 예로는 Co-Pt 합금 및 Co-Pt-X 합금(X는 Cr, Ta, Pd, B, Si 및 Ru) 중에서 선택된 적어도 한 원소이다)이 있다. 또한 평면내 자화 종류 강자성 층을 이용하여 강자성 층, 중간층, 및 강자성 층을 포함하는 SAF 구조를 형성하는 것도 가능하다. 이 경우에, 중간층은 Ru 또는 Os를 이용한다.
도 12는 핀 층(15)의 다른 구조를 보여주는 단면도이다. 반강자성 층(18)은 핀 층(15) 위에(핀 층(15)과 캡 층(17)의 사이에) 존재하며 핀 층(15)과 접촉한다. 핀 층(15)은 자와 방향이 막 표면에 대해서 평행하게 고정되도록 반강자성 층(18)과 교환-결합한다.
도 13은 핀 층(15)의 다른 구조를 보여주는 투영도이다. 핀 층(15)은 핀 층(15C), 중간층(15B) 및 핀 층(15A)의 층 구조로 되어 있다. 즉, 핀 층(15)은 SAF 구조로 되어 있다. 핀 층(15A 및 15C)의 용이 자화의 방향은 막 표면에 대해 평행하다. 핀 층(15A 및 15C)의 용이 자화의 방향은 서로에 대해 반평행하다. 핀 층(15A 및 15C)은 중간층(15B)을 통해서 서로 반강자성 결합한다.
도 12 및 13에 도시된 반강자성 층(19 및 18)은 서로 다른 임계 온도로 어닐링 공정을 실행함으로써, 즉 온도가 강자성 층에 결합하는 것을 차단함으로써 핀 층(11 및 15)의 용이 자화의 방향이 서로에 대해 수직이 되도록 만들 수 있다. 특히, 반강자성 층(19)에 대한 높은 온도 차단 가능한 PtMn 또는 NiMn과 같은 재료 및 반강자성 층(18)에 대한 낮은 온도 차단 가능한 FeMn 또는 IrMn 과 같은 재료를 이용하는 것이 바람직하다.
자유 층(13)은 강자성 층, 중간층, 및 강자성 층의 층 구조, 즉 SAF 구조를 가질 수 있다. SAF 구조에 있어서, 강자성 층들의 자화 방향은 서로 반평행하다. 강자성 층들은 중간 층을 통해서 서로 반강자성 결합한다.
앞서 설명한 구조의 MTJ 소자(10)는 또한 제1 실시예에서와 같은 효과를 얻을 수 있다. 인터페이스 층은 제1 실시예에서 설명한 바와 같이 자유 층(13) 및 핀 층(11) 내에 삽입될 수 있다. 제1 및 제2 실시예에서 설명된 재료는 MTJ 소자(10)에 포함되어 있는 나머지 층들 용으로 이용될 수 있다.
(제4 실시예)
제4 실시예에서, MRAM은 앞서 설명한 MTJ 소자(10)를 이용함으로써 형성될 수 있다.
도 14는 제4 실시예에 따른 MRAM을 보여주는 회로도이다. MRAM은 다수의 메 모리 셀 MC가 매트릭스로 배열되어 있는 다수의 메모리를 포함한다. 메모리 셀 어레이(20)는 열 방향으로 이어지는 다수의 비트 라인 BL을 갖고 있다. 메모리 셀 어레이(20)은 행 방향으로 이어지는 다수의 워드 라인 ML을 갖고 있다.
앞서 설명된 메모리 셀 MC는 비트 라인 BL과 워드 라인 ML 사이의 교차점에 배열된다. 각 메모리 셀 MC는 MTJ 소자(10) 및 선택 트랜지스터(21)를 포함한다. MTJ 소자(10)의 한 단자는 비트 라인 BL에 연결된다. MTJ 소자(10)의 다른 단자는 선택 트랜지스터(21)의 드레인에 연결된다. 워드 라인 WL은 선택 트랜지스터(21)의 게이트에 연결된다. 선택 트랜지스터(21)의 소스는 소스 라인 SL에 연결된다.
전원 회로(22)는 비트 라인 BL의 한 단부에 연결된다. 감지 증폭기 회로 회로(24)는 비트 라인 BL의 다른 단부에 연결된다. 전원 회로(23)는 소스 라인 SL의 한 단부에 연결된다. 소스 라인 SL의 다른 단부는 스위칭 소자(도시되어 있지 않음)를 통해서 전원 회로(25)에 연결된다.
전원 회로(22)는 포지티브 전위를 비트 라인 BL의 한 단부에 인가한다. 감지 증폭기 회로(24)는 MTJ 소자(10)의 저항을 검출하고, 예를 들어, 접지 전위를 비트 라인 BL의 다른 단부에 인가한다. 전원 회로(23)는 포지티브 전위를 소스 라인 SL의 한 단부에 인가한다. 전원 (25)은, 예를 들어, 접지 전위가 소스 라인 SL의 단른 단부에 인가되도록 전원(25)에 연결되어 있는 스위칭 소자를 턴온시킨다. 각 전원 회로는 대응하는 상호연결부에 대한 전기적 접속을 제어하기 위한 스위칭 소자를 포함한다.
데이터는 다음과 같은 방식으로 메모리 셀 MC에 기입된다. 먼저, 데이터 기 입을 위해 어드레스되는 메모리 셀 MC를 선택하기 위해, 메모리 셀 MC에 연결된 워드 라인 ML이 활성화되어 선택 트랜지스터(21)가 턴온된다.
양방향 기입 전류 Iw는 MTJ 소자(10)에 공급된다. 특히, 기입 전류 Iw가 윗쪽에서 아래쪽으로 MTJ 소자(10)에 공급될 때, 전원 회로(22)는 포지티브 전위를 비트 라인 BL의 한 단부에 인가한다. 전원(25)은 접지 전위가 소스 라인 SL의 다른 단부에 인가되도록 전원(25)에 대응하는 스위칭 소자를 턴온시킨다.
기입 전류 Iw가 아래쪽으로부터 윗쪽으로 MTJ 소자(10)에 인가될 때, 전원 회로(23)는 포지티브 전위를 소스 라인 SL의 한 단부에 인가한다. 감지 증폭기 회로(24)는 접지 전위를 비트 라인 BL의 다른 단부에 인가한다. 전원(25)에 대응하는 스위칭 소자는 오프이다. 이는 이진 0 또는 이진 1이 메모리 셀 MC에 기입될 수 있게 해준다.
데이터는 다음 방식으로 메모리 셀 MC로부터 판독된다. 먼저, 메모리 셀 MC가 선택된다. 전원 회로(23) 및 감지 증폭기 회로(24)는 MTJ 소자(10)에 전원 회로(23)로부터 감지 증폭기 회로(24)로 흐르는 판독 전류 Ir을 공급한다. 판독 전류 Ir을 기반으로, 감지 증폭기 회로(24)는 MTJ 소자(10)의 저항을 검출한다. 이는 데이터가 MTJ 소자(10)로부터 판독될 수 있게 해준다.
MRAM의 구조는 다음에 설명될 것이다. 도 15은 주로 MTJ 소자(10)를 보여주기 위한 것으로 MRAM을 설명하기 위한 단면도이다. MTJ 소자(10)는 층간 절연막을 통해서, 예를 들어, 실리콘으로 만들어진 반도체 기판(도시되어 있지 않음) 내에 형성된 선택 트랜지스터(21) 위에 형성된다.
MTJ 소자(10)는 추출 전극(32) 위에 제공된다. 추출 전극(32)은 비아 플러그(31)를 통해서 선택 트랜지스터(21)의 드레인 영역에 전기적으로 연결된다. 하드 마스크(33)는 MTJ 소자(10) 위에 제공된다. 비트 라인 BL은 하드 마스크(33) 위에 제공된다.
비트 라인 BL, 하드 마스크(33), 및 비아 플러그(31)는, 예를 들어, W, Al, Cu, 또는 AlCu를 이용한다. 금속 상호연결 층 또는 Cu를 이용하는 비아 플러그는 Cu 다마신 또는 Cu 듀얼 다마신 프로세스에 의해서 형성된다.
도 16은 주로 MTJ 소자(10)를 보여주기 위한 것으로 MRAM의 다른 구조를 설명하기 위한 단면도이다. MTJ 소자(10)는 비아 플러그(31) 위에 바로 제공된다. 즉, 도 16에 도시된 MRAM은 도 15에 도시된 MRAM과는 다르게 추출 전극(32)을 갖고 있지 않다. 하드 마스크(33)는 MTJ 소자(10) 위에 제공된다. 비트 라인 BL은 하드 마스크(33) 위에 제공된다.
MTJ 소자(10)는 도 15에 도시된 바와 같이 추출 전극(32)을 통해서 비아 플러그(31)에 전기적으로 연결되거나, 또는 도 16에 도시된 바와 같이 비아 플러그(31) 위에 바로 형성된다. 도 16에 도시된 구조에서, MTJ 소자는 양호하게는 비아 플러그보다 작다.
F는 리소그래피 또는 에칭에 의해 결정된 최소 특징 사이즈라고 하자. 도 15에 도시된 레이아웃에서, 최소 셀 사이즈는 8F2 이다. 도 16에 도시된 레이아웃에서, 최소 셀 사이즈는 4F2로 감소할 수 있다.
앞서 설명된 구조의 MRAM에서, MTJ 소자(10)에 대한 기입 속도가 증가할 수 있다. 특히, 펄스 폭이 수 nsec 내지 수 msec인 전류로 스핀 인젝션 기입을 실행하는 것이 가능하다.
MTJ 소자(10)에 공급된 판독 전류 Ir의 펄스 폭은 양호하게는 MTJ 소자(10)에 공급된 기입 전류 Iw의 펄스 폭보다 짧다. 이는 판독 전류 Ir에 의한 기입 에러를 줄여준다. 이는 기입 전류 Iw의 펄스 폭이 짧으면 짧을수록 기입 전류의 절대값이 커지기 때문이다.
본 기술 분야에 숙련된 자이면 부가적인 장점 및 수정을 용이하게 이해할 것이다. 그러므로, 광의의 본 발명은 여기서 도시되고 설명된 구체적인 세부사항 및 대표적인 실시예에 한정되지 않는다. 따라서, 첨부된 특허청구범위 및 이의 균등물에 의해 정의되는 바와 같은 포괄적인 발명 개념의 정신 및 범위를 벗어남이 없이 다양한 수정을 가할 수 있을 것이다.
본 발명에 따르면 수직 자화 자유 층을 이용하여 MTJ 소자 사이즈를 줄일 때 MTJ 소자의 스위칭 자기장이 증가하는 문제점을 방지할 수 있으므로 MTJ 소자의 사이즈를 줄일 수 있다.

Claims (20)

  1. 자기저항 소자에 있어서,
    고정 자화 방향을 갖고 있는 제1 자성 기준 층(a first magnetic reference layer);
    스핀 분극 전자들을 공급받음으로써 변경될 수 있는 자화 방향을 갖고 있는 자성 자유 층;
    고정 자화 방향을 갖고 있는 제2 자성 기준 층;
    상기 제1 자성 기준 층과 상기 자성 자유 층 사이에 제공된 제1 중간층; 및
    상기 자성 자유 층과 상기 제2 자성 기준 층 사이에 제공된 제2 중간층
    을 포함하며,
    상기 자성 자유 층 및 상기 제1 자성 기준 층은 평면 내 방향(in-plane direction)에 대해서 수직이거나 평행한 용이 자화(easy magnetization)의 방향들을 갖고 있으며;
    상기 제1 자성 기준 층 및 상기 제2 자성 기준 층은 서로 수직한 용이 자화 방향들을 갖고 있는 자기저항 소자.
  2. 제1항에 있어서,
    상기 자성 자유 층 및 상기 제1 자성 기준 층은 상기 평면 내 방향에 대해 수직의 용이 자화 방향들을 갖고 있으며;
    상기 제2 자성 기준 층은 상기 평면 내 방향에 대해 평행한 용이 자화 방향을 갖고 있는
    자기저항 소자.
  3. 제1항에 있어서, 상기 제1 자성 기준 층, 상기 자성 자유 층, 및 상기 제2 자성 기준 층은 상기 평면 내 방향에 대해 평행한 용이 자화 방향들을 갖고 있는 자기저항 소자.
  4. 제1항에 있어서, 상기 제1 중간층은 절연 재료 및 반도체 중 하나로 이루어지는 자기저항 소자.
  5. 제1항에 있어서, 상기 제2 중간층은 도체로 이루어지는 자기저항 소자.
  6. 제1항에 있어서,
    상기 자성 자유 층은 순서대로 스택되어 있는 제1 자성 층, 제2 자성 층, 및 제3 자성 층을 포함하며;
    상기 제1 자성 층은 상기 제1 중간층과 접촉하게 배치되어 있으며;
    상기 제3 자성 층은 상기 제2 중간층과 접촉하게 배치되어 있는
    자기저항 소자.
  7. 제6항에 있어서, 상기 제1 자성 층 및 상기 제3 자성 층은 강자성 재료로 이루어진 자기저항 소자.
  8. 제1항에 있어서,
    상기 제1 자성 기준 층은 스택되어 있는 제1 자성 층 및 제2 자성 층을 포함하며;
    상기 제1 자성 층은 상기 제1 중간층과 접촉하게 배치되어 있는
    자기저항 소자.
  9. 제8항에 있어서, 상기 제1 자성 층은 강자성 재료로 이루어진 자기저항 소자.
  10. 제1항에 있어서, 상기 제1 자성 기준 층은 순서대로 스택되어 있는 제1 자성 층, 비자성 층(a nonmagnetic layer) 및 제2 자성 층을 포함하는 자기저항 소자.
  11. 제10항에 있어서, 상기 제1 자성 층 및 상기 제2 자성 층의 자화 방향들은 반대 방향으로 설정되는 자기저항 소자.
  12. 제1항에 있어서, 상기 제2 자성 기준 층은 순서대로 스택되어 있는 제1 자성 층, 비자성 층 및 제2 자성 층을 포함하는 자기저항 소자.
  13. 제12항에 있어서, 상기 제1 자성 층 및 상기 제2 자성 층의 자화 방향들은 반대 방향으로 설정되는 자기저항 소자.
  14. 제1항에 있어서, 상기 자성 자유 층은 순서대로 적층되어 있는 제1 자성 층, 비자성 층 및 제2 자성 층을 포함하는 자기저항 소자.
  15. 제14항에 있어서, 상기 제1 자성 층 및 상기 제2 자성 층의 자화 방향들은 반대 방향으로 설정되는 자기저항 소자.
  16. 제1항에 있어서, 교환 결합력으로 상기 제1 자성 기준 층의 자화 방향을 고정하는 반강자성 층을 더 포함하는 자기저항 소자.
  17. 제1항에 있어서, 상기 제2 자성 기준 층의 자화 방향을 교환 결합력(an exchange coupling force)으로 고정하는 반강자성 층(an antiferromagnetic layer)을 더 포함하는 자기저항 소자.
  18. 메모리 셀을 포함하는 자기 메모리에 있어서,
    자기저항 소자; 및
    상기 자기저항 소자에 전류를 공급하는 제1 전극 및 제2 전극
    을 포함하며,
    상기 자기저항 소자는
    고정 자화 방향을 갖고 있는 제1 자성 기준 층;
    스핀 분극 전자들을 공급받음으로써 변경될 수 있는 자화 방향을 갖고 있는 자성 자유 층;
    고정 자화 방향을 갖고 있는 제2 자성 기준 층;
    상기 제1 자성 기준 층과 상기 자성 자유 층 사이에 제공된 제1 중간층; 및
    상기 자성 자유 층과 상기 제2 자성 기준 층 사이에 제공된 제2 중간층을 포함하며,
    상기 자성 자유 층 및 상기 제1 자성 기준 층은 평면 내 방향에 대해서 수직이거나 평행한 용이 자화 방향들을 갖고 있으며;
    상기 제1 자성 기준 층 및 상기 제2 자성 기준 층은 서로 수직한 용이 자화 방향들을 갖고 있는
    자기 메모리.
  19. 제18항에 있어서, 상기 제1 전극 및 상기 제2 전극에 전기적으로 접속되며, 상기 전류를 상기 자기저항 소자에 양방향으로(bidirectionally) 공급하는 전원 회로를 더 포함하는 자기 메모리.
  20. 제19항에 있어서, 상기 메모리 셀은 상기 제2 전극 및 상기 전원 회로에 전기적으로 접속되는 선택 트랜지스터를 포함하는 메모리.
KR1020070025416A 2006-06-22 2007-03-15 자기저항 소자 및 자기 메모리 KR100832191B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00172844 2006-06-22
JP2006172844 2006-06-22

Publications (2)

Publication Number Publication Date
KR20070121504A KR20070121504A (ko) 2007-12-27
KR100832191B1 true KR100832191B1 (ko) 2008-05-23

Family

ID=38873400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070025416A KR100832191B1 (ko) 2006-06-22 2007-03-15 자기저항 소자 및 자기 메모리

Country Status (3)

Country Link
US (1) US20070297220A1 (ko)
KR (1) KR100832191B1 (ko)
CN (1) CN101093721A (ko)

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252018A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP4874884B2 (ja) * 2007-07-11 2012-02-15 株式会社東芝 磁気記録素子及び磁気記録装置
JP4724196B2 (ja) 2008-03-25 2011-07-13 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US7760542B2 (en) * 2008-04-21 2010-07-20 Seagate Technology Llc Spin-torque memory with unidirectional write scheme
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7852663B2 (en) 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7855911B2 (en) 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
KR101231288B1 (ko) * 2008-05-28 2013-02-07 가부시키가이샤 히타치세이사쿠쇼 자기 메모리 셀 및 자기 랜덤 액세스 메모리
US8233319B2 (en) * 2008-07-18 2012-07-31 Seagate Technology Llc Unipolar spin-transfer switching memory unit
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
JPWO2010026831A1 (ja) 2008-09-03 2012-02-02 富士電機株式会社 磁気メモリ素子およびそれを用いる記憶装置
US9929211B2 (en) * 2008-09-24 2018-03-27 Qualcomm Incorporated Reducing spin pumping induced damping of a free layer of a memory device
US7940551B2 (en) * 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US7933137B2 (en) * 2008-10-08 2011-04-26 Seagate Teachnology Llc Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures
US7933146B2 (en) * 2008-10-08 2011-04-26 Seagate Technology Llc Electronic devices utilizing spin torque transfer to flip magnetic orientation
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8039913B2 (en) 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
KR101178767B1 (ko) 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US7884433B2 (en) * 2008-10-31 2011-02-08 Magic Technologies, Inc. High density spin-transfer torque MRAM process
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7859892B2 (en) 2008-12-03 2010-12-28 Seagate Technology Llc Magnetic random access memory with dual spin torque reference layers
US8553449B2 (en) * 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US9368716B2 (en) 2009-02-02 2016-06-14 Qualcomm Incorporated Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
US8514617B2 (en) 2009-05-19 2013-08-20 Fuji Electric Co., Ltd. Magnetic memory element and storage device using the same
WO2010143718A1 (ja) 2009-06-12 2010-12-16 アルプス・グリーンデバイス株式会社 磁気平衡式電流センサ
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8445979B2 (en) * 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
EP3703113A3 (en) 2009-09-17 2020-11-18 III Holdings 3, LLC Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element
JP5526707B2 (ja) * 2009-10-27 2014-06-18 ソニー株式会社 情報記憶素子の駆動方法
US8233249B2 (en) * 2010-01-04 2012-07-31 International Business Machines Corporation Magnetic tunnel junction transistor device
JP4903277B2 (ja) 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
CN102812376B (zh) 2010-03-12 2016-02-10 阿尔卑斯电气株式会社 磁性传感器和使用磁性传感器的磁性平衡式电流传感器
WO2011111493A1 (ja) * 2010-03-12 2011-09-15 アルプス・グリーンデバイス株式会社 電流センサ
US8891290B2 (en) * 2010-03-17 2014-11-18 Samsung Electronics Co., Ltd. Method and system for providing inverted dual magnetic tunneling junction elements
JP4951095B2 (ja) 2010-06-30 2012-06-13 株式会社東芝 磁気記録ヘッド及び磁気記録装置
JP5487402B2 (ja) 2010-08-23 2014-05-07 アルプス・グリーンデバイス株式会社 磁気平衡式電流センサ
JP5703641B2 (ja) * 2010-09-09 2015-04-22 ソニー株式会社 記憶素子及びメモリ
US9337417B2 (en) * 2010-12-10 2016-05-10 Avalanche Technology, Inc. Magnetic random access memory with perpendicular interfacial anisotropy
JP5123365B2 (ja) * 2010-09-16 2013-01-23 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5085703B2 (ja) * 2010-09-17 2012-11-28 株式会社東芝 磁気記録素子および不揮発性記憶装置
JP5232206B2 (ja) * 2010-09-21 2013-07-10 株式会社東芝 磁気抵抗素子及び磁気ランダムアクセスメモリ
EP2477227B1 (en) * 2011-01-13 2019-03-27 Crocus Technology S.A. Magnetic tunnel junction comprising a polarizing layer
CN102298962A (zh) * 2011-03-29 2011-12-28 清华大学 一种复合自由层stt-ram存储单元
US9093139B2 (en) * 2011-04-08 2015-07-28 Iii Holdings 1, Llc Counterbalanced-switch MRAM
KR101195041B1 (ko) * 2011-05-12 2012-10-31 고려대학교 산학협력단 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자
US8697484B2 (en) 2011-12-20 2014-04-15 Samsung Electronics Co., Ltd. Method and system for setting a pinned layer in a magnetic tunneling junction
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US20130307097A1 (en) * 2012-05-15 2013-11-21 Ge Yi Magnetoresistive random access memory cell design
KR102130054B1 (ko) * 2012-06-07 2020-07-06 삼성전자주식회사 자기 터널링 접합 시드, 캡핑 및 스페이서 막 물질들
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
KR102017623B1 (ko) 2012-08-30 2019-09-03 삼성전자주식회사 자기 메모리 소자
CN103887426B (zh) * 2012-12-22 2018-06-08 三星电子株式会社 磁存储器、在磁器件中使用的磁性结和提供磁性结的方法
US9166152B2 (en) * 2012-12-22 2015-10-20 Samsung Electronics Co., Ltd. Diffusionless transformations in MTJ stacks
KR102078849B1 (ko) * 2013-03-11 2020-02-18 삼성전자 주식회사 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
KR20160122915A (ko) 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
KR20150036985A (ko) 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
KR20150102302A (ko) 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20160073782A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20140142929A (ko) 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
JP6194752B2 (ja) * 2013-10-28 2017-09-13 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9496489B2 (en) 2014-05-21 2016-11-15 Avalanche Technology, Inc. Magnetic random access memory with multilayered seed structure
US10347691B2 (en) 2014-05-21 2019-07-09 Avalanche Technology, Inc. Magnetic memory element with multilayered seed structure
US10050083B2 (en) 2014-05-21 2018-08-14 Avalanche Technology, Inc. Magnetic structure with multilayered seed
US10438997B2 (en) 2014-05-21 2019-10-08 Avalanche Technology, Inc. Multilayered seed structure for magnetic memory element including a CoFeB seed layer
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10367137B2 (en) 2014-12-17 2019-07-30 SK Hynix Inc. Electronic device including a semiconductor memory having a variable resistance element including two free layers
KR102376480B1 (ko) 2014-12-17 2022-03-21 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
US9929339B2 (en) 2015-01-01 2018-03-27 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including self-initializing reference layers
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9853206B2 (en) * 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
JP6948706B2 (ja) 2015-07-16 2021-10-13 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
CN105280809B (zh) * 2015-09-14 2018-03-27 华中科技大学 一种磁隧道结及其制备方法
KR20170037707A (ko) * 2015-09-25 2017-04-05 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
WO2017160553A2 (en) * 2016-03-08 2017-09-21 Massachusetts Institute Of Technology Apparatus and methods for memory using in-plane polarization
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
CN109087995B (zh) * 2017-06-14 2021-04-13 中电海康集团有限公司 垂直磁化mtj器件及stt-mram
CN109473543A (zh) * 2017-09-07 2019-03-15 中电海康集团有限公司 存储单元与具有其的存储器
US10170696B1 (en) * 2017-10-26 2019-01-01 International Business Machines Corporation MnN and Heusler layers in magnetic tunnel junctions
CN109841645A (zh) * 2017-11-27 2019-06-04 上海磁宇信息科技有限公司 一种用于超导计算机的磁性随机存储器
US11088318B2 (en) * 2018-04-06 2021-08-10 Everspin Technologies, Inc. Spin orbit torque magnetoresistive devices and methods therefor
CN108987031B (zh) * 2018-07-06 2019-10-18 西安交通大学 一种磁性隧道结器件及其磁性随机存储装置
KR102316542B1 (ko) * 2018-11-22 2021-10-22 한양대학교 산학협력단 메모리 소자
KR20210040229A (ko) * 2019-10-02 2021-04-13 삼성전자주식회사 자기 기억 소자
CN112736191A (zh) * 2019-10-14 2021-04-30 上海磁宇信息科技有限公司 具有对称结构的磁性隧道结结构及磁性随机存储器
US20210273155A1 (en) * 2020-02-28 2021-09-02 International Business Machines Corporation Mtj stack with self-ordering top magnetic free layer with tetragonal crystalline symmetry

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261352A (ja) 2000-12-07 2002-09-13 Commiss Energ Atom 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法
JP2004260149A (ja) 2003-02-24 2004-09-16 Hitachi Global Storage Technologies Netherlands Bv 固定層に半金属強磁性体ホイスラー合金を有する交換結合構造の磁気抵抗素子
US20060030058A1 (en) 2003-08-19 2006-02-09 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US20060291108A1 (en) 2005-06-22 2006-12-28 Tdk Corporation Exchange-coupled free layer with out-of-plane magnetization

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) * 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
TW495745B (en) * 2000-03-09 2002-07-21 Koninkl Philips Electronics Nv Magnetic field element having a biasing magnetic layer structure
US6956766B2 (en) * 2002-11-26 2005-10-18 Kabushiki Kaisha Toshiba Magnetic cell and magnetic memory
JP4682585B2 (ja) * 2004-11-01 2011-05-11 ソニー株式会社 記憶素子及びメモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261352A (ja) 2000-12-07 2002-09-13 Commiss Energ Atom 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法
JP2004260149A (ja) 2003-02-24 2004-09-16 Hitachi Global Storage Technologies Netherlands Bv 固定層に半金属強磁性体ホイスラー合金を有する交換結合構造の磁気抵抗素子
US20060030058A1 (en) 2003-08-19 2006-02-09 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US20060291108A1 (en) 2005-06-22 2006-12-28 Tdk Corporation Exchange-coupled free layer with out-of-plane magnetization

Also Published As

Publication number Publication date
CN101093721A (zh) 2007-12-26
KR20070121504A (ko) 2007-12-27
US20070297220A1 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
KR100832191B1 (ko) 자기저항 소자 및 자기 메모리
US10121963B2 (en) Storage element and memory
JP2008028362A (ja) 磁気抵抗素子及び磁気メモリ
JP2008010590A (ja) 磁気抵抗素子及び磁気メモリ
US8604569B2 (en) Magnetoresistive element
US7924607B2 (en) Magnetoresistance effect element and magnetoresistive random access memory using the same
US7848059B2 (en) Magnetoresistive effect device and magnetic random access memory using the same
US7920361B2 (en) Magnetoresistive effect element with intermediate oxide layer containing boron and an element selected from Ca, Mg, Sr, Ba, Ti, and Sc
KR101360991B1 (ko) 기억 소자 및 메모리
US9147455B2 (en) Storage element having laminated storage layer including magnetic layer and conductive oxide and storage device including the storage element
JP2008252037A (ja) 磁気抵抗素子及び磁気メモリ
US20070096229A1 (en) Magnetoresistive element and magnetic memory device
EP1970911A1 (en) Spin-polarised current driven magnetic memory device and memory
US20180286437A1 (en) Storage element
JP2007150265A (ja) 磁気抵抗効果素子および磁気記憶装置
TWI639155B (zh) 儲存元件、儲存裝置及磁頭
KR20080060143A (ko) 기억 소자 및 메모리
KR101943651B1 (ko) 저장 소자 및 저장 장치
US8897060B2 (en) Magnetoresistance effect element and magnetic memory
KR101891829B1 (ko) 기억 소자 및 메모리 장치
US10256394B2 (en) Magnetoresistive element and magnetic memory
CN107078210B (zh) 磁阻元件和磁存储器
US9991314B2 (en) Magnetoresistive element and magnetic memory
US20180269382A1 (en) Magnetoresistive element and magnetic memory
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 12