KR20080060143A - 기억 소자 및 메모리 - Google Patents

기억 소자 및 메모리 Download PDF

Info

Publication number
KR20080060143A
KR20080060143A KR1020070120404A KR20070120404A KR20080060143A KR 20080060143 A KR20080060143 A KR 20080060143A KR 1020070120404 A KR1020070120404 A KR 1020070120404A KR 20070120404 A KR20070120404 A KR 20070120404A KR 20080060143 A KR20080060143 A KR 20080060143A
Authority
KR
South Korea
Prior art keywords
layer
memory
magnetization
current
ferromagnetic
Prior art date
Application number
KR1020070120404A
Other languages
English (en)
Inventor
마사노리 호소미
히로유키 오모리
미노루 이카라시
테츠야 야마모토
유타카 히고
카즈타카 야마네
유키 오이시
히로시 카노
Original Assignee
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤 filed Critical 소니 가부시끼가이샤
Publication of KR20080060143A publication Critical patent/KR20080060143A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 자성체의 자화 상태에 따라 정보를 보존유지하는 기억층과, 강자성층을 가지는 자화 고정층과, 상기 기억층과 상기 자화 고정층 사이에 낀 중간층을 가지는 기억 소자에 관한 것이다. 기억 소자에서, 스핀-편극한 전자는 적층 방향으로 주입되어 상기 기억층의 자화 방향을 변경시키므로 정보가 기억층에 기록되며, 상기 기억층을 형성하는 강자성층의 비저항은 8×10-7Ω·m 이상이다.
기억 소자, 반강자성층, 강자성층, 비자성층, 터널 절연층, 기억층, 캡층, 자화 고정층

Description

기억 소자 및 메모리{STORAGE ELEMENT AND MEMORY}
본 발명은, 그 전체 내용이 본원 명세서에 참고용으로 병합되어 있는, 2006년 12월 26일자로 일본 특허청에 출원된 일본특허출원 JP 2006-350113호에 관련된 주제를 포함한다.
본 발명은, 스핀-편극한(spin-polarized) 전자를 주입하는 것에 의해 기억층의 자화 방향을 변화시키는 기억 소자 및 이 기억 소자를 구비한 메모리에 관한 것으로서, 불휘발성 메모리에 적용해서 매우 적합한 것이다.
컴퓨터 및 다른 정보 기기에서는, 랜덤 액세스 메모리로서, 동작이 고속으로 고밀도인 DRAM이 널리 사용되고 있다.
그러나, DRAM으로의 전원을 끄면 이 DRAM에 있는 정보가 사라져 버리기 때문에, 전원이 없을 때도 정보가 사라지지 않는 불휘발성 메모리가 요망되고 있다.
그리고, 불휘발성 메모리의 후보로서, 자성체의 자화로 정보를 기록하는 자기 랜덤 액세스 메모리(MRAM)가 주목받고, 현재 개발중에 있다.
MRAM은, 거의(approximately) 직교하는 2종류의 어드레스 배선(워드선, 비트선)에 각각 전류를 흐르게 하여, 각 어드레스 배선으로부터 발생하는 전류 자 계(current-induced magnetic field)에 의해서, 어드레스 배선의 교점에 있는 자기 기억 소자의 자성층의 자화를 반전해서 정보의 기록을 행하는 것이다.
일반적인 MRAM의 모식도(사시도)를, 도 1에 도시한다.
실리콘 기판 등의 반도체 기판(110)의 소자 분리층(102)에 의해 분리된 부분에, 각 메모리셀을 선택하기 위한 선택용 트랜지스터를 구성하는, 드레인 영역(108), 소스 영역(107) 및 게이트 전극(101)이 각각 형성되어 있다.
또, 게이트 전극(101)의 위쪽에는, 반도체 기판(110)의 폭 방향으로 연장하는 워드선(105)이 설치(provide)되어 있다.
드레인 영역(108)은, 반도체 기판(110)의 좌우의 선택용 트랜지스터에 공통으로 형성되어 있고, 이 드레인 영역(108)에는, 배선(109)이 접속되어 있다.
그리고, 워드선(105)과, 이 워드 선(105) 위쪽에 배치된, 반도체 기판(110)의 길이 방향으로 연장하는 비트선(106) 사이에, 자화 방향이 반전하는 기억층을 가지는 자기 기억 소자(103)가 배치되어 있다. 이 자기 기억 소자(103)는, 예를 들면 자기 터널 접합 소자(MTJ 소자)로 구성되어 있다.
또, 자기 기억 소자(103)는, 길이 방향의 바이패스선(111) 및 상기 바이패스선(111) 아래에 연장하는 컨택트층(104)을 거쳐서, 소스 영역(107)에 전기적으로 접속되어 있다.
워드선(105) 및 비트선(106)에 각각 전류를 흐르게 하는 것에 의해, 전류로 유도된 자계를 자기 기억 소자(103)에 인가하며, 이것에 의해 자기 기억 소자(103)의 기억층의 자화 방향을 반전시킨다.
MRAM 등의 자기 메모리에서, 기록된 정보를 안정하게 유지하기 위해서는, 정보를 기록하는 자성층(기억층)이, 일정한 보자력(coercive)을 가지고 있는 것이 필요하다.
한편, 어드레스 배선에 어느 정도의 전류를 흐르게 하여 기록된 정보를 덮어쓰는 것(書換; overwrite) 역시 바람직하다.
그러나, MRAM을 구성하는 소자의 미세화에 수반해서, 어드레스 배선도 가늘어지기 때문에, 어드레스 배선에 충분한 전류를 흐르게 하는 것이 어렵다.
그래서, 보다 적은 전류로 자화 반전이 가능한 구성으로서, 스핀 주입에 의한 자화 반전을 이용하는 구성의 메모리가 주목받고 있다(예를 들면, 일본 공개특허공보 JP 2003-17782호, 미국 특허 제6, 256, 223호 명세서, Phys. Rev.B,　54, 9353(1996) 및 J. Magn. Mat.,　159, L1(1996)을 참조).
스핀 주입에 의한 자화 반전은 자성체를 통과해서 스핀-편극한 전자를, 다른 자성체에 주입하는 것을 포함하며 이에 의해, 다른 자성체에서 자화 반전을 일으키게 하는 것이다.
예를 들면, 거대 자기 저항 효과 소자(GMR 소자)나 자기 터널 접합 소자(MTJ 소자)가 이들의 막면(surface of the film)에 수직인 방향으로 전류를 흐르게 하는 것에 의해, 이들 소자의 적어도 일부의 자성층의 자화 방향을 반전시킬 수가 있다.
그리고, 스핀 주입은, 소자가 미세화되더라도, 전류를 증가시키지 않고 자화 반전을 일으킬 수 있다.
상술한 스핀 주입에 의한 자화 반전을 이용하는 구성의 메모리의 모식도를 도 2 및 도 3에 도시한다. 도 2는 사시도, 도 3은 단면도이다.
실리콘 기판 등의 반도체 기판(60)의 소자 분리층(52)에 의해 분리된 부분에, 각 메모리 셀을 선택하기 위한 선택용 트랜지스터를 구성하는, 드레인 영역(58), 소스 영역(57) 및 게이트 전극(51)이, 각각 형성되어 있다. 그 중에서, 게이트 전극(51)은, 도 2에서 반도체 기판(60)의 폭 방향으로 연장하는 워드선으로서도 기능하고 있다.
드레인 영역(58)은, 도 2의 반도체 기판(60) 좌우의 선택용 트랜지스터에 공통으로 형성되어 있고, 이 드레인 영역(58)에는, 배선(59)이 접속되어 있다.
도 2에서 워드선(55)과, 반도체 기판(60)의 좌우 방향으로 연장하며 상기 워드선(55) 위에 있는 비트선(56) 사이에, 스핀 주입에 의해 자화 방향이 반전하는 기억층을 가지는 기억 소자(53)가 배치되어 있다.
이 기억 소자(53)는, 예를 들면 자기 터널 접합 소자(MTJ 소자)에 의해 구성된다. 도 3에서, 두 자성층(61 및 62)이 도시되어 있으며, 이 두 자성층 중 한쪽의 자성층을 자화 방향이 고정된 자화 고정층(fixed-magnetization layer)으로 하고, 다른쪽의 자성층을 자화 방향이 변화하는 자화 자유층(free-magnetization layer) 즉 기억층으로 한다.
기억 소자(53)는, 비트선(56)과 소스 영역(57)에 반도체 기판(60)의 높이 방향으로 각각 상하의 컨택트층(54)을 거쳐서 접속되어 기억 소자(53)를 통해 전류가 흐르며, 스핀 주입에 의해 기억층의 자화 방향을 반전시킬 수가 있다.
이와 같은 스핀 주입에 의한 자화 반전을 이용하는 구성의 메모리인 경우, 도 1에 도시한 일반적인 MRAM과 비교해서, 디바이스 구조를 단순화할 수 있다.
또, 외부 자계에 의해 자화 반전을 행하는 일반적인 MRAM과 비교하여, 소자의 크기가 감소하더라도, 기입 전류가 증대하지 않는다.
MRAM의 경우는, 기억 소자와는 별도로 기입 배선(워드선이나 비트선)을 설치하고, 기입 배선에 전류를 흐르게 하여 발생하는 전류 자계에 의해, 정보의 기입(기록)을 행하고 있다. 그 결과, 기입 배선에, 기입에 필요한 전류량을 충분히 흐르게 할 수가 있다.
한편, 스핀 주입에 의한 자화 반전을 이용하는 구성의 메모리에서는, 기억 소자에 흐르게 하는 전류에 의해 스핀 주입을 행하고, 기억층의 자화 방향을 반전시키는 것이 바람직하다. 이와 같이 기억 소자에 직접 전류를 흐르게 하여 정보의 기입(기록)을 행하기 때문에, 기입을 행할 메모리 셀을 선택하기 위해서, 메모리 셀이 기억 소자를 선택용 트랜지스터를 포함하는 것이 바람직하다. 이 경우, 기억 소자에 흐르는 전류는, 선택용 트랜지스터를 통해 흐를 수 있는 전류(선택용 트랜지스터의 포화 전류)로 제한된다.
따라서, 선택용 트랜지스터의 포화 전류 이하의 전류로 기입을 행할 필요가 있고, 결과적으로 스핀 주입 효율을 개선하여, 기억 소자에 흐르게 하는 전류가 감소될 수 있다.
또, 판독출력 신호를 크게 하기 위해서는, 큰 자기저항 변화율을 확보할 필요가 있고, 그러기 위해서는 기억층의 양측에 접해 있는 중간층을 터널 절연층(터널 장벽층)으로 한 기억 소자의 구성을 이용하는 것이 효과적이다.
이와 같이 중간층으로서 터널 절연층을 이용한 경우에는, 터널 절연층의 절연 파괴(dielectric breakdown)를 방지하기 위해서, 기억 소자에 흐르게 하는 전류량에 제한이 생긴다. 따라서, 스핀 주입시의 전류를 억제할 필요가 있다.
그런데, 기억 소자와 같은 소자가 전류의 인가에 의해서 기입된 정보를 기억해서 보존유지하지 않으면, 메모리로서 사용될 수 없다. 따라서, 기억층의 열 변동(thermal fluctuation)에 대한 안정성(즉, 열 안정성)의 확보가 필요하다.
스핀 주입에 의한 자화 반전을 이용하는 기억 소자의 경우, 종래의 MRAM과 비교하여, 기억층의 체적이 작아지므로, 단순히 열 안정성이 저하하는 것으로 나타날 수 있다.
기억층의 열 안정성이 확보되어 있지 않으면, 반전한 자화 방향이, 열 효과(thermal effect)에 의해 재반전해 버려, 기입 에러를 가져온다.
그 때문에, 스핀 주입에 의한 자화 반전을 이용하는 기억 소자에 있어서, 열 안정성은 매우 중요한 특성이다.
일반적으로, 기입에 그다지 에너지를 소비하지 않는 소자는, 에너지 장벽이 낮기 때문에, 정보가 소실되기 쉽다.
한편, 기입에 큰 에너지를 필요로 하는 소자는, 높은 에너지 장벽을 형성하는 것이 가능하기 때문에, 정보의 보존유지도 안정되어 있다고 말할 수 있다.
스핀 주입에 의한 자화 반전을 이용하고 스핀 주입 효율이 똑같은 기억 소자 에 비교하면, 기억층의 포화 자화량 및 기억층의 체적이 커짐에 따라서, 열 안정성이 높아짐과 동시에, 기입에 더 큰 전류를 필요로 하게 된다.
열 안정성 지표는, 일반적으로, 열 안정성 파라미터(Δ)로 나타낼 수가 있다.
여기서, Δ는 Δ=KV/kT(단, K: 이방성(anisotropy) 에너지, V: 기억층의 체적, k: 볼츠만 상수, T: 온도)로 주어진다.
따라서, 스핀 주입에 의해 기억층의 자화 방향을 반전시키는 구성의 기억 소자가, 메모리로서 존재할 수 있기 위해서는, 스핀 주입 효율을 개선해서 자화 반전에 필요한 전류를 트랜지스터의 포화 전류 이하로 줄임과 동시에, 기입된 정보를 안정적으로 보존유지하는 열 안정성을 확보하는 것이 바람직하다.
본 발명의 실시예에 있어서는, 열 안정성이 우수하고, 기입 전류를 저감할 수 있는 기억 소자 및, 이 기억 소자를 가지는 메모리를 제공한다.
본 발명의 실시예에 따른 기억 소자는, 자성체의 자화 상태에 따라 정보를 보존유지하는 기억층, 강자성층을 가지는 자화 고정층, 및 상기 기억층과 자화 고정층 사이에 위치한 중간층을 포함한다. 본 발명의 실시예에 따른 기억 소자에서, 스핀-편극한 전자가 적층 방향으로 주입되어 기억층의 자화 방향을 변경시켜서 정보가 기억층에 기록되며, 기억층을 구성하는 강자성층의 비저항(resistivity)이 8×10-7Ω·m 이상인 것이다.
본 발명의 실시예에 따른 메모리는, 정보를 자성체의 자화 상태에 따라 보존유지하는 기억층과, 서로 교차하는 2종류의 배선을 구비하고, 기억 소자는 상기 2종류의 서로 교차하는 배선 사이에 배치되고, 이들 2종류의 배선을 통해서 기억 소자에 적층 방향의 전류가 흘러 스핀-편극한 전자가 기억 소자에 주입되는 것이다.
본 발명의 실시예에 따른 기억 소자는, 정보를 자성체의 자화 상태에 따라 보존유지하는 기억층, 강자성층을 가지는 자화 고정층, 및 상기 기억층과 자화 고정층 사이에 위치한 중간층을 포함한다. 본 발명의 실시예에 따른 기억 소자에서, 스핀-편극한 전자가 적층 방향으로 주입되어 기억층의 자화 방향을 변경시켜서 정보가 기억층에 기록된다. 구체적으로, 전류가 상기 기억 소자를 통해 적층 방향으로 흐르도록 야기되어 스핀-편극한 전자가 기억 수자에 주입되고, 이에 의해 정보를 기억 소자에 기록한다.
또, 기억층을 구성하는 강자성층의 비저항이 8×10-7Ω·m 이상인 것이고, 기억층을 구성하는 강자성층을 제어하여 더 큰 보자력을 얻을 수 있다. 이것에 의해, 기억층의 열 안정성을 높게 할 수가 있다.
기억층을 구성하는 강자성층의 비저항을 높임으로써, 강자성층 중의 산란 위치(scattering site)의 수가 증가하기 때문에, 주입된 스핀이 기억층의 강자성층 내의 원자에 부딪치기 쉽게 된다. 그 결과, 기억층의 자화 방향의 반전에 기여하는 스핀의 비율을 향상시켜, 스핀 주입의 효율을 향상시킬 수 있기 때문에, 기억층의 자화 방향의 반전에 필요한 전류가 낮아질 수 있다.
본 발명의 실시에에 따른 메모리는, 자성체의 자화 상태에 따라 정보를 보존유지하는 기억층과 두 종류의 서로 교차하는 배선을 포함한다. 기억 소자는 두 종류의 배선 사이에 배치되고, 이들 2종류의 배선을 통해서 기억 소자에 적층 방향의 전류가 흘러서, 스핀-편극한 전자가 주입된다. 따라서, 전류가 2종류의 서로 교차하는 배선을 통해서 기억 소자의 적층 방향으로 흘러서, 스핀-편극한 전자를 기억 소자로 주입하여, 이에 의해 정보를 기억 소자에 기록한다.
또, 기억 소자의 기억층의 자화 방향의 반전에 필요한 전류량을 저감할 수 있기 때문에, 기억 소자에 기입을 행할 때의 소비 전력을 저감하는 것이 가능하게 된다.
본 발명의 실시예에 따른 기억 소자에 있어서, 기억층의 자화 방향을 반전시키기 위해서 필요한 전류량(자화 반전 전류)을 증대시키는 일없이, 정보 보존유지 능력인 열 안정성을 확보할 수 있기 때문에, 특성 밸런스가 우수한 기억 소자를 구성할 수가 있다.
이것에 의해, 동작 에러를 없애서, 기억 소자의 동작 마진(operating margin)을 충분히 얻을 수가 있다.
또, 본 발명의 실시예에 따라, 메모리로서 사용하기 위한 열 안정성을 확보해도, 기입 전류가 증가하는 일이 없으므로, 큰 전압을 인가할 필요가 없어지기 때문에, 중간층에서 절연체가 파괴되는 일도 없어진다.
따라서, 안정하게 동작하며 신뢰성이 높은 메모리를 획득할 수가 있다.
또, 기억층의 자화 강도를 증대시키지 않더라도, 기억층의 보자력을 크게 해서, 기억층의 열 안정성을 향상시킬 수 있기 때문에, 반대로 기억층의 자화 강도를 줄이는 것이 가능해지며, 이에 의해 자화 반전 전류를 저감할 수가 있다.
이것에 의해, 기억 소자에 기입을 행할 때의 소비 전력을 저감해서, 메모리 전체의 소비 전력을 줄이는 것도 가능하게 된다.
본 발명의 실시예에 따르면, 기억층에서 스핀 방향에 의존하여 스핀 전자가 산란하므로, 기억 소자의 자기 저항 변화율(MR비)도 높일 수가 있다.
우선, 본 발명의 구체적인 실시예의 설명에 앞서서, 본 발명의 개요에 대해서 설명한다.
본 발명은, 전술한 스핀 주입에 의해, 기억 소자의 기억층의 자화 방향을 반전시켜서, 정보의 기록을 행하는 것이다. 기억층은, 강자성층 등의 자성체에 의해 구성되고, 정보를 자성체의 자화 상태(자화 방향)에 따라 보존유지한다.
스핀 주입에 의해 자성층의 자화 방향을 반전시키는 기본적인 동작은, 거대 자기 저항 효과 소자(GMR 소자) 또는 자기 터널 접합 소자(MTJ 소자)로 이루어지는 기억 소자를 통해, 막면에 수직인 방향으로, 어떤 임계값(Ic) 이상의 전류를 흐르게 하는 것을 포함한다. 이때, 전류의 극성(방향)은, 반전시키는 자화의 방향에 의존한다.
이 임계값보다 절대값이 작은 전류가 기억소자의 기억층을 통해 흐르는 경우 에는, 자화가 반전되지 않는다.
스핀 주입에 의해서, 자성층의 자화 방향을 반전을 야기할 전류의 임계값 Ic는, 현상론적으로, 다음의 수학식 1로 표현된다(예를 들면, F.J.Albert 외 저, Appl.Phys.Lett., 77, p.3809, 2000년 등을 참조).
Figure 112007084513204-PAT00001
수학식 1에서, A는 정수, α는 스핀 제동 정수, η는 스핀 주입 효율, Ms는 포화 자화량, V는 자성층(기억층)의 체적이다.
본 발명에 따라, 수학식 1로 나타내어지는 바와 같이, 전류의 임계값이, 자성층의 체적 V, 자성층의 포화 자화 Ms, 스핀 주입 효율과 제동 정수를 제어하는 것에 의해, 임의로 설정하는 것이 가능하다는 것을 이용한다.
자화 상태에 따라 정보를 보존유지할 수 있는 자성층(기억층)과, 자화 방향이 고정된 자화 고정층을 가지는 기억 소자를 구성한다.
기억 소자와 함께 메모리로서 사용될 때, 기입된 정보를 보존유지할 수 없으면 안된다. 정보를 보존유지하는 능력의 지표로서, 전술한 열 안정성 지표(Δ)의 값이 사용된다. 자성층(기억층)의 열 안정성 지표(Δ)는, 다음 수학식 2에 의해 나타내어진다.
Figure 112007084513204-PAT00002
수학식 2에서, B는 상수, Hc0은 0K에서의 보자력 Hc, Ms는 포화 자화량, V는 체적을 나타낸다.
일반적으로, 기억된 정보를 85℃로 10년간 보존유지하기 위해서는, 열 안정성 지표(Δ)의 값으로서 60 이상이 필요하게 된다. 이 열 안정성 지표(Δ)와 전류의 임계값(Ic) 사이의 트레이드오프가 종종 존재하며, 메모리 특성을 유지하려면, 이들의 양립이 과제로 되는 일이 많다.
그리고, 스핀 주입에 의해 자화 반전을 행하는 경우에는, 기억 소자에 직접 전류를 흐르게 하여 정보의 기입(기록)을 행한다. 기억 소자를 선택용 트랜지스터와 접속해서 메모리 셀을 구성한다.
이 경우, 기억 소자에 흐르는 전류는, 선택용 트랜지스터를 통해 흐를 수 있는 전류(선택용 트랜지스터의 포화 전류)로 제한되기 때문에, 기입 전류의 허용 범위도 제한되게 된다.
반면, 기억층의 자화량을 줄이면, 기입 전류의 임계값을 저감해서 허용 범위를 넓히는 것이 가능하게 되지만, 기억층의 열 안정성(지표(Δ))을 손상시키게 된다. 메모리를 구성할 때, 열 안정성 지표(Δ)가 어느 정도 이상의 크기일 필요가 있다.
본 발명의 실시예에 따라, 기억층 내의 강자성층의 비저항을 8×10-7Ω·m 이상으로 하는 것에 의해, 기억층의 보자력을 향상시킬 수 있음과 동시에, 기입 전류를 늘리는 일없이, 열 안정성을 개선할 수 있어, 안정된 메모리를 제조할 수 있다.
또, 본 발명의 실시예에 따라, 선택용 트랜지스터의 포화 전류값을 고려해서, 절연체로 이루어지는 터널 절연층을 이용하여 비자성의 중간층으로서, 기억층과 자화 고정층 사이에 자기 터널 접합(MTJ) 소자를 구성한다.
터널 절연층을 이용해서 자기 터널 접합(MTJ) 소자를 구성하는 것에 의해, 비자성 도전층을 이용해서 거대 자기 저항 효과(GMR) 소자를 구성한 경우와 비교하여, 자기 저항 변화율(MR비)을 크게 할 수 있고, 판독출력 신호 강도를 크게 할 수 있다.
또, 터널 절연층의 재료로서, 특히 산화 마그네슘(MgO)을 이용하는 것에 의해, 지금까지 일반적으로 이용되어 온 산화 알루미늄을 이용한 경우와 비교할 때, 자기 저항 변화율(MR비)을 크게 할 수가 있다.
일반적으로, 스핀 주입 효율은 MR비에 의존하며, MR비가 클수록, 스핀 주입 효율이 향상되고, 자화 반전 전류 밀도를 저감할 수가 있다.
따라서, 중간층인 터널 절연층의 재료로서 산화 마그네슘을 이용하는 것에 의해, 스핀 주입에 의한 기입 임계값 전류를 저감할 수 있고, 적은 전류로 정보의 기입(기록)을 행할 수가 있다. 또, 판독출력 신호 강도를 크게 할 수가 있다.
따라서, MR비(TMR 비)를 확보해서, 스핀 주입에 의한 기입 임계값 전류를 저감할 수 있고, 적은 전류로 정보의 기입(기록)을 행할 수가 있다. 또, 판독출력 신 호 강도를 크게 할 수가 있다.
터널 절연층을 산화 마그네슘(MgO)막을 이용하여 형성하는 경우에는, MgO막이 결정화(crystallized)되어 있고, 001 방향으로 결정 배향성(crystal orientation)을 유지하고 있는 것이 바람직하다.
본 발명에 있어서, 기억층과 자화 고정층과의 사이의 중간층(터널 절연층)은, 산화 마그네슘을 이용하는 것 이외에도, 예를 들면 산화 알루미늄, 질화 알루미늄, SiO2, Bi2O3, MgF2, CaF, SrTiO2, AlLaO3, Al-N-O 등의 각종 절연체, 유전체, 반도체를 이용해서 구성할 수도 있다.
자화 고정층은, 1방향의 이방성을 가지고 있는 것이 바람직하고, 기억층은 1축(uniaxial) 이방성을 가지고 있는 것이 바람직하다.
또, 자화 고정층 및 기억층의 각각의 막두께는, 1㎚∼30㎚인 것이 바람직하다.
기억 소자의 그 외 구성은, 스핀 주입에 의해 정보를 기록하는 종래 기술의 기억 소자의 알려진 구성과 유사하게 구성될 수 있다.
자화 고정층은, 강자성층만에 의해, 또는 반강자성층과 강자성층의 반강자성 결합을 이용하는 것에 의해, 그의 자화 방향이 고정된 구성으로 한다.
자화 고정층은, 단층의 강자성층으로 이루어지는 구성, 또는 복수의 강자성층이 그 사이에 낀 비자성층과 함께 적층된 적층 강자성 구조를 가질 수 있다.
적층 강자성 구조가 자화 고정층에 사용될 때에는, 자화 고정층의 외부 자계 에 대한 감도를 저감할 수 있기 때문에, 외부 자계에 의한 자화 고정층의 불필요한 자화 변동을 억제하여, 기억 소자를 안정적으로 동작시킬 수가 있다. 또, 각 강자성층의 막두께를 조정할 수 있어, 자화 고정층으로부터의 자계 누설을 억제할 수가 있다.
적층 강자성 구조의 자화 고정층을 구성하는 강자성층의 재료의 예로 Co, CoFe, CoFeB 등을 포함할 수가 있다. 비자성층의 예로서는, Ru, Re, Ir, Os 등을 포함할 수가 있다.
반강자성층의 재료의 예로서는, FeMn 합금, PtMn 합금, PtCrMn 합금, NiMn합금, IrMn 합금, NiO, Fe2O3 혹은 유사한 자성체를 들 수가 있다.
이들 자성체에, Ag, Cu, Au, Al, Si, Bi, Ta, B, C, O, N, Pd, Pt, Zr, Hf, Ir, W, Mo, Nb 등의 비자성 원소를 첨가해서, 자기 특성을 조정하거나, 그 밖의 결정 구조나 결정성이나 물질의 안정성 등의 각종 물성을 조정할 수가 있다.
기억 소자의 막구성은, 기억층이 자화 고정층의 상측에 배치되는 구성이라도, 하측에 배치되는 구성일 수 있다.
기억 소자의 기억층에 기록된 정보는, 기억 소자의 기억층에 얇은 절연막을 거쳐서, 정보의 기준으로 되는 자성층을 설치하여, 절연층을 거쳐서 흐르는 강자성 터널 전류에 의해서 검색되거나, 또는 자기 저항 효과를 이용하여 검색될 수 있다.
계속해서, 본 발명의 특정 실시예를 설명한다.
본 발명의 일 실시예에 따라, 메모리의 개략 구성도(사시도)를 도 4에 도시 한다.
이 메모리에서, 서로 직교하는 2종류의 어드레스 배선(예를 들면, 워드선과 비트선)의 교점 부근에, 자화 상태로 정보를 보존유지할 수 있는 기억 소자가 배치된다.
구체적으로는, 실리콘 기판 등의 반도체 기판(10)의 소자 분리층(2)에 의해 분리된 부분에, 각 메모리셀을 선택하기 위한 선택용 트랜지스터를 구성하는, 드레인 영역(8), 소스 영역(7) 및 게이트 전극(1)이, 각각 형성되어 있다. 이 중, 게이트 전극(1)은, 반도체 기판(10)의 폭 방향으로 연장하는 어드레스 배선(예를 들면 워드선)을 겸하고 있다.
드레인 영역(8)은, 반도체 기판(10)의 좌우의 선택용 트랜지스터에 공통으로 형성되어 있고, 이 드레인 영역(8)에는, 배선(9)이 접속되어 있다.
도 4에서 반도체 기판(10)의 길이 방향으로 연장하는 다른쪽의 어드레스 배선(예를 들면 비트선)(6)과 소스 영역(7) 사이에, 기억 소자(3)가 배치되어 있다. 이 기억 소자(3)는, 스핀 주입에 의해 자화 방향이 반전하는 강자성층으로 이루어지는 기억층을 가진다. 또, 이 기억 소자(3)는, 2종류의 어드레스 배선(1, 6)의 교점 부근에 배치되어 있다. 이 기억 소자(3)는, 비트선(6)과 소스 영역(7)에, 각각 상하의 컨택트층(4)을 거쳐서 접속되어 있다.
따라서, 반도체 기판(10)의 높이 방향으로 2종류의 어드레스 배선(1, 6)을 통해서, 기억 소자(3)에 전류를 흐르게 하여, 스핀 주입에 의해 기억층의 자화 방향을 반전시킬 수가 있다.
본 발명의 실시예에 따른 메모리의 기억 소자(3)의 단면도를 도 5에 도시한다.
도 5에 도시하는 바와 같이, 이 기억 소자(3)는, 스핀 주입에 의해 자화 M1 방향이 반전하는 기억층(17) 아래에 자화 고정층(31)을 설치하고 있다. 자화 고정층(31) 아래에 반강자성층(12)이 설치되고, 이 반강자성층(12)에 의해, 자화 고정층(31)의 자화 방향이 고정된다. 기억층(17)과 자화 고정층(31) 사이에는, 터널 장벽층으로 되는 터널 절연층(16)이 설치되고, 기억층(17)과 자화 고정층(31)에 의해, MTJ 소자가 구성되어 있다. 또, 반강자성층(12) 아래에는 하부층(underlayer)(11)이 형성되어 기억층(17) 위에는 캡층(cap layer)(18)이 형성되어 있다.
자화 고정층(31)은, 적층 강자성 구조로 되어 있다. 구체적으로는, 자화 고정층(31)은, 두 개의 강자성층(13, 15)이 이 두 개의 강자성층(13, 15) 사이에 낀비자성층(14)을 거쳐서 적층되어 반강자성 결합된 구성이다. 자화 고정층(31)의 각 강자성층(13, 15)이 적층 강자성 구조로 되어 있기 때문에, 강자성층(13)의 자화 (M13)가 우향(오른쪽 방향), 강자성층(15)의 자화(M15)가 좌향(왼쪽 방향)으로 향해서 두 자화가 서로 반대방향으로 되어 있다. 이것에 의해, 자화 고정층(31)의 각 강자성층(13, 15)으로부터의 누설 자속이, 서로 상쇄(cancel out)된다.
본 실시예에서는, 특히 기억층(17)을 구성하는 강자성층의 비저항이 8×10-7Ω·m 이상인 구성으로 한다.
기억층(17)을 구성하는 강자성층의 비저항을 8×10-7Ω·m 이상으로 높이기 위해, 비금속 원소, 예를 들면 B(붕소), C(탄소), N(질소), O(산소), Mg, Sc, Y, Al, Si에서 선택되는 원소를 강자성층에 포함시킴으로써, 비금속 원소의 농도를 특정 정도로 증가시키는 것이 바람직하다.
여기서, 강자성 원소 Ni, Co, Fe의 비저항은, Ni가 7.2×10-8Ω·m, Co가 6.2×10-8Ω·m, Fe가 1×10-7Ω·m이다.
따라서, 본 발명의 강자성층은, 통상의 강자성층의 8배 이상의 비저항을 가지게 된다. 반대로, 비저항이 1×10-5Ω·m 이상으로 되면, 기억 소자(3)를 구성할 때에 터널 절연층(16)에 대해 기억층(17)의 저항이 현저하게 상승하고, 소자 저항의 비정상적인 증대나 저항 변화율의 열화가 관찰되기 때문에, 바람직하지 않다.
기억 소자(3)의 상술한 본 실시예에 있어서, 기억층(17)을 구성하는 강자성층의 비저항을 8×10-7Ω·m 이상으로 높게 한 것에 의해, 기억층(17)이 큰 보자력을 가지고 있다. 이것에 의해, 기억층(17)의 열 안정성을 높게 할 수가 있다.
기억층(17)의 열 안정성을 높게 하는 것에 의해, 기억 소자(3)에 대해서 전류를 흐르게 하여 정보를 기록하는, 동작 영역을 확대하는 것이 가능하게 되고, 동작의 마진을 넓게 확보하여, 기억 소자(3)를 안정하게 동작시킬 수가 있다.
또, 강자성층의 비저항을 높게 한 것에 의해, 강자성층 중의 산란 영역의 수가 증가해서, 주입된 편극 전자(polarized electron)로부터 로컬 전자(localized electron)로의 스핀 정보 전도 확률이 늘어난다. 이것에 의해, 기억층(17)의 자화 (M1) 방향의 반전을 유도하는 편극 전자의 비율을 향상시켜, 스핀 주입의 효율을 향상시킬 수 있기 때문에, 기억층(17)의 자화 M1 방향을 반전시키는데 필요한 전류량(자화 반전 전류)을 저감할 수가 있다.
또, 기억층(17)에서, 스핀 방향에 의존하는 전자 산란도 발생하므로, 기억 소자(3)의 자기 저항 변화율(MR비)을 향상시킬 수가 있다. 예를 들면, 종래의 구성에서 약 120%인 MR비를 140% 정도로 크게 하는 것이 가능하게 된다.
또, 기억층(17)의 자화량을 증대시킴으로써, 기억층(17)의 보자력이 증가하기 때문에, 기억층(17)의 열 안정성을 향상시킬 수 있다. 따라서, 기억층(17)의 자화량을 줄이는 것이 가능해지고, 이에 의해 자화 반전 전류 크기를 낮출 수 있다.
게다가 또, 기억층(17)을 구성하는 강자성층에, Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, W에서 선택되는 원소를 첨가하는 것에 의해, 기억층(17)을 구성하는 강자성층의 자화량을 조정할 수가 있다. 이것에 의해서도, 기억층(17)의 자화량을 저감하여, 자화 반전 전류 크기를 저감할 수가 있다.
자화 반전 전류를 저감할 수 있기 때문에, 기억 소자(3)에 기입(정보의 기록)을 행할 때에 흐르게 하는 전류량을 저감하여, 기억 소자(3)에 기입을 행할 때의 소비 전력을 저감하는 것이 가능하게 된다.
이것에 의해, 본 실시예의 기억 소자(3)에 의해 메모리 셀을 구성한, 메모리 전체의 소비 전력을 저감하는 것도 가능하게 된다.
따라서, 정보 보존유지 특성이 우수하며, 높은 신뢰성으로써 안정하게 동작 할 수 있는 메모리를 생산할 수 있으며, 따라서 기억 소자(3)를 구비한 메모리에 있어서, 소비 전력을 저감할 수가 있다.
여기서, 본 발명의 기억 소자의 구성에 있어서, 구체적으로 기억층의 재료를 선정해서, 이것의 특성을 조사했다.
실제의 메모리에는, 도 4에 도시한 바와 같이, 기억 소자 이외에도 스위칭용 반도체 회로 등이 포함되지만, 여기에서는, 기억층의 자화 저항 특성을 조사할 목적으로, 기억 소자만이 형성된 웨이퍼가 제작되었다.
(실시예)
두께 0.575㎜의 실리콘 기판 위에, 두께 2㎛의 열 산화막을 형성하고, 그 위에 도 2에 도시한 구성의 기억 소자(3)를 형성했다. 구체적으로는, 기억 소자(3)는 도 2에 도시한 바와 같이 다음 층을 포함한다: 하부막(underlayer)(11)으로서 막두께 3㎚의 Ta막, 반강자성층(12)으로서 막두께 20㎚의 PtMn막, 자화 고정층(31)을 구성하는 강자성층(13)으로서 막두께 2㎚의 CoFe막, 강자성층(15)으로서 막두께 2.5㎚의 CoFe막, 적층 강자성 구조의 자화 고정층(31)을 구성하는 비자성층(14)으로서 막두께 0.8㎚의 Ru막, 터널 절연층(16)으로서 막두께 0.8㎚의 산화 마그네슘막, 막두께 3㎚의 기억층(17), 및 캡층(18)으로서 막두께 5㎚의 Ta막을 포함한다. 또 하부막(11)과 반강자성층(12) 사이에 도시하지 않은 막두께 100㎚의 Cu막(후술하는 워드선으로 작용하는 것)을 설치하고, 각 층을 형성했다.
상기 막구성에서, PtMn막의 조성은 Pt50Mn50(원자%), CoFe막의 조성은 Co90Fe10(원자%)을 포함한다.
산화 마그네슘막으로 이루어지는 절연층(16) 이외의 각 층은, DC 마그네트론 스퍼터링법을 이용하여 증착했다. 산화 마그네슘막(MgO)으로 이루어지는 절연층(16)은, RF 마그네트론 스퍼터링법을 이용하여 증착했다. 또, 기억 소자(3)의 각 층을 증착한 후에, 상기 층들을 자장중 열처리로(熱處理爐)에서, 10 kOe·350℃에서 4시간동안 열처리하고, MgO/강자성층의 결정 구조 및 계면제어와 반강자성층(12)의 PtMn막의 규칙화 열처리를 행했다.
다음에, 워드선 부분을 포토리소그래피에 의해서 마스크한 후에, 워드선 이외의 부분의 적층막에 대해서 Ar 플라즈마에 의해 선택 에칭을 행하는 것에 의해, 워드선(하부 전극)을 형성했다. 이때, 워드선 부분 이외는, 5㎚의 기판 깊이까지 에칭되었다.
기억 소자(3)를 패턴으로 마스킹한 후, 적층막은 선택적 에칭이 이루어져서 기억 소자(3)를 형성했다. 기억 소자(3) 부분 이외는, 워드선의 Cu층 바로위까지 에칭했다.
특성 평가용 기억 소자에는, 자화 반전에 필요한 스핀 토크를 발생시킬 필요가 있기 때문에, 기억 소자에 충분한 전류를 흐르게 하여 터널 절연층의 저항값을 억제하는 것이 바람직하다. 그래서, 기억 소자(3)의 패턴을, 단축 0.09㎛×장축 0.18㎛의 타원형상으로 해서, 기억 소자(3)의 면적 저항값(Ω㎛2)이 20Ω㎛2로 되도록 했다.
다음에, 기억 소자(3) 부분 이외를, 약 100㎚ 정도의 두께로 Al2O3의 스퍼터 링에 의해서 절연했다. 그 후, 포토리소그래피를 이용하여, 상부 전극으로 되는 비트선 및 측정용 패드를 형성하여 기억 소자(3)의 시료를 준비했다.
그리고, 상술한 제조 방법에 의해, 각각 기억층(17)의 강자성층의 재료 조성을 변경해서, 강자성층의 비저항을 변경한, 기억 소자(3)의 각 시료를 준비했다.
기억층(17)의 강자성층의 재료 조성으로서는, 기본 구성으로서 Co40Fe60(원자%)의 조성의 CoFe를 이용했다. 이 CoFe에 B, C, N, O 로 이루어진 그룹 및 Mg, Sc, Y, Al, Si로 이루어진 그룹에서 선택되는 원소를 개별적으로 또는 둘 이상의 결합으로 첨가했다.
이들 기억 소자(3)의 각 시료에 대해서, 그 강자성층과 동일한 조성의 막을 증착하고, 비저항(ρ)의 측정을 행했다.
기억 소자(3)의 각 시료의 특성이 아래에 기술된 바와 같이 평가되었다.
(반전 전류값의 측정)
기억 소자에, 1㎲ 내지 100㎳ 펄스폭의 전류를 흐르게 하여, 그 후의 기억 소자의 저항값을 측정했다. 기억 소자의 저항값은, 온도를 실온 25℃로 해서 워드선의 단자와 비트선의 단자에 인가되는 바이어스 전압이 10㎷로 되도록 조절했다. 또, 기억 소자에 흐르게 하는 전류량을 변화시켜서, 이 기억층의 자화가 반전하는 반전 전류값을 구했다. 동일 구성의 기억 소자를 대략 20개 정도 제작하여, 상기 기억 소자 간의 반 전 전류값의 변동성(variability)을 평가하고, 반전 전류값의 평균값을 산출했다.
여기서, 편의상, 워드선으로부터 비트선에 전류를 흐르게 하는 경우의 반전 전류값을 Ic+라고 기재하고, 비트선으로부터 워드선에 전류를 흐르게 하는 경우의 반전 전류값을 Ic-라고 기재한다. 워드선으로부터 비트선에 전류를 흐르게 하는 경우에는, 평행 상태에서 반평행(antiparallel) 상태로 변하고, 비트선으로부터 워드선에 전류를 흐르게 하는 경우에는, 반평행 상태로부터 평행 상태로 변한다. 각 펄스폭에 대한 Ic값을 횡축을 따라 펄스폭으로 플롯하고, 1㎱의 펄스폭으로 외삽(外揷; extrapolating)한 값을 Ic0값으로 나타냈다. 이후, Ic+ 및 Ic-로부터 각각 얻어진 Ic0값의 절대값의 평균값을 구하고, 이 결과값을 각 시료의 반전 전류값으로 했다.
(열 안정성의 지표(Δ)의 측정)
각 펄스폭에서 측정된 전류값 Ic 및 상술한 방법에 의해 산출된 Ic0의 값으로부터, 다음 수학식 3에 따라서, 열 안정성의 지표(Δ)를 도출했다. 식 3중의 τ0값은, 스핀 자전(自轉) 주파수의 역수이며, 통상 1㎱로 한다.
Figure 112007084513204-PAT00003
비저항과, 반전 전류값 및 열 안정성의 지표(Δ)의 결과가 기억층에 사용된 재료(조성)에 관련하여, 표 1에 도시된다.
Figure 112007084513204-PAT00004
표 1에 나타내는 바와 같이, Δ의 값이 60 이상으로 되도록 재료가 설계되어 있기 때문에, 각 시료에 대해 60 이상의 Δ값이 얻어지고 있다.
표 1의 결과로부터, 기억층(17)을 구성하는 강자성층의 비저항이 80×10-8Ω·m 이상, 또는 8×10-7Ω·m 이상이면, 반전 전류값(Ic0)을 300㎂ 이하로 억제할 수 있다는 것을 알 수 있다.
본 발명은, 상술한 실시예에 한정되는 것은 아니며, 본 발명의 요지를 벗어나지 않는 범위에서 그 밖의 여러가지 구성을 취할 수 있다.
첨부하는 특허청구범위 또는 그 등가물의 범위 내에서, 설계 요구조건 및 그 밖의 요인에 의거하여 각종 변형, 조합, 수정 및 변경 등을 행할 수 있다는 것은 당업자라면 당연히 이해할 수 있을 것이다.
도 1은 종래의 MRAM의 구성을 모식적으로 도시한 사시도.
도 2는 스핀 주입에 의한 자화 반전을 이용하는 메모리의 개략 구성도(사시도).
도 3은 도 2의 메모리의 단면도.
도 4는 본 발명의 일 실시예에 따른 메모리의 개략 구성도(사시도).
도 5는 도 4의 기억 소자의 단면도.

Claims (3)

  1. 기억 소자로서,
    자성체의 자화 상태에 따라 정보를 보존유지하는 기억층과,
    강자성층을 가지는 자화 고정층(fixed-magnetization layer)과,
    상기 기억층과 상기 자화 고정층 사이에 낀 중간층을 가지며, 여기서,
    스핀-편극한(spin-polarized) 전자가 적층 방향으로 주입되어, 상기 기억층의 자화 방향을 변경시켜서, 정보가 상기 기억층에 기록되고,
    상기 기억층을 구성하는 강자성층의 비저항(resistivity)이, 8×10-7Ω·m 이상인, 기억 소자.
  2. 제1항에 있어서,
    상기 기억층을 구성하는 강자성층은 B, C, N, O로 구성된 그룹 및 Mg, Sc, Y, Al, Si로 구성된 그룹에서 선택된 원소를 포함하는, 기억 소자.
  3. 메모리로서,
    자성체의 자화 상태에 따라 정보를 보존유지하는 기억층과,
    2종류의 서로 교차하는 배선을 포함하며,
    자성체의 자화 상태에 따라 정보를 보존유지하는 기억 소자와,
    강자성층을 포함하는 고정 자화층과,
    상기 기억층과 상기 자화 고정층 사이에 끼는 중간층을 가지며, 여기서
    스핀 편극한 전자가 적층 방향으로 주입되어 상기 기억 층의 자화 방향을 변경시켜서 정보가 상기 기억층에 기록되며,
    상기 기억층을 구성하는 강자성층의 비저항이, 8×10-7Ω·m 이상이며,
    상기 2종류의 배선의 교점 부근에서 상기 2종류의 배선 사이에, 상기 기억 소자가 배치되고,
    상기 적층 방향으로 흐르는 전류는 상기 2종류의 배선을 통해 기억 소자로 흐르는, 메모리.
KR1020070120404A 2006-12-26 2007-11-23 기억 소자 및 메모리 KR20080060143A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006350113A JP2008160031A (ja) 2006-12-26 2006-12-26 記憶素子及びメモリ
JPJP-P-2006-00350113 2006-12-26

Publications (1)

Publication Number Publication Date
KR20080060143A true KR20080060143A (ko) 2008-07-01

Family

ID=39135227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070120404A KR20080060143A (ko) 2006-12-26 2007-11-23 기억 소자 및 메모리

Country Status (6)

Country Link
US (1) US7881097B2 (ko)
EP (1) EP1939886B1 (ko)
JP (1) JP2008160031A (ko)
KR (1) KR20080060143A (ko)
CN (1) CN101212018B (ko)
TW (1) TWI360123B (ko)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5030888B2 (ja) * 2008-08-08 2012-09-19 株式会社日立製作所 共鳴トンネル磁気抵抗効果素子、磁気メモリセル及び磁気ランダムアクセスメモリ
JP2012506621A (ja) 2008-10-20 2012-03-15 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン シリコン系ナノスケールクロスバーメモリ
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
CN103081093B (zh) 2010-06-11 2015-06-03 科洛斯巴股份有限公司 存储器件的柱结构以及方法
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8351241B2 (en) 2010-06-24 2013-01-08 The Regents Of The University Of Michigan Rectification element and method for resistive switching for non volatile memory device
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2012059878A (ja) * 2010-09-08 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP5803079B2 (ja) * 2010-09-13 2015-11-04 ソニー株式会社 記憶素子、メモリ装置
JP5740878B2 (ja) 2010-09-14 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
JP2012064623A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
JP5724256B2 (ja) * 2010-09-14 2015-05-27 ソニー株式会社 記憶素子、メモリ装置
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
JP2012129225A (ja) * 2010-12-13 2012-07-05 Sony Corp 記憶素子、メモリ装置
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
JP2012146727A (ja) * 2011-01-07 2012-08-02 Sony Corp 記憶素子及び記憶装置
US8933521B2 (en) * 2011-03-30 2015-01-13 Intel Corporation Three-dimensional magnetic circuits including magnetic connectors
US8742518B2 (en) * 2011-03-31 2014-06-03 Seagate Technology Llc Magnetic tunnel junction with free layer having exchange coupled magnetic elements
JP5768494B2 (ja) 2011-05-19 2015-08-26 ソニー株式会社 記憶素子、記憶装置
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9252191B2 (en) 2011-07-22 2016-02-02 Crossbar, Inc. Seed layer for a p+ silicon germanium material for a non-volatile memory device and method
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
WO2013171947A1 (ja) * 2012-05-16 2013-11-21 ソニー株式会社 記憶装置、記憶素子
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
JP2018147529A (ja) * 2017-03-02 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ、半導体装置、電子機器及び磁気メモリの読み出し方法
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11316919A (ja) * 1998-04-30 1999-11-16 Hitachi Ltd スピントンネル磁気抵抗効果型磁気ヘッド
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP2002329905A (ja) * 2001-05-02 2002-11-15 Fujitsu Ltd Ｃｐｐ構造磁気抵抗効果素子およびその製造方法
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
JP4042478B2 (ja) * 2002-06-19 2008-02-06 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
JP4487472B2 (ja) * 2002-07-05 2010-06-23 株式会社日立製作所 磁気抵抗効果素子、及びこれを備える磁気ヘッド、磁気記録装置、磁気メモリ
JP4873338B2 (ja) * 2002-12-13 2012-02-08 独立行政法人科学技術振興機構 スピン注入デバイス及びこれを用いた磁気装置
US6845038B1 (en) * 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
US7538987B2 (en) 2003-07-03 2009-05-26 University Of Alabama CPP spin-valve element
JP4253225B2 (ja) * 2003-07-09 2009-04-08 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4406242B2 (ja) * 2003-09-04 2010-01-27 株式会社東芝 磁気メモリ
JP4767861B2 (ja) * 2003-10-31 2011-09-07 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ ナノコンタクト磁気メモリデバイス
US20050110004A1 (en) * 2003-11-24 2005-05-26 International Business Machines Corporation Magnetic tunnel junction with improved tunneling magneto-resistance
JP2006165265A (ja) 2004-12-07 2006-06-22 Sony Corp 記憶素子及びメモリ
JP2006350113A (ja) 2005-06-17 2006-12-28 Nakajima Kogyo:Kk 液晶ディスプレイの液晶パネル並びに透過型液晶ディスプレイのバックライトに配置される拡散フィルム
US7826182B2 (en) * 2007-07-23 2010-11-02 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-the-plane (CPP) magnetoresistive sensor with CoFeGe ferromagnetic layers

Also Published As

Publication number Publication date
TWI360123B (en) 2012-03-11
JP2008160031A (ja) 2008-07-10
EP1939886A1 (en) 2008-07-02
CN101212018A (zh) 2008-07-02
TW200828304A (en) 2008-07-01
EP1939886B1 (en) 2011-08-31
US20080151607A1 (en) 2008-06-26
US7881097B2 (en) 2011-02-01
CN101212018B (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
KR20080060143A (ko) 기억 소자 및 메모리
US9515254B2 (en) Storage element, memory and electronic apparatus
US10374146B2 (en) Memory element and memory device
KR101499680B1 (ko) 기억 소자 및 메모리
KR101360991B1 (ko) 기억 소자 및 메모리
KR101312900B1 (ko) 기억 소자 및 메모리
US8436438B2 (en) Memory element and memory device
KR20080054343A (ko) 기억 소자 및 메모리
US8743594B2 (en) Memory element and memory device
KR20100033386A (ko) 기억 소자 및 메모리
TWI482152B (zh) Memory device, memory device
KR20100135181A (ko) 기억 소자 및 메모리
JP2008153527A (ja) 記憶素子及びメモリ
JP5034317B2 (ja) 記憶素子及びメモリ
JP2012064624A (ja) 記憶素子、メモリ装置
JP2012059878A (ja) 記憶素子、メモリ装置
US20120056284A1 (en) Memory element and memory device
KR20120023560A (ko) 기억 소자 및 기억 장치
US20120061780A1 (en) Storage element and memory device
KR20070017047A (ko) 기억 소자 및 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application