JP2012064623A - 記憶素子、メモリ装置 - Google Patents
記憶素子、メモリ装置 Download PDFInfo
- Publication number
- JP2012064623A JP2012064623A JP2010205260A JP2010205260A JP2012064623A JP 2012064623 A JP2012064623 A JP 2012064623A JP 2010205260 A JP2010205260 A JP 2010205260A JP 2010205260 A JP2010205260 A JP 2010205260A JP 2012064623 A JP2012064623 A JP 2012064623A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- film
- memory
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層17と、記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層15と、記憶層と磁化固定層の間に設けられる非磁性体による絶縁層16とを有する。そして積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して情報の記録が行われる。ここで記憶層が受ける実効的な反磁界の大きさが、記憶層の飽和磁化量よりも小さいものとされている。さらに磁化固定層15の絶縁層側とは反対側の面に接してTa膜(下地層14)が形成されている。
【選択図】図6
Description
しかし、DRAMは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
シリコン基板等の半導体基体110の素子分離層102により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域108、ソース領域107、並びにゲート電極101が、それぞれ形成されている。
また、ゲート電極101の上方には、図中前後方向に延びるワード線105が設けられている。
ドレイン領域108は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域108には、配線109が接続されている。
そして、ワード線105と、上方に配置された、図中左右方向に延びるビット線106との間に、磁化の向きが反転する記憶層を有する磁気記憶素子103が配置されている。この磁気記憶素子103は、例えば磁気トンネル接合素子(MTJ素子)により構成される。
さらに、磁気記憶素子103は、水平方向のバイパス線111及び上下方向のコンタクト層104を介して、ソース領域107に電気的に接続されている。
ワード線105及びビット線106にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子103に印加して、これにより磁気記憶素子103の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、MRAMを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
シリコン基板等の半導体基体60の素子分離層52により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域58、ソース領域57、並びにゲート電極51が、それぞれ形成されている。このうち、ゲート電極51は、図10中前後方向に延びるワード線を兼ねている。
ドレイン領域58は、図10中左右の選択用トランジスタに共通して形成されており、このドレイン領域58には、配線59が接続されている。
そして、ソース領域57と、上方に配置された、図10中左右方向に延びるビット線56との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子53が配置されている。
この記憶素子53は、例えば磁気トンネル接合素子(MTJ素子)により構成される。記憶素子53は2つの磁性層61、62を有する。この2層の磁性層61,62のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子53は、ビット線56と、ソース領域57とに、それぞれ上下のコンタクト層54を介して接続されている。これにより、記憶素子53に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なMRAMと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
一方、スピン注入による磁化反転を利用する構成のメモリ装置においては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み(記録)を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流(選択トランジスタの飽和電流)の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点からも、スピン注入時の電流を抑制する必要がある。
そして、例えば特許文献3には、記録材料の磁化量(Ms)を低減すれば、電流値を低減できることが示されている。
スピン注入による磁化反転を利用する記憶素子の場合、従来のMRAMと比較して、記憶層の体積が小さくなるので、単純に考えると熱安定性は低下する方向にある。
記憶層の熱安定性が確保されていないと、反転した磁化の向きが、熱により再反転してしまい、書き込みエラーとなってしまう。
そして、スピン注入による磁化反転を利用する記憶素子の大容量化を進めた場合、記録素子の体積は一層小さくなるので、熱安定性の確保は重要な課題となる。
そのため、スピン注入による磁化反転を利用する記憶素子において、熱安定性は非常に重要な特性である。
そこで本発明においては、書き込み電流の低減と、熱安定性を改善することができる記憶素子、並びにこの記憶素子を有するメモリ装置を提供することを目的とする。
また上記記憶層はCo−Fe−Bを有して構成される。
そして、記憶層が受ける、実効的な反磁界の大きさが、記憶層の飽和磁化量よりも小さいことにより、記憶層が受ける反磁界が低くなっており、記憶層の磁化の向きを反転させるために必要となる、書き込み電流量を低減することができる。
一方、記憶層の飽和磁化量を低減しなくても書き込み電流量を低減することができるため、記憶層の飽和磁化量を充分な量として、記憶層の熱安定性を充分に確保することが可能になる。
さらに、磁化固定層の絶縁層側とは反対側の面に接してTa膜が例えば下地層として形成されることで、記憶層の垂直磁化、素子の熱安定性の向上の確保に適している。
また、記憶層の飽和磁化量を低減しなくても、記憶素子の書き込み電流量を低減することが可能になるため、記憶素子に記録された情報を安定して保持すると共に、メモリ装置の消費電力を低減することが可能になる。
特に磁化固定層の絶縁層側とは反対側の面に接してTa膜が形成されることで、記憶層の垂直磁化、素子の熱安定性の向上の確保により有利となる。
従って、安定して動作する、信頼性の高いメモリ装置を実現することができる。
また、書き込み電流を低減して、記憶素子に書き込みを行う際の消費電力を低減することが可能になる。従って、メモリ装置全体の消費電力を低減することが可能になる。
<1.実施の形態の記憶素子の概要>
<2.実施の形態の構成>
<3.実験>
まず、発明の実施の形態となる記憶素子の概要について説明する。
本発明の実施の形態は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。
記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態(磁化の向き)により保持するものである。
記憶層17は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される。
磁化固定層15は、記憶層17に記憶された情報の基準となる膜面に垂直な磁化を有する。
絶縁層16は、非磁性体であって、記憶層17と磁化固定層15の間に設けられる。本実施の形態の場合、絶縁層16は酸化膜、例えばMgO(酸化マグネシウム)膜として形成される。
そして記憶層17、絶縁層16、磁化固定層15を有する層構造の積層方向にスピン偏極した電子を注入することにより、記憶層17の磁化の向きが変化して、記憶層17に対して情報の記録が行われる。
また磁化固定層15の下方は下地層14とされる。本実施の形態では、下地層14の少なくとも磁化固定層15に接する面はTa膜として形成される。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
メモリとして存在し得るためには、書き込まれた情報を保持することができなければならない。情報を保持する能力の指標として、熱安定性の指標Δ(=KV/kBT)の値で判断される。このΔは、下記式(2)により表される。
従って、スピン注入によって磁化反転を行う場合には、上述のように書き込み電流の閾値が充分に小さくなるため、集積回路の消費電力を低減させるために有効であることが分かる。
また、通常のMRAMで必要とされる、電流磁界発生用の配線(図9の配線105)が不要となるため、集積度においても通常のMRAMに比較して有利である。
この場合、記憶素子に流れる電流は、選択トランジスタで流すことが可能な電流(選択トランジスタの飽和電流)の大きさによって制限される。
しかし、単純に飽和磁化量Msを減らした場合(例えば、特許文献3)には、記憶層17の熱安定性が著しく損なわれ、メモリとしての機能を果せなくなる。
メモリを構成するためには、熱安定性の指標Δがある程度以上の大きさである必要がある。
上述の強磁性材料を用いることにより、記憶層17が受ける実効的な反磁界の大きさが、記憶層17の飽和磁化量Msよりも小さい構成となる。
これにより、記憶層17が受ける反磁界を小さくすることができるので、式(2)により表される熱安定性Δを損ねることなく、式(1)中により表される電流の閾値Icを低減する効果が得られる。
さらに、発明者らは、上記の選定されたCo−Fe−B組成の内、限られた組成範囲において、Co−Fe−Bが膜面垂直方向に磁化し、それにより、Gbitクラスの容量を実現可能な極微小記録素子においても十分な熱安定性が確保可能であることを見出した。
従って、Gbitクラスのスピン注入型メモリにおいて熱安定性を保った状態で、低電流で情報の書き込みができる、という安定したメモリの形成を可能にする。
トンネル絶縁層を用いて磁気トンネル接合(MTJ)素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果(GMR)素子を構成した場合と比較して、磁気抵抗変化率(MR比)を大きくすることができ、読み出し信号強度を大きくすることができるためである。
また、一般に、スピン注入効率はMR比に依存し、MR比が大きいほど、スピン注入効率が向上し、磁化反転電流密度を低減することができる。
従って、中間層であるトンネル絶縁層16の材料として酸化マグネシウムを用い、同時に上記の記憶層17を用いることにより、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み(記録)を行うことができる。また、読み出し信号強度を大きくすることができる。
これにより、MR比(TMR比)を確保して、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み(記録)を行うことができる。また、読み出し信号強度を大きくすることができる。
そして、MgO膜から成るトンネル絶縁層16では、面積抵抗値を上述の範囲とするために、MgO膜の膜厚を1.5nm以下に設定する必要がある。
従って、好ましくは、記憶素子の面積を0.01μm2以下とする。
特に複数層の強磁性層を非磁性層に介して積層させた構成としたときには、強磁性層の層間の相互作用の強さを調整することが可能になるため、記憶素子の寸法がサブミクロン以下になっても、磁化反転電流が大きくならないように抑制することが可能になるという効果が得られる。この場合の非磁性層の材料としては、Ru,Os,Re,Ir,Au,Ag,Cu,Al,Bi,Si,B,C,Cr,Ta,Pd,Pt,Zr,Hf,W,Mo,Nbまたはそれらの合金を用いることができる。
また、磁化固定層15及び記憶層17のそれぞれの膜厚は、0.5nm〜30nmであることが好ましい。
また、磁化固定層15は、単層の強磁性層から成る構成、或いは複数層の強磁性層を非磁性層を介して積層した積層フェリピン構造とすることが出来る。
積層フェリピン構造の磁化固定層15を構成する強磁性層の材料としては、Co,CoFe,CoFeB等を用いることができる。また、非磁性層の材料としては、Ru,Re,Ir,Os等を用いることができる。
また、これらの磁性体に、Ag,Cu,Au,Al,Si,Bi,Ta,B,C,O,N,Pd,Pt,Zr,Hf,Ir,W,Mo,Nb等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整したりすることができる。
続いて、本発明の実施の形態の具体的構成について説明する。
本発明の一実施の形態としてのメモリ装置の概略構成図(斜視図)を図1に示す。
このメモリ装置は、互いに直交する2種類のアドレス配線(例えばワード線とビット線)の交点付近に、磁化状態で情報を保持することができる記憶素子3が配置されて成る。
即ち、シリコン基板等の半導体基体10の素子分離層2により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域8、ソース領域7、並びにゲート電極1が、それぞれ形成されている。このうち、ゲート電極1は、図中前後方向に延びる一方のアドレス配線(例えばワード線)を兼ねている。
ドレイン領域8は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域8には、配線9が接続されている。
また、この記憶素子3は、2種類のアドレス配線1,6の交点付近に配置されている。
この記憶素子3は、ビット線6と、ソース領域7とに、それぞれ上下のコンタクト層4を介して接続されている。
これにより、2種類のアドレス配線1,6を通じて、記憶素子3に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
記憶素子3は、下層側から順に、下地層14、磁化固定層15、絶縁層16、記憶層17、キャップ層18が積層されている。
スピン注入型メモリにおいては、記憶層17の磁化M17と磁化固定層15の磁化M15の相対的な角度によって情報の「0」「1」を規定している。
記憶層17と磁化固定層15との間には、トンネルバリア層(トンネル絶縁層)となる絶縁層16が設けられ、記憶層17と磁化固定層15とにより、MTJ素子が構成されている。
また、磁化固定層15の下には下地層14が形成され、記憶層17の上にはキャップ層18が形成されている。
情報の記憶は一軸異方性を有する記憶層15の磁化の向きにより行う。書込みは、膜面垂直方向に電流を印加し、スピントルク磁化反転を起こすことにより行う。このように、スピン注入により磁化の向きが反転する記憶層15に対して、下層に磁化固定層15が設けられ、記憶層17の記憶情報(磁化方向)の基準とされる。
本実施の形態では、記憶層17、磁化固定層15としてはCo−Fe−Bを用いる。
磁化を固定する場合にはPtMn、IrMnなどの反強磁性体を磁化固定層15に接触させるか、あるいはそれらの反強磁性体に接触した磁性体をRu等の非磁性体を介して磁気的に結合させ、磁化固定層15を間接的に固定しても良い。
即ち、記憶層17の強磁性材料Co−Fe−B組成を選定し、記憶層17が受ける実効的な反磁界の大きさを低くして、記憶層17の飽和磁化量Msよりも小さくなるようにする。
このようにMR比を高くすることによって、スピン注入の効率を向上して、記憶層17の磁化M17の向きを反転させるために必要な電流密度を低減することができる。
一方、記憶層17の飽和磁化量Msを低減しなくても書き込み電流量を低減することができるため、記憶層17の飽和磁化量Msを充分な量として、記憶層17の熱安定性を充分に確保することが可能になる。
また、下地層14の、少なくとも磁化固定層15と接する界面がTa膜で構成されていることで、記憶層17の垂直磁化、熱安定性に有利となる。
これは、下地層14のTa膜によって磁化固定層15のCoFeB中のB(ホウ素)が吸着されることで、CoFeBが垂直磁化に有利な(001)配向に強化され、結果、磁化固定層15の影響を受け、積層上部の記憶層17を含む積層膜全体の配向が(001)配向よりに変化するためと考えられる。
これにより、動作エラーをなくして、記憶素子3の動作マージンを充分に得ることができ、記憶素子3を安定して動作させることができる。
従って、安定して動作する、信頼性の高いメモリ装置を実現することができる。
従って、情報保持特性が優れた、安定して動作する信頼性の高いメモリ装置を実現することができ、記憶素子3を備えたメモリ装置において、消費電力を低減することができる。
従って、本実施の形態のメモリ装置を、汎用メモリとして適用することが可能になる。
ここで、本実施の形態の記憶素子の構成において、具体的に記憶層17を構成する強磁性層の材料を選定することにより、記憶層が受ける実効的な反磁界の大きさを調整して、記憶素子の試料を作製し、その特性を調べた。
また[実験5][実験6]では、下地層14のTa膜が磁化固定層15と接するようにすることについて検討した。
厚さ0.725mmのシリコン基板上に、厚さ300nmの熱酸化膜を形成し、その上に図2に示した構成の記憶素子3を形成した。
具体的には、図2に示した構成の記憶素子3において、各層の材料及び膜厚を次のように選定した。
・下地層14:膜厚10nmのTa膜と膜厚25nmのRu膜の積層膜
・磁化固定層15:膜厚2.5nmのCoFeB膜
・トンネル絶縁層16:膜厚0.9nmの酸化マグネシウム膜
・記憶層17:磁化固定層と同じ組成のCoFeB膜
・キャップ層18:膜厚3nmのTa膜、膜厚3nmのRu膜、膜厚3nmのTa膜の積層膜
このように各層を選定し、また下地層14とシリコン基板との間に図示しない膜厚100nmのCu膜(後述するワード線となるもの)を設けた。
上記膜構成で、記憶層17の強磁性層は、材質をCo−Fe−Bの3元系合金とし、強磁性層の膜厚を2.0nmに固定した。
酸化マグネシウム(MgO)膜から成る絶縁層16は、RFマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子3の各層を成膜した後に、磁場中熱処理炉で加熱処理を行った。
この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子3のパターンを、短軸0.09μm×長軸0.18μmの楕円形状として、記憶素子3の面積抵抗値(Ωμm2)が20Ωμm2となるようにした。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子3の試料を作製した。
Co−Fe−B合金の組成は、CoFeとBとの組成比(原子%)を80:20に固定して、CoFe中のCoの組成比x(原子%)を、90%、80%、70%、60%、50%、40%、30%、20%、10%、0%と変化させた。
測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子3に対して、外部から磁界を与えることができるように構成した。
また、記憶素子3に印加される電圧が、絶縁層16が破壊しない範囲内の1Vまでとなるように設定した。
飽和磁化量Msを、試料振動型磁力計(Vibrating Sample Magnetometer)を使用した、VSM測定によって、測定した。
実効的な反磁界の測定用の試料として、上述した記憶素子3の試料とは別に、記憶素子3を構成する各層を形成し、これを20mm×20mm角の平面パターンに形成した試料を作製した。
そして、FMR(Ferromagnetic Resonance)測定によって、実効的な反磁界の大きさMeffectiveを求めた。
このFMR測定によって求められる、任意の外部磁場Hexに対する共鳴周波数fFMRは、下記の式(3)で与えられる。
本実施の形態による記憶素子3の書き込み特性を評価する目的で、反転電流値の測定を行った。
記憶素子3に10μsから100msのパルス幅の電流を流して、その後の記憶素子3の抵抗値を測定した。
さらに、記憶素子3に流す電流量を変化させて、この記憶素子3の記憶層17の磁化M17の向きが反転する電流値を求めた。この電流値のパルス幅依存性をパルス幅1nsに外挿した値を、反転電流値とした。
また、反転電流値のパルス幅依存性の傾きは、記憶素子3の前述した熱安定性の指標(Δ)に対応する。反転電流値がパルス幅によって変化しない(傾きが小さい)ほど、熱の擾乱に強いことを意味する。
そして、記憶素子3間のばらつきを考慮するために、同一構成の記憶素子3を20個程度作製して、上述の測定を行い、反転電流値及び熱安定性の指標Δの平均値を求めた。
さらに、測定により得られた反転電流値の平均値と、記憶素子3の平面パターンの面積とから、反転電流密度Jc0を算出した。
さらに、Co量xが小さくなるほど、MeffectiveとMsの差が大きくなっていることが確認できる。
図3は、記憶層17のCo−Fe−B合金のCo量x(CoFe中の含有量;原子%)と、反転電流値から求めた反転電流密度Jc0との関係を示している。
図4は、記憶層17のCo−Fe−B合金のCo量(CoFe中の含有量;原子%)と、熱安定性の指標Δ(KV/kBT)との関係を示している。
これは、Co量xが小さくなった場合、飽和磁化量Msは増加するが実効的な反磁界Meffectiveが小さくなるために、両者の積(Ms×Meffective)としては小さくなることに起因する。
これは、図4に示した飽和磁化量Msの測定結果と、式(2)より熱安定性の指標Δが飽和磁化量Msに比例することとから予想される変化とよく一致している。
上記の[実験1]により、(CoxFe100-x)80B20の場合、Co量xが70%より大きい組成で高い熱安定性を有したまま、反転電流値Jc0を低減できることがわかった。
そこで、[実験2]において(Co70Fe30)80Bz、および(Co80Fe20)80Bz組成の記憶層17を用いて、B量zがCoとFeの比とMeffective/Msにどのような影響を与えるかを調べた。試料の詳細は[実験1]と同様である。
また表3には、(Co80Fe20)100-zBzの場合で、同様に、B量z(原子%)を5〜40%としたCoFeB合金の組成と、飽和磁化量Ms、実効的な反磁界の大きさMeffective、比Meffective/Msを示している。
従って、記憶層17の飽和磁化量Msが実効的な反磁界Meffectiveより小さくなるCo−Fe−B合金の組成は、
0≦Cox≦70、
30≦Fey≦100、
0<Bz≦30において、
(Cox−Fey)100-z−Bzである。
Gbitクラスのスピン注入型メモリでは、記録素子のサイズが100nmφ以下になることが想定される。そこで、[実験3]において、50nmφのサイズの記録素子を用いて、熱安定性を評価した。
Co−Fe−B合金の組成は、CoFeとBとの組成比(原子%)を80:20に固定して、CoFe中のCoの組成比x(原子%)を、90%、80%、70%、60%、50%、40%、30%、20%、10%、0%と変化させた。
素子サイズ以外の試料の詳細は[実験1]と同様である。
種々の検討を行った結果、Feが60原子%以上存在するCo−Fe−B合金が極微小な記録素子において高い熱安定性Δを示す理由は、Co−Fe−B合金の磁化が膜面面直方向を向いていることに起因していることが明らかになった。
Co−Fe−B合金の磁化が膜面面直方向になっている理由は、飽和磁化量Msが実効的な反磁界Meffectiveより著しく小さい組成であることに起因していると思われる。
また、垂直磁化膜になると極微小素子においても熱安定性が保たれる理由は、式(2)中のHk[実効的な異方性磁界]に関係しており、垂直磁化膜のHkは一般的に面内磁化膜よりも遥かに大きな値になる。つまり、垂直磁化膜では、大きなHkの効果により、面内磁化膜では十分な熱安定性Δを確保できない極微小な素子においても高い熱安定性Δを保つことが出来る。
上記の実験結果から、(CoxFe100-x)80B20という組成のCo−Fe−B合金では、Fe100-xが60以上になる場合、Gbitクラスのスピン注入を利用したメモリ装置に好適となるといえる。
上記[実験3]において、(CoxFe100-x)80B20という組成のCo−Fe−B合金では、Fe量が60以上になる場合、Gbitクラスのスピン注入を利用したメモリ装置に好適となることを示した。[実験4]では、さらに、B量を5〜30原子%の範囲のCo−Fe−B合金で50nmφのサイズの記録素子を作製し、熱安定性を評価した。
素子サイズ以外の試料の詳細は[実験1]と同様である。
つまり、[実験4]の結果と同様に、Co量x=50と60がGbitクラスのスピン注入型メモリに対応した極微小素子で高い熱安定性を確保する際の境界線になることが明らかになった。
0≦Cox≦40、
60≦Fey≦100、
0<Bz≦30において、
(Cox−Fey)100-z−Bzである場合、Gbitクラスのスピン注入型メモリを作製するのに好適であることが判明した。
そのため、磁気メモリの容量が増加し、記憶素子3のサイズが小さくなったときはFeを多く含むCo−Fe−B合金の方が熱安定性を確保し易くなる。
そこで、例えば、Feyが60、70nmφの記憶層17でGbitクラスのスピン注入型磁気メモリが実現できている状況を考えると、記憶素子3の直径が5nmφ小さくなる毎にCo−Fe−B合金のFe量yは5ずつ増えた状態になっていることが望ましい。
例えばFe量yは、上記の(Cox−Fey)100-z−Bzの場合において、CoFe中の含有量としての原子%が65%、70%、75%、80%・・・という組成とする(Co量xでいえば、35%,30%,25%,20%・・・とする)ことが、記憶素子サイズの縮小に応じてより好適な例となる。
次に、下地層14の材料について検討した。この[実験5]では、バルク膜における磁化曲線の評価を行った。
各試料は次の構成である。
・下地層14:膜厚5nmのTa膜と膜厚10nmのRu膜と、膜厚5nmのTa膜の積層膜
・磁化固定層15:膜厚1nmのCoFeB膜
・絶縁層16:膜厚1.2nmの酸化マグネシウム膜
・記憶層17:膜厚1.3nmのCoFeB膜
・キャップ層18:膜厚5nmのTa膜、膜厚5nmのRu膜の積層膜
・下地層14:膜厚5nmのTa膜と膜厚10nmのRu膜と、膜厚5nmのPt膜の積層膜
・磁化固定層15:膜厚1nmのCoFeB膜
・絶縁層16:膜厚1.2nmの酸化マグネシウム膜
・記憶層17:膜厚1.3nmのCoFeB膜
・キャップ層18:膜厚5nmのTa膜、膜厚5nmのRu膜、膜厚5nmのTa膜の積層膜
・下地層14:膜厚5nmのTa膜と膜厚25nmのRu膜の積層膜
・磁化固定層15:膜厚1nmのCoFeB膜
・絶縁層16:膜厚1.2nmの酸化マグネシウム膜
・記憶層17:膜厚1.3nmのCoFeB膜
・キャップ層18:膜厚5nmのTa膜、膜厚5nmのRu膜の積層膜
ここで、試料3Aは、下地層14のTa膜が磁化固定層15に接しており、本実施の形態に相当する記憶素子3の試料となる。
一方、試料3BはPt膜が磁化固定層15に接し、また試料3CはRu膜が磁化固定層15に接するもので、これらは比較例としての試料である。
酸化マグネシウム膜から成る絶縁層16以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム(MgO)膜から成る絶縁層16は、RFマグネトロンスパッタ法を用いて成膜した。
さらに、各層を成膜した後に、磁場中熱処理炉で加熱処理を行った。
その後、電子ビーム描画装置により記憶素子のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子を形成した。記憶素子部分以外は、ワード線のCu層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子3のパターンを、短軸0.07μm×長軸0.07μmの円形状として、記憶素子の面積抵抗値(Ωμm2)が10Ωμm2となるようにした。
このようにして、記憶素子3の各試料3A、3B、3Cを作製した。
測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子に対して、外部から磁界を与えることができるように構成した。また、記憶素子に印加される電圧が、絶縁層が破壊しない範囲内の1Vまでとなるように設定した。
記憶素子の磁化曲線を、磁気カー効果測定によって、測定した。このとき、測定には微細加工後の素子ではなく、ウェハ上に磁化曲線評価用に特別に設けた8mm×8mm程度のバルクフィルム部分を用いた。また測定磁界は、膜面垂直方向に印加した。
記憶素子の磁気抵抗曲線を磁場を印加しながら、素子抵抗を測定することで評価した
本発明による記憶素子の書き込み特性を評価する目的で、反転電流値の測定を行った。
記憶素子に10μsから100msのパルス幅の電流を流して、その後の記憶素子の抵抗値を測定した。さらに、記憶素子に流す電流量を変化させて、この記憶素子の記憶層の磁化の向きが反転する電流値を求めた。この電流値のパルス幅依存性をパルス幅1nsに外挿した値を、反転電流値とした。
また、反転電流値のパルス幅依存性の傾きは、記憶素子の前述した熱安定性の指標(Δ)に対応する。反転電流値がパルス幅によって変化しない(傾きが小さい)ほど、熱の擾乱に強いことを意味する。
そして、記憶素子間のばらつきを考慮するために、同一構成の記憶素子を各々20個程度作製して、上述の測定を行い、反転電流値及び熱安定性の指標Δの平均値を求めた。
図7(a)の実施の形態の試料3Aの測定結果を見ると、磁化曲線のステップが2段存在し、MgOによる絶縁層16の下部の磁化固定層15に加え、MgO上部の記憶層17の垂直磁化が十分であることが示されている。
さらに図7(b)に示す試料3B、つまり下地層14のPt膜が磁化固定層15に接する構造の場合、膜そのものの垂直磁化が著しく消失した。面内方向の磁化は存在するため、面内磁化膜となっていることが分かった。
Ta膜によって磁化固定層15のCoFeB中のB(ホウ素)が吸着されることで、CoFeBが垂直磁化に有利な(001)配向に強化される。結果、下部固定層の影響を受け、積層上部の記憶層を含む積層膜全体の配向が(001)配向よりに変化するためと推測される。
さらに、70φmmの微細素子における保磁力Hcと熱安定性の評価を行った。
この場合の、熱酸化シリコン基板上に形成した試料3D,3E,3Fの素子構造を図8(a)(b)(c)に示す。
・下地層14:膜厚5nmのTa膜と膜厚10nmのRu膜と、膜厚5nmのTa膜の積層膜
・磁化固定層15:膜厚1.0nmのCoFeB膜
・絶縁層16:膜厚1.2nmの酸化マグネシウム膜
・記憶層17:膜厚2.0nmのCoFeB膜
・キャップ層18:膜厚5nmのTa膜、膜厚5nmのRu膜の積層膜
・下地層14:膜厚5nmのTa膜と膜厚25nmのRu膜と、膜厚5nmのPt膜の積層膜
・磁化固定層15:膜厚1.0nmのCoFeB膜
・絶縁層16:膜厚1.2nmの酸化マグネシウム膜
・記憶層17:膜厚2.0nmのCoFeB膜
・キャップ層18:膜厚5nmのTa膜、膜厚5nmのRu膜の積層膜
・下地層14:膜厚5nmのTa膜と膜厚25nmのRu膜の積層膜
・磁化固定層15:膜厚1.0nmのCoFeB膜
・絶縁層16:膜厚1.2nmの酸化マグネシウム膜
・記憶層17:膜厚2.0nmのCoFeB膜
・キャップ層18:膜厚5nmのTa膜、膜厚5nmのRu膜の積層膜
試料3Dは、本実施の形態に相当し、試料3E,3Fは比較例となる。
磁気−抵抗特性(保磁力Hc)と熱安定性の指標Δの測定結果を表5に示す。
試料3FのRu膜が磁化固定層15に接している場合、微細加工によって膜面垂直方向の反磁界が軽減されることで、垂直磁化が得られるものの、Δの値は小さいものとなった。
試料3Dでは記憶素子3スピン注入磁化反転が生じなかった。
例えば実施の形態では、記憶層17と磁化固定層15のCo−Fe−Bの組成を同一のものとしたが、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
またキャップ層18は、単一材料でも複数材料の積層構造でも良い。
また、記憶素子の膜構成は、記憶層17が磁化固定層15の上側に配置される構成でも、下側に配置される構成でもよい。
さらには、磁化固定層15が記憶層17の上下に存在する、いわゆるデュアル構造でもよい。
また記憶層17は、Taなどの非磁性元素膜を含んでも良い。例えばCoFeB膜、Ta膜、CoFeB膜の積層構造などが考えられる。
Claims (3)
- 膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
上記記憶層と上記磁化固定層の間に設けられる非磁性体による絶縁層と、
を有し、
上記記憶層、上記絶縁層、上記磁化固定層を有する層構造の積層方向にスピン偏極した電子を注入することにより、上記記憶層の磁化の向きが変化して、上記記憶層に対して情報の記録が行われるとともに、
上記記憶層が受ける、実効的な反磁界の大きさが、上記記憶層の飽和磁化量よりも小さいものとされ、
さらに上記磁化固定層の上記絶縁層側とは反対側の面に接してTa膜が形成されている記憶素子。 - 上記記憶層はCo−Fe−Bを有して構成される請求項1に記載の記憶素子。
- 情報を磁性体の磁化状態により保持する記憶素子と、
互いに交差する2種類の配線とを備え、
上記記憶素子は、
膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による絶縁層とを有し、上記記憶層、上記絶縁層、上記磁化固定層を有する層構造の積層方向にスピン偏極した電子を注入することにより、上記記憶層の磁化の向きが変化して、上記記憶層に対して情報の記録が行われるとともに、上記記憶層が受ける、実効的な反磁界の大きさが、上記記憶層の飽和磁化量よりも小さいものとされ、さらに上記磁化固定層の上記絶縁層側とは反対側の面に接してTa膜が形成されている構成とされ、
上記2種類の配線の間に上記記憶素子が配置され、
上記2種類の配線を通じて、上記記憶素子に上記積層方向の電流が流れ、スピン偏極した電子が注入されるメモリ装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010205260A JP2012064623A (ja) | 2010-09-14 | 2010-09-14 | 記憶素子、メモリ装置 |
CN2011102642095A CN102403030A (zh) | 2010-09-14 | 2011-09-07 | 存储元件和存储装置 |
US13/227,144 US8743594B2 (en) | 2010-09-14 | 2011-09-07 | Memory element and memory device |
US14/278,716 US9196333B2 (en) | 2010-09-14 | 2014-05-15 | Magnetic memory element and magnetic memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010205260A JP2012064623A (ja) | 2010-09-14 | 2010-09-14 | 記憶素子、メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012064623A true JP2012064623A (ja) | 2012-03-29 |
JP2012064623A5 JP2012064623A5 (ja) | 2013-10-17 |
Family
ID=45885155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010205260A Pending JP2012064623A (ja) | 2010-09-14 | 2010-09-14 | 記憶素子、メモリ装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8743594B2 (ja) |
JP (1) | JP2012064623A (ja) |
CN (1) | CN102403030A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9627609B2 (en) | 2014-12-08 | 2017-04-18 | Samsung Electronics Co., Ltd | Method of manufacturing a magnetic memory device |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5786341B2 (ja) | 2010-09-06 | 2015-09-30 | ソニー株式会社 | 記憶素子、メモリ装置 |
JP2012064623A (ja) * | 2010-09-14 | 2012-03-29 | Sony Corp | 記憶素子、メモリ装置 |
CN102683580B (zh) * | 2011-03-18 | 2016-05-25 | 三星电子株式会社 | 磁隧道结器件、电子系统以及存储系统及其制造方法 |
US9105572B2 (en) * | 2013-09-09 | 2015-08-11 | Hiroyuki Kanaya | Magnetic memory and manufacturing method thereof |
US10043852B2 (en) * | 2015-08-11 | 2018-08-07 | Toshiba Memory Corporation | Magnetoresistive memory device and manufacturing method of the same |
US10586580B2 (en) | 2016-06-08 | 2020-03-10 | Tohoku University | Magnetic tunnel junction element and magnetic memory |
JP6923881B2 (ja) * | 2016-06-20 | 2021-08-25 | 国立大学法人東北大学 | トンネル磁気抵抗素子及びその製造方法 |
CN108008326B (zh) * | 2016-10-31 | 2020-11-24 | 南京大学 | 一种调控mram材料阻尼因子的方法 |
US10381403B1 (en) * | 2018-06-21 | 2019-08-13 | Globalfoundries Singapore Pte. Ltd. | MRAM device with improved seal ring and method for producing the same |
EP4123056B1 (en) | 2021-07-20 | 2024-01-17 | Topsoe A/S | Method for transient operation of a solid oxide electrolysis cell stack |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003304010A (ja) * | 2002-04-09 | 2003-10-24 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置 |
JP2008186861A (ja) * | 2007-01-26 | 2008-08-14 | Toshiba Corp | 磁気抵抗素子および磁気メモリ |
JP2008227388A (ja) * | 2007-03-15 | 2008-09-25 | Sony Corp | 記憶素子及びメモリ |
JP2011258596A (ja) * | 2010-06-04 | 2011-12-22 | Hitachi Ltd | 磁気抵抗効果素子及び磁気メモリ |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6130814A (en) | 1998-07-28 | 2000-10-10 | International Business Machines Corporation | Current-induced magnetic switching device and memory including the same |
JP2003017782A (ja) | 2001-07-04 | 2003-01-17 | Rikogaku Shinkokai | キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置 |
US7242045B2 (en) | 2004-02-19 | 2007-07-10 | Grandis, Inc. | Spin transfer magnetic element having low saturation magnetization free layers |
JP5040105B2 (ja) * | 2005-12-01 | 2012-10-03 | ソニー株式会社 | 記憶素子、メモリ |
JP2007305882A (ja) * | 2006-05-12 | 2007-11-22 | Sony Corp | 記憶素子及びメモリ |
JP2008160031A (ja) * | 2006-12-26 | 2008-07-10 | Sony Corp | 記憶素子及びメモリ |
JP4380707B2 (ja) * | 2007-01-19 | 2009-12-09 | ソニー株式会社 | 記憶素子 |
JP5104090B2 (ja) * | 2007-07-19 | 2012-12-19 | ソニー株式会社 | 記憶素子及びメモリ |
JP2009081315A (ja) * | 2007-09-26 | 2009-04-16 | Toshiba Corp | 磁気抵抗素子及び磁気メモリ |
JP2012054439A (ja) * | 2010-09-02 | 2012-03-15 | Sony Corp | 記憶素子及び記憶装置 |
JP5786341B2 (ja) * | 2010-09-06 | 2015-09-30 | ソニー株式会社 | 記憶素子、メモリ装置 |
JP2012059808A (ja) * | 2010-09-07 | 2012-03-22 | Sony Corp | 記憶素子、メモリ装置 |
JP2012059878A (ja) * | 2010-09-08 | 2012-03-22 | Sony Corp | 記憶素子、メモリ装置 |
JP5742142B2 (ja) * | 2010-09-08 | 2015-07-01 | ソニー株式会社 | 記憶素子、メモリ装置 |
JP2012059906A (ja) * | 2010-09-09 | 2012-03-22 | Sony Corp | 記憶素子、メモリ装置 |
JP5803079B2 (ja) * | 2010-09-13 | 2015-11-04 | ソニー株式会社 | 記憶素子、メモリ装置 |
JP5740878B2 (ja) * | 2010-09-14 | 2015-07-01 | ソニー株式会社 | 記憶素子、メモリ装置 |
JP5724256B2 (ja) * | 2010-09-14 | 2015-05-27 | ソニー株式会社 | 記憶素子、メモリ装置 |
JP2012064623A (ja) * | 2010-09-14 | 2012-03-29 | Sony Corp | 記憶素子、メモリ装置 |
JP2012160681A (ja) * | 2011-02-03 | 2012-08-23 | Sony Corp | 記憶素子、メモリ装置 |
JP2013115400A (ja) * | 2011-12-01 | 2013-06-10 | Sony Corp | 記憶素子、記憶装置 |
JP5867030B2 (ja) * | 2011-12-01 | 2016-02-24 | ソニー株式会社 | 記憶素子、記憶装置 |
JP2013115399A (ja) * | 2011-12-01 | 2013-06-10 | Sony Corp | 記憶素子、記憶装置 |
JP2013115413A (ja) * | 2011-12-01 | 2013-06-10 | Sony Corp | 記憶素子、記憶装置 |
JP2013115412A (ja) * | 2011-12-01 | 2013-06-10 | Sony Corp | 記憶素子、記憶装置 |
-
2010
- 2010-09-14 JP JP2010205260A patent/JP2012064623A/ja active Pending
-
2011
- 2011-09-07 CN CN2011102642095A patent/CN102403030A/zh active Pending
- 2011-09-07 US US13/227,144 patent/US8743594B2/en not_active Expired - Fee Related
-
2014
- 2014-05-15 US US14/278,716 patent/US9196333B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003304010A (ja) * | 2002-04-09 | 2003-10-24 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置 |
JP2008186861A (ja) * | 2007-01-26 | 2008-08-14 | Toshiba Corp | 磁気抵抗素子および磁気メモリ |
JP2008227388A (ja) * | 2007-03-15 | 2008-09-25 | Sony Corp | 記憶素子及びメモリ |
JP2011258596A (ja) * | 2010-06-04 | 2011-12-22 | Hitachi Ltd | 磁気抵抗効果素子及び磁気メモリ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9627609B2 (en) | 2014-12-08 | 2017-04-18 | Samsung Electronics Co., Ltd | Method of manufacturing a magnetic memory device |
Also Published As
Publication number | Publication date |
---|---|
US20140254253A1 (en) | 2014-09-11 |
US8743594B2 (en) | 2014-06-03 |
US20120063222A1 (en) | 2012-03-15 |
US9196333B2 (en) | 2015-11-24 |
CN102403030A (zh) | 2012-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5740878B2 (ja) | 記憶素子、メモリ装置 | |
US10374146B2 (en) | Memory element and memory device | |
JP4682998B2 (ja) | 記憶素子及びメモリ | |
US8436438B2 (en) | Memory element and memory device | |
US9196333B2 (en) | Magnetic memory element and magnetic memory device | |
JP5786341B2 (ja) | 記憶素子、メモリ装置 | |
JP2008160031A (ja) | 記憶素子及びメモリ | |
JP2007287923A (ja) | 記憶素子及びメモリ | |
JP2012151213A (ja) | 記憶素子、メモリ装置 | |
JP2012160681A (ja) | 記憶素子、メモリ装置 | |
JP2012151213A5 (ja) | ||
JP2011003617A (ja) | 記憶素子及びメモリ | |
JP5742142B2 (ja) | 記憶素子、メモリ装置 | |
JP2012064624A (ja) | 記憶素子、メモリ装置 | |
JP2012059878A (ja) | 記憶素子、メモリ装置 | |
JP5034317B2 (ja) | 記憶素子及びメモリ | |
JP5724256B2 (ja) | 記憶素子、メモリ装置 | |
JP2012054439A (ja) | 記憶素子及び記憶装置 | |
JP5803079B2 (ja) | 記憶素子、メモリ装置 | |
JP2012059809A (ja) | 記憶素子、メモリ装置 | |
JP2012059807A (ja) | 記憶素子、メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130902 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150407 |