JP2012059808A - 記憶素子、メモリ装置 - Google Patents

記憶素子、メモリ装置 Download PDF

Info

Publication number
JP2012059808A
JP2012059808A JP2010199716A JP2010199716A JP2012059808A JP 2012059808 A JP2012059808 A JP 2012059808A JP 2010199716 A JP2010199716 A JP 2010199716A JP 2010199716 A JP2010199716 A JP 2010199716A JP 2012059808 A JP2012059808 A JP 2012059808A
Authority
JP
Japan
Prior art keywords
layer
magnetization
memory
storage
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010199716A
Other languages
English (en)
Inventor
Kazuhiro Bessho
和宏 別所
Masakatsu Hosomi
政功 細見
Hiroyuki Omori
広之 大森
Yutaka Higo
豊 肥後
Ichiyo Yamane
一陽 山根
Hiroyuki Uchida
裕行 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010199716A priority Critical patent/JP2012059808A/ja
Priority to US13/216,464 priority patent/US8436438B2/en
Priority to CN2011102575635A priority patent/CN102403026A/zh
Publication of JP2012059808A publication Critical patent/JP2012059808A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】書込電流を増大させることなく、熱安定性を改善することができる記憶素子を実現する。
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層17と、記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層15と、記憶層と磁化固定層の間に設けられる非磁性体による絶縁層16とを有する。そして積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して情報の記録が行われる。ここで記憶層が受ける実効的な反磁界の大きさが、記憶層の飽和磁化量よりも小さいものとされている。絶縁層はMgOで構成される。記憶層はCo−Fe−Bで構成されるものであって、かつ絶縁層との界面付近でB濃度が低く、絶縁層から遠ざかるに従ってB濃度が増大している構成とする。
【選択図】図2

Description

本発明は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層を有し、電流を流すことにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を備えたメモリ装置に関する。
特開2003−17782号公報 米国特許第6256223号明細書 米国特許第7242045号明細書 特開2008−227388号公報
PHYs. Rev. B,54.9353(1996) J. Magn. Mat.,159,L1(1996) F. J. Albert et al.,Appl. Phy. Lett.,77,3809(2000)
コンピュータ等の情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なDRAMが広く使われている。
しかし、DRAMは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
そして、不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ(MRAM)が注目され、開発が進められている。
MRAMは、ほぼ直交する2種類のアドレス配線(ワード線、ビット線)にそれぞれ電流を流して、各アドレス配線から発生する電流磁場によって、アドレス配線の交点にある磁気記憶素子の磁性層の磁化を反転して情報の記録を行うものである。
一般的なMRAMの模式図(斜視図)を図8に示す。
シリコン基板等の半導体基体110の素子分離層102により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域108、ソース領域107、並びにゲート電極101が、それぞれ形成されている。
また、ゲート電極101の上方には、図中前後方向に延びるワード線105が設けられている。
ドレイン領域108は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域108には、配線109が接続されている。
そして、ワード線105と、上方に配置された、図中左右方向に延びるビット線106との間に、磁化の向きが反転する記憶層を有する磁気記憶素子103が配置されている。この磁気記憶素子103は、例えば磁気トンネル接合素子(MTJ素子)により構成される。
さらに、磁気記憶素子103は、水平方向のバイパス線111及び上下方向のコンタクト層104を介して、ソース領域107に電気的に接続されている。
ワード線105及びビット線106にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子103に印加して、これにより磁気記憶素子103の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
そして、MRAM等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層(記憶層)が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、MRAMを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成のメモリが注目されている(例えば、特許文献1、2、4、非特許文献1、2参照)。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
例えば、巨大磁気抵抗効果素子(GMR素子)や磁気トンネル接合素子(MTJ素子)に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
そして、スピン注入による磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。
上述したスピン注入による磁化反転を利用する構成のメモリ装置の模式図を、図9及び図10に示す。図9は斜視図、図10は断面図である。
シリコン基板等の半導体基体60の素子分離層52により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域58、ソース領域57、並びにゲート電極51が、それぞれ形成されている。このうち、ゲート電極51は、図7中前後方向に延びるワード線を兼ねている。
ドレイン領域58は、図9中左右の選択用トランジスタに共通して形成されており、このドレイン領域58には、配線59が接続されている。
そして、ソース領域57と、上方に配置された、図9中左右方向に延びるビット線56との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子53が配置されている。
この記憶素子53は、例えば磁気トンネル接合素子(MTJ素子)により構成される。記憶素子53は2つの磁性層61、62を有する。この2層の磁性層61、62のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子53は、ビット線56と、ソース領域57とに、それぞれ上下のコンタクト層54を介して接続されている。これにより、記憶素子53に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
このようなスピン注入による磁化反転を利用する構成のメモリ装置の場合、図8に示した一般的なMRAMと比較して、デバイス構造を単純化することができ、そのために高密度化が可能になるという特徴も有している。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なMRAMと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
ところで、MRAMの場合は、記憶素子とは別に書き込み配線(ワード線やビット線)を設けて、書き込み配線に電流を流して発生する電流磁界により、情報の書き込み(記録)を行っている。そのため、書き込み配線に、書き込みに必要となる電流量を充分に流すことができる。
一方、スピン注入による磁化反転を利用する構成のメモリ装置においては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み(記録)を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流(選択トランジスタの飽和電流)の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには記憶層の両側に接している中間層をトンネル絶縁層(トンネルバリア層)とした記憶素子の構成にすることが効果的である。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点からも、スピン注入時の電流を抑制する必要がある。
この電流値を下げるためには、この電流値が記憶層の膜厚に比例し、記憶層の飽和磁化の2乗に比例するので、これら(膜厚や飽和磁化)を調節すれば良いことがわかる(例えば、非特許文献3参照)。
そして、例えば特許文献3には、記録材料の磁化量(Ms)を低減すれば、電流値を低減できることが示されている。
しかしながら、一方で、電流によって書き込まれた情報を記憶しなければ不揮発性メモリとはなり得ない。つまり、記憶層の熱揺らぎに対する安定性(熱安定性)の確保が必要である。
スピン注入による磁化反転を利用する記憶素子の場合、従来のMRAMと比較して、記憶層の体積が小さくなるので、単純に考えると熱安定性は低下する方向にある。
記憶層の熱安定性が確保されていないと、反転した磁化の向きが、熱により再反転してしまい、書き込みエラーとなってしまう。
そして、スピン注入による磁化反転を利用する記憶素子の大容量化を進めた場合、記録素子の体積は一層小さくなるので、熱安定性の確保は重要な課題となる。
そのため、スピン注入による磁化反転を利用する記憶素子において、熱安定性は非常に重要な特性である。
従って、スピン注入により記憶層の磁化の向きを反転させる構成の記憶素子がメモリとして存在し得るためには、スピン注入による磁化反転に必要な電流をトランジスタの飽和電流以下に減らし、また、書き込まれた情報をしっかり保持する熱安定性を確保する必要がある。
以上のように、スピン注入による磁化反転に必要な電流を低減するには、記憶層の飽和磁化量Msを低減することや、記憶層を薄くすることが考えられる。例えば、上述の特許文献3のように、記憶層の材料に、飽和磁化量Msの低い材料を使用することが有効である。しかしながら、このように、単純に飽和磁化量Msの低い材料を用いた場合、情報をしっかりと保持する熱安定性を確保することができない。
そこで本発明においては、書き込み電流を増大させることなく、熱安定性を改善することができる記憶素子、並びにこの記憶素子を有するメモリ装置を提供することを目的とする。
本発明の記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による絶縁層とを有し、上記記憶層、上記絶縁層、上記磁化固定層を有する層構造の積層方向にスピン偏極した電子を注入することにより、上記記憶層の磁化の向きが変化して、上記記憶層に対して情報の記録が行われる。そして上記記憶層が受ける、実効的な反磁界の大きさが、上記記憶層の飽和磁化量よりも小さいものとされている。その上で、上記絶縁層は酸化膜(例えばMgO膜)で構成され、上記記憶層はCo−Fe−Bで構成されるものであって、かつ上記絶縁層との界面付近でB濃度が低く、上記絶縁層から遠ざかるに従ってB濃度が増大しているものである。
例えば上記記憶層は、複数のCo−Fe−B層の積層構造とされ、各Co−Fe−B層は、上記絶縁層と接する層がB(ホウ素)濃度の最も低い層とされ、上記絶縁層から遠ざかるに従って順次B濃度が高くされた層とされている。
或いは、上記記憶層は、少なくとも製造の最終工程を終えた後の状態として、上記絶縁層との界面付近でB濃度が低く、遠ざかるに従ってB濃度が連続的に増大している状態となったものである。
本発明のメモリ装置は、情報を磁性体の磁化状態により保持する記憶素子と、互いに交差する2種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、2種類の配線の間に記憶素子が配置され、これら2種類の配線を通じて、記憶素子に積層方向の電流が流れ、スピン偏極した電子が注入されるものである。
上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して中間層を介して磁化固定層が設けられ、中間層が絶縁体から成り、積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるので、積層方向に電流を流してスピン偏極した電子を注入することによって情報の記録を行うことができる。
そして、記憶層が受ける、実効的な反磁界の大きさが、記憶層の飽和磁化量よりも小さいことにより、記憶層が受ける反磁界が低くなっており、記憶層の磁化の向きを反転させるために必要となる、書き込み電流量を低減することができる。
一方、記憶層の飽和磁化量を低減しなくても書き込み電流量を低減することができるため、記憶層の飽和磁化量を充分な量として、記憶層の熱安定性を充分に確保することが可能になる。
特に、記憶層では、絶縁層側で最もB濃度が低く、絶縁層から遠ざかるに従ってB濃度が大きくなるように、B濃度が変調されている状態としている。つまりBが絶縁層の反対側に向かって拡散しているものである。この場合、記憶層のCoもしくはFeが酸化膜の絶縁層中の酸素と結合する機会が増大し、界面磁気異方性がより強くなる。一方で記憶層において絶縁層から離れた側ではB濃度が高くなっていることにより、飽和磁化が低下していることから、反磁界成分が減少している。
このことから、記憶層の垂直磁気異方性が強化される。
また上述の本発明のメモリ装置の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する2種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、2種類の配線の間に記憶素子が配置され、これら2種類の配線を通じて記憶素子に積層方向の電流が流れ、スピン偏極した電子が注入されるものであることにより、2種類の配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、記憶層の飽和磁化量を低減しなくても、記憶素子の書き込み電流量を低減することが可能になるため、記憶素子に記録された情報を安定して保持すると共に、メモリ装置の消費電力を低減することが可能になる。
本発明によれば、記憶素子の書き込み電流量を低減し、また情報保持能力である熱安定性を充分に確保して、特性バランスに優れた記憶素子を構成することができる。特に酸化膜による絶縁層との界面においてB濃度を低くさせることにより、垂直磁気異方性が強化される。また、絶縁層との界面から離れたところでB濃度が高いことにより、飽和磁化が低下し、これにより垂直磁気異方性はさらに強化される。
従って、安定して動作する、信頼性の高いメモリ装置を実現することができる。
また、書き込み電流を低減して、記憶素子に書き込みを行う際の消費電力を低減することが可能になる。
従って、メモリ装置全体の消費電力を低減することが可能になる。
本発明の実施の形態のメモリ装置の概略構成の説明図である。 実施の形態の記憶素子の断面図である。 0.09×0.18μmサイズの記憶層のCoの量と、反転電流密度との関係を示した図である。 0.09×0.18μmサイズの記憶層のCoの量と、熱安定性の指標との関係を示した図である。 50nmφサイズの記憶層のCoの量と、熱安定性の指標との関係を示した図である。 実施の形態のB濃度を変調した記憶層構造の試料の説明図である。 実施の形態の記憶層のB濃度の連続的な変調例の説明図である。 従来のMRAMの構成を模式的に示した斜視図である。 スピン注入による磁化反転を利用したメモリ装置の概略構成の説明図である。 図7のメモリ装置の断面図である。
以下、本発明の実施の形態を次の順序で説明する。
<1.実施の形態の記憶素子の概要>
<2.実施の形態の構成>
<3.実験>
<1.実施の形態の記憶素子の概要>

まず、発明の実施の形態となる記憶素子の概要について説明する。
本発明の実施の形態は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。
記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態(磁化の向き)により保持するものである。
詳しくは後述するが、記憶素子は、例えば図2に一例を示す層構造とされ、少なくとも2つの磁性層としての記憶層17、磁化固定層15を備え、またその2つの磁性層の間の中間層としての絶縁層16(トンネル絶縁層)を備える。
記憶層17は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される。
磁化固定層15は、記憶層17に記憶された情報の基準となる膜面に垂直な磁化を有する。
絶縁層16は、非磁性体であって、記憶層17と磁化固定層15の間に設けられる。本実施の形態の場合、絶縁層16は酸化膜、例えばMgO(酸化マグネシウム)膜として形成される。
そして記憶層17、絶縁層16、磁化固定層15を有する層構造の積層方向にスピン偏極した電子を注入することにより、記憶層17の磁化の向きが変化して、記憶層17に対して情報の記録が行われる。
スピン注入により磁性層(記憶層17)の磁化の向きを反転させる基本的な動作は、巨大磁気抵抗効果素子(GMR素子)もしくはトンネル磁気抵抗効果素子(MTJ素子)から成る記憶素子に対して、その膜面に垂直な方向に、ある閾値以上の電流を流すものである。このとき、電流の極性(向き)は、反転させる磁化の向きに依存する。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
スピン注入によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Icは、下記式(1)により表される。
Figure 2012059808

ここで、A:定数、α:スピン制動定数、η:スピン注入効率、Ms:飽和磁化量、V:記憶層の体積、Hd:実効的な反磁界である。
式(1)で表されるように、電流の閾値は、磁性層の体積V、磁性層の飽和磁化Ms、スピン注入効率η、スピン制動定数αを制御することにより、任意に設定することが可能である。
本実施の形態では、磁化状態により情報を保持することができる磁性層(記憶層17)と、磁化の向きが固定された磁化固定層15とを有する記憶素子を構成する。
メモリとして存在し得るためには、書き込まれた情報を保持することができなければならない。情報を保持する能力の指標として、熱安定性の指標Δ(=KV/kBT)の値で判断される。このΔは、下記式(2)により表される。
Figure 2012059808

ここで、Hk:実効的な異方性磁界、kB:ボルツマン定数、T:温度、Ms:飽和磁化量、V:記憶層の体積である。
実効的な異方性磁界Hkには、形状磁気異方性、誘導磁気異方性、結晶磁気異方性等の影響が取り込まれており、単磁区のコヒーレントローテンションモデルを仮定した場合、保磁力と同等である。
熱安定性の指標Δと電流の閾値Icとは、トレードオフの関係になることが多い。そのため、メモリ特性を維持するには、これらの両立が課題となることが多い。
記憶層17の磁化状態を変化させる電流の閾値は、実際には、例えば記憶層17の厚さが2nmであり、平面パターンが100nm×150nmの略楕円形のTMR素子において、+側の閾値+Ic=+0.5mAであり、−側の閾値−Ic=−0.3mAであり、その際の電流密度は約3.5×106A/cm2である。これらは、上記の式(1)にほぼ一致する。
これに対して、電流磁場により磁化反転を行う通常のMRAMでは、書き込み電流が数mA以上必要となる。
従って、スピン注入によって磁化反転を行う場合には、上述のように書き込み電流の閾値が充分に小さくなるため、集積回路の消費電力を低減させるために有効であることが分かる。
また、通常のMRAMで必要とされる、電流磁界発生用の配線(図8の配線105)が不要となるため、集積度においても通常のMRAMに比較して有利である。
そして、スピン注入により磁化反転を行う場合には、記憶素子に直接電流を流して情報の書き込み(記録)を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。
この場合、記憶素子に流れる電流は、選択トランジスタで流すことが可能な電流(選択トランジスタの飽和電流)の大きさによって制限される。
選択トランジスタの飽和電流よりも、スピン注入による磁化反転の電流の閾値Icを小さくするためには、式(1)より、記憶層17の飽和磁化量Msを減らせば良いことがわかる。
しかし、単純に飽和磁化量Msを減らした場合(例えば、特許文献3)には、記憶層17の熱安定性が著しく損なわれ、メモリとしての機能を果せなくなる。
メモリを構成するためには、熱安定性の指標Δがある程度以上の大きさである必要がある。
そこで、本願の発明者等が種々の検討を行った結果、記憶層17を構成する強磁性層として、例えばCo−Fe−Bの組成を選定することにより、記憶層17が受ける実効的な反磁界(Meffective)の大きさが、記憶層17の飽和磁化量Msよりも小さくなることを見出した。
上述の強磁性材料を用いることにより、記憶層17が受ける実効的な反磁界の大きさが、記憶層17の飽和磁化量Msよりも小さい構成となる。
これにより、記憶層17が受ける反磁界を小さくすることができるので、式(2)により表される熱安定性Δを損ねることなく、式(1)中により表される電流の閾値Icを低減する効果が得られる。
さらに、発明者らは、上記の選定されたCo−Fe−B組成の内、限られた組成範囲において、Co−Fe−Bが膜面垂直方向に磁化し、それにより、Gbitクラスの容量を実現可能な極微小記録素子においても十分な熱安定性が確保可能であることを見出した。
従って、Gbitクラスのスピン注入型メモリにおいて熱安定性を保った状態で、低電流で情報の書き込みができる、という安定したメモリの形成を可能にする。
本実施の形態では、記憶層17が受ける実効的な反磁界の大きさが、記憶層17の飽和磁化量Msよりも小さい構成、即ち、記憶層17の飽和磁化量Msに対する実効的な反磁界の大きさの比の値を1より小さくする。
さらに、選択トランジスタの飽和電流値を考慮して、記憶層17と磁化固定層15との間の非磁性の中間層として、絶縁体から成るトンネル絶縁層(絶縁層16)を用いて磁気トンネル接合(MTJ)素子を構成する。
トンネル絶縁層を用いて磁気トンネル接合(MTJ)素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果(GMR)素子を構成した場合と比較して、磁気抵抗変化率(MR比)を大きくすることができ、読み出し信号強度を大きくすることができるためである。
そして、特に、このトンネル絶縁層16の材料として、酸化マグネシウム(MgO)を用いることにより、これまで一般的に用いられてきた酸化アルミニウムを用いた場合よりも、磁気抵抗変化率(MR比)を大きくすることができる。
また、一般に、スピン注入効率はMR比に依存し、MR比が大きいほど、スピン注入効率が向上し、磁化反転電流密度を低減することができる。
従って、中間層であるトンネル絶縁層16の材料として酸化マグネシウムを用い、同時に上記の記憶層17を用いることにより、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み(記録)を行うことができる。また、読み出し信号強度を大きくすることができる。
これにより、MR比(TMR比)を確保して、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み(記録)を行うことができる。また、読み出し信号強度を大きくすることができる。
このようにトンネル絶縁層16を酸化マグネシウム(MgO)膜により形成する場合には、MgO膜が結晶化していて、001方向に結晶配向性を維持していることがより望ましい。
なお、本実施の形態において、記憶層17と磁化固定層15との間の絶縁層16は、酸化マグネシウムとするが、絶縁層16は、例えば酸化アルミニウム、SiO2、Bi23、SrTiO2、AlLaO3、Al−N−O等の各種の絶縁体、誘電体、半導体を用いて構成することもできる。
トンネル絶縁層16の面積抵抗値は、スピン注入により記憶層17の磁化の向きを反転させるために必要な電流密度を得る観点から、数十Ωμm2程度以下に制御する必要がある。
そして、MgO膜から成るトンネル絶縁層16では、面積抵抗値を上述の範囲とするために、MgO膜の膜厚を1.5nm以下に設定する必要がある。
また、記憶層17の磁化の向きを、小さい電流で容易に反転できるように、記憶素子を小さくすることが望ましい。
従って、好ましくは、記憶素子の面積を0.01μm2以下とする。
さらに本実施の形態では、記憶層17を構成するCo−Fe−B磁性層の組成が、膜面垂直方向に変調されているようにする。こと。特に絶縁層16(MgO酸化膜)との界面においてB濃度が低く、界面から離れるに従って順次段階的に、あるいは連続的にB濃度が増大するようにする。
酸化膜である絶縁層16との界面においてB濃度を低くさせることにより、垂直磁気異方性が強化される。これは界面垂直磁気異方性の起源と考えられるCo−OもしくはFe−O結合が、Bに妨害されることなく生じやすくなるためである。また、界面から離れたところでB濃度が高いことにより、飽和磁化が低下し、これにより垂直磁気異方性はさらに強化される。
磁化固定層15及び記憶層17は、一方向の異方性を有していることが望ましい。
また、磁化固定層15及び記憶層17のそれぞれの膜厚は、0.5nm〜30nmであることが好ましい。
記憶素子のその他の構成は、スピン注入により情報を記録する記憶素子の従来公知の構成と同様とすることができる。
磁化固定層15は、強磁性層のみにより、或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とすることが出来る。
また、磁化固定層15は、単層の強磁性層から成る構成、或いは複数層の強磁性層を非磁性層を介して積層した積層フェリピン構造とすることが出来る。
積層フェリピン構造の磁化固定層15を構成する強磁性層の材料としては、Co,CoFe,CoFeB等を用いることができる。また、非磁性層の材料としては、Ru,Re,Ir,Os等を用いることができる。
反強磁性層の材料としては、FeMn合金、PtMn合金、PtCrMn合金、NiMn合金、IrMn合金、NiO、Fe23等の磁性体を挙げることができる。
また、これらの磁性体に、Ag,Cu,Au,Al,Si,Bi,Ta,B,C,O,N,Pd,Pt,Zr,Hf,Ir,W,Mo,Nb等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整したりすることができる。
また、記憶素子の膜構成は、記憶層17が磁化固定層15の下側に配置される構成でも、下側に配置される構成でも全く問題はない。さらには、磁化固定層15が記憶層17の上下に存在する、いわゆるデュアル構造でも全く問題ない。
なお、記憶素子の記憶層17に記録された情報を読み出す方法としては、記憶素子の記憶層17に薄い絶縁膜を介して、情報の基準となる磁性層を設けて、絶縁層16を介して流れる強磁性トンネル電流によって読み出してもよいし、磁気抵抗効果により読み出してもよい。
<2.実施の形態の構成>

続いて、本発明の実施の形態の具体的構成について説明する。
本発明の一実施の形態としてのメモリ装置の概略構成図(斜視図)を図1に示す。
このメモリ装置は、互いに直交する2種類のアドレス配線(例えばワード線とビット線)の交点付近に、磁化状態で情報を保持することができる記憶素子3が配置されて成る。
即ち、シリコン基板等の半導体基体10の素子分離層2により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域8、ソース領域7、並びにゲート電極1が、それぞれ形成されている。このうち、ゲート電極1は、図中前後方向に延びる一方のアドレス配線(例えばワード線)を兼ねている。
ドレイン領域8は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域8には、配線9が接続されている。
そして、ソース領域7と、上方に配置された、図中左右方向に延びる他方のアドレス配線(例えばビット線)6との間に、記憶素子3が配置されている。この記憶素子3は、スピン注入により磁化の向きが反転する強磁性層から成る記憶層を有する。
また、この記憶素子3は、2種類のアドレス配線1,6の交点付近に配置されている。
この記憶素子3は、ビット線6と、ソース領域7とに、それぞれ上下のコンタクト層4を介して接続されている。
これにより、2種類のアドレス配線1,6を通じて、記憶素子3に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
また、本実施の形態のメモリ装置の記憶素子3の断面図を図2に示す。
図2に示すように、この記憶素子3は、下層側から順に、下地層14、磁化固定層15、絶縁層16、記憶層17、キャップ層18が積層されている。
この場合、スピン注入により磁化M17の向きが反転する記憶層17に対して、下層に磁化固定層15を設けている。
スピン注入型メモリにおいては、記憶層17の磁化M17と磁化固定層15の磁化M15の相対的な角度によって情報の「0」「1」を規定している。
記憶層17と磁化固定層15との間には、トンネルバリア層(トンネル絶縁層)となる絶縁層16が設けられ、記憶層17と磁化固定層15とにより、MTJ素子が構成されている。
また、磁化固定層15の下には下地層14が形成され、記憶層17の上にはキャップ層18が形成されている。
記憶層17は、磁化M17の方向が層面垂直方向に自由に変化する磁気モーメントを有する強磁性体から構成されている。磁化固定層15は、磁化M15が膜面垂直方向に固定された磁気モーメントを有する強磁性体から構成されている。
情報の記憶は一軸異方性を有する記憶層15の磁化の向きにより行う。書込みは、膜面垂直方向に電流を印加し、スピントルク磁化反転を起こすことにより行う。このように、スピン注入により磁化の向きが反転する記憶層15に対して、下層に磁化固定層15が設けられ、記憶層17の記憶情報(磁化方向)の基準とされる。
本実施の形態では、記憶層17、磁化固定層15としてはCo−Fe−Bを用いる。
磁化固定層15は情報の基準であるので、記録や読み出しによって磁化の方向が変化してはいけないが、必ずしも特定の方向に固定されている必要はなく、記憶層17よりも保磁力を大きくするか、膜厚を厚くするか、あるいは磁気ダンピング定数を大きくして記憶層17よりも動きにくくすればよい。
磁化を固定する場合にはPtMn、IrMnなどの反強磁性体を磁化固定層15に接触させるか、あるいはそれらの反強磁性体に接触した磁性体をRu等の非磁性体を介して磁気的に結合させ、磁化固定層15を間接的に固定しても良い。
本実施の形態においては、特に、記憶層17が受ける実効的な反磁界の大きさが記憶層17の飽和磁化量Msよりも小さくなるように、記憶素子3の記憶層17の組成が調整されていることを特徴とする。
即ち、前述したように、記憶層17の強磁性材料Co−Fe−B組成を選定し、記憶層17が受ける実効的な反磁界の大きさを低くして、記憶層17の飽和磁化量Msよりも小さくなるようにする。
さらに、本実施の形態において、中間層である絶縁層16を、酸化マグネシウム層としている。この場合、磁気抵抗変化率(MR比)を高くすることができる。
このようにMR比を高くすることによって、スピン注入の効率を向上して、記憶層17の磁化M17の向きを反転させるために必要な電流密度を低減することができる。
また上述したように、記憶層16を構成するCo−Fe−B磁性層の組成が、膜面垂直方向に変調され、絶縁層16(MgO酸化膜)との界面においてB濃度が低く、界面から離れるに従って(つまりキャップ層18側に向かって)段階的あるいは連続的にB濃度が増大するように設計している。
本実施の形態の記憶素子3は、下地層14からキャップ層18までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子3のパターンを形成することにより、製造することができる。
上述の本実施の形態によれば、記憶素子3の記憶層17が、記憶層17が受ける実効的な反磁界の大きさが記憶層17の飽和磁化量Msよりも小さくなるように構成されているので、記憶層17が受ける反磁界が低くなっており、記憶層17の磁化M17の向きを反転させるために必要となる、書き込み電流量を低減することができる。
一方、記憶層17の飽和磁化量Msを低減しなくても書き込み電流量を低減することができるため、記憶層17の飽和磁化量Msを充分な量として、記憶層17の熱安定性を充分に確保することが可能になる。
このように、情報保持能力である熱安定性を充分に確保することができるため、特性バランスに優れた記憶素子3を構成することができる。
これにより、動作エラーをなくして、記憶素子3の動作マージンを充分に得ることができ、記憶素子3を安定して動作させることができる。
従って、安定して動作する、信頼性の高いメモリ装置を実現することができる。
また、書き込み電流を低減して、記憶素子3に書き込みを行う際の消費電力を低減することが可能になる。
従って、本実施の形態の記憶素子3によりメモリセルを構成した、メモリ装置全体の消費電力を低減することが可能になる。
従って、情報保持特性が優れた、安定して動作する信頼性の高いメモリ装置を実現することができ、記憶素子3を備えたメモリ装置において、消費電力を低減することができる。
また、図2に示した記憶素子3を備え、図1に示した構成のメモリ装置は、メモリ装置を製造する際に、一般の半導体MOS形成プロセスを適用できるという利点を有している。
従って、本実施の形態のメモリ装置を、汎用メモリとして適用することが可能になる。
<3.実験>

ここで、本実施の形態の記憶素子の構成において、具体的に記憶層17を構成する強磁性層の材料を選定することにより、記憶層17が受ける実効的な反磁界の大きさを調整して、記憶素子の試料を作製し、その特性を調べた。
実際のメモリ装置には、図1に示したように、記憶素子3以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層17の磁化反転特性を調べる目的で、記憶素子のみを形成したウェハにより検討を行った。
[実験1]
厚さ0.725mmのシリコン基板上に、厚さ300nmの熱酸化膜を形成し、その上に図2に示した構成の記憶素子3を形成した。
具体的には、図2に示した構成の記憶素子3において、各層の材料及び膜厚を次のように選定した。
・下地層14:膜厚10nmのTa膜と膜厚25nmのRu膜の積層膜
・磁化固定層15:膜厚2.5nmのCoFeB膜
・トンネル絶縁層16:膜厚0.9nmの酸化マグネシウム膜
・記憶層17:磁化固定層と同じ組成のCoFeB膜
・キャップ層18:膜厚3nmのTa膜、膜厚3nmのRu膜、膜厚3nmのTa膜の積層膜
このように各層を選定し、また下地層14とシリコン基板との間に図示しない膜厚100nmのCu膜(後述するワード線となるもの)を設けた。
上記膜構成で、記憶層17の強磁性層は、材質をCo−Fe−Bの3元系合金とし、強磁性層の膜厚を2.0nmに固定した。
酸化マグネシウム膜から成る絶縁層16以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム(MgO)膜から成る絶縁層16は、RFマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子3の各層を成膜した後に、磁場中熱処理炉で熱処理を行った。
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してArプラズマにより選択エッチングを行うことにより、ワード線(下部電極)を形成した。
この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。
その後、電子ビーム描画装置により記憶素子3のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子3を形成した。記憶素子3部分以外は、ワード線のCu層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子3のパターンを、短軸0.09μm×長軸0.18μmの楕円形状として、記憶素子3の面積抵抗値(Ωμm2)が20Ωμm2となるようにした。
次に、記憶素子3部分以外を、厚さ100nm程度のAl23のスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子3の試料を作製した。
そして、上述の製造方法により、それぞれ記憶層17の強磁性層のCo−Fe−B合金の組成を変えた、記憶素子3の各試料を作製した。
Co−Fe−B合金の組成は、CoFeとBとの組成比(原子%)を80:20に固定して、CoFe中のCoの組成比x(原子%)を、90%、80%、70%、60%、50%、40%、30%、20%、10%、0%と変化させた。
以上、作製した記憶素子3の各試料に対して、それぞれ以下のようにして、特性の評価を行った。
測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子3に対して、外部から磁界を与えることができるように構成した。
また、記憶素子3に印加される電圧が、絶縁層16が破壊しない範囲内の1Vまでとなるように設定した。
(飽和磁化量の測定)
飽和磁化量Msを、試料振動型磁力計(Vibrating Sample Magnetometer)を使用した、VSM測定によって、測定した。
(実効的な反磁界の測定)
実効的な反磁界の測定用の試料として、上述した記憶素子3の試料とは別に、記憶素子3を構成する各層を形成し、これを20mm×20mm角の平面パターンに形成した試料を作製した。
そして、FMR(Ferromagnetic Resonance)測定によって、実効的な反磁界の大きさMeffectiveを求めた。
このFMR測定によって求められる、任意の外部磁場Hexに対する共鳴周波数fFMRは、下記の式(3)で与えられる。
Figure 2012059808
ここで、式(3)中のMeffectiveは、4πMeffective=4πMs−H⊥(H⊥:膜面に垂直な方向の異方性磁界)で表すことができる。
(反転電流値及び熱安定性の測定)
本実施の形態による記憶素子3の書き込み特性を評価する目的で、反転電流値の測定を行った。
記憶素子3に10μsから100msのパルス幅の電流を流して、その後の記憶素子3の抵抗値を測定した。
さらに、記憶素子3に流す電流量を変化させて、この記憶素子3の記憶層17の磁化M17の向きが反転する電流値を求めた。この電流値のパルス幅依存性をパルス幅1nsに外挿した値を、反転電流値とした。
また、反転電流値のパルス幅依存性の傾きは、記憶素子3の前述した熱安定性の指標(Δ)に対応する。反転電流値がパルス幅によって変化しない(傾きが小さい)ほど、熱の擾乱に強いことを意味する。
そして、記憶素子3間のばらつきを考慮するために、同一構成の記憶素子3を20個程度作製して、上述の測定を行い、反転電流値及び熱安定性の指標Δの平均値を求めた。
さらに、測定により得られた反転電流値の平均値と、記憶素子3の平面パターンの面積とから、反転電流密度Jc0を算出した。
記憶素子3の各試料について、記憶層17のCo−Fe−B合金の組成と、飽和磁化量Ms及び実効的な反磁界の大きさMeffectiveの測定結果、さらに飽和磁化量と実効的な反磁界の大きさとの比Meffective/Msを表1に示す。ここで、表1に記載の記憶層17のCo−Fe−B合金のCo量は原子%で示している。
Figure 2012059808
表1から、(CoxFe100-x8020のCo量xが70%以下の場合においては、実効的な反磁界の大きさ(Meffective)は飽和磁化量Msよりも小さく、つまり、Co量xが70%以下のときの比Meffective/はMs、1.0より小さな値になっている。
さらに、Co量xが小さくなるほど、MeffectiveとMsの差が大きくなっていることが確認できる。
反転電流値の測定結果を図3に示し、熱安定性の指標の測定結果を図4に示す。
図3は、記憶層17のCo−Fe−B合金のCo量x(CoFe中の含有量;原子%)と、反転電流値から求めた反転電流密度Jc0との関係を示している。
図4は、記憶層17のCo−Fe−B合金のCo量(CoFe中の含有量;原子%)と、熱安定性の指標Δ(KV/kBT)との関係を示している。
図3より、Co量xが小さくになるにつれて、反転電流密度Jc0が小さくなっていくことがわかる。
これは、Co量xが小さくなった場合、飽和磁化量Msは増加するが実効的な反磁界Meffectiveが小さくなるために、両者の積(Ms×Meffective)としては小さくなることに起因する。
図4より、Co量xが小さくなるにつれて、熱安定性の指標Δ(=KV/kBT)が大きくなっていき、Co量xがある程度以上小さくなると熱安定性の指標Δが大きい値で安定することが分かる。
これは、図4に示した飽和磁化量Msの測定結果と、式(2)より熱安定性の指標Δが飽和磁化量Msに比例することとから予想される変化とよく一致している。
表1、図3、図4の結果より、実効的な反磁界Meffectiveが飽和磁化量Msよりも小さくなる、Co量xが70%以下の組成において、Msを下げるといった熱安定性を犠牲にする手法を用いずに、高い熱安定性を有したまま、反転電流値Jc0を低減できることが明らかになった。
[実験2]
上記の[実験1]により、(CoxFe100-x8020の場合、Co量xが70%より大きい組成で高い熱安定性を有したまま、反転電流値Jc0を低減できることがわかった。
そこで、[実験2]において(Co70Fe3080z、および(Co80Fe2080z組成の記憶層17を用いて、B量zがCoとFeの比とMeffective/Msにどのような影響を与えるかを調べた。試料の詳細は[実験1]と同様である。
表2に(Co70Fe30100-zzで、B量z(原子%)を5〜40%としたCoFeB合金の組成と、飽和磁化量Ms及び実効的な反磁界の大きさMeffectiveの測定結果、さらに飽和磁化量と実効的な反磁界の大きさとの比Meffective/Msを示す。
また表3には、(Co80Fe20100-zzの場合で、同様に、B量z(原子%)を5〜40%としたCoFeB合金の組成と、飽和磁化量Ms、実効的な反磁界の大きさMeffective、比Meffective/Msを示している。
Figure 2012059808
Figure 2012059808
表2の結果より、(Co70Fe30100-zzのようにCoとFeの比を70/30で固定した場合、B量z=40原子%以外の組成では飽和磁化量Msが実効的な反磁界Meffectiveより小さくなっていることが確認できる。
表3の結果より、(Co80Fe20100-zzのようにCoとFeの比を80/20で固定した場合、いずれの組成においても飽和磁化量Msが実効的な反磁界Meffectiveより大きくなっていることが確認できる。
上述の表1〜3の結果より、B量zが30原子%以下の範囲であれば、飽和磁化量Msと実効的な反磁界Meffectiveの大小関係はCoとFeの比で決定されることが明らかになった。
従って、記憶層17の飽和磁化量Msが実効的な反磁界Meffectiveより小さくなるCo−Fe−B合金の組成は、
0≦Cox≦70、
30≦Fey≦100、
0<Bz≦30において、
(Cox−Fey)100-z−Bzである。
[実験3]
Gbitクラスのスピン注入型メモリでは、記録素子のサイズが100nmφ以下になることが想定される。そこで、[実験3]において、50nmφのサイズの記録素子を用いて、熱安定性を評価した。
Co−Fe−B合金の組成は、CoFeとBとの組成比(原子%)を80:20に固定して、CoFe中のCoの組成比x(原子%)を、90%、80%、70%、60%、50%、40%、30%、20%、10%、0%と変化させた。
素子サイズ以外の試料の詳細は[実験1]と同様である。
記録素子3のサイズが50nmφの場合のCo−Fe−B合金のCo量(CoFe中の含有量;原子%)と熱安定性の指標Δ(KV/kBT)の関係を図5に示す。
図5より、素子サイズが50nmφになったことにより、熱安定性指数ΔのCo−Fe−B合金組成依存性が、図4に示した短軸0.09μm×長軸0.18μmの楕円形状記録素子で得られたΔのCo−Fe−B合金組成依存性から大きく変化したことが分かる。
図5によると、Feが60原子%以上存在するCo−Fe−B合金組成の場合にのみ、高い熱安定性が保持されている。
種々の検討を行った結果、Feが60原子%以上存在するCo−Fe−B合金が極微小な記録素子において高い熱安定性Δを示す理由は、Co−Fe−B合金の磁化が膜面面直方向を向いていることに起因していることが明らかになった。
Co−Fe−B合金の磁化が膜面面直方向になっている理由は、飽和磁化量Msが実効的な反磁界Meffectiveより著しく小さい組成であることに起因していると思われる。
また、垂直磁化膜になると極微小素子においても熱安定性が保たれる理由は、式(2)中のHk[実効的な異方性磁界]に関係しており、垂直磁化膜のHkは一般的に面内磁化膜よりも遥かに大きな値になる。つまり、垂直磁化膜では、大きなHkの効果により、面内磁化膜では十分な熱安定性Δを確保できない極微小な素子においても高い熱安定性Δを保つことが出来る。
上記の実験結果から、(CoxFe100-x8020という組成のCo−Fe−B合金では、Fe100-xが60以上になる場合、Gbitクラスのスピン注入を利用したメモリ装置に好適となるといえる。
[実験4]
上記[実験3]において、(CoxFe100-x8020という組成のCo−Fe−B合金では、Fe量が60以上になる場合、Gbitクラスのスピン注入を利用したメモリ装置に好適となることを示した。[実験4]では、さらに、B量を5〜30原子%の範囲のCo−Fe−B合金で50nmφのサイズの記録素子を作製し、熱安定性を評価した。
素子サイズ以外の試料の詳細は[実験1]と同様である。
Co量x=50、40、30、20、10、0およびB量z=5、10、20、30という範囲における(CoxFe100-x100-zzという組成のCo−Fe−B合金と熱安定性の指標Δ(KV/kBT)の関係を表4に示す。
Figure 2012059808
表4より、Co量x=50かつB量z=5〜30の場合を除いたすべての組成において熱安定性Δが大きく保たれていることが分かる。
つまり、[実験4]の結果と同様に、Co量x=50と60がGbitクラスのスピン注入型メモリに対応した極微小素子で高い熱安定性を確保する際の境界線になることが明らかになった。
従って、上記の結果より、記憶層17のCo−Fe−B合金の組成が、
0≦Cox≦40、
60≦Fey≦100、
0<Bz≦30において、
(Cox−Fey)100-z−Bzである場合、Gbitクラスのスピン注入型メモリを作製するのに好適であることが判明した。
なおCo−Fe−B合金は、CoとFe比のFeが大きい組成において、MeffectiveとMsの乖離が大きくなり、垂直磁化し易くなるため、熱安定性が確保し易くなる。
そのため、磁気メモリの容量が増加し、記憶素子3のサイズが小さくなったときはFeを多く含むCo−Fe−B合金の方が熱安定性を確保し易くなる。
そこで、例えば、Feyが60、70nmφの記憶層17でGbitクラスのスピン注入型磁気メモリが実現できている状況を考えると、記憶素子3の直径が5nmφ小さくなる毎にCo−Fe−B合金のFe量yは5ずつ増えた状態になっていることが望ましい。
例えばFe量yは、上記の(Cox−Fey)100-z−Bzの場合において、CoFe中の含有量としての原子%が65%、70%、75%、80%・・・という組成とする(Co量xでいえば、35%、30%、25%、20%・・・とする)ことが、記憶素子サイズの縮小に応じてより好適な例となる。
[実験5]
次に、Co−Fe−B合金の記憶層17についてB濃度変調についての実験を行った。
図6(a)に試料の構成を示す。
この場合も上記実験1〜4と同様に、厚さ0.725mmのシリコン基板上に、厚さ300nmの熱酸化膜を形成し、その上に図2に示した構成の記憶素子3を形成した。
記憶素子3の層構造は、図6(a)に示すようにした。
・下地層14:膜厚10nmのTa膜と膜厚25nmのRu膜の積層膜
・磁化固定層15:膜厚2.5nmのCoFeB膜。
・トンネル絶縁層16:膜厚0.9nmの酸化マグネシウム膜
・記憶層17:総膜厚2.0nmのCoFeB多層膜
・キャップ層18:膜厚3nmのRu膜、膜厚3nmのTa膜の積層膜
また下地層14とシリコン基板との間に図示しない膜厚100nmのCu膜(後述するワード線となるもの)を設けて、各層を形成した。
磁化固定層15のCo−Fe−B合金の組成は、(Co30−Fe7080−B20
つまり、CoFe中ではCo30%、Fe70%とし、この組成のCoFeの80%に対し、Bを20%(いずれも原子%)とした。
記憶層17は、図6(b)に示すように、組成の異なる4層のCo−Fe−B膜を積層したものとした。
その組成は絶縁層16に接するものから順に、
(Co30%−Fe70%)95%−B5%、
(Co30%−Fe70%)85%−B15%、
(Co30%−Fe70%)80%−B20%、
(Co30%−Fe70%)60%−B40%、(いずれも原子%)
とした。
つまりCo−Feの組成比は一定のまま、絶縁層16から遠ざかるにつれて段階的にB濃度が高くなるように調整した。
膜厚はいずれも0.5nmであり、合計で2.0nmとなるように設定した。
以上の層構造の試料を試料3Aとする。
記憶素子3の試料3Aは実験1−4と同様に次のように作製した。
つまり絶縁層16以外の各層は、DCマグネトロンスパッタ法を用いて成膜し、絶縁層16は、RFマグネトロンスパッタ法を用いて成膜した。
また記憶素子3の各層を成膜した後に、磁場中熱処理炉で熱処理を行った。
また、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してArプラズマにより選択エッチングを行うことにより、ワード線(下部電極)を形成した。この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。
その後、電子ビーム描画装置により記憶素子3のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子3を形成した。記憶素子3部分以外は、ワード線のCu層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子3のパターンを、短軸0.09μm×長軸0.18μmの楕円形状として、記憶素子3の面積抵抗値(Ωμm2)が20Ωμm2となるようにした。
次に、記憶素子3部分以外を、厚さ100nm程度のAl23のスパッタリングによって絶縁した。その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
また、比較例として、図6(c)に示すように、記憶層17の材料を、組成(Co30%−Fe70%)80%−B20%(いずれも原子%)のCo−Fe−Bの一層のみで厚さを2.0nmとした試料3Bも作製した。
以上、作製した記憶素子3の各試料A、Bに対して、それぞれ次のように特性の評価を行った。
なお、この場合も、測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子3に対して、外部から磁界を与えることができるように構成した。また、記憶素子3に印加される電圧が、絶縁層16が破壊しない範囲内の1Vまでとなるように設定した。
(磁化曲線の測定)
試料3A,3Bの記憶素子3の磁化曲線を、試料振動型磁力計VSMを使用した、VSM測定によって、測定した。
このとき、測定には微細加工後の素子ではなく、ウェハ上に磁化曲線評価用に特別に設けた8mm×8mm程度のバルクフィルム部分を用いた。また測定磁界は、膜面垂直方向に印加した。
(反転電流値及び熱安定性の測定)
記憶素子の書き込み特性を評価する目的で、反転電流値の測定を行った。
試料3A,3Bに10μsから100msのパルス幅の電流を流して、その後の試料3A,3Bの抵抗値を測定した。さらに、試料3A,3Bに流す電流量を変化させて、この試料3A,3Bの記憶層17の磁化M17の向きが反転する電流値を求めた。この電流値のパルス幅依存性をパルス幅1nsに外挿した値を、反転電流値とした。
また、反転電流値のパルス幅依存性の傾きは、試料3A,3Bの前述した熱安定性の指標(Δ)に対応する。反転電流値がパルス幅によって変化しない(傾きが小さい)ほど、熱の擾乱に強いことを意味する。
そして、試料3A,3B間のばらつきを考慮するために、同一構成の試料3A,3Bを各々20個程度作製して、上述の測定を行い、反転電流値及び熱安定性の指標Δの平均値を求めた。
さらに、測定により得られた反転電流値の平均値と、試料3A,3Bの平面パターンの面積とから、反転電流密度Jc0を算出した。
VSMにより得られた試料3A,3Bの保磁力、およびスピン注入磁化反転測定の結果得られた両者のJc0およびΔの値を表5に示す。
Figure 2012059808
試料3Bに対し、記憶層17のB濃度が変調されている試料3Aでは、Jc0が低減し、Δが向上した。また保磁力をみると、試料Aでは、これが大きく増大していることが分かる。
なお試料3Bの保磁力が0となっているが、これは膜面内方向に容易軸を持っているためである。すなわちBの濃度を膜面方向に変調させた試料3Aは垂直磁化膜、Bの濃度が均一な試料3Bは面内磁化膜となっている。
試料3A、3Bの記憶層17を比較すると、平均組成は同じである。しかしながらBの濃度を変調させることにより垂直磁気異方性が得られた。この原因については次のように考えられる。
試料3Aにおける垂直磁気異方性はCo−Fe−BとMgO絶縁層16との界面で生じる界面磁気異方性であり、これはCoもしくはFeがMgO中の酸素と結合することにより、軌道の混成が生じるために起こる現象である。
試料3AにおいてはCo−Fe−BとMgOの界面におけるB濃度が少ないため、CoもしくはFeがMgO中の酸素と結合する機会が増大し、界面磁気異方性がより強くなったものと考えられる。
さらに、試料3Aにおいては、キャップ層18側のB濃度が高くなっていることにより、試料3Bよりも飽和磁化が低下していることから、反磁界成分が減少し、垂直磁気異方性が強化される。
これらの理由により、試料3Aにおいては膜面垂直方向の保磁力が大きく、これに伴ってΔが向上したものと考えられる。
また試料3AでJc0が低下したのは、垂直磁化膜の反転電流が面内磁化膜のそれよりも低くなるという現象を反映したものであると考えられる。
なお、本実験5においてはB濃度を4段階に変調させた試料Aを用いたが、これは何段階であってもよい。つまりB比率を変えたCo−Fe−B膜の層数は限定されない。
さらにB濃度を連続的に変化させてもよい。例えば図7に示すように、記憶層17において絶縁層16側からキャップ層18側に向かってB濃度が変化するようにする。このようなB濃度の連続的な変調は、例えばキャップ層の材質の選定や製造処理(熱処理等)の調整によって可能である。
少なくとも記憶素子3の製造の最終工程を終えた後の状態として、絶縁層16との界面付近でB濃度が低く、遠ざかるに方ではB濃度が高くなるようにされるものであればよい。
この[実験5]の結果として、記憶層17を構成するCo−Fe−B磁性層の組成を、酸化膜である絶縁層16との界面においてB濃度を低くし、キャップ層18側でB濃度を高くすることにより、垂直磁気異方性が強化されることがわかった。
これは界面垂直磁気異方性の起源と考えられるCo−OもしくはFe−O結合が、Bに妨害されることなく生じやすくなるためである。また、界面から離れたところでB濃度が高いことにより、飽和磁化が低下し、これにより垂直磁気異方性はさらに強化される。
これにより、書き込み電流の低減、及び熱安定性の向上にいっそう有利となる。
3 記憶素子、14 下地層、15 磁化固定層、16 絶縁層、17 記憶層、18 キャップ層

Claims (5)

  1. 膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
    上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
    上記記憶層と上記磁化固定層の間に設けられる非磁性体による絶縁層と、
    を有し、
    上記記憶層、上記絶縁層、上記磁化固定層を有する層構造の積層方向にスピン偏極した電子を注入することにより、上記記憶層の磁化の向きが変化して、上記記憶層に対して情報の記録が行われるとともに、
    上記記憶層が受ける、実効的な反磁界の大きさが、上記記憶層の飽和磁化量よりも小さいものとされ、
    上記絶縁層は酸化膜で構成され、
    上記記憶層はCo−Fe−Bで構成されるものであって、かつ上記絶縁層との界面付近でB濃度が低く、上記絶縁層から遠ざかるに従ってB濃度が増大している記憶素子。
  2. 上記絶縁層はMgOで構成される請求項1に記載の記憶素子。
  3. 上記記憶層は、複数のCo−Fe−B層の積層構造とされ、各Co−Fe−B層は、上記絶縁層と接する層がB濃度の最も低い層とされ、上記絶縁層から遠ざかるに従って順次B濃度が高くされた層とされている請求項2に記載の記憶素子。
  4. 上記記憶層は、少なくとも製造の最終工程を終えた後の状態として、上記絶縁層との界面付近でB濃度が低く、遠ざかるに従ってB濃度が連続的に増大している状態となったものである請求項2に記載の記憶素子。
  5. 情報を磁性体の磁化状態により保持する記憶素子と、
    互いに交差する2種類の配線とを備え、
    上記記憶素子は、
    膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による絶縁層とを有し、上記記憶層、上記絶縁層、上記磁化固定層を有する層構造の積層方向にスピン偏極した電子を注入することにより、上記記憶層の磁化の向きが変化して、上記記憶層に対して情報の記録が行われるとともに、上記記憶層が受ける、実効的な反磁界の大きさが、上記記憶層の飽和磁化量よりも小さいものとされ、上記絶縁層は酸化膜で構成され、上記記憶層はCo−Fe−Bで構成されるものであって、かつ上記絶縁層との界面付近でB濃度が低く、上記絶縁層から遠ざかるに従ってB濃度が増大している構成とされ、
    上記2種類の配線の間に上記記憶素子が配置され、
    上記2種類の配線を通じて、上記記憶素子に上記積層方向の電流が流れ、スピン偏極した電子が注入されるメモリ装置。
JP2010199716A 2010-09-07 2010-09-07 記憶素子、メモリ装置 Pending JP2012059808A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010199716A JP2012059808A (ja) 2010-09-07 2010-09-07 記憶素子、メモリ装置
US13/216,464 US8436438B2 (en) 2010-09-07 2011-08-24 Memory element and memory device
CN2011102575635A CN102403026A (zh) 2010-09-07 2011-08-31 存储元件和存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010199716A JP2012059808A (ja) 2010-09-07 2010-09-07 記憶素子、メモリ装置

Publications (1)

Publication Number Publication Date
JP2012059808A true JP2012059808A (ja) 2012-03-22

Family

ID=45770088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010199716A Pending JP2012059808A (ja) 2010-09-07 2010-09-07 記憶素子、メモリ装置

Country Status (3)

Country Link
US (1) US8436438B2 (ja)
JP (1) JP2012059808A (ja)
CN (1) CN102403026A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014513866A (ja) * 2011-02-11 2014-06-05 マグアイシー テクノロジーズ インコーポレイテッド 磁気素子およびその製造方法
WO2015040926A1 (ja) * 2013-09-19 2015-03-26 株式会社 東芝 磁気抵抗素子および磁気メモリ
KR20160004905A (ko) * 2014-07-03 2016-01-13 삼성전자주식회사 비대칭 자유 층들을 이용한 스핀토크메모리용 자기 접합
WO2016167870A1 (en) * 2015-04-15 2016-10-20 Micron Technology, Inc. Magnetic tunnel junctions
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
JPWO2017010549A1 (ja) * 2015-07-16 2018-05-31 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
JPWO2018134929A1 (ja) * 2017-01-18 2019-11-07 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
WO2019244662A1 (ja) * 2018-06-19 2019-12-26 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気ヘッド、磁気記憶装置、電子機器、及び磁気記憶素子の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5786341B2 (ja) 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2012064623A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
US10312433B2 (en) 2012-04-06 2019-06-04 Taiwan Semiconductor Manufacturing Company, Ltd Reduction of capping layer resistance area product for magnetic device applications
US8852760B2 (en) * 2012-04-17 2014-10-07 Headway Technologies, Inc. Free layer with high thermal stability for magnetic device applications by insertion of a boron dusting layer
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9373779B1 (en) 2014-12-08 2016-06-21 Micron Technology, Inc. Magnetic tunnel junctions
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US10405440B2 (en) 2017-04-10 2019-09-03 Romello Burdoucci System and method for interactive protection of a mobile electronic device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
US6846582B2 (en) * 2001-11-16 2005-01-25 Hitachi Maxell, Ltd. Magnetic recording medium, method for producing the same, and magnetic storage apparatus
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
JP2007173597A (ja) * 2005-12-22 2007-07-05 Tdk Corp 磁気メモリ
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
CN100557840C (zh) * 2006-09-21 2009-11-04 阿尔卑斯电气株式会社 CoFeB层构成固定层至少一部分的隧道型磁检测元件及其制法
JP4682998B2 (ja) * 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
JP5104090B2 (ja) * 2007-07-19 2012-12-19 ソニー株式会社 記憶素子及びメモリ

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014513866A (ja) * 2011-02-11 2014-06-05 マグアイシー テクノロジーズ インコーポレイテッド 磁気素子およびその製造方法
WO2015040926A1 (ja) * 2013-09-19 2015-03-26 株式会社 東芝 磁気抵抗素子および磁気メモリ
US9831420B2 (en) 2013-09-19 2017-11-28 Toshiba Memory Corporation Magnetoresistive element and magnetic memory
KR102300698B1 (ko) * 2014-07-03 2021-09-09 삼성전자주식회사 비대칭 자유 층들을 이용한 스핀토크메모리용 자기 접합
KR20160004905A (ko) * 2014-07-03 2016-01-13 삼성전자주식회사 비대칭 자유 층들을 이용한 스핀토크메모리용 자기 접합
JP2016015490A (ja) * 2014-07-03 2016-01-28 三星電子株式会社Samsung Electronics Co.,Ltd. 磁気接合及びそれを含む磁気装置並びに磁気接合提供方法
JP7090060B2 (ja) 2014-07-03 2022-06-23 三星電子株式会社 磁気接合及びそれを含む磁気装置並びに磁気接合提供方法
JP2020043364A (ja) * 2014-07-03 2020-03-19 三星電子株式会社Samsung Electronics Co.,Ltd. 磁気接合及びそれを含む磁気装置並びに磁気接合提供方法
WO2016167870A1 (en) * 2015-04-15 2016-10-20 Micron Technology, Inc. Magnetic tunnel junctions
JPWO2017010549A1 (ja) * 2015-07-16 2018-05-31 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
JPWO2018134929A1 (ja) * 2017-01-18 2019-11-07 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
US11081641B2 (en) 2017-01-18 2021-08-03 Tohoku University Magnetoresistance effect element, magnetic memory, and method for manufacturing magnetoresistance effect element
JP7018652B2 (ja) 2017-01-18 2022-02-14 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
JPWO2019244662A1 (ja) * 2018-06-19 2021-07-08 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気ヘッド、磁気記憶装置、電子機器、及び磁気記憶素子の製造方法
WO2019244662A1 (ja) * 2018-06-19 2019-12-26 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気ヘッド、磁気記憶装置、電子機器、及び磁気記憶素子の製造方法
US11462681B2 (en) 2018-06-19 2022-10-04 Sony Semiconductor Solutions Corporation Magnetic storage element, magnetic head, magnetic storage device, electronic apparatus, and method for manufacturing magnetic storage element
JP7239578B2 (ja) 2018-06-19 2023-03-14 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気ヘッド、磁気記憶装置、電子機器、及び磁気記憶素子の製造方法

Also Published As

Publication number Publication date
CN102403026A (zh) 2012-04-04
US8436438B2 (en) 2013-05-07
US20120056285A1 (en) 2012-03-08

Similar Documents

Publication Publication Date Title
JP5740878B2 (ja) 記憶素子、メモリ装置
US10374146B2 (en) Memory element and memory device
JP4682998B2 (ja) 記憶素子及びメモリ
US8436438B2 (en) Memory element and memory device
US10665775B2 (en) Memory element and memory device
US9196333B2 (en) Magnetic memory element and magnetic memory device
JP2012160681A (ja) 記憶素子、メモリ装置
JP2012151213A (ja) 記憶素子、メモリ装置
JP2012151213A5 (ja)
JP5742142B2 (ja) 記憶素子、メモリ装置
JP2012064624A (ja) 記憶素子、メモリ装置
JP2012059878A (ja) 記憶素子、メモリ装置
JP5034317B2 (ja) 記憶素子及びメモリ
JP5724256B2 (ja) 記憶素子、メモリ装置
JP2012054439A (ja) 記憶素子及び記憶装置
JP5803079B2 (ja) 記憶素子、メモリ装置
JP2012059809A (ja) 記憶素子、メモリ装置
JP2012059807A (ja) 記憶素子、メモリ装置