JP2012151213A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2012151213A5 JP2012151213A5 JP2011007666A JP2011007666A JP2012151213A5 JP 2012151213 A5 JP2012151213 A5 JP 2012151213A5 JP 2011007666 A JP2011007666 A JP 2011007666A JP 2011007666 A JP2011007666 A JP 2011007666A JP 2012151213 A5 JP2012151213 A5 JP 2012151213A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- memory
- memory element
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Description
本発明は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とを有し、電流を流すことにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を備えたメモリ装置に関する。
PHYs. Rev. B,54.9353(1996)
J. Magn. Mat.,159,L1(1996)
F. J. Albert et al.,Appl. Phy. Lett.,77,3809(2000)
Nature Materials., 5, 210(2006)
コンピュータ等の情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なDRAMが広く使われている。
しかし、DRAMは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
しかし、DRAMは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
そして、不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ(MRAM)が注目され、開発が進められている。
MRAMは、ほぼ直交する2種類のアドレス配線(ワード線、ビット線)にそれぞれ電流を流して、各アドレス配線から発生する電流磁場によって、アドレス配線の交点にある磁気記憶素子の磁性層の磁化を反転して情報の記録を行うものである。
一般的なMRAMの模式図(斜視図)を図12に示す。
シリコン基板等の半導体基体110の素子分離層102により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域108、ソース領域107、並びにゲート電極101が、それぞれ形成されている。
また、ゲート電極101の上方には、図中前後方向に延びるワード線105が設けられている。
ドレイン領域108は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域108には、配線109が接続されている。
そして、ワード線105と、上方に配置された、図中左右方向に延びるビット線106との間に、磁化の向きが反転する記憶層を有する磁気記憶素子103が配置されている。この磁気記憶素子103は、例えば磁気トンネル接合素子(MTJ素子)により構成される。
さらに、磁気記憶素子103は、水平方向のバイパス線111及び上下方向のコンタクト層104を介して、ソース領域107に電気的に接続されている。
ワード線105及びビット線106にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子103に印加して、これにより磁気記憶素子103の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
シリコン基板等の半導体基体110の素子分離層102により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域108、ソース領域107、並びにゲート電極101が、それぞれ形成されている。
また、ゲート電極101の上方には、図中前後方向に延びるワード線105が設けられている。
ドレイン領域108は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域108には、配線109が接続されている。
そして、ワード線105と、上方に配置された、図中左右方向に延びるビット線106との間に、磁化の向きが反転する記憶層を有する磁気記憶素子103が配置されている。この磁気記憶素子103は、例えば磁気トンネル接合素子(MTJ素子)により構成される。
さらに、磁気記憶素子103は、水平方向のバイパス線111及び上下方向のコンタクト層104を介して、ソース領域107に電気的に接続されている。
ワード線105及びビット線106にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子103に印加して、これにより磁気記憶素子103の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
そして、MRAM等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層(記憶層)が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、MRAMを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、MRAMを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成のメモリが注目されている(例えば、特許文献1、2、4、非特許文献1、2参照)。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
例えば、巨大磁気抵抗効果素子(GMR素子)や磁気トンネル接合素子(MTJ素子)に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
そして、スピン注入による磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。
上述したスピン注入による磁化反転を利用する構成のメモリ装置の模式図を、図13及び図14に示す。図13は斜視図、図14は断面図である。
シリコン基板等の半導体基体60の素子分離層52により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域58、ソース領域57、並びにゲート電極51が、それぞれ形成されている。このうち、ゲート電極51は、図14中前後方向に延びるワード線を兼ねている。
ドレイン領域58は、図13中左右の選択用トランジスタに共通して形成されており、このドレイン領域58には、配線59が接続されている。
そして、ソース領域57と、上方に配置された、図13中左右方向に延びるビット線56との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子53が配置されている。
この記憶素子53は、例えば磁気トンネル接合素子(MTJ素子)により構成される。記憶素子53は2つの磁性層61、62を有する。この2層の磁性層61,62のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子53は、ビット線56と、ソース領域57とに、それぞれ上下のコンタクト層54を介して接続されている。これにより、記憶素子53に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
シリコン基板等の半導体基体60の素子分離層52により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域58、ソース領域57、並びにゲート電極51が、それぞれ形成されている。このうち、ゲート電極51は、図14中前後方向に延びるワード線を兼ねている。
ドレイン領域58は、図13中左右の選択用トランジスタに共通して形成されており、このドレイン領域58には、配線59が接続されている。
そして、ソース領域57と、上方に配置された、図13中左右方向に延びるビット線56との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子53が配置されている。
この記憶素子53は、例えば磁気トンネル接合素子(MTJ素子)により構成される。記憶素子53は2つの磁性層61、62を有する。この2層の磁性層61,62のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子53は、ビット線56と、ソース領域57とに、それぞれ上下のコンタクト層54を介して接続されている。これにより、記憶素子53に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
このようなスピン注入による磁化反転を利用する構成のメモリ装置の場合、図12に示した一般的なMRAMと比較して、デバイス構造を単純化することができ、そのために高密度化が可能になるという特徴も有している。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なMRAMと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なMRAMと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
ところで、MRAMの場合は、記憶素子とは別に書き込み配線(ワード線やビット線)を設けて、書き込み配線に電流を流して発生する電流磁界により、情報の書き込み(記録)を行っている。そのため、書き込み配線に、書き込みに必要となる電流量を充分に流すことができる。
一方、スピン注入による磁化反転を利用する構成のメモリ装置においては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み(記録)を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流(選択トランジスタの飽和電流)の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
一方、スピン注入による磁化反転を利用する構成のメモリ装置においては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み(記録)を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流(選択トランジスタの飽和電流)の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには記憶層の両側に接している中間層をトンネル絶縁層(トンネルバリア層)とした記憶素子の構成にすることが効果的である。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点からも、スピン注入時の電流を抑制する必要がある。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点からも、スピン注入時の電流を抑制する必要がある。
この電流値を下げるためには、この電流値が記憶層の膜厚に比例し、記憶層の飽和磁化の2乗に比例するので、これら(膜厚や飽和磁化)を調節すれば良いことがわかる(例えば、非特許文献3参照)。
そして、例えば特許文献3には、記録材料の磁化量(Ms)を低減すれば、電流値を低減できることが示されている。
そして、例えば特許文献3には、記録材料の磁化量(Ms)を低減すれば、電流値を低減できることが示されている。
しかしながら、一方で、電流によって書き込まれた情報を記憶しなければ不揮発性メモリとはなり得ない。つまり、記憶層の熱揺らぎに対する安定性(熱安定性)の確保が必要である。
スピン注入による磁化反転を利用する記憶素子の場合、従来のMRAMと比較して、記憶層の体積が小さくなるので、単純に考えると熱安定性は低下する方向にある。
記憶層の熱安定性が確保されていないと、反転した磁化の向きが、熱により再反転してしまい、書き込みエラーとなってしまう。
そして、スピン注入による磁化反転を利用する記憶素子の大容量化を進めた場合、記憶素子の体積は一層小さくなるので、熱安定性の確保は重要な課題となる。
スピン注入による磁化反転を利用する記憶素子の場合、従来のMRAMと比較して、記憶層の体積が小さくなるので、単純に考えると熱安定性は低下する方向にある。
記憶層の熱安定性が確保されていないと、反転した磁化の向きが、熱により再反転してしまい、書き込みエラーとなってしまう。
そして、スピン注入による磁化反転を利用する記憶素子の大容量化を進めた場合、記憶素子の体積は一層小さくなるので、熱安定性の確保は重要な課題となる。
そのため、スピン注入による磁化反転を利用する記憶素子において、熱安定性は非常に重要な特性である。
従って、スピン注入により記憶層の磁化の向きを反転させる構成の記憶素子がメモリとして存在し得るためには、スピン注入による磁化反転に必要な電流をトランジスタの飽和電流以下に減らし、また、書き込まれた情報をしっかり保持する熱安定性を確保する必要がある。
以上のように、スピン注入による磁化反転に必要な電流を低減するには、記憶層の飽和磁化量Msを低減することや、記憶層を薄くすることが考えられる。例えば、上述の特許文献3のように、記憶層の材料に、飽和磁化量Msの低い材料を使用することが有効である。
しかしながら、このように、単純に飽和磁化量Msの低い材料を用いた場合、情報をしっかりと保持する熱安定性を確保することができない。
ST−MRAMにおいては、書き込み電流を増大させることなく、熱安定性を改善することができる記憶素子の実現が望まれるものである。
ST−MRAMにおいては、書き込み電流を増大させることなく、熱安定性を改善することができる記憶素子の実現が望まれるものである。
ここで、ST−MRAMに用いる強磁性体として、さまざまな材料が検討されているが、一般に面内磁気異方性を有するものよりも垂直磁気異方性を有するものの方が低電力化、大容量化に適しているとされている。これは垂直磁化の方がスピントルク磁化反転の際に超えるべきエネルギバリアが低く、また垂直磁化膜の有する高い磁気異方性が大容量化により微細化した記憶担体の熱安定性を保持するのに有利であるためである。
垂直異方性を有する磁性材料としては、CoとFeとを含有する合金を採用するものが知られているが、このような磁性材料を用いた場合には、その組成としてFeを含むことにより、プロセスや熱処理において、酸化、つまりは腐食による抵抗の上昇が促進されてしまう虞がある。
特に、素子直径を100nm以下に微細化することが要求される高密度記憶素子(ひいては大容量メモリ)では、外周部からの磁性層への侵食による抵抗上昇が無視できなくなるという問題がある。
特に、素子直径を100nm以下に微細化することが要求される高密度記憶素子(ひいては大容量メモリ)では、外周部からの磁性層への侵食による抵抗上昇が無視できなくなるという問題がある。
本発明は以上の問題点に鑑み為されたものであり、ST−MRAMにおいて、書き込み電流の低減と熱安定性との両立を図ると共に、記憶層の微細加工時の抵抗上昇を防止し、低消費電力な記憶素子を提供することをその課題とする。
本発明の記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による絶縁層とを有する。
そして、上記記憶層、上記絶縁層、上記磁化固定層を有する層構造の積層方向にスピン偏極した電子を注入することにより、上記記憶層の磁化の向きが変化して、上記記憶層に対して情報の記録が行われるとともに、上記記憶層が受ける、実効的な反磁界の大きさが、上記記憶層の飽和磁化量よりも小さくなるように構成される。
さらに、上記記憶層を構成する強磁性層材料が、Co−Fe−Bを母材とし且つ当該母材に耐食性元素が添加されて成るものである。
そして、上記記憶層、上記絶縁層、上記磁化固定層を有する層構造の積層方向にスピン偏極した電子を注入することにより、上記記憶層の磁化の向きが変化して、上記記憶層に対して情報の記録が行われるとともに、上記記憶層が受ける、実効的な反磁界の大きさが、上記記憶層の飽和磁化量よりも小さくなるように構成される。
さらに、上記記憶層を構成する強磁性層材料が、Co−Fe−Bを母材とし且つ当該母材に耐食性元素が添加されて成るものである。
また、本発明のメモリ装置は、情報を磁性体の磁化状態により保持する記憶素子と、互いに交差する2種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、2種類の配線の間に記憶素子が配置され、これら2種類の配線を通じて、記憶素子に積層方向の電流が流れ、スピン偏極した電子が注入されるものである。
上記による本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して中間層を介して磁化固定層が設けられ、中間層が絶縁体から成り、積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるので、積層方向に電流を流してスピン偏極した電子を注入することによって情報の記録を行うことができる。
そして、記憶層が受ける、実効的な反磁界の大きさが、記憶層の飽和磁化量よりも小さいことにより、記憶層が受ける反磁界が低くなっており、記憶層の磁化の向きを反転させるために必要となる、書き込み電流量を低減することができる。
一方、記憶層の飽和磁化量を低減しなくても書き込み電流量を低減することができるため、記憶層の飽和磁化量を充分な量として、記憶層の熱安定性を充分に確保することが可能になる。
さらに、本発明の記憶素子は、記憶層及び磁化固定層は膜面に垂直な磁化を有する。面内磁気異方性を有するものよりも垂直磁気異方性を有するものの方が低電力化、大容量化に好適である。理由は垂直磁化の方がスピントルク磁化反転の際に超えるべきエネルギバリアが低く、また垂直磁化膜の有する高い磁気異方性によって記憶層の情報保持の熱安定性が有利になるためである。
そして、記憶層が受ける、実効的な反磁界の大きさが、記憶層の飽和磁化量よりも小さいことにより、記憶層が受ける反磁界が低くなっており、記憶層の磁化の向きを反転させるために必要となる、書き込み電流量を低減することができる。
一方、記憶層の飽和磁化量を低減しなくても書き込み電流量を低減することができるため、記憶層の飽和磁化量を充分な量として、記憶層の熱安定性を充分に確保することが可能になる。
さらに、本発明の記憶素子は、記憶層及び磁化固定層は膜面に垂直な磁化を有する。面内磁気異方性を有するものよりも垂直磁気異方性を有するものの方が低電力化、大容量化に好適である。理由は垂直磁化の方がスピントルク磁化反転の際に超えるべきエネルギバリアが低く、また垂直磁化膜の有する高い磁気異方性によって記憶層の情報保持の熱安定性が有利になるためである。
また、本発明の記憶素子は、記憶層を構成する強磁性層材料が、Co−Fe−Bを母材とし且つ当該母材に耐食性元素が添加されて成る。このことで、記憶層の微細加工時の抵抗上昇を防止し、低消費電力な記憶素子を提供することができる。
また上述の本発明のメモリ装置の構成によれば、2種類の配線の間に記憶素子が配置され、これら2種類の配線を通じて記憶素子に積層方向の電流が流れ、スピン偏極した電子が注入されるものであることにより、2種類の配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、記憶層の飽和磁化量を低減しなくても、記憶素子の書き込み電流量を低減することが可能になるため、記憶素子に記録された情報を安定して保持すると共に、メモリ装置の消費電力を低減することが可能になる。
また、上述のようにこの場合の記憶素子は、記憶層を構成する強磁性層材料の母材に耐食性元素が添加されていることで、記憶層の微細加工時の抵抗上昇が防止されるものとなり、この点でも低消費電力なメモリ装置の実現が図られる。また記憶層を構成する強磁性層材料の母材に耐食性元素が添加されることによっては、熱安定性の向上も図られる。
また、記憶層の飽和磁化量を低減しなくても、記憶素子の書き込み電流量を低減することが可能になるため、記憶素子に記録された情報を安定して保持すると共に、メモリ装置の消費電力を低減することが可能になる。
また、上述のようにこの場合の記憶素子は、記憶層を構成する強磁性層材料の母材に耐食性元素が添加されていることで、記憶層の微細加工時の抵抗上昇が防止されるものとなり、この点でも低消費電力なメモリ装置の実現が図られる。また記憶層を構成する強磁性層材料の母材に耐食性元素が添加されることによっては、熱安定性の向上も図られる。
本発明によれば、記憶層の飽和磁化量を低減しなくても、記憶素子の書き込み電流量を低減することが可能になるため、情報保持能力である熱安定性を充分に確保して、特性バランスに優れた記憶素子を構成することができる。これにより、動作エラーをなくして、記憶素子の動作マージンを充分に得ることができる。
従って、安定して動作する、信頼性の高いメモリ装置を実現することができる。
また、書き込み電流を低減して、記憶素子に書き込みを行う際の消費電力を低減することが可能になる。つまりこの点において、メモリ装置全体の消費電力を低減することが可能になる。
また本発明によれば、記憶層を構成する強磁性層材料の母材に耐食性元素が添加されていることで、記憶層の微細加工時の抵抗上昇が防止され、この点でも低消費電力なメモリ装置の実現化が図られる。
また、記憶層を構成する強磁性層材料の母材に耐食性元素が添加されることで、熱安定性の向上にも寄与する。
従って、安定して動作する、信頼性の高いメモリ装置を実現することができる。
また、書き込み電流を低減して、記憶素子に書き込みを行う際の消費電力を低減することが可能になる。つまりこの点において、メモリ装置全体の消費電力を低減することが可能になる。
また本発明によれば、記憶層を構成する強磁性層材料の母材に耐食性元素が添加されていることで、記憶層の微細加工時の抵抗上昇が防止され、この点でも低消費電力なメモリ装置の実現化が図られる。
また、記憶層を構成する強磁性層材料の母材に耐食性元素が添加されることで、熱安定性の向上にも寄与する。
以下、本発明の実施の形態を次の順序で説明する。
<1.先行例としての記憶素子>
[1-1.先行例の記憶素子の概要]
[1-2.先行例1の構成]
[1-3.先行例1に関する実験]
[1-4.先行例2の構成]
[1-5.先行例2に関する実験]
<2.実施の形態の記憶素子>
[2-1.先行例の課題について]
[2-2.実施の形態の記憶素子の構成]
[2-3.実施の形態の記憶素子についての実験]
<3.変形例>
<1.先行例としての記憶素子>
[1-1.先行例の記憶素子の概要]
[1-2.先行例1の構成]
[1-3.先行例1に関する実験]
[1-4.先行例2の構成]
[1-5.先行例2に関する実験]
<2.実施の形態の記憶素子>
[2-1.先行例の課題について]
[2-2.実施の形態の記憶素子の構成]
[2-3.実施の形態の記憶素子についての実験]
<3.変形例>
<1.先行例としての記憶素子>
[1-1.先行例の記憶素子の概要]
まず、本発明の記憶素子を見出すにあたりその基とした、先行例としての記憶素子の概要について説明する。
先行例(及び後述する実施の形態)としての記憶素子は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。
記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態(磁化の向き)により保持するものである。
[1-1.先行例の記憶素子の概要]
まず、本発明の記憶素子を見出すにあたりその基とした、先行例としての記憶素子の概要について説明する。
先行例(及び後述する実施の形態)としての記憶素子は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。
記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態(磁化の向き)により保持するものである。
詳しくは後述するが、記憶素子は、例えば図2に一例を示す層構造とされ、少なくとも2つの磁性層としての記憶層17、磁化固定層15を備え、またその2つの磁性層の間の中間層としての絶縁層16(トンネル絶縁層)を備える。
記憶層17は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される。
磁化固定層15は、記憶層17に記憶された情報の基準となる膜面に垂直な磁化を有する。
絶縁層16は、非磁性体であって、記憶層17と磁化固定層15の間に設けられる。
そして記憶層17、絶縁層16、磁化固定層15を有する層構造の積層方向にスピン偏極した電子を注入することにより、記憶層17の磁化の向きが変化して、記憶層17に対して情報の記録が行われる。
記憶層17は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される。
磁化固定層15は、記憶層17に記憶された情報の基準となる膜面に垂直な磁化を有する。
絶縁層16は、非磁性体であって、記憶層17と磁化固定層15の間に設けられる。
そして記憶層17、絶縁層16、磁化固定層15を有する層構造の積層方向にスピン偏極した電子を注入することにより、記憶層17の磁化の向きが変化して、記憶層17に対して情報の記録が行われる。
スピン注入により磁性層(記憶層17)の磁化の向きを反転させる基本的な動作は、巨大磁気抵抗効果素子(GMR素子)もしくはトンネル磁気抵抗効果素子(MTJ素子)から成る記憶素子に対して、その膜面に垂直な方向に、ある閾値以上の電流を流すものである。このとき、電流の極性(向き)は、反転させる磁化の向きに依存する。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
スピン注入によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Icは一般的には、
Ic=A・α・Ms・V・Hd/2η
により表される。
ここで、A:定数、α:スピン制動定数、η:スピン注入効率、Ms:飽和磁化量、V:記憶層の体積、Hd:実効的な反磁界である。
この式で表されるように、電流の閾値は、磁性層の体積V、磁性層の飽和磁化Ms、スピン注入効率η、スピン制動定数αを制御することにより、任意に設定することが可能である。
Ic=A・α・Ms・V・Hd/2η
により表される。
ここで、A:定数、α:スピン制動定数、η:スピン注入効率、Ms:飽和磁化量、V:記憶層の体積、Hd:実効的な反磁界である。
この式で表されるように、電流の閾値は、磁性層の体積V、磁性層の飽和磁化Ms、スピン注入効率η、スピン制動定数αを制御することにより、任意に設定することが可能である。
なお厳密には、スピントルク磁化反転によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Icは、磁性層の磁化容易軸が面内方向であるか、垂直方向であるかによって異なる。
先行例や実施の形態の記憶素子は垂直磁化型であるが、従前の面内磁化型の記憶素子の場合における磁性層の磁化の向きを反転させる反転電流をIc_paraとすると、
同方向から逆方向(なお、同方向、逆方向とは、磁化固定層の磁化方向を基準としてみた記憶層の磁化方向)に反転させる場合、
Ic_para=(A・α・Ms・V/g(0)/P)(Hk+2πMs)
となり、逆方向から同方向に反転させる場合、
Ic_para=−(A・α・Ms・V/g(π)/P)(Hk+2πMs)
となる。
先行例や実施の形態の記憶素子は垂直磁化型であるが、従前の面内磁化型の記憶素子の場合における磁性層の磁化の向きを反転させる反転電流をIc_paraとすると、
同方向から逆方向(なお、同方向、逆方向とは、磁化固定層の磁化方向を基準としてみた記憶層の磁化方向)に反転させる場合、
Ic_para=(A・α・Ms・V/g(0)/P)(Hk+2πMs)
となり、逆方向から同方向に反転させる場合、
Ic_para=−(A・α・Ms・V/g(π)/P)(Hk+2πMs)
となる。
一方、本例のような垂直磁化型の記憶素子の反転電流をIc_perpとすると、同方向から逆方向に反転させる場合、
Ic_perp=(A・α・Ms・V/g(0)/P)(Hk−4πMs)
となり、逆方向から同方向に反転させる場合、
Ic_perp=−(A・α・Ms・V/g(π)/P)(Hk−4πMs)
となる。
Ic_perp=(A・α・Ms・V/g(0)/P)(Hk−4πMs)
となり、逆方向から同方向に反転させる場合、
Ic_perp=−(A・α・Ms・V/g(π)/P)(Hk−4πMs)
となる。
ただし、Aは定数、αはダンピング定数、Msは飽和磁化、Vは素子体積、Pはスピン分極率、g(0)、g(π)はそれぞれ同方向時、逆方向時にスピントルクが相手の磁性層に伝達される効率に対応する係数、Hkは磁気異方性である(非特許文献4参照)。
上記各式において、垂直磁化型の場合の(Hk−4πMs)と面内磁化型の場合の(Hk+2πMs)とを比較すると、垂直磁化型が低記録電流化により適していることが理解できる。
本例の記憶素子は、トンネル磁気抵抗効果による抵抗の差で情報の読み出しを行う。つまり、トンネル磁気抵抗効果が大きい場合に出力も大きくなる。トンネル磁気抵抗効果TMRは、スピン分極率:Pを用いて式(1)により表される。
ここで、P 1 は固定層のスピン分極率、P 2 は記録層のスピン分極率である。式(1)において、スピン分極率が大きいときに、TMRが大きくなることが理解できる。
そして、反転電流の式との比較により、低電流化と高出力化(=高TMR化)が両立する関係であることも分かる。
そして、反転電流の式との比較により、低電流化と高出力化(=高TMR化)が両立する関係であることも分かる。
先行例及び実施の形態では、磁化状態により情報を保持することができる磁性層(記憶層17)と、磁化の向きが固定された磁化固定層15とを有する記憶素子を構成する。
メモリとして存在し得るためには、書き込まれた情報を保持することができなければならない。情報を保持する能力の指標として、熱安定性の指標Δ(=KV/kBT)の値で判断される。このΔは、下記式(2)により表される。
メモリとして存在し得るためには、書き込まれた情報を保持することができなければならない。情報を保持する能力の指標として、熱安定性の指標Δ(=KV/kBT)の値で判断される。このΔは、下記式(2)により表される。
実効的な異方性磁界Hkには、形状磁気異方性、誘導磁気異方性、結晶磁気異方性等の影響が取り込まれており、単磁区のコヒーレントローテンションモデルを仮定した場合、保磁力と同等である。
熱安定性の指標Δと電流の閾値Icとは、トレードオフの関係になることが多い。そのため、メモリ特性を維持するには、これらの両立が課題となることが多い。
記憶層17の磁化状態を変化させる電流の閾値は、実際には、例えば記憶層17の厚さが2nmであり、平面パターンが100nm×150nmの略楕円形のTMR素子において、+側の閾値+Ic=+0.5mAであり、−側の閾値−Ic=−0.3mAであり、その際の電流密度は約3.5×106A/cm2である。これらは、上記のIcの式にほぼ一致する。
これに対して、電流磁場により磁化反転を行う通常のMRAMでは、書き込み電流が数mA以上必要となる。
従って、スピン注入によって磁化反転を行う場合には、上述のように書き込み電流の閾値が充分に小さくなるため、集積回路の消費電力を低減させるために有効であることが分かる。
また、通常のMRAMで必要とされる、電流磁界発生用の配線(図12の配線105)が不要となるため、集積度においても通常のMRAMに比較して有利である。
従って、スピン注入によって磁化反転を行う場合には、上述のように書き込み電流の閾値が充分に小さくなるため、集積回路の消費電力を低減させるために有効であることが分かる。
また、通常のMRAMで必要とされる、電流磁界発生用の配線(図12の配線105)が不要となるため、集積度においても通常のMRAMに比較して有利である。
そして、スピン注入により磁化反転を行う場合には、記憶素子に直接電流を流して情報の書き込み(記録)を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。
この場合、記憶素子に流れる電流は、選択トランジスタで流すことが可能な電流(選択トランジスタの飽和電流)の大きさによって制限される。
この場合、記憶素子に流れる電流は、選択トランジスタで流すことが可能な電流(選択トランジスタの飽和電流)の大きさによって制限される。
選択トランジスタの飽和電流よりも、スピン注入による磁化反転の電流の閾値Icを小さくするためには、上記Icの式より、記憶層17の飽和磁化量Msを減らせば良いことがわかる。
しかし、単純に飽和磁化量Msを減らした場合(例えば、特許文献3)には、記憶層17の熱安定性が著しく損なわれ、メモリとしての機能を果せなくなる。
メモリを構成するためには、熱安定性の指標Δがある程度以上の大きさである必要がある。
しかし、単純に飽和磁化量Msを減らした場合(例えば、特許文献3)には、記憶層17の熱安定性が著しく損なわれ、メモリとしての機能を果せなくなる。
メモリを構成するためには、熱安定性の指標Δがある程度以上の大きさである必要がある。
そこで、本願の発明者等が種々の検討を行った結果、記憶層17を構成する強磁性層として、例えばCo−Fe−Bの組成を選定することにより、記憶層17が受ける実効的な反磁界(Meffective)の大きさが、記憶層17の飽和磁化量Msよりも小さくなることを見出した。
上述の強磁性材料を用いることにより、記憶層17が受ける実効的な反磁界の大きさが、記憶層17の飽和磁化量Msよりも小さい構成となる。
これにより、記憶層17が受ける反磁界を小さくすることができるので、式(2)により表される熱安定性Δを損ねることなく、上記Icの式により表される電流の閾値Icを低減する効果が得られる。
さらに、発明者らは、上記の選定されたCo−Fe−B組成の内、限られた組成範囲において、Co−Fe−Bが膜面垂直方向に磁化し、それにより、Gbitクラスの容量を実現可能な極微小記憶素子においても十分な熱安定性が確保可能であることを見出した。
従って、Gbitクラスのスピン注入型磁化反転メモリにおいて熱安定性を保った状態で、低電流で情報の書き込みができる、という安定したメモリの形成を可能にする。
上述の強磁性材料を用いることにより、記憶層17が受ける実効的な反磁界の大きさが、記憶層17の飽和磁化量Msよりも小さい構成となる。
これにより、記憶層17が受ける反磁界を小さくすることができるので、式(2)により表される熱安定性Δを損ねることなく、上記Icの式により表される電流の閾値Icを低減する効果が得られる。
さらに、発明者らは、上記の選定されたCo−Fe−B組成の内、限られた組成範囲において、Co−Fe−Bが膜面垂直方向に磁化し、それにより、Gbitクラスの容量を実現可能な極微小記憶素子においても十分な熱安定性が確保可能であることを見出した。
従って、Gbitクラスのスピン注入型磁化反転メモリにおいて熱安定性を保った状態で、低電流で情報の書き込みができる、という安定したメモリの形成を可能にする。
先行例及び実施の形態では、記憶層17が受ける実効的な反磁界の大きさが、記憶層17の飽和磁化量Msよりも小さい構成、即ち、記憶層17の飽和磁化量Msに対する実効的な反磁界の大きさの比の値を1より小さくする。
さらに、選択トランジスタの飽和電流値を考慮して、記憶層17と磁化固定層15との間の非磁性の中間層として、絶縁体から成るトンネル絶縁層(絶縁層16)を用いて磁気トンネル接合(MTJ)素子を構成する。
トンネル絶縁層を用いて磁気トンネル接合(MTJ)素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果(GMR)素子を構成した場合と比較して、磁気抵抗変化率(MR比)を大きくすることができ、読み出し信号強度を大きくすることができるためである。
トンネル絶縁層を用いて磁気トンネル接合(MTJ)素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果(GMR)素子を構成した場合と比較して、磁気抵抗変化率(MR比)を大きくすることができ、読み出し信号強度を大きくすることができるためである。
そして、特に、このトンネル絶縁層16の材料として、酸化マグネシウム(MgO)を用いることにより、これまで一般的に用いられてきた酸化アルミニウムを用いた場合よりも、磁気抵抗変化率(MR比)を大きくすることができる。
また、一般に、スピン注入効率はMR比に依存し、MR比が大きいほど、スピン注入効率が向上し、磁化反転電流密度を低減することができる。
従って、中間層であるトンネル絶縁層16の材料として酸化マグネシウムを用い、同時に上記の記憶層17を用いることにより、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み(記録)を行うことができる。また、読み出し信号強度を大きくすることができる。
これにより、MR比(TMR比)を確保して、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み(記録)を行うことができる。また、読み出し信号強度を大きくすることができる。
また、一般に、スピン注入効率はMR比に依存し、MR比が大きいほど、スピン注入効率が向上し、磁化反転電流密度を低減することができる。
従って、中間層であるトンネル絶縁層16の材料として酸化マグネシウムを用い、同時に上記の記憶層17を用いることにより、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み(記録)を行うことができる。また、読み出し信号強度を大きくすることができる。
これにより、MR比(TMR比)を確保して、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み(記録)を行うことができる。また、読み出し信号強度を大きくすることができる。
このようにトンネル絶縁層16を酸化マグネシウム(MgO)膜により形成する場合には、MgO膜が結晶化していて、(001)方向に結晶配向性を維持していることがより望ましい。
なお、記憶層17と磁化固定層15との間の中間層(トンネル絶縁層16)は、酸化マグネシウムから成る構成とする他にも、例えば酸化アルミニウム、窒化アルミニウム、SiO2、Bi2O3、MgF2、CaF、SrTiO2、AlLaO3、Al−N−O等の各種の絶縁体、誘電体、半導体を用いて構成することもできる。
トンネル絶縁層16の面積抵抗値は、スピン注入により記憶層17の磁化の向きを反転させるために必要な電流密度を得る観点から、数十Ωμm2程度以下に制御する必要がある。
そして、MgO膜から成るトンネル絶縁層16では、面積抵抗値を上述の範囲とするために、MgO膜の膜厚を1.5nm以下に設定する必要がある。
そして、MgO膜から成るトンネル絶縁層16では、面積抵抗値を上述の範囲とするために、MgO膜の膜厚を1.5nm以下に設定する必要がある。
また、記憶層17の磁化の向きを、小さい電流で容易に反転できるように、記憶素子を小さくすることが望ましい。
従って、好ましくは、記憶素子の面積を0.01μm2以下とする。
従って、好ましくは、記憶素子の面積を0.01μm2以下とする。
なお、記憶層17は、組成の異なる他の強磁性層を直接積層させることも可能である。また、強磁性層と軟磁性層とを積層させたり、複数層の強磁性層を軟磁性層や非磁性層を介して積層させたりすることも可能である。このように積層させた場合でも、先行例としての効果が得られる。
特に複数層の強磁性層を非磁性層に介して積層させた構成としたときには、強磁性層の層間の相互作用の強さを調整することが可能になるため、記憶素子の寸法がサブミクロン以下になっても、磁化反転電流が大きくならないように抑制することが可能になるという効果が得られる。この場合の非磁性層の材料としては、Ru,Os,Re,Ir,Au,Ag,Cu,Al,Bi,Si,B,C,Cr,Ta,Pd,Pt,Zr,Hf,W,Mo,Nbまたはそれらの合金を用いることができる。
特に複数層の強磁性層を非磁性層に介して積層させた構成としたときには、強磁性層の層間の相互作用の強さを調整することが可能になるため、記憶素子の寸法がサブミクロン以下になっても、磁化反転電流が大きくならないように抑制することが可能になるという効果が得られる。この場合の非磁性層の材料としては、Ru,Os,Re,Ir,Au,Ag,Cu,Al,Bi,Si,B,C,Cr,Ta,Pd,Pt,Zr,Hf,W,Mo,Nbまたはそれらの合金を用いることができる。
磁化固定層15及び記憶層17は、一方向の異方性を有していることが望ましい。
また、磁化固定層15及び記憶層17のそれぞれの膜厚は、0.5nm〜30nmであることが好ましい。
また、磁化固定層15及び記憶層17のそれぞれの膜厚は、0.5nm〜30nmであることが好ましい。
記憶素子のその他の構成は、スピン注入により情報を記録する記憶素子の従来公知の構成と同様とすることができる。
磁化固定層15は、強磁性層のみにより、或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とすることが出来る。
また、磁化固定層15は、単層の強磁性層から成る構成、或いは複数層の強磁性層を非磁性層を介して積層した積層フェリピン構造とすることが出来る。
積層フェリピン構造の磁化固定層15を構成する強磁性層の材料としては、Co,CoFe,CoFeB等を用いることができる。また、非磁性層の材料としては、Ru,Re,Ir,Os等を用いることができる。
また、磁化固定層15は、単層の強磁性層から成る構成、或いは複数層の強磁性層を非磁性層を介して積層した積層フェリピン構造とすることが出来る。
積層フェリピン構造の磁化固定層15を構成する強磁性層の材料としては、Co,CoFe,CoFeB等を用いることができる。また、非磁性層の材料としては、Ru,Re,Ir,Os等を用いることができる。
反強磁性層の材料としては、FeMn合金、PtMn合金、PtCrMn合金、NiMn合金、IrMn合金、NiO、Fe2O3等の磁性体を挙げることができる。
また、これらの磁性体に、Ag,Cu,Au,Al,Si,Bi,Ta,B,C,O,N,Pd,Pt,Zr,Hf,Ir,W,Mo,Nb等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性物質の安定性等の各種物性を調整したりすることができる。
また、これらの磁性体に、Ag,Cu,Au,Al,Si,Bi,Ta,B,C,O,N,Pd,Pt,Zr,Hf,Ir,W,Mo,Nb等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性物質の安定性等の各種物性を調整したりすることができる。
また、記憶素子の膜構成は、記憶層17が磁化固定層15の下側に配置される構成でも、上側に配置される構成でも全く問題はない。さらには、磁化固定層15が記憶層17の上下に存在する、いわゆるデュアル構造でも全く問題ない。
なお、記憶素子の記憶層17に記録された情報を読み出す方法としては、記憶素子の記憶層17に薄い絶縁膜を介して、情報の基準となる磁性層を設けて、絶縁層16を介して流れる強磁性トンネル電流によって読み出してもよいし、磁気抵抗効果により読み出してもよい。
[1-2.先行例1の構成]
本発明の先行例については、先行例1と先行例2の2例がある。
先ずは先行例1について、具体的構成を説明する。
先行例1としてのメモリ装置の概略構成図(斜視図)を図1に示す。
このメモリ装置は、互いに直交する2種類のアドレス配線(例えばワード線とビット線)の交点付近に、磁化状態で情報を保持することができる記憶素子3が配置されて成る。
即ち、シリコン基板等の半導体基体10の素子分離層2により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域8、ソース領域7、並びにゲート電極1が、それぞれ形成されている。このうち、ゲート電極1は、図中前後方向に延びる一方のアドレス配線(例えばワード線)を兼ねている。
ドレイン領域8は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域8には、配線9が接続されている。
本発明の先行例については、先行例1と先行例2の2例がある。
先ずは先行例1について、具体的構成を説明する。
先行例1としてのメモリ装置の概略構成図(斜視図)を図1に示す。
このメモリ装置は、互いに直交する2種類のアドレス配線(例えばワード線とビット線)の交点付近に、磁化状態で情報を保持することができる記憶素子3が配置されて成る。
即ち、シリコン基板等の半導体基体10の素子分離層2により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域8、ソース領域7、並びにゲート電極1が、それぞれ形成されている。このうち、ゲート電極1は、図中前後方向に延びる一方のアドレス配線(例えばワード線)を兼ねている。
ドレイン領域8は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域8には、配線9が接続されている。
そして、ソース領域7と、上方に配置された、図中左右方向に延びる他方のアドレス配線(例えばビット線)6との間に、記憶素子3が配置されている。この記憶素子3は、スピン注入により磁化の向きが反転する強磁性層から成る記憶層を有する。
また、この記憶素子3は、2種類のアドレス配線1,6の交点付近に配置されている。
この記憶素子3は、ビット線6と、ソース領域7とに、それぞれ上下のコンタクト層4を介して接続されている。
これにより、2種類のアドレス配線1,6を通じて、記憶素子3に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
また、この記憶素子3は、2種類のアドレス配線1,6の交点付近に配置されている。
この記憶素子3は、ビット線6と、ソース領域7とに、それぞれ上下のコンタクト層4を介して接続されている。
これにより、2種類のアドレス配線1,6を通じて、記憶素子3に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
また、先行例1のメモリ装置の記憶素子3の断面図を図2に示す。
図2に示すように、この記憶素子3は、下層側から順に、下地層14、磁化固定層15、絶縁層16、記憶層17、キャップ層18が積層されている。
図2に示すように、この記憶素子3は、下層側から順に、下地層14、磁化固定層15、絶縁層16、記憶層17、キャップ層18が積層されている。
この場合、スピン注入により磁化M17の向きが反転する記憶層17に対して、下層に磁化固定層15を設けている。
スピン注入型磁化反転メモリにおいては、記憶層17の磁化M17と磁化固定層15の磁化M15の相対的な角度によって情報の「0」「1」を規定している。
記憶層17と磁化固定層15との間には、トンネルバリア層(トンネル絶縁層)となる絶縁層16が設けられ、記憶層17と磁化固定層15とにより、MTJ素子が構成されている。
また、磁化固定層15の下には下地層14が形成され、記憶層17の上にはキャップ層18が形成されている。
スピン注入型磁化反転メモリにおいては、記憶層17の磁化M17と磁化固定層15の磁化M15の相対的な角度によって情報の「0」「1」を規定している。
記憶層17と磁化固定層15との間には、トンネルバリア層(トンネル絶縁層)となる絶縁層16が設けられ、記憶層17と磁化固定層15とにより、MTJ素子が構成されている。
また、磁化固定層15の下には下地層14が形成され、記憶層17の上にはキャップ層18が形成されている。
記憶層17は、磁化M17の方向が層面垂直方向に自由に変化する磁気モーメントを有する強磁性体から構成されている。磁化固定層15は、磁化M15が膜面垂直方向に固定された磁気モーメントを有する強磁性体から構成されている。
情報の記憶は一軸異方性を有する記憶層17の磁化の向きにより行う。書込みは、膜面垂直方向に電流を印加し、スピントルク磁化反転を起こすことにより行う。このように、スピン注入により磁化の向きが反転する記憶層17に対して、下層に磁化固定層15が設けられ、記憶層17の記憶情報(磁化方向)の基準とされる。
先行例1では、記憶層17、磁化固定層15としてはCo−Fe−Bを用いる。
特に、そのCo−Fe−Bの組成が、0≦Cox≦40、60≦Fey≦100、0<Bz≦30において、(Cox−Fey)100-z−Bzとする。
情報の記憶は一軸異方性を有する記憶層17の磁化の向きにより行う。書込みは、膜面垂直方向に電流を印加し、スピントルク磁化反転を起こすことにより行う。このように、スピン注入により磁化の向きが反転する記憶層17に対して、下層に磁化固定層15が設けられ、記憶層17の記憶情報(磁化方向)の基準とされる。
先行例1では、記憶層17、磁化固定層15としてはCo−Fe−Bを用いる。
特に、そのCo−Fe−Bの組成が、0≦Cox≦40、60≦Fey≦100、0<Bz≦30において、(Cox−Fey)100-z−Bzとする。
磁化固定層15は情報の基準であるので、記録や読み出しによって磁化の方向が変化してはいけないが、必ずしも特定の方向に固定されている必要はなく、記憶層17よりも保磁力を大きくするか、膜厚を厚くするか、あるいは磁気ダンピング定数を大きくして記憶層17よりも動きにくくすればよい。
磁化を固定する場合にはPtMn、IrMnなどの反強磁性体を磁化固定層15に接触させるか、あるいはそれらの反強磁性体に接触した磁性体をRu等の非磁性体を介して磁気的に結合させ、磁化固定層15を間接的に固定しても良い。
磁化を固定する場合にはPtMn、IrMnなどの反強磁性体を磁化固定層15に接触させるか、あるいはそれらの反強磁性体に接触した磁性体をRu等の非磁性体を介して磁気的に結合させ、磁化固定層15を間接的に固定しても良い。
先行例1においては、特に、記憶層17が受ける実効的な反磁界の大きさが記憶層17の飽和磁化量Msよりも小さくなるように、記憶素子3の記憶層17の組成が調整されていることを特徴とする。
即ち、前述したように、記憶層17の強磁性材料Co−Fe−B組成を選定し、記憶層17が受ける実効的な反磁界の大きさを低くして、記憶層17の飽和磁化量Msよりも小さくなるようにする。
即ち、前述したように、記憶層17の強磁性材料Co−Fe−B組成を選定し、記憶層17が受ける実効的な反磁界の大きさを低くして、記憶層17の飽和磁化量Msよりも小さくなるようにする。
さらに、先行例1において、中間層である絶縁層16を、酸化マグネシウム層とした場合には、磁気抵抗変化率(MR比)を高くすることができる。
このようにMR比を高くすることによって、スピン注入の効率を向上して、記憶層17の磁化M17の向きを反転させるために必要な電流密度を低減することができる。
このようにMR比を高くすることによって、スピン注入の効率を向上して、記憶層17の磁化M17の向きを反転させるために必要な電流密度を低減することができる。
先行例1の記憶素子3は、下地層14からキャップ層18までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子3のパターンを形成することにより、製造することができる。
上述の先行例1によれば、記憶素子3の記憶層17が、記憶層17が受ける実効的な反磁界の大きさが記憶層17の飽和磁化量Msよりも小さくなるように構成されているので、記憶層17が受ける反磁界が低くなっており、記憶層17の磁化M17の向きを反転させるために必要となる、書き込み電流量を低減することができる。
一方、記憶層17の飽和磁化量Msを低減しなくても書き込み電流量を低減することができるため、記憶層17の飽和磁化量Msを充分な量として、記憶層17の熱安定性を充分に確保することが可能になる。
一方、記憶層17の飽和磁化量Msを低減しなくても書き込み電流量を低減することができるため、記憶層17の飽和磁化量Msを充分な量として、記憶層17の熱安定性を充分に確保することが可能になる。
このように、情報保持能力である熱安定性を充分に確保することができるため、特性バランスに優れた記憶素子3を構成することができる。
これにより、動作エラーをなくして、記憶素子3の動作マージンを充分に得ることができ、記憶素子3を安定して動作させることができる。
従って、安定して動作する、信頼性の高いメモリ装置を実現することができる。
これにより、動作エラーをなくして、記憶素子3の動作マージンを充分に得ることができ、記憶素子3を安定して動作させることができる。
従って、安定して動作する、信頼性の高いメモリ装置を実現することができる。
また、書き込み電流を低減して、記憶素子3に書き込みを行う際の消費電力を低減することが可能になる。
従って、先行例1の記憶素子3によりメモリセルを構成した、メモリ装置全体の消費電力を低減することが可能になる。
従って、先行例1の記憶素子3によりメモリセルを構成した、メモリ装置全体の消費電力を低減することが可能になる。
従って、情報保持特性が優れた、安定して動作する信頼性の高いメモリ装置を実現することができ、記憶素子3を備えたメモリ装置において、消費電力を低減することができる。
また、図2に示した記憶素子3を備える、図1に示した構成のメモリ装置は、メモリ装置を製造する際に、一般の半導体MOS形成プロセスを適用できるという利点を有している。
従って、本実施の形態のメモリ装置を、汎用メモリとして適用することが可能になる。
従って、本実施の形態のメモリ装置を、汎用メモリとして適用することが可能になる。
[1-3.先行例1に関する実験]
ここで、先行例1の記憶素子の構成において、具体的に記憶層17を構成する強磁性層の材料を選定することにより、記憶層が受ける実効的な反磁界の大きさを調整して、記憶素子の試料を作製し、その特性を調べた。
ここで、先行例1の記憶素子の構成において、具体的に記憶層17を構成する強磁性層の材料を選定することにより、記憶層が受ける実効的な反磁界の大きさを調整して、記憶素子の試料を作製し、その特性を調べた。
実際のメモリ装置には、図1に示したように、記憶素子3以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層17の磁化反転特性を調べる目的で、記憶素子のみを形成したウェハにより検討を行った。
〜実験1〜
厚さ0.725mmのシリコン基板上に、厚さ300nmの熱酸化膜を形成し、その上に図2に示した構成の記憶素子3を形成した。
具体的には、図2に示した構成の記憶素子3において、各層の材料及び膜厚を図3に示すように選定した。
・下地層14:膜厚10nmのTa膜と膜厚25nmのRu膜の積層膜
・磁化固定層15:膜厚2.5nmのCoFeB膜
・トンネル絶縁層16:膜厚0.9nmの酸化マグネシウム膜
・記憶層17:磁化固定層と同じ組成のCoFeB膜
・キャップ層18:膜厚3nmのTa膜、膜厚3nmのRu膜、膜厚3nmのTa膜の積層膜
このように各層を選定し、また下地層14とシリコン基板との間に図示しない膜厚100nmのCu膜(後述するワード線となるもの)を設けた。
上記膜構成で、記憶層17の強磁性層は、材質をCo−Fe−Bの3元系合金とし、強磁性層の膜厚を2.0nmに固定した。
厚さ0.725mmのシリコン基板上に、厚さ300nmの熱酸化膜を形成し、その上に図2に示した構成の記憶素子3を形成した。
具体的には、図2に示した構成の記憶素子3において、各層の材料及び膜厚を図3に示すように選定した。
・下地層14:膜厚10nmのTa膜と膜厚25nmのRu膜の積層膜
・磁化固定層15:膜厚2.5nmのCoFeB膜
・トンネル絶縁層16:膜厚0.9nmの酸化マグネシウム膜
・記憶層17:磁化固定層と同じ組成のCoFeB膜
・キャップ層18:膜厚3nmのTa膜、膜厚3nmのRu膜、膜厚3nmのTa膜の積層膜
このように各層を選定し、また下地層14とシリコン基板との間に図示しない膜厚100nmのCu膜(後述するワード線となるもの)を設けた。
上記膜構成で、記憶層17の強磁性層は、材質をCo−Fe−Bの3元系合金とし、強磁性層の膜厚を2.0nmに固定した。
酸化マグネシウム膜から成る絶縁層16以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム(MgO)膜から成る絶縁層16は、RFマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子3の各層を成膜した後に、磁場中熱処理炉で加熱処理を行った。
酸化マグネシウム(MgO)膜から成る絶縁層16は、RFマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子3の各層を成膜した後に、磁場中熱処理炉で加熱処理を行った。
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してArプラズマにより選択エッチングを行うことにより、ワード線(下部電極)を形成した。
この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。
この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。
その後、電子ビーム描画装置により記憶素子3のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子3を形成した。記憶素子3部分以外は、ワード線のCu層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子3のパターンを、短軸0.09μm×長軸0.18μmの楕円形状として、記憶素子3の面積抵抗値(Ωμm2)が20Ωμm2となるようにした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子3のパターンを、短軸0.09μm×長軸0.18μmの楕円形状として、記憶素子3の面積抵抗値(Ωμm2)が20Ωμm2となるようにした。
次に、記憶素子3部分以外を、厚さ100nm程度のAl2O3のスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子3の試料を作製した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子3の試料を作製した。
そして、上述の製造方法により、それぞれ記憶層17の強磁性層のCo−Fe−B合金の組成を変えた、記憶素子3の各試料を作製した。
Co−Fe−B合金の組成は、CoFeとBとの組成比(原子%)を80:20に固定して、CoFe中のCoの組成比x(原子%)を、90%、80%、70%、60%、50%、40%、30%、20%、10%、0%と変化させた。
Co−Fe−B合金の組成は、CoFeとBとの組成比(原子%)を80:20に固定して、CoFe中のCoの組成比x(原子%)を、90%、80%、70%、60%、50%、40%、30%、20%、10%、0%と変化させた。
以上、作製した記憶素子3の各試料に対して、それぞれ以下のようにして、特性の評価を行った。
測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子3に対して、外部から磁界を与えることができるように構成した。
また、記憶素子3に印加される電圧が、絶縁層16が破壊しない範囲内の1Vまでとなるように設定した。
測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子3に対して、外部から磁界を与えることができるように構成した。
また、記憶素子3に印加される電圧が、絶縁層16が破壊しない範囲内の1Vまでとなるように設定した。
(飽和磁化量の測定)
飽和磁化量Msを、試料振動型磁力計(Vibrating Sample Magnetometer)を使用した、VSM測定によって、測定した。
飽和磁化量Msを、試料振動型磁力計(Vibrating Sample Magnetometer)を使用した、VSM測定によって、測定した。
(実効的な反磁界の測定)
実効的な反磁界の測定用の試料として、上述した記憶素子3の試料とは別に、記憶素子3を構成する各層を形成し、これを20mm×20mm角の平面パターンに形成した試料を作製した。
そして、FMR(Ferromagnetic Resonance)測定によって、実効的な反磁界の大きさMeffectiveを求めた。
このFMR測定によって求められる、任意の外部磁場Hexに対する共鳴周波数fFMRは、下記の式(3)で与えられる。
実効的な反磁界の測定用の試料として、上述した記憶素子3の試料とは別に、記憶素子3を構成する各層を形成し、これを20mm×20mm角の平面パターンに形成した試料を作製した。
そして、FMR(Ferromagnetic Resonance)測定によって、実効的な反磁界の大きさMeffectiveを求めた。
このFMR測定によって求められる、任意の外部磁場Hexに対する共鳴周波数fFMRは、下記の式(3)で与えられる。
ここで、式(3)中のMeffectiveは、4πMeffective=4πMs−H⊥(H⊥:膜面に垂直な方向の異方性磁界)で表すことができる。
(反転電流値及び熱安定性の測定)
先行例1による記憶素子3の書き込み特性を評価する目的で、反転電流値の測定を行った。
記憶素子3に10μsから100msのパルス幅の電流を流して、その後の記憶素子3の抵抗値を測定した。
さらに、記憶素子3に流す電流量を変化させて、この記憶素子3の記憶層17の磁化M17の向きが反転する電流値を求めた。この電流値のパルス幅依存性をパルス幅1nsに外挿した値を、反転電流値とした。
また、反転電流値のパルス幅依存性の傾きは、記憶素子3の前述した熱安定性の指標(Δ)に対応する。反転電流値がパルス幅によって変化しない(傾きが小さい)ほど、熱の擾乱に強いことを意味する。
そして、記憶素子3間のばらつきを考慮するために、同一構成の記憶素子3を20個程度作製して、上述の測定を行い、反転電流値及び熱安定性の指標Δの平均値を求めた。
さらに、測定により得られた反転電流値の平均値と、記憶素子3の平面パターンの面積とから、反転電流密度Jc0を算出した。
先行例1による記憶素子3の書き込み特性を評価する目的で、反転電流値の測定を行った。
記憶素子3に10μsから100msのパルス幅の電流を流して、その後の記憶素子3の抵抗値を測定した。
さらに、記憶素子3に流す電流量を変化させて、この記憶素子3の記憶層17の磁化M17の向きが反転する電流値を求めた。この電流値のパルス幅依存性をパルス幅1nsに外挿した値を、反転電流値とした。
また、反転電流値のパルス幅依存性の傾きは、記憶素子3の前述した熱安定性の指標(Δ)に対応する。反転電流値がパルス幅によって変化しない(傾きが小さい)ほど、熱の擾乱に強いことを意味する。
そして、記憶素子3間のばらつきを考慮するために、同一構成の記憶素子3を20個程度作製して、上述の測定を行い、反転電流値及び熱安定性の指標Δの平均値を求めた。
さらに、測定により得られた反転電流値の平均値と、記憶素子3の平面パターンの面積とから、反転電流密度Jc0を算出した。
記憶素子3の各試料について、記憶層17のCo−Fe−B合金の組成と、飽和磁化量Ms及び実効的な反磁界の大きさMeffectiveの測定結果、さらに飽和磁化量と実効的な反磁界の大きさとの比Meffective/Msを表1に示す。ここで、表1に記載の記憶層17のCo−Fe−B合金のCo量は原子%で示している。
表1から、(CoxFe100-x)80B20のCo量xが70%以下の場合においては、実効的な反磁界の大きさ(Meffective)は飽和磁化量Msよりも小さく、つまり、Co量xが70%以下のときの比Meffective/はMs、1.0より小さな値になっている。
さらに、Co量xが小さくなるほど、MeffectiveとMsの差が大きくなっていることが確認できる。
さらに、Co量xが小さくなるほど、MeffectiveとMsの差が大きくなっていることが確認できる。
反転電流値の測定結果を図4に示し、熱安定性の指標の測定結果を図5に示す。
図4は、記憶層17のCo−Fe−B合金のCo量x(CoFe中の含有量;原子%)と、反転電流値から求めた反転電流密度Jc0との関係を示している。
図5は、記憶層17のCo−Fe−B合金のCo量(CoFe中の含有量;原子%)と、熱安定性の指標Δ(KV/kBT)との関係を示している。
図4は、記憶層17のCo−Fe−B合金のCo量x(CoFe中の含有量;原子%)と、反転電流値から求めた反転電流密度Jc0との関係を示している。
図5は、記憶層17のCo−Fe−B合金のCo量(CoFe中の含有量;原子%)と、熱安定性の指標Δ(KV/kBT)との関係を示している。
図4より、Co量xが小さくになるにつれて、反転電流密度Jc0が小さくなっていくことがわかる。
これは、Co量xが小さくなった場合、飽和磁化量Msは増加するが実効的な反磁界Meffectiveが小さくなるために、両者の積(Ms×Meffective)としては小さくなることに起因する。
これは、Co量xが小さくなった場合、飽和磁化量Msは増加するが実効的な反磁界Meffectiveが小さくなるために、両者の積(Ms×Meffective)としては小さくなることに起因する。
図5より、Co量xが小さくなるにつれて、熱安定性の指標Δ(=KV/kBT)が大きくなっていき、Co量xがある程度以上小さくなると熱安定性の指標Δが大きい値で安定することが分かる。
これは、図5に示した飽和磁化量Msの測定結果と、式(2)より熱安定性の指標Δが飽和磁化量Msに比例することとから予想される変化とよく一致している。
これは、図5に示した飽和磁化量Msの測定結果と、式(2)より熱安定性の指標Δが飽和磁化量Msに比例することとから予想される変化とよく一致している。
表1、図4、図5の結果より、実効的な反磁界Meffectiveが飽和磁化量Msよりも小さくなる、Co量xが70%以下の組成において、Msを下げるといった熱安定性を犠牲にする手法を用いずに、高い熱安定性を有したまま、反転電流値Jc0を低減できることが明らかになった。
〜実験2〜
上記の[実験1]により、(CoxFe100-x)80B20の場合、Co量xが70%以下の組成で高い熱安定性を有したまま、反転電流値Jc0を低減できることがわかった。
そこで、[実験2]において(Co70Fe30)80Bz、および(Co80Fe20)80Bz組成の記憶層17を用いて、B量zがCoとFeの比とMeffective/Msにどのような影響を与えるかを調べた。試料の詳細は[実験1]と同様である。
上記の[実験1]により、(CoxFe100-x)80B20の場合、Co量xが70%以下の組成で高い熱安定性を有したまま、反転電流値Jc0を低減できることがわかった。
そこで、[実験2]において(Co70Fe30)80Bz、および(Co80Fe20)80Bz組成の記憶層17を用いて、B量zがCoとFeの比とMeffective/Msにどのような影響を与えるかを調べた。試料の詳細は[実験1]と同様である。
表2に(Co70Fe30)100-zBzで、B量z(原子%)を5〜40%としたCoFeB合金の組成と、飽和磁化量Ms及び実効的な反磁界の大きさMeffectiveの測定結果、さらに飽和磁化量と実効的な反磁界の大きさとの比Meffective/Msを示す。
また表3には、(Co80Fe20)100-zBzの場合で、同様に、B量z(原子%)を5〜40%としたCoFeB合金の組成と、飽和磁化量Ms、実効的な反磁界の大きさMeffective、比Meffective/Msを示している。
また表3には、(Co80Fe20)100-zBzの場合で、同様に、B量z(原子%)を5〜40%としたCoFeB合金の組成と、飽和磁化量Ms、実効的な反磁界の大きさMeffective、比Meffective/Msを示している。
表2の結果より、(Co70Fe30)100-zBzのようにCoとFeの比を70/30で固定した場合、B量z=40原子%以外の組成では実効的な反磁界Meffectiveが飽和磁化量Msより小さくなっていることが確認できる。
表3の結果より、(Co80Fe20)100-zBzのようにCoとFeの比を80/20で固定した場合、いずれの組成においても実効的な反磁界Meffectiveが飽和磁化量Msより大きくなっていることが確認できる。
上述の表1〜3の結果より、B量zが30原子%以下の範囲であれば、飽和磁化量Msと実効的な反磁界Meffectiveの大小関係はCoとFeの比で決定されることが明らかになった。
従って、記憶層17の実効的な反磁界Meffectiveが飽和磁化量Msより小さくなるCo−Fe−B合金の組成は、
0≦Cox≦70、
30≦Fey≦100、
0<Bz≦30において、
(Cox−Fey)100-z−Bzである。
従って、記憶層17の実効的な反磁界Meffectiveが飽和磁化量Msより小さくなるCo−Fe−B合金の組成は、
0≦Cox≦70、
30≦Fey≦100、
0<Bz≦30において、
(Cox−Fey)100-z−Bzである。
〜実験3〜
Gbitクラスのスピン注入型磁化反転メモリでは、記憶素子のサイズが100nmφ以下になることが想定される。そこで、[実験3]において、50nmφのサイズの記憶素子を用いて、熱安定性を評価した。
Co−Fe−B合金の組成は、CoFeとBとの組成比(原子%)を80:20に固定して、CoFe中のCoの組成比x(原子%)を、90%、80%、70%、60%、50%、40%、30%、20%、10%、0%と変化させた。
素子サイズ以外の試料の詳細は[実験1]と同様である。
Gbitクラスのスピン注入型磁化反転メモリでは、記憶素子のサイズが100nmφ以下になることが想定される。そこで、[実験3]において、50nmφのサイズの記憶素子を用いて、熱安定性を評価した。
Co−Fe−B合金の組成は、CoFeとBとの組成比(原子%)を80:20に固定して、CoFe中のCoの組成比x(原子%)を、90%、80%、70%、60%、50%、40%、30%、20%、10%、0%と変化させた。
素子サイズ以外の試料の詳細は[実験1]と同様である。
記憶素子3のサイズが50nmφの場合のCo−Fe−B合金のCo量(CoFe中の含有量;原子%)と熱安定性の指標Δ(KV/kBT)の関係を図6に示す。
図6より、素子サイズが50nmφになったことにより、熱安定性指数ΔのCo−Fe−B合金組成依存性が、図4に示した短軸0.09μm×長軸0.18μmの楕円形状記憶素子で得られたΔのCo−Fe−B合金組成依存性から大きく変化したことが分かる。
図6によると、Feが60原子%以上存在するCo−Fe−B合金組成の場合にのみ、高い熱安定性が保持されている。
種々の検討を行った結果、Feが60原子%以上存在するCo−Fe−B合金が極微小な記憶素子において高い熱安定性Δを示す理由は、Co−Fe−B合金の磁化が膜面面直方向を向いていることに起因していることが明らかになった。
Co−Fe−B合金の磁化が膜面面直方向になっている理由は、実効的な反磁界Meffectiveが飽和磁化量Msより著しく小さい組成であることに起因していると思われる。
また、垂直磁化膜になると極微小素子においても熱安定性が保たれる理由は、式(2)中のHk[実効的な異方性磁界]に関係しており、垂直磁化膜のHkは一般的に面内磁化膜よりも遥かに大きな値になる。つまり、垂直磁化膜では、大きなHkの効果により、面内磁化膜では十分な熱安定性Δを確保できない極微小な素子においても高い熱安定性Δを保つことが出来る。
上記の実験結果から、(CoxFe100-x)80B20という組成のCo−Fe−B合金では、Fe100-xが60以上になる場合、Gbitクラスのスピン注入を利用したメモリ装置に好適となるといえる。
種々の検討を行った結果、Feが60原子%以上存在するCo−Fe−B合金が極微小な記憶素子において高い熱安定性Δを示す理由は、Co−Fe−B合金の磁化が膜面面直方向を向いていることに起因していることが明らかになった。
Co−Fe−B合金の磁化が膜面面直方向になっている理由は、実効的な反磁界Meffectiveが飽和磁化量Msより著しく小さい組成であることに起因していると思われる。
また、垂直磁化膜になると極微小素子においても熱安定性が保たれる理由は、式(2)中のHk[実効的な異方性磁界]に関係しており、垂直磁化膜のHkは一般的に面内磁化膜よりも遥かに大きな値になる。つまり、垂直磁化膜では、大きなHkの効果により、面内磁化膜では十分な熱安定性Δを確保できない極微小な素子においても高い熱安定性Δを保つことが出来る。
上記の実験結果から、(CoxFe100-x)80B20という組成のCo−Fe−B合金では、Fe100-xが60以上になる場合、Gbitクラスのスピン注入を利用したメモリ装置に好適となるといえる。
〜実験4〜
上記[実験3]において、(CoxFe100-x)80B20という組成のCo−Fe−B合金では、Fe量が60以上になる場合、Gbitクラスのスピン注入を利用したメモリ装置に好適となることを示した。[実験4]では、さらに、B量を5〜30原子%の範囲のCo−Fe−B合金で50nmφのサイズの記憶素子を作製し、熱安定性を評価した。
素子サイズ以外の試料の詳細は[実験1]と同様である。
上記[実験3]において、(CoxFe100-x)80B20という組成のCo−Fe−B合金では、Fe量が60以上になる場合、Gbitクラスのスピン注入を利用したメモリ装置に好適となることを示した。[実験4]では、さらに、B量を5〜30原子%の範囲のCo−Fe−B合金で50nmφのサイズの記憶素子を作製し、熱安定性を評価した。
素子サイズ以外の試料の詳細は[実験1]と同様である。
Co量x=50、40、30、20、10、0およびB量z=5、10、20、30という範囲における(CoxFe100-x)100-zBzという組成のCo−Fe−B合金と熱安定性の指標Δ(KV/kBT)の関係を表4に示す。
表4より、Co量x=50かつB量z=5〜30の場合を除いたすべての組成において熱安定性Δが大きく保たれていることが分かる。
つまり、[実験4]の結果と同様に、Co量x=50と60がGbitクラスのスピン注入型磁化反転メモリに対応した極微小素子で高い熱安定性を確保する際の境界線になることが明らかになった。
つまり、[実験4]の結果と同様に、Co量x=50と60がGbitクラスのスピン注入型磁化反転メモリに対応した極微小素子で高い熱安定性を確保する際の境界線になることが明らかになった。
従って、上記の結果より、記憶層17のCo−Fe−B合金の組成が、
0≦Cox≦40、
60≦Fey≦100、
0<Bz≦30において、
(Cox−Fey)100-z−Bzである場合、Gbitクラスのスピン注入型磁化反転メモリを作製するのに好適であることが判明した。
0≦Cox≦40、
60≦Fey≦100、
0<Bz≦30において、
(Cox−Fey)100-z−Bzである場合、Gbitクラスのスピン注入型磁化反転メモリを作製するのに好適であることが判明した。
なおCo−Fe−B合金は、CoとFe比のFeが大きい組成において、実効的な反磁界Meffectiveと飽和磁化量Msの乖離が大きくなり、垂直磁化し易くなるため、熱安定性が確保し易くなる。
そのため、磁気メモリの容量が増加し、記憶素子3のサイズが小さくなったときはFeを多く含むCo−Fe−B合金の方が熱安定性を確保し易くなる。
そこで、例えば、Feyが60、70nmφの記憶層17でGbitクラスのスピン注入型磁化反転メモリが実現できている状況を考えると、記憶素子3の直径が5nmφ小さくなる毎にCo−Fe−B合金のFe量yは5ずつ増えた状態になっていることが望ましい。
例えばFe量yは、上記の(Cox−Fey)100-z−Bzの場合において、CoFe中の含有量としての原子%が65%、70%、75%、80%・・・という組成とする(Co量xでいえば、35%,30%,25%,20%・・・とする)ことが、記憶素子サイズの縮小に応じてより好適な例となる。
そのため、磁気メモリの容量が増加し、記憶素子3のサイズが小さくなったときはFeを多く含むCo−Fe−B合金の方が熱安定性を確保し易くなる。
そこで、例えば、Feyが60、70nmφの記憶層17でGbitクラスのスピン注入型磁化反転メモリが実現できている状況を考えると、記憶素子3の直径が5nmφ小さくなる毎にCo−Fe−B合金のFe量yは5ずつ増えた状態になっていることが望ましい。
例えばFe量yは、上記の(Cox−Fey)100-z−Bzの場合において、CoFe中の含有量としての原子%が65%、70%、75%、80%・・・という組成とする(Co量xでいえば、35%,30%,25%,20%・・・とする)ことが、記憶素子サイズの縮小に応じてより好適な例となる。
[1-4.先行例2の構成]
続いて、先行例2について説明する。なお、先行例2のメモリ装置及び記憶素子3の構成例は図1,図2と同様であるため、その重複説明は避ける。
この先行例2は、先行例1と同じく、記憶層17、磁化固定層15としてCo−Fe−Bを用いるが、そのCo−Fe−Bの組成が、0≦Cox≦40、60≦Fey≦100、20<Bz≦40において、(Cox−Fey)100-z−Bzとするものである。
続いて、先行例2について説明する。なお、先行例2のメモリ装置及び記憶素子3の構成例は図1,図2と同様であるため、その重複説明は避ける。
この先行例2は、先行例1と同じく、記憶層17、磁化固定層15としてCo−Fe−Bを用いるが、そのCo−Fe−Bの組成が、0≦Cox≦40、60≦Fey≦100、20<Bz≦40において、(Cox−Fey)100-z−Bzとするものである。
半導体デバイスであるスピン注入型磁化反転メモリの製造を考えた場合、記憶素子3を構成する磁性材料は半導体プロセスが許容する温度範囲で優れた特性を発揮することが望まれる。
例えば、Si基板からすべての工程を経て、チップになるまでの間に行われる半導体プロセスで加わる熱負荷は、350度以上になることがあるため、それを考慮すると、記憶素子3を構成する磁性材料は350度以上の熱処理をしたときでも優れた特性になる必要がある。
また、他方、メモリ装置の動作に必要なトランジスタは通常、例えば450度以上の高温にさらされると特性が劣化してしまう。このため450度、500度などの高温で加熱した状態で優れた特性を示す磁性材料も好適ではない。
例えば、Si基板からすべての工程を経て、チップになるまでの間に行われる半導体プロセスで加わる熱負荷は、350度以上になることがあるため、それを考慮すると、記憶素子3を構成する磁性材料は350度以上の熱処理をしたときでも優れた特性になる必要がある。
また、他方、メモリ装置の動作に必要なトランジスタは通常、例えば450度以上の高温にさらされると特性が劣化してしまう。このため450度、500度などの高温で加熱した状態で優れた特性を示す磁性材料も好適ではない。
したがって、スピン注入型磁化反転メモリの製造を考えた場合、記憶素子3を構成する磁性材料は概ね350度以上から450度未満程度の温度範囲で良好な特性を示すことが必要である。
半導体プロセスとの熱的な親和性の観点から考えると、一般的な垂直磁化材料は250度以上の高温で磁気およびTMR特性を劣化させる、もしくは500度以上の高温において磁気特性が出現することが多いため、垂直磁化膜は取り扱いが難しい。
しかしながら、上述のように垂直磁化膜は大容量、低消費電力化に適している。従って、半導体プロセスと親和性の高い熱処理条件で低反転電流かつ高出力な特性を示すスピン注入型磁化反転メモリ用の垂直磁化膜を開発することは重要である。
そこで先行例2は、上述のように大容量、低消費電力化に適した垂直磁気異方性を有する記憶素子3を用いたメモリ装置において、熱処理温度が350度以上、450度未満の範囲で大きな磁気抵抗変化率を確保する必要がある、という認識に基づくものである。
しかしながら、上述のように垂直磁化膜は大容量、低消費電力化に適している。従って、半導体プロセスと親和性の高い熱処理条件で低反転電流かつ高出力な特性を示すスピン注入型磁化反転メモリ用の垂直磁化膜を開発することは重要である。
そこで先行例2は、上述のように大容量、低消費電力化に適した垂直磁気異方性を有する記憶素子3を用いたメモリ装置において、熱処理温度が350度以上、450度未満の範囲で大きな磁気抵抗変化率を確保する必要がある、という認識に基づくものである。
上述のように記録電流を低減させるためには、垂直磁化型を採用することが望ましい。また垂直磁化膜は一般に面内磁化膜よりも高い磁気異方性を持たせることが可能であるため、上述の熱安定性Δを大きく保つ点でも好ましい。
垂直異方性を有する磁性材料には希土類−遷移金属合金(TbCoFeなど)、金属多層膜(Co/Pd多層膜など)、規則合金(FePtなど)、酸化物と磁性金属の間の界面異方性の利用(Co/MgOなど)等いくつかの種類がある。しかし、希土類−遷移金属合金は加熱により拡散、結晶化すると垂直磁気異方性を失うため、スピン注入型磁化反転メモリ用材料としては好ましくない。また金属多層膜も加熱により拡散し、垂直磁気異方性が劣化することが知られており、さらに垂直磁気異方性が発現するのは面心立方の(111)配向となっている場合であるため、MgOやそれに隣接して配置するFe、CoFe、CoFeBなどの高分極率層に要求される(001)配向を実現させることが困難となる。
L10規則合金は高温でも安定であり、かつ(001)配向時に垂直磁気異方性を示すことから、上述のような問題は起こらないものの、製造時に500℃以上の十分に高い温度で加熱する、あるいは製造後に500℃以上の高温で熱処理を行うことで原子を規則配列させる必要があり、半導体プロセスとの親和性が低い。かつ、トンネルバリア等積層膜の他の部分における好ましくない拡散や界面粗さの増大を引き起こす可能性がある。
L10規則合金は高温でも安定であり、かつ(001)配向時に垂直磁気異方性を示すことから、上述のような問題は起こらないものの、製造時に500℃以上の十分に高い温度で加熱する、あるいは製造後に500℃以上の高温で熱処理を行うことで原子を規則配列させる必要があり、半導体プロセスとの親和性が低い。かつ、トンネルバリア等積層膜の他の部分における好ましくない拡散や界面粗さの増大を引き起こす可能性がある。
これに対し、界面磁気異方性を利用した材料、すなわちトンネルバリアであるMgO上にCo系あるいはFe系材料を積層させたものは上記いずれの問題も起こり難く、このためスピン注入型磁化反転メモリの記憶層材料として有望視されている。
そこで、本願の発明者等が種々の検討を行った結果、Co−Fe−Bで構成される磁性材料であり、組成が0≦Cox≦40、60≦Fey≦100、20<Bz≦40、[(Cox−Fey)100-z−Bz]の範囲にある場合、熱処理温度を350度以上にした状態でも、上記の反転電流を表す式中のスピン分極率Pを高く保つことが出来ることを見出した。
高出力素子はスピン分極率Pが高いことから、このような先行例2によれば低反転電流化も可能である。
さらに、高い磁気異方性を有する垂直磁化材料を用いることで、熱安定性を犠牲にすることなく、高出力かつ低消費電力なスピン注入型の磁化反転素子(記憶素子3)が提供可能になる。
高出力素子はスピン分極率Pが高いことから、このような先行例2によれば低反転電流化も可能である。
さらに、高い磁気異方性を有する垂直磁化材料を用いることで、熱安定性を犠牲にすることなく、高出力かつ低消費電力なスピン注入型の磁化反転素子(記憶素子3)が提供可能になる。
先行例2のメモリ装置及び記憶素子3の構成は、上記図1,図2と同様であるが、記憶素子3の記憶層17が上記組成のものとなる。
つまり先行例2の記憶素子によれば、情報を磁性体の磁化状態により保持する記憶層17を有し、記憶層17に対して、中間層である絶縁層16を介して磁化固定層15が設けられる。そして積層方向にスピン偏極した電子を注入することにより、膜面垂直方向に磁化した記憶層17の磁化の向きが変化して、記憶層17に対して情報の記録が行われる。ここで記憶層17を構成する強磁性層材料として例えば上記組成のCo−Fe−Bを用いることにより、高温熱処理でも高いトンネル磁気抵抗効果かつ低反転電流の特性を得ることができる。
これにより高温熱処理でも高出力、かつ低電流での磁化反転を可能とする。
つまり先行例2の記憶素子によれば、情報を磁性体の磁化状態により保持する記憶層17を有し、記憶層17に対して、中間層である絶縁層16を介して磁化固定層15が設けられる。そして積層方向にスピン偏極した電子を注入することにより、膜面垂直方向に磁化した記憶層17の磁化の向きが変化して、記憶層17に対して情報の記録が行われる。ここで記憶層17を構成する強磁性層材料として例えば上記組成のCo−Fe−Bを用いることにより、高温熱処理でも高いトンネル磁気抵抗効果かつ低反転電流の特性を得ることができる。
これにより高温熱処理でも高出力、かつ低電流での磁化反転を可能とする。
またこの記憶素子3を用いたメモリ装置は、2種類の配線(図1の配線1,6)を通じて、記憶素子3に積層方向の電流が流れ、スピントランスファが起こることにより、2種類の配線を通じて記憶素子3の積層方向に電流を流してスピントルク磁化反転による情報の記録を行うことができる。
このような先行例2では、高温熱処理でも高出力かつ低電流動作といった特性が得られるため、特性バランスに優れた記憶素子3を構成することができる。
また、高い磁気異方性を有する垂直磁化膜を用いているため、情報の熱安定性が低下することも無い。
これにより、動作エラーをなくして、記憶素子3の動作マージンを充分に得ることができ、記憶素子3を安定して動作させることができる。
また、350度以上450度未満の高温熱処理ですぐれた特性を示す材料であるため、半導体プロセスとの親和性が高い。
また、記憶素子3に対する書き込み電流が低減されることにより、記憶素子の消費電力を低減することが可能となる
従って、先行例2の記憶素子3によりメモリセルを構成した、メモリ全体の消費電力を低減することが可能になる。
従って、安定して動作する、信頼性の高いメモリを実現することができる。
また、高い磁気異方性を有する垂直磁化膜を用いているため、情報の熱安定性が低下することも無い。
これにより、動作エラーをなくして、記憶素子3の動作マージンを充分に得ることができ、記憶素子3を安定して動作させることができる。
また、350度以上450度未満の高温熱処理ですぐれた特性を示す材料であるため、半導体プロセスとの親和性が高い。
また、記憶素子3に対する書き込み電流が低減されることにより、記憶素子の消費電力を低減することが可能となる
従って、先行例2の記憶素子3によりメモリセルを構成した、メモリ全体の消費電力を低減することが可能になる。
従って、安定して動作する、信頼性の高いメモリを実現することができる。
また、図2に示した記憶素子3を備える、図1に示した構成のメモリは、メモリを製造する際に、一般の半導体MOS形成プロセスを適用できるという利点を有している。
従って、本例のメモリを、汎用メモリとして適用することが可能になる。
なお磁化固定層15についても、上記組成のCo−Fe−Bとしてもよい。
従って、本例のメモリを、汎用メモリとして適用することが可能になる。
なお磁化固定層15についても、上記組成のCo−Fe−Bとしてもよい。
また先行例2においても、中間層である絶縁層16を、酸化マグネシウム層とした場合には、磁気抵抗変化率(MR比)を高くすることができる。
MR比を高くすることによって、スピン注入の効率を向上して、記憶層17の磁化M17の向きを反転させるために必要な電流密度をさらに低減することができる。
MR比を高くすることによって、スピン注入の効率を向上して、記憶層17の磁化M17の向きを反転させるために必要な電流密度をさらに低減することができる。
また記憶素子3は、下地層14からキャップ層18までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子3のパターンを形成することにより、製造することができる。
[1-5.先行例2に関する実験]
ここで、先行例としての記憶素子3の構成において、具体的に記憶層17を構成する強磁性層の材料を選定し、記憶素子3の特性を調べた。
上述の[実験1]〜[実験4]と同様、記憶層17の磁化反転特性を調べる目的で、記憶素子3のみを形成したウェハにより検討を行った。
ここで、先行例としての記憶素子3の構成において、具体的に記憶層17を構成する強磁性層の材料を選定し、記憶素子3の特性を調べた。
上述の[実験1]〜[実験4]と同様、記憶層17の磁化反転特性を調べる目的で、記憶素子3のみを形成したウェハにより検討を行った。
〜実験5〜
厚さ0.725mmのシリコン基板上に、厚さ300nmの熱酸化膜を形成し、その上に図2に示した構成の記憶素子3を図7に示すように形成した。
・下地層14:膜厚10nmのTa膜と膜厚10nmのRu膜と膜厚10nmのTa膜の積層膜
・磁化固定層15:膜厚1.2nmのCoFeB膜
・トンネル絶縁層16:膜厚0.9nmの酸化マグネシウム膜
・記憶層17:磁化固定層と同じ組成のCoFeB膜
・キャップ層18:膜厚3nmのTa膜、膜厚3nmのRu膜、膜厚3nmのTa膜の積層膜
このように各層を選定し、また下地膜14とシリコン基板との間に図示しない膜厚100nmのCu膜(後述するワード線となるもの)を設けて、各層を形成した。
上記膜構成で、記憶層17の強磁性層は、材質をCo−Fe−Bの3元系合金とし、強磁性層の膜厚を1.5nmに固定した。
厚さ0.725mmのシリコン基板上に、厚さ300nmの熱酸化膜を形成し、その上に図2に示した構成の記憶素子3を図7に示すように形成した。
・下地層14:膜厚10nmのTa膜と膜厚10nmのRu膜と膜厚10nmのTa膜の積層膜
・磁化固定層15:膜厚1.2nmのCoFeB膜
・トンネル絶縁層16:膜厚0.9nmの酸化マグネシウム膜
・記憶層17:磁化固定層と同じ組成のCoFeB膜
・キャップ層18:膜厚3nmのTa膜、膜厚3nmのRu膜、膜厚3nmのTa膜の積層膜
このように各層を選定し、また下地膜14とシリコン基板との間に図示しない膜厚100nmのCu膜(後述するワード線となるもの)を設けて、各層を形成した。
上記膜構成で、記憶層17の強磁性層は、材質をCo−Fe−Bの3元系合金とし、強磁性層の膜厚を1.5nmに固定した。
酸化マグネシウム膜から成る絶縁層16以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム(MgO)膜から成る絶縁層16は、RFマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子3の各層を成膜した後に、磁場中熱処理炉で、各種温度・1時間の熱処理を行った。
酸化マグネシウム(MgO)膜から成る絶縁層16は、RFマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子3の各層を成膜した後に、磁場中熱処理炉で、各種温度・1時間の熱処理を行った。
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してArプラズマにより選択エッチングを行うことにより、ワード線(下部電極)を形成した。この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。
その後、電子ビーム描画装置により記憶素子3のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子3を形成した。記憶素子3部分以外は、ワード線のCu層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子3のパターンを、短軸0.09μm×長軸0.09μmの楕円形状として、記憶素子3の面積抵抗値(Ωμm2)が20Ωμm2となるようにした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子3のパターンを、短軸0.09μm×長軸0.09μmの楕円形状として、記憶素子3の面積抵抗値(Ωμm2)が20Ωμm2となるようにした。
次に、記憶素子3部分以外を、厚さ100nm程度のAl2O3のスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子3の試料を作製した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子3の試料を作製した。
そして、上述の製造方法により、それぞれ記憶層17の強磁性層のCo−Fe−B合金の組成を変えた、記憶素子3の各試料を作製した。
Co−Fe−B合金の組成は、CoとFeの組成比(原子%)を20:80に固定して、Bの組成比z(原子%)を、10%、20%、30%、35%、40%、50%と変化させた。
Co−Fe−B合金の組成は、CoとFeの組成比(原子%)を20:80に固定して、Bの組成比z(原子%)を、10%、20%、30%、35%、40%、50%と変化させた。
以上、作製した記憶素子3の各試料に対して、それぞれ以下のようにして、特性の評価を行った。
(TMRの測定)
先行例の記憶素子の出力特性を評価する目的で、TMRの測定を行った。
記憶素子3に磁場を3kOeの範囲で掃印しながら100mVの電圧を印加し、記憶素子3の抵抗値を測定した。
そして、記憶素子3間のばらつきを考慮するために、同一構成の記憶素子3を20個程度作製して、上述の測定を行い、特性の平均値を求めた。
(TMRの測定)
先行例の記憶素子の出力特性を評価する目的で、TMRの測定を行った。
記憶素子3に磁場を3kOeの範囲で掃印しながら100mVの電圧を印加し、記憶素子3の抵抗値を測定した。
そして、記憶素子3間のばらつきを考慮するために、同一構成の記憶素子3を20個程度作製して、上述の測定を行い、特性の平均値を求めた。
記憶素子3の各試料について、図8に記憶層17のCo−Fe−B合金の組成毎にTMRの熱処理温度依存性を示す。
図8より、B濃度が10%の場合[図中の10B]、TMRは熱処理温度:300度付近でピークを取っていることが分かる。
これに対して、B濃度が20〜40%の組成範囲の場合[図中の20B〜40B]、TMRのピークが熱処理温度350〜400度付近へとシフトしている。
また、B濃度が50%の場合[図中の50B]、200度以上の熱処理になると、TMRが観測されるようになるものの、TMRの絶対値が他の組成のCo−Fe−B合金と比較して極端に小さくなっていることが分かる。
B濃度が40%の場合、B濃度が10〜35%の試料の最大TMR[110%程度]と比較して、若干小さなTMRにとどまっているが、熱処理温度350〜400度付近で約80%程度のTMRは確保されており、スピン注入型磁化反転メモリに適応可能な出力に達している。
またB濃度が20〜30%の試料では450度付近でも十分なTMRが確保されている。
図8より、B濃度が10%の場合[図中の10B]、TMRは熱処理温度:300度付近でピークを取っていることが分かる。
これに対して、B濃度が20〜40%の組成範囲の場合[図中の20B〜40B]、TMRのピークが熱処理温度350〜400度付近へとシフトしている。
また、B濃度が50%の場合[図中の50B]、200度以上の熱処理になると、TMRが観測されるようになるものの、TMRの絶対値が他の組成のCo−Fe−B合金と比較して極端に小さくなっていることが分かる。
B濃度が40%の場合、B濃度が10〜35%の試料の最大TMR[110%程度]と比較して、若干小さなTMRにとどまっているが、熱処理温度350〜400度付近で約80%程度のTMRは確保されており、スピン注入型磁化反転メモリに適応可能な出力に達している。
またB濃度が20〜30%の試料では450度付近でも十分なTMRが確保されている。
結論として、B濃度が20〜40%の組成範囲の場合、半導体プロセスと最も適合する熱処理範囲において、最も良好なTMR特性が得られることが確認できる。
一般に、Co−Fe−B合金を用いてトンネル磁気接合を作る場合、熱処理によりBがMgOバリア(絶縁層16)もしくはキャップ層18側に拡散することが知られている。熱処理温度350度〜400度の範囲でB濃度が20〜40%が好適となる理由は、このBの拡散と関係しており、初期のCo−Fe−B合金組成としてある一定量のBを合金膜中に存在させることにより、所望の熱処理温度範囲で優れた垂直磁気特性ならびにTMR特性が得られるBの分布が実現し、それに伴いMgOバリアとCo−Fe−B合金の界面磁気異方性を強化したためと予想される。
一般に、Co−Fe−B合金を用いてトンネル磁気接合を作る場合、熱処理によりBがMgOバリア(絶縁層16)もしくはキャップ層18側に拡散することが知られている。熱処理温度350度〜400度の範囲でB濃度が20〜40%が好適となる理由は、このBの拡散と関係しており、初期のCo−Fe−B合金組成としてある一定量のBを合金膜中に存在させることにより、所望の熱処理温度範囲で優れた垂直磁気特性ならびにTMR特性が得られるBの分布が実現し、それに伴いMgOバリアとCo−Fe−B合金の界面磁気異方性を強化したためと予想される。
この予想によると、450度以上の高温熱処理でも優れたTMR特性が得られるB濃度が存在することになるが、本実験で用いた試料の場合、450度を越える熱処理では下地層14のラフネスが増大し、さらに過度な下地層14、キャップ層18の拡散が生じたため、すべてのB濃度のCo−Fe−BでTMR特性が劣化したものと考えられる。
B濃度が10%の場合、350度以上の高温でTMR特性が劣化した原因は、高温で熱処理した場合にはB濃度が少なすぎるため、MgOバリアとCo−Fe−B合金の界面磁気異方性を強化することが出来ないことに起因すると考えられる。
また、B濃度が50%の場合に良好なTMR特性が得られない原因は、B濃度が高すぎで飽和磁化が極端に低下したためと推察される。
また、B濃度が50%の場合に良好なTMR特性が得られない原因は、B濃度が高すぎで飽和磁化が極端に低下したためと推察される。
以上の結果より、CoとFeの組成比(原子%)を20:80に固定したCo−Fe−B合金の場合、B濃度が20〜40%で熱処理温度350度〜450度の範囲で高出力な記憶素子3を作成できることが実証された。
〜実験6〜
上記の[実験5]では、特定のCo/Fe比でB濃度を変えた場合の詳細な実験結果を示した。次に、[実験6]ではCo/Fe比を40/60、30/70、10/90として、B濃度をそれぞれ20%、30%、40%と変化させた記憶素子3を作成し、TMR特性の評価を行った。
上記の[実験5]では、特定のCo/Fe比でB濃度を変えた場合の詳細な実験結果を示した。次に、[実験6]ではCo/Fe比を40/60、30/70、10/90として、B濃度をそれぞれ20%、30%、40%と変化させた記憶素子3を作成し、TMR特性の評価を行った。
図9(a)(b)(c)に、各Co/Fe比でB濃度および熱処理温度を変えた場合のTMR特性を示す。
この結果からわかるように、いずれの組成においても[実験5]で示したB濃度[20〜40%]、熱処理温度範囲[350度〜400度]において、高出力[=高TMR]となる特性が得られている。
また450度付近でも高出力[=高TMR]となる組成も見られる。例えばB濃度が20〜30%の組成である。
また、TMRの値に、Co/Fe比に対する大きな依存性は観測されない。
この結果からわかるように、いずれの組成においても[実験5]で示したB濃度[20〜40%]、熱処理温度範囲[350度〜400度]において、高出力[=高TMR]となる特性が得られている。
また450度付近でも高出力[=高TMR]となる組成も見られる。例えばB濃度が20〜30%の組成である。
また、TMRの値に、Co/Fe比に対する大きな依存性は観測されない。
以上の[実験5]および[実験6]の結果により、組成が0≦Cox≦40、60≦Fey≦100、20<Bz≦40において、(Cox−Fey)100-z−Bzとなる垂直磁化強磁性材料Co−Fe−Bを用いることにより、半導体プロセスと親和性の高い熱処理温度範囲:350度〜400度で高出力な記憶素子が提供可能であることが示される。
また、高出力を実現したことにより、高いスピン分極率Pも同時に実現することによって、低消費電力化も可能となる。
このように垂直磁化の高い磁気異方性を活用することによって熱安定性を犠牲にする手法を用いることなく、高出力かつ低反転電流のスピン注入磁化反転素子が提供可能になった。
また、高出力を実現したことにより、高いスピン分極率Pも同時に実現することによって、低消費電力化も可能となる。
このように垂直磁化の高い磁気異方性を活用することによって熱安定性を犠牲にする手法を用いることなく、高出力かつ低反転電流のスピン注入磁化反転素子が提供可能になった。
なお、前述の先行例1では、B濃度については、0<Bz≦30の範囲で実効的な反磁界Meffectiveが飽和磁化量Msより小さくなり、垂直磁化に好適であると述べた。(例えば上記表2参照)。これに対し、先行例2ではB濃度について20<Bz≦40とするものであるが、すると30〜40%の範囲は、適切でないように見える。
しかしながら、比較的高温の熱処理を行う場合、B濃度が30〜40%の範囲も、実効的な反磁界Meffectiveが飽和磁化量Msより小さくなり、垂直磁化に好適であることがわかった。
しかしながら、比較的高温の熱処理を行う場合、B濃度が30〜40%の範囲も、実効的な反磁界Meffectiveが飽和磁化量Msより小さくなり、垂直磁化に好適であることがわかった。
以下の[表5]は、記憶層17のCo−Fe−B組成が、(Co70−Fe30)65−B35と、(Co70−Fe30)60−B40の場合について、熱処理温度を400℃とした場合の飽和磁化量Msと実効的な反磁界Meffectiveについて調べたものである。
B濃度が35%、40%のいずれの場合も、実効的な反磁界Meffectiveが飽和磁化量Msより小さく(Meffective/Ms<1)なっている。
つまり、熱処理温度が高い場合、B濃度が30〜40%の範囲でも、記憶層17が受ける、実効的な反磁界の大きさが、記憶層17の飽和磁化量よりも小さいということを満たしているものとなる。
つまり、熱処理温度が高い場合、B濃度が30〜40%の範囲でも、記憶層17が受ける、実効的な反磁界の大きさが、記憶層17の飽和磁化量よりも小さいということを満たしているものとなる。
<2.実施の形態の記憶素子>
[2-1.先行例の課題について]
先行例においては、記憶層17の強磁性材料としてCo−Fe−B合金を用い、その組成を所定の比率とすることで、書き込み電流量の低減と、情報保持能力である熱安定性の点で好適な記憶素子を実現できることについて触れた。
ただし、このようにCo−Fe−B合金を用いる場合においては、記憶層17の強磁性層の組成としてFeを比較的多く含むものとなる。
このことによると、磁気メモリの製造プロセス時の加工ダメージ・高温加熱において、酸化、つまりは腐食による抵抗の上昇が促進されてしまうこととなる。
[2-1.先行例の課題について]
先行例においては、記憶層17の強磁性材料としてCo−Fe−B合金を用い、その組成を所定の比率とすることで、書き込み電流量の低減と、情報保持能力である熱安定性の点で好適な記憶素子を実現できることについて触れた。
ただし、このようにCo−Fe−B合金を用いる場合においては、記憶層17の強磁性層の組成としてFeを比較的多く含むものとなる。
このことによると、磁気メモリの製造プロセス時の加工ダメージ・高温加熱において、酸化、つまりは腐食による抵抗の上昇が促進されてしまうこととなる。
特に、素子直径を100nm以下に微細化することが要求される高密度記憶素子では、外周部からの磁性層への侵食による抵抗上昇が無視できなくなる。加工方法によって、MgOトンネルバリア膜の直上でエッチングを止めて、下部・磁化固定層を保護する方法も存在するが、上部・記憶層については変わらず磁性体が露出するものとなってしまう。
本実施の形態の目的は、記憶層の耐食性を強化し、微細加工時の抵抗上昇を防止する比較的容易な方法を提案し、安定かつ低電流で記録可能なST−MRAM素子を提供することにある。
ここで、上記による先行例の有する課題について確認するため、図10に、抵抗面積積(RA)を記憶素子の面積に対してプロットした図を示す。
具体的に、この図10では、記憶層17が[Co−Fe]:B=80:20の場合において、CoとFeの比率を変えたものを比較している。
なお、横軸は素子面積(μm2)、縦軸は300℃の熱処理を行った場合のRAと350℃の熱処理を行った場合のRAとの比(RA_350/RA_300)を表す。
具体的に、この図10では、記憶層17が[Co−Fe]:B=80:20の場合において、CoとFeの比率を変えたものを比較している。
なお、横軸は素子面積(μm2)、縦軸は300℃の熱処理を行った場合のRAと350℃の熱処理を行った場合のRAとの比(RA_350/RA_300)を表す。
この図10に示されるように、よりFeを多く含むCoFeB組成では、熱処理温度を上昇させた際の素子サイズ縮小に伴った抵抗値の上昇が顕著であり、特に素子直径を100nm以下(図中では紙面右側から3番目のプロットに相当)に微細化することが要求される高密度記憶素子では、外周部からの磁性層への侵食による抵抗上昇が無視できなくなる。
このような状況に対しては、記憶素子を微細加工する際に、予め腐食による侵食量を見積もって、素子面積を大きめにしておくなどの対策を講じることが考えられる。
しかしながらこのような対策では、素子を微細化できるという垂直磁化型のST−MRAMの有するメリットを減殺するものとなってしまう。
しかしながらこのような対策では、素子を微細化できるという垂直磁化型のST−MRAMの有するメリットを減殺するものとなってしまう。
[2-2.実施の形態の記憶素子の構成]
そこで本実施の形態では、記憶素子3として以下のように構成することとした。
先ず、本実施の形態においても、特に記憶層17が受ける実効的な反磁界の大きさが記憶層の飽和磁化量Msよりも小さくなるように、記憶素子3の記憶層17の組成が調整されている。即ち、前述した先行例1や先行例2と同様に、記憶層の強磁性材料Co−Fe−B組成を選定し、記憶層が受ける実効的な反磁界を、記憶層17の飽和磁化量Msよりも小さくなるようにする。これにより記憶層17の磁化が膜面垂直方向を向くようにする。
そこで本実施の形態では、記憶素子3として以下のように構成することとした。
先ず、本実施の形態においても、特に記憶層17が受ける実効的な反磁界の大きさが記憶層の飽和磁化量Msよりも小さくなるように、記憶素子3の記憶層17の組成が調整されている。即ち、前述した先行例1や先行例2と同様に、記憶層の強磁性材料Co−Fe−B組成を選定し、記憶層が受ける実効的な反磁界を、記憶層17の飽和磁化量Msよりも小さくなるようにする。これにより記憶層17の磁化が膜面垂直方向を向くようにする。
その上で本実施の形態では、記憶層17が有する強磁性層の母材、即ち上述のCo−Fe−B合金に対し、耐食性材料を添加する。
この耐食性材料としては、例えばCr、Ti、Taなどのバルブメタル(弁金属)を挙げることができる。
ここで、本実施の形態において耐食性を得るために添加すべき元素は、結果的にCoFeB層の酸化抑制効果が得られるもので、なおかつ先行例としての記憶層の特性を維持できるものであればよい。具体的に例示すれば、上記によるCr、Ti、Taを始めとして、例えばAg,Cu,Au,Al,Si,Bi,B,C,O,N,Pd,Pt,Zr,Hf,Ir,W,Mo,Nb等を挙げることができる。非磁性元素を添加する場合、その添加量により強磁性層の磁気特性が調整される。
また、磁性元素として、Niも上記の条件を満たす。
この耐食性材料としては、例えばCr、Ti、Taなどのバルブメタル(弁金属)を挙げることができる。
ここで、本実施の形態において耐食性を得るために添加すべき元素は、結果的にCoFeB層の酸化抑制効果が得られるもので、なおかつ先行例としての記憶層の特性を維持できるものであればよい。具体的に例示すれば、上記によるCr、Ti、Taを始めとして、例えばAg,Cu,Au,Al,Si,Bi,B,C,O,N,Pd,Pt,Zr,Hf,Ir,W,Mo,Nb等を挙げることができる。非磁性元素を添加する場合、その添加量により強磁性層の磁気特性が調整される。
また、磁性元素として、Niも上記の条件を満たす。
なお確認のため述べておくと、実施の形態の記憶素子3において、記憶層17以外の構成は先行例1,2の場合と同様である。またメモリ装置の構成についても先行例1、2の場合と同様である。
上記による実施の形態の記憶素子の構成によれば、記憶層17が有する強磁性層の熱処理に伴う酸化を効果的に抑制でき、RAの上昇を効果的に抑制することができる。また同時に、350℃以上という高温な熱処理に対しても、RAの上昇を抑えることができる(後の実験結果を参照)。
熱処理後のRAが抑制されることで、低消費電力なST−MRAMを実現できる。
また、後の実験結果からも明らかなように、本実施の形態の記憶層によれば、先行例と比較して熱安定性の向上も図ることができる。
熱処理後のRAが抑制されることで、低消費電力なST−MRAMを実現できる。
また、後の実験結果からも明らかなように、本実施の形態の記憶層によれば、先行例と比較して熱安定性の向上も図ることができる。
また、本実施の形態によれば、予め腐食による侵食量を見積もって素子面積を大きめにするなどの対策を講じる必要性もなくなり、この点で、素子サイズの小型化の面でも有利となる。
[2-3.実施の形態の記憶素子についての実験]
〜実験7〜
[実験7]は、先行例としての記憶層に耐食性元素を添加した場合の特性を調べたものである。VSMより測定した磁化曲線より、記憶層の飽和磁化量Msは同程度の値を示している。試料は、試料1〜3の3種類を用意した。試料1は比較用の試料である。
各試料の磁化記憶層の構造は以下の通りである。
・試料1:膜厚1.7nmの[Co10Fe90]80B20膜
・試料2:膜厚0.9nmの[Co10Fe90]80B20膜と膜厚0.2nmのCr層と膜厚0.9nmの[Co10Fe90]80B20膜の積層膜
・試料3:膜厚0.8nmの[Co10Fe90]80B20膜と膜厚0.1nmのNi層と膜厚0.8nmの[Co10Fe90]80B20膜の積層膜
また、記憶層以外の各層の構造は、いずれの試料も以下の通りである。
・下地層:膜厚10nmのTa膜と膜厚10nmのRu膜と膜厚5nmのTa膜の積層膜
・磁化固定層:膜厚1nmの[Co20Fe80]80B20膜
・トンネル絶縁層:膜厚1nmの酸化マグネシウム膜
・キャップ層:膜厚1nmのTa膜と膜厚5nmのRu膜と膜厚3nmのTa膜の積層膜
〜実験7〜
[実験7]は、先行例としての記憶層に耐食性元素を添加した場合の特性を調べたものである。VSMより測定した磁化曲線より、記憶層の飽和磁化量Msは同程度の値を示している。試料は、試料1〜3の3種類を用意した。試料1は比較用の試料である。
各試料の磁化記憶層の構造は以下の通りである。
・試料1:膜厚1.7nmの[Co10Fe90]80B20膜
・試料2:膜厚0.9nmの[Co10Fe90]80B20膜と膜厚0.2nmのCr層と膜厚0.9nmの[Co10Fe90]80B20膜の積層膜
・試料3:膜厚0.8nmの[Co10Fe90]80B20膜と膜厚0.1nmのNi層と膜厚0.8nmの[Co10Fe90]80B20膜の積層膜
また、記憶層以外の各層の構造は、いずれの試料も以下の通りである。
・下地層:膜厚10nmのTa膜と膜厚10nmのRu膜と膜厚5nmのTa膜の積層膜
・磁化固定層:膜厚1nmの[Co20Fe80]80B20膜
・トンネル絶縁層:膜厚1nmの酸化マグネシウム膜
・キャップ層:膜厚1nmのTa膜と膜厚5nmのRu膜と膜厚3nmのTa膜の積層膜
ここで、各試料は、厚さ0.725mmのシリコン基板上に、厚さ300nmの熱酸化膜を形成し、その上に上記の構成の記憶素子を形成した。また下地層とシリコン基板との間に膜厚100nmのCu膜(後述するワード線となるもの)を設けた。
酸化マグネシウム膜から成る絶縁層以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。酸化マグネシウム(MgO)膜から成る絶縁層は、RFマグネトロンスパッタ法を用いて成膜した。さらに、記憶素子の各層を成膜した後に、磁場中熱処理炉で、300℃〜350℃・1時間の熱処理を行った。
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してArプラズマにより選択エッチングを行うことにより、ワード線(下部電極)を形成した。この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。その後、電子ビーム描画装置により記憶素子のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子を形成した。記憶素子部分以外は、ワード線のCu層直上までエッチングした。なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子のパターンを、円形状として直径を70〜140nmまで変化させ、記憶素子の面積抵抗値(Ωμm2)が20Ωμm2となるようにトンネル絶縁層を調整した。
次に、記憶素子部分以外を、厚さ100nm程度のAl2O3のスパッタリングによって絶縁した。その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。このようにして、記憶素子の試料を作製した。
酸化マグネシウム膜から成る絶縁層以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。酸化マグネシウム(MgO)膜から成る絶縁層は、RFマグネトロンスパッタ法を用いて成膜した。さらに、記憶素子の各層を成膜した後に、磁場中熱処理炉で、300℃〜350℃・1時間の熱処理を行った。
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してArプラズマにより選択エッチングを行うことにより、ワード線(下部電極)を形成した。この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。その後、電子ビーム描画装置により記憶素子のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子を形成した。記憶素子部分以外は、ワード線のCu層直上までエッチングした。なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子のパターンを、円形状として直径を70〜140nmまで変化させ、記憶素子の面積抵抗値(Ωμm2)が20Ωμm2となるようにトンネル絶縁層を調整した。
次に、記憶素子部分以外を、厚さ100nm程度のAl2O3のスパッタリングによって絶縁した。その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。このようにして、記憶素子の試料を作製した。
上記のように作製した記憶素子の各試料に対して、それぞれ以下のようにして、特性の評価を行った。測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子に対して、外部から磁界を与えることができるように構成した。また、記憶素子に印加される電圧が、絶縁層が破壊しない範囲内の1Vまでとなるように設定した。
(磁化曲線の測定)
各試料の磁化曲線をVSM測定により測定した。このとき、測定には微細加工後の素子ではなく、ウェハ上に磁化曲線評価用に特別に設けた8mm×8mm程度のバルクフィルム部分を用いた。また測定磁界は、膜面垂直方向に印加した。
各試料の磁化曲線をVSM測定により測定した。このとき、測定には微細加工後の素子ではなく、ウェハ上に磁化曲線評価用に特別に設けた8mm×8mm程度のバルクフィルム部分を用いた。また測定磁界は、膜面垂直方向に印加した。
(磁気抵抗曲線の測定)
記憶素子の磁気抵抗曲線を磁場を印加しながら、素子抵抗を測定することで評価した。
記憶素子の磁気抵抗曲線を磁場を印加しながら、素子抵抗を測定することで評価した。
(反転電流値及び熱安定性の測定)
本実施の形態の記憶素子の書き込み特性を評価する目的で、反転電流値の測定を行った。記憶素子に10μsから100msのパルス幅の電流を流して、その後の記憶素子の抵抗値を測定した。
さらに、記憶素子に流す電流量を変化させて、この記憶素子の記憶層の磁化の向きが反転する電流値を求めた。この電流値のパルス幅依存性をパルス幅1nsに外挿した値を、反転電流値とした。また、反転電流値のパルス幅依存性の傾きは、記憶素子の前述した熱安定性の指標(Δ)に対応する。反転電流値がパルス幅によって変化しない(傾きが小さい)ほど、熱の擾乱に強いことを意味する。
そして、記憶素子間のばらつきを考慮するために、同一構成の記憶素子を各々20個程度作製して、上述の測定を行い、反転電流値及び熱安定性の指標Δの平均値を求めた。
本実施の形態の記憶素子の書き込み特性を評価する目的で、反転電流値の測定を行った。記憶素子に10μsから100msのパルス幅の電流を流して、その後の記憶素子の抵抗値を測定した。
さらに、記憶素子に流す電流量を変化させて、この記憶素子の記憶層の磁化の向きが反転する電流値を求めた。この電流値のパルス幅依存性をパルス幅1nsに外挿した値を、反転電流値とした。また、反転電流値のパルス幅依存性の傾きは、記憶素子の前述した熱安定性の指標(Δ)に対応する。反転電流値がパルス幅によって変化しない(傾きが小さい)ほど、熱の擾乱に強いことを意味する。
そして、記憶素子間のばらつきを考慮するために、同一構成の記憶素子を各々20個程度作製して、上述の測定を行い、反転電流値及び熱安定性の指標Δの平均値を求めた。
図11は、試料1〜3の各々について、その素子サイズに対する熱処理温度300℃と350℃のRA比率を示した図である。
なお、この図11においても先の図10と同様に横軸は素子面積(μm2)、縦軸は300℃の熱処理を行った場合のRAと350℃の熱処理を行った場合のRAとの比(RA_350/RA_300)を表す。
なお、この図11においても先の図10と同様に横軸は素子面積(μm2)、縦軸は300℃の熱処理を行った場合のRAと350℃の熱処理を行った場合のRAとの比(RA_350/RA_300)を表す。
図11によれば、比較例(試料1)に対して実施例の元素を添加した記憶素子(試料2,3)では、熱処理温度の上昇、および素子サイズの増大化に対するRA値の上昇が抑えられていることが分かる。これは、添加元素であるCr,Niが優れた耐食性を有し、CoFeB層と合金化することによってその効果が反映されたものといえる。
この表6によれば、同程度の飽和磁化を示しながら、耐食性元素の添加を行った試料2,3のMR比が高くなったことが分かる。これは、飽和磁化、即ち面内方向の反磁界を同程度に抑えながらも、実施の形態の記憶層膜厚がより大きいことで、磁化方向を整えるスピンフィルタとしての特性が向上したためである。
記憶層体積が増大したことが熱安定性向上にも寄与している。
記憶層体積が増大したことが熱安定性向上にも寄与している。
なお、実験では、CoFeB層として先行例1の組成(特にBについて0<Bz≦30)に相当するものを用いたが、先行例2のCoFeB層(特にBについて20<Bz≦40)を母材とする強磁性層とした場合にも、上記と同様の結果が得られる。
<3.変形例>
以上、実施の形態について説明したが、本発明では、上述の実施の形態で示した記憶素子3の膜構成に限らず、様々な層構成を採用することが可能である。
例えば実施の形態では、記憶層17と磁化固定層15のCo−Fe−Bの組成を同一のものとしたが、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
また、実施の形態では、単一の下地層14や、キャップ材料、記憶素子形状しか示していないが、それらに限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
以上、実施の形態について説明したが、本発明では、上述の実施の形態で示した記憶素子3の膜構成に限らず、様々な層構成を採用することが可能である。
例えば実施の形態では、記憶層17と磁化固定層15のCo−Fe−Bの組成を同一のものとしたが、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
また、実施の形態では、単一の下地層14や、キャップ材料、記憶素子形状しか示していないが、それらに限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
また実施の形態では、磁化固定層15は単層であったが、2層の強磁性層と非磁性層から成る積層フェリピン構造を用いても良い。また、さらに、積層フェリピン構造膜に反強磁性膜を付与した構造でもよい。
また、記憶素子の膜構成は、記憶層17が磁化固定層15の上側に配置される構成でも、下側に配置される構成でも全く問題はない。さらには、磁化固定層15が記憶層17の上下に存在する、いわゆるデュアル構造でも全く問題ない。
また、記憶素子の膜構成は、記憶層17が磁化固定層15の上側に配置される構成でも、下側に配置される構成でも全く問題はない。さらには、磁化固定層15が記憶層17の上下に存在する、いわゆるデュアル構造でも全く問題ない。
3 記憶素子、14 下地層、15 磁化固定層、16 絶縁層、17 記憶層、18 キャップ層
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011007666A JP2012151213A (ja) | 2011-01-18 | 2011-01-18 | 記憶素子、メモリ装置 |
US13/344,024 US8559219B2 (en) | 2011-01-18 | 2012-01-05 | Storage element and memory device |
CN201210018100.8A CN102610270B (zh) | 2011-01-18 | 2012-01-11 | 存储元件和存储器装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011007666A JP2012151213A (ja) | 2011-01-18 | 2011-01-18 | 記憶素子、メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012151213A JP2012151213A (ja) | 2012-08-09 |
JP2012151213A5 true JP2012151213A5 (ja) | 2014-02-20 |
Family
ID=46490648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011007666A Pending JP2012151213A (ja) | 2011-01-18 | 2011-01-18 | 記憶素子、メモリ装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8559219B2 (ja) |
JP (1) | JP2012151213A (ja) |
CN (1) | CN102610270B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5786341B2 (ja) * | 2010-09-06 | 2015-09-30 | ソニー株式会社 | 記憶素子、メモリ装置 |
US10586832B2 (en) | 2011-02-14 | 2020-03-10 | Attopsemi Technology Co., Ltd | One-time programmable devices using gate-all-around structures |
US9461242B2 (en) | 2013-09-13 | 2016-10-04 | Micron Technology, Inc. | Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems |
US9608197B2 (en) | 2013-09-18 | 2017-03-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
US9281466B2 (en) | 2014-04-09 | 2016-03-08 | Micron Technology, Inc. | Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication |
US20150299850A1 (en) * | 2014-04-16 | 2015-10-22 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Graphene Spin Filters via Chemical Vapor Deposition |
KR102245748B1 (ko) | 2014-09-12 | 2021-04-29 | 삼성전자주식회사 | 자기 기억 소자 및 이의 제조 방법 |
US9349945B2 (en) | 2014-10-16 | 2016-05-24 | Micron Technology, Inc. | Memory cells, semiconductor devices, and methods of fabrication |
US9768377B2 (en) | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
US11615859B2 (en) | 2017-04-14 | 2023-03-28 | Attopsemi Technology Co., Ltd | One-time programmable memories with ultra-low power read operation and novel sensing scheme |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0959475A3 (en) * | 1998-05-18 | 2000-11-08 | Canon Kabushiki Kaisha | Magnetic thin film memory and recording and reproducing method and apparatus using such a memory |
US6130814A (en) | 1998-07-28 | 2000-10-10 | International Business Machines Corporation | Current-induced magnetic switching device and memory including the same |
JP2003017782A (ja) | 2001-07-04 | 2003-01-17 | Rikogaku Shinkokai | キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置 |
JP2007173597A (ja) * | 2005-12-22 | 2007-07-05 | Tdk Corp | 磁気メモリ |
CN100557840C (zh) * | 2006-09-21 | 2009-11-04 | 阿尔卑斯电气株式会社 | CoFeB层构成固定层至少一部分的隧道型磁检测元件及其制法 |
JP4682998B2 (ja) | 2007-03-15 | 2011-05-11 | ソニー株式会社 | 記憶素子及びメモリ |
WO2010100678A1 (ja) * | 2009-03-06 | 2010-09-10 | 株式会社日立製作所 | トンネル磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ |
JP5232206B2 (ja) * | 2010-09-21 | 2013-07-10 | 株式会社東芝 | 磁気抵抗素子及び磁気ランダムアクセスメモリ |
-
2011
- 2011-01-18 JP JP2011007666A patent/JP2012151213A/ja active Pending
-
2012
- 2012-01-05 US US13/344,024 patent/US8559219B2/en active Active
- 2012-01-11 CN CN201210018100.8A patent/CN102610270B/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5740878B2 (ja) | 記憶素子、メモリ装置 | |
JP4682998B2 (ja) | 記憶素子及びメモリ | |
TWI401680B (zh) | 儲存元件以及記憶體 | |
JP4277870B2 (ja) | 記憶素子及びメモリ | |
JP5786341B2 (ja) | 記憶素子、メモリ装置 | |
JP6244617B2 (ja) | 記憶素子、記憶装置、磁気ヘッド | |
JP6194752B2 (ja) | 記憶素子、記憶装置、磁気ヘッド | |
JP2012151213A5 (ja) | ||
JP2012151213A (ja) | 記憶素子、メモリ装置 | |
JP2012059906A (ja) | 記憶素子、メモリ装置 | |
JP2007157840A (ja) | 記憶素子、メモリ | |
JP2012059808A (ja) | 記憶素子、メモリ装置 | |
JP2007305882A (ja) | 記憶素子及びメモリ | |
JP2007048790A (ja) | 記憶素子及びメモリ | |
JP2012160681A (ja) | 記憶素子、メモリ装置 | |
WO2013080436A1 (ja) | 記憶素子、記憶装置 | |
JP2013033881A (ja) | 記憶素子及び記憶装置 | |
JP2012064623A (ja) | 記憶素子、メモリ装置 | |
WO2014050380A1 (ja) | 記憶素子、記憶装置、磁気ヘッド | |
JP2012064624A (ja) | 記憶素子、メモリ装置 | |
JP5034317B2 (ja) | 記憶素子及びメモリ | |
JP5742142B2 (ja) | 記憶素子、メモリ装置 | |
JP2012059878A (ja) | 記憶素子、メモリ装置 | |
JP2012054439A (ja) | 記憶素子及び記憶装置 | |
JP5724256B2 (ja) | 記憶素子、メモリ装置 |