JP5034317B2 - 記憶素子及びメモリ - Google Patents
記憶素子及びメモリ Download PDFInfo
- Publication number
- JP5034317B2 JP5034317B2 JP2006143101A JP2006143101A JP5034317B2 JP 5034317 B2 JP5034317 B2 JP 5034317B2 JP 2006143101 A JP2006143101 A JP 2006143101A JP 2006143101 A JP2006143101 A JP 2006143101A JP 5034317 B2 JP5034317 B2 JP 5034317B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- memory
- magnetization
- storage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
しかし、DRAMは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
シリコン基板等の半導体基体110の素子分離層102により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域108、ソース領域107、並びにゲート電極101が、それぞれ形成されている。
また、ゲート電極101の上方には、図中前後方向に延びるワード線105が設けられている。
ドレイン領域108は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域108には、配線109が接続されている。
そして、ワード線105と、上方に配置された、図中左右方向に延びるビット線106との間に、磁化の向きが反転する記憶層を有する磁気記憶素子103が配置されている。この磁気記憶素子103は、例えば磁気トンネル接合素子(MTJ素子)により構成される。
さらに、磁気記憶素子103は、水平方向のバイパス線111及び上下方向のコンタクト層104を介して、ソース領域107に電気的に接続されている。
ワード線105及びビット線106にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子103に印加して、これにより磁気記憶素子103の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、MRAMを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
シリコン基板等の半導体基体60の素子分離層52により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域58、ソース領域57、並びにゲート電極51が、それぞれ形成されている。このうち、ゲート電極51は、図9中前後方向に延びるワード線を兼ねている。
ドレイン領域58は、図9中左右の選択用トランジスタに共通して形成されており、このドレイン領域58には、配線59が接続されている。
そして、ソース領域57と、上方に配置された、図9中左右方向に延びるビット線56との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子53が配置されている。
この記憶素子53は、例えば磁気トンネル接合素子(MTJ素子)により構成される。図中61及び62は磁性層を示しており、2層の磁性層61,62のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子53は、ビット線56と、ソース領域57とに、それぞれ上下のコンタクト層54を介して接続されている。これにより、記憶素子53に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なMRAMと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
そして、このように記憶素子に直接電流を流して情報の書き込み(記録)を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流(選択トランジスタの飽和電流)の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点からも、スピン注入時の電流を抑制する必要がある。
そして、記憶層の材料の飽和磁化量(Ms)を低減することにより、電流値を下げる方法が提案されている(特許文献3参照)。
しかしながら、単純に飽和磁化Msの低い材料を記憶層に用いた場合には、熱に対する安定性(熱安定性)を充分に確保することができない。
また、本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する2種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、2種類の配線の交点付近かつ2種類の配線の間に記憶素子が配置され、これら2種類の配線を通じて記憶素子に積層方向の電流が流れ、スピン偏極した電子が注入されるものである。
また、記憶層を構成する強磁性層の上面に、もしくはこの強磁性層よりも下層に、エッチングにより形成された、平均粗さRaが、1.1nm以上2.6nm以下である一軸異方性を持つテクスチャー構造が形成されていることにより、記憶層の実効的な異方性磁界を増大させることができる。これにより、記憶層の熱安定性を向上することが可能になる。そして、記憶層の飽和磁化を増大させなくても、記憶層の熱安定性を向上することが可能になる。
即ち、記憶層に飽和磁化量の低い材料を使用しても、充分に記憶層の熱安定性を確保することが可能になる。これにより、記憶層に飽和磁化量の低い材料を使用して、記憶層の磁化の向きを反転させるために必要となる、書き込み電流量を低減することも可能になる。
また、充分に記憶層の熱安定性を確保することが可能になると共に、記憶素子の記憶層の磁化の向きを反転させるために必要となる、書き込み電流量を低減することが可能になるため、メモリの消費電力を増大させることなく、メモリセルに記録された情報を安定して保持することが可能になる。
これにより、動作エラーをなくして、記憶素子の動作マージンを充分に得ることができる。
従って、安定して動作する、信頼性の高いメモリを実現することができる。
従って、メモリ全体の消費電力を低減することも可能になる。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態(磁化の向き)により保持するものである。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
そして、磁化状態により情報を保持することができる磁性層(記憶層)と、磁化の向きが固定された磁化固定層とを有する記憶素子を構成する。
メモリとして存在し得るためには、書き込まれた情報を保持することができなければならない。情報を保持する能力の指標として、前述した熱安定性指標Δの値で判断される。磁性層(記憶層)の熱安定性指標Δは、下記(式2)により表される。
これに対して、スピン注入により磁化反転を行う場合には、上述のように、書き込み電流の閾値が充分に小さくなるため、集積回路の消費電力を低減させるために有効であることがわかる。
また、通常のMRAMで必要とされる、電流磁界発生用の配線(図11の105)が不要となるため、集積度においても通常のMRAMに比較して有利である。
この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流(選択トランジスタの飽和電流)の大きさに制限されるため、書き込み電流の許容範囲も制限されることになる。
選択トランジスタの飽和電流よりスピン注入による磁化反転の臨界電流Icを小さくするためには、(式1)より、記憶層の飽和磁化量Msを減らせば良いが、単純に減らした場合(例えば、前記特許文献3参照)、記憶層の情報保持の熱安定性が著しく損なわれ、メモリとしての機能を果せなくなる。
例えば下地層等、記憶素子の比較的下方にある層にテクスチャー構造を形成した場合でも、その上の層にもテクスチャー構造による凹凸が反映されていくので、記憶層の下面にも反映されて凹凸が形成されるため、記憶層の異方性磁界を増加させることができる。
平均粗さ(算術平均粗さ)Raは、粗さ曲線から、その平均線の方向に基準長さLを抜き取り、この抜き取った部分の方向をx軸、表面に対する高さ方向をy軸にとり、曲線をy=f(x)で表したときに、下記の(式3)によって求めることができる。
まず、図示しないが、テクスチャー構造を形成する膜又は層を、ウェハ表面に形成する。
次に、形成した膜又は層にテクスチャー構造を形成する。このときのウェハの要部の拡大平面図を、図4Aに示す。図4Aに示すように、ウェハ全体にわたって、テクスチャー構造41を、特定の方向Xに揃えて平行に形成する。
テクスチャー構造41の具体的な断面形状は、特に限定されるものではなく、例えば、図4Bに示す三角形状の断面や、図4Cに示す矩形状の断面とすることができ、その他の形状の断面としてもよい。また、テクスチャー構造41の側面の少なくとも一部が曲面であってもよい。
そして、テクスチャー構造41を形成した膜又は層よりも、上層の各層を形成して、記憶素子を構成する積層膜を作製する。
その後、各メモリセルに対応する記憶素子毎に、所定のパターン(例えば、楕円形等)にパターニングして記憶素子を形成する。このとき、記憶素子のパターンを、テクスチャー構造41の方向と所定の関係にあるように、形成する。ここで、楕円形にパターニングした場合の、テクスチャー構造が形成された膜又は層の分解平面図を図4Dに示す。図4Dに示すように、楕円形にパターニングされた記憶素子42に、楕円の長軸に平行である、一定方向Xに揃って平行なテクスチャー構造41が形成されている。なお、図4Dの方向Xは、ウェハの状態の図4Aの方向Xと、同一方向である。
トンネル絶縁層を用いて磁気トンネル接合(MTJ)素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果(GMR)素子を構成した場合と比較して、磁気抵抗変化率(MR比)を大きくすることができ、読み出し信号強度を大きくすることができるためである。
一般に、スピン注入効率はMR比に依存し、MR比が大きいほど、スピン注入効率が向上し、磁化反転電流密度を低減することができる。
従って、中間層であるトンネル絶縁層の材料として酸化マグネシウムを用い、同時に上述の構成の記憶層を用いることにより、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み(記録)を行うことができる。また、読み出し信号強度を大きくすることができる。
これにより、MR比(TMR比)を確保して、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み(記録)を行うことができる。また、読み出し信号強度を大きくすることができる。
これは、酸化マグネシウム等のトンネル絶縁層の適正な内部構造や結晶構造を形成するために必要になるからである、と考えられる。
そして、MgO膜から成るトンネル絶縁層では、面積抵抗値を上述の範囲とするために、MgO膜の膜厚を1.5nm以下に設定する必要がある。
従って、好ましくは、記憶素子の面積を0.04μm2以下とする。
特に複数層の強磁性層を非磁性層に介して積層させた構成としたときには、強磁性層の層間の相互作用の強さを調整することが可能になるため、記憶素子の寸法がサブミクロン以下になっても、磁化反転電流が大きくならないように抑制することが可能になるという効果が得られる。この場合の非磁性層の材料としては、Ru,Os,Re,Ir,Au,Ag,Cu,Al,Bi,Si,B,C,Cr,Ta,Pd,Pt,Zr,Hf,W,Mo,Nbまたはそれらの合金を用いることができる。
また、磁化固定層及び記憶層のそれぞれの膜厚は、1nm〜30nmであることが好ましい。
また、磁化固定層は、単層の強磁性層から成る構成、或いは複数層の強磁性層を非磁性層を介して積層した積層フェリ構造とする。
磁化固定層を積層フェリ構造としたときには、磁化固定層の外部磁界に対する感度を低下させることができるため、外部磁界による磁化固定層の不要な磁化変動を抑制して、記憶素子を安定して動作させることができる。さらに、各強磁性層の膜厚を調整することができ、磁化固定層からの漏洩磁界を抑えることができる。
積層フェリ構造の磁化固定層を構成する強磁性層の材料としては、Co,CoFe,CoFeB等を用いることができる。また、非磁性層の材料としては、Ru,Re,Ir,Os等を用いることができる。
また、これらの磁性体に、Ag,Cu,Au,Al,Si,Bi,Ta,B,C,O,N,Pd,Pt,Zr,Hf,Ir,W,Mo,Nb等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整したりすることができる。
本発明の一実施の形態として、メモリの概略構成図(斜視図)を図1に示す。
このメモリは、互いに直交する2種類のアドレス配線(例えばワード線とビット線)の交点付近に、磁化状態で情報を保持することができる記憶素子が配置されて成る。
即ち、シリコン基板等の半導体基体10の素子分離層2により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域8、ソース領域7、並びにゲート電極1が、それぞれ形成されている。このうち、ゲート電極1は、図中前後方向に延びる一方のアドレス配線(例えばワード線)を兼ねている。
ドレイン領域8は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域8には、配線9が接続されている。
また、この記憶素子3は、2種類のアドレス配線1,6の交点付近に配置されている。
この記憶素子3は、ビット線6と、ソース領域7とに、それぞれ上下のコンタクト層4を介して接続されている。
これにより、2種類のアドレス配線1,6を通じて、記憶素子3に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
図2に示すように、この記憶素子3は、スピン注入により磁化M1の向きが反転する記憶層17に対して、下層に磁化固定層31を設けている。磁化固定層31の下に反強磁性層12が設けられ、この反強磁性層12により、磁化固定層31の磁化の向きが固定される。
記憶層17と磁化固定層31との間には、トンネルバリア層(トンネル絶縁層)となる絶縁層16が設けられ、記憶層17と磁化固定層31とにより、MTJ素子が構成されている。
また、反強磁性層12の下には下地層11が形成され、記憶層17の上にはキャップ層18が形成されている。
具体的には、磁化固定層31は、2層の強磁性層13,15が、非磁性層14を介して積層されて反強磁性結合した構成である。
磁化固定層31の各強磁性層13,15が積層フェリ構造となっているため、強磁性層13の磁化M13が右向き、強磁性層15の磁化M15が左向きとなっており、互いに反対向きになっている。これにより、磁化固定層31の各強磁性層13,15から漏れる磁束が、互いに打ち消し合う。
磁化固定層31の積層フェリを構成する非磁性層14の材料としては、ルテニウム、銅、クロム、金、銀等が使用できる。
なお、図2は、記憶素子3の記憶層17及び磁化固定層31(13,15)の磁化容易軸方向の断面図であるため、テクスチャー構造が現れていない。
そこで、テクスチャー構造が現れるように、記憶素子3の記憶層17及び磁化固定層31(13,15)の磁化困難軸方向の断面図を、図3A及び図3Bに示す。図3Aは、記憶層17の上面にテクスチャー構造を形成した場合を示している。図3Bは、記憶層17よりも下層にある下地層11の上面にテクスチャー構造を形成した場合を示している。
そして、下地層11の上面のテクスチャー構造11Aの凹凸が、図示しないが、上層の各層12,13,14,15,16に反映されていき、記憶層17の下の絶縁層16にも一軸異方性の凹凸が形成される。
これにより、記憶層17の下面にも一軸異方性の凹凸が形成される。
下地層11から絶縁層16までのいずれの層にテクスチャー構造を形成しても、上層にある記憶層17に反映される。
なお、絶縁層16は、前述したように他の層よりも薄く、テクスチャー構造を絶縁層16に形成すると層の状態や特性(耐圧やMR比)等を損なうおそれがある。このため、テクスチャー構造を、テクスチャー絶縁層16以外の層に形成することが望ましい。
このようにMR比を高くすることによって、スピン注入の効率を向上して、記憶層17の磁化M1の向きを反転させるために必要な電流密度を低減することができる。
そして、記憶層17の飽和磁化量Msを増大させなくても、記憶層17の熱安定性を向上することができるので、記憶層17に飽和磁化量Msの低い材料を使用しても、充分に記憶層17の熱安定性を確保することが可能になる。これにより、記憶層17に飽和磁化量Msの低い材料を使用して、記憶層17の磁化M1の向きを反転させるために必要となる、書き込み電流量を低減することも可能になる。
従って、安定して動作する信頼性の高いメモリを実現することができる。
これにより、本実施の形態の記憶素子3によりメモリセルを構成した、メモリ全体の消費電力を低減することも可能になる。
従って、本実施の形態の記憶素子3を備えたメモリを、汎用メモリとして適用することが可能になる。
具体的に記憶層を構成する強磁性層のより下層、もしくは、強磁性層上面に一軸異方性を持ったテクスチャー構造を有する層を導入した素子を作製し、
実際のメモリでは、図1や図9に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、選択用のトランジスタや下層配線の製造工程については、説明を省略する。
具体的には、図2に示した構成の記憶素子3において、各層の材料及び膜厚を、下地膜11を膜厚10nmのTa膜、反強磁性層12を膜厚20nmのPtMn膜、磁化固定層31を構成する強磁性層13を膜厚2nmのCoFe膜、強磁性層15を膜厚2.5nmのCoFeB膜、積層フェリ構造の磁化固定層31を構成する非磁性層14を膜厚0.8nmのRu膜、トンネル絶縁層となる絶縁層(バリア層)16を膜厚0.9nmの酸化マグネシウム膜、記憶層17の強磁性層を膜厚2.5nmのCoFeB膜、キャップ層18を膜厚5nmのTa膜と選定し、また下地膜11と反強磁性層12との間に図示しない膜厚100nmのCu膜(後述するワード線となるもの)を設けて、各層を形成した。
上記膜構成で、記憶層17の強磁性層のCoFeB膜の組成はCo45Fe30B25(原子%)、PtMn膜の組成はPt50Mn50(原子%)、CoFe膜の組成はCo90Fe10(原子%)とした。
テクスチャー構造は、エッチングにより形成した。
酸化マグネシウム膜から成る絶縁層16以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム(MgO)膜から成る絶縁層16は、RFマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子3の各層を成膜した後に、磁場中熱処理炉で、10kOe・360℃・2時間の熱処理を行い、反強磁性層12のPtMn膜の規則化熱処理を行った。
ただし、テクスチャー構造による異方性磁界を評価する試料における熱処理は、0kOe(磁界を印加しない)・360℃・2時間の条件で行った。
その後、電子ビーム描画装置により記憶素子3のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子3を形成した。記憶素子3部分以外は、ワード線のCu層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子3のパターンを、短軸0.09μm×長軸0.18μmの楕円形状として、記憶素子3の面積抵抗値(Ωμm2)が20Ωμm2となるようにした。
次に、記憶素子3部分以外を、厚さ100nm程度のAl2O3のスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子3の試料を作製した。
なお、異方性磁界の評価のために、さらに、8mm×8mm角のベタ膜状の試料を作製した。
面粗度としては、前述した平均粗さRaを採用した。そして、テクスチャー構造11A,17Aの平均粗さRaを、デジタルインスツルメンツ社製のNano Scope III contact AFMを使用して、測定した。なお、比較例の平均粗さRaは、記憶層17の上面を測定した値である。
測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子3に対して、外部から磁界を与えることができるように構成した。また、記憶素子3に印加される電圧が、絶縁層16が破壊しない範囲内の1Vまでとなるように設定した。
テクスチャー構造と平行な方向と垂直な方向にそれぞれ磁場を印加した場合において、VSM(Vibrating Sample Magnetometer )測定を行い、垂直方向に磁場を印加したときに記憶層の磁化が飽和する磁場を求めることにより、異方性磁界の大きさを決定した。なお、異方性磁界測定用の試料には、印加磁場0kOe(磁場の印加なし)・360℃・2時間の条件で熱処理を行っている。
また、飽和磁化量も、VSM測定によって求めた。
記憶素子の保磁力の測定を行った。
まず、記憶素子に連続的に変化する外部磁場を加えながら、記憶素子の抵抗値を測定した。このとき、温度を室温25℃として、ワード線の端子とビット線の端子にかかるバイアス電圧が10mVとなるように調節した。
そして、記憶層の磁化の向きとは反対の方向に外部磁場を加えていき、外部磁界が記憶層の保磁力を上回ると、記憶層の磁化の向きが反転する。磁化の向きが反転することにより、記憶素子の抵抗値が変化するので、この抵抗値が変化したときの外部磁界の大きさを記憶素子の保磁力と等しいとみなして、記憶素子の保磁力を得た。
本発明による記憶素子の書き込み特性を評価する目的で、反転電流値の測定を行った。
記憶素子に10μsから100msのパルス幅の電流を流して、その後の記憶素子の抵抗値を測定した。さらに、記憶素子に流す電流量を変化させて、この記憶層の磁化が反転する電流値を求めた。この電流値のパルス幅依存性をパルス幅1nsに外挿した値を、反転電流値とした。
そして、記憶素子間のばらつきを考慮するために、同一構成の記憶素子を20個程度作製して、上述の測定を行い、反転電流値及び熱安定性指標の平均値を求めた。
各試料の測定結果を、図5〜図8に示す。なお、図5〜図8において、「下地層タイプ」はNo.6〜No.10の試料の測定結果を示し、「記憶層タイプ」はNo.2〜No.5の試料の測定結果を示しており、比較例のNo.1の試料の測定結果は、下地層タイプ及び記憶層タイプの0.68nmの値として示している。
図5より、下地層11及び記憶層17のいずれの層に一軸異方性を有するテクスチャー構造を導入した場合においても、その平均粗さRaが1.1nm以上のときは、異方性磁界Hanが50[Oe]以上になっていることが確認できる。異方性磁界Hanは、平均粗さRaが1.5nm程度のときにピークをとっているように見える。これは平均粗さRaが必要以上に大きくなった場合、その凹凸により、記憶層の磁気特性が劣化することによるものである。
図6より、図5に示した異方性磁界Hanの増加に対応して、保磁力の増大が確認された。
図7より、熱安定性指標KV/kBTは、図6に示した保磁力と対応して、平均粗さRaが1.1nm以上のときに大きく増大していることが分かる。図7から、テクスチャー構造を導入することにより、テクスチャー構造が無い場合と比較して、熱安定性指標KV/kBTが30%程度以上向上していることが分かる。
図8より、テクスチャー構造を導入した場合においても、記憶層の飽和磁化量Msの変動が無いことが確認される。このことにより、図7に示した熱安定性指標KV/kBTの増大は単なる記憶層の飽和磁化量Msの増加によりもたらされたものではないことが分かる。
このことから、本発明の構成を用いることにより、意図的に熱安定性指標KV/kBTを向上させることができ、飽和磁化Msの低い材料を記憶層に用いた場合においても、情報記録の熱安定性を保つことが可能になる。
Claims (3)
- 情報を磁性体の磁化状態により保持する記憶層を有し、
前記記憶層に対して、中間層を介して磁化固定層が設けられ、
前記中間層が、絶縁体から成り、
積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、
前記記憶層を構成する強磁性層の上面に、もしくは前記強磁性層よりも下層に、エッチングにより形成された、一軸異方性を持つテクスチャー構造を有し、
前記テクスチャー構造の平均粗さRaが、1.1nm以上2.6nm以下である
記憶素子。 - 前記記憶層を構成する強磁性層の異方性磁界の大きさが50[Oe]以上である請求項1に記載の記憶素子。
- 情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、
互いに交差する2種類の配線を備え、
前記記憶素子は、請求項1又は請求項2に記載の記憶素子の構成であり、
前記2種類の配線の交点付近かつ前記2種類の配線の間に、前記記憶素子が配置され、
前記2種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れる
メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006143101A JP5034317B2 (ja) | 2006-05-23 | 2006-05-23 | 記憶素子及びメモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006143101A JP5034317B2 (ja) | 2006-05-23 | 2006-05-23 | 記憶素子及びメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007317734A JP2007317734A (ja) | 2007-12-06 |
JP5034317B2 true JP5034317B2 (ja) | 2012-09-26 |
Family
ID=38851367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006143101A Expired - Fee Related JP5034317B2 (ja) | 2006-05-23 | 2006-05-23 | 記憶素子及びメモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5034317B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7446984B2 (en) * | 2005-12-14 | 2008-11-04 | Hitachi Global Storage Technologies Netherlands B.V. | Magnetic random access memory (MRAM) having increased reference layer anisotropy through ion beam etch of magnetic layers |
EP2405504B1 (en) | 2009-03-04 | 2014-12-17 | Hitachi, Ltd. | Magnetic memory |
JP5516584B2 (ja) * | 2009-07-13 | 2014-06-11 | 日立金属株式会社 | 磁気抵抗効果素子の製造方法、磁気センサ、回転角度検出装置 |
WO2011027404A1 (ja) * | 2009-09-04 | 2011-03-10 | 株式会社日立製作所 | 磁気メモリ |
CN111863865B (zh) * | 2019-04-24 | 2024-04-12 | 上海磁宇信息科技有限公司 | 一种赝磁性隧道结单元 |
CN112310271B (zh) * | 2019-07-25 | 2023-04-07 | 上海磁宇信息科技有限公司 | 磁性随机存储器的磁性隧道结结构 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58100473A (ja) * | 1981-12-11 | 1983-06-15 | Matsushita Electric Ind Co Ltd | 磁気抵抗効果素子 |
JP2924798B2 (ja) * | 1996-07-12 | 1999-07-26 | 日本電気株式会社 | 磁気抵抗効果薄膜 |
FR2866750B1 (fr) * | 2004-02-23 | 2006-04-21 | Centre Nat Rech Scient | Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture |
US7525775B2 (en) * | 2005-11-17 | 2009-04-28 | Hitachi Global Storage Technologies Netherlands B.V. | Oblique angle etched underlayers for improved exchange biased structures in a magnetoresitive sensor |
-
2006
- 2006-05-23 JP JP2006143101A patent/JP5034317B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007317734A (ja) | 2007-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4682998B2 (ja) | 記憶素子及びメモリ | |
JP5740878B2 (ja) | 記憶素子、メモリ装置 | |
JP4380693B2 (ja) | 記憶素子、メモリ | |
JP5104090B2 (ja) | 記憶素子及びメモリ | |
JP4277870B2 (ja) | 記憶素子及びメモリ | |
JP2008160031A (ja) | 記憶素子及びメモリ | |
JP2012059906A (ja) | 記憶素子、メモリ装置 | |
JP4951858B2 (ja) | メモリ | |
JP2012059808A (ja) | 記憶素子、メモリ装置 | |
JP2007305882A (ja) | 記憶素子及びメモリ | |
JP5786341B2 (ja) | 記憶素子、メモリ装置 | |
JP2007048790A (ja) | 記憶素子及びメモリ | |
JP5504704B2 (ja) | 記憶素子及びメモリ | |
JP2012064623A (ja) | 記憶素子、メモリ装置 | |
JP2008153527A (ja) | 記憶素子及びメモリ | |
JP5034317B2 (ja) | 記憶素子及びメモリ | |
JP2006295000A (ja) | 記憶素子及びメモリ | |
JP2006295001A (ja) | 記憶素子及びメモリ | |
JP4187021B2 (ja) | 記憶素子及びメモリ | |
JP5742142B2 (ja) | 記憶素子、メモリ装置 | |
JP2012064624A (ja) | 記憶素子、メモリ装置 | |
JP2012059878A (ja) | 記憶素子、メモリ装置 | |
JP5724256B2 (ja) | 記憶素子、メモリ装置 | |
JP5803079B2 (ja) | 記憶素子、メモリ装置 | |
JP2006049436A (ja) | 記憶素子及びメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |