JP2006049436A - 記憶素子及びメモリ - Google Patents
記憶素子及びメモリ Download PDFInfo
- Publication number
- JP2006049436A JP2006049436A JP2004225836A JP2004225836A JP2006049436A JP 2006049436 A JP2006049436 A JP 2006049436A JP 2004225836 A JP2004225836 A JP 2004225836A JP 2004225836 A JP2004225836 A JP 2004225836A JP 2006049436 A JP2006049436 A JP 2006049436A
- Authority
- JP
- Japan
- Prior art keywords
- magnetization
- layer
- layers
- storage
- magnetization fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】 情報を磁性体の磁化状態により保持する記憶層17の上下に中間層16,18を介して磁化固定層31,32が設けられ、磁化固定層31,32がいずれも非磁性層を介して積層された複数層の強磁性層から成り、反強磁性結合により磁化固定層31,32の各強磁性層の磁化の向きが互い違いになっており、上下の磁化固定層31,32のそれぞれ記憶層17に最も近い強磁性層15,19の磁化M15,M19の向きが互いに反対向きであり、積層方向に電流を流すことにより記憶層17の磁化M1の向きが変化して、記憶層17に情報が記録される記憶素子3を構成する。
【選択図】 図2
Description
しかし、DRAMは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
シリコン基板等の半導体基体110の素子分離層102により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域108、ソース領域107、並びにゲート電極101が、それぞれ形成されている。
また、ゲート電極101の上方には、図中前後方向に延びるワード線105が設けられている。
ドレイン領域108は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域108には、配線109が接続されている。
そして、ワード線105と、上方に配置された、図中左右方向に延びるビット線106との間に、磁化の向きが反転する記憶層を有する磁気記憶素子103が配置されている。この磁気記憶素子103は、例えば磁気トンネル接合素子(MTJ素子)により構成される。
さらに、磁気記憶素子103は、水平方向のバイパス線111及び上下方向のコンタクト層104を介して、ソース領域107に電気的に接続されている。
ワード線105及びビット線106にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子103に印加して、これにより磁気記憶素子103の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、MRAMを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
シリコン基板等の半導体基体60の素子分離層52により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域58、ソース領域57、並びにゲート電極51が、それぞれ形成されている。このうち、ゲート電極51は、図5中前後方向に延びるワード線を兼ねている。
ドレイン領域58は、図4中左右の選択用トランジスタに共通して形成されており、このドレイン領域58には、配線59が接続されている。
そして、ソース領域57と、上方に配置された、図4中左右方向に延びるビット線56との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子53が配置されている。
この記憶素子53は、例えば磁気トンネル接合素子(MTJ素子)により構成される。図中61及び62は磁性層を示しており、2層の磁性層61,62のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子53は、ビット線56と、ソース領域57とに、それぞれ上下のコンタクト層54を介して接続されている。これにより、記憶素子53に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なMRAMと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
この場合、バリア層の耐電圧の制限が生じるため、この点からも、スピン注入時の電流を抑制する必要がある。
この構成によれば、上下の磁化固定層の磁化の向きを互いに反対向きにすることにより、スピン注入効率を倍増させることが可能である。
その結果、スピン注入によって記憶層の磁化の向きを、一方の向きから他方の向きに反転させるための電流と、他方の向きから一方の向きに反転させるための電流とが、大きく違ってくることになる。これにより、記憶層に情報を書き込むための電流の非対称性が非常に大きくなり、書き込み電流の低減に対して、逆効果となってしまう。
また、例えば、一方の磁化固定層を反強磁性層/強磁性層/中間層/強磁性層の積層フェリ構造にすることにより、記憶層の上下の磁化固定層の磁化の向きを互いに反対向きに固定している。
このように単層の強磁性層により磁化固定層を構成すると、磁化固定層から生じる漏れ磁束による静磁結合磁界が大きくなり、この静磁結合磁界が記憶層に及ぼす影響が大きくなってしまうため、記憶層の磁化の向きを反転させる動作が不安定になり、反転電流値が大きくばらついてしまう。
また、記憶層の上下の磁化固定層において、それぞれ記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであることによって、スピン注入効率を大幅に増大させることが可能になる。これにより、スピン注入により記憶層の磁化の向きを反転させるために必要な電流量(閾値電流)を低減することができる。
さらに、磁化固定層がいずれも非磁性層を介して積層された複数層の強磁性層から成り、それぞれの磁化固定層において、反強磁性結合によって、積層された各強磁性層の磁化の向きが互い違いになっていることにより、それぞれの磁化固定層が所謂積層フェリ構造を有しており、磁化の向きが互いに反対である各強磁性層からの磁束が、互いに打ち消される。これにより、磁化固定層により形成されその側面から漏れる磁界を小さくすることができ、磁化固定層から漏れる磁界による、記憶層に対する影響を低減することができる。従って、記憶層の磁化の向きを反転させるために必要な電流量(閾値電流)を、両極性の電流において非対称性を抑えて、ほぼ対称に近づけることが可能になる。また、閾値電流のばらつきも抑制することができる。
また、スピン注入により記憶素子の記憶層の磁化の向きを反転させるために必要な電流量(閾値電流)を低減することができる。
さらに、記憶素子の記憶層の磁化の向きを反転させるために必要な電流量(閾値電流)を、両極性の電流において非対称性を抑えて、ほぼ対称に近づけることが可能になる。また閾値電流のばらつきも抑制することができる。
このように構成したときには、反強磁性層を配向するように磁場中熱処理を行えば、それぞれの磁化固定層の最も反強磁性層側の強磁性層の磁化の向きが、磁場の向きに合わせて同じ向きになる。そして、一方の磁化固定層が奇数層の強磁性層から成るので、この一方の磁化固定層の最も記憶層側の強磁性層の磁化の向きは、最も反強磁性層側の強磁性層の磁化の向きと同じになる。他方の磁化固定層が偶数層の強磁性層から成るので、この他方の磁化固定層の最も記憶層側の強磁性層の磁化の向きは、最も反強磁性層側の強磁性層の磁化の向きとは反対になる。これにより、一方の磁化固定層と他方の磁化固定層において、それぞれの最も記憶層側の強磁性層の磁化の向きが反対となる。即ち、反強磁性層を配向するように磁場中熱処理を行うことにより、容易に本発明の構成の記憶素子を製造することが可能になる。
このように構成したときには、磁化の向きが互いに反対である各強磁性層の飽和磁化と膜厚との積の和がほぼ等しいので、磁化の向きが互いに反対である各強磁性層からの磁束が相殺される。即ち、磁化固定層全体の合成磁化がほぼゼロになる。
これにより、磁化固定層により形成される磁界が、磁化固定層側面からほとんど外部に漏れなくなり、記憶層に影響を与えなくなる。
従って、記憶層の磁化の向きを反転させるために必要な電流量を、両極性の電流においてほぼ対称とすることが可能になる。
これにより、記憶素子に対して電流を流して情報を記録する、動作領域を拡大することが可能になり、動作のマージンを広く確保し、記憶素子を安定して動作させることができる。
従って、安定して動作する信頼性の高いメモリを実現することができる。
また、メモリ全体の消費電力を低減することが可能になる。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態(磁化の向き)により保持するものである。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
そして、磁化状態により情報を保持することができる磁性層(記憶層)と、磁化の向きが固定された磁化固定層とを有する記憶素子を構成する。
これに対して、スピン注入により磁化反転を行う場合には、上述のように、書き込み電流の閾値が充分に小さくなるため、集積回路の消費電力を低減させるために有効であることがわかる。
また、通常のMRAMで必要とされる、電流磁界発生用の配線(図6の105)が不要となるため、集積度においても通常のMRAMに比較して有利である。
同様のことが、スピン注入を用いた記憶素子においては、記憶層の磁化の向きを反転させるために必要となる電流値の非対称性として、現れることになる。
しかし、前記特許文献2に記載された構成では、一方の磁化固定層が単層の強磁性層から構成されているため、この一方の磁化固定層から記憶層に加わる漏れ磁束が、例えば100Oe以上の大きい値となり、記憶層の磁化の向きを反転する際に、動作が不安定になり、反転電流値が大きくばらつく結果となる。
従って、上下2つの磁化固定層から記憶層への漏れ磁界のベクトルの和を充分に小さくする必要がある。
正負両極性の反転電流値が、電流ゼロに対して非対称であると、書き込み電流値を絶対値が大きい方の反転電流値に合わせて大きく設定しなければならないため、消費電力低減に逆効果となる。
これにより、上下の磁化固定層がいずれも積層フェリ構造であり、それぞれの積層フェリ構造の磁化固定層内で各強磁性層からの磁束が相殺される関係にあるため、いずれの磁化固定層からも記憶層に加わる漏れ磁界が非常に小さくなる。また、上下2つの磁化固定層の、それぞれ記憶層に最も近い強磁性層の磁化の向きが、互いに反平行の関係になっていることにより、スピン注入効率を向上して、スピン注入時の電流を低減することができる。
このようにすれば、反強磁性層を配向するように磁場中熱処理を行うことにより、容易に製造できる利点を有する。
この理由を詳細に説明する。
反強磁性層を配向するように磁場中熱処理を行えば、それぞれの磁化固定層の最も反強磁性層側の強磁性層の磁化の向きが、磁場の向きに合わせて同じ向きになる。
そして、一方の磁化固定層が奇数層の強磁性層から成るので、この一方の磁化固定層の最も記憶層側の強磁性層の磁化の向きは、最も反強磁性層側の強磁性層の磁化の向きと同じになる。
また、他方の磁化固定層が偶数層の強磁性層から成るので、この他方の磁化固定層の最も記憶層側の強磁性層の磁化の向きは、最も反強磁性層側の強磁性層の磁化の向きとは反対になる。
これにより、一方の磁化固定層と他方の磁化固定層において、それぞれの最も記憶層側の強磁性層の磁化の向きが反対となる。即ち、本発明の構成の記憶素子を製造することができる。
例えば、磁気ヘッド用の磁気抵抗効果素子として、磁化の向きを変化させることが可能な磁化自由層を中心に、上下を磁化固定層で挟んだ構造が提案されている。
この提案されている構成では、両側の磁化固定層が共に2層の強磁性層による積層フェリ構造であり、磁化固定層を構成する各強磁性層の磁化の向きを磁化自由層から見て対称になるようにしているため、両側の磁化固定層の磁化自由層に最も近い強磁性層の磁化の向きが同じになっている。
この磁気ヘッド用の磁気抵抗効果素子の構成を、スピン注入を用いた記憶素子に採用した場合には、上下それぞれの磁化固定層からの漏れ磁界は、積層フェリ構造によりキャンセルすることが可能であるが、両側の磁化固定層の磁化自由層に最も近い強磁性層の磁化の向きが同じになっているために、スピン注入の効率を向上することはできない。
一方、各磁化固定層からの漏れ磁界の大きさを15Oe以下にすると、反転電流のばらつきは抑制される。
従って、各磁化固定層からの漏れ磁界が15Oe以下になるように、磁化固定層の膜構成を設定することが望ましい。
従って、好ましくは、記憶素子の面積を0.04μm2以下とする。
磁場−抵抗曲線の原点からのずれ量は、漏れ磁界とネール磁界(膜面ラフネスにより微視的磁極が形成されて、発生する面内磁界)との和で示されるので、サイズの異なる複数個の磁気抵抗効果素子を作製してそれぞれの測定を行うことにより、無限大サイズでのずれ量を外挿することができる。この無限大サイズでのずれ量がネール磁界に相当するので、その分を差し引き、磁化固定層から情報記録層への漏れ磁界を求めることができる。
通常、ネール磁界は3Oe以下程度である。
本発明の一実施の形態として、メモリの概略構成図(斜視図)を図1に示す。
このメモリは、互いに直交する2種類のアドレス配線(例えばワード線とビット線)の交点付近に、磁化状態で情報を保持することができる記憶素子が配置されて成る。
即ち、シリコン基板等の半導体基体10の素子分離層2により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域8、ソース領域7、並びにゲート電極1が、それぞれ形成されている。このうち、ゲート電極1は、図中前後方向に延びる一方のアドレス配線(例えばワード線)を兼ねている。
ドレイン領域8は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域8には、配線9が接続されている。
また、この記憶素子3は、2種類のアドレス配線1,6の交点付近に配置されている。
この記憶素子3は、ビット線6と、ソース領域7とに、それぞれ上下のコンタクト層4を介して接続されている。
これにより、2種類のアドレス配線1,6を通じて、記憶素子3に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
図2に示すように、この記憶素子3は、スピン注入により磁化M1の向きが反転する記憶層17に対して、下層に第1の磁化固定層31を設け、上層に第2の磁化固定層32を設けている。即ち、記憶層17に対して、上下2つの磁化固定層31,32を設けた構成である。
第1の磁化固定層31の下に反強磁性層12が設けられ、この反強磁性層12により、第1の磁化固定層31の磁化の向きが固定される。また、第2の磁化固定層32の上に反強磁性層24が設けられ、この反強磁性層24により、第2の磁化固定層32の磁化の向きが固定される。
記憶層17と下層の第1の磁化固定層31との間には、トンネルバリア層(トンネル絶縁層)となる絶縁層16が設けられ、記憶層17と第1の磁化固定層31とにより、MTJ素子が構成されている。
記憶層17と上層の第2の磁化固定層32との間には、導電性の非磁性スペーサ層18が設けられ、記憶層17と第2の磁化固定層32とにより、GMR素子が構成されている。
具体的には、第1の磁化固定層31は、2層の強磁性層13,15が、非磁性層14を介して積層されて反強磁性結合した構成であり、第2の磁化固定層32は、3層の強磁性層19,21,23が、非磁性層20,22を介して積層されて反強磁性結合した構成である。
これにより、第1の磁化固定層31の各強磁性層13,15から漏れる磁束が、互いに打ち消し合う。
これにより、第2の磁化固定層32の各強磁性層19,21,23から漏れる磁束が、互いに打ち消し合う。
具体的には、第1の磁化固定層31及び第2の磁化固定層32のそれぞれにおいて、合成磁化がほぼゼロとなるように、互いに磁化が反対の向きの強磁性層の飽和磁化と膜厚との積の和が等しいこと、即ち以下の関係が成り立つことが望ましい。
Ms13・t13=Ms15・t15
Ms19・t19+Ms23・t23=Ms21・t21
(ただし、Ms13,Ms15,Ms19,Ms21,Ms23は、それぞれ強磁性層13,15,19,21,23の飽和磁化であり、t13,t15,t19,t21,t23は、それぞれ強磁性層13,15,19,21,23の膜厚である。)
このように記憶層17を挟む磁化固定層31,32において、それぞれ記憶層17に最も近い強磁性層15,19の磁化M15,M19が互いに反対の向きになっていることにより、スピン注入効率を増大させることができるため、スピン注入により記憶層17の磁化M1の向きを反転させるために必要な電流量を低減することができる。
磁化固定層31,32の積層フェリを構成する非磁性層14,20,22の材料としては、ルテニウム、銅、クロム、金、銀等が使用できる。非磁性層14,20,22の膜厚は、材料によって変動するが、好ましくは、ほぼ0.5nmから2.5nmの範囲で使用する。
反強磁性層12,24の材料としては、鉄、ニッケル、白金、イリジウム、ロジウム等の金属元素とマンガンとの合金、コバルトやニッケルの酸化物等が使用できる。
さらに、第1の磁化固定層31内及び第2の磁化固定層32内の、それぞれの各強磁性層からの磁束が相殺される関係にあることにより、各磁化固定層31,32から記憶層17に加わる磁束の大きさを小さくすることができ、ゼロもしくは非常に小さくすることも可能である。
従って、安定して動作する信頼性の高いメモリを実現することができる。
従って、記憶素子3を備えたメモリにおいて、消費電力を低減することができる。
この記憶素子30は、第1の磁化固定層31及び第2の磁化固定層32が、いずれも積層フェリ構造となっているが、各磁化固定層31,32の構成が図2に示した記憶素子3とは異なっている。
具体的には、第1の磁化固定層31は、3層の強磁性層33,35,37が、非磁性層34,36を介して積層されて反強磁性結合した構成であり、第2の磁化固定層32は、2層の強磁性層38,40が、非磁性層39を介して積層されて反強磁性結合した構成である。
これにより、第1の磁化固定層31の各強磁性層33,35,37から漏れる磁束が、互いに打ち消し合う。
これにより、第2の磁化固定層32の各強磁性層38,40から漏れる磁束が、互いに打ち消し合う。
具体的には、第1の磁化固定層31及び第2の磁化固定層32のそれぞれにおいて、合成磁化がほぼゼロとなるように、互いに磁化が反対の向きの強磁性層の飽和磁化と膜厚との積の和が等しいこと、即ち以下の関係が成り立つことが望ましい。
Ms33・t33+Ms37・t37=Ms35・t35
Ms38・t38=Ms40・t40
(ただし、Ms33,Ms35,Ms37,Ms38,Ms40は、それぞれ強磁性層33,35,37,38,40の飽和磁化であり、t33,t35,t37,t38,t40は、それぞれ強磁性層33,35,37,38,40の膜厚である。)
このように記憶層17を挟む磁化固定層31,32において、それぞれ記憶層17に最も近い強磁性層37,38の磁化M37,M38が互いに反対の向きになっていることにより、スピン注入効率を増大させることができるため、スピン注入により記憶層17の磁化の向きを反転させるために必要な電流量を低減することができる。
即ち、記憶素子30を2種類のアドレス配線の交点付近に配置してメモリを構成し、2種類のアドレス配線を通じて記憶素子30に上下方向(積層方向)の電流を流して、スピン注入により記憶層17の磁化の向きを反転させて、記憶素子30に情報の記録を行うことができる。
さらに、第1の磁化固定層31内及び第2の磁化固定層32内の、それぞれの各強磁性層からの磁束が相殺される関係にあることにより、各磁化固定層31,32から記憶層17に加わる磁束の大きさを小さくすることができ、ゼロもしくは非常に小さくすることも可能である。
従って、安定して動作する信頼性の高いメモリを実現することができる。
従って、記憶素子30を備えたメモリにおいて、消費電力を低減することができる。
ここで、本発明の記憶素子の構成において、具体的に各層の材料や膜厚等を選定して、特性を調べた。
実際には、メモリには、図1や図4に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層の磁気抵抗特性を調べる目的で、記憶素子のみを形成したウエハにより検討を行った。
厚さ0.575mmのシリコン基板上に、厚さ2μmの熱酸化膜を形成し、その上に図2に示した構成の記憶素子3を形成した。
具体的には、図2に示した構成の記憶素子3において、各層の材料及び膜厚を、下地膜11を膜厚3nmのTa膜、反強磁性層12,24を膜厚20nmのPtMn膜、第1の磁化固定層31を構成する強磁性層13,15を膜厚2nmのCoFe膜、積層フェリ構造の磁化固定層31,32を構成する非磁性層14,20,22を膜厚0.8nmのRu膜、トンネル絶縁層となる絶縁層16を膜厚0.5nmのAl膜を酸化した酸化アルミニウム膜、記憶層17を膜厚1nmのCoFe膜・膜厚3nmのNiFe膜・膜厚1nmのCoFe膜の積層膜、非磁性スペーサ層18を膜厚6nmのCu膜、第2の磁化固定層32を構成する強磁性層19,23を膜厚2.5nmのCoFe膜、第2の磁化固定層32を構成する強磁性層21を膜厚5nmのCoFe膜、キャップ層25を膜厚5nmのTa膜と選定し、また下地膜11と反強磁性層12との間に図示しない膜厚100nmのCu膜(後述するワード線となるもの)を設けて、各層を形成した。
上記膜構成で、PtMn膜の組成はPt50Mn50(原子%)、CoFe膜の組成はCo90Fe10(原子%)、NiFe膜の組成はNi80Fe20(原子%)とした。
酸化アルミニウム膜から成る絶縁層16以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。
酸化アルミニウム(Al−Ox)膜から成る絶縁層16は、まず金属Al膜をDCスパッタ法により0.5nm堆積させて、その後に酸素/アルゴンの流量比を1:1とし、チャンバーガス圧を10Torrとして、自然酸化法により金属Al層を酸化させた。酸化時間は10分とした。
さらに、記憶素子3の各層を成膜した後に、磁場中熱処理炉で、10kOe・270℃・4時間の熱処理を行い、反強磁性層12,24のPtMn膜の規則化熱処理を行った。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子3のパターンを、短軸0.09μm×長軸0.18μmの楕円形状として、記憶素子3の面積抵抗値(Ωμm2)が10Ωμm2となるようにした。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、実施例1の試料を作製した。
図3に示した記憶素子30の構成とし、第1の磁化固定層31を構成する強磁性層33,37を膜厚2nmのCoFe膜、第1の磁化固定層31を構成する強磁性層35を膜厚4nmのCoFe膜、第2の磁化固定層31を構成する強磁性層38,40を膜厚2.5nmのCoFe膜、磁化固定層31,32を構成する非磁性層34,36,39を膜厚0.8nmのRu膜と選定し、その他の構成は実施例1と同様にして、実施例2の試料を作製した。
図2の記憶素子3の構成の第2の磁化固定層32の代わりに、単層の強磁性層を設け、この強磁性層を膜厚2.5nmのCoFe膜と選定し、その他の構成は実施例1と同様にして、比較例1の試料を作製した。
即ち、この比較例1の試料は、記憶層の下層の磁化固定層が2層の強磁性層から成る積層フェリ構造であり、記憶層の上層の磁化固定層が単層の強磁性層から成る構成である。
図2の記憶素子3の構成において、第1の磁化固定層31を構成する強磁性層13を膜厚1.5nmのCoFe膜、強磁性層15を膜厚3.5nmのCoFe膜と選定し、その他の構成は実施例1と同様にして、比較例2の試料を作製した。
即ち、この比較例2の試料は、記憶層17の下層の第1の磁化固定層31の2層の強磁性層13,15の膜厚t13,t15が異なり、第1の磁化固定層31の合成磁化がゼロにならない(Ms13・t13<Ms15・t15)構成である。
図2の記憶素子3の構成において、第2の磁化固定層32を構成する強磁性層23を膜厚5nmのCoFe膜と選定し、その他の構成は実施例1と同様にして、比較例3の試料を作製した。
即ち、この比較例3の試料は、記憶層17の上層の第2の磁化固定層32の強磁性層19,23の膜厚t19,t23が異なり、第2の磁化固定層32の合成磁化がゼロにならない(Ms19・t19+Ms23・t23>Ms21・t21)構成である。
測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子に対して、外部から磁界を与えることができるように構成した。また、記憶素子に流す電流量が、絶縁層16が破壊しない範囲内の1mAまでとなるように設定した。
記憶素子に電流を流して、その後の記憶素子の抵抗値を測定した。記憶素子の抵抗値を測定する際には、温度を室温25℃として、ワード線の端子とビット線の端子にかかるバイアス電圧が10mVとなるように調節した。さらに、記憶素子に流す電流量を変化させて、この記憶素子の抵抗値の測定を行い、測定結果から抵抗−電流曲線を得た。この抵抗−電流曲線から、抵抗値が変化する電流値を求めて、これを磁化の向きを反転させる反転電流値とした。なお、この抵抗−電流曲線を得る測定は、両極性(プラス方向及びマイナス方向)の電流について行い、両極性の反転電流値を求めた。
さらに、同一の試料に対して、抵抗−電流曲線を得る測定を50回繰り返し、反転電流値の平均値及び繰り返しばらつきσを求めた。
反転電流値のプラス方向とマイナス方向の非対称性を外部磁界を与えることによって補正し、プラス側とマイナス側の各反転電流値を求めた。
そして、外部磁界の大きさを変化させて、それぞれ反転電流値の測定を行い、プラス側とマイナス側の各反転電流の絶対値がほぼ一致したときの外部磁界の大きさ(Oe)を、非対称性の指標として求めた。
一方、比較例1〜比較例3は、反転電流値のプラス側の値とマイナス側の値が非対称であり、反転電流のばらつきσが10%以上であり、非対称性が60Oe〜140Oeと大きくなっていることがわかる。即ち、比較例1のように一方の磁化固定層が単層の強磁性層である構成や、比較例2及び比較例3のように一方の磁化固定層の合成磁化がゼロにならない構成とすると、反転電流のばらつきや非対称性が大きくなることがわかる。
そして、実施例1及び実施例2の構成により、0.5mA以下の比較的小さい電流値で情報の書き込みを行うことが可能な記憶素子を作製することができ、これまでにない低消費電力型の磁気メモリを実現することが可能になる。
このように、一方の磁化固定層を偶数層の強磁性層から成るフェリ構造、他方の磁化固定層を奇数層の強磁性層から成るフェリ構造とすれば、例えば上下の磁化固定層に設けられた反強磁性層を磁場中熱処理により配向させることにより、容易に製造することができる。
ただし、このような構成は、上述した、磁場中熱処理により上下の反強磁性層を配向させる方法では製造が困難であるため、製造方法に工夫を要する。
なお、磁化固定層の各強磁性層の磁化の向きがある程度固定されていれば、反強磁性層を設けなくても問題はない。
また、一方の磁化固定層に対してだけ反強磁性層が設けられていてもよい。
Claims (6)
- 情報を磁性体の磁化状態により保持する記憶層を有し、
前記記憶層の上下に、それぞれ中間層を介して磁化固定層が設けられ、
前記磁化固定層が、いずれも非磁性層を介して積層された複数層の強磁性層から成り、
それぞれの前記磁化固定層において、反強磁性結合により、積層された各前記強磁性層の磁化の向きが互い違いになっており、
前記記憶層の上下の前記磁化固定層において、それぞれ前記記憶層に最も近い前記強磁性層の磁化の向きが互いに反対向きであり、
積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる
ことを特徴とする記憶素子。 - 前記記憶層の上下の前記磁化固定層のうち、一方の前記磁化固定層が奇数層の前記強磁性層から成り、他方の前記磁化固定層が偶数層の前記強磁性層から成り、それぞれの前記磁化固定層に対して前記記憶層の反対側に反強磁性層が設けられていることを特徴とする請求項1に記載の記憶素子。
- それぞれの前記磁化固定層において、磁化の向きが互いに反対である各前記強磁性層の飽和磁化と膜厚との積の和が、ほぼ等しい関係を有していることを特徴とする請求項1に記載の記憶素子。
- 情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、
互いに交差する2種類の配線とを備え、
前記記憶素子は、前記記憶層の上下に、それぞれ中間層を介して磁化固定層が設けられ、前記磁化固定層がいずれも非磁性層を介して積層された複数層の強磁性層から成り、それぞれの前記磁化固定層において、反強磁性結合により、積層された各前記強磁性層の磁化の向きが互い違いになっており、前記記憶層の上下の前記磁化固定層において、それぞれ前記記憶層に最も近い前記強磁性層の磁化の向きが互いに反対向きであり、積層方向の電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる構成であり、
前記2種類の配線の交点付近かつ前記2種類の配線の間に、前記記憶素子が配置され、 前記2種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れる
ことを特徴とするメモリ。 - 前記記憶素子は、前記記憶層の上下の前記磁化固定層のうち、一方の前記磁化固定層が奇数層の前記強磁性層から成り、他方の前記磁化固定層が偶数層の前記強磁性層から成り、それぞれの前記磁化固定層に対して前記記憶層の反対側に反強磁性層が設けられていることを特徴とする請求項4に記載のメモリ。
- 前記記憶素子は、それぞれの前記磁化固定層において、磁化の向きが互いに反対である各前記強磁性層の飽和磁化と膜厚との積の和が、ほぼ等しい関係を有していることを特徴とする請求項4に記載のメモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004225836A JP2006049436A (ja) | 2004-08-02 | 2004-08-02 | 記憶素子及びメモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004225836A JP2006049436A (ja) | 2004-08-02 | 2004-08-02 | 記憶素子及びメモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006049436A true JP2006049436A (ja) | 2006-02-16 |
Family
ID=36027670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004225836A Pending JP2006049436A (ja) | 2004-08-02 | 2004-08-02 | 記憶素子及びメモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006049436A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006196683A (ja) * | 2005-01-13 | 2006-07-27 | Tdk Corp | 磁気抵抗効果素子及び磁気メモリ |
JP2007081280A (ja) * | 2005-09-16 | 2007-03-29 | Fujitsu Ltd | 磁気抵抗効果素子及び磁気メモリ装置 |
JP2008306112A (ja) * | 2007-06-11 | 2008-12-18 | Hitachi Metals Ltd | 磁気抵抗効果膜、磁気センサ及び回転角度検出装置 |
JP2009200216A (ja) * | 2008-02-21 | 2009-09-03 | Toshiba Corp | 磁気記憶素子及び磁気記憶装置 |
US7633796B2 (en) | 2007-01-19 | 2009-12-15 | Sony Corporation | Storage element and memory |
JP2010021584A (ja) * | 2009-10-26 | 2010-01-28 | Sony Corp | 記憶素子、メモリ |
JP2012524415A (ja) * | 2009-04-14 | 2012-10-11 | クアルコム,インコーポレイテッド | 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram) |
JP2013232692A (ja) * | 2008-09-29 | 2013-11-14 | Seagate Technology Llc | 補償素子を有するstram |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004158766A (ja) * | 2002-11-08 | 2004-06-03 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ装置 |
JP2004193595A (ja) * | 2002-11-26 | 2004-07-08 | Toshiba Corp | 磁気セル及び磁気メモリ |
-
2004
- 2004-08-02 JP JP2004225836A patent/JP2006049436A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004158766A (ja) * | 2002-11-08 | 2004-06-03 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ装置 |
JP2004193595A (ja) * | 2002-11-26 | 2004-07-08 | Toshiba Corp | 磁気セル及び磁気メモリ |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006196683A (ja) * | 2005-01-13 | 2006-07-27 | Tdk Corp | 磁気抵抗効果素子及び磁気メモリ |
JP2007081280A (ja) * | 2005-09-16 | 2007-03-29 | Fujitsu Ltd | 磁気抵抗効果素子及び磁気メモリ装置 |
US7633796B2 (en) | 2007-01-19 | 2009-12-15 | Sony Corporation | Storage element and memory |
JP2008306112A (ja) * | 2007-06-11 | 2008-12-18 | Hitachi Metals Ltd | 磁気抵抗効果膜、磁気センサ及び回転角度検出装置 |
JP2009200216A (ja) * | 2008-02-21 | 2009-09-03 | Toshiba Corp | 磁気記憶素子及び磁気記憶装置 |
JP2013232692A (ja) * | 2008-09-29 | 2013-11-14 | Seagate Technology Llc | 補償素子を有するstram |
JP2012524415A (ja) * | 2009-04-14 | 2012-10-11 | クアルコム,インコーポレイテッド | 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram) |
US8889431B2 (en) | 2009-04-14 | 2014-11-18 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same |
JP2010021584A (ja) * | 2009-10-26 | 2010-01-28 | Sony Corp | 記憶素子、メモリ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4682998B2 (ja) | 記憶素子及びメモリ | |
JP5104090B2 (ja) | 記憶素子及びメモリ | |
JP5040105B2 (ja) | 記憶素子、メモリ | |
JP4277870B2 (ja) | 記憶素子及びメモリ | |
US8362581B2 (en) | Magnetic memory element and magnetic memory device | |
US20070076471A1 (en) | Storage element and memory | |
JP4661230B2 (ja) | 記憶素子及びメモリ | |
US20060007730A1 (en) | Magnetic cell and magnetic memory | |
JP4951858B2 (ja) | メモリ | |
JP2006093432A (ja) | 記憶素子及びメモリ | |
JP5504704B2 (ja) | 記憶素子及びメモリ | |
JP2008147522A (ja) | 記憶素子、メモリ | |
JP2007048790A (ja) | 記憶素子及びメモリ | |
JP2007305882A (ja) | 記憶素子及びメモリ | |
JP2009252878A (ja) | 磁気記憶装置 | |
JP2006190838A (ja) | 記憶素子及びメモリ | |
JP2008171882A (ja) | 記憶素子及びメモリ | |
JP2008153527A (ja) | 記憶素子及びメモリ | |
JP2006165059A (ja) | 記憶素子及びメモリ | |
JP2006295000A (ja) | 記憶素子及びメモリ | |
JP2006295001A (ja) | 記憶素子及びメモリ | |
JP5034317B2 (ja) | 記憶素子及びメモリ | |
JP4187021B2 (ja) | 記憶素子及びメモリ | |
JP2012074716A (ja) | 記憶素子及びメモリ | |
JP2006165265A (ja) | 記憶素子及びメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100825 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110524 |