CN102403030A - 存储元件和存储装置 - Google Patents

存储元件和存储装置 Download PDF

Info

Publication number
CN102403030A
CN102403030A CN2011102642095A CN201110264209A CN102403030A CN 102403030 A CN102403030 A CN 102403030A CN 2011102642095 A CN2011102642095 A CN 2011102642095A CN 201110264209 A CN201110264209 A CN 201110264209A CN 102403030 A CN102403030 A CN 102403030A
Authority
CN
China
Prior art keywords
layer
accumulation layer
magnetization
memory element
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102642095A
Other languages
English (en)
Inventor
内田裕行
细见政功
大森广之
别所和宏
肥后丰
山根一阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102403030A publication Critical patent/CN102403030A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了一种存储元件和存储装置,该存储元件包括:存储层,具有垂直于膜表面的磁化,并且其磁化方向相应于信息而变化;磁化固定层,具有垂直于该膜表面的磁化;以及绝缘层,设置在该存储层和该磁化固定层之间,其中,沿着层结构的层叠方向注入自旋极化的电子,从而该存储层的磁化方向发生变化,对该存储层进行了信息记录,该存储层所接收的有效反磁场的大小小于该存储层的饱和磁化量,并且,以接触该磁化固定层的与该绝缘层侧相反的面的方式形成有Ta膜。

Description

存储元件和存储装置
技术领域
本发明涉及一种存储元件,其包括存储铁磁层的磁化状态作为信息的存储层以及磁化方向被固定的磁化固定层,并且通过通电流来改变存储层的磁化方向;本发明还涉及一种具有该存储元件的存储装置。
背景技术
在诸如计算机等的信息装置中,高速运行的高密度DRAM已被广泛地用作随机存储器。
然而,DRAM是一种易失性存储器,掉电时,其中的信息被擦除,因此,期望一种信息不会被擦除的非易失性存储器。
此外,通过磁性材料的磁化来记录信息的磁性随机存储器(MRAM)作为一种备选的非易失性存储器引起了人们的关注,并因此得到了发展。
MRAM使得电流分别流过两种基本上互相垂直的地址配线(字线和位线),并且通过利用由每条地址配线产生的电流磁场,将存储装置的位于地址配线的交叉部处的磁性存储元件的磁性层的磁化方向反转,从而进行信息记录。
图9示出了一般的MRAM的示意图(透视图)。
构成用于选择各存储单元的选择晶体管的漏区108、源区107和栅电极101分别形成于诸如硅基体的半导体基体110上的元件分离层102所分离的部分中。
另外,沿着图中前后方向延伸的字线105设置在栅电极101的上侧。
漏区108被形成为图中左、右选择晶体管所共用,且配线109连接到漏区108。
此外,磁性存储元件103设置在字线105和位线106之间,位线106设置在字线105上侧,且在左右方向上延伸,每个磁性存储元件103都具有磁化方向反转的存储层。例如,这些磁性存储元件103由磁性隧道结元件(MTJ元件)构造而成。
另外,磁性存储元件103通过水平旁路线111和垂直接触层104电连接到源区107。
当使电流流过字线105和位线106时,电流磁场被施加到磁性存储元件103上,从而磁性存储元件103的存储层的磁化方向被反转,因此可以进行信息记录。
此外,对于诸如MRAM的磁存储器,为了稳定的保持所记录的信息,记录信息的磁性层(存储层)需要具有恒定的矫顽力。
另一方面,为了改写所记录的信息,需要使一定量的电流流过地址配线。
然而,随着组成MRAM的元件的尺寸小型化,地址配线变得很细,难以流过足够的电流。
因此,作为一种在相对小的电流下能够实现磁化方向反转的构造,具有采用自旋注入而磁化反转的构造的存储器已引起关注(例如,参考日本未审查专利申请公开第2003-17782号和第2008-227388号;以及美国专利第6256223号的说明书;Phys.Rev.B,54,9353(1996);以及J.Magn.Mat.,159,L1(1996))。
自旋注入磁化反转意味着穿过磁性材料的自旋极化电子被注入至其他磁性材料,从而在其他磁性材料中引起磁化反转。
例如,当使电流沿着垂直于膜表面的方向流到巨磁阻效应元件(GMR元件)或磁性隧道结元件(MTJ元件)时,该元件的至少部分磁性层的磁化方向可被反转。
此外,自旋注入磁化反转的优点在于,即使当元件变得很微小时,也可在不增加电流的情况下实现磁化反转。
具有采用上述自旋注入磁化反转构造的存储装置的示意图如图10和图11所示。图10示出了透视图,图11示出了横截面图。
在诸如硅基体的半导体基体60上、由元件隔离层52隔离的部分中,分别形成组成选择晶体管的漏区58、源区57和栅电极51,选择晶体管用于选择每个存储单元。其中,栅电极51也作为沿着图10中前后方向延伸的字线。
漏区58被形成为图10中的左、右选择晶体管共用,并且配线59连接到漏区58。
具有磁化方向通过自旋注入被反转的存储层的存储元件53被设置在源区57和位线56之间,位线56设置在源区57的上侧,且沿着图10中的左右方向延伸。
该存储元件53例如由磁隧道结元件(MTJ)构造而成。该存储元件53具有两个磁性层61和62,在这两个磁性层61和62中,一侧的磁性层被设定为磁化方向固定的磁化固定层,并且另一侧的磁性层被设定为磁化方向可变的磁化自由层,即存储层。
另外,存储元件53通过上、下接触层54分别连接到每条位线56和源区57。以这种方式,当使电流流到存储元件53时,可通过自旋注入来反转存储层的磁化方向。
在存储装置具有采用自旋注入磁化反转的构造的情况下,可使得装置的结构与图9中所示通常的MRAM相比更为简单,从而其具有使高密度化成为可能的特性。
此外,当采用自旋注入磁化反转时,与通过外部磁场进行磁化反转的普通MRAM相比,具有的优势在于即使元件的小型化继续推进,写入电流也不会增加。
发明内容
然而,在MRAM的情况下,与存储元件分离地设置写配线(字线和位线),并且利用使电流流经写配线所产生的电流磁场来进行信息的写入(记录)。因此,可使写入所需的足量电流流经写配线。
另一方面,在具有采用自旋注入磁化反转构造的存储装置中,需要通过利用流经存储元件的电流进行自旋注入来反转存储层的磁化方向。
由于信息的写入(记录)是通过如上所述直接将电流流经存储元件来进行的,所以通过将存储元件连接到选择晶体管以选择进行写入的存储单元来构造存储单元。在这种情况下,流经存储元件的电流被限制到能够流经选择晶体管的电流大小(选择晶体管的饱和电流)。
因此,需要用等于或小于选择晶体管饱和电流的电流来进行写入,并且因此需要通过提高自旋注入的效率来减小流经存储元件的电流。
另外,为了提高读出信号的强度,需要确保大的磁阻改变率,且为了实现此目的,采用将与存储层的两侧接触的中间层设定为隧道绝缘层(隧道势垒层)的构造是有效的。
以这种方式,在隧道绝缘层用作中间层的情况下,流经存储元件的电流量被限制至避免隧道绝缘层的绝缘击穿的程度。从这个观点出发,也需要在自旋注入时限制电流。
由于该电流值正比于存储层的膜厚,且正比于存储层的饱和磁化的平方。调整这些参数(膜厚和饱和磁化)以降低该电流值可能是有效的(例如,参考F.J.Albert et al.,Appl.Phy.Lett.,77,3809(2000))。
例如,在F.J.Albert et al.,Appl.Phy.Lett.,77,3809(2000)中,公开了以下事实:当记录材料的磁化量(Ms)降低时,电流值减小。
然而,另一方面,如果没有存储被电流写入的信息,就不会实现非易失性存储。即,需要确保抵抗存储层热波动的稳定性(热稳定性)。
在采用自旋注入磁化反转的存储元件的情况下,由于存储层的体积变小,与现有技术中的MRAM相比,简单地认为热稳定性趋于降低。
当不能确保存储层的热稳定性时,已反转的磁化方向将被热量再次反转,从而导致写入错误。
另外,在推进采用自旋注入磁化反转的高容量存储元件的情况下,存储元件的体积变得越来越小,从而使得确保热稳定性成为一个重要的问题。
因此,对于采用自旋注入磁化反转的存储元件,热稳定性是一个非常重要的特性。
因此,为了实现一种具有通过自旋注入来反转存储层的磁化方向的构造的存储元件作为存储器,需要将自旋注入磁化反转所需的电流减小到等于或小于晶体管的饱和电流的值,以确保可靠地保持所写入的信息的热稳定性。
如上所述,为了减小自旋注入磁化反转所需的电流,可以考虑减少存储层的饱和磁化量Ms,或者让存储层变薄。例如,如美国专利第7242045号中的例子,采用具有小饱和磁化量Ms的材料作为用于存储层的材料是有效的。然而,以这种方式,在简单地采用具有小饱和磁化量Ms的材料的情况下,难以确保可靠地保持信息的热稳定性。
因此,在本发明中,期望提供一种在降低写入电流的同时能够提高热稳定性的存储元件,以及具有该存储元件的存储装置。
根据本发明的实施方式,提供了一种存储元件,包括:存储层,具有垂直于膜表面的磁化,且其磁化方向相应于信息而变化;磁化固定层,具有垂直于膜表面并且成为存储在存储层中的信息的基准的磁化;绝缘层,设置在该存储层和该磁化固定层之间,并由非磁性材料形成。在具有存储层、绝缘层和磁化固定层的层结构的层叠方向上注入自旋极化的电子,从而存储层的磁化方向发生变化,并且关于存储层进行信息的记录。存储层所接收的有效反磁场(effective diamagnetic field)的大小小于存储层的饱和磁化量。此外,Ta膜以接触磁化固定层的与绝缘层侧相对的面的方式形成。
此外,存储层可包括Co-Fe-B。
根据本发明的另一实施方式,提供了一种包括存储元件的存储装置,该存储元件通过磁性材料的磁化状态来保持信息,且两种配线彼此交叉,其中,存储元件具有根据本发明实施方式的上述存储元件的构造,该存储元件设置在两种配线之间,电流通过两种配线沿着层叠方向流入存储元件,从而将自旋极化电子注入到存储元件中。
根据本发明实施方式的存储元件的构造,设置了通过磁性材料的磁化状态保持信息的存储层,在该存储层上方通过中间层设置磁化固定层,该中间层由绝缘材料形成,沿着层叠方向注入自旋极化电子,从而存储层的磁化方向被改变,并且关于存储层进行信息记录,因此可通过在层叠方向上流过电流并且通过注入自旋极化电子来进行信息记录。
此外,存储层接收的有效反磁场的大小小于存储层的饱和磁化量,从而使得存储层接收的反磁场降低,因此可减小反转存储层的磁化方向所需的写入电流量。
另一方面,即使在存储层的饱和磁化量未减小时也可减小写入电流量,从而使得存储层的饱和磁化量变得足够,可充分地确保存储层的热稳定性。
此外,Ta膜以接触磁化固定层的与绝缘层侧相对的面的方式形成,例如,作为底层,使得该配置适于确保存储层的垂直磁化,并且能够提高存储元件的热稳定性。
此外,根据本发明实施方式的存储装置的构造,存储元件设置在两种配线之间,电流通过两种配线在层叠方向上流入存储元件,从而将自旋极化电子注入至存储元件。因此,可通过在存储元件的层叠方向上通过两种配线流过电流来自旋注入,以进行信息记录。
此外,即使在饱和磁化量未减少时,也可减小存储元件的写入电流量,从而可稳定地保持记录在存储元件中的信息,并可降低存储装置的功耗。
根据本发明的实施方式,即使当存储层的饱和磁化量未减少时,存储元件的写入电流量也可减小,从而充分地确保代表信息保持能力的热稳定性,并且可构造性能平衡优良的存储元件。
具体地,Ta膜以接触磁化固定层的与绝缘层侧相对的面的方式形成,使得这种配置对于确保存储层的垂直磁化和提高存储元件热稳定性具有优势。
因此,可实现以高可靠性稳定操作的存储装置。
此外,写入电流减小,从而可降低执行存储元件的写入期间的功耗。因此,可降低整个存储装置的功耗。
附图说明
图1是示出根据本发明的实施方式的存储装置的示意性构造的说明图;
图2是示出根据该实施方式的存储元件的截面图;
图3是示出尺寸为0.09μm×0.18μm的存储层的Co含量与反转电流密度之间的关系的图;
图4是示出尺寸为0.09μm×0.18μm的存储层的Co含量与热稳定性指标之间的关系的图;
图5是示出尺寸为50nmφ的存储层的Co含量与热稳定性指标之间的关系的图;
图6A至图6C是说明根据实施方式的实验5的样品的层结构的图;
图7A至图7C是说明根据实施方式的实验5的测试结果的图;
图8A至图8C是说明根据实施方式的实验6的样品的层结构的图;
图9是示意性示出现有技术中的MRAM构造的透视图;
图10是示出采用自旋注入磁化反转的存储装置的构造的说明图;以及
图11是图10的存储装置的截面图。
具体实施方式
在下文中,将以下列顺序描述本发明的实施方式:
1.实施方式的存储元件的概况
2.实施方式的构造
3.实验
1.实施方式的存储元件的概况
首先,将描述根据本发明实施方式的存储元件的概况。
根据本发明的实施方式,通过上述自旋注入来反转存储元件的存储层的磁化方向,以进行信息记录。
存储层由诸如铁磁层的磁性材料形成,且通过磁性材料的磁化状态(磁化方向)来保持信息。
具有层结构的存储元件的示例如图2所示(稍后将详述),其包括作为两个磁性层的存储层17和磁化固定层15,以及作为中间层设置在两个磁性层之间的绝缘层16(隧道绝缘层)。
存储层17具有垂直于膜表面的磁化,且磁化方向相应于信息而变化。
磁化固定层15具有作为存储于存储层17中的信息的基准且垂直于膜表面的磁化。
绝缘层16由非磁性材料形成,且设置在存储层17和磁化固定层15之间。在本实施方式中,绝缘层16由氧化膜形成,例如MgO(氧化镁)。
在具有存储层17、绝缘层16和磁化固定层15的层叠结构的层叠方向上注入自旋极化电子,存储层17的磁化方向被改变,从而信息被记录在存储层17中。
覆层18形成于存储层17的上方。此外,底层14形成于磁化固定层15的下方。在本实施方式中,底层14的至少一个与磁化固定层15接触的面由Ta膜形成。
通过自旋注入来反转磁性层(存储层17)的磁化方向的基本操作是使阈值以上的电流在垂直于膜表面的方向上流经存储元件,存储元件包括巨磁阻效应元件(GMR元件)或隧道磁阻效应元件(MTJ元件)。此时,电流的极性(方向)取决于反转的磁化方向。
在使绝对值小于阈值的电流流过的情况下,不发生磁化反转。
当磁性层的磁化方向通过自旋注入被反转时所需的电流的阈值Ic由以下等式(1)表示:
Ic=A·α·Ms·V·Hd/2η        (1)
此处,A是常数,α是自旋制动常数,η为自旋注入效率,Ms是饱和磁化量,V是存储层体积,以及Hd是有效反磁场。
如等式(1)所示,通过控制磁性层的体积V、磁性层的饱和磁化Ms、自旋注入效率η和自旋制动常数α,可将电流的阈值设定为任意值。
在本实施方式中,存储元件包括能够通过磁化状态保持信息的磁性层(存储层17),和磁化方向固定的磁化固定层15。
存储元件需要保持写入的信息,从而具有存储器的功能。这由作为信息保持能力的指标的热稳定性指标Δ(=KV/kBT)的值来确定。上述Δ由以下等式(2)表示:
Δ=KV/kBT=Ms·V·HK·(1/2kBT)        (2)
此处,Hk是有效各向异性场,kB是玻尔兹曼常数,T是温度,Ms是饱和磁化量,V是存储层的体积。
有效的各向异性场Hk通过形状磁各向异性、诱导磁各向异性和晶体磁各向异性等获得效果,且当假设单磁畴的一致性转动模型(coherentrotation model)时,有效各向异性场变得与矫顽力相同。
热稳定性指标Δ和电流的阈值Ic通常是抵消关系,因此,这些参数的兼容性成为维持存储特性所面临的一个问题。
对于改变磁性层17的磁化状态的电流阈值,实际上,例如在存储层17的厚度是2nm、并且平面图案是100nm×150nm的大致椭圆形状的TMR元件中,正侧阈值Ic是+0.5mA,负侧阈值-Ic是-0.3mA,此时的电流密度基本上是3.5×106A/cm2。这些参数基本上与上述等式(1)相吻合。
相反地,在利用电流磁场进行磁化反转的普通MRAM中,需要有几mA或更多的写入电流。
因此,在通过自旋注入进行磁化反转的情况下,上述写入电流的阈值变得充分地小,使得对于降低集成电路的功耗是有效的。
另外,对于普通MRAM所必需的用于产生电流磁场的配线(图9中的配线105)并不是必需的,因此,与普通MRAM相比,在集成度方面具有优势。
在通过自旋注入进行磁化反转的情况下,由于通过直接将电流流经存储元件来进行信息的写入(记录),为了选择进行写入的存储单元,存储元件被连接至选择晶体管以形成存储单元。
在这种情况下,流经存储元件的电流被限制在能够流过选择晶体管的电流的大小(选择晶体管的饱和电流)。
为了使自旋注入磁化反转的电流阈值Ic小于选择晶体管的饱和电流,从等式(1)可以看出,减小存储层17的饱和磁化量Ms是有效的。
然而,在简单地减小饱和磁化量Ms的情况(例如,美国专利第7242045号)下,存储层17的热稳定性被严重破坏,从而难以实现存储单元的存储器功能。
为了构造存储器,需要使热稳定性指标Δ等于或大于预定程度的大小。
本发明的发明人进行了各种研究,作为研究的结果,他们发现当选择例如Co-Fe-B的组合物作为形成存储层17的铁磁层时,存储层17所接收的有效反磁场(Meffecttive)的大小变得小于存储层17的饱和磁化量Ms。
通过采用上述的铁磁性材料,存储层17所接收的有效反磁场的大小变得小于存储层17的饱和磁化量Ms。
以这种方式,可使存储层17所接收的反磁场变小,因此可获得在等式(2)所表示的热稳定性Δ未劣化的情况下减小等式(1)所表示的电流阈值Ic的效果。
此外,本发明的发明人发现,在所选择的Co-Fe-B组合物的受限组分范围内,Co-Fe-B沿着垂直于膜表面的方向磁化,且由于这个原因,即使在能够实现Gb级容量的非常微小的存储元件的情况下,也可确保足够的热稳定性。
因此,对于Gb级自旋注入型存储器,可形成稳定的存储,其中,在确保热稳定性的状态下,可以以低电流写入信息。
在该实施方式中,构造为使得存储层17所接收的有效反磁场的大小小于存储层17的饱和磁化量Ms,即,有效反磁场的大小与存储层17的饱和磁化量Ms的比例变得小于1。
此外,考虑到选择晶体管的饱和电流值,通过使用由绝缘材料形成的隧道绝缘层(绝缘层16)作为设置在存储层17和磁化固定层15之间的非磁性中间层来构造磁性隧道结(MTJ)元件。
通过使用隧道绝缘层来构造磁性隧道结(MTJ)元件,从而可使磁阻变化率(MR比率)与采用非磁性导电层构造巨磁阻效应(GMR)元件的情况相比更大,因此可增大读出信号的强度。
具体地,当氧化镁(MgO)用作隧道绝缘层16的材料时,可使磁阻变化率(MR比率)与使用通常所使用的氧化铝的情况相比更大。
此外,一般而言,自旋注入效率取决于MR比率,MR比率越大,自旋注入效率提高得越多,因此可减小磁化反转电流密度。
因此,当采用氧化镁作为隧道绝缘层16的材料并且采用存储层17时,可减小自旋注入的阈值写入电流,因此可用小电流来执行信息的写入(记录)。此外,可提高读出信号强度。
以这种方式,可通过确保MR比率(TMR比率)来减小自旋注入的阈值写入电流,且可用小电流来执行信息的写入(记录)。此外,可提高读出信号强度。
如上所述,在隧道绝缘膜16由氧化镁(MgO)膜形成的情况下,期望MgO膜结晶化,且晶体取向保持在(001)方向。
此外,在本实施方式中,除了氧化镁所形成的构造之外,作为中间层而被设置在存储层17和磁化固定层15之间的隧道绝缘层16例如还可以通过使用诸如氧化铝、氮化铝、SiO2、Bi2O3、MgF2、CaF、SrTiO2、AlLaO3和Al-N-O等的各种绝缘材料、介电材料和半导体来构造。
考虑到获得通过自旋注入来反转存储层17的磁化方向所需的电流密度的观点,隧道绝缘层16的面积电阻值需要被控制在几十Ωμm2以下。
在由MgO膜形成的隧道绝缘层16中,为了将面积电阻值维持在上述范围之内,需要将MgO膜的膜厚设定为1.5nm以下。
此外,期望将存储元件的尺寸变小,以便于用小电流来反转存储层17的磁化方向。
因此,优选存储元件的面积被设定为0.01μm2以下。
此外,在本实施方式中,可通过直接层叠另一具有不同组分的铁磁层来形成存储层17。另外,可以层叠铁磁层和软磁层,或者可通过将软磁层或非磁性层插入其间来层叠多个铁磁层。即使在以这种方式层叠的情况下,也能获得本发明的效果。
具体地,在通过非磁性层层叠多个铁磁层来构造存储层17的情况下,可调整铁磁层之间的相互作用强度,从而即使当存储元件的尺寸在亚微米级以下时,也能获得将磁化反转电流控制为不大的效果。在这种情况下,可使用Ru、Os、Re、Ir、Au、Ag、Cu、Al、Bi、Si、B、C、Cr、Ta、Pd、Pt、Zr、Hf、W、Mo、Nb或其合金作为非磁性层的材料。
期望磁化固定层15和存储层17具有单向各向异性,另外,优选磁化固定层15和存储层17各自的膜厚均为0.5nm至30nm。
存储元件的其他构造可与现有技术中通过自旋注入来记录信息的存储元件的构造相同。
可以以仅通过铁磁层或通过使用反铁磁层和铁磁层的反铁磁性组合来固定磁化方向的方式来构造磁化固定层15。
此外,也可通过单层的铁磁层、或通过非磁性层层叠多个铁磁层的铁销式(ferri-pin)结构来构造磁化固定层15。
可使用Co、CoFe、CoFeB等作为组成层叠式铁销式结构的磁化固定层15的铁磁层的材料。此外,可使用Ru、Re、Ir、Os等作为非磁性层的材料。
诸如FeMn合金、PtMn合金、PtCrMn合金、NiMn合金、IrMn合金、NiO和Fe2O3的磁性材料可作为反铁磁层的材料的实例。
此外,可通过将诸如Ag、Cu、Au、Al、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Hf、Ir、W、Mo和Nb的非磁性元素添加到上述磁性材料中来调整磁特性,或者除此之外,也可调整各种物理性能,如晶体结构、晶体特性(crystalline property)、物质稳定性等。
此外,对于存储元件的膜构造,存储层17可设置在磁化固定层15的下侧或其上侧,不论在任何位置,均完全不会存在问题。另外,磁化固定层15被设置在存储层17的上侧和下侧(即,所谓的双结构)的情形也完全没有问题。
此外,作为将存储元件的存储层17中记录的信息读出的方法,作为信息的基准的磁性层通过薄绝缘膜而被设置在存储元件的存储层17上,可通过铁磁隧道电流流过绝缘层16来执行信息的读出,或者通过磁阻效应来执行信息的读出。
此外,在本实施方式中,底层14中的Ta膜与磁化固定层15接触。该配置适于确保存储层17的垂直磁化,并提高存储元件的热稳定性。
2.实施方式的构造
以下将描述本发明的此实施方式的具体构造。
作为本发明的实施方式,图1示出了存储装置的示意性构造图(透视图)。
该存储装置包括可在磁化状态下保持信息的存储元件3,其设置在彼此垂直的两种地址配线(例如,字线和位线)的交叉点附近。
具体而言,组成用于选择每个存储单元的选择晶体管的漏区8、源区7和栅电极1分别形成在由诸如硅基体的半导体基体10的元件分离层2所分隔的部分中。其中,栅电极1还用作沿着图中前后方向延伸的一方的地址配线(例如字线)。
漏区8被形成为图中的左、右选择晶体管共用,且配线9连接到漏区8。
存储元件3被设置在源区7和另一方的地址配线(例如位线)6之间,另一方的地址配线6被设置在上侧且沿着图中的左右方向延伸。该存储元件3具有包括铁磁层的存储层,该铁磁层的磁化方向通过自旋注入而被反转。
此外,存储元件3被设置在两种地址配线1和6的交叉点附近。
存储元件3通过上下接触层4分别连接到位线6和源区7。
以这种方式,电流通过两种地址配线1和6在其垂直方向上流入存储元件3,并且存储层的磁化方向可通过自旋注入而被反转。
此外,图2示出了根据本实施方式的存储装置的存储元件3的截面图。
在存储元件3中,从底层一侧按顺序层叠底层14、磁化固定层15、绝缘层16、存储层17和覆层18。
在这种情况下,磁化固定层15被设置在相对于存储层17的下层处,在存储层17中,磁化M17的磁化方向通过自旋注入而被反转。
对于自旋注入型存储器,信息“0”和“1”由存储层17的磁化M17与磁化固定层15的磁化M15之间的相对角来定义。
作为隧道势垒层(隧道绝缘层)的绝缘层16被设置在存储层17和磁化固定层15之间,因此,MTJ元件由存储层17和磁化固定层15来构造。
此外,底层14形成在磁化固定层15下方,并且覆层18形成在存储层17上。
存储层17由具有磁矩的铁磁材料形成,其中,磁化M17的方向在垂直于膜表面的方向上自由变化。磁化固定层15由具有磁矩的铁磁材料形成,其中,磁化M15被固定在垂直于膜表面的方向上。
通过具有单向各向异性的存储层17的磁化方向来执行信息的存储。通过在垂直于膜表面的方向上施加电流并且通过使自旋力矩磁化反转来执行信息的写入。以这种方式,磁化固定层15被设置在关于存储层17的下层处,在存储层17中,磁化方向通过自旋注入来反转,并且磁化固定层15用作存储层17的存储信息(磁化方向)的基准。
在此实施方式中,Co-Fe-B被用于存储层17和磁化固定层15。
磁化固定层15用作信息的基准,因此磁化方向需要不发生变化,但不一定需要固定在特定方向上。磁化固定层15可以如下方式构造,即,通过相比于存储层17加大矫顽力、增加膜厚或增大阻尼常数,从而使得移动(migration)比在存储层17中困难。
在固定磁化的情况下,诸如PtMn和IrMn的反铁磁材料可与磁化固定层15接触,或者与这种反铁磁材料接触的磁性材料可通过诸如Ru的非磁性材料进行磁性组合,从而使得磁化固定层15被间接固定。
在该实施方式中,具体地,调节存储元件3的存储层17的组分,使得存储层17接收的有效反磁场的大小变得小于存储层17的饱和磁化量Ms。
即,选择存储层17的铁磁材料Co-Fe-B的组分,使得存储层17所接收的有效反磁场的大小变小,从而使得有效反磁场的大小变得小于存储层17的饱和磁化量Ms。
此外,在该实施方式中,在作为中间层的绝缘层16由氧化镁(MgO)层形成的情况下,可使得磁阻变化率(MR比率)高。
当MR比率如上所述为高时,自旋注入效率得到提高,因此可以减小反转存储层17的磁化M17的方向所需的电流密度。
在本实施方式中,底层14的至少一个与磁化固定层15接触的界面由Ta膜形成。
可通过在真空设备中连续地形成从底层14到覆层18,然后通过诸如顺序蚀刻的处理来形成存储元件3的图案,以制造本实施方式的存储元件3。
根据上述实施方式,存储元件3的存储层17以以下方式构造,即,存储层17所接收的有效反磁场的大小小于存储层17的饱和磁化量Ms,从而使得存储层17所接收的反磁场降低,从而可减小反转存储层17的磁化M17的方向所需的写入电流量。
另一方面,由于即使当存储层17的饱和磁化量Ms没有减小时,也可减小写入电流量,因此可充分地确保存储层17的饱和磁化量,从而可以充分地确保存储层17的热稳定性。
此外,底层14的至少一个与磁化固定层15接触的界面由Ta膜形成,使得对于存储层17的垂直磁化和热稳定性具有优势。
这被认为是由于磁化固定层15的CoFe中的B(硼)被底层14的Ta膜吸附,因此,CoFe的取向被加强至有利于垂直磁化的(001)方向,其结果是,由于磁化固定层15的影响,包括被设置在层叠膜中的上侧的存储层17的整个层叠膜的取向指向(001)方向。
如上所述,由于可以充分地确保作为信息保持能力的热稳定性,因此可构造特性平衡优良的存储元件3。
以这种方式,消除了操作误差,并充分地获得了存储元件3的操作容限,从而可稳定地操作存储元件3。
因此,可实现以高可靠性稳定操作的存储器。
此外,写入电流被减小,从而可降低在执行存储元件3的写入时的功耗。因此,可降低其存储单元由本实施方式的存储元件3构造的整个存储装置的功耗。
因此,存储元件3能够实现信息保持能力优良、可靠性高且操作稳定的存储装置,对于包含存储元件3的存储装置,可降低包含该存储元件的存储装置的功耗。
此外,包括图2所示的存储元件3且具有图1所示构造的存储装置的优点在于在制造存储装置时可以应用普通的半导体MOS形成工艺。
因此,可将本实施方式的存储装置用作通用存储器。
3.实验
此处,对于本实施方式的存储元件的构造,通过具体地选择组成存储层17的铁磁层的材料,存储层17所接收的有效反磁场的大小被调节,从而制造了存储元件3的样品,然后检验其特性。
在实际的存储装置中,如图1所示,除存储元件3之外,还有用于切换的半导体电路等,但此处出于研究存储层17的磁化反转特性的目的,在其中仅形成存储元件的晶片上进行实验。
此外,在下述实验1至4中,对以下构造进行了研究,在该构造中,通过选择铁磁材料的组分(即,存储层17的Co-Fe-B),使得存储层17所接收的有效反磁场的大小变小,从而使得存储层17所接收的有效反磁场的大小小于存储层的饱和磁化量。
此外,在实验5和6中,对底层14的Ta膜与磁化固定层15接触的构造进行研究。
实验1
在厚度为0.725mm的硅基体上形成厚度为300nm的热氧化膜,在热氧化膜上形成具有图2所示构造的存储元件3。
具体而言,对于图2所示的存储元件3,每一层的材料和膜厚按照如下所述来选择。
底层14:膜厚为10nm的Ta膜和膜厚为25nm的Ru膜的层叠膜;
磁化固定层15:膜厚为2.5nm的CoFeB膜;
隧道绝缘层16:膜厚为0.9nm的氧化镁膜;
存储层17:与磁化固定层组分相同的CoFeB膜;
覆层18:膜厚为3nm的Ta膜、膜厚为3nm的Ru膜和膜厚为3nm的Ta膜的层叠膜;
如上所述选择每一层,在底层14和硅基体之间设置膜厚为100nm(用作下述的字线)的Cu膜(未示出)。
在上述构造中,存储层17的铁磁层由三元合金Co-Fe-B形成,铁磁层的膜厚固定在2.0nm。
除了由氧化镁膜形成的绝缘层16,其他各层均使用DC磁控溅射法形成。
由氧化镁(MgO)膜形成的绝缘层16使用RF磁控溅射法形成。
此外,在形成存储元件3的每一层之后,在磁场热处理炉内对其进行热处理。
接着,通过光刻对字线部分进行掩膜处理后,关于字线部分之外的层叠膜执行Ar等离子体选择性蚀刻,从而形成字线(下电极)。
此时,字线之外的部分被蚀刻至基体中5nm的深度。
然后,通过电子束描绘设备形成存储元件3的图案的掩模,关于层叠膜执行选择性蚀刻,从而形成存储元件3。存储元件3以外的部分被蚀刻至字线的Cu层正上的部分。
此外,在用于特性评价的存储元件中,需要使足够的电流流到存储元件以产生磁化反转所需的自旋力矩,因此需要抑制隧道绝缘层的电阻值。因此,存储元件3的图案被设定为短轴为0.09μm、长轴为0.18μm的椭圆形状,存储元件3的面积电阻值(Ωμm2)被设定为20Ωμm2
接下来,通过溅射厚度基本上为100nm的Al2O3来使存储元件3以外的部分绝缘。
然后,使用光刻技术形成用作上电极的位线以及测试垫(measurementpad)。
以这种方式,制造了存储元件3的样品。
通过上述制造方法,制造存储元件3的各样品,其中,存储层17的铁磁层的Co-Fe-B组分发生变化。
在Co-Fe-B合金的组分中,CoFe和B的组分比固定在80∶20,CoFe中Co的组分比,即x(原子%)变为90%、80%、70%、60%、50%、40%、30%、20%、10%和0%。
对于如上所述制造的存储元件3的各样品,以如下所述的方法进行特性评估。
在测量之前,配置为从外部将磁场施加至存储元件3,从而以正向值和负向值彼此对称的方式控制反转电流。
此外,施加至存储元件3的电压在没有击穿绝缘层16的范围之内被设定为直到1V。
饱和磁化量的测量
利用样品振动型磁力计(Vibrating Sample Magnetometer)通过VSM测量来测量饱和磁化量Ms。
有效反磁场的测量
作为用于测量有效反磁场的样品,除了上述存储元件3的样品之外,制造形成有构成存储元件3的各层的样品,然后处理该样品使其具有20mm×20mm的方形平面图案。
此外,通过FMR(铁磁谐振)测量来获取有效反磁场的大小Meffective
以下等式(3)给出了关于任意外磁场Hex,通过FMR测量所获取的谐振频率fFMR
f FMR = γ , 4 π M effective ( H K + H ex ) - - - ( 3 )
此处,等式(3)中的Meffective可由4πMeffective=4πMs-H(H为垂直于膜表面的方向上的各向异性场)表示。
反转电流值和热稳定性测量
为了评价根据本实施方式的存储元件3的写入特性测量反转电流值。
使脉宽为10μm至100ms的电流流入存储元件3,然后测量存储元件3的电阻值。
此外,改变流入存储元件3的电流量,然后获得反转存储元件3的存储层17的磁化M17的方向的电流值。通过将该电流值对脉宽的依赖关系外推到1ns的脉宽而获得的电流值被设定为反转电流值。
此外,该反转电流值对脉宽的依赖关系的倾角对应于存储元件3的热稳定性的上述指标Δ。由脉宽改变的反转电流值越小(倾角小),存储元件3抗热干扰能力越强。
另外,制造具有相同构造的20个存储元件3,考虑存储元件3本身的差异,进行上述测量,以获得反转电流值的平均值和热稳定性指标Δ。
此外,根据通过测量获得的反转电流值的平均值以及存储元件3的平面图案的面积来计算反转电流密度Jc0。
对于存储元件3的每个样品,表1中示出了存储层17的Co-Fe-B合金组分、饱和磁化量Ms和有效反磁场的大小Meffective的测量结果、以及有效反磁场与饱和磁化量的比Meffective/Ms。此处,表1中所示的存储层17的Co-Fe-B合金中的Co的含量用原子百分比来表示。
表1
  Ms(emu/cc)   Meffctive(emu/cc)   Meffective/Ms
  (Co90Fe10)80-B20   960   1210   1.26
  (Co80Fe20)80-B20   960   1010   1.05
  (Co70Fe30)80-B20   1040   900   0.87
  (Co60Fe40)80-B20   1200   830   0.69
  (Co50Fe50)80-B20   1300   690   0.53
  (Co40Fe60)80-B20   1300   500   0.38
  (Co30Fe70)80-B20   1260   390   0.31
  (Co20Fe80)80-B20   1230   360   0.29
  (Co10Fe90)80-B20   1200   345   0.29
  Fe80-B20   1160   325   0.28
表1中,在(CoxFe100-x)80B20中Co的含量x为70%以下的情况下,有效反磁场(Meffective)的大小小于饱和磁化量Ms,即,在Co的含量x为70%以下的情况下,比率Meffective/Ms的值小于1.0。
另外,可以确定Co的含量x降低得越多,Meffective与Ms之间的差别越大。
图3示出了反转电流值的测量结果,图4示出了热稳定性指标的测量结果。
图3示出了存储层17的Co-Fe-B合金中的Co的含量x(在CoFe中的含量,原子百分比)与从反转电流值获得的反转电流密度Jc0之间的关系。
图4示出了存储层17的Co-Fe-B合金中的Co的含量x(在CoFe中的含量,原子百分比)与热稳定性指标Δ(KV/kBT)之间的关系。
由图3可以看出,当Co的含量x减少时,反转电流密度Jc0降低。
这是因为在Co的含量x变小的情况下,饱和磁化量Ms增加,但是有效反磁场Meffective降低,因此它们的积Ms×Meffective变小。
从图4可以看出,当Co的含量x减少时,热稳定性指标Δ(KV/kBT)增大,在Co的含量x或多或少地变小至一定程度的情况下,热稳定性指标Δ稳定至很大的值。
这与从表1所示的饱和磁化量Ms的测量结果预计到的变化以及等式(2)中热稳定性指标Δ正比于该饱和磁化量Ms的趋势良好地对应。
由表1、图3和图4中的结果可以清楚地看出,在Co的含量x在70%以下并且有效反磁场Meffective小于饱和磁化量Ms时,可在维持高的热稳定性的同时减小反转电流值Jc0,而没有使用降低Ms并因此牺牲热稳定性的方法。
实验2
从实验1可以看出,在(CoxFe100-x)80B20的情况下,Co的含量x在70%以下时,可维持高的热稳定性并且减小反转电流值Jc0。
因此,在实验2中,通过使用具有组分(Co70Fe30)100-zBz和组分(Co80Fe20)100-zBz的存储层17来检验B的含量对Co和Fe的比例以及Meffective/Ms的比值的影响。样品的具体情况基本上与实验1中的相同。
表2示出了将(Co70Fe30)100-zBz中的B的含量z设定为5%至40%的CoFeB合金的组分、饱和磁化量Ms和有效反磁场的大小Meffective的测量结果、以及饱和磁化量与有效反磁场大小的比率Meffective/Ms。
此外,表3示出了将(Co80Fe20)100-zBz中的B的含量z(原子百分比)同样设定为5%至40%的CoFeB合金的组分、饱和磁化量Ms与有效反磁场大小Meffective之间的比率Meffective/Ms。
表2
  Ms(emu/cc)   Meffective(emu/cc)   Meffective/Ms
  (Co70Fe30)95-B5   1310   1090   0.83
  (Co70Fe30)90-B10   1250   1080   0.89
  (Co70Fe30)80-B20   1040   900   0.87
  (Co70Fe30)70-B30   820   730   0.89
  (Co70Fe30)60-B40   450   690   1.53
表3
  Ms(emu/cc)   Meffective(emu/cc)   Meffective/Ms
  (Co80Fe20)95-B5   1250   1280   1.02
  (Co80Fe20)90-B10   1100   1140   1.04
  (Co80Fe20)80-B20   960   1010   1.05
  (Co80Fe20)70-B30   750   890   1.19
  (Co80Fe20)60-B40   430   690   1.60
由表2中的结果可以确定,像(Co70Fe30)100-zBz这样Co和Fe的比例被设定为70/30的情况下,在除了B的含量z为40原子%之外的任何组分下,有效反磁场的大小Meffective都小于饱和磁化量Ms。
由表3的结果可以确定,像(Co80Fe20)100-zBz这样Co和Fe的比例被设定为80/20的情况下,在所有组分下,有效反磁场的大小Meffective都大于饱和磁化量Ms。
上述表1至3的结果表明,在B的含量z在30原子%以下范围内的情况下,饱和磁化量Ms与有效反磁场的大小Meffective之间的大小关系由Co和Fe的比率确定。
因此,存储层17中的有效反磁场的大小Meffective小于饱和磁化量Ms时的Co-Fe-B合金的组分如下:
(Cox-Fey)100-z-Bz
此处,0≤Cox≤70,
30≤Fey≤100,
0<Bz≤30。
实验3
在Gb级的自旋注入型存储器中,假设存储元件的尺寸为100nmφ。因此,在实验3中,通过使用尺寸为50nmφ的存储元件评估热稳定性。
在Co-Fe-B合金的组分中,CoFe和B的组分比(原子百分比)固定为80∶20,并且CoFe中的Co的组分比x(原子百分比)改变为90%、80%、70%、60%、50%、40%、30%、20%、10%和0%。
除样品尺寸之外的其他样品细节基本上与实验1中的相同。
在存储元件3的尺寸为50nmφ的情况下,图5示出了Co-Fe-B合金中Co的含量(CoFe中的含量,原子百分比)与热稳定性指标Δ(KV/kBT)的关系。
从图5中可以看出,当元件尺寸为50nmφ时,热稳定性指标Δ对Co-Fe-B合金组分的依赖关系与在图4所示的具有短轴0.09μm×长轴0.18μm的椭圆形存储元件中获得的Δ对Co-Fe-B合金组分的依赖关系相比变化很大。
根据图5,仅在Fe为60原子%以上的Co-Fe-B合金组分的情况下,才能维持高的热稳定性。
作为各种分析的结果,清楚地揭示出包含60原子%以上的Fe的Co-Fe-B合金在极微小的存储元件中表现出高的热稳定性Δ的原因在于Co-Fe-B合金的磁化朝向垂直于膜表面的方向。
认为Co-Fe-B合金的磁化朝向垂直于膜表面的方向的原因在于有效反磁场的大小Meffective远小于饱和磁化量Ms的这种组分。
此外,即使在垂直磁化膜的极微小元件的情况下也能确保热稳定性的原因涉及等式(2)中的Hk(有效各向异性场)、并且垂直磁化膜的Hk成为远大于面内磁化膜中的Hk的值。即,在垂直磁化膜中,由于大的Hk的影响,即使在面内磁化膜不能确保足够的热稳定性Δ的极微小元件的情况下,也可维持高的热稳定性Δ。
由上述实验结果可知,对于具有(CoxFe100-x)80B20组分的Co-Fe-B合金,在Fe100-x的含量为60%以上的情况下,可认为该合金适用于使用自旋注入的Gb级存储装置。
实验4
由上述实验3可以看出,在具有(CoxFe100-x)80B20组分的Co-Fe-B合金中Fe含量为60%以上的情况下,该合金适用于使用自旋注入的Gb级存储装置。在实验4中,利用含B量为5原子%至30原子%的Co-Fe-B合金制造尺寸为50nmφ的存储元件,并且评价热稳定性。
除了元件尺寸以外,具体细节与实验1中基本上相同。
表4示出了热稳定性指标Δ(KV/kBT)与Co-Fe-B合金之间的关系,该Co-Fe-B合金具有组分(CoxFe100-x)100-zBz,其中,Co的含量x为50、40、30、20、10和0,B的含量z为5、10、20和30。
表4
 (Co50-Fe50)100-z-Bz  (Co40-Fe60)100-z-Bz  (Co30-Fe70)100-z-Bz  (Co20-Fe80)100-z-Bz   (Co10-Fe90)100-z-Bz   Fe100-z-Bz
  Bz=5原子%   19   40   42   42   43   44
  Bz=10原子%   20   41.5   43   44   44   45
  Bz=20原子%   20   43   44   45   46   46
  Bz=30原子%   21   45   47   48   48   48
从表4可以看出,除了Co的含量x为50且B的含量z为5至30之外的所有组分下的热稳定性Δ都维持至较大的值。
即,实验4的结果揭示出,对于自旋注入型的Gb级存储器,Co含量x为50和60成为确保极微小元件的高的热稳定性的临界值。
因此,从上述结果发现,下列组分的存储层17的Co-Fe-B合金适于制造自旋注入型Gb级存储器:
(Cox-Fey)100-z-Bz
此处,0≤Cox≤40,
60≤Fey≤100,
0<Bz≤30。
此外,对于Co-Fe-B合金,在Co和Fe中Fe的比例很大的情况下,Meffective和Ms之间的差别变大,合金易于被磁化,因此易于确保热稳定性。
因此,在磁存储器容量增加并且存储元件3尺寸减小的情况下,含有大量Fe的Co-Fe-B合金易于确保热稳定性。
因此,例如,考虑由Fe含量y为60、尺寸为70nmφ的存储层17实现自旋注入型磁存储器的情形,优选每当存储元件3的直径减少5nmφ,Co-Fe-B合金中Fe的含量y就增加5。
例如,在(Cox-Fey)100-z-Bz的情况下,以Fe在CoFe中的含量(原子百分比)为65%、70%、75%、80%等的方式设置Fe的含量y(在Co含量x为35%、30%、25%、20%等的条件下),这是对应于存储元件的尺寸减小的更为恰当的示例。
实验5
接下来,对底层14的材料进行研究。在该实验5中,对块状膜中的磁化曲线进行评估。
厚度为300nm的热氧化膜形成于厚度为0.725mm的硅衬底上,具有如图6A至图6C所示构造的存储元件3的样品3A、3B和3C形成于该氧化膜上。
如下构造各样品。
样品3A
底层14:膜厚为5nm的Ta膜、膜厚为10nm的Ru膜和膜厚为5nm的Ta膜的层叠膜;
磁化固定层15:膜厚为1nm的CoFeB膜;
绝缘层16:膜厚为1.2nm的氧化镁膜;
存储层17:膜厚为1.3nm的CoFeB膜;
覆层18:膜厚为5nm的Ta膜和厚度为5nm的Ru膜的层叠膜。
样品3B
底层14:膜厚为5nm的Ta膜、膜厚为10nm的Ru膜和膜厚为5nm的Pt膜的层叠膜;
磁化固定层15:膜厚为1nm的CoFeB膜;
绝缘层16:膜厚为1.2nm的氧化镁膜;
存储层17:膜厚为1.3nm的CoFeB膜;
覆层18:膜厚为5nm的Ta膜、厚度为5nm的Ru膜和厚度为5nm的Ta膜的层叠膜。
样品3C
底层14:膜厚为5nm的Ta膜和膜厚为25nm的Ru膜的层叠膜;
磁化固定层15:膜厚为1nm的CoFeB膜;
绝缘层16:膜厚为1.2nm的氧化镁膜;
存储层17:膜厚为1.3nm的CoFeB膜;
覆层18:膜厚为5nm的Ta膜与厚度为5nm的Ru膜的层叠膜。
在各样品中,磁化固定层15和存储层17的Co-Fe-B合金的组分设定为(Co20%-Fe80%)80%-B20%(原子百分比)。
此处,在样品3A中,底层14的Ta膜与磁化固定层15接触,此样品是对应于本实施方式的存储元件3的样品。
另一方面,在样品3B中,Pt膜与磁化固定层15接触;在样品3C中,Ru膜与磁化固定层15接触,并且这些样品是比较例的样品。
在各样品中,100nm的铜膜(作为后述的字线)(未示出)设置在底层14与硅衬底之间。
除由氧化镁膜形成的绝缘层16之外,利用DC磁控溅射法形成各层。
由氧化镁(MgO)膜形成的绝缘层16利用RF磁控溅射法形成。
此外,在形成各层之后,在磁场热处理炉中进行热处理。
接下来,通过光刻对字线进行掩膜化之后,关于字线部分之外的层叠膜用Ar等离子体进行选择性蚀刻,从而形成字线(下电极)。此时,字线之外的部分被蚀刻到基体中5nm的深度。
然后,利用电子束描绘设备(electron beam drawing apparatus)形成存储元件的图案掩膜,关于层叠膜进行选择性蚀刻,从而形成存储元件。存储元件之外的部分被蚀刻到字线的Cu层正上方的部分。
此外,在用于特性评估的存储元件中,需要让足够的电流流入存储元件以致于产生磁化反转所需的自旋力矩,结果需要抑制隧道绝缘层的电阻值。因此,存储元件3的图案被设定为短轴0.07μm×长轴0.07μm的圆形,存储元件3的面积电阻值(Ωμm2)被设定为10Ωμm2
接下来,通过溅射厚度基本上为100nm的Al2O3来绝缘存储元件之外的部分。然后,利用光刻形成作为上电极的位线以及测试垫。
以此种方式来制造存储元件3的样品3A、3B和3C。
对于上述制造的存储元件的每个样品,以下述方式进行特性评估。
在测量之前,配置为从外面对存储元件施加磁场,从而以正向值和负向值彼此对称的方式控制反转电流。此外,在绝缘层16未被击穿的范围内将施加至存储元件的电压设定为直至1V。
磁化曲线的测量
通过磁化科尔效应(magnetic Kerr effect)测量法来测量存储元件的磁化曲线。此时,代替经过微细加工后的元件,在测试中使用专门设计用于磁化曲线评估的约为8mm×8mm的块状薄膜部分。此外,在垂直于膜表面的方向上施加用于测试的磁场。
磁阻曲线的测量
通过在施加磁场的同时测量元件电阻来评估存储元件的磁阻曲线。
反转电流值和热稳定性测量
测量反转电流值用于评估根据本实施方式的存储元件的写入特性。
使脉宽为10μs至100ms的电流流入存储元件,然后测量存储元件的电阻值。此外,改变流入存储元件的电流量,然后获得存储元件的存储层的磁化的方向发生反转处的电流值。通过将该电流值对脉宽的依赖关系外推到1ns的脉宽而获得的值被设定为反转电流值。
此外,反转电流值对脉宽的依赖关系的倾角对应于存储元件的热稳定性的上述指标Δ。由脉宽改变的反转电流值越小(倾角小),存储元件的抗热干扰能力越强。
此外,制造具有相同构造的20个存储元件,以考虑存储元件的差异,进行上述测试,以获得反转电流值的平均值以及热稳定性指标Δ。
图7A、图7B和图7C示出了的样品3A、3B和3C的磁化曲线的测量结果。
由图7A所示的实施方式的样品3A的测量结果可以看出,磁化曲线的台阶具有两级,在磁化固定层15形成于由MgO形成的绝缘层16的下方的情况下,在MgO上方形成的存储层17的垂直磁化是充分的。
另一方面,在图7C所示的样品3C的情况下,即,在底层14的Ru膜接触磁化固定层15的构造的情况下,观测到磁化固定层15所致的垂直磁化,但未发现存储层17的垂直磁化。
此外,图7B所示的样品3C的情况下,即底层14的Pt膜接触磁化固定层15的构造的情况下,膜本身的垂直磁化严重丧失。并且,还可以看出出现了面内方向的磁化,从而该层变成了面内磁化膜。
结论是,仅在Ta膜接触CoFeB层(磁化固定层15)的情况下,可实现能够充分确保存储层17的矫顽力的垂直MTJ。
这被认为是由于磁化固定层15的CoFe中的B(硼)被Ta膜吸附,因此,CoFeB的取向被强化至有利于垂直磁化的(001)方向。其结果是,由于磁化固定层15的影响,包括被设置在层叠膜中的上侧的存储层的整个层叠膜的取向指向(001)方向。
实验6
此外,对于70φnm的微小元件进行矫顽力Hc和热稳定性评估。
在此情形中,图8A、图8B和图8C示出了形成于热氧化硅衬底上的样品3D、3E和3F的元件结构。
样品3D
底层14:膜厚为5nm的Ta膜、膜厚为10nm的Ru膜以及膜厚为5nm的Ta膜的层叠膜;
磁化固定层15:膜厚为1.0nm的CoFeB膜;
绝缘层16:膜厚为1.2nm的氧化镁膜;
存储层17:膜厚为2.0nm的CoFeB膜;
覆层18:膜厚为5nm的Ta膜与厚度为5nm的Ru膜的层叠膜。
样品3E
底层14:膜厚为5nm的Ta膜、膜厚为25nm的Ru膜以及膜厚为5nm的Pt膜的层叠膜;
磁化固定层15:膜厚为1.0nm的CoFeB膜;
绝缘层16:膜厚为1.2nm的氧化镁膜;
存储层17:膜厚为2.0nm的CoFeB膜;
覆层18:膜厚为5nm的Ta膜与厚度为5nm的Ru膜的层叠膜。
样品3F
底层14:膜厚为5nm的Ta膜和膜厚为25nm的Ru膜的层叠膜;
磁化固定层15:膜厚为1.0nm的CoFeB膜;
绝缘层16:膜厚为1.2nm的氧化镁膜;
存储层17:膜厚为2.0nm的CoFeB膜;
覆层18:膜厚为5nm的Ta膜与厚度为5nm的Ru膜的层叠膜。
在各样品中,磁化固定层15和存储层17的Co-Fe-B合金的组分被设定为(Co20%-Fe80%)80%-B20%(原子百分比)。
此处,样品3D对应于本实施方式,样品3E和3F对应于比较例。
表5中示出了磁阻特性(矫顽力Hc)和热稳定性指标Δ的测量结果。
表5
  底层   磁阻特性Hc[Oe]   70φnm元件的Δ
  样品3D   Ta   100   35
  样品3E   Pt   0   0(无自旋注入磁化反转)
  样品3F   Ru   50   17
作为反映实验5的块状膜(bulk film)的情况下的结果的类型,对于底层14的Ta膜接触磁化固定层15的样品3D,元件的矫顽力Hc和Δ值成为充分的值。
在样品3F的Ru膜接触磁化固定层15的情况下,由于通过微处理减小了垂直于膜表面方向上的反磁场,Δ的值变小。
在样品3D中,未发生存储元件3的自旋注入磁化反转。
从实验5和6的结果可以看出,当在底层14中采用Ta膜时,Ta膜被配置为接触磁化固定层15,从而使得存储层17的垂直磁化充分显示,并且确保了热稳定性。
以上描述了本发明的实施方式,但是本发明不限于上述实施方式中所示出的存储元件3的层构造,可以采用各种层构造。
例如,在实施方式中,使存储层17和磁化固定层15的Co-Fe-B组分彼此相同,但也并不限于上述实施方式,在未脱离本发明的范围的前提下可进行各种配置。
此外,覆层18可由单一材料形成,或可由多种材料的层叠结构形成。
此外,磁化固定层15可由单层形成,或者可使用包括两个铁磁层和一个非磁性层的层叠铁销式结构。此外,可采用抗铁磁膜被应用至层叠铁销式结构的结构。
此外,存储元件的膜构造可以是存储层17被设置在磁化固定层15的上方的构造,或者是存储层17被设置在磁化固定层15下方的构造。
此外,该种膜构造也可以是所谓的“双结构”,其中,磁化固定层15被同时设置在存储层17的上方和下方。
此外,存储层17可包含诸如Ta的非磁性元素膜。例如,可以考虑CoFeB膜、Ta膜和CoFeB膜的层叠结构等。
本发明包含2010年9月14日在日本专利局提交的日本在先专利申请JP 2010-205260所公开的相关主题,其全部内容结合于此作为参考。
本领域技术人员应理解,在所附权利要求或其等价物的范围内,根据设计需要和其他因素,可进行各种改变、组合、子组合和变化。

Claims (3)

1.一种存储元件,包括:
存储层,具有垂直于膜表面的磁化,并且其磁化方向相应于信息而变化;
磁化固定层,具有垂直于所述膜表面并且成为存储在所述存储层中的信息的基准的磁化;以及
绝缘层,设置在所述存储层和所述磁化固定层之间,并由非磁性材料形成;
其中,在具有所述存储层、所述绝缘层和所述磁化固定层的层结构的层叠方向上注入自旋极化的电子,从而所述存储层的磁化方向发生变化,对所述存储层进行了信息记录,
所述存储层接收的有效反磁场的大小小于所述存储层的饱和磁化量,并且
以接触所述磁化固定层的与所述绝缘层侧相反的面的方式形成有Ta膜。
2.根据权利要求1所述的存储元件,其中,所述存储层包含Co-Fe-B。
3.一种存储装置,包括:
存储元件,通过磁性材料的磁化状态保持信息;以及
彼此交叉的两种配线,
其中,所述存储元件包括:
存储层,具有垂直于膜表面的磁化,并且其磁化方向相应于信息而变化;
磁化固定层,具有垂直于所述膜表面并且成为存储在所述存储层中的信息的基准的磁化;以及
绝缘层,设置在所述存储层和所述磁化固定层之间,并且由非磁性材料形成,
在具有所述存储层、所述绝缘层和所述磁化固定层的层结构的层叠方向上注入自旋极化的电子,从而所述存储层的磁化方向发生变化,对所述存储层进行了信息记录,
所述存储层接收的有效反磁场的大小小于所述存储层的饱和磁化量,
以接触所述磁化固定层的与所述绝缘层侧相反的面的方式形成有Ta膜,
所述存储元件被设置在所述两种配线之间,并且
电流通过所述两种配线在所述层叠方向上流入所述存储元件,从而自旋极化的电子被注入所述存储元件。
CN2011102642095A 2010-09-14 2011-09-07 存储元件和存储装置 Pending CN102403030A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-205260 2010-09-14
JP2010205260A JP2012064623A (ja) 2010-09-14 2010-09-14 記憶素子、メモリ装置

Publications (1)

Publication Number Publication Date
CN102403030A true CN102403030A (zh) 2012-04-04

Family

ID=45885155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102642095A Pending CN102403030A (zh) 2010-09-14 2011-09-07 存储元件和存储装置

Country Status (3)

Country Link
US (2) US8743594B2 (zh)
JP (1) JP2012064623A (zh)
CN (1) CN102403030A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683580A (zh) * 2011-03-18 2012-09-19 三星电子株式会社 磁隧道结器件、电子系统以及存储系统及其制造方法
CN108008326A (zh) * 2016-10-31 2018-05-08 南京大学 一种调控mram材料阻尼因子的方法
CN109314181A (zh) * 2016-06-20 2019-02-05 国立大学法人东北大学 隧道磁阻元件及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2012064623A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
US9105572B2 (en) * 2013-09-09 2015-08-11 Hiroyuki Kanaya Magnetic memory and manufacturing method thereof
KR101663958B1 (ko) 2014-12-08 2016-10-12 삼성전자주식회사 자기 메모리 소자의 제조방법
US10043852B2 (en) * 2015-08-11 2018-08-07 Toshiba Memory Corporation Magnetoresistive memory device and manufacturing method of the same
JP6934673B2 (ja) 2016-06-08 2021-09-15 国立大学法人東北大学 磁気トンネル接合素子および磁気メモリ
US10381403B1 (en) * 2018-06-21 2019-08-13 Globalfoundries Singapore Pte. Ltd. MRAM device with improved seal ring and method for producing the same
EP4123056B1 (en) 2021-07-20 2024-01-17 Topsoe A/S Method for transient operation of a solid oxide electrolysis cell stack

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071628A (zh) * 2006-05-12 2007-11-14 索尼株式会社 存储元件和存储器
CN101212018A (zh) * 2006-12-26 2008-07-02 索尼株式会社 存储元件和存储器
CN101226769A (zh) * 2007-01-19 2008-07-23 索尼株式会社 存储元件和存储器
CN101266831A (zh) * 2007-03-15 2008-09-17 索尼株式会社 存储元件和存储器
CN101399313A (zh) * 2007-09-26 2009-04-01 株式会社东芝 磁阻元件以及磁存储器
CN101743634A (zh) * 2007-07-19 2010-06-16 索尼公司 存储元件及存储器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
JP4100025B2 (ja) * 2002-04-09 2008-06-11 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
JP5040105B2 (ja) * 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
JP4384183B2 (ja) * 2007-01-26 2009-12-16 株式会社東芝 磁気抵抗素子および磁気メモリ
JP5725735B2 (ja) * 2010-06-04 2015-05-27 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
JP2012054439A (ja) * 2010-09-02 2012-03-15 Sony Corp 記憶素子及び記憶装置
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2012059808A (ja) * 2010-09-07 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP5742142B2 (ja) * 2010-09-08 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
JP2012059878A (ja) * 2010-09-08 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP2012059906A (ja) * 2010-09-09 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP5803079B2 (ja) * 2010-09-13 2015-11-04 ソニー株式会社 記憶素子、メモリ装置
JP5724256B2 (ja) * 2010-09-14 2015-05-27 ソニー株式会社 記憶素子、メモリ装置
JP2012064623A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
JP5740878B2 (ja) * 2010-09-14 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
JP2012160681A (ja) * 2011-02-03 2012-08-23 Sony Corp 記憶素子、メモリ装置
JP2013115400A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2013115413A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2013115399A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2013115412A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP5867030B2 (ja) * 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071628A (zh) * 2006-05-12 2007-11-14 索尼株式会社 存储元件和存储器
CN101212018A (zh) * 2006-12-26 2008-07-02 索尼株式会社 存储元件和存储器
CN101226769A (zh) * 2007-01-19 2008-07-23 索尼株式会社 存储元件和存储器
CN101266831A (zh) * 2007-03-15 2008-09-17 索尼株式会社 存储元件和存储器
CN101743634A (zh) * 2007-07-19 2010-06-16 索尼公司 存储元件及存储器
CN101399313A (zh) * 2007-09-26 2009-04-01 株式会社东芝 磁阻元件以及磁存储器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683580A (zh) * 2011-03-18 2012-09-19 三星电子株式会社 磁隧道结器件、电子系统以及存储系统及其制造方法
CN102683580B (zh) * 2011-03-18 2016-05-25 三星电子株式会社 磁隧道结器件、电子系统以及存储系统及其制造方法
CN109314181A (zh) * 2016-06-20 2019-02-05 国立大学法人东北大学 隧道磁阻元件及其制备方法
CN109314181B (zh) * 2016-06-20 2022-09-30 国立大学法人东北大学 隧道磁阻元件及其制备方法
CN108008326A (zh) * 2016-10-31 2018-05-08 南京大学 一种调控mram材料阻尼因子的方法
CN108008326B (zh) * 2016-10-31 2020-11-24 南京大学 一种调控mram材料阻尼因子的方法

Also Published As

Publication number Publication date
US9196333B2 (en) 2015-11-24
JP2012064623A (ja) 2012-03-29
US20140254253A1 (en) 2014-09-11
US20120063222A1 (en) 2012-03-15
US8743594B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
US10374146B2 (en) Memory element and memory device
US9515254B2 (en) Storage element, memory and electronic apparatus
CN101202325B (zh) 存储元件和存储器
US8436438B2 (en) Memory element and memory device
CN102403030A (zh) 存储元件和存储装置
CN102610270B (zh) 存储元件和存储器装置
KR101891829B1 (ko) 기억 소자 및 메모리 장치
CN102629489A (zh) 存储元件和存储器装置
CN102403025B (zh) 存储元件和存储装置
US8445980B2 (en) Memory element and memory device
CN102385923A (zh) 存储元件和存储设备
CN102403031B (zh) 存储元件和存储装置
US8455968B2 (en) Storage element and memory device
CN102403028B (zh) 存储元件和存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120404