JP4384183B2 - 磁気抵抗素子および磁気メモリ - Google Patents
磁気抵抗素子および磁気メモリ Download PDFInfo
- Publication number
- JP4384183B2 JP4384183B2 JP2007016930A JP2007016930A JP4384183B2 JP 4384183 B2 JP4384183 B2 JP 4384183B2 JP 2007016930 A JP2007016930 A JP 2007016930A JP 2007016930 A JP2007016930 A JP 2007016930A JP 4384183 B2 JP4384183 B2 JP 4384183B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- magnetoresistive element
- tunnel barrier
- magnetization free
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
Description
本発明の第1実施形態による磁気抵抗素子を説明する前に、第1実施形態の磁気抵抗素子を発明するに至った経緯を説明する。
次に、本発明の第2実施形態による磁気メモリを図8乃至図13を参照して説明する。本実施形態に磁気メモリは、図8に示すようにマトリクス状に配列された複数のメモリセルを有し、各メモリセルは、磁気抵抗素子1Aと、選択トランジスタ20と、列毎に設けられたビット線BLおよびソース線SLと、行毎に設けられたワード線WLとを備えている。磁気抵抗素子1の一端は対応する列のビット線BLに接続され、他端は同じメモリセルの選択トランジスタ20のドレインに接続される。選択トランジスタ20のゲートは対応する行のワード線WLに接続される。また、同一列の隣接する2組のメモリセルの選択トランジスタ20のソースが共通に接続されて、対応する列のソース線SLに接続される。
log(Ra)= 4.18×d−2.09
すなわち、 Ra=104.18×d−2.09
が得られる。ここで、二つのトンネル接合の面積が同じ場合、抵抗比はRaの比となる。第1トンネルバリア層8の膜厚をd1、第2トンネルバリア層12の膜厚をd2とすると、
104.18×d1−2.09/104.18×d2−2.09=1/4
となる。すなわち、
104.18×(d1−d2)=1/4
となり、
d1−d2≒0.14
が得られる。
本実施形態に係る磁気抵抗素子1Aは、第1実施形態と同様に、磁化自由層の両側にトンネルバリア層を備える構成を有しているので、正負どちらの電流方向においても磁化自由層にトンネルバリア層を介して、高エネルギーの電子を注入することが可能となり、磁化反転の際の反転電流をより低減することができる。
磁化固着層6と下部電極2に流れる電流磁界が磁化自由層10の磁化反転を助けることができる。例えば、図13に示すような構成にすることにより、ビット線BLに正の電圧を印加し、ビット線BLから電流を、磁気抵抗素子1Aを介してプラグ45に流すと、図13の矢印に示す方向に主に電流が流れる。この電流によって下部電極2上に生じる磁界の向きは、矢印の方向となる。元々スピン角運動量移動による反転を引き起こす力は、基本的に磁気抵抗素子内で無秩序な方向の力であるため、効率が悪いことが知られている。したがって、上記矢印の方向の磁界によって磁化自由層10の磁化の方向と90度直交する磁界の成分が生じ、この成分によって磁化自由層10の磁化方向と90度直交する磁界をアシストすることで、反転する際の方向が揃い、反転電流を下げることが可能となる。ここで重要なことは磁化自由層10の磁化の方向と90度直交する磁界をアシストすることである。図13に示すように磁気抵抗素子の中心(図13では、磁化自由層10の中心)と下部のトランジスタにつなぐためのプラグ45の中心とを結ぶ線を、磁化固着層の磁化の方向に対して傾ける角度は、本発明者達の実験によれば、0度〜45度が好ましかった。上記のように作製した磁気抵抗素子は、反転電流が低減し、バラツキも少なく、メモリとして良好に動作させることができた。
次に、本発明の第3実施形態による磁気メモリを、図14乃至図17(b)を参照して説明する。本実施形態の磁気メモリは、第2実施形態の磁気メモリと基本的な構成が同じであるため、変更した部分のみ説明する。大きく変更した部分は二点である。第1の点は、磁気抵抗素子の第2トンネルバリア層12の材料としてMgOを用いたこと、第2の点は、磁気抵抗素子の微細化を行ったことである。
本発明の第4実施形態の磁気抵抗素子を、図18を参照して説明する。第1乃至第3実施形態に係る磁気抵抗素子は、磁化固着層6および磁化自由層10の磁化の方向は、膜面に平行であった。これに対して本実施形態の磁気抵抗素子は、磁化固着層6Aおよび磁化自由層10Aとして、磁化の方向を膜面に対して垂直な方向へ磁化させたいわゆる垂直磁化材料を用いた構成となっている。したがって、本実施形態の磁気抵抗素子は、下部電極2と、磁化固着層6Aと、第1トンネルバリア層8と、磁化自由層10Aと、第2トンネルバリア層13と、上部電極14を備えており、第1乃至第3実施形態に係る磁気抵抗素子とは反強磁性層を備えていない点で異なっている。
次に、本発明の第5実施形態による磁気抵抗素子を説明する。本実施形態の磁気抵抗素子は、第4実施形態の磁気抵抗素子とは、磁化固着層6Aおよび磁化自由層10Aの垂直磁化材料が異なっている。本実施形態の磁気抵抗素子は以下の構成となっている。選択トランジスタ等を形成した基板上に、下部電極として膜厚が10nmのTa層と、TbCoFe系合金からなる膜厚が10nmの磁化固着層と、界面層として膜厚1nmのCo層と、第1トンネルバリア層として膜厚が0.7nmのMgO層、磁化自由層として膜厚が1nmのCo層および膜厚が3nmのTbCoFe層との積層膜と、第2トンネルバリア層として膜厚0.6nmのMgO層と、を堆積し、続いて、キャップ層兼上部電極として膜厚が80nmのTi層を積層し、以降は第4実施形態例と同様に磁気抵抗素子を完成させた。
次に、本発明の第6実施形態による磁気抵抗素子を説明する。本実施形態の磁気抵抗素子は、スピントルクを発生する第1トンネルバリア層の面積を大きくした構成となっている。磁化自由層(記憶層)にCoFe(B)やNiFe等の軟磁性材料を用いたスピン注入型の磁気抵抗素子の場合、スイッチング電流は、磁気抵抗素子の熱擾乱耐性を表す熱擾乱指数に比例する。したがって、磁気抵抗素子に必要な熱擾乱指数が決まると電流がおのずと決まる。
次に、本発明の第7実施形態による磁気抵抗素子を図22(a)乃至図23(c)を参照して説明する。
1A 磁気抵抗素子
1B 磁気抵抗素子
2 下部電極
4 反強磁性層
6 磁化固着層
8 第1トンネルバリア層
10 磁化自由層(記憶層)
12 第2トンネルバリア層
13 第2トンネルバリア層
14 上部電極
Claims (14)
- 第1面およびこの第1面と反対側の第2面を有し磁化の向きが可変の磁化自由層と、前記磁化自由層の第1面および第2面のうち第1面側に設けられ磁化の向きが固着された磁化固着層と、前記磁化自由層と前記磁化固着層との間に設けられた第1トンネルバリア層と、前記磁化自由層の第2面に設けられた第2トンネルバリア層と、前記第2トンネルバリア層の前記磁化自由層と反対側の面に接するように設けられた非磁性層とを備え、
前記磁化自由層の磁化の向きは、前記磁化固着層と前記非磁性層との間で通電することにより変化可能であり、
前記第1トンネルバリア層と前記第2トンネルバリア層の抵抗比が1:0.25〜1:4の範囲にあり、
前記磁化自由層は、前記第1トンネルバリア層側に設けられた第1軟磁性層と、前記第2トンネルバリア層側に設けられ前記第1軟磁性層よりも膜面の面積が狭い第2軟磁性層とを備えていることを特徴とする磁気抵抗素子。 - 第1面およびこの第1面と反対側の第2面を有し磁化の向きが可変の磁化自由層と、前記磁化自由層の第1面および第2面のうち第1面側に設けられ磁化の向きが固着された磁化固着層と、前記磁化自由層と前記磁化固着層との間に設けられた第1トンネルバリア層と、前記磁化自由層の第2面に設けられた第2トンネルバリア層と、前記第2トンネルバリア層の前記磁化自由層と反対側の面に接するように設けられた非磁性層とを備え、
前記磁化自由層の磁化の向きは、前記磁化固着層と前記非磁性層との間で通電することにより変化可能であり、
前記第1トンネルバリア層と前記第2トンネルバリア層の抵抗比が1:0.25〜1:4の範囲にあり、
前記磁化自由層は、前記第1トンネルバリア層側に設けられた第1軟磁性層と、前記第2トンネルバリア層側に設けられ前記第1軟磁性層よりも磁化困難軸方向の長さが狭い第2軟磁性層とを備えていることを特徴とする磁気抵抗素子。 - 前記第2トンネルバリア層は<100>方向へ配向したMgOからなることを特徴とする請求項1または2記載の磁気抵抗素子。
- 前記第1トンネルバリア層は<100>方向へ配向したMgOからなることを特徴とする請求項1乃至3のいずれかに記載の磁気抵抗素子。
- 前記磁化固着層および前記磁化自由層の磁化の向きは、膜面に実質的に平行であることを特徴とする請求項1乃至4のいずれかに記載の磁気抵抗素子。
- 前記磁化固着層の前記第1トンネルバリア層と反対側に前記磁化固着層の磁化の向きを固着する反強磁性層を更に備えたことを特徴とする請求項1乃至5のいずれかに記載の磁気抵抗素子。
- 前記磁化固着層および前記磁化自由層の磁化の向きは、膜面に実質的に垂直であることを特徴とする請求項1乃至4のいずれかに記載の磁気抵抗素子。
- 請求項1乃至7のいずれかに記載の磁気抵抗素子と、
前記磁気抵抗素子の一端に接続される第1配線と、
前記磁気抵抗素子の他端と電気的に接続される第2配線と、
を備えたことを特徴とする磁気メモリ。 - 前記磁気抵抗素子の他端と前記第2配線との間に選択トランジスタが設けられていることを特徴とする請求項8記載の磁気メモリ。
- 前記磁気抵抗素子の他端と前記選択トランジスタとの間に膜面に実質的に垂直に延在する接続部が設けられ、前記磁気抵抗素子を上面からみたときに前記磁化自由層の中心と前記接続部の中心とを結ぶ直線は、前記磁化固着層の磁化の向きに対して傾いていることを特徴とする請求項9記載の磁気メモリ。
- 前記磁化自由層の中心と前記接続部の中心とを結ぶ直線の、前記磁化固着層の磁化の向きに対する傾き角は45度以下であることを特徴とする請求項10記載の磁気メモリ。
- 第1面およびこの第1面と反対側の第2面を有し磁化の向きが可変の磁化自由層と、前記磁化自由層の第1面および第2面のうち第1面側に設けられ磁化の向きが固着された磁化固着層と、前記磁化自由層と前記磁化固着層との間に設けられた第1トンネルバリア層と、前記磁化自由層の第2面に設けられた第2トンネルバリア層と、前記第2トンネルバリア層の前記磁化自由層と反対側の面に接するように設けられた非磁性層とを備え、前記磁化自由層の磁化の向きは、前記磁化固着層と前記非磁性層との間で通電することにより変化可能であり、前記第1トンネルバリア層と前記第2トンネルバリア層の抵抗比が1:0.25〜1:4の範囲にある、磁気抵抗素子と、
前記磁気抵抗素子の一端に接続される第1配線と、
前記磁気抵抗素子の他端と電気的に接続される第2配線と、
前記磁気抵抗素子の他端と前記第2配線との間に設けられた選択トランジスタと、
前記磁気抵抗素子の他端と前記選択トランジスタとの間に膜面に実質的に垂直に延在する接続部と、
を有し、
前記磁気抵抗素子を上面からみたときに前記磁化自由層の中心と前記接続部の中心とを結ぶ直線は、前記磁化固着層の磁化の向きに対して傾いていることを特徴とする磁気メモリ。 - 第1面およびこの第1面と反対側の第2面を有し磁化の向きが可変の磁化自由層と、前記磁化自由層の第1面および第2面のうち第1面側に設けられ磁化の向きが固着された磁化固着層と、前記磁化自由層と前記磁化固着層との間に設けられた第1トンネルバリア層と、前記磁化自由層の第2面に設けられた第2トンネルバリア層と、前記第2トンネルバリア層の前記磁化自由層と反対側の面に接するように設けられた非磁性層と、を備え、前記磁化自由層の磁化の向きは、前記磁化固着層と前記非磁性層との間に通電することにより変化可能であり、前記第1トンネルバリア層と前記第2トンネルバリア層が同じ材料で形成されかつトンネル接合の面積が実質的に等しいとき、前記第2トンネルバリア層と前記第1トンネルバリア層の膜厚の差は0.14nm以下である、磁気抵抗素子と、
前記磁気抵抗素子の一端に接続される第1配線と、
前記磁気抵抗素子の他端と電気的に接続される第2配線と、
前記磁気抵抗素子の他端と前記第2配線との間に設けられた選択トランジスタと、
前記磁気抵抗素子の他端と前記選択トランジスタとの間に膜面に実質的に垂直に延在する接続部と、
を有し、
前記磁気抵抗素子を上面からみたときに前記磁化自由層の中心と前記接続部の中心とを結ぶ直線は、前記磁化固着層の磁化の向きに対して傾いていることを特徴とする磁気メモリ。 - 前記磁化自由層の中心と前記接続部の中心とを結ぶ直線の、前記磁化固着層の磁化の向きに対する傾き角は45度以下であることを特徴とする請求項12または13記載の磁気メモリ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007016930A JP4384183B2 (ja) | 2007-01-26 | 2007-01-26 | 磁気抵抗素子および磁気メモリ |
US12/014,522 US7894246B2 (en) | 2007-01-26 | 2008-01-15 | Magnetoresistive element and magnetic memory |
CN200810008901A CN100592544C (zh) | 2007-01-26 | 2008-01-25 | 磁电阻元件和磁性存储器 |
KR1020080008296A KR20080070597A (ko) | 2007-01-26 | 2008-01-25 | 자기 저항 소자 및 자기 메모리 |
US12/851,275 US8173447B2 (en) | 2007-01-26 | 2010-08-05 | Magnetoresistive element and magnetic memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007016930A JP4384183B2 (ja) | 2007-01-26 | 2007-01-26 | 磁気抵抗素子および磁気メモリ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009107971A Division JP5058206B2 (ja) | 2009-04-27 | 2009-04-27 | 磁気抵抗素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008186861A JP2008186861A (ja) | 2008-08-14 |
JP4384183B2 true JP4384183B2 (ja) | 2009-12-16 |
Family
ID=39667689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007016930A Active JP4384183B2 (ja) | 2007-01-26 | 2007-01-26 | 磁気抵抗素子および磁気メモリ |
Country Status (4)
Country | Link |
---|---|
US (2) | US7894246B2 (ja) |
JP (1) | JP4384183B2 (ja) |
KR (1) | KR20080070597A (ja) |
CN (1) | CN100592544C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10964884B2 (en) | 2019-03-18 | 2021-03-30 | Toshiba Memory Corporation | Magnetic memory device having an incline side surface |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4444241B2 (ja) | 2005-10-19 | 2010-03-31 | 株式会社東芝 | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置 |
JP5143444B2 (ja) * | 2007-02-13 | 2013-02-13 | 株式会社日立製作所 | 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ |
JP2008205186A (ja) * | 2007-02-20 | 2008-09-04 | Sony Corp | 記憶素子、メモリ |
JP4738395B2 (ja) * | 2007-09-25 | 2011-08-03 | 株式会社東芝 | 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ |
JP2009239121A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
US7939188B2 (en) * | 2008-10-27 | 2011-05-10 | Seagate Technology Llc | Magnetic stack design |
US8045366B2 (en) * | 2008-11-05 | 2011-10-25 | Seagate Technology Llc | STRAM with composite free magnetic element |
JP2010135512A (ja) * | 2008-12-03 | 2010-06-17 | Sony Corp | 抵抗変化型メモリデバイス |
WO2010067520A1 (ja) * | 2008-12-10 | 2010-06-17 | 株式会社日立製作所 | 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ |
JP2010182824A (ja) * | 2009-02-04 | 2010-08-19 | Toshiba Corp | 磁気ランダムアクセスメモリの製造方法及び混載メモリの製造方法 |
JP2010232374A (ja) * | 2009-03-26 | 2010-10-14 | Nippon Hoso Kyokai <Nhk> | 磁気抵抗素子ならびにこれを用いた磁気ランダムアクセスメモリおよび空間光変調器 |
US8344433B2 (en) * | 2009-04-14 | 2013-01-01 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same |
US8455267B2 (en) | 2009-05-14 | 2013-06-04 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
JP5456035B2 (ja) * | 2009-06-08 | 2014-03-26 | 株式会社日立製作所 | トンネル磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ |
US8455965B2 (en) * | 2009-11-30 | 2013-06-04 | Qualcomm Incorporated | Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions |
JP2011166015A (ja) * | 2010-02-12 | 2011-08-25 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
US8324697B2 (en) * | 2010-06-15 | 2012-12-04 | International Business Machines Corporation | Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory |
JP2012015213A (ja) * | 2010-06-29 | 2012-01-19 | Sony Corp | 記憶素子、記憶素子の製造方法、及び、メモリ |
JP2012064623A (ja) * | 2010-09-14 | 2012-03-29 | Sony Corp | 記憶素子、メモリ装置 |
KR101463948B1 (ko) * | 2010-11-08 | 2014-11-27 | 삼성전자주식회사 | 자기 기억 소자 |
CN102682840A (zh) * | 2011-03-18 | 2012-09-19 | 中国科学院微电子研究所 | 提高非挥发性电阻存储器可靠性的方法及结构 |
US8767446B2 (en) | 2011-10-12 | 2014-07-01 | International Business Machines Corporation | Multi-bit spin-momentum-transfer magnetoresistence random access memory with single magnetic-tunnel-junction stack |
US9054030B2 (en) * | 2012-06-19 | 2015-06-09 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
KR102017623B1 (ko) | 2012-08-30 | 2019-09-03 | 삼성전자주식회사 | 자기 메모리 소자 |
JP2014203931A (ja) | 2013-04-03 | 2014-10-27 | 株式会社東芝 | 磁気メモリ、スピン素子およびスピンmosトランジスタ |
CN103675094A (zh) * | 2013-12-16 | 2014-03-26 | 无锡乐尔科技有限公司 | 一种无损探伤装置 |
JP2015179779A (ja) * | 2014-03-19 | 2015-10-08 | 株式会社東芝 | 歪検出素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル |
JP2015213125A (ja) * | 2014-05-02 | 2015-11-26 | 日本放送協会 | スピン注入磁化反転素子 |
CN107578791B (zh) * | 2016-07-04 | 2020-05-22 | 中国科学院物理研究所 | 具有高输出功率的自旋转矩振荡器及其应用 |
CN106206935B (zh) * | 2016-07-14 | 2019-01-04 | 华中科技大学 | 一种控制自旋波传输的方法 |
KR20180016874A (ko) * | 2016-08-08 | 2018-02-20 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
KR102354021B1 (ko) * | 2017-10-16 | 2022-01-24 | 티디케이가부시기가이샤 | 터널 자기 저항 효과 소자, 자기 메모리, 및 내장형 메모리 |
KR102470367B1 (ko) * | 2017-11-24 | 2022-11-24 | 삼성전자주식회사 | 자기 저항 메모리 소자의 제조 방법 |
KR20200142159A (ko) | 2019-06-11 | 2020-12-22 | 삼성전자주식회사 | 자기 기억 소자 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6130814A (en) | 1998-07-28 | 2000-10-10 | International Business Machines Corporation | Current-induced magnetic switching device and memory including the same |
US6178074B1 (en) * | 1998-11-19 | 2001-01-23 | International Business Machines Corporation | Double tunnel junction with magnetoresistance enhancement layer |
US6611405B1 (en) * | 1999-09-16 | 2003-08-26 | Kabushiki Kaisha Toshiba | Magnetoresistive element and magnetic memory device |
JP4693292B2 (ja) * | 2000-09-11 | 2011-06-01 | 株式会社東芝 | 強磁性トンネル接合素子およびその製造方法 |
JP3959335B2 (ja) * | 2002-07-30 | 2007-08-15 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
US6958927B1 (en) * | 2002-10-09 | 2005-10-25 | Grandis Inc. | Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element |
JP4253225B2 (ja) * | 2003-07-09 | 2009-04-08 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
US7598555B1 (en) * | 2003-08-22 | 2009-10-06 | International Business Machines Corporation | MgO tunnel barriers and method of formation |
US7166881B2 (en) * | 2003-10-13 | 2007-01-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-sensing level MRAM structures |
US20050141148A1 (en) * | 2003-12-02 | 2005-06-30 | Kabushiki Kaisha Toshiba | Magnetic memory |
JP2006165059A (ja) | 2004-12-02 | 2006-06-22 | Sony Corp | 記憶素子及びメモリ |
JP2006190838A (ja) | 2005-01-06 | 2006-07-20 | Sony Corp | 記憶素子及びメモリ |
JP2006294191A (ja) * | 2005-04-14 | 2006-10-26 | Toshiba Corp | 磁気ランダムアクセスメモリのデータ読み出し方法 |
JP4444241B2 (ja) * | 2005-10-19 | 2010-03-31 | 株式会社東芝 | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置 |
JP2007335727A (ja) * | 2006-06-16 | 2007-12-27 | Tdk Corp | 磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法及び薄膜磁気ヘッド |
JP2008098523A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
US7602033B2 (en) * | 2007-05-29 | 2009-10-13 | Headway Technologies, Inc. | Low resistance tunneling magnetoresistive sensor with composite inner pinned layer |
US7978439B2 (en) * | 2007-06-19 | 2011-07-12 | Headway Technologies, Inc. | TMR or CPP structure with improved exchange properties |
JP2009239121A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
-
2007
- 2007-01-26 JP JP2007016930A patent/JP4384183B2/ja active Active
-
2008
- 2008-01-15 US US12/014,522 patent/US7894246B2/en active Active
- 2008-01-25 CN CN200810008901A patent/CN100592544C/zh not_active Expired - Fee Related
- 2008-01-25 KR KR1020080008296A patent/KR20080070597A/ko not_active Application Discontinuation
-
2010
- 2010-08-05 US US12/851,275 patent/US8173447B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10964884B2 (en) | 2019-03-18 | 2021-03-30 | Toshiba Memory Corporation | Magnetic memory device having an incline side surface |
Also Published As
Publication number | Publication date |
---|---|
US7894246B2 (en) | 2011-02-22 |
JP2008186861A (ja) | 2008-08-14 |
CN100592544C (zh) | 2010-02-24 |
US20100315864A1 (en) | 2010-12-16 |
KR20080070597A (ko) | 2008-07-30 |
CN101232073A (zh) | 2008-07-30 |
US20080180859A1 (en) | 2008-07-31 |
US8173447B2 (en) | 2012-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4384183B2 (ja) | 磁気抵抗素子および磁気メモリ | |
JP5623507B2 (ja) | スピントルクの切換を補助する層を有する、スピントルクの切換を持つ磁気積層体 | |
JP5460606B2 (ja) | 分離cppアシスト書込を行うスピン注入mramデバイス | |
JP5867030B2 (ja) | 記憶素子、記憶装置 | |
JP6290487B1 (ja) | 磁気メモリ | |
JP5201539B2 (ja) | 磁気ランダムアクセスメモリ | |
WO2014050379A1 (ja) | 記憶素子、記憶装置、磁気ヘッド | |
JP5987613B2 (ja) | 記憶素子、記憶装置、磁気ヘッド | |
JP2013115413A (ja) | 記憶素子、記憶装置 | |
US20140062530A1 (en) | Switching mechanism of magnetic storage cell and logic unit using current induced domain wall motions | |
US20070121373A1 (en) | Magnetic memory | |
WO2013080436A1 (ja) | 記憶素子、記憶装置 | |
US20140301135A1 (en) | Mram having novelself-referenced read method | |
JP2013115399A (ja) | 記憶素子、記憶装置 | |
US9875779B2 (en) | Storage element and memory | |
JPWO2008108109A1 (ja) | 磁気メモリセル及び磁気ランダムアクセスメモリ | |
JP2005203702A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
JP5058206B2 (ja) | 磁気抵抗素子の製造方法 | |
KR20070058364A (ko) | 기억 소자 및 메모리 | |
WO2017169291A1 (ja) | 磁気抵抗素子、メモリ素子及び電子機器 | |
JP2011253884A (ja) | 磁気記憶装置 | |
WO2005020327A1 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
JP2004023015A (ja) | 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置 | |
JP2009146995A (ja) | 磁気記憶装置 | |
WO2013080437A1 (ja) | 記憶素子、記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4384183 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |