JP5058206B2

JP5058206B2 - 磁気抵抗素子の製造方法

Info

Publication number: JP5058206B2
Application number: JP2009107971A
Authority: JP
Inventors: 田知正上; 川尚徳相; 川将寿吉; 村尚治下; 山昌彦中; 川純夫池; 谷啓司細; 嶺真長
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2009-04-27
Filing date: 2009-04-27
Publication date: 2012-10-24
Anticipated expiration: 2027-01-26
Also published as: JP2009194393A

Description

本発明は、磁気抵抗素子の製造方法に関する。

近年、新しい原理に基づいて情報を記録する固体メモリが多数提案されているが、中でも、固体磁気メモリとして、トンネル磁気抵抗（ＴＭＲ(Tunneling Magnetoresistive)）効果を利用する磁気ランダムアクセスメモリ（ＭＲＡＭ(Magnetoresistive Random Access Memory)）が脚光を浴びている。ＭＲＡＭは、データをＭＴＪ（(Magnetic Tunnel Junction)）素子の磁化状態により記憶する点に特徴を有する。

ＭＴＪ素子の近傍領域に配線を設けこの配線に流れる電流による磁界でＭＴＪ素子の記憶層の磁化の向きを反転させることにより書き込みを行うＭＲＡＭにおいては、ＭＴＪ素子のサイズを縮小すると原理的にＭＴＪ素子の保持力Ｈｃが大きくなるために、ＭＴＪ素子のサイズ縮小にしたがって、配線に流れる電流によって誘起される磁界の強度を大きくする工夫が必要となり、高密度なメモリを作製することは困難である。

このような課題を克服する書き込み方式としてスピン角運動量移動（ＳＭＴ(Spin Momentum Transfer)）によりＭＴＪ素子の記憶層の磁化の向きを反転させる書き込み方式を用いたＭＲＡＭが提案されている（例えば、特許文献１、非特許文献１〜２）。

スピン角運動量移動（以下、スピン注入と称する）による磁化反転では、磁化反転に必要な電流Ｉｃは、ＭＴＪ素子の持つ磁気異方性エネルギー（ＫｕＶ）によって規定される。したがって、ＭＴＪ素子の面積が小さくなれば、スピン注入により磁化反転するための注入電流Ｉｃも小さくなる。先に述べた、電流によって誘導される磁界による書き込み方式に比べると、原理的にＭＴＪ素子のサイズが小さくなれば書き込み電流も小さくなるために、スケーラビリティ性に優れることが期待される。

米国特許第６，２５６，２２３号明細書

C. Slonczewski, "Current-driven ecitation of magnetＩｃ multilayers", JORNAL OF MAGNETISM AND MAGNETIC MATERIALS, VOLUME 159, 1996, pp.L1-L7 L. Berger, "Emission of spin waves by a magnetic multilayer traversed by a current", PHYSICAL REVIEW B, VOLUME 54, NUMBER 13, 1996, pp.9353-9358

しかしながら、現状のＭＴＪ素子のスピン注入の効率は現状では決して高くなく、磁化反転に必要な電流Ｉｃをより低減することが望まれている。

また高密度なメモリ応用を考える際、単純な構造を有しかつ単純なプロセスで上記電流の低減が行えることが切望されている。

本発明は、上記事情を考慮してなされたものであって、磁化反転の際の反転電流をより低減することが可能な磁気抵抗素子を単純なプロセスで製造することのできる製造方法を提供することを目的とする。

本発明の一態様による磁気抵抗素子の製造方法は、基板上に下部電極膜を形成する工程と、前記下部電極膜上に、磁化の向きが固着された磁化固着層となる第１磁性層と、トンネルバリア層と、磁化の向きが可変の磁化自由層となる第２磁性層との積層構造を有する積層膜を形成する工程と、前記積層膜上に第１上部電極膜を形成する工程と、前記第１上部電極膜をパターニングし、第１上部電極を形成する工程と、前記第１上部電極をマスクとして前記積層膜の前記第２磁性層までをパターニングする工程と、前記第１上部電極を覆うように絶縁膜を形成する工程と、前記第１上部電極の上面を露出させる工程と、前記第１上部電極を覆うように第２上部電極膜を形成する工程と、前記第２上部電極膜をパターニングし、第２上部電極を形成する工程と、前記第２上部電極をマスクとして前記下部電極膜までを自己整合的に加工する工程と、を備えていることを特徴とする。

本発明によれば、磁化反転の際の反転電流をより低減することが可能な磁気抵抗素子を単純なプロセスで製造することができる。

第１実施形態による磁気抵抗素子の断面図。第１の参考例による第１の磁気抵抗素子の断面図。第１の磁気抵抗素子のＭＲのバイアス依存性を示す図。第１の磁気抵抗素子の抵抗の印加電圧依存性を示す図。第１の磁気抵抗素子の動作を説明するエネルギーバンド図。第１の磁気抵抗素子の電流の２回微分値の印加電圧依存性を示す図。第２の参考例による第２の磁気抵抗素子の電流とスイッチング磁界との関係を示す図。第２実施形態による磁気メモリの回路図。第２実施形態の磁気メモリのメモリセルを示す断面図。第２実施形態の磁気メモリのメモリセルを示す平面図。第２実施形態の磁気メモリの製造工程を示す断面図。トンネルバリア層の材質の違いによる面積規格化抵抗の相違を示す図。第２実施形態の変形例による磁気メモリの平面図。第３実施形態の磁気メモリの製造工程を示す断面図。第３実施形態の磁気メモリの製造工程を示す断面図。第２および第３実施形態の磁気メモリの書き込み特性を示す図。第３実施形態の磁気メモリの効果を説明するエネルギーバンド図。第４実施形態の磁気抵抗素子の断面図。第６実施形態の磁気抵抗素子の製造工程を示す断面図。第６実施形態の磁気抵抗素子の製造工程を示す断面図。第６実施形態の磁気抵抗素子の第１および第２磁化自由層の平面図。第７実施形態の磁気抵抗素子の製造工程を示す断面図。第７実施形態の磁気抵抗素子の製造工程を示す断面図。

（第１実施形態）
本発明の第１実施形態による磁気抵抗素子を説明する前に、第１実施形態の磁気抵抗素子を発明するに至った経緯を説明する。

まず、本発明者達は、第１の参考例として、図２示す第１の磁気抵抗素子５０を作成した。この磁気抵抗素子５０は、下部電極２と、この下部電極２上に形成された膜厚が２０ｎｍのＰｔＭｎからなる反強磁性層４と、この反強磁性層４上に形成され膜厚が２ｎｍＣｏＦｅ層、膜厚が０．６ｎｍのＲｕ層、および膜厚が２ｎｍのＣｏＦｅ層の積層構造を有する磁化固着層６と、この磁化固着層６上に形成された膜厚が１ｎｍのＭｇＯからなるトンネルバリア層８と、このトンネルバリア層８上に形成され膜厚が２ｎｍのＣｏＦｅからなる磁化自由層（記憶層）１０と、この磁化自由層１０上に形成された膜厚が５ｎｍのＴａからなるキャップ層（図示せず）と、このキャップ層上に形成された上部電極１４と、を備えている。なお、反強磁性層４は磁化固着層６の磁化の向きを固着する。図２に示す第１の磁気抵抗素子は、通常、下から上に電流を流した場合、すなわち電子を磁化自由層から磁化固着層へ流した場合の反転電流が大きい。

作成した磁気抵抗素子５０の磁化固着層６の磁化向きと磁化自由層１０の磁化の向きが逆向き、すなわち反平行（ＡＰ(Anti-Parallel)）状態である場合の、抵抗変化率ＭＲの印加電圧依存性を図３に示し、抵抗Ｒの印加電圧依存性を図４に示す。なお、印加電圧は上部電極１４から下部電極２に電流を流すときを正にとり、下部電極２から上部電極１４に電流を流すときを負にとってある。図３からわかるように、抵抗変化率ＭＲは印加電圧の絶対値が０Ｖの状態から大きくなるにしたがって大きく低下する。これは、図４に示すようにＡＰ状態の抵抗が０Ｖから電圧印加によって低下することによって起こる。

本発明者達が詳しく調査したところ、ＡＰ状態において電圧を印加することによる抵抗値の低下は、図５に示すように例えばピン層からの電子がトンネルバリア層を通過した後、透過先のフリー層のなかでエネルギーを放出するため、そのエネルギーによりフリー層が擾乱を受け、磁化方向が乱され、抵抗値が低下することに起因するとわかった。このときの電流Ｉを２回微分した値（ｄ^２Ｉ／ｄＶ^２）を縦軸にとり、電圧Ｖを横軸にとったグラフを図６に示す。図６において実線で示すグラフは、Ｓｉｍｍｏｎｓの式から導き出したものである。このＳｉｍｍｏｎｓの式は、トンネルバリア層を２つの金属電極で挟んだ素子のＩ−Ｖ特性から導かれる。このＳｉｍｍｏｎｓの式から導かれる特性と比較することより、図２に示す磁気抵抗素子５０は、おおよそ０．０８Ｖのあたりに極大点を持つことがわかる。これは、０Ｖから電圧が大きくなるにつれ、０．０８Ｖまでは擾乱が大きくなることを示す。これより０．１Ｖ以上の電圧を印加することでトンネルした電子は磁性体の磁化を擾乱させることがわかる。なお、素子に印加される電圧は磁性層が金属なので、ほとんどトンネルバリア層に印加されることになる。

次に、第２の参考例として、図２に示す第１の磁気抵抗素子において、トンネルバリア層の膜厚を１．０ｎｍから０．６ｎｍに変えた第２の磁気抵抗素子を作成した。そしてこの第２の磁気抵抗素子を、おおよそ１００ｎｍ×１５０ｎｍのサイズに加工した。この第２の磁気抵抗素子に電流を通電しながら、磁化自由層の磁化方向に平行な外部磁界を変化させ、磁化自由層の保持力Ｈｃを測定し評価した結果を図７に示す。

図７中の電流の向きは、磁化固着層から磁化自由層へ電流を流す向きを正としてある。
なお、グラフｇ_１は、電子を磁化固着層から磁化自由層へ注入した際の、磁化自由層の磁化の向きが磁化固着層に対して平行→反平行に変化するときのスイッチング磁界をプロットしたものであり、グラフｇ_２は、磁化自由層の磁化の向きが反平行→平行に変化するときのスイッチング磁界をプロットしたものである。また、グラフｇ_３は、磁化自由層から磁化固着層へ電子を注入した場合の、磁化自由層の磁化の向きが平行→反平行に変化するときのスイッチング磁界をプロットしたものであり、グラフｇ_４は、磁化自由層の磁化の向きが反平行→平行に変化するときのスイッチング磁界をプロットしたものである。

図７からわかるように、磁化自由層にトンネルバリア層を介して電子を注入した場合における、磁化自由層の保持力Ｈｃ（同じ電流値に対する、グラフｇ_１に示すスイッチング磁界と、グラフｇ_２に示すスイッチング磁界との差）は、電流の大きさ（電流の絶対値）が大きくなるにつれて約６７Ｏｅ／ｍＡの割合で減少している。一方、上部電極からドリフトで電子を磁化自由層に注入した場合における、磁化自由層の保持力Ｈｃ（同じ電流値に対する、グラフｇ_３に示すスイッチング磁界と、グラフｇ_４に示すスイッチング磁界との差）は、電流の大きさ（電流の絶対値）が大きくなるにつれて２８Ｏｅ／ｍＡの割合で減少している。これらの現象を十分検討したところ、トンネルバリア層を介して電子が注入された場合、トンネルバリアに印加している電圧が、室温のエネルギー（おおよそ０．０２５ｅＶ）より十分に大きなエネルギーを電子に与える場合、トンネルバリア層を透過して磁化自由層に注入された電子が放出するエネルギーによって、磁化自由層の磁化（マグノン）が擾乱されることがわかった。

前述のように、電子が磁化自由層を散乱する効果が十分得られるエネルギーは０．１ｅＶ以上あればよく、上述のスピン角運動量移動による反転エネルギーにこの電子が磁化自由層を擾乱する効果を加えることで、反転電流を低減することができることがわかった。

そこで、本発明の第１実施形態による磁気抵抗素子は、磁化自由層の上下にトンネルバリア層を備えるように構成されている。すなわち、図１に示すように、第１実施形態の磁気抵抗素子１は、下部電極２と、この下部電極２上に形成された膜厚が例えば２０ｎｍのＰｔＭｎからなる反強磁性層４と、この反強磁性層４上に形成され膜厚が例えば２ｎｍＣｏＦｅ層、膜厚が例えば０．６ｎｍのＲｕ層、および膜厚が例えば２ｎｍのＣｏＦｅ層の積層構造を有する磁化固着層６と、この磁化固着層６上に形成された膜厚が例えば０．７ｎｍのＭｇＯからなる第１トンネルバリア層８と、この第１トンネルバリア層８上に形成され膜厚が例えば２ｎｍのＣｏＦｅからなる磁化自由層（記憶層）１０と、この磁化自由層１０上に形成された膜厚が例えば０．５５ｎｍのアルミナからなる第２トンネルバリア層１２と、この第２トンネルバリア層１２上に形成された膜厚が例えば５ｎｍのＴａからなるキャップ層（図示せず）と、このキャップ層上に形成された上部電極１４と、を備えている。

このように、本実施形態の磁気抵抗素子は、磁化自由層の両側にトンネルバリア層を備える構成を有しているので、正負どちらの電流方向においても磁化自由層にトンネルバリア層を介して、高エネルギーの電子を注入することが可能となり、磁化反転の際の反転電流をより低減することができる。

なお、本実施形態の磁気抵抗素子は、デュアルピン構造の磁気抵抗素子と構成が似ている。このデュアルピン構造の磁気抵抗素子は、第１磁化固着層、第１トンネルバリア層、磁化自由層、第２トンネルバリア層、および第２磁化固着層が順次積層された積層構造を有している。すなわち、デュアルピン構造の磁気抵抗素子は、本実施形態において、第２トンネルバリア層１２と上部電極１４との間に第２磁化固着層を設けた構成となっている。

このデュアルピン構造の磁気抵抗素子は、図２に示す通常のシングルピン構造の磁気抵抗素子に比べ、第１磁化固着層から第２磁化固着層に向けて電流を流した場合の書き込み電流が低減する。しかしながら、デュアルピン構造の磁気抵抗素子は上下のトンネルバリア層の磁気抵抗効果が抵抗変化を打ち消す方向に働く。このため、本実施形態の磁気抵抗素子に比べて直列の磁気抵抗効果の大きさは低下し、出力が低下する問題がある。また磁気抵抗効果の大きさは、製造上のバラツキが大きく、結果として素子の抵抗バラツキが増えるといった問題がある。また、本実施形態に比べて積層膜数が増え、工程的にも長くなる問題もある。

なお、本実施形態の磁気抵抗効果素子は、下部電極２と、後述する図９に示すプラグ４５との間に、これらを電気的に接続する引き出し電極を設ければ、磁気メモリのメモリ素子として使用することができる。

（第２実施形態）
次に、本発明の第２実施形態による磁気メモリを図８乃至図１３を参照して説明する。
本実施形態に磁気メモリは、図８に示すようにマトリクス状に配列された複数のメモリセルを有し、各メモリセルは、磁気抵抗素子１Ａと、選択トランジスタ２０と、列毎に設けられたビット線ＢＬおよびソース線ＳＬと、行毎に設けられたワード線ＷＬとを備えている。磁気抵抗素子１の一端は対応する列のビット線ＢＬに接続され、他端は同じメモリセルの選択トランジスタ２０のドレインに接続される。選択トランジスタ２０のゲートは対応する行のワード線ＷＬに接続される。また、同一列の隣接する２組のメモリセルの選択トランジスタ２０のソースが共通に接続されて、対応する列のソース線ＳＬに接続される。

本実施形態の磁気メモリに係る磁気抵抗素子１Ａの断面を図９に示し、上からみた平面図を図１０に示す。

基板４０に選択トランジスタ２０等が形成され、この選択トランジスタ２０に一端が接続されたプラグ４５が設けられている。そして、磁気抵抗素子１Ａは、プラグ４５の他端に接続される下部電極２と、下部電極２上に形成される反強磁性層４と、反強磁性層４上に形成される磁化固着層６と、磁化固着層６上に形成される第１トンネルバリア層８と、第１トンネルバリア層８上に形成される磁化自由層（記憶層）１０と、磁化自由層１０上に形成される第２トンネルバリア層１２と、第２トンネルバリア層１２上に形成されるキャップ層（図示せず）と、このキャップ層上に形成される上部電極１４とを備えている。
磁化自由層１０から上部電極１４までの積層膜は、下部電極２から第１トンネルバリア層８までの積層膜よりも膜面面積が小さくなるように構成されている。また、上部電極１４は、対応するビット線ＢＬに接続されている。また、本実施形態においては、図１０に示すように、磁化自由層１０とプラグ４５とのそれぞれの中心を結ぶ線は、ビット線ＢＬまたは磁化固着層６の長軸方向に平行となっている。

本実施形態に係る磁気抵抗素子１Ａは、以下のように形成される。

まず、基板４０に選択トランジスタ２０等を形成し、この選択トランジスタ２０に一端が接続されたプラグ４５を設ける。続いて、プラグ４５の他端に接続される下部電極２として膜厚が１０ｎｍのＴａ層と、反強磁性層４として膜厚２０ｎｍのＰｔＭｎ層と、磁化固着層６として膜厚２ｎｍＣｏＦｅ層と膜厚０．６ｎｍのＲｕ層と膜厚２ｎｍのＣｏＦｅ層とからなる積層膜と、第１トンネルバリア層８として膜厚０．７ｎｍのＭｇＯ層、磁化自由層１０として膜厚２ｎｍのＣｏＦｅ層と、第２トンネルバリア層１２として膜厚０．５５ｎｍのアルミナ層と、キャップ層（図示せず）として膜厚５ｎｍのＴａ層と、上部電極１４として膜厚６０ｎｍのＴａ層とを順次積層する。なお、アルミナ層１２はＡｌを０．４２ｎｍ堆積したのち、真空中で酸素ラジカルを用いてＡｌを酸化させることにより形成する。続いて、磁化固着層６の磁化を固着させるため、磁界中において３３０℃でアニールを行った。

次に、図１１（ａ）に示すように、フォトリソグラフィー技術を用い、上部電極１４から磁化自由層１０までを１００ｎｍ×１５０ｎｍの所定の形状に加工する。このときの磁化自由層の長辺方向は図１０に示すように磁化固着層の磁化の固着方向と平行にする。この後、保護膜１６として膜厚３０ｎｍのＳｉＮを堆積し、続いてフォトリソグラフィー技術を用い、保護膜１６から下部電極２までを所定の形状に加工する。下部電極２の形状も、少しでも磁化固着層６の磁気異方性を高めるために、下部電極２の長辺を磁化固着層６の磁化の方向と平行にし、形状異方性を利用するとよい。磁化固着層６の異方性を強めることで磁化固着層６の磁化の擾乱を抑制することができ、反転電流を低減させることができる。

次に、図１１（ｂ）に示すように、層間絶縁膜としてＳｉＯ_２からなる絶縁膜（図示せず）を全面に堆積した後、ＣＭＰ(Chemical Mechanical Polishing)を用いて、平坦化を施し、上部電極１４の上面を露出させる。続いて、ビット線として、膜厚１０ｎｍのＴｉ層、膜厚４００ｎｍのＡｌ層、膜厚１０ｎｍのＴｉ層、膜厚１０ｎｍのＴｉＮ層を順次積層して、所定の形状に加工することによりビット線ＢＬを形成する（図１１（ｃ）参照）。その後、磁気抵抗素子を保護する保護膜や、ボンディング用の電極等を形成する。

本実施形態においては、第１トンネルバリア層８の面積規格化抵抗は１０Ω／μｍ^２、第２トンネルバリア層１２の面積規格化抵抗は１０Ω／μｍ^２である。

参考までに、トンネルバリア層の材料がＭｇＯとアルミナ（Ａｌ_２Ｏ_３）の場合のトンネルバリア層の厚さ（ｎｍ）と面積規格化抵抗Ｒａ（Ω／μｍ^２）の関係を図１２に示す。界面の磁性体の酸化等の影響で多少のバラツキが生じる。特にＡｌ_２Ｏ_３は上述のように、Ａｌを堆積させた後、酸化することでＡｌ_２Ｏ_３からなるバリアトンネル層を形成しているため、酸化工程の条件によっては大きく変化する。これに対して、ＭｇＯからなるトンネルバリア層は直接ＭｇＯを堆積することによって形成されるため、比較的安定している。

本実施形態に係る磁気抵抗素子の場合、書き込みに必要な電圧は、正および負の電圧でおおよそ０．４Ｖであった。読み出しをする際に、ある程度実用的な速度で読み出しを行おうとすると、回路的な容量時定数や感度の問題で、磁気抵抗素子にかける電圧を０．１Ｖ以上に設定する必要がある。一方、書き込みと読み出しは同じ電流経路であるため、読み出し時に磁気抵抗素子が誤書き込みされないためには、磁気抵抗素子のバラツキにもよるが、最低でも読み出しの３倍以上の電圧で書き込みできるように設計する必要がある。
これらの制限から、書き込み電圧は０．４Ｖ以上で設計する必要がある。

０．４Ｖの書き込み電圧で書き込みをする際、擾乱を大きくするために与える０．０８Ｖ以上の電圧（図６参照）を二つのトンネルバリア層に分配するには、第１トンネルバリア層８と第２トンネルバリア層のそれぞれの抵抗比は１：０．２５〜１：４の範囲に設定することが必要となる。これは、図１２に示す傾向から算出すると、トンネルバリア層８、１２が同じ材料でかつそれぞれのトンネル接合の面積が実質的に同じである場合（例えば、第１実施形態の磁気抵抗効果素子の場合）、二つのトンネルバリア層の膜厚の差を０．１４ｎｍ以内に設定することになる。０．１４ｎｍは、以下のように導かれる。ＭｇＯのＲａ（Ω／ｃｍ^２）と膜厚ｄとの関係は、図１２から、近似式として、
ｌｏｇ（Ｒａ）＝４．１８×ｄ−２．０９
すなわち、Ｒａ＝１０^{４．１８×ｄ−２．０９}
が得られる。ここで、二つのトンネル接合の面積が同じ場合、抵抗比はＲａの比となる。
第１トンネルバリア層８の膜厚をｄ１、第２トンネルバリア層１２の膜厚をｄ２とすると、
１０^{４．１８×ｄ１−２．０９}／１０^{４．１８×ｄ２−２．０９}＝１／４
となる。すなわち、
１０^{４．１８×（ｄ１−ｄ２）}＝１／４
となり、
ｄ１−ｄ２≒０．１４
が得られる。
本実施形態に係る磁気抵抗素子１Ａは、第１実施形態と同様に、磁化自由層の両側にトンネルバリア層を備える構成を有しているので、正負どちらの電流方向においても磁化自由層にトンネルバリア層を介して、高エネルギーの電子を注入することが可能となり、磁化反転の際の反転電流をより低減することができる。

また、本実施形態においては、前述したように、磁化自由層１０とプラグ４５とのそれぞれの中心を結ぶ線は、ビット線ＢＬまたは下部電極２の長軸方向に平行となっている（図１０参照）。しかし、図１３の平面図に示すように、磁化自由層１０とプラグ４５とのそれぞれの中心を結ぶ線は、ビット線ＢＬまたは磁化固着層６の長軸方向（磁化固着層６の磁化の方向）に対して傾けることにより、
磁化固着層６と下部電極２に流れる電流磁界が磁化自由層１０の磁化反転を助けることができる。例えば、図１３に示すような構成にすることにより、ビット線ＢＬに正の電圧を印加し、ビット線ＢＬから電流を、磁気抵抗素子１Ａを介してプラグ４５に流すと、図１３の矢印に示す方向に主に電流が流れる。この電流によって下部電極２上に生じる磁界の向きは、矢印の方向となる。元々スピン角運動量移動による反転を引き起こす力は、基本的に磁気抵抗素子内で無秩序な方向の力であるため、効率が悪いことが知られている。したがって、上記矢印の方向の磁界によって磁化自由層１０の磁化の方向と９０度直交する磁界の成分が生じ、この成分によって磁化自由層１０の磁化方向と９０度直交する磁界をアシストすることで、反転する際の方向が揃い、反転電流を下げることが可能となる。ここで重要なことは磁化自由層１０の磁化の方向と９０度直交する磁界をアシストすることである。図１３に示すように磁気抵抗素子の中心（図１３では、磁化自由層１０の中心）と下部のトランジスタにつなぐためのプラグ４５の中心とを結ぶ線を、磁化固着層の磁化の方向に対して傾ける角度は、本発明者達の実験によれば、０度〜４５度が好ましかった。上記のように作製した磁気抵抗素子は、反転電流が低減し、バラツキも少なく、メモリとして良好に動作させることができた。

（第３実施形態）
次に、本発明の第３実施形態による磁気メモリを、図１４乃至図１７（ｂ）を参照して説明する。本実施形態の磁気メモリは、第２実施形態の磁気メモリと基本的な構成が同じであるため、変更した部分のみ説明する。大きく変更した部分は二点である。第１の点は、磁気抵抗素子の第２トンネルバリア層１２の材料としてＭｇＯを用いたこと、第２の点は、磁気抵抗素子の微細化を行ったことである。

磁化自由層１０の堆積までは第２実施形態と同様に行う。磁化自由層として膜厚２ｎｍのＣｏＦｅ層を堆積させた後、第２トンネルバリア層１３として、膜厚０．６ｎｍのＭｇＯ層を堆積し、引き続き第２実施形態と同様にキャップ層を堆積し、その後、第１上部電極１４として膜厚１５ｎｍのＴａ層を積層した。一般的に金属の微細加工は難しく、その原因はＲＩＥ(Reactive Ion Etching)での加工時、反応生成物が磁気抵抗素子の側壁等に再付着し、形状にテーパーが生じサイズが大きくなることが原因である。そのため、微細加工するＴａの膜厚をできるだけ薄くすることが重要となる。また、磁化固着層６の磁化を固着させるための磁界中アニールは３６０℃で行った。

続いて、上部電極１４から磁化自由層１０までをフォトリソグラフィー技術を用いて４０ｎｍ×６０ｎｍのサイズに加工した。その後、図１４（ａ）に示すように保護膜１６として膜厚２０ｎｍのＳｉＮ層を堆積し、続いて層間絶縁膜（図示せず）として膜厚２０ｎｍＳｉＯ_２層を堆積した。本実施形態では、第１上部電極１４から第１トンネルバリア層８までの段差ｈは高々１５ｎｍ程度であり、平坦化して第１上部電極１４の上面を露出するためには、段差の２倍以上絶縁膜を堆積することが望ましい。堆積膜の膜厚が大きくなると、第１上部電極１４の上面を露出させるまでの研磨量が大きくなり、研磨不足、過剰等、製造上のバラツキにより歩留まりが低下する。このため、本実施形態では、ＳｉＮ、ＳｉＯ_２の合計膜厚を段差ｈの２倍強とした。

続けて、ＣＭＰにより平坦化を行うが、通常のＳｉＯ_２用のスラリーでは研磨速度が速く、今回のような精度が必要な研磨に不向きなため、本実施形態では、ＳｉＯ_２、Ｔａ、ＳｉＮの研磨レートがおおよそ同程度である、Ｔａ用のスラリーを用いて研磨を行った。
本実施形態での研磨レートはＳｉＯ_２でおおよそ、２０ｎｍ／分であるため、おおよそ１．５分研磨することで、上部電極１４の上面を露出することができた（図１４（ｂ）参照）。

しかる後、図１４（ｃ）に示すように、第２上部電極１５として膜厚８０ｎｍのＴａ層を堆積し、フォトリソグラフィー技術を用い所定の形状に加工する。その後、第２上部電極１５をマスクとして、下部電極２までエッチング除去し、自己整合的に下部電極２を所定の形状に加工し、本実施形態に係る磁気抵抗素子１Ｂを形成した（図１５（ａ）参照）。

続けて、図１５（ｂ）に示すように、層間絶縁膜１８を堆積し、ＣＭＰ工程で第２上部電極１５の上面を露出させる。その後、膜厚１０ｎｍのＴｉ層、膜厚４００ｎｍのＡｌ層、膜厚１０ｎｍのＴｉ層、膜厚１０ｎｍのＴｉＮ層を積層し、所定の形状に加工して、ビット配線ＢＬを形成する。

第２実施形態の第２の点のポイントは、磁化自由層１０を微細加工するために上部電極１４の厚さを薄く設定することと、ＣＭＰ工程での最初の第１上部電極１４の露出工程を、他の段差がない、言い換えれば、下部電極２の加工前に行うことが肝心となる。その他の工程は適時、変更して作製することができる。例えば、第２上部電極１５の上面の露出は、ＣＭＰによる平坦化ではなく、磁化自由層１０のサイズより大きく加工した第２上部電極１５へのビアを層間絶縁膜に形成することでもかまわない。

こうして作製した、磁気抵抗素子の特性を調べたところ、第３実施形態に係る磁気抵抗素子１Ｂの特性（実線で示す）は、図１６に示すように第２実施形態に係る磁気抵抗素子１Ａの特性（破線で示す）よりも電流をビット線からプラグ側に流した場合（正の電流を流した場合）の反転電流が低減していることが判った。この現象を詳しく調査したところ、この現象は、磁化自由層の上側の第２トンネルバリア層１３にＭｇＯを用いたことに起因することがわかった。

論文(W.H.Butler et al.,PHYSICAL REVIEW B, VOLUME 63,054416)に示されるように、ＣｏＦｅ系の磁性層とＭｇＯを積層にした場合、電子が供給される磁性体内のマジョリティーのスピンとトンネル先の磁性体のマジョリティーのスピンが同方向の場合の電子のトンネル透過率が高いことが論じられている（図１７（ａ）参照）。しかしながら、トンネル先の金属が非磁性の場合の効果については触れられていない。本実施形態に関連した実験によると図１７（ｂ）に示すように、電子を供給する磁性層のマジョリティーの電子スピンの透過率が、トンネル先が非磁性であっても高いことが新たにわかった。

上記現象は、磁性体が金属の非磁性体と接触する場合、磁性体は非磁性体とスピン電子を交換しあう。そうすると界面近傍の磁性体のスピン偏極率が低下し、磁性体から出て行くスピンの偏極率を下げている可能性がある。金属に比べ、抵抗が高く（すなわち、電子のやりとりの少ない）、結晶系を揃えたＭｇＯは、界面近傍の磁性体を劣化させず、高い偏極率の電子を磁性体から放出するのによい。

したがって、本実施形態の構造において、トンネルバリア層１３にＭｇＯを用いた場合、磁化固着層６と磁化自由層１０の磁化の向きがお互いに反平行（逆の向き）の場合に、電流を上部電極１４から下部電極２の方向、すなわち電子が磁化固着層６から磁化自由層１０に注入される場合、磁化固着層６から磁化自由層１０に対して、磁化自由層１０をより擾乱させるエネルギーを持った反対方向のスピンを持った電子が注入される。反転するまでは、主に注入される電子と反対のスピンを持った電子がマジョリティーであるから、磁化自由層１０から上部電極１４にはＭｇＯからなるトンネルバリア層１３を介して、磁化固着層６から主に注入される電子と逆のスピンを持った電子が選択的に通過する。結果として、磁化固着層６からのエネルギーを持った逆向きのスピンの注入と上部電極１４への磁化自由層１０のマジョリティースピンの透過によって、磁化自由層１０が反転することになる。なお、上記、効果を顕著にするためには、トンネルバリア層１３のＭｇＯは、＜１００＞方向へ優先配向させることで効果をより大きくできることがわかった。

以上説明したように、本実施形態によれば、磁化反転の際の反転電流をより低減することができる。さらに、第２実施形態の場合と同様に、図１３に示すような構成とすることにより、バラツキも少なく、メモリとして良好に動作させることができた。

（第４実施形態）
本発明の第４実施形態の磁気抵抗素子を、図１８を参照して説明する。第１乃至第３実施形態に係る磁気抵抗素子は、磁化固着層６および磁化自由層１０の磁化の方向は、膜面に平行であった。これに対して本実施形態の磁気抵抗素子は、磁化固着層６Ａおよび磁化自由層１０Ａとして、磁化の方向を膜面に対して垂直な方向へ磁化させたいわゆる垂直磁化材料を用いた構成となっている。したがって、本実施形態の磁気抵抗素子は、下部電極２と、磁化固着層６Ａと、第１トンネルバリア層８と、磁化自由層１０Ａと、第２トンネルバリア層１３と、上部電極１４を備えており、第１乃至第３実施形態に係る磁気抵抗素子とは反強磁性層を備えていない点で異なっている。

本実施形態の磁気抵抗素子は、以下のように形成される。まず、選択トランジスタ等を形成した基板上に、下部電極２として膜厚が１０ｎｍのＴａ層と、ＣｒＴｉ系合金からなる膜厚２０ｎｍのバッファー層（図示せず）と、磁化固着層６Ａとして膜厚５ｎｍのＦｅＰｔ層と、第１トンネルバリア層８として膜厚０．７ｎｍのＭｇＯ層と、磁化自由層１０Ａとして膜厚が１ｎｍのＦｅ層および膜厚が３ｎｍのＦｅＰｔ層の積層膜と、第２トンネルバリア層１３として膜厚が０．６ｎｍのＭｇＯ層を順次堆積し、その後、キャップ層兼上部電極１４として、膜厚が８０ｎｍのＴｉ層を積層した後、磁化固着層、磁化自由層を垂直方向へ磁化させるために、４００℃で規則化アニールを行い、第１乃至第３実施形態と同様に磁気抵抗素子を完成させた。なお、本実施形態においては、磁化の方向は膜面に垂直であるので、磁化固着層６Ａの磁化の向きを固着する磁性材料が存在しない。このため、磁化固着層６Ａの磁化の固着は行わず、保持力差をつけるため、磁化自由層１０Ａに対して磁化固着層６Ａの磁化容易軸方向の保持力Ｈｃおよび磁化困難軸方向の保持力Ｈｋを大きくしている。

本実施形態の磁気抵抗素子も、第１実施形態と同様に、磁化自由層の両側にトンネルバリア層を備える構成を有しているので、正負どちらの電流方向においても磁化自由層にトンネルバリア層を介して、高エネルギーの電子を注入することが可能となり、磁化反転の際の反転電流をより低減することができる。

（第５実施形態）
次に、本発明の第５実施形態による磁気抵抗素子を説明する。本実施形態の磁気抵抗素子は、第４実施形態の磁気抵抗素子とは、磁化固着層６Ａおよび磁化自由層１０Ａの垂直磁化材料が異なっている。本実施形態の磁気抵抗素子は以下の構成となっている。選択トランジスタ等を形成した基板上に、下部電極として膜厚が１０ｎｍのＴａ層と、ＴｂＣｏＦｅ系合金からなる膜厚が１０ｎｍの磁化固着層と、界面層として膜厚１ｎｍのＣｏ層と、第１トンネルバリア層として膜厚が０．７ｎｍのＭｇＯ層、磁化自由層として膜厚が１ｎｍのＣｏ層および膜厚が３ｎｍのＴｂＣｏＦｅ層との積層膜と、第２トンネルバリア層として膜厚０．６ｎｍのＭｇＯ層と、を堆積し、続いて、キャップ層兼上部電極として膜厚が８０ｎｍのＴｉ層を積層し、以降は第４実施形態例と同様に磁気抵抗素子を完成させた。

（第６実施形態）
次に、本発明の第６実施形態による磁気抵抗素子を説明する。本実施形態の磁気抵抗素子は、スピントルクを発生する第１トンネルバリア層の面積を大きくした構成となっている。磁化自由層（記憶層）にＣｏＦｅ（Ｂ）やＮｉＦｅ等の軟磁性材料を用いたスピン注入型の磁気抵抗素子の場合、スイッチング電流は、磁気抵抗素子の熱擾乱耐性を表す熱擾乱指数に比例する。したがって、磁気抵抗素子に必要な熱擾乱指数が決まると電流がおのずと決まる。

一方、トンネルバリア層の耐性を考えると、トンネルバリア層に流す電流密度は小さい程よく、同じ電流を流すなら、トンネルバリア層の面積を大きくした方が信頼性上、有利となる。しかし、通常の方法では、トンネルバリア層の面積は磁性体の面積と同じになり、同じ熱擾乱指数を保ったまま（すなわち、スイッチング電流を保ったまま）面積を大きくするためには、磁性体の膜厚を減らさなければならない。また、磁化固着層および磁化自由層の磁化の方向は、磁性体の形状によって誘起された形状異方性を利用しているため、形状に制限もある。本発明者達が用いたＣｏＦｅからなる磁性材料の場合、膜厚が１．５ｎｍよりも小さくなると良好な形状異方性が発生せず、良好なヒステリシス特性を示さなくなった。

本実施形態では、このような問題を解決できる構成となっている。以下、本実施形態の磁気抵抗素子の製造方法を図１９（ａ）乃至図２１を参照して説明する。

まず、図１９（ａ）に示すように、選択トランジスタ等を形成した基板（図示せず）上に、膜厚が１０ｎｍのＴａからなる下部電極２と、ＰｔＭｎからなる膜厚が２０ｎｍの反強磁性層４と、膜厚が２ｎｍのＣｏＦｅ層、膜厚が０．６ｎｍのＲｕ層、および膜厚が２ｎｍのＣｏＦｅ層の積層構造の磁化固着層６と、ＭｇＯからなる膜厚が０．８ｎｍの第１トンネルバリア層８と、ＣｏＦｅからなる膜厚が１．５ｎｍの第１磁化自由層１０_１と、ＮｉＦｅからなる膜厚が６ｎｍの第２磁化自由層１０_２と、ＣｏＦｅからなる膜厚が１ｎｍの界面層（図示せず）と、ＭｇＯからなる膜厚が０．６ｎｍの第２トンネルバリア層１３と、を順次形成し、続いて、Ｔａからなる膜厚が６０ｎｍの上部電極１４を形成する。
この後、磁化固着層６の磁化の向きを固着し、磁化固着層６と、第１トンネルバリア層との界面のＣｏＦｅ層の結晶性を向上させるため、磁界中において３６０℃でアニールを行った。

その後、フォトリソグラフィー技術を用いて、まず上部電極１４から第２磁化自由層１０_２までを３０ｎｍ×１００ｎｍの所定の形状に加工する（図１９（ｂ）参照）。続いて、図１９（ｃ）に示すように、保護膜２０として膜厚が３０ｎｍのＳｉＮ膜を堆積し、その後、フォトリソグラフィー技術を用いて、保護膜２０から第１磁化自由層１０_１までを所定の形状に加工する。

次に、図２０（ａ）に示すように、保護膜２２として膜厚が３０ｎｍのＳｉＮ膜を堆積し、フォトリソグラフィー技術を用いて保護膜２２から下部電極２までを所定の形状に加工する。

次に、図２０（ｂ）に示すように、ＳｉＯ_２からなる層間絶縁膜２４を形成したのち、ＣＭＰを用いて、平坦化を施し、上部電極１４の上面を露出させる。この後、図２０（ｃ）に示すように、ビット線ＢＬとして膜厚が１０ｎｍのＴｉ層、膜厚が４００ｎｍのＡｌ層、膜厚が１０ｎｍのＴｉ層、膜厚が１０ｎｍのＴｉＮ層を積層し、所定の形状に加工して、磁気抵抗素子を完成する。

本実施形態での、第１磁化自由層１０１と第２磁化自由層１０２の平面図を図２１に示す。第１磁化自由層１０_１はある程度の形状異方性が誘起されるようにアスペクトをとっておくとよい。また、第２磁化自由層１０_２は十分な形状異方性を付与させるために、アスペクトは３以上が望ましい。さらに、第１磁化自由層１０_１と第２磁化自由層１０_２は磁化モーメントがおおよそ同じになるように設計するとよい。本実施形態の場合、第１磁化自由層１０_１の磁化モーメントが１０００ｅｍｕ／ｃｃ、第２磁化自由層１０_２の磁化モーメント（界面層の磁化モーメントも含む）が８００ｅｍｕ／ｃｃであるので、比は１７：１５程度である。この場合、第１磁化自由層１０_１が中間値等をとることなく、安定してスピン反転させることができた。また、第１磁化自由層１０_１と第２磁化自由層１０_２の膜面の面積比は４．８倍であるので、第１トンネルバリア層８に必要な電流密度を、例えば第１磁化自由層１０_１と第２磁化自由層１０_２の膜面面積が同一である場合に比べて、１／４．８にすることができ、信頼性が向上した。

また、本実施形態の場合、ＭｇＯからなる第１トンネルバリア層８の膜厚は０．８ｎｍ、Ｒａは約１７．９Ω／μｍ^２、面積は約０．０１２７μｍ^２、ＭｇＯからなる第２トンネルバリア層１３の膜厚は０．６ｎｍ、Ｒａは約２．６Ω／μｍ^２、面積は約０．００２３６μｍ^２であるから、第１および第２トンネルバリア層８、１３の抵抗値はそれぞれ１４０９Ω、１１０１Ωとなる。したがって、第１および第２トンネルバリア層８、１３の抵抗値の比は１：０．７９となる。すなわち、１：０．２５〜４の範囲に入っている。

（第７実施形態）
次に、本発明の第７実施形態による磁気抵抗素子を図２２（ａ）乃至図２３（ｃ）を参照して説明する。

本実施形態の磁気抵抗素子は、磁化自由層の熱擾乱耐性を軟磁気特性膜によって得た構成となっている。第４および第５実施形態では、材料の特性を活かして大きな垂直磁気異方性を利用して、微細化素子にして熱擾乱耐性を持たせることに対して、軟磁性体を用いた場合は、形状でほとんどの磁気特性を制御することができ、膜質のバラツキ等に左右されない、均一性の高い素子を作製することが可能である。ただし、大きな軟磁気特性膜で大きな磁気異方性を得るためには、出来るだけ大きな体積を有し、かつ形状異方性を利用するためにアスペクト比（膜面に平行な面における縦の長さ（紙面に垂直な方向の長さ）と横の長さ（紙面の左右方向の長さ）の比）の大きな形状にすることが望ましく、棒状が望ましい。本実施形態は以下の作製方法で磁化自由層を棒状に加工し、磁気抵抗素子を作製した。

まず、図２２（ａ）に示すように、選択トランジスタ等を形成した基板上に、膜厚が１０ｎｍのＴａからなる下部電極２と、膜厚が２０ｎｍのＰｔＭｎからなる反強磁性層４と、膜厚が２ｎｍのＣｏＦｅ層、膜厚が０．６ｎｍのＲｕ層、および膜厚が２ｎｍのＣｏＦｅ層の積層構造を有する磁化固着層６と、膜厚が０．７ｎｍのＭｇＯからなる第１トンネルバリア層８と、膜厚が１．５ｎｍのＣｏＦｅからなる第１磁化自由層１０を順次堆積する。続いて図２２（ｂ）に示すように、膜厚が３０ｎｍのＳｉＮからなる保護膜２６を堆積し、フォトリソグラフィー技術を用いて保護膜２６を平面形状として３０ｎｍ×１００ｎｍの溝状に加工する。このとき、レジスト剥離工程で、露出した下地のＣｏＦｅからなる第１磁化自由層１０を酸化させないようにする。

図２２（ｃ）に示すように、溝にＮｉＦｅをスパッタリング等で埋め込み、図２２（ｃ）に示すようにＣＭＰを用いて、ＮｉＦｅを棒状に加工する。このとき、棒状に加工されたＮｉＦｅ膜２８の膜厚は２０ｎｍとなるようにＣＭＰを用いて調整した。この棒状に加工されたＮｉＦｅ膜２８は第２磁化自由層となり、第１磁化自由層１０よりも幅（磁化困難軸方向（紙面の左右方向）の長さ）が狭い。

次に、図２３（ａ）に示すように、膜厚１．５ｎｍのＣｏＦｅからなる界面層３０、膜厚０．６ｎｍのＭｇＯからなる第２トンネルバリア層１３、膜厚が８０ｎｍのＴａからなる上部電極１４を順次堆積する。しかる後に、図２３（ｂ）に示すように、上部電極１４から、下部電極２までを所定の形状に加工した。

次に、図２３（ｃ）に示すように、ＳｉＯ_２からなる層間絶縁膜３２を形成した後、ＣＭＰを用いて層間絶縁膜３２を平坦化し、上部電極１４の上面を露出させる。続いて、膜厚１０ｎｍのＴｉ層、膜厚４００ｎｍのＡｌ層、膜厚１０ｎｍのＴｉ層、膜厚１０ｎｍのＴｉＮ層を順次積層し、所定の形状に加工することによりビット線ＢＬを形成し、磁気抵抗素子を完成する。

なお、第４乃至第７実施形態の磁気抵抗素子は、第２乃至第３実施形態の磁気メモリの磁気抵抗素子として用いることができることは云うまでもない。

１磁気抵抗素子
１Ａ磁気抵抗素子
１Ｂ磁気抵抗素子
２下部電極
４反強磁性層
６磁化固着層
８第１トンネルバリア層
１０磁化自由層（記憶層）
１２第２トンネルバリア層
１３第２トンネルバリア層
１４上部電極

Claims

基板上に下部電極膜を形成する工程と、
前記下部電極膜上に積層膜を形成する工程であって、前記積層膜は、磁化の向きが固着された磁化固着層となる第１磁性層と、磁化の向きが可変の磁化自由層となる第２磁性層と、前記第２磁性層の前記第１磁性層側の第１面に設けられた第１トンネルバリア層と、前記第２磁性層の前記第１面と反対側の第２面に設けられた第２トンネルバリア層とを備えた積層構造を有する、工程と、
前記積層膜上に第１上部電極膜を形成する工程と、
前記第１上部電極膜をパターニングし、第１上部電極を形成する工程と、
前記第１上部電極をマスクとして前記積層膜の前記第２磁性層までをパターニングする工程と、
前記第１上部電極を覆うように絶縁膜を形成する工程と、
前記第１上部電極の上面を露出させる工程と、
前記第１上部電極を覆うように第２上部電極膜を形成する工程と、
前記第２上部電極膜をパターニングし、第２上部電極を形成する工程と、
前記第２上部電極をマスクとして前記下部電極膜までを自己整合的に加工する工程と、
を備えていることを特徴とする磁気抵抗素子の製造方法。