以下、本発明の磁気抵抗記憶素子及び磁気ランダムアクセスメモリの実施の形態に関して、添付図面を参照して説明する。
(第1の実施の形態)
本発明の第1の実施の形態に係る磁気抵抗記憶素子及び磁気ランダムアクセスメモリについて説明する。まず、本発明の第1の実施の形態に係る磁気抵抗記憶素子の構成について説明する。図3は、本発明の第1の実施の形態に係る磁気抵抗記憶素子の主要部の構成を示す断面図である。本実施の形態に係る磁気ランダムアクセスメモリ(磁気抵抗記憶装置)は、複数の磁気抵抗記憶素子を具備している。各磁気抵抗記憶素子は、図3に示されるように、読出し構造体21と、書込み構造体22とを備えている。読出し構造体21と書込み構造体22とは、互いに、磁性体の成膜面に対し垂直な方向(図中、Z方向)に位置している。
読出し構造体21は、第1のフリー層1と、トンネル絶縁層2と、磁化固定層3とを有している。第1のフリー層1は、データにより磁化状態が変化する磁性層である。トンネル絶縁層2は、絶縁層である。磁化固定層3は、磁化方向を一方向に固定された磁性層である。読出し構造体21の第1のフリー層1及び磁化固定層3には、それぞれ第1の電極5及び第2の電極6が電気的に接続されている。
書込み構造体22は、第2のフリー層4を有している。第2のフリー層4は、内部の磁化状態がデータにより変化する磁性層である。第2のフリー層4の成膜面に対して上面及び下面には、それぞれ第3の電極7及び第4の電極8が電気的に接続されている。第2のフリー層4は、上面及び下面に、それぞれ第1の磁化固定領域9及び第2の磁化固定領域10を有している。第1の磁化固定領域9及び第2の磁化固定領域10の磁化方向は、磁化容易軸にほぼ沿い、互いにほぼ逆向きになるよう固定されている。
書込み構造体22は、第1の磁化固定領域9及び第2の磁化固定領域10との間に、磁壁移動領域11を有している。第1の磁化固定領域9及び第2の磁化固定領域10のいずれかと磁壁移動領域11との間に磁壁が存在する。磁壁は、後述される書込み動作により、磁壁移動領域11の内部を、第1の磁化固定領域9側、又は、第2の磁化固定領域10側へ移動する。
また、第1の磁化固定領域9、第2の磁化固定領域10、及び磁壁移動領域11は、全て同じ材料で形成されていても良い。あるいは、第1の磁化固定領域9、第2の磁化固定領域10、及び磁壁移動領域11のうちの少なくとも一つが異なる材料で形成されていても良い。
また、第2のフリー層4は、磁性体の成膜面に対し垂直な方向(図中、Z方向)の長さが、磁性体の成膜面の方向(図中、X方向、又はY方向)の長さと比較して長いことが好ましい。これにより、第2のフリー層4の上面及び下面に、互いに磁化方向が異なる第1の磁化固定領域9及び第2の磁化固定領域10を形成しやすくなるからである。
第1のフリー層1と第2のフリー層4とは静磁結合しており(図中、矢印C1で表示)、第2のフリー層4の磁化方向が変化すると第1のフリー層1の磁化方向も相当する方向に変化する。
第1のフリー層1及び第2のフリー層4に用いる磁性体は、成膜面内に容易軸を有する磁性体や、成膜面と垂直に容易軸を有する磁性体、およびその組み合わせが可能である。それぞれの磁性体も、複数の磁性体の積層膜や、複数の磁性体と上下の磁性体を強磁性結合、もしくは反強磁性結合する非磁性体層との積層膜でもよい。また、成膜面内に容易軸を有する磁性体と成膜面と垂直に容易軸を有する磁性体を積層して異方性強度を制御することも可能である。読出し構造体21の中心と書込み構造体22の中心とは膜面方向に対して一致していても、ずれていてもよい。読出し構造体21と書込み構造体22とは、図3と逆の順序で積層されていても良い。読出し構造体21の積層順序は図3の逆でもよい。
また、図3において、読出し構造体21と書込み構造体22とは、互いに、磁性体の成膜面に対し垂直な方向(図中、Z方向)に位置している。ただし、第1のフリー層1と第2のフリー層4とが静磁結合可能であれば、読出し構造体21と書込み構造体22とは、そのZ方向の位置からXY面内方向に互いに多少ずれた位置であっても良い。
次に、本発明の第1の実施の形態に係る磁気抵抗記憶素子の書込み動作について説明する。データの書込みは、書込み構造体22の第3の電極7と第4の電極8との間に電圧を印加し、第2のフリー層4に電流を流すことで行う。
第3の電極7から電流を入れた場合、第2の磁化固定領域10の磁化固定方向にスピン方向が偏った電子が、第2の磁化固定領域10から第2のフリー層4の磁壁移動領域11に注入される。それにより、第2のフリー層4に常駐し膜面方向に広がる磁壁が、膜面に垂直に、第1の磁化固定領域9の方向(図中、+Z方向)に移動する。その結果、第2のフリー層4の磁壁移動領域11の磁化方向は第2の磁化固定領域10の磁化方向に向く。すなわち、第2のフリー層4の磁化方向は全体として第2の磁化固定領域10の磁化方向に近い側の容易軸方向に変化する。
一方、第4の電極8から電流を入れた場合、第1の磁化固定領域9の磁化固定方向にスピン方向が偏った電子が、第1の磁化固定領域9から第2のフリー層4の磁壁移動領域11に注入される。それにより、第2のフリー層4に常駐し膜面方向に広がる磁壁が、膜面に垂直に、第2の磁化固定領域10の方向(図中、−Z方向)に移動する。その結果、第2のフリー層4の磁壁移動領域11の磁化方向は第1の磁化固定領域9の磁化方向に向く。すなわち、第2のフリー層4の磁化方向は全体として第1の磁化固定領域9の磁化方向に近い側の容易軸方向に変化する。
このように、書込み電流の向きにより、第2のフリー層4の磁化方向を設定することができる。これにより磁気抵抗記憶素子にデータを書き込むことができる。このとき、第2のフリー層4と静磁結合している第1のフリー層1も、第2のフリー層4の磁化方向の変化により、磁化方向が設定される。
なお、第3の電極7から電流を入れた場合であって、最初から第1の磁化固定領域9の近傍に磁壁がある場合、磁壁移動はほとんど起こらない。同様に、第4の電極8から電流を入れた場合であって、最初から第2の磁化固定領域10の近傍に磁壁がある場合、磁壁移動はほとんど起こらない。すなわち、同一データの上書きが可能である。
次に、本発明の第1の実施の形態に係る磁気抵抗記憶素子の読出し動作について説明する。データの読出しは、読出し構造体21の抵抗に相関を持つ特性値を評価することで行う。読出し構造体21は、第1のフリー層1の磁化方向と磁化固定層3の磁化方向との関係により抵抗値が変化する。そのため、データにより異なる抵抗値を示す。従って、例えば、第1の電極5と第2の電極6との間に定電流を流し、このとき印加する電圧と事前に用意した参照電圧との大小を比較することにより、データを判別する(読み出す)ことができる。
次に、本発明の第1の実施の形態に係るMRAMの構成の一例について説明する。図4は、本発明の第1の実施の形態に係るMRAMの構成の一例を示す概略回路図である。このMRAM40は、メモリセルアレイ41と周辺回路とを具備する。周辺回路は、ビット線制御回路57、ワード線制御回路60、セレクト回路62、リード線制御回路64、差動センスアンプ65、及び参照電位印加回路66を備えている。メモリセルアレイ41は、行列状に配置された複数のメモリセルC(C11、…)と、X方向に延在する複数の第1のワード線58、複数の第2ワード線59、及び複数のリード線63と、Y方向に延在する複数の第1のビット線55、複数の第2のビット線56、及び複数のデータ線61とを備えている。
メモリセルC(C11、…)は書込み構造体50(図3の書込み構造体22に相当)と読出し構造体51(図3の読出し構造体21に相当)とを有する磁気抵抗記憶素子と、第1のトランジスタ52と、第2のトランジスタ53と、第3のトランジスタ54とを備えている。書込み構造体50の一方の電極は第1のトランジスタ52を介して第1のビット線55に、他方の電極は第2のトランジスタ53を介して第2のビット線56にそれぞれ接続されている。第1のビット線55及び第2のビット線56は、ビット線制御回路57に接続されている。第1のトランジスタ52のゲートは第1のワード線58に、第2のトランジスタ53のゲートは第2のワード線59にそれぞれ接続されている。第1のワード線58及び第2のワード線59は、それぞれワード線制御回路60に接続されている。読出し構造体51の一方の電極は接地され、他方の電極は第3のトランジスタ54を介してデータ線61に接続されている。データ線61はセレクト回路62に接続されている。第3のトランジスタ54のゲートはリード線63に接続されている。リード線63はリード線制御回路64に接続されている。セレクト回路62の出力は差動センスアンプ65の一方の入力に接続されている。差動センスアンプ65のもう一方の入力には参照電位印加回路66の出力が接続されている。
書込み動作は、まず、ビット線制御回路57による第1のビット線55及び第2のビット線56の選択、及び、ワード線制御回路60による第1のワード線58及び第2のワード線59の選択、により書き込むメモリセルC(書込み構造体50)を選択する。次に、選択されたメモリセルCの書込み構造体50に対して、ビット線制御回路57により、データの向きに対応した書込み電流を流すことで、データを書き込む。ただし、電流経路は、第1のビット線55−第1のトランジスタ52−書込み構造体50−第2のトランジスタ53−第2のビット線56である。
読出し動作は、まず、リード線制御回路64によるリード線63の選択、及び、セレクト回路62によるデータ線61の選択、により読み出すメモリセルC(読出し構造体51)を選択する。次に、選択されたメモリセルCの読出し構造体51に対して、セレクト回路62により、読出し電流を流す。そして、データ線61に発生した電圧と、参照電位印加回路66の参照電位とを差動センスアンプ65で比較することで、データを読み出す。ただし、電流経路は、データ線61−第3のトランジスタ54−読出し構造体51−接地である。
なお、本MRAMは磁気抵抗記憶装置としての一例である。MARM(磁気抵抗記憶装置)は、上記の書込み動作及び読出し動作が可能な回路構成を有していれば、この例に限定されるものではない。
参照電位印加回路66が出力する参照電位はメモリアレイ41内にメモリセルCと同形状のリファレンスセルを一組用意し、これにそれぞれ[0]と[1]を書込み、メモリセルCを読み出すのと同様の手段で得られる電位(例示:[0]の電位と[1]の電位との平均値)を用いてもよい。
本MRAMの構成例では書込み系の回路と読出し系の回路とが分かれているため、それぞれをべつの基板に形成し、両者をはりあわせてもよい。一方の基板に接地された読出し構造体21を形成し、もう一方の基板に周辺回路と書込み構造体22と第3のトランジスタ54を用意して貼り合わせるなど、どの部分をそれぞれの基板に割り当てるかは任意である。
本実施の形態に依れば、磁壁移動による書込み方法を用いているため低電流での書込みが可能となり、さらにトンネル絶縁層には書込み電流を流さない構造であるため書込みによるトンネル絶縁膜の劣化が起こらず、高信頼性のMRAM(磁気抵抗記憶装置)が得られる。
(第2の実施の形態)
本発明の第2の実施の形態に係る磁気抵抗記憶素子及び磁気ランダムアクセスメモリについて説明する。まず、本発明の第2の実施の形態に係る磁気抵抗記憶素子の構成について説明する。図5は、本発明の第2の実施の形態に係る磁気抵抗記憶素子の主要部の構成を示す断面図である。本実施の形態に係る磁気抵抗記憶装置(磁気ランダムアクセスメモリ)は、複数の磁気抵抗記憶素子を具備している。各磁気抵抗記憶素子は、図4に示されるように、読出し構造体21と、書込み構造体22とを備えている。読出し構造体21と書込み構造体22とは、互いに、磁性体の成膜面に対し垂直な方向(図中、Z方向)に位置している。
第2の実施の形態では、読出し構造体21の磁化固定層3と、書込み構造体22の第1の磁化固定領域9とが、電極を共通に用いている点が、第1の実施の形態と異なる。それにより、1個の磁気抵抗記憶素子(1個のメモリセル)当りの電極数を削減することができる。それにより、メモリセルの設計の自由度の向上や面積の削減を図ることができる。
本磁気抵抗記憶素子の材料の種類や積層構造、書込み方法や読出し方法については、磁化固定層3と第1の磁化固定領域9とが電極を共通に用いている他は、第1の実施の形態と同様であるので、その説明を省略する。
次に、本発明の第2の実施の形態に係るMRAMの構成の一例について説明する。図6は、本発明の第2の実施の形態に係るMRAMの構成の一例を示す概略回路図である。このMRAM40は、メモリセルアレイ41と周辺回路とを具備する。周辺回路は、ビット線制御回路57、ワード線制御回路60、セレクト回路62、リード線制御回路64、差動センスアンプ65、及び参照電位印加回路66を備えている。メモリセルアレイ41は、行列状に配置された複数のメモリセルC(C11、…)と、X方向に延在する複数の第1のワード線58、複数の第2ワード線59、及び複数のリード線63と、Y方向に延在する複数の第1のビット線55、及び複数の第2のビット線56とを備えている。
第2の実施の形態では、第1の実施の形態における複数のデータ線61が省略されて、複数の第1のビット線55がその機能も有している点で、第1の実施の形態と異なる。それにより、メモリセル一列当りの配線層を削減することができる。それにより、メモリセルアレイの設計の自由度の向上や面積の削減を図ることができる。以下具体的に説明する。
メモリセルC(C11、…)は書込み構造体50(図5の書込み構造体22に相当)と読出し構造体51(図5の読出し構造体21に相当)とを有する磁気抵抗記憶素子と、第1のトランジスタ52と、第2のトランジスタ53と、第3のトランジスタ54とを備えている。書込み構造体50の一方の電極は、第1のトランジスタ52を介して第1のビット線55に、及び、読出し構造体51の一方の電極にそれぞれ接続されている。他方の電極は第2のトランジスタ53を介して第2のビット線56に接続されている。第1のビット線55は、一方をビット線制御回路57に、他方をセレクト回路62にそれぞれ接続されている。第2のビット線56は、ビット線制御回路57に接続されている。第1のトランジスタ52のゲートは第1のワード線58に、第2のトランジスタ53のゲートは第2のワード線59にそれぞれ接続されている。第1のワード線58及び第2のワード線59は、それぞれワード線制御回路60に接続されている。読出し構造体51の一方の電極は第1のトランジスタ52を介して第1ビット線55に接続され、他方の電極は第3のトランジスタ54を介して接地されている。第3のトランジスタ54のゲートはリード線63に接続されている。リード線63はリード線制御回路64に接続されている。セレクト回路62の出力は差動センスアンプ65の一方の入力に接続されている。差動センスアンプ65のもう一方の入力には参照電位印加回路66の出力が接続されている。
書込み動作は、まず、ビット線制御回路57による第1のビット線55及び第2のビット線56の選択、及び、ワード線制御回路60による第1のワード線58及び第2のワード線59の選択、により書き込むメモリセルC(書込み構造体50)を選択する。このとき、リード線制御回路64は、全てのリード線63を非選択にして、第3のトランジスタ54をオフにする。これにより、書込み電流が読出し構造体51から接地へ流れ込まないようにする。次に、選択されたメモリセルCの書込み構造体50に対して、ビット線制御回路57により、データの向きに対応した書込み電流を流すことで、データを書き込む。ただし、電流経路は、第1のビット線55−第1のトランジスタ52−書込み構造体50−第2のトランジスタ53−第2のビット線56である。
読出し動作は、まず、リード線制御回路64によるリード線63の選択、ワード線制御回路60による第1のワード線58の選択、及び、ビット線制御回路57とセレクト回路62による第1のビット線55の選択により読み出すメモリセルC(読出し構造体51)を選択する。次に、選択されたメモリセルCの読出し構造体51に対して、ビット線制御回路57により、読出し電流を流す。そして、第1のビット線55に発生した電圧と、参照電位印加回路66の参照電位とを差動センスアンプ65で比較することで、データを読み出す。ただし、電流経路は、第1のビット線55−第1のトランジスタ52−読出し構造体51−第3のトランジスタ54−接地である。
その他に関しては、第1の実施の形態と同様である。
なお、本MRAMは磁気抵抗記憶装置としての一例である。MARM(磁気抵抗記憶装置)は、上記の書込み動作及び読出し動作が可能な回路構成を有していれば、この例に限定されるものではない。
この場合にも、第1の実施の形態と同様の効果を得ることができる。更に、本実施の形態に依れば、第1の実施の形態と比較して、電極数が少なくすむという特徴がある。
以下、上記各実施の形態に関して、実施例を用いて具体的に説明する。
(第1実施例)
図7は、本発明の第1実施例に係る磁気抵抗記憶素子の構成を示す断面図である。図8は、本発明の第1実施例に係る磁気抵抗記憶素子の構成を示す平面図である。
この磁気抵抗記憶素子は、書込み構造体22と読出し構造体21とが垂直方向に縦に配置されている。磁気抵抗記憶素子は、トランジスタ、配線等が形成された半導体基板(図示されず)上に設けられている。書込み構造体22の下側には、層間絶縁膜であるSiO2膜70に埋設され、バリア膜であるTa膜71を有するCu配線(Cu下部電極)72が設けられている。Cu配線72上には、書込み構造体22として、下地層である膜厚5nmのTa膜73、反強磁性体である膜厚20nmのPtMn膜74、ピン層下層磁性体である膜厚4nmのCoFe膜75、ピン層同士を反強磁性結合させる導電体層である膜厚0.8nmのRu膜76、ピン層上層磁性体である膜厚4nmのCoFe膜77、フリー層4である膜厚50nmのCo膜78、反強磁性体である膜厚20nmのPtMn膜79、キャップ層である膜厚50nmのTa膜80がこの順に積層されている。書込み構造体22は、層間絶縁膜であるSiO2膜81に埋設されている。書込み構造体22の上側には、層間絶縁膜であるSiN膜82及びSiO2膜83に埋設され、バリア膜であるTa膜84を有するCu配線(Cu上部電極)85が設けられている。
ただし、反強磁性体であるPtMn膜74は、少なくともピン層下層磁性体のCoFe膜75の磁化方向を固定する。ピン層下層磁性体のCoFe膜75とピン層上層磁性体のCoFe膜77とは、Ru膜76を介して反強磁性結合されたピン層を構成している。そのピン層は、フリー層4としてのCo膜78の下側の領域を第2の磁化固定領域10とし、その磁化方向を固定する。反強磁性体のPtMn膜79は、フリー層4としてのCo膜78の上側の領域を第1の磁化固定領域9とし、その磁化方向を固定する。
また、CoFe膜77とCo膜78とを併せてフリー層4と見ることもできる。更に、CoFe膜75、77とRu膜76とで構成されるピン層と、Co膜78とを併せてフリー層4と見ることもできる。
Cu配線85上には、層間絶縁膜である膜厚400nmのSiO2膜86及び膜厚20nmのSiN膜87が設けられている。読出し構造体21の下側には、SiN膜87上の層間絶縁膜であるSiO2膜88に埋設され、バリア膜であるTa膜89を有するCu配線(Cu下部電極)90が設けられている。Cu配線90上には、読み出し構造体21として、下地層である膜厚5nmのTa膜91、反強磁性体である膜厚20nmのPtMn膜92、ピン層下層磁性体である膜厚4nmのCoFe膜93、ピン層同士を反強磁性結合させる導電体層である膜厚0.8nmのRu膜94、ピン層上層磁性体である膜厚4nmのCoFe膜95、トンネル絶縁層2である膜厚1nmのMgO膜96、第1のフリー層1である膜厚3nmのNiFe膜97、キャップ層である膜厚50nmのTa膜98がこの順に積層されている。読出し構造体21は、層間絶縁膜であるSiO2膜99に埋設されている。読出し構造体21の上側には、層間絶縁膜であるSiN膜100及びSiO2膜101に埋設され、バリア膜であるTa膜102を有するCu配線(Cu上部電極)103が設けられている。
ただし、反強磁性体であるPtMn膜92は、少なくともピン層下層磁性体のCoFe膜93の磁化方向を固定する。ピン層下層磁性体のCoFe膜93とピン層上層磁性体のCoFe膜95とは、Ru膜94を介して反強磁性結合された磁化固定層3を構成している。
次に、図7を参照して第1実施例に係る磁気抵抗記憶素子の製造方法について説明する。
トランジスタ、配線等が形成された半導体基板(図示されず)上に設けられた層間絶縁膜であるSiO2膜70の一部に、Cu配線(Cu下部電極)72を形成する。そして、その上部を化学的機械研磨技術(Chemical Mechanical Polising:以下CMP)により平坦化する。その後、全面にTa膜73を5nm、PtMn膜74を20nm、CoFe膜75を4nm、Ru膜76を0.8nm、CoFe膜77を4nm、Co膜78を50nm、PtMn膜79を20nm、Ta膜80を50nm、それぞれスパッタリング法により成膜する。続いて、フォトリソグラフィ技術と反応性イオンエッチング技術(Reactive Ion Etching:以下RIE)によりTa膜80を加工する。アッシング処理によりレジストを除去した後、Ta膜80をマスクとして、ミリング法によりPtMn膜79からTa膜73までを書込み構造体22の形状に加工する。その後、全面にSiO2膜81を200nm、CVD法により形成した後、CMPにより平坦化を行うとともに、Ta80膜を露出させる。
その後、表面にSiN膜82を20nm、SiO2膜83を400nm形成する。続いて、フォトリソグラフィ技術とRIEによりSiO2膜83に溝を形成し、アッシング処理によりレジストを除去する。次に、RIEにより溝部のSiN膜82を除去する。続いて、全面にTa膜84を成膜した後、Cu膜85をメッキにより成長させる。その後、全面をCMPすることで溝部のみに書込み構造体22の上部電極となるCu配線85を形成する。
その後、表面にSiO2膜86を400nm、SiN膜87を20nm、SiO2膜88を400nm形成する。続いて、フォトリソグラフィ技術とRIEによりSiO2膜88に溝を形成し、前述と同様のプロセスにより読出し構造体21の下部電極であるCu配線90を形成する。
次に、全面にTa膜91を5nm、PtMn膜92を20nm、CoFe膜93を4nm、Ru膜94を0.8nm、CoFe膜95を4nm、MgO膜96を1nm、NiFe膜97を3nm、Ta膜98を50nm、それぞれスパッタリング法により成膜する。続いて、フォトリソグラフィ技術とRIEによりTa膜98を加工する。アッシング処理によりレジストを除去した後、Ta膜98をマスクとして、ミリング法によりNiFe膜97からTa膜91までを読出し構造体21の形状に加工する。その後、全面にSiO2膜99を200nm、CVD法により形成した後、CMPにより平坦化を行うとともにTa膜98を露出させる。そして、前述と同様のプロセスにより読出し構造体21の上部電極となるCu配線103を形成する。
この後、275℃、2時間、1T(テスラ)程度の膜面内方向の磁場中でアニールし、磁化固定用の反強磁性体層(74、92)と磁化方向が固定されるピン層(75/76/77、93/94/95)とを交換結合させることで、それらのピン層(75/76/77、93/94/95)の磁化方向を設定する。
書込み構造体22の第2のフリー層の容易軸方向と、読出し構造体21の第1のフリー層の容易軸方向と、それらのピン層(75/76/77、93/94/95)の磁化方向は一致させることが、データによる読出し構造体21の抵抗差がもっとも大きくなるため望ましい。それらピン層(75/76/77、93/94/95)の磁化方向を図7のように設定したとする。PtMn膜74、92に接したピン層であるCoFe膜75、93の磁化方向は図の左向きに固定される。そのとき、CoFe膜77の磁化方向は、Ru膜76をCoFe膜75とCoFe膜77とを反強磁性結合させる膜厚とすることで、図の右向きに固定される。また、Co膜78の上面部はPtMn膜79と接しているため、磁化方向が図の左向きに固定される。本実施例では、CoFe膜77とCo膜78とが書込み構造体22の第2のフリー層を形成していると見ることができる。このように第2のフリー層の上面の磁化方向が図の左向きに、下面の磁化方向が図の右向きに固定されるため、第2のフリー層内には常に磁壁が形成される。
次に、本磁気抵抗記憶素子をメモリセルに用いた図4のMRAMのデータの書込み動作について説明する。まず、ワード線制御回路60によりデータを書き込むメモリセルの第1のワード線58と第2のワード線59を介して第1のトランジスタ52と第2のトランジスタ53とをオン状態にする。さらにビット線制御回路57によりデータを書き込むメモリセルの第1のビット線と第2のビット線との間に電圧を印加し、書込み構造体50(22と同じ)の第2のフリー層内の磁壁を移動させるのに十分な所望の書込み電流、たとえば1mAを流す。書込み電流をCu配線85からCu配線72に向けて流した場合、CoFe膜77の右向きに磁化が固定された領域から電子が流れ込み、第2のフリー層内の磁壁を上へ移動させる。これによりCo膜78の磁化方向は右向きに変化する。また、書込み電流をCu配線72からCu配線85に向けて流した場合、Co膜78の上面の左向きに磁化が固定された領域から電子が流れ込み、第2のフリー層内の磁壁を下へ移動させる。これによりCo膜78の磁化方向は左向きに変化する。書込み構造体50の第2のフリー層と読出し構造体51(21と同じ)の第1のフリー層とは静磁結合している。そのため、書込み構造体22の第2のフリー層の磁化方向が設定されると、読出し構造体51の第1のフリー層の磁化方向も設定される。すなわち書込み電流の方向により第1のフリー層及び第2のフリー層の磁化方向を設定できる。
次に、本磁気抵抗記憶素子をメモリセルに用いた図4のMRAMのデータの読出しについて説明する。まず、リード線制御回路64によりリード線63を介して読出しを行うメモリセルの第3のトランジスタ54をオン状態にする。さらにセレクト回路62より読出しを行うメモリセルのデータ線61に読出し電流、たとえば20μAを印加する。読出し構造体21は、書き込まれたデータにより10kΩ又は20kΩの抵抗値となっている。その結果、磁化固定層(3)に接続された選択された第3のトランジスタ54のオン抵抗が1kΩとすると、データ線61の電位は0.21Vと0.41Vを示す。データ線61の電位を差動センスアンプ65に与え、参照電位印加回路66の参照電位Vrefに0.3Vを設定することでデータを判別することができる。
図8A〜図8Cは、本発明の第1実施例に係る磁気抵抗記憶素子の構成例を示す概略平面図である。読出し構造体21の第1のフリー層(図中、NiFe膜「97」で表示)は、その断面形状が、図8Aに示すように、書込み構造体22の第2のフリー層(図中、Co膜「78」で表示)と同じ長辺方向を持つ楕円形である。ただし、読出し構造体21の第1のフリー層(97)は、書込み構造体22の第2のフリー層(78)と静磁結合させるため、磁化方向を変化しやすくする必要がある。したがって、その断面形状が、図8Cのように円形であっても良い。あるいは、読出し構造体21の第1のフリー層(97)の材料異方性軸と直交する方向に長い形状、たとえば図8Bのような楕円形や長方形、菱形にしてもよい。書込み構造体22の第2のフリー層(78)は一方向に異方性を持たせるため、図8Aや図8Bのように一方向に長い形状にしても良い。また、異方性確保には材料異方性を利用して形状としては図8Cのように円形にしてもよい。
それぞれのフリー層として用いる磁性体は磁性体単層膜でも磁性体積層膜でもよい。また、非磁性体と、その両面に積層された磁性体とを有し、その両面に積層された磁性体がその非磁性体により強磁性結合若しくは反強磁性結合している積層膜でもよい。また、書込み構造体22や読出し構造体21において積層される磁性体膜は、全て同一の形状でなくてもよい。例えば、書込み構造体22の第2のフリー層のCo膜78を三層の磁性体積層膜にした場合、中央の磁性体膜を大きくしてもよい。このとき磁壁に面積が小さいほど安定という特性があるため、中央の磁性体膜に磁壁をとどまりにくくすることができる。
書込み構造体22と読出し構造体21の中心は図8Aのようにずれていてもよいし、図8B、図8Cのように一致していてもよい。書込み構造体21の第2のフリー層(78)の磁性体膜は成膜面に対し垂直な材料異方性を持つ材料でもよい。
書込み構造体22の第2のフリー層の上面と下面に形成する磁化固定領域の磁化方向は、逆向きの成分が必要であり、互いに逆向きであることが望ましい。磁化固定領域の形成方法としては、上側及び下側の磁化固定領域のいずれについても、反強磁性体と積層して磁化方向を固定した磁性体と、磁化固定領域とを、非磁性体を介して反強磁性結合もしくは強磁性結合させる方法を用いてもよい。具体的には、以下の例が考えられる。
図9Aは、本発明の第1実施例に係る書込み構造体の他の例を示す概略断面図である。図9Aの例では、下側は、反強磁性体(PtMn膜74)と積層して磁化方向を固定した磁性体(CoFe膜75)と、非磁性体(Ru膜76)を介して反強磁性結合(もしくは強磁性結合)した磁化固定領域(CoFe膜77)を用いている。一方、上側は、反強磁性体(PtMn膜79)と積層して磁化方向を固定した磁性体(CoFe膜107)と、非磁性体(Ru膜106)を介して反強磁性結合(もしくは強磁性結合)した磁性体(CoFe膜105)を用い、かつ、その磁性体(CoFe膜105)と非磁性体(Ru膜104)を介して反強磁性結合(もしくは強磁性結合)した磁化固定領域(CoFe膜103)を用いている。すなわち、下側で一つの反強磁性結合を、上側で二つの反強磁性結合をそれぞれ用いている。
このように上下での反強磁性結合の回数を奇数回異ならせることで、第1の磁化固定領域(CoFe膜103及び/又はCo膜78の上部)と第2の磁化固定領域(CoFe膜77及び/又はCo膜78の下部)の磁化方向を容易に逆向きにできる。すなわち、図9Aでは、図の左向きに磁場をかけながら高温アニールすることで反強磁性体であるPtMn膜74、79と接する磁性体CoFe膜75、107は磁化方向が左向きになる。しかし、第2のフリー層における上側の界面と下側の界面とでは、磁化方向を互いに逆向きにすることができる。
また、磁化固定領域の他の形成方法としては、書込み構造体22の第2のフリー層と磁化固定用の磁性体との間に、その磁性体と磁化固定領域とを反強磁性体結合もしくは強磁性結合させる非磁性体を挟む方法を用いても良い。具体的には、以下の例が考えられる。
図9Bは、本発明の第1実施例に係る書込み構造体の他の例を示す概略断面図である。この図は、第2のフリー層の上面と下面に形成する他の磁化固定領域の形成方法を示している。図9Bの例では、下側は、第2のフリー層(この場合、Co膜78)と磁化固定用の磁性体(この場合、CoFe膜75)との間に、その磁性体(CoFe膜75)と下側の磁化固定領域とを反強磁性体結合もしくは強磁性結合させる非磁性体(この場合、Ru膜76)を挟んでいる。一方、上側は、第2のフリー層(Co膜78)と磁化固定用の磁性体(CoFe膜105)との間に、その磁性体(この場合、CoFe膜105)と上側の磁化固定領域とを反強磁性結合もしくは強磁性結合させる非磁性体(この場合、Ru膜104)を挟んでいる。
なお、書込み構造体22の第2のフリー層(Co膜78など)の容易軸は成膜面に垂直な方向でもよい。読出し構造体21(NiFe膜97など)の磁化方向も成膜面に垂直な方向でもよい。
読出し構造体21の第1のフリー層が膜面方向の静磁結合を利用する場合、他の構造を有する読出し構造体21を用いることもできる。図10A乃至図10Cは、本発明の第1実施例に係る読出し構造体の他の例を示す概略断面図である。図10Aは、読出し構造体21の磁化固定層(CoPt膜113/Ru膜94/CoPt膜115)の磁化方向が膜面に垂直で、第1のフリー層(NiFe膜117)の容易軸を膜面に垂直にした場合である。書込み構造体22からの漏れ磁場は、書込みデータにより強度が変わるように磁性体や厚さを調整することで、読出し構造体21の第1のフリー層(NiFe膜117)の磁化方向がデータにより傾き、抵抗が変化する。読出し構造体21の第1のフリー層(NiFe膜117)の異方性は小さい方が望ましい。それには、異方性の小さい材料を選択したり、面内異方性を持つNiFeを成膜面方向長さより厚く形成して形状異方性により垂直方向に小さい異方性を持たせたり、垂直磁化膜と面内磁化膜を積層し垂直方向に弱い異方性を持たせた膜を用いるとよい。
図10Bは、第1のフリー層(CoPt膜118)は垂直磁気異方性を有するが、磁化固定層(CoFe膜93/Ru膜94/CoFe膜95)は面内磁気異方性を有する点で、図10Aの場合と異なっている。
図10Cは、磁化固定層(CoFe膜93/Ru膜94/CoFe膜95)も第1のフリー層(NiFe膜119)も磁化方向が膜面方向であるが、両者がほぼ直交している場合である。書込み構造体22からの漏れ磁場方向が変わると第1のフリー層(NiFe膜119)の磁化方向も回転するため抵抗が変化する。
読出し構造体21の第1のフリー層が膜面に垂直な方向の静磁結合を利用する場合、他の構造を有する読出し構造体21を用いることもできる。図10D及び図10Eは、本発明の第1実施例に係る読出し構造体の他の例を示す概略断面図である。図10Dは、磁化固定層(CoFe膜93/Ru膜94/CoFe膜95)の磁化方向が膜面方向で、第1のフリー層(NiFe膜120)の容易軸も膜面方向にした場合である。書込み構造体22からの漏れ磁場は、書込みデータにより強度が変わるように磁性体や厚さを調整することで、第1のフリー層(NiFe膜120)の磁化方向がデータにより傾き、抵抗が変化する。
図10Eは、第1のフリー層(NiFe膜120)の容易軸は膜面方向にしたが、磁化固定層(CoPt膜113/Ru膜94/CoPt膜115)の磁化方向が膜面に垂直な方向とした点で、図10Dの場合と異なっている。
本第1の実施例では、データの書込みを、フリー層4に常駐させた磁壁を移動させることで行うため、低電流での書込みが実現できる。また、書込み電流をトンネル絶縁膜(MgO膜96)に流さないで書込みを行えるため、トンネル絶縁膜の劣化が抑制できる。
(第2実施例)
図11は、本発明の第2実施例に係る磁気抵抗記憶素子の構成を示す断面図である。
この磁気抵抗記憶素子は、書込み構造体22と読出し構造体21とが垂直方向に縦に配置されている。磁気抵抗記憶素子は、トランジスタ、配線等が形成された半導体基板(図示されず)上に設けられている。書込み構造体22の下側には、層間絶縁膜であるSiO2膜70に埋設され、バリア膜であるTa膜71を有するCu配線(Cu下部電極)72が設けられている。Cu配線72上には、書込み構造体22として、下地層である膜厚5nmのTa膜73、反強磁性体である膜厚20nmのPtMn膜74、ピン層下層磁性体である膜厚2nmのCoPt膜200、ピン層同士を反強磁性結合させる導電体層である膜厚0.8nmのRu膜76、ピン層上層磁性体である膜厚2nmのCoPt膜201、フリー層である膜厚50nmのCoPt膜202、第2のピン層下層磁性体である膜厚2nmのCoPt膜203、ピン層同士を反強磁性結合させる第2の導電体層である膜厚0.8nmのRu膜204、ピン層中層磁性体である膜厚4nmのCoPt膜205、ピン層同士を反強磁性結合させる第3の導電体層である膜厚0.8nmのRu膜206、ピン層上層磁性体である膜厚2nmのCoPt膜207、反強磁性体である膜厚20nmのPtMn膜79、キャップ層である膜厚50nmのTa膜80がこの順に積層されている。書込み構造体22は、層間絶縁膜であるSiO2膜81に埋設されている。書込み構造体22の上側には、層間絶縁膜であるSiN膜82及びSiO2膜83に埋設され、バリア膜であるTa膜84を有するCu配線(Cu上部電極)85が設けられている。
ただし、反強磁性体であるPtMn膜74は、少なくともピン層下層磁性体のCoPt膜200の磁化方向を固定する。ピン層下層磁性体のCoPt膜200とピン層上層磁性体のCoFe膜201とは、Ru膜76を介して反強磁性結合されたピン層を構成している。そのピン層は、フリー層4としてのCoPt膜202の下側の領域を第2の磁化固定領域10とし、その磁化方向を固定する。反強磁性体のPtMn膜79は、少なくともピン層上層磁性体であるCoPt膜207の磁化方向を固定する。ピン層上層磁性体であるCoPt膜207とピン層中層磁性体であるCoPt膜205と第2のピン層下層磁性体であるCoPt膜203とは、Ru膜206及びRu膜204を介して反強磁性結合されたピン層を構成している。そのピン層は、フリー層4としてのCoPt膜202の上側の領域を第1の磁化固定領域9とし、その磁化方向を固定する。
また、CoPt膜201及びCoPt膜203の少なくとも一方とCoPt膜202とを併せてフリー層4と見ることもできる。更に、CoPt膜201、200とRu膜76とで構成されるピン層及びCoPt膜203、205、207とRu膜204、206とで構成されるピン層の少なくとも一つと、CoPt膜202とを併せてフリー層4と見ることもできる。
Cu配線85上には、読出し構造体21が設けられている。読み出し構造体21として、下地層である膜厚5nmのTa膜91、反強磁性体である膜厚20nmのPtMn膜92、ピン層下層磁性体である膜厚2nmのCoPt膜208、ピン層同士を反強磁性結合させる導電体層である膜厚0.8nmのRu膜94、ピン層上層磁性体である膜厚2nmのCoPt膜209、トンネル絶縁層2である膜厚1nmのMgO膜96、フリー層1である膜厚300nmのNiFe膜97、キャップ層である膜厚50nmのTa膜98がこの順に積層されている。読出し構造体21は、層間絶縁膜であるSiO2膜99に埋設されている。読出し構造体21の上側には、層間絶縁膜であるSiN膜100及びSiO2膜101に埋設され、バリア膜であるTa膜102を有するCu配線(Cu上部電極)103が設けられている。
ただし、反強磁性体であるPtMn膜92は、少なくともピン層下層磁性体のCoPt膜208の磁化方向を固定する。ピン層下層磁性体のCoPt膜208とピン層上層磁性体のCoPt膜209とは、Ru膜94を介して反強磁性結合された磁化固定層3を構成している。
次に、図11を参照して第1実施例に係る磁気抵抗記憶素子の製造方法について説明する。
トランジスタ、配線等が形成された半導体基板(図示されず)上に設けられた層間絶縁膜であるSiO2膜70の一部に、Cu配線(Cu下部電極)72を形成する。そして、その上部を化学的機械研磨技術(Chemical Mechanical Polising:以下CMP)により平坦化する。その後、全面にTa膜73を5nm、PtMn膜74を20nm、CoPt膜200を2nm、Ru膜76を0.8nm、CoPt膜201を2nm、CoPt膜202を50nm、CoPt膜203を2nm、Ru膜204を0.8nm、CoPt膜205を4nm、Ru膜206を0.8nm、CoPt膜207を2nm、PtMn膜79を20nm、Ta膜80を50nm、それぞれスパッタリング法により成膜する。続いて、フォトリソグラフィ技術とRIEによりTa膜80を加工する。アッシング処理によりレジストを除去した後、Ta膜80をマスクとして、ミリング法によりPtMn膜79からTa膜73までを書込み構造体22の形状に加工する。その後、全面にSiO2膜81を200nm、CVD法により形成した後、CMPにより平坦化を行うとともにTa膜80を露出させる。
その後、表面にSiN膜82を20nm、SiO2膜83を400nm形成する。続いて、フォトリソグラフィ技術とRIEによりSiO2膜83に溝を形成し、アッシング処理によりレジストを除去する。次に、RIEにより溝部のSiN膜82を除去する。続いて、全面にTa膜84を成膜した後、Cu膜85をメッキにより成長させる。その後、全面をCMPすることで溝部のみに書込み構造体22の上部電極となるCu配線85を形成する。
次に、全面にTa膜91を5nm、PtMn膜92を20nm、CoPt膜208を2nm、Ru膜94を0.8nm、CoPt膜209を2nm、MgO膜96を1nm、NiFe膜97を300nm、Ta膜98を50nm、それぞれスパッタリング法により成膜する。続いて、フォトリソグラフィ技術とRIEによりTa膜98を加工する。アッシング処理によりレジストを除去した後、Ta膜98をマスクとして、ミリング法によりNiFe膜97からTa膜91までを読出し構造体21の形状に加工する。その後、全面にSiO2膜99を200nm、CVD法により形成した後、CMPにより平坦化を行うとともにTa膜98を露出させる。そして、前述と同様のプロセスにより読出し構造体21の上部電極となるCu配線103を形成する。
この後、275℃、2時間、1T(テスラ)程度の膜面に垂直方向の磁場中でアニールし、磁化固定用の反強磁性体層(74、79、92)と磁化方向が固定されるピン層(200/76/201、207/206/205/204/203、208/94/209)とを交換結合させることで、それらのピン層(200/76/201、207/206/205/204/203、208/94/209)の磁化方向を設定する。
読出し構造体21の第2のフリー層(NiFe膜97)材料は面内磁化膜である。しかし、形状を200nmφの円形とすることで厚さ方向に長い形状にでき、このとき形状異方性により膜面に垂直な方向に容易軸成分を持つ磁性体となる。各ピン層の磁化方向を、図11のように設定したとする。PtMn膜74、79、92に接したピン層であるCoPt膜200、CoPt膜207、CoPt膜208の磁化方向は上向きに固定される。CoPt膜201の磁化方向は、Ru膜76を上下の磁性体を反強磁性結合させる膜厚とすることで、下向きに固定される。CoPt膜203の磁化方向はRu膜204、206を上下の磁性体を反強磁性結合させる膜厚とすることで、上向きに固定される。このとき、CoPt膜202の下面部はCoPt膜201と接しているため、磁化方向が下向きに固定される。一方、CoPt膜202の上面部はCoPt膜203と接しているため、磁化方向が上向きに固定される。本実施例ではCoPt膜201とCoPt膜202とCoPt膜203とが書込み構造体22の第2のフリー層を形成していると見ることができる。このように第2のフリー層の上面の磁化方向が上向きに、下面の磁化方向が下向きに固定されるため、第2のフリー層内には常に磁壁が形成される。
次に、本磁気抵抗記憶素子をメモリセルに用いた図6のMRAMのデータの書込み動作について説明する。まず、ワード線制御回路60によりデータを書き込むセルの第1のワード線58と第2のワード線59を介して第1のトランジスタ52と第2のトランジスタ53とをオン状態にする。さらにビット線制御回路57によりデータを書き込むセルの第1のビット線と第2のビット線との間に電圧を印加し、書込み構造体50(22と同じ)の第2のフリー層内の磁壁を移動させるのに十分な所望の書込み電流、たとえば0.2mAを流す。書込み電流をCu配線85からCu配線72に向けて流した場合、CoPt膜202の下向きに磁化が固定された領域から電子が流れ込み、第2のフリー層内の磁壁を上へ移動させる。これによりCoPt膜202の磁化方向は下向きに変化する。また、書込み電流をCu配線72からCu配線85に向けて流した場合、CoPt膜202の上面の上向きに磁化が固定された領域から電子が流れ込み、第2のフリー層内の磁壁を下へ移動させる。これによりCoPt膜202の磁化方向は上向きに変化する。書込み構造体50の第2のフリー層と読出し構造体51(21と同じ)の第1のフリー層は静磁結合している。そのため、書込み構造体50の第2のフリー層の磁化方向が設定されると、読出し構造体51の第1のフリー層の磁化方向も設定される。すなわち書込み電流の方向により第1のフリー層及び第2のフリー層の磁化方向を設定できる。
次に、本磁気抵抗記憶素子をメモリセルに用いた図6のMRAMのデータの読出しについて説明する。まず、リード線制御回路64によりリード線63を介して読出しを行うセルの第3のトランジスタ54をオン状態にする。さらにワード線制御回路60により第1のトランジスタ52をオン状態にする。さらにビット線制御回路57より読出しを行うメモリセルの第1のビット線55に読出し電流、たとえば20μAを印加する。読出し構造体が書き込まれたデータにより10kΩ又は20kΩの抵抗値となっている。その結果、磁化固定層(3)に接続された選択された第1のトランジスタ52及び第3のトランジスタ54のオン抵抗が1kΩとすると、第1のビット線55の電位は0.21Vと0.41Vを示す。第1のビット線55の電位をセレクト回路62により選択して差動センスアンプ65に与え、参照電位印加回路の参照電位Vrefに0.3Vを設定することでデータを判別することができる。
本第2の実施例では、書込み構造体22の一つの電極と読出し構造体21の一つの電極とが共有されている。そのため、製造工程数が減少し、歩留まりが向上するという利点がある。
以上説明したように、本発明によれば、データの書込みに磁壁の移動を用いているため低電流、低電力での書込みが可能である。さらに、データ書込み電流がトンネル絶縁膜を流れないため、トンネル絶縁膜の劣化を抑制でき、信頼性の高い磁気抵抗記憶装置が実現できる。
本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施の形態や各実施例は適宜変更され得ることは明らかである。
上記各実施の形態及び各実施例の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
(付記1)読出し構造体と、前記読み出し構造体の近傍に設けられた書込み構造体とを具備し、前記読み出し構造体は、磁化方向が変化する第1のフリー層と、磁化方向が固定された磁化固定層と、前記第1のフリー層と前記磁化固定層との間に設けられたトンネル絶縁層とを備え、前記書込み構造体は、磁化方向が変化する第2のフリー層を備え、前記第2のフリー層は、前記第2のフリー層の膜の上面に設けられ、第1方向に磁化が固定された第1の磁化固定領域と、前記膜の下面に設けられ、第2方向に磁化方向が固定された第2の磁化固定領域とを含み、前記膜の膜面方向に磁壁が存在し、前記第1のフリー層と前記第2のフリー層とは静磁結合している磁気抵抗記憶素子。
(付記2)付記1に記載の磁気抵抗記憶素子において、前記読出し構造体は、前記書込み構造体の前記膜面に垂直な方向に配置されている磁気抵抗記憶素子。
(付記3)付記2に記載の磁気抵抗記憶素子において、前記第1方向と前記第2方向とは互いにほぼ逆向きである磁気抵抗記憶素子。
(付記4)付記2又は3に記載の磁気抵抗記憶素子において、前記書込み構造体は、前記第1の磁化固定領域に電気的に接続された第3の電極と、前記第2の磁化固定領域に電気的に接続された第4の電極とを更に備え、前記第3の電極と前記第4の電極の間に流される電流により前記膜面に垂直な方向に移動する前記磁壁の当該移動の向きで書き込むデータを制御する磁気抵抗記憶素子。
(付記5)付記4に記載の磁気抵抗記憶素子において、前記読出し構造体は、前記第1のフリー層に電気的に接続された第1の電極と、前記磁化固定層に電気的に接続された第2の電極とを更に備え、前記第1の電極と前記第2の電極との間の抵抗に相関がある特性値を評価することでデータの読出しを行う磁気抵抗記憶素子。
(付記6)付記2乃至5のいずれか一項に記載の磁気抵抗記憶素子において、前記第1方向及び前記第2方向が前記第2のフリー層の容易軸方向とほぼ一致する磁気抵抗記憶素子。
(付記7)付記2乃至6のいずれか一項に記載の磁気抵抗記憶素子において、前記第1のフリー層の容易軸方向と前記第2のフリー層の容易軸方向とがほぼ同方向である磁気抵抗記憶素子。
(付記8)付記2乃至6のいずれか一項に記載の磁気抵抗記憶素子において、前記第1のフリー層の容易軸方向と前記第2のフリー層の容易軸方向とがほぼ直交方向である磁気抵抗記憶素子。
(付記9)付記2乃至8のいずれか一項に記載の磁気抵抗記憶素子において、前記書込み構造体は、前記第1の磁化固定領域及び前記第2の磁化固定領域の少なくとも一方に隣接して設けられ、当該隣接した部分の磁化方向を固定する磁化固定部を更に備える磁気抵抗記憶素子。
(付記10)付記9に記載の磁気抵抗記憶素子において、前記磁化固定部は、反強磁性体である磁気抵抗記憶素子。
(付記11)付記9に記載の磁気抵抗記憶素子において、前記磁化固定部は、積層体であり、前記積層体は、磁化方向が固定された複数の磁性体と、前記複数の磁性体の間に設けられ、両面に積層された磁性体を反強磁性結合させる少なくとも一つの非磁性体とを含む磁気抵抗記憶素子。
(付記12)付記9に記載の磁気抵抗記憶素子において、前記磁化固定部は、積層体であり、前記積層体は、磁化方向が固定された複数の磁性体と、前記複数の磁性体の間に設けられ、両面に積層された磁性体を強磁性結合させる少なくとも一つの非磁性体とを含む磁気抵抗記憶素子。
(付記13)付記9に記載の磁気抵抗記憶素子において、前記磁化固定部は、積層体であり、前記積層体は、磁化方向が固定された複数の磁性体と、前記複数の磁性体の間に設けられ、両面に積層された磁性体を反強磁性結合させる少なくとも一つの非磁性体とを含み、前記第1の磁化固定領域の積層体の数と、前記第2の磁化固定領域の積層体の数とは、奇数分だけ異なる磁気抵抗記憶素子。
(付記14)付記5に記載の磁気抵抗記憶素子において、前記第2の電極と前記第3の電極とが電気的に接続されている磁気抵抗記憶素子。
(付記15)複数の磁気抵抗記憶素子と、前記複数の磁気抵抗記憶素子を駆動する周辺回路とを具備し、前記複数の磁気抵抗記憶素子の各々は、付記1乃至14のいずれか一項に記載されている磁気抵抗記憶素子である磁気ランダムアクセスメモリ。
(付記16)付記15に記載の磁気ランダムアクセスメモリにおいて、前記磁気抵抗記憶素子と前記周辺回路の一部が別々の基板に形成され、互いに貼り付けられている磁気ランダムアクセスメモリ。
(付記17)付記16に記載の磁気ランダムアクセスメモリにおいて、前記読出し構造体と前記書込み構造体とが別々の基板に形成されている磁気ランダムアクセスメモリ。