WO2009122995A1 - 磁気抵抗記憶装置 - Google Patents

磁気抵抗記憶装置 Download PDF

Info

Publication number
WO2009122995A1
WO2009122995A1 PCT/JP2009/056061 JP2009056061W WO2009122995A1 WO 2009122995 A1 WO2009122995 A1 WO 2009122995A1 JP 2009056061 W JP2009056061 W JP 2009056061W WO 2009122995 A1 WO2009122995 A1 WO 2009122995A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
magnetic layer
film
magnetization
free layer
Prior art date
Application number
PCT/JP2009/056061
Other languages
English (en)
French (fr)
Inventor
有光 加藤
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Publication of WO2009122995A1 publication Critical patent/WO2009122995A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Definitions

  • an asteroid method is conventionally known (for example, M. Durlam et al., Nonvolatile RAM based on Magnetic Tunnel Junction Elements, ”2000 IEEE International Solid-State Circuits Conference, DIGEST OF TECHNICAL PAPERS, pp. 130-131.
  • the asteroid method the reversal magnetic field necessary for reversing the magnetization of the free layer increases in inverse proportion to the memory cell size. That is, the write current tends to increase as the memory cell is miniaturized.
  • the magnetization direction of the free layer 101 can be defined by the direction of the spin-polarized current injected perpendicular to the film surface.
  • the threshold for writing depends on the current density. Therefore, as the memory cell size is reduced, the write current required for magnetization reversal decreases. Since the write current decreases with the miniaturization of the memory cell, the spin injection magnetization reversal is important for realizing a large capacity of the MRAM.
  • the Ta film 72 is processed to have a predetermined planar shape by photolithography and reactive ion etching.
  • the laminated film from the CoPt film 71 to the CoPt film 69 is patterned by a milling method using the Ta film 72 as a mask.
  • the planar shape of the laminated film from the CoPt film 69 to the Ta film 72 is a circular shape as shown in FIG. 4, and its diameter is, for example, 0.2 ⁇ m.
  • the MTJ is formed by the circular CoPt film 69, MgO film 70, and CoPt film 71.
  • a SiN film 74 and a SiO 2 film 75 are formed on the entire surface by CVD. Further, CMP is performed until the Ta film 72 is exposed. Subsequently, an interlayer insulating film 76 (400 nm) is formed on the entire surface by CVD. Next, the interlayer insulating film 76 on the MTJ is removed by photolithography and reactive ion etching, and a contact hole reaching the Ta film 72 is formed. Further, after an AlCu film 77 is formed on the entire surface, it is processed into a pattern as shown in FIG. Thereby, the upper wiring 77 is formed.
  • the magnetization direction of the pinned layer 10 is fixed in one direction in the plane.
  • the magnetization direction of the pinned layer 10 is fixed in the + X direction.
  • the pinned layer 10 is formed of an in-plane magnetization film having in-plane magnetic anisotropy.
  • the easy axis direction of magnetization of the pinned layer 10 is one direction in the plane.
  • the data write operation is the same as in the first embodiment.
  • spin transfer occurs not only between the pinned layer 10 and the free layer 20 but also between the assist layer 30 and the free layer 20.
  • the assist layer 30 applies torque to the free layer 20 in a direction substantially perpendicular to the magnetization direction of the free layer 20 regardless of the direction of the write current. Accordingly, the magnetization direction of the free layer 20 is easily reversed, and data writing can be realized with a smaller write current. As a result, deterioration of the tunnel barrier layer is suppressed, and the reliability of the magnetoresistive element and the magnetoresistive memory device is improved.
  • the data read operation is the same as that in the first embodiment. It is known that when the pinned layer 10 and the free layer 20 are in-plane magnetic films, the MR ratio of the MTJ is larger than when they are perpendicular magnetic films. For example, in the structure of NiFeB / MgO / NiFeB, an MR ratio of 100% or more is obtained. In the second embodiment, such a large MR ratio can be used.
  • the data read operation from the target memory cell MC is as follows.
  • the word control circuit 91 selects the word line WL connected to the target memory cell MC, and applies a predetermined ON voltage to the selected word line WL. As a result, the select transistor 2 connected to the selected word line WL is turned on.
  • the bit termination circuit 93 sets the second bit line BL2 to the ground level.
  • the bit control circuit 92 selects the first bit line BL1 connected to the target memory cell MC, and supplies a read current of about 20 ⁇ A to the selected first bit line BL1. The read current flows from the selected first bit line BL1 to the bit termination circuit 93 through the target memory cell MC and the selected second bit line BL2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

　磁気抵抗記憶装置は、複数の磁気抵抗素子１を備える。各磁気抵抗素子１は、磁化方向が固定された第１磁性体層１０と、磁化方向が反転可能な第２磁性体層２０と、磁化方向が面内方向に固定された第３磁性体層３０と、第１磁性体層１０と第２磁性体層２０とに挟まれた第１非磁性体層４１と、第２磁性体層２０と第３磁性体層３０とに挟まれた第２非磁性体層４２とを備える。第２磁性体層２０の磁化容易軸方向は、第１磁性体層１０の磁化方向と平行であり、第３磁性体層３０の磁化方向と直交する。

Description

磁気抵抗記憶装置
　本発明は、複数の磁気抵抗素子を備える磁気抵抗記憶装置に関する。特に、本発明は、スピン注入方式に基づく磁気抵抗記憶装置に関する。
　ＭＲＡＭは、高集積・高速動作の観点から有望な不揮発性メモリである。ＭＲＡＭにおいては、ＴＭＲ（Tunnel MagnetoResistance）効果などの「磁気抵抗効果」を示す磁気抵抗素子が利用される。その磁気抵抗素子には、例えばトンネルバリヤ層が２層の強磁性体層で挟まれた磁気トンネル接合（MTJ; Magnetic Tunnel Junction）が形成される。その２層の強磁性体層は、磁化方向が固定されたピン層（磁化固定層）と、磁化方向が反転可能なフリー層（磁化自由層）から構成される（例えば、Roy Scheuerlein et al., “A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell”, 2000 IEEE International Solid-State Circuits Conference, DIGEST OF TECHNICAL PAPERS, pp. 128-129.）。
　ピン層とフリー層の磁化方向が“反平行”である場合のＭＴＪの抵抗値（Ｒ＋ΔＲ）は、磁気抵抗効果により、それらが“平行”である場合の抵抗値（Ｒ）よりも大きくなることが知られている。ＭＲＡＭは、このＭＴＪを有する磁気抵抗素子をメモリセルとして用い、その抵抗値の変化を利用することによってデータを不揮発的に記憶する。メモリセルに対するデータの書き込みは、フリー層の磁化方向を反転させることによって行われる。
　ＭＲＡＭに対するデータの書き込み方法として、従来、アステロイド方式が知られている（例えば、M. Durlam et al., “Nonvolatile RAM based on Magnetic Tunnel Junction Elements”, 2000 IEEE International Solid-State Circuits Conference, DIGEST OF TECHNICAL PAPERS, pp. 130-131.）。アステロイド方式によれば、メモリセルサイズにほぼ反比例して、フリー層の磁化を反転させるために必要な反転磁界が大きくなる。つまり、メモリセルが微細化されるにつれて、書き込み電流が増加する傾向にある。
　微細化に伴う書き込み電流の増加を抑制することができる書き込み方式として、「スピン注入方式」が提案されている（例えば、Yagami and Suzuki, Research Trends in Spin Transfer Magnetization Switching，日本応用磁気学会誌，Vol. 28, No. 9, 2004.）。スピン注入（spin transfer）方式によれば、強磁性導体にスピン偏極電流（spin-polarized current）が注入され、その電流を担う伝導電子のスピンと導体の磁気モーメントとの間の直接相互作用によって磁化が反転する（以下、「スピン注入磁化反転：Spin Transfer Magnetization Switching」と参照される）。スピン注入磁化反転の概略を、図１を参照することによって説明する。
　図１において、磁気抵抗素子は、フリー層１０１、ピン層１０３、及びフリー層１０１とピン層１０３に挟まれた非磁性層であるトンネルバリヤ層１０２を備えている。ここで、磁化方向が固定されたピン層１０３は、フリー層１０１よりも厚くなるように形成されており、スピン偏極電流を作る機構（スピンフィルター）としての役割を果たす。フリー層１０１とピン層１０３の磁化方向が平行である状態は、データ“０”に対応付けられ、それらが反平行である状態は、データ“１”に対応付けられている。
　図１に示されるスピン注入磁化反転は、ＣＰＰ（Current Perpendicular to Plane）方式により実現され、書き込み電流は膜面に垂直に注入される。具体的には、データ“０”からデータ“１”への遷移時、電流はピン層１０３からフリー層１０１へ流れる。この場合、スピンフィルターとしてのピン層１０３と同じスピン状態を有する電子が、フリー層１０１からピン層１０３に移動する。そして、スピントランスファー（スピン角運動量の授受）効果により、フリー層１０１の磁化が反転する。一方、データ“１”からデータ“０”への遷移時、電流の方向は逆転し、電流はフリー層１０１からピン層１０３へ流れる。この場合、スピンフィルターとしてのピン層１０３と同じスピン状態を有する電子が、ピン層１０３からフリー層１０１に移動する。スピントランスファー効果により、フリー層１０１の磁化が反転する。
　このように、スピン注入磁化反転では、スピン電子の移動によりデータの書き込みが行われる。膜面に垂直に注入されるスピン偏極電流の方向により、フリー層１０１の磁化方向を規定することが可能である。ここで、書き込み（磁化反転）の閾値は電流密度に依存することが知られている。従って、メモリセルサイズが縮小されるにつれ、磁化反転に必要な書き込み電流が減少する。メモリセルの微細化に伴って書き込み電流が減少するため、スピン注入磁化反転は、ＭＲＡＭの大容量化の実現にとって重要である。
　特開２００５－１５０３０３号公報に記載された磁気抵抗素子は、第１の強磁性層／トンネル障壁層／第２の強磁性層の３層構造を含む強磁性トンネル接合を有する。第１の強磁性層の保持力は、第２の強磁性層の保磁力より大きい。第２の強磁性層の端部の磁化は、第２の強磁性層の磁化容易軸方向と直交する成分を持つ方向に固着されている。
　特開２００６－１２８５７９号公報に記載された磁気抵抗素子は、情報を磁性体の磁化状態により保持する記憶層と、記憶層に対して中間層を介して設けられた磁化固定層と、記憶層に対して非磁性層を介して設けられた駆動層とを備える。駆動層の磁化の向きは、積層方向にほぼ固定されている。
　上述の通り、スピン注入方式では、書き込み電流が膜面に垂直に注入され、スピントランスファーによりフリー層の磁化方向が反転する。しかしながら、このときの書き込み電流密度としては１×１０７Ａ／ｃｍ２程度必要である。このような大きな書き込み電流がトンネルバリヤ層を貫通して流れるため、発熱や電子衝突によりトンネルバリヤ層が劣化する恐れがある。トンネルバリヤ層の劣化は、磁気抵抗素子の信頼性や寿命を劣化させる。
　本発明の１つの目的は、書き込み電流を低減することができるスピン注入方式の磁気抵抗記憶装置を提供することになる。
　本発明の１つの観点において、磁気抵抗記憶装置が提供される。磁気抵抗記憶装置は、複数の磁気抵抗素子を備える。複数の磁気抵抗素子の各々は、磁化方向が固定された第１磁性体層と、磁化方向が反転可能な第２磁性体層と、磁化方向が面内方向に固定された第３磁性体層と、第１磁性体層と第２磁性体層とに挟まれた第１非磁性体層と、第２磁性体層と第３磁性体層とに挟まれた第２非磁性体層と、を備える。第２磁性体層の磁化容易軸方向は、第１磁性体層の磁化方向と平行であり、第３磁性体層の磁化方向と直交する。
　本発明によれば、スピン注入方式の磁気抵抗記憶装置において書き込み電流を低減することが可能となる。その結果、トンネルバリヤ層の劣化が抑制され、磁気抵抗素子及び磁気抵抗記憶装置の信頼性が向上する。
　上記及び他の目的、長所、特徴は、次の図面と共に説明される本発明の実施の形態により明らかになるであろう。
図１は、スピン注入方式によるデータ書き込みを説明するための概念図である。 図２は、本発明の第１の実施の形態に係る磁気抵抗素子の構成を示す概略図である。 図３は、第１の実施の形態に係る磁気抵抗素子の構造を示す断面図である。 図４は、第１の実施の形態に係る磁気抵抗素子の構造を示す平面図である。 図５は、本発明の第２の実施の形態に係る磁気抵抗素子の構成を示す概略図である。 図６は、第２の実施の形態に係る磁気抵抗素子の構造を示す断面図である。 図７は、第２の実施の形態に係る磁気抵抗素子の構造を示す平面図である。 図８は、本発明の実施の形態に係るＭＲＡＭの構成を概略的に示す回路ブロック図である。
　添付図面を参照して、本発明の実施の形態に係る磁気抵抗記憶装置を説明する。磁気抵抗記憶装置は、複数の磁気抵抗素子を備える。例えば、磁気抵抗記憶装置は、アレイ状に配置された複数の磁気抵抗素子をメモリセルとして用いるＭＲＡＭである。
　１．第１の実施の形態
　（構成）
　図２は、本発明の第１の実施の形態に係る磁気抵抗素子１の構成を概略的に示している。磁気抵抗素子１は、ピン層１０（第１磁性体層）、フリー層２０（第２磁性体層）、アシスト層３０（第３磁性体層）、ピン層１０とフリー層２０とに挟まれた第１非磁性体層４１、及びフリー層２０とアシスト層３０とに挟まれた第２非磁性体層４２を備えている。図２において、積層方向はＺ方向であり、ピン層１０、第１非磁性体層４１、フリー層２０、第２非磁性体層４２及びアシスト層３０がこの順番でＺ方向に積層されている。
　ピン層１０は、磁化方向が固定された磁性体層である。本実施の形態において、ピン層１０の磁化方向はＺ方向に平行に固定されている。図２に示される例では、ピン層１０の磁化方向は＋Ｚ方向に固定されている。例えば、ピン層１０は、垂直磁気異方性（perpendicular magnetic anisotropy）を有する垂直磁化膜（perpendicular magnetization film）で形成される。この場合、ピン層１０の磁化容易軸方向は、膜面に垂直なＺ方向である。
　フリー層２０は、磁化方向が反転可能な磁性体層であり、磁気抵抗素子１の記録データに応じてその磁化状態が変化する。本実施の形態において、フリー層２０は、垂直磁気異方性を有する垂直磁化膜で形成される。フリー層２０の磁化容易軸方向は、膜面に垂直なＺ方向であり、ピン層１０の磁化方向と実質的に平行となる。つまり、フリー層２０の磁化方向は、記録データに応じて、ピン層１０の磁化方向と平行（＋Ｚ方向）あるいは反平行（－Ｚ方向）になることが許される。フリー層２０の平面形状は任意であり、例えば長方形あるいは円形である。
　アシスト層３０は、磁化方向が面内方向に固定された磁性体層である。図２に示される例では、アシスト層３０の磁化方向は＋Ｘ方向に固定されている。例えば、アシスト層３０は、面内磁気異方性（in-plane magnetic anisotropy）を有する面内磁化膜（in-plane magnetization film）で形成される。この場合、アシスト層３０の磁化容易軸方向は面内の一方向である。アシスト層３０の面内磁化方向は、フリー層２０の磁化容易軸方向と実質的に直交していることに留意されたい。
　それぞれの磁性体層は、単層構造を有していてもよいし、複数の磁性体が積層された積層構造を有していてもよい。また、複数の磁性体が非磁性体を介して磁気的に結合した積層構造も可能である。
　第１非磁性体層４１及び第２非磁性体層４２は、トンネルバリヤ層である。第１非磁性体層４１及び第２非磁性体層４２の材料としては、Ｃｕ、ＡｌＯ、ＭｇＯ等が挙げられる。
　磁気抵抗素子１は更に、ピン層１０に電気的に接続された第１端子５１と、アシスト層に電気的に接続された第２端子５２とを備えている。
　（書き込み動作）
　図２を参照して、本実施の形態に係る磁気抵抗素子１へのデータ書き込み動作を説明する。フリー層２０の磁化方向が＋Ｚ方向の場合、すなわち、フリー層２０とピン層１０の磁化方向が平行である状態は、データ“０”に対応付けられる。一方、フリー層２０の磁化方向が－Ｚ方向の場合、すなわち、フリー層２０とピン層１０の磁化方向が反平行である状態は、データ“１”に対応付けられる。データ書き込みにより、フリー層の２０の磁化方向（磁化状態）が変化する。
　データ書き込みは、膜面に垂直に流れる書き込み電流を用いたスピン注入方式で行われる。つまり、書き込み電流は、第１端子５１と第２端子５２との間に流される。このとき、磁化方向が＋Ｚ方向に固定されているピン層１０は、スピンフィルターとしての役割を果たし、フリー層２０の磁化を反転させるトルクをフリー層２０に対して与える。また、磁化方向が＋Ｘ方向に固定されているアシスト層３０も、スピンフィルターとしての役割を果たす。但し、アシスト層３０の磁化方向は、フリー層２０の磁化方向とほぼ直交している。従って、アシスト層３０は、書き込み電流の方向にかかわらず、フリー層２０の磁化方向とほぼ直角な方向のトルクをフリー層２０に対して与える。
　データ“１”の書き込み時、書き込み電流は第１端子５１から第２端子５２へ流される。この場合、書き込み電流は、ピン層１０からフリー層２０へ流れる。従って、スピンフィルターとしてのピン層１０と同じスピン状態（＋Ｚ）を有する電子は、フリー層２０からピン層１０に移動し、一方、ピン層１０と逆のスピン状態（－Ｚ）を有する電子は、フリー層２０によって反射される。スピントランスファーの結果、フリー層２０の磁化方向が－Ｚ方向に反転する。このとき、書き込み電流は、更にフリー層２０からアシスト層３０へ流れている。従って、アシスト層３０と同じスピン状態（＋Ｘ）を有する電子がフリー層２０に注入されている。フリー層２０の磁化方向とほぼ直角な方向のトルクは、フリー層２０における磁化反転をアシストする。
　一方、データ“０”の書き込み時、電流方向は逆転し、書き込み電流は第２端子５２から第１端子５１へ流される。この場合、書き込み電流はフリー層２０からピン層１０へ流れる。従って、スピンフィルターとしてのピン層１０と同じスピン状態（＋Ｚ）を有する電子が、ピン層１０からフリー層２０に移動する。スピントランスファーの結果、フリー層２０の磁化方向が＋Ｚ方向に反転する。このとき、書き込み電流は、更にアシスト層３０からフリー層２０へ流れている。従って、アシスト層３０と逆のスピン状態（－Ｘ）を有する電子が、アシスト層３０での反射によりフリー層２０に供給される。フリー層２０の磁化方向とほぼ直角な方向のトルクは、フリー層２０における磁化反転をアシストする。
　このように、本実施の形態によれば、ピン層１０とフリー層２０との間だけでなく、アシスト層３０とフリー層２０との間でもスピントランスファーが発生する。既出の図１の場合、フリー層１０１に対して与えられるトルクはフリー層１０１の磁化方向と正反対の成分だけを有するため、磁化反転が起こりにくい。これに対し、本実施の形態によれば、アシスト層３０が、書き込み電流の方向にかかわらず、フリー層２０の磁化方向とほぼ直角な方向のトルクをフリー層２０に対して与える。従って、フリー層２０の磁化方向が反転しやすくなる。結果として、より小さい書き込み電流でデータ書き込みを実現することが可能となる。本願発明者によるＬａｎｄａｕ－Ｌｉｆｓｈｉｔｚ－Ｇｉｌｂｅｒｔ（ＬＬＧ）シミュレーションによれば、書き込み電流を図１の場合の０．４５倍に低減できることが確認された。
　アシスト層３０は、複数の磁性体が非磁性体を介して磁気的に結合した積層フェリ構造を有していてもよい。この場合、端部から発生する磁場が相殺されるように膜厚を適切に調整することで、アシスト層３０からの漏れ磁場の影響をなくすことができる。その一方で、アシスト層３０からの漏れ磁場を、フリー層２０における磁化反転のアシストに積極的に利用することも考えられる。その場合は、アシスト層３０は、単層の磁性体層から構成されるとよい。アシスト層３０からの漏れ磁場は、フリー層２０の磁化方向と直交するため、フリー層２０における磁化反転を更にアシストする。すなわち、アシスト層３０からの漏れ磁場を積極的に利用することにより、書き込み電流を更に低減することが可能となる。
　以上に説明されたように、本実施の形態によれば、スピン注入方式の磁気抵抗素子において書き込み電流を低減することが可能となる。その結果、トンネルバリヤ層の劣化が抑制され、磁気抵抗素子及び磁気抵抗記憶装置の信頼性が向上する。
　（読み出し動作）
　図２を参照して、本実施の形態に係る磁気抵抗素子１からのデータ読み出し動作を説明する。データ読み出し時、書き込み電流よりも小さい読み出し電流が、第１端子５１と第２端子５２との間に流される。その読み出し電流に基づいて磁気抵抗素子１の抵抗値が評価され、それにより記録データが判定される。例えば、読み出し電流あるいは読み出し電流に応じた読み出し電圧を所定のレファレンスレベルと比較することによって、磁気抵抗素子１の抵抗値の大小、すなわち、記録データを判定することが可能である。尚、記録データに依らず、フリー層２０の磁化方向とアシスト層３０の磁化方向のなす角度はほぼ９０度である。つまり、フリー層２０とアシスト層３０との間の抵抗値は、記録データに依らず同じである。従って、ピン層１０とフリー層２０との間の抵抗値の変化だけが観察される。
　（構造例及びその製造方法）
　図３及び図４はそれぞれ、本実施の形態に係る磁気抵抗素子１の断面構造及び平面構造の一例を示している。図４中の線Ａ－Ａ’に沿った断面構造が図３に示されている。図３及び図４を参照して、磁気抵抗素子１の一例及びその製造方法を説明する。
　半導体基板上にトランジスタや配線が形成された後、層間絶縁膜６０が形成される。その層間絶縁膜６０を貫通して下層配線とつながるタングステンプラグ６１が形成される。続いて、Ｃｕ膜６２（２０ｎｍ）、Ｔａ膜６３（１０ｎｍ）、反強磁性体膜としてのＰｔＭｎ膜６４（２０ｎｍ）、ＣｏＦｅ膜６５（４ｎｍ）、Ｒｕ膜６６（０．８ｎｍ）、ＣｏＦｅ膜６７（４ｎｍ）、Ｃｕ膜６８（１ｎｍ）、ＣｏＰｔ膜６９（２ｎｍ）、ＭｇＯ膜７０（１ｎｍ）、ＣｏＰｔ膜７１（６ｎｍ）及びＴａ膜７２（５０ｎｍ）が、スパッタリング法により順番に成膜される。
　このうち、Ｃｕ膜６２は第２端子５２に相当する。ＣｏＦｅ膜６５、Ｒｕ膜６６及びＣｏＦｅ膜６７はアシスト層３０に相当する。２つのＣｏＦｅ膜６５、６７は、Ｒｕ膜６６を介して反強磁性結合する。尚、上述の通り単層のアシスト層３０からの漏れ磁場を積極的に利用する場合には、ＣｏＦｅ膜６５及びＲｕ膜６６は形成されなくてもよい。Ｃｕ膜６８は第２非磁性体層４２に相当する。薄いＣｏＰｔ膜６９はフリー層２０に相当し、垂直磁気異方性を有する。トンネル絶縁膜であるＭｇＯ膜７０は第１非磁性体層４１に相当する。厚いＣｏＰｔ膜７１はピン層１０に相当し、垂直磁気異方性を有する。Ｔａ膜７２は第１端子５１に相当する。
　次に、ピン層１０とアシスト層３０の磁化方向を設定するために、磁場中でアニーリング処理が行われる。アニーリング条件は、例えば、温度：２７５℃、印加磁場：１Ｔ、処理時間：２時間である。また、平面に対する印加磁場の角度は４５度程度に設定される。これにより、アシスト層３０としてのＣｏＦｅ膜６５、６７は面内方向に磁化され、ピン層１０としてのＣｏＰｔ膜７１は垂直方向に磁化される。
　次に、フォトリソグラフィと反応性イオンエッチングにより、Ｔａ膜７２が所定の平面形状を有するように加工される。レジストが除去された後、Ｔａ膜７２をマスクとして用いたミリング法によって、ＣｏＰｔ膜７１からＣｏＰｔ膜６９までの積層膜がパターンニングされる。ＣｏＰｔ膜６９からＴａ膜７２までの積層膜の平面形状は、図４で示されるような円形状であり、その直径は例えば０．２μｍである。円形状を有するＣｏＰｔ膜６９、ＭｇＯ膜７０及びＣｏＰｔ膜７１によって、ＭＴＪが形成される。
　次に、ＭＴＪの側壁を保護するために、ＣＶＤ法によってＳｉＮ膜７３（３０ｎｍ）が全面に形成される。続いて、フォトリソグラフィとミリングによって、Ｃｕ膜６８からＣｕ膜６２までの積層膜がパターンニングされる。Ｃｕ膜６２からＣｕ膜６８までの積層膜の平面形状は、図４で示されるような長方形状である。
　次に、ＣＶＤ法によって、ＳｉＮ膜７４及びＳｉＯ２膜７５（５０ｎｍ）が全面に形成される。更に、Ｔａ膜７２が露出するまでＣＭＰが実施される。続いて、ＣＶＤ法により層間絶縁膜７６（４００ｎｍ）が全面に形成される。次に、フォトリソグラフィと反応性イオンエッチングにより、ＭＴＪ上の層間絶縁膜７６が除去され、Ｔａ膜７２に達するコンタクトホールが形成される。更に、ＡｌＣｕ膜７７が全面に形成された後、図４で示されるようなパターンに加工される。これにより、上部配線７７が形成される。
　２．第２の実施の形態
　（構成）
　図５は、本発明の第２の実施の形態に係る磁気抵抗素子１の構成を概略的に示している。第１の実施の形態と同様に、磁気抵抗素子１は、ピン層１０、フリー層２０、アシスト層３０、第１非磁性体層４１、第２非磁性体層４２、第１端子５１及び第２端子５２を備えている。
　ピン層１０の磁化方向は面内の一方向に固定されている。図５に示される例では、ピン層１０の磁化方向は＋Ｘ方向に固定されている。例えば、ピン層１０は、面内磁気異方性を有する面内磁化膜で形成される。この場合、ピン層１０の磁化容易軸方向は面内の一方向である。
　本実施の形態において、フリー層２０は、面内磁気異方性を有する面内磁化膜で形成される。フリー層２０の磁化容易軸方向は、面内の一方向（第１方向）であり、ピン層１０の磁化方向と実質的に平行である。つまり、フリー層２０の磁化方向は、記録データに応じて、ピン層１０の磁化方向と平行（＋Ｘ方向）あるいは反平行（－Ｘ方向）になることが許される。第１方向に沿ったフリー層２０の面内磁気異方性は、平面形状に依存する形状異方性や材料異方性により実現される。そのため、フリー層２０の平面形状としては、長軸方向（長手方向）が第１方向である楕円形や長方形が好適である。
　第１の実施の形態と同様に、アシスト層３０の磁化方向は、面内の一方向（第２方向）に固定されている。但し、そのアシスト層３０の磁化方向（第２方向）は、フリー層２０の磁化容易軸方向（第１方向）と実質的に直交している。図２に示される例では、アシスト層３０の磁化方向は＋Ｙ方向に固定されている。例えば、アシスト層３０は、面内磁気異方性を有する面内磁化膜で形成される。本実施の形態においても、アシスト層３０の面内磁化方向は、フリー層２０の磁化容易軸方向と実質的に直交していることに留意されたい。
　それぞれの磁性体層は、単層構造を有していてもよいし、複数の磁性体が積層された積層構造を有していてもよい。また、複数の磁性体が非磁性体を介して磁気的に結合した積層構造も可能である。
　（書き込み動作）
　データ書き込み動作は、第１の実施の形態と同様である。書き込み動作時、ピン層１０とフリー層２０との間だけでなく、アシスト層３０とフリー層２０との間でもスピントランスファーが発生する。アシスト層３０は、書き込み電流の方向にかかわらず、フリー層２０の磁化方向とほぼ直角な方向のトルクをフリー層２０に対して与える。従って、フリー層２０の磁化方向が反転しやすくなり、より小さい書き込み電流でデータ書き込みを実現することが可能となる。その結果、トンネルバリヤ層の劣化が抑制され、磁気抵抗素子及び磁気抵抗記憶装置の信頼性が向上する。
　尚、アシスト層３０を垂直磁化膜で形成し、アシスト層３０の磁化方向を膜面垂直方向に固定することも可能である。この場合も、アシスト層３０の磁化方向がフリー層２０の磁化容易軸方向と実質的に直交するため、本実施の形態と同様の効果が得られる。但し、図５で示されるようにピン層１０、フリー層２０及びアシスト層３０が全て面内磁化膜で形成される場合、必要な材料の種類が少なくなり、好適である。
　（読み出し動作）
　データ読み出し動作も、第１の実施の形態と同様である。尚、ピン層１０とフリー層２０が面内磁化膜の場合、それらが垂直磁化膜である場合に比べてＭＴＪのＭＲ比が大きくなることが知られている。例えば、ＮｉＦｅＢ／ＭｇＯ／ＮｉＦｅＢの構造では、１００％以上のＭＲ比が得られている。第２の実施の形態では、このような大きなＭＲ比を利用することができる。
　（構造例及びその製造方法）
　図６及び図７はそれぞれ、本実施の形態に係る磁気抵抗素子１の断面構造及び平面構造の一例を示している。図７中の線Ａ－Ａ’に沿った断面構造が図６に示されている。図６及び図７を参照して、磁気抵抗素子１の一例及びその製造方法を説明する。
　層間絶縁膜６０からＣｕ膜６８までの構造は、図３の場合と同じである。更に、ＮｉＦｅ膜８０、ＭｇＯ膜８１、ＣｏＦｅ膜８２、反強磁性体膜としてのＦｅＭｎ膜８３及びＴａ膜８４が、スパッタリング法により順番に成膜される。本例では、ＮｉＦｅ膜８０がフリー層２０に相当する。トンネル絶縁膜であるＭｇＯ膜８１は第１非磁性体層４１に相当する。ＣｏＦｅ膜８２はピン層１０に相当する。反強磁性体膜としてのＦｅＭｎ膜８３は、ＣｏＦｅ膜８２の磁化方向を面内に固定する役割を果たす。Ｔａ膜８４は第１端子５１に相当する。
　次に、アシスト層３０の磁化方向を設定するために、磁場中でアニーリング処理が行われる。アニーリング条件は、例えば、温度：２７５℃、印加磁場：１Ｔ、処理時間：２時間である。印加磁場の方向は、フリー層２０の磁化容易軸方向と直交する方向に設定され、ＣｏＦｅ膜６５、６７は当該方向に磁化される。更に、ピン層１０の磁化方向を設定するために、磁場中でアニーリング処理が行われる。このとき、温度は例えば１５０℃に下げられ、また、印加磁場の方向は、フリー層２０の磁化容易軸方向と平行な方向に変えられる。これにより、ＣｏＦｅ膜８２及びＦｅＭｎ膜８３が、フリー層２０の磁化容易軸方向と平行な方向に磁化される。
　次に、フォトリソグラフィと反応性イオンエッチングにより、Ｔａ膜８４が所定の平面形状を有するように加工される。レジストが除去された後、Ｔａ膜８４をマスクとして用いたミリング法によって、ＦｅＭｎ膜８３からＮｉＦｅ膜８０までの積層膜がパターンニングされる。ＮｉＦｅ膜８０からＴａ膜８４までの積層膜の平面形状は、図７で示されるような楕円形状である。例えば、その楕円形状の長軸の長さは０．４μｍであり、短軸の長さは０．２μｍである。これにより形状磁気異方性が実現される。楕円形状を有するＮｉＦｅ膜８０、ＭｇＯ膜８１及びＣｏＦｅ膜８２によって、ＭＴＪが形成される。
　その後の工程は、第１の実施の形態と同じである。図７に示されるように、Ｃｕ膜６２からＣｕ膜６８までの積層膜の平面形状は長方形である。その長方形の長手方向は、上述のＭＴＪの楕円形の長軸方向と直交している。つまり、アシスト層３０の磁化容易軸方向は、フリー層２０の磁化容易軸方向と直交する。
　３．ＭＲＡＭの回路構成
　図８は、本実施の形態に係るＭＲＡＭ９０の構成を概略的に示している。ＭＲＡＭ９０は、アレイ状に配置された複数のメモリセルＭＣを備えている。各メモリセルＭＣは、上述の磁気抵抗素子１及び選択トランジスタ２を有している。選択トランジスタ２のゲートはワード線ＷＬに接続されている。磁気抵抗素子１の第１端子５１は、第１ビット線ＢＬ１に接続されている。磁気抵抗素子１の第２端子５２は、選択トランジスタ２のソース／ドレインの一方に接続されている。選択トランジスタ２のソース／ドレインの他方は、第２ビット線ＢＬ２に接続されている。
　ワード線ＷＬはワード制御回路９１に接続されている。第１ビット線ＢＬ１はビット制御回路９２に接続されている。第２ビット線ＢＬ２はビット終端回路９３に接続されている。第１ビット線ＢＬ１及び第２ビット線ＢＬ２は、ワード線ＷＬと交差している。ビット制御回路９２はセンスアンプ９４に接続されている。
　対象メモリセルＭＣへのデータ書き込み動作は、次の通りである。ワード制御回路９１は、対象メモリセルＭＣにつながるワード線ＷＬを選択し、選択ワード線ＷＬに所定のＯＮ電圧を印加する。これにより、選択ワード線ＷＬにつながる選択トランジスタ２がＯＮする。ビット制御回路９２は、対象メモリセルＭＣにつながる第１ビット線ＢＬ１を選択し、ビット終端回路９３は、対象メモリセルＭＣにつながる第２ビット線ＢＬ２を選択する。そして、ビット制御回路９２及びビット終端回路９３は、選択第１ビット線ＢＬ１と選択第２ビット線ＢＬ２の間に所定の電位差を与える。その結果、対象メモリセルＭＣの磁気抵抗素子１を通して、選択第１ビット線ＢＬ１と選択第２ビット線ＢＬ２の間に書き込み電流が流れる。書き込み電流の大きさは、例えば５００μＡ程度である。磁気抵抗素子１の第１端子５１と第２端子５２の間に書き込み電流が流れるため、スピントランスファーによりフリー層２０の磁化方向を反転させることができる。磁気抵抗素子１を流れる書き込み電流の方向は、選択第１ビット線ＢＬ１と選択第２ビット線ＢＬ２に与えられる電位差を調整することにより制御可能である。すなわち、所望のデータを対象メモリセルＭＣに書き込みことができる。
　対象メモリセルＭＣからのデータ読み出し動作は、次の通りである。ワード制御回路９１は、対象メモリセルＭＣにつながるワード線ＷＬを選択し、選択ワード線ＷＬに所定のＯＮ電圧を印加する。これにより、選択ワード線ＷＬにつながる選択トランジスタ２がＯＮする。ビット終端回路９３は、第２ビット線ＢＬ２をグランドレベルに設定する。ビット制御回路９２は、対象メモリセルＭＣにつながる第１ビット線ＢＬ１を選択し、選択第１ビット線ＢＬ１に２０μＡ程度の読み出し電流を供給する。読み出し電流は、選択第１ビット線ＢＬ１から、対象メモリセルＭＣ及び選択第２ビット線ＢＬ２を通して、ビット終端回路９３に流れる。このとき、ビット制御回路９２は、読み出し電流と対象メモリセルＭＣの磁気抵抗素子１の抵抗値（記録データ）から決まるセンス電圧Ｖｓを出力する。対象メモリセルＭＣの記録データが「０」、「１」の場合のセンス電圧Ｖｓは、それぞれＶｓ（０）及びＶｓ（１）であるとする。参照電圧Ｖｒｅｆは、センス電圧Ｖｓ（０）、Ｖｓ（１）の間に設定されている。センスアンプ９４は、センス電圧Ｖｓと参照電圧Ｖｒｅｆとの比較を行うことによって、対象メモリセルＭＣの記録データを判別することができる。
　以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
　本出願は、２００８年４月３日に出願された日本国特許出願２００８－０９７０７８を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (5)

  1. 　複数の磁気抵抗素子を備える磁気抵抗記憶装置であって、
    　前記複数の磁気抵抗素子の各々は、
    　磁化方向が固定された第１磁性体層と、
    　磁化方向が反転可能な第２磁性体層と、
    　磁化方向が面内方向に固定された第３磁性体層と、
    　前記第１磁性体層と前記第２磁性体層とに挟まれた第１非磁性体層と、
    　前記第２磁性体層と前記第３磁性体層とに挟まれた第２非磁性体層と
    　を備え、
    　前記第２磁性体層の磁化容易軸方向は、前記第１磁性体層の磁化方向と平行であり、前記第３磁性体層の磁化方向と直交する
    　磁気抵抗記憶装置。
  2. 　請求の範囲１に記載の磁気抵抗記憶装置であって、
    　前記第２磁性体層は、磁化容易軸方向が膜面に垂直な垂直磁化膜で形成される
    　磁気抵抗記憶装置。
  3. 　請求の範囲２に記載の磁気抵抗記憶装置であって、
    　前記第３磁性体層は、単層の磁性体層から構成される
    　磁気抵抗記憶装置。
  4. 　請求の範囲１に記載の磁気抵抗記憶装置であって、
    　前記第２磁性体層は、磁化容易軸方向が面内の第１方向である面内磁化膜で形成され、
    　前記第３磁性体層の磁化方向は、前記第１方向と直交する面内の第２方向である
    　磁気抵抗記憶装置。
  5. 　請求の範囲１乃至４のいずれか一項に記載の磁気抵抗記憶装置であって、
    　前記各磁気抵抗素子は、更に、
    　前記第１磁性体層に電気的に接続された第１端子と、
    　前記第３磁性体層に電気的に接続された第２端子と
    　を備え、
    　前記第２磁性体層の磁化方向を反転させるために前記第１端子と前記第２端子との間に電流が流される
    　磁気抵抗記憶装置。
PCT/JP2009/056061 2008-04-03 2009-03-26 磁気抵抗記憶装置 WO2009122995A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-097078 2008-04-03
JP2008097078 2008-04-03

Publications (1)

Publication Number Publication Date
WO2009122995A1 true WO2009122995A1 (ja) 2009-10-08

Family

ID=41135375

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/056061 WO2009122995A1 (ja) 2008-04-03 2009-03-26 磁気抵抗記憶装置

Country Status (1)

Country Link
WO (1) WO2009122995A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019203132A1 (ja) * 2018-04-18 2019-10-24 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ装置並びに磁気メモリ装置の書き込み及び読み出し方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028362A (ja) * 2006-06-22 2008-02-07 Toshiba Corp 磁気抵抗素子及び磁気メモリ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028362A (ja) * 2006-06-22 2008-02-07 Toshiba Corp 磁気抵抗素子及び磁気メモリ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019203132A1 (ja) * 2018-04-18 2019-10-24 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ装置並びに磁気メモリ装置の書き込み及び読み出し方法
JPWO2019203132A1 (ja) * 2018-04-18 2021-07-15 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ装置並びに磁気メモリ装置の書き込み及び読み出し方法
US11610614B2 (en) 2018-04-18 2023-03-21 Tohoku University Magnetoresistive element, magnetic memory device, and writing and reading method for magnetic memory device
JP7251811B2 (ja) 2018-04-18 2023-04-04 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ装置並びに磁気メモリ装置の書き込み及び読み出し方法

Similar Documents

Publication Publication Date Title
KR102353406B1 (ko) 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자
US10262711B2 (en) Magnetic memory
JP5338666B2 (ja) 磁壁ランダムアクセスメモリ
US7453720B2 (en) Magnetic random access memory with stacked toggle memory cells having oppositely-directed easy-axis biasing
JP5623507B2 (ja) スピントルクの切換を補助する層を有する、スピントルクの切換を持つ磁気積層体
US7190611B2 (en) Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
US7714399B2 (en) Magnetic memory element and magnetic memory apparatus
JP5201539B2 (ja) 磁気ランダムアクセスメモリ
US20160133832A1 (en) Method of manufacturing magnetoresistive element(s)
CN106887247B (zh) 信息存储元件和存储装置
US20100277971A1 (en) Method for reducing current density in a magnetoelectronic device
US8687414B2 (en) Magnetic memory element and magnetic random access memory
US8411493B2 (en) Selection device for a spin-torque transfer magnetic random access memory
US8355272B2 (en) Memory array having local source lines
KR20070106701A (ko) 스핀-전달 스위칭을 위해 구성된 고 스핀 분극 층들을 갖는 ｍｔｊ 소자 및 자기 소자를 이용한 스핀트로닉 장치
US8625327B2 (en) Magnetic random access memory and initializing method for the same
US10783943B2 (en) MRAM having novel self-referenced read method
JP2008171882A (ja) 記憶素子及びメモリ
WO2011037143A1 (ja) 磁気メモリ
JP2012028489A (ja) 磁気記憶装置
US20060267058A1 (en) Magnetic storage element storing data by magnetoresistive effect
JP2004087870A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP5625380B2 (ja) 磁気抵抗記憶素子及び磁気ランダムアクセスメモリ
WO2009122995A1 (ja) 磁気抵抗記憶装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09727333

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09727333

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP