JP4997789B2

JP4997789B2 - 磁気メモリ

Info

Publication number: JP4997789B2
Application number: JP2006047121A
Authority: JP
Inventors: 啓治古賀
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2006-02-23
Filing date: 2006-02-23
Publication date: 2012-08-08
Anticipated expiration: 2026-02-23
Also published as: US7471550B2; US20070195594A1; JP2007227653A

Description

本発明は、磁気メモリに関する。

ＭＲＡＭ（ＭａｇｎｅｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）は、格子状に配線されたビット線とワード線の交点にＴＭＲ（ＴｕｎｎｅｌＭａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）素子を配置した構造を有する。通常のＴＭＲ素子は、２つの強磁性層間に非磁性層を有する強磁性層／非磁性絶縁層／強磁性層の三層構造からなる。強磁性層は、通常は厚さ１０ｎｍ以下の遷移金属磁性元素（Ｆｅ、Ｃｏ、Ｎｉ）又は遷移金属磁性元素の合金（ＣｏＦｅ、ＣｏＦｅＮｉ、ＮｉＦｅ等）からなり、非磁性絶縁層は、Ａｌ_２Ｏ_３やＭｇＯ等からなる。

ＴＭＲ素子を構成する一方の強磁性層（固定層）は、磁化の向きを固定しており、他方の強磁性層（感磁層又は自由層）は磁化の向きが外部磁界に応じて回転する。なお、固定層の構造としては、反強磁性層（ＦｅＭｎ、ＩｒＭｎ、ＰｔＭｎ、ＮｉＭｎ等）を一方の強磁性層に付与した交換結合型が良く用いられる。

メモリ情報の「１」、「０」は、ＴＭＲ素子を構成する２つの強磁性体の磁化の向きの状態に応じて、すなわち、磁化の方向が平行であるか、反平行であるかに依存して規定される。これら２つの強磁性体の磁化の向きが反平行の時、磁化の向きが平行の時に比べて、厚み方向の電気抵抗の値が大きい。

したがって、「１」、「０」の情報の読出しは、ＴＭＲ素子の厚み方向に電流を流し、ＭＲ（磁気抵抗）効果によるＴＭＲ素子の抵抗値又は電流値を測定することで行う。

「１」、「０」の情報の書き込みは、ＴＭＲ素子近傍に配置した配線に電流を流すことで形成される磁界の作用によって、ＴＭＲ素子の感磁層の磁化の向きを回転させることで行うことが、従来、提案されているが、近年、スピン注入による書き込み方法も知られるようになった。

下記特許文献１に記載の不揮発性ランダムアクセスメモリー装置は、スピン偏極した電子の注入によってメモリ状態が切り換えられるメモリーセルが配列されてなる。メモリーセルは、具体的には、例えば第１の強磁性層と第２の強磁性層とが常磁性層を介して積層されてなり、第１の強磁性層の磁化の向きが固定されるとともに、第２の強磁性層の磁化の向きによりメモリ状態が切り換えられる。すなわち、このメモリ装置は、磁気メモリーセル内に情報を記憶する新技術としてスピン分極電子流の伝搬理論を適用したものであり、多層金属デバイスのアレイで組立可能である。個々のセル内のメモリ状態は強磁性膜スイッチング層の面内における磁化の２つの安定した配向の１つに対応している。これらの状態は記憶セル内にスピン偏極した電子流を注入することによりスイッチング可能である。同文献には、これにより、記録密度を大幅に高めることが可能で、読み取り時間の短縮や消費電力を削減することができると記載されている。

下記非特許文献１には、２端子のスピン注入デバイスが、Ｃｏ−Ｃｕ−Ｃｏの積層体を用いたプロセスによって製造できたことが開示されている。同文献には、この積層体が、スパッタ法と電子ビーム蒸着によって堆積されたものあると記載されている。

下記非特許文献２には、スピン注入磁化反転について記載されている。スピン分極電流を強磁性体に注入すると磁化の歳差運動や反転が生じるが、この現象はスピン注入磁化反転と呼ばれている。第１強磁性、第１非磁性体、第２強磁性、第２非磁性体の多層膜の膜面に垂直にバイアス電流を流すと、スピン分極電流が流れる。スピン分極電流は、電流の流れにスピンの流れが伴ったものである。第１及び第２強磁性体の磁化の向きが異なると、第２磁性体の磁化にスピン電流によるスピントルクが働く。このスピントルクが磁化の運動を引き起こす駆動力となる。スピン注入磁化反転は、ＭＲＡＭの書き込み技術に応用することができる。

スピン注入を用いた磁化反転を磁気メモリに適用した場合、書き込み電流を小さくすることができる。
特開平１１−１２０７５８号公報 "Ｓｐｉｎ−ｔｏｒｑｕｅｔｒａｎｓｆｅｒｉｎｂａｔｃｈ−ｆａｂｒｉｃａｔｅｄｓｐｉｎ−ｖａｌｖｅｍａｇｎｅｔｉｃｎａｎｏｊｕｎｃｔｉｏｎｓ"，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，Ｍａｙ１５，２００３，Ｖｏｌ．９３，Ｎｕｍｂｅｒ１０，ｐｐ．６８５９−６８６３ "ＳｐｉｎＰｕｍｐｉｎｇｉｎＦｅｒｒｏｍａｇｎｅｔｉｃ−Ｍｅｔａｌ／Ｎｏｒｍａｌ−ＭｅｔａｌＪｕｎｃｔｉｏｎｓ"，日本応用磁気学会誌，２００３，Ｖｏｌ．２７，Ｎｏ．９，ｐｐ９３４−９３９

しかしながら、磁気抵抗効果素子の膜面に垂直に流れる電流により、感磁層の磁化反転を行うことにより、データに記録を行うスピン注入記録において、磁化反転に必要な電流は、現在、１×１０^８〜１×１０^６Ａ／ｃｍ^２であり、さらに改善の余地がある。すなわち、ＴＭＲ素子の抵抗は比較的高く、書込み電流を流した場合、ＴＭＲ素子部の発熱が大きくなり、場合によっては電圧印加による破壊が生じたりするなどの問題がある。すなわち、書き込みに必要な電流は小さいほど望ましい。

記録密度を高くする場合、磁化反転に必要な電流はＴＭＲ素子の面積に反比例して小さくなる。したがって、記録密度を高密度化することによって、書き込み電流を低減することができる。

しかしながら、書き込みに必要な電流が小さくなると、情報の読み出し時に流す電流によって、図らずも磁化反転が生じてしまう可能性がある。読み出し用の電流によって、磁化反転が生じないためには、書き込み電流に比較して読み出し電流を著しく小さくする必要があると思われた。ところが、この場合には、情報の読み出し機能自体が損なわれる虞があり、メモリの高密度化は困難となる。すなわち、磁気メモリの抜本的な改善が必要となった。

本発明は、このような問題に鑑みてなされたものであり、記録密度を向上可能な磁気メモリを提供することを目的とする。

上述の課題を解決するため、本発明に係る磁気メモリは、複数の記憶領域を配列してなる磁気メモリにおいて、個々の前記記憶領域は、書き込み電流供給用の第１配線と、読み出し電流供給用の第２配線と、共通配線と、磁気抵抗効果素子と、磁気抵抗効果素子に設けられたスピンフィルタとを備えている。

ここで、磁気抵抗効果素子は、ＴＭＲ素子であり、感磁層と、第１固定層と、前記感磁層と前記第１固定層との間に設けられたトンネルバリア層としての絶縁層と、を備え、第１配線と共通配線との間に位置し、第２配線と前記共通配線との間に位置し、共通配線に電気的に接続され、スピンフィルタを介して第１配線に電気的に接続されており、スピンフィルタを介することなく第２配線に電気的に接続されていることを特徴とする。

書き込み電流供給用の第１配線と共通配線との間に、スピンフィルタを介して書き込み電流を供給すると、磁気抵抗効果素子内にスピン分極電流が注入され、この電流が磁化反転閾値を超えた場合には、磁気抵抗効果素子の感磁層が容易に磁化反転し、情報が書き込まれる。一方、読み出し電流供給用の第２配線と共通配線との間に、読み出し電流を供給すると、これはスピンフィルタを介していないため、磁気抵抗効果素子内には、スピン分極電流が供給されず、感磁層の磁化反転は困難となる。

したがって、感磁層の面積を小さくして、書き込み電流を低減させた構造においても、読み出し電流の供給によっては磁化反転が生じず、読み出し電流を書き込み電流に比較して著しく小さくすることなく情報の読み出しを行うことができる。

また、個々の記憶領域のスピンフィルタは、磁気抵抗効果素子の感磁層上に設けられた非磁性導電層と、非磁性導電層に接触した第２固定層とを有し、第１配線は、第２固定層上の第１領域上に設けられ、第２配線は、非磁性導電層の、第１領域に隣接する第２領域上に設けられていることを特徴とする。

この場合、第１領域と第２領域は隣接しているので、第１配線と共通配線を結ぶ経路と、第２配線と共通配線とを結ぶ経路とは、感磁層の位置において重複させることができるので、書き込み及び読み出し動作を簡易な構造で実現することができる。

また、個々の記憶領域において、第１領域と、第２領域との間には、段差が介在し、且つ、第１及び第２配線のいずれも形成されていないマージン領域が存在することを特徴とする。

第１配線と第２配線とは、機能が異なるので、電気的に分離している必要がある。第１領域及び第２領域は段差を介しており、かつ、両者の間にマージン領域があるので、第１及び第２配線が短絡しにくいという利点がある。

また、個々の記憶領域は、磁気抵抗効果素子と共通配線との間に介在する第２スピンフィルタを更に備えることができる。この場合、第１配線と共通電極との間に２つのスピンフィルタが介在するため、磁気抵抗効果素子内へ注入されるスピンのフィルタリング性能を向上させることができ、書き込み電流を更に低減することができる。

また、第２領域の面積Ｓ２は、第１領域の面積Ｓ１の５０％以下であることが好ましい。第２配線が設けられる第２領域の面積Ｓ２が大きい場合、スピンフィルタ層の面積が制限され、強磁性層ＰＮ１の面積が小さくなるために、磁化方向の形状異方性が減少し磁化方向の安定性が損なわれる。また、磁気抵抗素子に流れるスピン偏極電流の密度分布が不均一となる。上記理由により、磁化反転効率が悪化し、磁化反転閾値が大きくなるので、面積Ｓ２は小さいほうが良い。ただし、面積Ｓ２が小さすぎると、読出し電流が制限される。

本発明の磁気メモリによれば、磁化反転可能な感磁層の面積を小さくして書き込み電流を低減させた場合においても、読み出し電流は著しく低減させる必要がないため、記録密度を向上させることができる。

以下、実施の形態に係る磁気メモリについて説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。実施の形態に係る磁気メモリは、Ｘ列Ｙ行の複数の記憶領域Ｐ（Ｘ，Ｙ）を配列してなり、各記憶領域Ｐ（Ｘ，Ｙ）は磁気抵抗効果素子ＭＲを備えている。

図１は、１つの記憶領域Ｐ（Ｘ，Ｙ）の斜視図である。

個々の記憶領域Ｐ（Ｘ，Ｙ）は、書き込み電流Ｉ_Ｗの供給用の第１配線Ｗ１と、読み出し電流Ｉ_Ｒの供給用の第２配線Ｗ２と、共通配線ＷＣと、磁気抵抗効果素子ＭＲと、磁気抵抗効果素子ＭＲに設けられたスピンフィルタＳＦとを備えている。

磁気抵抗効果素子ＭＲは、感磁層Ｆと固定層ＦＸとの間に絶縁層Ｔを備えたＴＭＲ素子である。ＴＭＲ素子は、記憶された感磁層Ｆの磁化の向きと固定層ＦＸの磁化の向きとの相違に応じて、情報の読み出し時に絶縁層Ｔをトンネルバリア層として通過する電子割合が異なる現象を利用した素子であり、高感度の記憶情報検出を行うことができる。固定層ＦＸの磁化の向きは、これに交換結合した反強磁性層ＥＸによって固定されている。

スピンフィルタＳＦは、磁気抵抗効果素子ＭＲ上に設けられた非磁性導電層Ｎと、非磁性導電層Ｎに接触した第１固定層ＰＮ１とを有しており、特定の極性のスピンの電子を透過又は反射して、磁気抵抗効果素子ＭＲの感磁層Ｆ内にこの極性のスピンの電子を蓄積させる機能を有する。スピンの蓄積量が感磁層Ｆの磁化反転閾値を超えると、磁化反転が生じる。スピンフィルタＳＦと第１配線Ｗ１との間には第１電極層Ｅ１が介在しており、反強磁性層ＥＸと共通配線ＷＣとの間には共通電極層ＥＣが介在している。

第１配線Ｗ１は、書き込み電流Ｉ_Ｗを供給するための書き込み用ビット線ＢＬに接続されており、第２配線Ｗ２は、読み出し電流ＩＲを供給するための読み出し用ビット線ＢＬ’に接続されている。共通配線ＷＣは、スイッチ用のトランジスタＱを介して基準電位に接続されている。トランジスタＱのゲートはワード線ＷＬに接続されている。

書き込み用ビット線ＢＬの電位を基準電位よりも高くした状態で、ワード線ＷＬの電位を特定のレベルとしてスイッチ用のトランジスタＱをＯＮさせると、第１配線Ｗ１とトランジスタＱとの間に書き込み電流Ｉ_Ｗが流れ、特定の極性のスピンが感磁層Ｆ内に注入され、例えば、「１」が書き込まれる。書き込み用ビット線ＢＬの電位を基準電位よりも低くした状態で、ワード線ＷＬの電位を特定のレベルとしてスイッチ用のトランジスタＱをＯＮさせると、第１配線Ｗ１とトランジスタＱとの間に書き込み電流（−）Ｉ_Ｗが流れ、上記とは逆極性のスピンが感磁層Ｆ内に注入され、例えば「０」が書き込まれる。

磁気抵抗効果素子ＭＲは、第１配線Ｗ１と共通配線ＷＣとの間に位置し、スピンフィルタＳＦを介して第１配線Ｗ１に電気的に接続されている。磁気抵抗効果素子ＭＲは、共通配線ＷＣに電気的に接続されている。書き込み電流Ｉ_Ｗ供給用の第１配線Ｗ１と共通配線ＷＣとの間に、スピンフィルタＳＦを介して書き込み電流Ｉ_Ｗを供給すると、磁気抵抗効果素子ＭＲ内にスピン分極電流が注入され、この電流が磁化反転閾値を超えた場合には、磁気抵抗効果素子ＭＲの感磁層Ｆが容易に磁化反転し、情報が書き込まれる。

一方、磁気抵抗効果素子ＭＲは、第２配線Ｗ２と共通配線ＷＣとの間にも位置している。磁気抵抗効果素子ＭＲは、スピンフィルタＳＦを介することなく第２配線Ｗ２に電気的に接続されている。読み出し電流Ｉ_Ｒの供給用の第２配線Ｗ２と共通配線ＷＣとの間に、読み出し電流Ｉ_Ｒを供給すると、これはスピンフィルタＳＦを介していないため、磁気抵抗効果素子ＭＲ内には、スピン分極電流が供給されず、感磁層Ｆの磁化反転は困難となる。

したがって、記録密度を向上させるように、感磁層Ｆの面積を小さくして、書き込み電流Ｉ_Ｗを低減させた構造においても、読み出し電流Ｉ_Ｒの供給によっては磁化反転が生じず、読み出し電流Ｉ_Ｒを書き込み電流Ｉ_Ｗに比較して著しく小さくすることなく情報の読み出しを行うことができる。

第２配線Ｗ２は、読み出し用のビット線ＢＬ’に接続されており、読み出し用ビット線ＢＬ’の電位を基準電位よりも高くした状態で、ワード線ＷＬの電位を特定のレベルとしてスイッチ用のトランジスタＱをＯＮさせると、第２配線Ｗ２とトランジスタＱとの間に読み出し電流Ｉ_Ｒが流れ、感磁層Ｆの磁化の向きに応じて記憶された情報が読み出される。

図２は、磁気抵抗効果素子ＭＲの縦断面図（磁化の向き平行時）（ａ）、磁気抵抗効果素子ＭＲの縦断面図（磁化の向き反平行時）（ｂ）である。

磁気抵抗効果素子ＭＲは、トンネルバリア層を構成する絶縁層Ｔを、感磁層Ｆと固定層ＦＸとで挟んだ構造を有する。固定層ＦＸは、強磁性層ＰＮと、磁化の向きを固定化させるために強磁性層ＰＮに接合した反強磁性層ＥＸとを備えている。

メモリ情報の「１」、「０」は、ＴＭＲ素子を構成する強磁性層（固定層）ＰＮと感磁層Ｆの磁化の向きの状態に応じて、すなわち、磁化の方向が平行であるか（図２（ａ））、反平行であるか（図２（ｂ））に依存して規定される。強磁性層ＰＮと感磁層Ｆの磁化の向きが反平行の時（図２（ｂ））、磁化の向きが平行の時に比べて（図２（ａ））、厚み方向の電気抵抗Ｒの値が大きい。換言すれば、平行時の抵抗Ｒは閾値Ｒ_０以下であり、反平行時の抵抗Ｒは閾値Ｒ_０よりも大きくなる。したがって、「１」、「０」の情報の読出しは、ＴＭＲ素子の厚み方向に電流Ｉ_Ｒを流し、ＭＲ（磁気抵抗）効果によるＴＭＲ素子の抵抗値又は電流値を測定することで行う。例えば、低抵抗の平行状態を「０」、高抵抗の反平行状態を「１」とする。

図３は記憶領域Ｐ（Ｘ，Ｙ）の平面図である。

個々の記憶領域Ｐ（Ｘ，Ｙ）のスピンフィルタＳＦは、磁気抵抗効果素子ＭＲ上に設けられた非磁性導電層Ｎと、非磁性導電層Ｎに接触した固定層ＰＮ１とを有し、第１配線Ｗ１は、固定層ＰＮ１上の第１領域Ｓ１上に設けられ、第２配線Ｗ２は、非磁性導電層Ｎの、第１領域Ｓ１に隣接する第２領域Ｓ２上に設けられている。なお、説明の簡略化のため、第１領域Ｓ１及び第２領域Ｓ２は、それぞれの面積Ｓ１及びＳ２と同一符号を用いる。

第１領域Ｓ１と第２領域Ｓ２は隣接しているので、第１配線Ｗ１と共通配線ＷＣを結ぶ経路と、第２配線Ｗ２と共通配線ＷＣとを結ぶ経路とは、感磁層Ｆの位置において重複させることができるので、書き込み及び読み出し動作を簡易な構造で実現することができる。

また、個々の記憶領域Ｐ（Ｘ，Ｙ）において、第１領域Ｓ１と、第２領域Ｓ２との間には、段差が介在し、且つ、第１配線Ｗ１及び第２配線Ｗ２のいずれも形成されていないマージン領域Ｍが存在する。第１配線Ｗ１と第２配線Ｗ２とは、機能が異なるので、電気的に分離している必要がある。第１領域Ｓ１及び第２領域Ｓ２は段差ＳＴＰを介しており、かつ、両者の間にマージン領域Ｍがあるので、第１配線Ｗ１及び第２配線Ｗ２が短絡しにくいという利点がある。

上述の要素の構成材料は以下の通りである。

感磁層Ｆの材料としては、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔ、ＣｏＦｅＢなどの強磁性材料を用いることができる。感磁層Ｆは第１配線Ｗ１を流れる電流及びその電流周りの磁界にアシストされて、磁化方向を変化させることができ、感磁層Ｆの面積が小さいほど磁化反転のために必要な電流（電流の閾値）を小さくすることができる。感磁層Ｆの磁化の向きはＹ軸方向に平行である。感磁層Ｆの面積は０．０１μｍ^２以下が好ましい。感磁層Ｆの面積が０．０１μｍ^２を超えると、磁化反転に必要な閾値電流値が増大するために、情報の記録が困難になる。さらに感磁層Ｆは厚みが小さいほど磁化反転のための電流の閾値を小さくすることができる。感磁層Ｆの厚みは０．０１μｍ以下が好ましい。厚みが０．０１μｍを超えると磁化反転に必要な電流値が増大し、情報の記録が困難になる。

非磁性絶縁層Ｔの材料としては、Ａｌ、Ｚｎ、Ｍｇといった金属の酸化物または窒化物、例えばＡｌ_２Ｏ_３やＭｇＯが好適である。固定層ＦＸの構造としては、反強磁性層を強磁性層に付与した交換結合型を用いることができ、強磁性層ＰＮの磁化の向きは＋Ｙ方向に固定されている。強磁性層ＰＮの材料としては上述のものを用いることができる。また、反強磁性層ＥＸの材料としては、ＩｒＭｎ、ＰｔＭｎ、ＦｅＭｎ、ＮｉＭｎ、ＰｔＰｄＭｎ、ＲｕＭｎ、ＮｉＯ、またはこれらのうち任意の組み合わせの材料を用いることができる。非磁性導電層Ｎや電極層Ｅ１，ＥＣの材料としては、ＣｕやＲｕを用いることができる。各種配線材料としては、Ｃｕ、ＡｕＣｕ、Ｗ、Ａｌ等を用いることができる。第１固定層ＰＮ１の材料としては上述の強磁性材料を用いることができ、磁化の向きは−Ｙ方向に固定されている。

次に、書き込み電流Ｉ_Ｗ及び読み出し電流Ｉ_Ｒの流れ方について説明する。

図４は、磁気抵抗効果素子ＭＲを含む記憶素子の縦断面図である。

書き込み電流Ｉ_Ｗは、第１配線Ｗ１と共通配線ＷＣとの間を流れる。すなわち、書き込み電流Ｉ_Ｗに含まれる特定のスピンを有する電子が、第１電極層Ｅ１及びスピンフィルタＳＦを通過し、残りのスピンの電子は反射されるが、通過電子は感磁層Ｆ内に流れ込み、その後、非磁性絶縁層Ｔ、強磁性層ＰＮ、反強磁性層ＥＸ、共通電極層ＥＣを通過して共通配線ＷＣに流れる。また、逆方向に電子が流れる場合には、スピンフィルタＳＦを特定のスピンを有する電子が透過し、残りのスピンの電子は反射して感磁層Ｆ内に流れ込む。

読み出し電流Ｉ_Ｒは、第２配線Ｗ２と共通配線ＷＣとの間を流れる。すなわち、読み出し電流Ｉ_Ｒに含まれる電子（−Ｉ_Ｒとする）は、スピンフィルタＳＦと一部共通する非磁性導電層Ｎを通過して感磁層Ｆ内に流れ込むが、スピンフィルタＳＦを通過するわけではないため、スピンの極性によって選別されることなく、感磁層Ｆ内に流れ込む。換言すれば、特定のスピンの電子が感磁層Ｆには蓄積されないため、スピン注入磁化反転は生じにくい。感磁層Ｆ内に導入された電子は、非磁性絶縁層Ｔ、強磁性層ＰＮ、反強磁性層ＥＸ、共通電極層ＥＣを通過して共通配線ＷＣに流れる。

図５は、従来の磁気抵抗効果素子ＭＲに供給される電流値と、磁気抵抗効果素子ＭＲの抵抗値との関係を示すグラフである。

供給電流値の絶対値が書き込み電流閾値ｊｃを越えると、磁化反転が生じて抵抗値が急激に変化し、現在の情報とは異なる情報の書き込みが行われる。すなわち、供給電流値が正の書き込み電流閾値ｊｃを越えた場合には、抵抗値は急激に増加し、負の書き込み電流閾値−ｊｃを下回った場合には、抵抗値は急激に減少する。書き込み時に供給される電流の絶対値は書き込み電流閾値ｊｃ以上である。なお、供給電流値が、ブレークダウン電流値ｊｂを超えると素子破壊が生じる。すなわち、書き込み電流Ｉ_Ｗの絶対値は、書き込み電流閾値ｊｃ以上ブレークダウン電流値ｊｂ以下に設定する必要がある。

一方、情報の読み出し時に供給される読み出し電流Ｉ_Ｒによって磁化反転を生じさせないためには、供給電流値の絶対値は、書き込み電流閾値ｊｃからマージン電流を減算した読み出し電流閾値ｊａ以下に設定される。書き込みに必要な電流が小さくなると、情報の読み出し時に流す電流によって、図らずも磁化反転が生じてしまう可能性があるため、読み出し電流Ｉ_Ｒによって、磁化反転が生じないためには、書き込み電流Ｉ_Ｗに比較して読み出し電流を著しく小さくする必要がある。ところが、この場合には、情報の読み出し機能自体が損なわれる虞があり、メモリの高密度化は困難であった。

図６は、本実施形態に係る磁気抵抗効果素子ＭＲに供給される書き込み電流Ｉ_Ｗの電流値と、磁気抵抗効果素子ＭＲの抵抗値との関係を示すグラフである。

供給電流値の絶対値が書き込み電流閾値ｊｃｗを越えると、磁化反転が生じて抵抗値が急激に変化し、現在の情報とは異なる情報の書き込みが行われる。すなわち、供給電流値が正の書き込み電流閾値ｊｃｗを越えた場合には、抵抗値は急激に増加し、負の書き込み電流閾値−ｊｃを下回った場合には、抵抗値は急激に減少する。書き込み時に供給される電流の絶対値は書き込み電流閾値ｊｃｗ以上である。なお、供給電流値が、ブレークダウン電流値ｊｂを超えると素子破壊が生じる。すなわち、書き込み電流Ｉ_Ｗの絶対値は、書き込み電流閾値ｊｃｗ以上ブレークダウン電流値ｊｂ以下に設定する必要がある。

図７は、本実施形態に係る磁気抵抗効果素子ＭＲに供給される読み出し電流Ｉ_Ｒの電流値と、磁気抵抗効果素子ＭＲの抵抗値との関係を示すグラフである。

上述のように、読み出し電流Ｉ_ＲはスピンフィルタＳＦを介していないため、磁気抵抗効果素子ＭＲ内には、スピン分極電流が供給されず、感磁層Ｆの磁化反転は困難となる。したがって、上述のように、感磁層Ｆの面積を小さくして、書き込み電流Ｉ_Ｗを低減させた構造においても、読み出し電流Ｉ_Ｒの供給によっては磁化反転が生じず、読み出し電流Ｉ_Ｒを書き込み電流Ｉ_Ｗに比較して著しく小さくすることなく情報の読み出しを行うことができる。読み出し電流Ｉ_Ｗの絶対値は、磁化反転が生じて抵抗値が急激に変化する読み出し電流閾値ｊｄ以下に設定される。

従来例の場合、読み出し電流Ｉ_Ｒの絶対値は、磁化反転抑制の制限条件により、読み出し電流閾値ｊａ以下に設定されたが、本実施形態では、電流閾値ｊｄ（＞＞ｊａ）以下に設定すればよい。磁化反転抑制の制限条件がないため、読み出し電流閾値ｊｄを、書き込み電流閾値ｊｃｗ以上に設定することも可能である。読み出し電流閾値ｊｄと書き込み電流閾値ｊｃｗとを等しくした場合には、回路構造を単純化することができる。

次に、上述の磁気抵抗効果素子ＭＲを備えた記憶素子の製造方法について説明する。

図８〜図１１は、記憶素子の製造方法を説明するための記憶素子中間体の縦断面図である。

まず、トランジスタＱなどの回路が形成されたシリコンからなる半導体基板１０を用意する（（図８−（ａ））。半導体回路を形成した基板１０上に半導体層の垂直配線（コンタクトプラグ）と接続した金属層ＷＣ’を形成する。すなわち、半導体層の垂直配線に接続するように、スパッタ装置によりＴｉ層、Ｃｕ層、Ｔｉ層を順次積層して、金属層ＷＣ’を形成する（図８−（ｂ））。その後、パターンを形成するために、リソグラフィ装置によりマスクとなるホトレジストＲ１を金属層ＷＣ’上に形成し（図８−（ｃ））、イオンミリングにより、金属層ＷＣ’をエッチングし（図８−（ｄ））、配線パターンを有する下部共通配線ＷＣを形成する。続いて、ＲＦスパッタ装置を用いてＳｉＯ_２などの絶縁層Ｉ１を基板の露出表面上に積層し（図８−（ｅ））、その後、ホトレジストＲ１を除去する（図９−（ｆ））。

次に、高真空スパッタ装置により、基板の露出面上に、共通電極層（Ｔａ）ＥＣ’、反強磁性層（ＩｒＭｎ）ＥＸ’、強磁性層（ＣｏＦｅ）ＰＮ’を形成し、続いて、非磁性絶縁層Ｔ’を形成する。非磁性絶縁層Ｔ’は、Ａｌを強磁性層ＰＮ’上に形成し、その後、酸素によりＡｌ層の酸化を行い、Ａｌ_２Ｏ_３とする。感磁層（ＣｏＦｅ）Ｆ’、非磁性導電層（Ｒｕ）Ｎ’、固定層（ＣｏＦｅ）ＰＮ１’、第１電極層（Ｔａ）Ｅ１’を順次積層する（図９−（ｇ））。感磁層Ｆや強磁性層ＰＮの材料として例えばＣｏＦｅＢを用いてもよいし、非磁性絶縁層Ｔ’の材料としてＭｇＯを用いることもできる。

次に、第１電極層Ｅ１’上にリソグラフィ装置によりホトレジストＲ２を形成し（図９−（ｈ））、これをマスクとして、積層した磁性層をドライエッチングする。このエッチングにはイオンミリングを用いる。これにより、ＴＭＲ素子の積層体のパターンが形成される（図９−（ｉ））。

続いて、スパッタ装置によりたとえばＳｉＯ２などの絶縁層Ｉ２を基板の露出表面上に堆積し（図１０−（ｊ））、その後、ホトレジストＲ２を溶解し、第１電極層Ｅ１上の絶縁層Ｉ２をリフトオフにより除去する（図１０−（ｋ））。さらに、第１電極層Ｅ１上の、下部の共通配線ＷＣに対向する位置にホトレジストＲ３を形成し（図１０−（ｌ））、これをマスクとして、第１電極層Ｅ１と固定層ＰＮ１の一部領域をイオンミリングにより除去し、しかる後、ホトレジストＲ３を除去し、非磁性導電層Ｎの一部領域を露出させる（図１１−（ｍ））。

次に、第２配線Ｗ２と非磁性導電層Ｎとの接続部のパターンを形成するため、第１電極層Ｅ１の一部表面と、これに段差を介して隣接する非磁性導電層Ｎの一部表面に跨るようにホトレジストＲ４を形成し、この上にスパッタ装置により金属層（Ｃｕ）Ｗ’を形成し（図１１−（ｎ））、しかる後、ホトレジストＲ４を溶解する。このリフトオフにより、第１配線Ｗ１と第２配線Ｗ２の境界部分の金属層が除去される（図１１−（ｏ））。金属層Ｗ’は、Ｔｉ層、Ｃｕ層、Ｔａ層からなる積層体とすることもできる。その後、ＣＶＤ装置を用いて、例えばＳｉ（ＯＣ_２Ｈ_５）_４を用いて、露出表面上にＳｉＯ_２からなる保護層Ｉ３を形成し、記憶素子が完成する。

図１２は、別の実施形態に係る磁気メモリの記憶素子の縦断面図である。この記憶素子では、反強磁性層ＥＸの代わりに、非磁性導電層Ｎ２と強磁性層ＰＮ２を積層してなる第２スピンフィルタＳＦ２を用いている。強磁性層ＰＮの共通配線ＷＣ側には、非磁性導電層Ｎ２と強磁性層ＰＮ２が順に位置する。図１に示した個々の記憶領域Ｐ（Ｘ，Ｙ）は、磁気抵抗効果素子ＭＲと共通配線ＷＣとの間に介在する第２スピンフィルタＳＦを更に備えている。この場合、第１配線Ｗ１と共通配線ＷＣとの間に２つのスピンフィルタＳＦ、ＳＦ２が介在するため、磁気抵抗効果素子ＭＲ内へ注入されるスピンのフィルタリング性能を向上させることができ、書き込み電流Ｉ_Ｗを更に低減することができる。

本発明は、磁気メモリに利用することができる。

１つの記憶領域Ｐ（Ｘ，Ｙ）の斜視図である。磁気抵抗効果素子ＭＲの縦断面図（磁化の向き平行時）（ａ）、磁気抵抗効果素子ＭＲの縦断面図（磁化の向き反平行時）（ｂ）である。記憶領域Ｐ（Ｘ，Ｙ）の平面図である。磁気抵抗効果素子ＭＲを含む記憶素子の縦断面図である。従来の磁気抵抗効果素子ＭＲに供給される電流値と、磁気抵抗効果素子ＭＲの抵抗値との関係を示すグラフである。本実施形態に係る磁気抵抗効果素子ＭＲに供給される書き込み電流ＩＷの電流値と、磁気抵抗効果素子ＭＲの抵抗値との関係を示すグラフである。本実施形態に係る磁気抵抗効果素子ＭＲに供給される読み出し電流ＩＲの電流値と、磁気抵抗効果素子ＭＲの抵抗値との関係を示すグラフである。記憶素子の製造方法を説明するための記憶素子中間体の縦断面図である。記憶素子の製造方法を説明するための記憶素子中間体の縦断面図である。記憶素子の製造方法を説明するための記憶素子中間体の縦断面図である。記憶素子の製造方法を説明するための記憶素子中間体の縦断面図である。別の実施形態に係る磁気メモリの記憶素子の縦断面図である。

符号の説明

１０・・・基板、ＢＬ・・・ビット線、Ｅ１・・・電極層、ＥＣ・・・共通電極層、ＥＸ・・・反強磁性層、Ｆ・・・感磁層、ＦＸ・・・固定層、Ｉ１・・・絶縁層、Ｉ２・・・絶縁層、Ｉ３・・・保護層、Ｍ・・・マージン領域、ＭＲ・・・磁気抵抗効果素子、Ｎ・・・非磁性導電層、Ｎ２・・・非磁性導電層、Ｐ・・・記憶領域、ＰＮ・・・強磁性層、ＰＮ１・・・固定層、ＰＮ２・・・強磁性層、Ｑ・・・トランジスタ、Ｒ・・・抵抗、Ｒ１・・・ホトレジスト、Ｒ２・・・ホトレジスト、Ｒ３・・・ホトレジスト、Ｒ４・・・ホトレジスト、ＳＦ・・・スピンフィルタ、ＳＦ２・・・スピンフィルタ、ＳＴＰ・・・段差、Ｔ・・・非磁性絶縁層、Ｗ１・・・第１配線、Ｗ２・・・第２配線、ＷＣ・・・共通配線、ＷＬ・・・ワード線。

Claims

複数の記憶領域を配列してなる磁気メモリにおいて、
個々の前記記憶領域は、
書き込み電流供給用の第１配線と、
読み出し電流供給用の第２配線と、
共通配線と、
磁気抵抗効果素子と、
前記磁気抵抗効果素子に設けられたスピンフィルタと、
を備え、
前記磁気抵抗効果素子は、
ＴＭＲ素子であり、
感磁層と、
第１固定層と、
前記感磁層と前記第１固定層との間に設けられたトンネルバリア層としての絶縁層と、
を備え、
前記第１配線と前記共通配線との間に位置し、
前記第２配線と前記共通配線との間に位置し、
前記共通配線に電気的に接続され、
前記スピンフィルタを介して前記第１配線に電気的に接続されており、
前記スピンフィルタを介することなく前記第２配線に電気的に接続され、
個々の前記記憶領域の前記スピンフィルタは、
前記磁気抵抗効果素子の前記感磁層上に設けられた非磁性導電層と、
前記非磁性導電層に接触した第２固定層と、
を有し、
前記第１配線は、前記第２固定層上の第１領域上に設けられ、
前記第２配線は、前記非磁性導電層の、前記第１領域に隣接する第２領域上に設けられている、
ことを特徴とする磁気メモリ。
個々の前記記憶領域において、
前記第１領域と、前記第２領域との間には、段差が介在し、且つ、前記第１及び第２配線のいずれも形成されていないマージン領域が存在することを特徴とする請求項１に記載の磁気メモリ。
前記第２領域の面積Ｓ２は、前記第１領域の面積Ｓ１の５０％以下であることを特徴とする請求項１又は２に記載の磁気メモリ。