JP5224803B2 - 磁気メモリ及び磁気メモリの書き込み方法 - Google Patents

磁気メモリ及び磁気メモリの書き込み方法 Download PDF

Info

Publication number
JP5224803B2
JP5224803B2 JP2007333872A JP2007333872A JP5224803B2 JP 5224803 B2 JP5224803 B2 JP 5224803B2 JP 2007333872 A JP2007333872 A JP 2007333872A JP 2007333872 A JP2007333872 A JP 2007333872A JP 5224803 B2 JP5224803 B2 JP 5224803B2
Authority
JP
Japan
Prior art keywords
layer
magnetization direction
current
free layer
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007333872A
Other languages
English (en)
Other versions
JP2009158665A (ja
Inventor
顕知 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007333872A priority Critical patent/JP5224803B2/ja
Priority to US12/314,577 priority patent/US7764538B2/en
Priority to KR1020080129517A priority patent/KR100994325B1/ko
Publication of JP2009158665A publication Critical patent/JP2009158665A/ja
Application granted granted Critical
Publication of JP5224803B2 publication Critical patent/JP5224803B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、スピントルク磁化反転を応用した磁気メモリ及び磁気ランダムアクセスメモリに関するものである。
近年、従来のダイナミック・ランダム・アクセスメモリ（ＤＲＡＭ）を置きかえる可能性を有する磁気ランダム・アクセスメモリ（ＭＲＡＭ）が注目されている。従来のＭＲＡＭでは、例えば米国特許第５７３４６０５号明細書に記載されているように、磁性膜／非磁性絶縁膜／磁性膜の多層構造を有するトンネル磁気抵抗効果（ＴＭＲ）素子の一方の磁化を、前記ＴＭＲ素子の上下に互いに直交する方向に設けられた２つの金属配線に流れる電流が作る合成磁界を用いて反転させることにより記録を行う方式が採用されている。しかしながら、ＭＲＡＭにおいても、大容量化のためＴＭＲ素子のサイズを小さくすると磁化反転に要する磁界の大きさが大きくなり、たくさんの電流を金属配線に流すことが必要となり、消費電力の増加、ひいては配線の破壊を招いてしまうという課題が指摘されている。
磁界を用いずに磁化反転する方法として、たとえば、Journal of Magnetism and Magnetic Materials, 159, L1-6 (1996)に記載されているように、磁気再生ヘッドで用いられる巨大磁気抵抗効果（ＧＭＲ）膜やトンネル磁気抵抗効果（ＴＭＲ）膜に、一定以上の電流を流すだけで磁化反転が可能であることが理論的に示された。その後、例えばPhysical Review Letters, Vol.84, No.14, pp.3149-3152(2000)には、二つのＣｕの電極の間にＣｏ／Ｃｕ／Ｃｏの多層膜（ＧＭＲ膜）を含む直径１３０ｎｍのピラーを形成し、前記ピラーに電流を流し、流れる電流のスピンからＣｏ層の磁化に与えられるスピントルクを用いて、Ｃｏ層の磁化を反転する記録方式の実験例が報告されている。さらに、近年では、たとえば、Applied Physics Letters, Vol. 84, pp.3118-3120(2004)に記載されているように、ＴＭＲ膜を用いたナノピラーを用いて、スピントルク磁化反転が実証された。特にＴＭＲ膜を用いたスピントルク磁化反転では、従来のＭＲＡＭと同等以上の出力が得られるため、大いに注目を集めている。
以上言及したスピントルク磁化反転の模式図を図１に示す。図１において、ビット線１に、磁化方向が変化する第１の強磁性層（自由層）２、中間層３、磁化方向が固定された第２の強磁性層（固定層）４からなる磁気抵抗効果素子と、ゲート電極５で伝導を制御されたトランジスタ６が接続され、トランジスタのもう一方の端子はソース線７に接続されている。図１（ａ）のように、固定層４と自由層２の磁化を反平行（高抵抗）状態から平行（低抵抗）状態に変化させる場合には、電流８はビット線１からソース線７に流す。このとき、電子９はソース線７からビット線１に流れる。一方、図１（ｂ）のように、固定層４と自由層２の磁化を平行（低抵抗）状態から反平行（高抵抗）状態に変化させる場合には、電流８はソース線７からビット線１の方向に流せばよい。このとき、電子９はビット線１からソース線７の方向に流れる。
また最近、図２に示すように、自由層２、中間層３、固定層４を積層してなる磁気抵抗効果素子の両端に、自由層がスピントルク磁化反転するのに必要な電流より小さい電流Ｉdcを流して、自由層２の磁化に歳差運動を励起し、巨大磁気抵抗効果ないしトンネル磁気抵抗効果を介して素子の両端に交流電圧を励起するスピントルク発振器が、たとえばNature, Vol. 425, pp.382-385(2003)で提唱された。さらにまた、図３に示されているように、磁気抵抗効果素子にバイアスＴ３１を介してＧＨｚ級の周波数の交流電流を流し、逆にＤＣ電圧Ｖｄｃを取り出す新しい素子が、たとえばNature, Vol. 438, pp.339-342(2005)で提唱された。
米国特許第５７３４６０５号明細書 Journal of Magnetism and Magnetic Materials, 159, L1-6 (1996) Physical Review Letters, Vol.84, No.14, pp.3149-3152(2000) Applied Physics Letters, Vol. 84, pp.3118-3120(2004) Nature, Vol. 425, pp.382-385(2003) Nature, Vol. 438, pp.339-342(2005)
しかし、従来のスピントルク磁化反転を応用したＴＭＲ型のＭＲＡＭには、以下のような問題がある。
スピントルク磁化反転を応用して大容量の高集積メモリを作製する場合、ＴＭＲ素子に接続されているトランジスタの面積も小さくなり、ＴＭＲ素子に流せる電流が小さくなる。したがって、大容量の高集積メモリを実現するには、スピントルク磁化反転のしきい電流密度値Ｊcを小さくしていく必要がある。現在、たとえばApplied Physics Letters, Vol. 87, p.225210 (2005)に記載されているように、Ｊc〜２．２×１０6（Ａ／ｃｍ2）が実現されている。しかし今後この値を、不揮発メモリで重要な熱安定性を確保しながら、さらに低減していくことは、かなり難しいと考えられている。
また、図２に示されたスピントルク発振器は、出力が最大のものでも１μＷ程度と小さいことが課題である。また、図３で示されたスピントルクダイオードは、出力は十分大きいものの、これを実際の集積回路に組み込む場合、ＧＨｚ級の高周波電流をいかにＴＭＲ素子に流すかが課題となる。すなわち、もし交流電流の発振器が素子から遠い場所に設置されている場合、途中の配線で電流がリークし、交流電流がＴＭＲ素子まで届かないという可能性がある。また、低コストの交流電流発振器をどのように構成するかも大きな課題である。
本発明による磁気メモリは、非磁性層を挟んで固定層と自由層が積層されたメモリ素子を備え、固定層の磁化方向に対する自由層の磁化方向によって記録を行うものであり、非磁性層を挟んで固定層と自由層が積層され、固定層と自由層の磁化方向が反平行である第１の補助素子と、非磁性層を挟んで固定層と自由層が積層され、固定層と自由層の磁化方向が平行である第２の補助素子と、第１の補助素子を介してメモリ素子の膜面に垂直に電流を流す手段と、第２の補助素子を介してメモリ素子の膜面に垂直に電流を流す手段とを有する。
ここで、メモリ素子の自由層の磁化方向を固定層の磁化方向に対して反平行な状態から平行な状態にするのに必要な電流の絶対値が、第１の補助素子の自由層の磁化方向を固定層の磁化方向に平行な状態にするのに必要な電流の絶対値より小さく、メモリ素子の自由層の磁化方向を固定層の磁化方向に平行な状態から反平行な状態にするのに必要な電流の絶対値が、第２の補助素子の自由層の磁化方向を固定層の磁化方向に反平行な状態にするのに必要な電流の絶対値より小さい。また、第１の補助素子と第２の補助素子は、磁気メモリ素子を間に挟んで直列に接続されている。
より好適には、第１の補助素子の固定層と自由層の磁化の方向を反平行状態から平行状態にする電流の絶対値をIdc11、平行状態から反平行状態にする電流の絶対値をIdc12、磁気メモリの固定層と自由層の磁化の方向を反平行状態から平行状態にする電流の絶対値をIdc21、平行状態から反平行状態にする電流の絶対値をIdc22、第２の補助素子の固定層と自由層の磁化の方向を反平行状態から平行状態にする電流の絶対値をIdc31、平行状態から反平行状態にする電流の絶対値をIdc32とするとき、Idc11＞Idc21＞Idc31、及びIdc12＜Idc22＜Idc32である。
また、本発明による磁気メモリは、非磁性層を挟んで固定層と自由層が積層されたメモリ素子を備え、固定層の磁化方向に対する自由層の磁化方向によって記録を行う磁気メモリであり、高周波発振する第１の補助素子と、第１の補助素子による高周波電流を重畳した直流パルス電流をメモリ素子の膜面に垂直に自由層から固定層の方向に流す手段と、高周波発振する第２の補助素子と、第２の補助素子による高周波電流を重畳した直流パルス電流をメモリ素子の膜面に垂直に固定層から自由層の方向流す手段とを有する。第１の補助素子と第２の補助素子は、磁気メモリ素子を間に挟んで直列に接続されている。
また、本発明による磁気メモリの書き込み方法は、非磁性層を挟んで固定層と自由層が積層されたメモリ素子と、非磁性層を挟んで固定層と自由層が積層され固定層と自由層の磁化方向が反平行である第１の補助素子と、非磁性層を挟んで固定層と自由層が積層され固定層と自由層の磁化方向が平行である第２の補助素子とを有し、第１の補助素子と第２の補助素子はメモリ素子を中央に挟んで直列接続され、メモリ素子の自由層の磁化方向を固定層の磁化方向に対して反平行な状態から平行な状態にするのに必要な電流の絶対値が、第１の補助素子の自由層の磁化方向を固定層の磁化方向に平行な状態にするのに必要な電流の絶対値より小さく、メモリ素子の自由層の磁化方向を固定層の磁化方向に平行な状態から反平行な状態にするのに必要な電流の絶対値が、第２の補助素子の自由層の磁化方向を固定層の磁化方向に反平行な状態にするのに必要な電流の絶対値より小さく、メモリ素子の固定層の磁化方向に対する自由層の磁化方向によって記録を行う磁気メモリに書き込みを行う方法である。
この書き込み方法では、メモリ素子の自由層の磁化方向を固定層の磁化方向に反平行な状態から平行な状態にするときは、メモリ素子の自由層の磁化方向を反転させるのに必要な電流の絶対値より絶対値の小さな値の電流パルスを第１の補助素子から前記メモリ素子の方向に印加する。また、メモリ素子の自由層の磁化方向を固定層の磁化方向に平行な状態から反平行な状態にするときは、メモリ素子の自由層の磁化方向を反転させるのに必要な電流の絶対値より絶対値の小さな値の電流パルスを第２の補助素子から前記メモリ素子の方向に印加する。
本発明によれば、書込み電流が小さく、低消費電力のスピントルク磁化反転を用いた磁気ランダムアクセスメモリを提供できる。
以下、本発明を、図面を用いて詳細に説明する。
図４に、本発明を用いた磁気メモリの主要な構成要素を示す。この磁気メモリは、３個の磁気抵抗効果素子４４，４８，５２を備える。第一の磁気抵抗効果素子（第１の補助素子）４４は、磁化方向がなんらかの方法、たとえば反強磁性膜からの交換結合力等によって固定された第１の強磁性膜４３、非磁性の中間層４２、磁化方向が固定層磁化方向と反平行方向に向いている第２の強磁性層４１を有する。トンネル磁気抵抗効果素子の場合、中間層４２には絶縁膜が用いられる。第二（中央）の磁気抵抗効果素子４８は、磁化方向がなんらかの方法、たとえば反強磁性膜からの交換結合力等によって固定された第１の強磁性膜（固定層）４７、非磁性の中間層４６、磁化方向が固定層磁化方向と平行ないし反平行方向に向いている第２の強磁性層（自由層）４５を有する。トンネル磁気抵抗効果素子の場合、中間層４６には絶縁膜が用いられる。この第二（中央）の磁気抵抗効果素子４８が、メモリ素子として機能する。第三の磁気抵抗効果素子（第２の補助素子）５２は、磁化方向がなんらかの方法、たとえば反強磁性膜からの交換結合力等によって固定された第１の強磁性膜５１は、非磁性の中間層５０、磁化方向が固定層磁化方向と平行方向に向いている第２の強磁性層４９を有する。トンネル磁気抵抗効果素子の場合、中間層５０には絶縁膜が用いられる。３つの磁気抵抗効果素子前４４，４８，５２に電流を流すためのスイッチング素子６には、通常ＣＭＯＳトランジスタが用いられる。１はビット線（ＢＬ）、５はトランジスタの抵抗を制御するゲート電極、７はソース線（ＳＬ）である。
次に、このメモリの書込み動作について説明する。図５は、図４の第二の磁気抵抗効果素子４４の自由層４５の磁化方向が固定層４７の磁化方向に対して反平行（高抵抗状態）の場合の書込み動作の説明図である。まず、ゲート電極５に電圧を印加してトランジスタ６をオン状態にする。次に、ビット線１を昇圧して、第一の磁気抵抗効果素子４４に電流−Idc00を流す。この場合、−Idc00の値は、第一の磁気抵抗効果素子４４の自由層４１の磁化が反転する電流−Idc11より絶対値が小さい値に設定する。この−Idc00により第一の磁気抵抗効果素子４４の自由層４１の磁化４１は、スピントルクの影響を受けて歳差運動を行う。歳差運動により自由層４１の磁化の向きが変化すると、磁気抵抗効果により抵抗が時間変化し、その抵抗変化に比例した交流電流が発生する。この電流は元々印加されたIdc00に重畳され、第二の磁気抵抗効果素子４８に流れ込む。第二の磁気抵抗効果素子４８の元来のしきい電流値−Idc21の絶対値は、−Idc00の絶対値より大きい。しかし、第一の磁気抵抗効果素子４４で発生した交流電流Ｉrfにより第二の磁気抵抗効果素子４８の自由層４５の歳差運動が増幅されるため、−Idc21より絶対値の小さい電流−Idc00により磁化反転が起こる。すなわち、メモリとして用いる第二の磁気抵抗効果素子４８のしきい電流値を実効的に下げる効果がある。
図６は、図４の第二の磁気抵抗効果素子４４の自由層４５の磁化方向が固定層４７の磁化方向に対して平行（低抵抗状態）の場合の書込み動作の説明図である。まず、ゲート電極５に電圧を印加してトランジスタ６をオン状態にする。次に、ソース線７を昇圧して第三の磁気抵抗効果素子５２に電流Idc01を流す。この場合、Idc01の値は、第三の磁気抵抗効果素子５２の自由層４９の磁化が反転する電流Idc32より小さい電流値に設定する。このIdc01により第三の磁気抵抗効果素子５２の自由層４９の磁化は、スピントルクの影響を受けて歳差運動を行う。歳差運動により自由層４９の磁化の向きが変化すると、磁気抵抗効果により抵抗が時間変化し、その抵抗変化に比例した交流電流が発生する。この電流は元々印加されたIdc01に重畳され、第二の磁気抵抗効果素子４８に流れ込む。第二の磁気抵抗効果素子４８の元来のしきい電流値Idc22はIdc01より大きい。しかし第三の磁気抵抗効果素子５２で発生した交流電流Ｉrfにより第二の磁気抵抗効果素子４８の自由層４５の歳差運動が増幅されるため、Idc22より小さい電流Idc01により磁化反転が起こる。
図７は、以上の説明で用いた電流の関係の一例を示したものである。７１は、第一の磁気抵抗効果素子（第１の補助素子）４４が単独で存在した場合の電流−抵抗ヒステリシスである。固定層の磁化方向と自由層の磁化方向が反平行状態から平行状態への磁化反転のしきい電流は−Idc11である。また、平行状態から反平行状態への磁化反転の電流しきい値は＋Idc12である。以下、固定層の磁化と自由層の磁化の方向が反平行状態であることを単に反平行状態といい、固定層の磁化と自由層の磁化の方向が平行状態であることを単に平行状態という。
７３は、第三の磁気抵抗効果素子（第１の補助素子）５２が単独で存在した場合の電流−抵抗ヒステリシスである。平行状態から反平行状態への磁化反転のしきい電流はIdc32である。また、平行状態への磁化反転の電流しきい値は−Idc31である。
７２はメモリとして用いる第二の磁気抵抗効果素子４８が単独で存在した場合の電流−抵抗ヒステリシスである。反平行状態から平行状態への磁化反転のしきい電流は−Idc21であり、その絶対値は−Idc11より小さい。そこで、これらの磁気抵抗効果素子に電流−Idc00を流す。前述したように、第一の磁気抵抗効果素子４４では−Idc00に重畳したＩrfが発生する。この交流電流の効果によりヒステリシス７２が破線のように変化し、しきい電流値の絶対値が低下する。これにより、単独に存在した場合には磁化反転を起こさない電流値−Idc00で、第二の磁気抵抗効果素子４８の磁化反転が起こる。
一方、第二の磁気抵抗効果素子４８の平行状態から反平行状態への磁化反転のしきい電流はIdc22であり、その絶対値は、第三の磁気抵抗効果素子５２が平行状態から反平行状態に遷移するしきい電流＋Idc32より小さい。これらの磁気抵抗効果素子に電流Idc01を流すと、前述したように、第三の磁気抵抗効果素子５２ではIdc01に重畳したＩrfが発生する。この交流電流の効果によりヒステリシス７２が破線のように変化し、しきい電流値の絶対値が低下する。これにより単独に存在した場合には磁化反転を起こさない電流値Idc01で、第二の磁気抵抗効果素子４８の磁化反転が起こる。
図８は、さらに上記のそれぞれの磁気抵抗素子が単独で存在した場合の電流しきい値が特別の関係を満足する場合の例である。８１は、第一の磁気抵抗効果素子（第１の補助素子）４４が単独で存在した場合の電流−抵抗ヒステリシスである。反平行状態から平行状態への磁化反転のしきい電流は−Idc11である。ここで注意すべきは、第一の磁気抵抗効果素子４４の平行状態から反平行状態への磁化反転の電流しきい値の絶対値＋Idc12は、第二、第三の磁気抵抗効果素子の電流しきい値の絶対値より小さいことである。これにより、正方向の電流で第二の磁気抵抗効果素子４８を平行状態から反平行状態にスイッチした場合に、必ず第一の磁気抵抗効果素子４４の磁化状態が自動的に反平行状態となる。
８２はメモリとして用いる第二の磁気抵抗効果素子４８が単独で存在した場合の電流−抵抗ヒステリシスである。反平行状態から平行状態への磁化反転のしきい電流は−Idc21であり、その絶対値は−Idc11より小さい。そこで、これらの磁気抵抗効果素子に電流−Idc00を流す。前述したように、第一の磁気抵抗効果素子４４では−Idc00に重畳したＩrfが発生する。この交流電流の効果によりヒステリシス８２が破線のように変化し、しきい電流値の絶対値が低下する。これにより、単独に存在した場合には磁化反転を起こさない電流値−Idc00で、第二の磁気抵抗効果素子４８の磁化反転が起こる。
一方、第二の磁気抵抗効果素子４８の平行状態から反平行状態への磁化反転のしきい電流はIdc22であり、その絶対値は、第三の磁気抵抗効果素子５２が平行状態から反平行状態に遷移するしきい電流＋Idc32より小さい。これらの磁気抵抗効果素子に電流Idc01を流すと、前述したように、第三の磁気抵抗効果素子５２ではIdc01に重畳したＩrfが発生する。この交流電流の効果によりヒステリシス８２が破線のように変化し、しきい電流値の絶対値が低下する。これにより、単独に存在した場合には磁化反転を起こさない電流値Idc01で、第二の磁気抵抗効果素子４８の磁化反転が起こる。
同様に８３は、第三の磁気抵抗効果素子（第２の補助素子）５２が単独で存在した場合の電流−抵抗ヒステリシスである。平行状態から反平行状態への磁化反転のしきい電流はIdc32である。ここで注意すべきは、第三の磁気抵抗効果素子５２の反平行状態から平行状態への磁化反転の電流しきい値−Idc31の絶対値は、第一、第二の磁気抵抗効果素子の電流しきい値の絶対値より小さいことである。これにより、負方向の電流で第二の磁気抵抗効果素子４８を平行状態から反平行状態にスイッチした場合に、必ず第三の磁気抵抗効果素子５２の磁化状態が自動的に反平行状態となる。
図９は、磁気抵抗効果素子を流れる電流の波形の一例を示す図である。この例では、反平行状態から平行状態への磁化反転過程の例を示した。図９（ａ）は、第三の磁気抵抗加型素子５２に印加される電流パルス波形である。所定の時間（典型的には、１ｎｓから１００ｎｓ）、一定の電流値（典型的には３０μＡから５００μＡ）を有する台形の電流波形である。図９（ｂ）は、第三の磁気抵抗効果素子５２から出力される電流波形である。図９（ａ）の台形の電流波形の上に、第三の磁気抵抗効果素子で発生した交流電流Ｉrf（典型的には５０〜５００ｐｓ）が重畳された電流波形となっていることがわかる。
以上は、磁気抵抗効果素子としてＧＭＲ素子、ＴＭＲ素子のいずれを用いた場合でも適用できる例であった。以下に、さらに具体的な実施例を示す。
［例１］３つの磁気抵抗効果素子がいずれもＴＭＲ素子の例
すでに述べたように、ＴＭＲ素子はＧＭＲ素子と比較して格段に大きい抵抗変化率を示すため、メモリ素子として適している。また、ＴＭＲ素子をスピントルク発振器として用いた場合でも、ＧＭＲ素子を用いた場合に比べ格段に大きい電流振幅Ｉrfが得られるので、この例は最も現実的な組み合わせでの一つである。
メモリ素子として用いる第二のＴＭＲ素子の膜構成は、Ｔａ／ＮｉＦｅ／ＩｒＭｎ／ＣｏＦｅ／Ｒｕ／ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢ／Ｒｕ／ＣｏＦｅＢ／キャップとした。ＩｒＭｎは磁化を一方向に固定する反強磁性体膜、ＣｏＦｅ／Ｒｕ／ＣｏＦｅＢはＲｕを介した交換結合で結ばれた積層フェリ固定層、ＭｇＯは障壁層で膜厚は約０．９ｎｍ、ＣｏＦｅＢ／Ｒｕ／ＣｏＦｅＢはＲｕを介した交換結合で結ばれた積層フェリ自由層である。積層フェリ自由層を用いることで、−Idc21と＋Idc22の絶対値がほぼ等しい、正負対称な電流−抵抗ヒステリシスを実現できる。ピラーのサイズは８０×１６０ｎｍである。
第二のＴＭＲ素子のリファレンスとして同一基板上に作製した単独のＴＭＲ素子の特性を計測したところ、平行状態の抵抗は１ｋΩ、電流しきい値は、−Idc21＝−０．２（ｍＡ）、Idc22＝０．３ｍＡであった。ＴＭＲ比は約１００％で、反平行状態の低バイアス電圧での抵抗値は約２ｋΩである。このデータを基に、第一のＴＭＲ素子及び第三のＴＭＲ素子を設計した。
まず、第一のＴＭＲ素子では、負側のしきい電流値を絶対値で０．３ｍＡ以上とするため、固定層のＣｏＦｅＢ膜厚を減らして、自由層に負方向の磁界オフセットがかかるようにした。それ以外の膜構成及びＭｇＯの膜厚は第二のＴＭＲ素子のそれと同じであり、ピラーサイズも同じである。第一のＴＭＲ素子のリファレンスとして同一基板上に作製した単独のＴＭＲ素子の平行状態の抵抗は１ｋΩ、電流しきい値は、−Idc1＝−０．３（ｍＡ）、Idc3＝０．１ｍＡであった。次に、第三のＴＭＲ素子では、正側のしきい電流値を絶対値で０．４ｍＡ以上とするため、固定層のＣｏＦｅＢ膜厚を増やし、自由層に正方向の磁界オフセットがかかるようにした。それ以外の膜構成及びＭｇＯの膜厚は第二のＴＭＲ素子のそれと同じであり、ピラーサイズも同じである。第一のＴＭＲ素子のリファレンスとして同一基板上に作製した単独のＴＭＲ素子の平行状態の抵抗は１ｋΩ、電流しきい値は、−Idc1＝−０．１（ｍＡ）、Idc3＝０．４ｍＡであった。
そこで、これらの膜を積層させたナノピラーで実験を行った。ナノピラーの加工には磁性膜の反応性イオンビームエッチングを用いて、垂直性のよい加工を行った。完成した素子に＋０．５ｍＡの電流を流し、３個のＴＭＲ素子の磁化配置をすべて反平行配置とした。この状態で、第一のＴＭＲ素子側から電流をマイナス方向に徐々に増加させていくと、−０．１ｍＡで抵抗値が１ｋΩ低下し、第三のＴＭＲ素子の磁化状態のみが平行状態になり、−０．１２ｍＡで抵抗が１ｋΩ低下し、第二のＴＭＲ素子の磁化状態が平衡状態に変化したことが確認できた。この状態で電流をゼロとし、電流の値を正側に徐々に上げていくと、＋０．１５ｍＡで抵抗が１ｋΩ上昇し、メモリである第二のＴＭＲ素子の磁化状態が平行状態から反平行状態になったことが確認された。このとき、第三のＴＭＲ素子の磁化状態は平行状態のままである。以下、この動作を繰り返すことで、メモリとして機能させることができる。その場合、第一のＴＭＲ素子の磁化状態は反平行状態に、第３の磁化反転素子の磁化状態は平行状態に固定されたままで、メモリである第二のＴＭＲ素子の磁化状態のみが、平行状態と反平行状態で切り替わることとなる。
逆に、まず初期状態として、素子に−０．５ｍＡの電流を流し、３個のＴＭＲ素子をすべて平行状態とすることもできる。この場合、＋０．１５ｍＡの電流を流すと、第一のＴＭＲ素子及び第二のＴＭＲ素子の磁化状態が、平行状態から反平行状態に変化する。次に−０．１２ｍＡの電流を流すと、第二のＴＭＲ素子の磁化状態のみが反平行状態から平行状態に変化する。以下、この動作を繰り返すことで、メモリとして機能させることができる。その場合、第一のＴＭＲ素子の磁化状態は反平行状態に、第３のＴＭＲ素子の磁化状態は平行状態に固定されたままで、メモリである第二のＴＭＲ素子の磁化状態のみが、平行状態と反平行状態で切り替わることとなる。
［例２］第二の磁気抵抗効果素子がＴＭＲ素子でその他の磁気抵抗効果素子がＧＭＲ素子の例
すでに述べたように、ＴＭＲ素子はＧＭＲ素子と比較して格段に大きい抵抗変化率を示すため、メモリ素子として適している。また、ＧＭＲ素子はＴＭＲ素子に比べて抵抗が低いので、全体の抵抗を下げたい場合の用途にかなっている。
メモリ素子として用いる第二のＴＭＲ素子の膜構成は、Ｔａ／ＮｉＦｅ／ＩｒＭｎ／ＣｏＦｅ／Ｒｕ／ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢ／Ｒｕ／ＣｏＦｅＢ／キャップとした。ＩｒＭｎは磁化を一方向に固定する反強磁性体膜、ＣｏＦｅ／Ｒｕ／ＣｏＦｅＢはＲｕを介した交換結合で結ばれた積層フェリ固定層、ＭｇＯは障壁層で膜厚は約０．９ｎｍ、ＣｏＦｅＢ／Ｒｕ／ＣｏＦｅＢはＲｕを介した交換結合で結ばれた積層フェリ自由層である。積層フェリ自由層を用いることで、−Idc21と＋Idc22の絶対値がほぼ等しい、正負対称な電流−抵抗ヒステリシスを実現できる。ピラーのサイズは８０×１６０ｎｍである。
第一及び第三の磁気抵抗効果素子としてはＧＭＲ素子を用いる。具体的な膜構成としては、Ｔａ／ＮｉＦｅ／ＩｒＭｎ／ＣｏＦｅ／Ｒｕ／ＣｏＦｅ／Ｃｕ／ＮｉＦｅ／ＣｏＦｅ／Ｔａを用いた。ＣｏＦｅ／Ｒｕ／ＣｏＦｅは、Ｒｕを介した交換結合で結ばれた積層フェリ固定層、ＮｉＦｅ／ＣｏＦｅが自由層である。第一のＧＭＲ素子では負側のしきい電流値を絶対値で０．３ｍＡ以上とするため、固定層の自由層側のＣｏＦｅ膜厚を減らして、自由層に負方向の磁界オフセットがかかるようにした。Ｃｕ膜厚は３．２ｎｍとした。第三のＧＭＲ素子では正側のしきい電流値を絶対値で０．４ｍＡ以上とするため、固定層の自由層側のＣｏＦｅ膜厚を増やし、自由層に正方向の磁界オフセットがかかるようにした。Ｃｕ膜厚は、第一のＧＭＲのそれと同一である。
そこで、これらの膜を積層させたナノピラーで実験を行った。ナノピラーの加工には磁性膜の反応性イオンビームエッチングを用いて、垂直性のよい加工を行った。完成した素子に＋０．５ｍＡの電流を流し、３個の磁気抵抗素子の磁化配置をすべて反平行配置とした。この状態で、第一のＴＭＲ素子側から電流をマイナス方向に徐々に増加させていくと、−０．０８ｍＡで抵抗値がわずかに低下し、第三のＧＭＲ素子の磁化状態のみが平行状態になり、−０．１５ｍＡで抵抗が１ｋΩ低下し、第二のＴＭＲ素子の磁化状態が平行状態に変わったことが確認できた。この状態で電流をゼロとし、電流の値を正側に徐々に上げていくと、＋０．２ｍＡでさらに抵抗が１ｋΩ上昇し、メモリである第二のＴＭＲ素子の磁化状態が平行状態から反平行状態になったことが確認された。このとき第三のＧＭＲ素子の磁化状態は平行状態のままである。以下、この動作を繰り返すことで、メモリとして機能させることができる。その場合、第一のＧＭＲ素子の磁化状態は反平行状態に、第３の磁化反転素子の磁化状態は平行状態に固定されたままで、メモリである第二のＴＭＲ素子の磁化状態のみが、平行状態と反平行状態で切り替わることとなる。
逆に、まず初期状態として、素子に−０．５ｍＡの電流を流し、３個の磁気抵抗効果素子の磁化配置をすべて平行状態とすることもできる。この場合、＋０．２ｍＡの電流を流すと、第一のＧＭＲ素子及び第二のＴＭＲ素子の磁化状態が、平行状態から反平行状態に変化する。次に−０．１５ｍＡの電流を流すと、第二のＴＭＲ素子の磁化状態のみが反平行状態から平行状態に変化する。以下、この動作を繰り返すことで、メモリとして機能させることができる。その場合、第一のＧＭＲ素子の磁化状態は反平行状態に、第３のＧＭＲ素子の磁化状態は平行状態に固定されたままで、メモリである第二のＴＭＲ素子の磁化状態のみが、平行状態と反平行状態で切り替わることとなる。
［例３］メモリセル構造
次に、図１０を用いて本発明のメモリセル構造を詳細に説明する。図１０（ａ）はメモリセルの断面図、図１０（ｂ）はメモリセルの平面図である。まずメモリ最下部に、磁気抵抗効果素子に流す電流を制御するトランジスタが形成されている。１０５は分離部、１０６はトランジスタのドレイン領域、１０７はソース領域であり、ソース領域は金属のビア１０８と通じてソース線７に接続されている。１０４はトランジスタに電界を印加するためのワード線である。一方、ドレイン領域は、金属のビア１０３を通じて磁気抵抗効果素子を作製する下地となる金属１０２に接続され、その上部に、三個の磁気抵抗効果素子が、お互いを連結する金属中間膜１０１、たとえばＣｕ，Ｒｕなどの低抵抗金属膜を介して作製されている。最上部の磁気抵抗効果素子は、金属中間膜１０１を介してビット線に接続されている。図１０（ｂ）のレイアウトからわかるように、このメモリアレイの単位セルの占める面積は、２Ｆ×４Ｆ＝８Ｆ2と高集積である。
スピントルク磁化反転の原理を示す図であり、（ａ）は反平行状態から平行状態への磁化反転を示す図、（ｂ）は平行状態から反平行状態への磁化反転を示す図。 スピントルク効果を応用した発振器の原理を示す図。 スピントルクダイオード効果の原理を示す図。 本発明で用いる３個の磁気抵抗効果型素子の詳細構成を示す図。 反平行状態から平行状態への書き込み方法を示す図。 平行状態から反平行状態への書き込み方法を示す図。 ３個の磁気抵抗効果素子の電流−抵抗ヒステリシスを示す図。 ３個の磁気抵抗効果素子の電流−抵抗ヒステリシスを示す図。 書き込み波形を示す図。 メモリセルの詳細構造を示す図。
符号の説明
１…ビット線、２…第１の強磁性層（自由層）、３…中間層、４…第２の強磁性層（固定層）、５…ゲート電極、６…トランジスタ、７…ソース線、３１…バイアスＴ、４１…第２の強磁性層（自由層）、４２…非磁性の中間層、４３…第１の強磁性膜（固定層）、４４…第一の磁気抵抗効果素子、４５…第２の強磁性層（自由層）、４６…非磁性の中間層、４７…第１の強磁性膜（固定層）、４８…第二（中央）の磁気抵抗効果素子、４９…第２の強磁性層（自由層）、５０…非磁性の中間層、５１…第１の強磁性膜（固定層）、５２…第三の磁気抵抗効果素子、１０１…金属中間膜、１０２…下地金属、１０３…金属ビア、１０４…ワード線、１０５…分離部、１０６…ドレイン領域、１０７…ソース領域、１０８…金属ビア

Claims (9)

  1. 非磁性層を挟んで固定層と自由層が積層されたメモリ素子を備え、前記固定層の磁化方向に対する前記自由層の磁化方向によって記録を行う磁気メモリにおいて、
    非磁性層を挟んで固定層と自由層が積層され、固定層と自由層の磁化方向が反平行である第１の補助素子と、
    非磁性層を挟んで固定層と自由層が積層され、固定層と自由層の磁化方向が平行である第２の補助素子と、
    前記第１の補助素子を介して前記メモリ素子の膜面に垂直に電流を流す手段と、
    前記第２の補助素子を介して前記メモリ素子の膜面に垂直に電流を流す手段とを有し、
    前記メモリ素子の自由層の磁化方向を固定層の磁化方向に対して反平行な状態から平行な状態にするのに必要な電流の絶対値が、前記第１の補助素子の自由層の磁化方向を固定層の磁化方向に平行な状態にするのに必要な電流の絶対値より小さく、前記メモリ素子の自由層の磁化方向を固定層の磁化方向に平行な状態から反平行な状態にするのに必要な電流の絶対値が、前記第２の補助素子の自由層の磁化方向を固定層の磁化方向に反平行な状態にするのに必要な電流の絶対値より小さいことを特徴とする磁気メモリ。
  2. 請求項１記載の磁気メモリにおいて、前記第１の補助素子と前記第２の補助素子は、前記磁気メモリ素子を間に挟んで直列に接続されていることを特徴とする磁気メモリ。
  3. 請求項２記載の磁気メモリにおいて、
    前記第１の補助素子の固定層と自由層の磁化の方向を反平行状態から平行状態にする電流の絶対値をIdc11、平行状態から反平行状態にする電流の絶対値をIdc12、
    前記磁気メモリの固定層と自由層の磁化の方向を反平行状態から平行状態にする電流の絶対値をIdc21、平行状態から反平行状態にする電流の絶対値をIdc22、
    前記第２の補助素子の固定層と自由層の磁化の方向を反平行状態から平行状態にする電流の絶対値をIdc31、平行状態から反平行状態にする電流の絶対値をIdc32とするとき、
    Idc11＞Idc21＞Idc31、及びIdc12＜Idc22＜Idc32
    であることを特徴とする磁気メモリ。
  4. 請求項２記載の磁気メモリにおいて、前記第１の補助素子、磁気メモリ素子、及び第２の補助素子はすべてトンネル磁気抵抗効果素子であることを特徴とする磁気メモリ。
  5. 請求項２記載の磁気メモリにおいて、前記磁気メモリ素子はトンネル磁気抵抗効果素子であり、前記第１及び第２の補助素子は巨大磁気抵抗効果素子であることを特徴とする磁気メモリ。
  6. 非磁性層を挟んで固定層と自由層が積層されたメモリ素子を備え、前記固定層の磁化方向に対する前記自由層の磁化方向によって記録を行う磁気メモリにおいて、
    高周波発振する第１の補助素子と、
    前記第１の補助素子による高周波電流を重畳した直流パルス電流を前記メモリ素子の膜面に垂直に前記自由層から前記固定層の方向に流す手段と、
    高周波発振する第２の補助素子と、
    前記第２の補助素子による高周波電流を重畳した直流パルス電流を前記メモリ素子の膜面に垂直に前記固定層から前記自由層の方向に流す手段と
    を有することを特徴とする磁気メモリ。
  7. 請求項６記載の磁気メモリにおいて、前記第１の補助素子と前記第２の補助素子は、前記磁気メモリ素子を間に挟んで直列に接続されていることを特徴とする磁気メモリ。
  8. 請求項７記載の磁気メモリにおいて、前記磁気メモリ素子はトンネル磁気抵抗効果素子であることを特徴とする磁気メモリ。
  9. 非磁性層を挟んで固定層と自由層が積層されたメモリ素子と、非磁性層を挟んで固定層と自由層が積層され固定層と自由層の磁化方向が反平行である第１の補助素子と、非磁性層を挟んで固定層と自由層が積層され固定層と自由層の磁化方向が平行である第２の補助素子とを有し、前記第１の補助素子と第２の補助素子は前記メモリ素子を中央に挟んで直列接続され、
    前記メモリ素子の自由層の磁化方向を固定層の磁化方向に対して反平行な状態から平行な状態にするのに必要な電流の絶対値が、前記第１の補助素子の自由層の磁化方向を固定層の磁化方向に平行な状態にするのに必要な電流の絶対値より小さく、
    前記メモリ素子の自由層の磁化方向を固定層の磁化方向に平行な状態から反平行な状態にするのに必要な電流の絶対値が、前記第２の補助素子の自由層の磁化方向を固定層の磁化方向に反平行な状態にするのに必要な電流の絶対値より小さく、
    前記メモリ素子の前記固定層の磁化方向に対する前記自由層の磁化方向によって記録を行う磁気メモリに書き込みを行う方法であって、
    前記メモリ素子の自由層の磁化方向を固定層の磁化方向に反平行な状態から平行な状態にするときは、前記メモリ素子の自由層の磁化方向を反転させるのに必要な電流の絶対値より絶対値の小さな値の電流パルスを前記第１の補助素子から前記メモリ素子の方向に印加し、
    前記メモリ素子の自由層の磁化方向を固定層の磁化方向に平行な状態から反平行な状態にするときは、前記メモリ素子の自由層の磁化方向を反転させるのに必要な電流の絶対値より絶対値の小さな値の電流パルスを前記第２の補助素子から前記メモリ素子の方向に印加すること
    を特徴とする磁気メモリの書き込み方法。
JP2007333872A 2007-12-26 2007-12-26 磁気メモリ及び磁気メモリの書き込み方法 Expired - Fee Related JP5224803B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007333872A JP5224803B2 (ja) 2007-12-26 2007-12-26 磁気メモリ及び磁気メモリの書き込み方法
US12/314,577 US7764538B2 (en) 2007-12-26 2008-12-12 Magnetic memory and method for writing to magnetic memory
KR1020080129517A KR100994325B1 (ko) 2007-12-26 2008-12-18 자기 메모리 및 자기 메모리의 기입 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007333872A JP5224803B2 (ja) 2007-12-26 2007-12-26 磁気メモリ及び磁気メモリの書き込み方法

Publications (2)

Publication Number Publication Date
JP2009158665A JP2009158665A (ja) 2009-07-16
JP5224803B2 true JP5224803B2 (ja) 2013-07-03

Family

ID=40798175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007333872A Expired - Fee Related JP5224803B2 (ja) 2007-12-26 2007-12-26 磁気メモリ及び磁気メモリの書き込み方法

Country Status (3)

Country Link
US (1) US7764538B2 (ja)
JP (1) JP5224803B2 (ja)
KR (1) KR100994325B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10230330B2 (en) 2016-05-13 2019-03-12 Kabushiki Kaisha Toshiba Oscillator and calculating device

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5445133B2 (ja) * 2007-09-19 2014-03-19 日本電気株式会社 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子
JP5036585B2 (ja) * 2008-02-13 2012-09-26 株式会社東芝 磁性発振素子、この磁性発振素子を有する磁気ヘッド、および磁気記録再生装置
US8164861B2 (en) * 2009-12-11 2012-04-24 Hitachi Global Storage Technologies Netherlands B.V. Spin torque oscillator sensor employing antiparallel coupled oscilation layers
US8199553B2 (en) * 2009-12-17 2012-06-12 Hitachi Global Storage Technologies Netherlands B.V. Multilevel frequency addressable field driven MRAM
JP5560944B2 (ja) * 2010-06-18 2014-07-30 ソニー株式会社 記憶素子の駆動方法
JP5577924B2 (ja) * 2010-08-02 2014-08-27 Ｔｄｋ株式会社 混合器および周波数変換装置
KR101676809B1 (ko) 2010-08-13 2016-11-16 삼성전자주식회사 발진기 및 그 동작방법
KR101676808B1 (ko) 2010-08-25 2016-11-17 삼성전자 주식회사 발진기 및 그 동작방법
KR101701979B1 (ko) 2010-09-02 2017-02-03 삼성전자 주식회사 발진기 및 그 동작방법
KR101740485B1 (ko) 2010-09-16 2017-05-29 삼성전자 주식회사 발진기와 그 제조 및 동작방법
KR101777264B1 (ko) 2010-11-09 2017-09-12 삼성전자 주식회사 발진기 및 상기 발진기의 동작 방법
US8508973B2 (en) * 2010-11-16 2013-08-13 Seagate Technology Llc Method of switching out-of-plane magnetic tunnel junction cells
US8830734B2 (en) * 2010-11-19 2014-09-09 Seagate Technology Llc Using a nearby cell to provide field assisted switching in a magnetic memory array
US8203389B1 (en) 2010-12-06 2012-06-19 Headway Technologies, Inc. Field tunable spin torque oscillator for RF signal generation
KR101236116B1 (ko) * 2011-03-15 2013-02-21 한양대학교 산학협력단 마그네틱 도메인의 이동을 이용하는 마그네틱 메모리 및 동작방법
JP5417369B2 (ja) * 2011-03-25 2014-02-12 株式会社東芝 磁気素子及び不揮発性記憶装置
JP5214765B2 (ja) * 2011-03-25 2013-06-19 株式会社東芝 磁気抵抗素子および磁気メモリ
KR101912223B1 (ko) 2011-08-16 2019-01-04 삼성전자주식회사 적층 자기 램 장치 및 이를 포함하는 메모리 시스템
JP5734800B2 (ja) * 2011-09-21 2015-06-17 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
JP5759882B2 (ja) * 2011-12-09 2015-08-05 株式会社日立製作所 スピン波導波路、及びスピン波演算回路
US8582240B1 (en) * 2012-08-29 2013-11-12 Headway Technologies, Inc. Magnetic recording assisted by spin torque oscillator with a radio frequency current bias
JP5383882B1 (ja) * 2012-09-26 2014-01-08 株式会社東芝 不揮発性記憶装置
JP2019179902A (ja) * 2018-03-30 2019-10-17 Tdk株式会社 磁気抵抗効果デバイス
JP7246071B2 (ja) * 2019-01-21 2023-03-27 国立研究開発法人産業技術総合研究所 磁気記憶装置
JP2020155441A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置
CN113098396B (zh) * 2021-03-23 2024-06-04 西安交通大学 包括自旋波耦合的自旋霍尔振荡器阵列的振荡器装置
JP2024126399A (ja) * 2023-03-07 2024-09-20 ソニーセミコンダクタソリューションズ株式会社 メモリ装置及びメモリシステム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734605A (en) * 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
JP4682585B2 (ja) * 2004-11-01 2011-05-11 ソニー株式会社 記憶素子及びメモリ
JP5040105B2 (ja) * 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
JP2007294737A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
DE602006013948D1 (de) * 2006-05-04 2010-06-10 Hitachi Ltd Magnetspeichervorrichtung
JP4935183B2 (ja) 2006-05-18 2012-05-23 株式会社日立製作所 半導体装置
JP2008211008A (ja) * 2007-02-27 2008-09-11 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
JP4874884B2 (ja) * 2007-07-11 2012-02-15 株式会社東芝 磁気記録素子及び磁気記録装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10230330B2 (en) 2016-05-13 2019-03-12 Kabushiki Kaisha Toshiba Oscillator and calculating device

Also Published As

Publication number Publication date
KR100994325B1 (ko) 2010-11-12
US20090168501A1 (en) 2009-07-02
JP2009158665A (ja) 2009-07-16
KR20090071404A (ko) 2009-07-01
US7764538B2 (en) 2010-07-27

Similar Documents

Publication Publication Date Title
JP5224803B2 (ja) 磁気メモリ及び磁気メモリの書き込み方法
JP4575181B2 (ja) スピン注入磁気ランダムアクセスメモリ
JP4380707B2 (ja) 記憶素子
US8514616B2 (en) Magnetic memory element and magnetic memory
JP4997789B2 (ja) 磁気メモリ
US8750036B2 (en) Unipolar spin-transfer switching memory unit
JP2012059906A (ja) 記憶素子、メモリ装置
US20120155154A1 (en) Three-Dimensional Magnetic Random Access Memory With High Speed Writing
US9379312B2 (en) Magnetoresistive effect element and magnetic random access memory using the same
US8279661B2 (en) Magnetic memory element, driving method for the same, and nonvolatile storage device
JP4518049B2 (ja) 記憶装置
JP2008171882A (ja) 記憶素子及びメモリ
JP2012064623A (ja) 記憶素子、メモリ装置
JP2008117930A (ja) 記憶素子、メモリ
JP2006332527A (ja) 磁気記憶素子
WO2010053039A1 (ja) 磁性記憶素子の初期化方法
JP5742142B2 (ja) 記憶素子、メモリ装置
JP2007317734A (ja) 記憶素子及びメモリ
JP5383744B2 (ja) 磁気メモリ
JP5803079B2 (ja) 記憶素子、メモリ装置
JP2008211059A (ja) 記憶素子、メモリ
JP2008084950A (ja) 記憶素子、メモリ
JP2012059809A (ja) 記憶素子、メモリ装置
JP2005129801A (ja) 磁気記憶素子及び磁気メモリ
JP2005129858A (ja) 磁気記憶素子及び磁気メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees