JP2005129801A - 磁気記憶素子及び磁気メモリ - Google Patents
磁気記憶素子及び磁気メモリ Download PDFInfo
- Publication number
- JP2005129801A JP2005129801A JP2003365076A JP2003365076A JP2005129801A JP 2005129801 A JP2005129801 A JP 2005129801A JP 2003365076 A JP2003365076 A JP 2003365076A JP 2003365076 A JP2003365076 A JP 2003365076A JP 2005129801 A JP2005129801 A JP 2005129801A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- magnetic
- storage layer
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 素子サイズを微細化しても、記録動作を安定して行うことができる磁気記憶素子及び磁気メモリを提供する。
【解決手段】 情報を磁性体の磁化状態によって保持する記憶層３が複数層の磁性層１６，１８から成り、記憶層３に対して、非磁性層１５を介して磁化固定層２が配置され、記憶層３の端縁と磁化固定層２の端縁とが離れるように、記憶層２と磁化固定層３が異なる平面パターンに形成されている磁気記憶素子１を構成する。また、この磁気記憶素子１と、それぞれ交差する第１の配線５と第２の配線６とを有し、第１の配線５及び第２の配線６とが交差する交点付近に、それぞれ磁気記憶素子１が配置されて成る磁気メモリを構成する。
【選択図】 図１
【解決手段】 情報を磁性体の磁化状態によって保持する記憶層３が複数層の磁性層１６，１８から成り、記憶層３に対して、非磁性層１５を介して磁化固定層２が配置され、記憶層３の端縁と磁化固定層２の端縁とが離れるように、記憶層２と磁化固定層３が異なる平面パターンに形成されている磁気記憶素子１を構成する。また、この磁気記憶素子１と、それぞれ交差する第１の配線５と第２の配線６とを有し、第１の配線５及び第２の配線６とが交差する交点付近に、それぞれ磁気記憶素子１が配置されて成る磁気メモリを構成する。
【選択図】 図１
Description
本発明は、磁気記憶素子及び磁気メモリに関するものであり、特に不揮発性メモリに用いて好適なものである。
コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のＤＲＡＭが広く使用されている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
情報通信機器、特に携帯端末等の個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジック等の素子に対して、高集積化、高速化、低電力化等、一層の高性能化が要請されている。
特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリはシステムや個人の重要な情報を保護することができる。
また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリを実現することができれば、消費電力とメモリの無駄を無くすことができる。
さらに、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリはシステムや個人の重要な情報を保護することができる。
また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリを実現することができれば、消費電力とメモリの無駄を無くすことができる。
さらに、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferro electric Random Access Memory ）等が挙げられる。
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いため、高速なアクセスに向かないという欠点がある。
一方、ＦＲＡＭにおいては、書き換え可能回数が１０１２〜１０１４と有限であるため、完全にＳＲＡＭやＤＲＡＭを置き換えるには耐久性が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いため、高速なアクセスに向かないという欠点がある。
一方、ＦＲＡＭにおいては、書き換え可能回数が１０１２〜１０１４と有限であるため、完全にＳＲＡＭやＤＲＡＭを置き換えるには耐久性が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
これらの欠点がない不揮発性メモリとして注目されているのが、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ；Magnetic Random Access Memory ）である（例えば、非特許文献１参照）。
初期のＭＲＡＭは、ＡＭＲ（anisotropic magnetoresistive）効果や、ＧＭＲ（Giant magnetoresistance）効果等を利用した、スピンバルブをベースにした構成であった（非特許文献２及び非特許文献３参照）。
しかし、これらの構成では、負荷のメモリセル抵抗が１０〜１００Ωと低いため、読み出し時のビット当たりの消費電力が大きく大容量化が難しいという欠点があった。
しかし、これらの構成では、負荷のメモリセル抵抗が１０〜１００Ωと低いため、読み出し時のビット当たりの消費電力が大きく大容量化が難しいという欠点があった。
そこで、ＴＭＲ(Tunnel Magnetoresistance)効果を利用した構成のＭＲＡＭが提案されている。
当初は、室温における抵抗変化率が１〜２％しかなかったが（非特許文献４参照）、近年では２０％近くの抵抗変化率が得られるようになり（非特許文献５参照）、ＴＭＲ効果を利用したＭＲＡＭに注目が集まるようになってきている。
当初は、室温における抵抗変化率が１〜２％しかなかったが（非特許文献４参照）、近年では２０％近くの抵抗変化率が得られるようになり（非特許文献５参照）、ＴＭＲ効果を利用したＭＲＡＭに注目が集まるようになってきている。
ＭＲＡＭでは、マトリクス状に配列されたＴＭＲ効果型の記憶素子を有するとともに、その素子群のうち特定の素子に情報を記録するために、素子群を縦横に横切るワード書き込み線とビット書き込み線を有しており、その交差領域に位置する記憶素子のみに、選択的に情報の記録（書き込み）を行うように構成されている。
そして、記憶素子に情報の記録を行う方法には、アステロイド特性を利用した方法（例えば、特許文献１参照）とスイッチング特性を利用した方法（例えば、特許文献２参照）がある。
アステロイド特性を利用した方法は、選択性が各記憶素子の保磁力特性に依存するために、素子の寸法や磁気特性のばらつきに弱いという欠点があった。
これに対して、スイッチング特性を利用した方法は、素子選択に使える磁界範囲が広いので、素子ごとの特性ばらつきが多少あっても、大規模なメモリを実現しやすい、という利点がある。
アステロイド特性を利用した方法は、選択性が各記憶素子の保磁力特性に依存するために、素子の寸法や磁気特性のばらつきに弱いという欠点があった。
これに対して、スイッチング特性を利用した方法は、素子選択に使える磁界範囲が広いので、素子ごとの特性ばらつきが多少あっても、大規模なメモリを実現しやすい、という利点がある。
ここで、スイッチング特性を利用したＭＲＡＭの模式的断面図を図８に示す。
メモリセルに記録された情報を読み出すために、メモリセルを電気的に選択するためには、ダイオード又はＭＯＳトランジスタ等を用いることができるが、図８に示す構成はＭＯＳトランジスタを用いている。
メモリセルに記録された情報を読み出すために、メモリセルを電気的に選択するためには、ダイオード又はＭＯＳトランジスタ等を用いることができるが、図８に示す構成はＭＯＳトランジスタを用いている。
まず、ＭＲＡＭのメモリセルを構成する磁気記憶素子１０１の構成を説明する。
第１の磁化固定層１１２及び第２の磁化固定層１１４は、非磁性層１１３を介して配置されていることにより、反強磁性結合している。さらに、第１の磁化固定層１１２は、反強磁性層１１１と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら４層１１１，１１２，１１３，１１４により固定層１０２が構成される。
第１の記憶層１１６及び第２の記憶層１１８は、非磁性層１１７を介して配置されていることにより、反強磁性結合している。これら第１の記憶層１１６及び第２の記憶層１１８は、それぞれの磁化Ｍ１，Ｍ２の向きが比較的容易に回転するように構成される。そして、これら３層１１６，１１７，１１８により記憶層（自由層）１０３が構成される。
第２の磁化固定層１１４と第１の記憶層１１６との間、即ち固定層１０２と記憶層（自由層）１０３との間には、トンネル絶縁層１１５が形成されている。このトンネル絶縁層１１５は、上下の磁性層１１６及び１１４の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層１０２と、トンネル絶縁層１１５と、磁化の向きを変化させることが可能な記憶層（自由層）１０３とにより、ＴＭＲ（Tunneling Magnetoresistance ）素子が構成されている。
そして、上述の各層１１１〜１１８と、下地膜１１０及びトップコート膜１１９により、ＴＭＲ素子から成る磁気記憶素子１０１が構成されている。
第１の磁化固定層１１２及び第２の磁化固定層１１４は、非磁性層１１３を介して配置されていることにより、反強磁性結合している。さらに、第１の磁化固定層１１２は、反強磁性層１１１と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら４層１１１，１１２，１１３，１１４により固定層１０２が構成される。
第１の記憶層１１６及び第２の記憶層１１８は、非磁性層１１７を介して配置されていることにより、反強磁性結合している。これら第１の記憶層１１６及び第２の記憶層１１８は、それぞれの磁化Ｍ１，Ｍ２の向きが比較的容易に回転するように構成される。そして、これら３層１１６，１１７，１１８により記憶層（自由層）１０３が構成される。
第２の磁化固定層１１４と第１の記憶層１１６との間、即ち固定層１０２と記憶層（自由層）１０３との間には、トンネル絶縁層１１５が形成されている。このトンネル絶縁層１１５は、上下の磁性層１１６及び１１４の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層１０２と、トンネル絶縁層１１５と、磁化の向きを変化させることが可能な記憶層（自由層）１０３とにより、ＴＭＲ（Tunneling Magnetoresistance ）素子が構成されている。
そして、上述の各層１１１〜１１８と、下地膜１１０及びトップコート膜１１９により、ＴＭＲ素子から成る磁気記憶素子１０１が構成されている。
また、シリコン基板１３０中に選択用ＭＯＳトランジスタ１３１が形成され、この選択用ＭＯＳトランジスタ１３１の一方の拡散層１３３上に接続プラグ１０８を介して、引き出し電極１０９が形成されている。この引き出し電極１０９上に、磁気記憶素子１０１の下地膜１１０が接続されている。選択用ＭＯＳトランジスタ１３１のもう一方の拡散層１３２は、図示しないが、接続プラグを介してセンス線に接続されている。選択用ＭＯＳトランジスタのゲート１３０は、選択信号線と接続されている。
磁気記憶素子１０１のトップコート膜１１９は、その上のビット線（ＢＬ）１０６に接続されている。また、磁気記憶素子１０１の下方には絶縁膜を介して、書き込みワード線（ＷＬ）１０５が配置されている。
磁気記憶素子１０１のトップコート膜１１９は、その上のビット線（ＢＬ）１０６に接続されている。また、磁気記憶素子１０１の下方には絶縁膜を介して、書き込みワード線（ＷＬ）１０５が配置されている。
定常状態において、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とは、概ね反平行状態（向きが正反対の状態）にある。同様に、非磁性層１１３を介した強い反強磁性結合により、第１の磁化固定層１１２の磁化Ｍ１１と第２の磁化固定層１１４の磁化Ｍ１２は、ほぼ完全な反平行状態にある。
通常、第１の磁化固定層１１２と第２の磁化固定層１１４とは、飽和磁化膜厚積が等しい構成とされるため、磁極磁界の漏洩成分は無視できるくらい小さい。
通常、第１の磁化固定層１１２と第２の磁化固定層１１４とは、飽和磁化膜厚積が等しい構成とされるため、磁極磁界の漏洩成分は無視できるくらい小さい。
また、図８のＭＲＡＭを直上より見た模式的平面図を図９に示す。
磁気記憶素子１０１は、平面形状が楕円形状であり、楕円の長軸方向に磁化容易軸６０があり、楕円の短軸方向に磁化困難軸６１があり、これら磁化容易軸６０と磁化困難軸６１とが直交している。
また、ビット線１０６及びワード線１０５は、格子状に配置され、両者のなす角度αは一定（図９ではほぼ直交している）である。磁気記憶素子１０１は、その磁化容易軸６０がワード線１０５に対して傾斜角度θ（０＜θ＜９０°）を有するように、ワード線１０５及びビット線１０６の交点に配置されている。
磁気記憶素子１０１は、平面形状が楕円形状であり、楕円の長軸方向に磁化容易軸６０があり、楕円の短軸方向に磁化困難軸６１があり、これら磁化容易軸６０と磁化困難軸６１とが直交している。
また、ビット線１０６及びワード線１０５は、格子状に配置され、両者のなす角度αは一定（図９ではほぼ直交している）である。磁気記憶素子１０１は、その磁化容易軸６０がワード線１０５に対して傾斜角度θ（０＜θ＜９０°）を有するように、ワード線１０５及びビット線１０６の交点に配置されている。
この構成のメモリセルにおいて、磁気記憶素子１０１の記憶層１０３に情報を記録する際には、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを反転させるために、ビット線１０６及びワード線１０５に、それぞれ、ビット電流Ｉｂ及びワード線電流Ｉｗを流す。ビット線電流Ｉｂ及びワード線電流Ｉｗは、それぞれ、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗを誘起する。ワード線電流磁界Ｈｗとビット線電流磁界Ｈｂの合成磁界は、後述するように、時計回りまたは反時計回りに回る回転磁界を形成する。
そして、電流磁界Ｈｂ，Ｈｗの印加によって、第１の記憶層１１６の磁化Ｍ１の向きを変えることにより、記憶層１０３に情報（例えば、情報”１”又は情報”０”）を記録することができる。
また、記録された情報の読み出しは、磁気抵抗効果によるトンネル電流の変化を検出して行うことができる。
そして、電流磁界Ｈｂ，Ｈｗの印加によって、第１の記憶層１１６の磁化Ｍ１の向きを変えることにより、記憶層１０３に情報（例えば、情報”１”又は情報”０”）を記録することができる。
また、記録された情報の読み出しは、磁気抵抗効果によるトンネル電流の変化を検出して行うことができる。
ここで、図８に示した構成の磁気記憶素子１０１の磁化容易軸方向に外部磁界Ｈが印加されたときの磁化曲線の例を図１０に示す。
第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の合成磁化Ｍの大きさは、外部磁界の大きさによって顕著に変化する。
最初のしきい値はスピンフロッピング磁界Ｈｓｆである。外部磁界Ｈがこのスピンフロッピング磁界Ｈｓｆ以下ならば、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２が、常に反平行状態（↑↓）を保つ。
外部磁界ＨがＨｓｆを超えると、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２が、交差磁化状態をとって外部磁界Ｈに拮抗する。ただし、二つの磁化Ｍ１，Ｍ２がなす角度は１８０度以下である。この状態から外部磁界Ｈを取り去れば、最初の反平行状態に戻ることが多い。
次のしきい値は飽和磁界Ｈｓａｔである。外部磁界Ｈが飽和磁界Ｈｓａｔを超えると、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２は平行状態（↑↑）となる。一旦、飽和磁界Ｈｓａｔ以上の外部磁界Ｈを印加してしまうと、記憶層１０３は最初の反平行状態の記憶を忘却するので、外部磁界を取り去っても最初の磁化状態に戻るとは限らない。
第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の合成磁化Ｍの大きさは、外部磁界の大きさによって顕著に変化する。
最初のしきい値はスピンフロッピング磁界Ｈｓｆである。外部磁界Ｈがこのスピンフロッピング磁界Ｈｓｆ以下ならば、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２が、常に反平行状態（↑↓）を保つ。
外部磁界ＨがＨｓｆを超えると、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２が、交差磁化状態をとって外部磁界Ｈに拮抗する。ただし、二つの磁化Ｍ１，Ｍ２がなす角度は１８０度以下である。この状態から外部磁界Ｈを取り去れば、最初の反平行状態に戻ることが多い。
次のしきい値は飽和磁界Ｈｓａｔである。外部磁界Ｈが飽和磁界Ｈｓａｔを超えると、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２は平行状態（↑↑）となる。一旦、飽和磁界Ｈｓａｔ以上の外部磁界Ｈを印加してしまうと、記憶層１０３は最初の反平行状態の記憶を忘却するので、外部磁界を取り去っても最初の磁化状態に戻るとは限らない。
続いて、図８のＭＲＡＭの磁気記憶素子１０１において、外部磁界Ｈとしてワード線電流磁界Ｈｗとビット線電流磁界Ｈｂを印加したとき、記憶層１０３の第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きの変化を説明する。
外部磁界Ｈを印加することにより、図１０に示したように、記憶層１０３の第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きが変化するが、外部磁界Ｈを印加する前の状態と、外部磁界Ｈを取り去った後の状態との関係により、３種類の動作に大別することができる。
外部磁界Ｈを印加することにより、図１０に示したように、記憶層１０３の第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きが変化するが、外部磁界Ｈを印加する前の状態と、外部磁界Ｈを取り去った後の状態との関係により、３種類の動作に大別することができる。
まず、外部磁界Ｈの印加の前の状態と、外部磁界Ｈを取り去った後の状態とで、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の向きが反転する（２つの磁化Ｍ１，Ｍ２の向きが入れ替わり、交番的に変化する）動作がある。以下、このような動作を、Ｔｏｇｇｌｅ動作と呼ぶ。
また、外部磁界Ｈの印加の前の状態と、外部磁界Ｈを取り去った後の状態とで、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の向きが同じ向きになる（２つの磁化Ｍ１，Ｍ２の向きが入れ替わらない）動作がある。以下、このような動作を、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作と呼ぶ。
さらにまた、外部磁界Ｈの印加の前の状態に係わらず、外部磁界Ｈを取り去った後の状態では、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２が、それぞれ決まった向きに変化する動作がある。この動作では、外部磁界Ｈを印加している間に、２層の磁化Ｍ１，Ｍ２が同じ向き（平行）になってしまい、外部磁界Ｈを印加する前の反平行状態の記憶が失われるため、外部磁界Ｈを除去した後の状態では、２層の磁化Ｍ１，Ｍ２が一方通行な磁化回転をして、ある決まった向きに変化する。以下、このような動作を、Ｄｉｒｅｃｔ動作と呼ぶ。
また、外部磁界Ｈの印加の前の状態と、外部磁界Ｈを取り去った後の状態とで、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２の向きが同じ向きになる（２つの磁化Ｍ１，Ｍ２の向きが入れ替わらない）動作がある。以下、このような動作を、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作と呼ぶ。
さらにまた、外部磁界Ｈの印加の前の状態に係わらず、外部磁界Ｈを取り去った後の状態では、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２が、それぞれ決まった向きに変化する動作がある。この動作では、外部磁界Ｈを印加している間に、２層の磁化Ｍ１，Ｍ２が同じ向き（平行）になってしまい、外部磁界Ｈを印加する前の反平行状態の記憶が失われるため、外部磁界Ｈを除去した後の状態では、２層の磁化Ｍ１，Ｍ２が一方通行な磁化回転をして、ある決まった向きに変化する。以下、このような動作を、Ｄｉｒｅｃｔ動作と呼ぶ。
次に、３種類の動作のそれぞれにおいて、ワード線電流Ｉｗ及びビット線電流Ｉｂの電流パルスと、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きの時間変化と、磁化Ｍ１，Ｍ２の変化に伴う磁気記憶素子１０１のＴＭＲ素子の電気抵抗Ｒの時間変化を示す。
まず、Ｔｏｇｇｌｅ動作における、電流パルス、各記憶層の磁化の向きの時間変化、ＴＭＲ素子の電気抵抗の時間変化の一例を、図１１に示す。
図１１では、１ビットの記録を行うサイクルにおいて、時間原点を時刻Ｔ０として、時刻Ｔ１，Ｔ２，Ｔ３，Ｔ４と時刻が経過して、最後に定常状態に戻るまでの磁化Ｍ１，Ｍ２の向き及びＴＭＲ素子の電気抵抗Ｒの変化を示している。以下、他の動作の場合の図でも同様である。
図１１では、１ビットの記録を行うサイクルにおいて、時間原点を時刻Ｔ０として、時刻Ｔ１，Ｔ２，Ｔ３，Ｔ４と時刻が経過して、最後に定常状態に戻るまでの磁化Ｍ１，Ｍ２の向き及びＴＭＲ素子の電気抵抗Ｒの変化を示している。以下、他の動作の場合の図でも同様である。
ワード線電流Ｉｗのパルスは、時間原点Ｔ０からある時間経過した時刻Ｔ１に立ち上がり、時刻Ｔ３に立ち下がる。ビット線電流Ｉｂのパルスは、ワード線電流Ｉｗのパルスより遅れて、時刻Ｔ２に立ち上がり、時刻ｔ４に立ち下がる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
ＴＭＲ素子の電気抵抗Ｒは、第１の記憶層１１６の磁化Ｍ１と第２の磁化固定層１１４の磁化Ｍ１２の向きが等しい場合に、低抵抗(これを例えば情報”０”とする)となり、第１の記憶層１１６の磁化Ｍ１と第２の磁化固定層１１４の磁化Ｍ１２の向きが反平行である場合に、高抵抗(これを例えば情報”１”とする)となる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
ＴＭＲ素子の電気抵抗Ｒは、第１の記憶層１１６の磁化Ｍ１と第２の磁化固定層１１４の磁化Ｍ１２の向きが等しい場合に、低抵抗(これを例えば情報”０”とする)となり、第１の記憶層１１６の磁化Ｍ１と第２の磁化固定層１１４の磁化Ｍ１２の向きが反平行である場合に、高抵抗(これを例えば情報”１”とする)となる。
まず、時刻Ｔ０において、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１４の磁化Ｍ２は、反平行状態をとっており、二つの磁化Ｍ１，Ｍ２の向きがなす角度は１８０度となっている。
時刻Ｔ１から時刻Ｔ２までの間に、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が１８０度以下になる。
時刻Ｔ２から時刻Ｔ３までの間には、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が鋭角（９０度以下）になる。
時刻Ｔ３以降で第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがスピンフロップし、時刻Ｔ４を過ぎて再び反平行状態に戻る。このとき、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２は、それぞれ初期状態に対して向きが逆転している。
時刻Ｔ１から時刻Ｔ２までの間に、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が１８０度以下になる。
時刻Ｔ２から時刻Ｔ３までの間には、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が鋭角（９０度以下）になる。
時刻Ｔ３以降で第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがスピンフロップし、時刻Ｔ４を過ぎて再び反平行状態に戻る。このとき、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２は、それぞれ初期状態に対して向きが逆転している。
次に、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作における、電流パルス、各記憶層の磁化の向きの時間変化、ＴＭＲ素子の電気抵抗の時間変化の一例を、図１２に示す。
この例では、ワード線電流Ｉｗのパルスを図１１とは逆の向きにしている。ビット線電流Ｉｂのパルスは図１１と同じである。
この例では、ワード線電流Ｉｗのパルスを図１１とは逆の向きにしている。ビット線電流Ｉｂのパルスは図１１と同じである。
ワード線電流Ｉｗのパルスは、時間原点の時刻Ｔ０からある時間経過した時刻Ｔ１に立ち上がり、時刻Ｔ３に立ち下がる。ビット線電流Ｉｂのパルスは、ワード線電流Ｉｗのパルスより遅れて、時刻Ｔ２に立ち上がり、時刻ｔ４に立ち下がる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
まず、時刻Ｔ０において、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１４の磁化Ｍ２は、反平行状態をとっており、二つの磁化Ｍ１，Ｍ２の向きがなす角度は１８０度となっている。
時刻Ｔ１から時刻Ｔ２までの間に、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が１８０度以下になる。
この場合は、時刻Ｔ２から時刻Ｔ３までの間で、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂにより形成される回転磁界の向きが、磁気記憶素子１０１の磁化容易軸の方向（正方向または負方向のいずれか）を向かないので、スピンフロッピングが起こらない。 その結果、時刻Ｔ４以降では、磁化状態は初期状態に対して変化しない。
時刻Ｔ１から時刻Ｔ２までの間に、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２とがなす角度が１８０度以下になる。
この場合は、時刻Ｔ２から時刻Ｔ３までの間で、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂにより形成される回転磁界の向きが、磁気記憶素子１０１の磁化容易軸の方向（正方向または負方向のいずれか）を向かないので、スピンフロッピングが起こらない。 その結果、時刻Ｔ４以降では、磁化状態は初期状態に対して変化しない。
次に、Ｄｉｒｅｃｔ動作における、電流パルス、各記憶層の磁化の向きの時間変化、ＴＭＲ素子の電気抵抗の時間変化の例を、図１３及び図１４にそれぞれ示す。
図１３に示す例では、電流パルスをいずれも図１１と同じ向きにしている。一方、図１４に示す例では、電流パルスをいずれも図１１とは逆の向きにしている。
図１３に示す例では、電流パルスをいずれも図１１と同じ向きにしている。一方、図１４に示す例では、電流パルスをいずれも図１１とは逆の向きにしている。
図１３及び図１４において、ワード線電流Ｉｗのパルスは、時間原点の時刻Ｔ０からある時間経過した時刻Ｔ１に立ち上がり、時刻Ｔ３に立ち下がる。ビット線電流Ｉｂのパルスは、ワード線電流Ｉｗのパルスより遅れて、時刻Ｔ２に立ち上がり、時刻ｔ４に立ち下がる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
このように電流パルスに時間差を設けることにより、各電流磁界Ｈｗ，Ｈｂの合成磁界を回転磁界として、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きを回転させることができる。
まず、時刻Ｔ０において、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１４の磁化Ｍ２は、反平行状態をとっており、二つの磁化Ｍ１，Ｍ２の向きがなす角度は１８０度となっている。
時刻Ｔ１から時刻Ｔ２までの間に、スピンフロッピングが起こり、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２がなす角度は９０度以下になる。
時刻Ｔ２から時刻Ｔ３までの間に、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きが、ほぼ同じ向きに揃ってしまい、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂにより形成される回転磁界の向きとほぼ等しくなる。
時刻Ｔ３以降では、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２が、スピンフロップして再び反平行状態に戻るが、その磁化状態は初期状態に依存しない。
時刻Ｔ１から時刻Ｔ２までの間に、スピンフロッピングが起こり、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２がなす角度は９０度以下になる。
時刻Ｔ２から時刻Ｔ３までの間に、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２の向きが、ほぼ同じ向きに揃ってしまい、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂにより形成される回転磁界の向きとほぼ等しくなる。
時刻Ｔ３以降では、第１の記憶層１１６の磁化Ｍ１及び第２の記憶層１１８の磁化Ｍ２が、スピンフロップして再び反平行状態に戻るが、その磁化状態は初期状態に依存しない。
続いて、ワード線電流磁界Ｈｗ及びビット線電流磁界Ｈｂの各振幅・向きを変化させたときに、３種類の磁化回転動作のそれぞれの発生状況を表す磁化回転モード図を、図１５に示す。
図１５に示すように、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界がスピンフロッピング磁界Ｈｓｆ以下ならば、その領域は全てＮｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１である。ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界が磁化容易軸方向以外になる、第二象限及び第四象限も、概ねＮｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１である。
一方、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界が飽和磁界Ｈｓａｔを超えたところは、Ｄｉｒｅｃｔ動作の領域８２となることが多い。
そして、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界がスピンフロッピング磁界Ｈｓｆ以上飽和磁界Ｈｓａｔ未満であり、かつ、第一象限及び第三象限に属する範囲は、Ｔｏｇｇｌｅ動作の領域８０となることが期待できる。
一方、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界が飽和磁界Ｈｓａｔを超えたところは、Ｄｉｒｅｃｔ動作の領域８２となることが多い。
そして、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗの合成磁界がスピンフロッピング磁界Ｈｓｆ以上飽和磁界Ｈｓａｔ未満であり、かつ、第一象限及び第三象限に属する範囲は、Ｔｏｇｇｌｅ動作の領域８０となることが期待できる。
なお、第１の記憶層１１６の磁化Ｍ１と第２の記憶層１１８の磁化Ｍ２のなす２つの安定状態（↑↓及び↓↑）に非対称性がある場合は、Ｔｏｇｇｌｅ動作の領域８０とＮｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１の境界に、Ｄｉｒｅｃｔ動作の領域が現れることがある。
マトリクス状に配列されたメモリセル群において、ワード線とビット線の交点に配置された特定のメモリセルのみを選択的に磁化反転させるには、選択されたメモリセルが所属するワード線及びビット線に電流を流す。
このとき、選択されたメモリセルに印加される合成磁界が、Ｔｏｇｇｌｅ動作の領域８０又はＤｉｒｅｃｔ動作の領域８２の範囲内に含まれている必要がある。
一方、ワード線またはビット線を共有する選択されていないメモリセルが磁化反転するのを避けるには、非選択メモリセルへ印加される合成磁界が、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１の範囲に含まれていることが必要である。
一方、ワード線またはビット線を共有する選択されていないメモリセルが磁化反転するのを避けるには、非選択メモリセルへ印加される合成磁界が、Ｎｏ ｓｗｉｔｃｈｉｎｇ動作の領域８１の範囲に含まれていることが必要である。
Wang et al.,IEEETrans.Magn.,1997,Vol.33,p.4498
J.M.Daughton,Thin Solid Films,1992,vol.216,p.162-168
D.D.Tang et al.,IEDMTechnical Digest,1997,p.995-997
R.Meservey et al.,PysicsReports,1994,vol.238,p.214-217
T.Miyazaki et al.,J.Magnetism& Magnetic Material,1995,vol.139,L231
特開平１０−１１６４９０号公報
米国特許出願公開第２００３／００７２１７４号明細書
上述したように、スイッチング特性を利用したＭＲＡＭの従来の構成においては、記憶層１０３として２層以上の強磁性層を用いて、ビット情報の記録を行っている。
しかしながら、素子サイズが微細化していくに従って、Ｔｏｇｇｌｅ動作の領域８０（図１５参照）が次第に減少するという問題があった。
例えば、図８に示した記憶層１０３が２層の強磁性層（第１の記憶層１１６及び第２の記憶層１１８）からなる構成のＭＲＡＭでは、Ｔｏｇｇｌｅ動作は、第１の反平行状態（↑↓）と第２の反平行状態（↓↑）との２つの安定状態を動的に往来することによって行われる。
ところが、第１の反平行状態と第２の反平行状態の磁気的ポテンシャルエネルギーが等しくないと、どちらかの反平行状態に偏って安定してしまう場合が起こる。
この場合、異なる安定状態から出発しても一方の安定状態にのみ落ち着くような遷移、即ちＤｉｒｅｃｔ動作となるので、磁化回転モード図で観測するとＴｏｇｇｌｅ動作の領域が減少してＤｉｒｅｃｔ動作の領域が増加していくように見える。
ところが、第１の反平行状態と第２の反平行状態の磁気的ポテンシャルエネルギーが等しくないと、どちらかの反平行状態に偏って安定してしまう場合が起こる。
この場合、異なる安定状態から出発しても一方の安定状態にのみ落ち着くような遷移、即ちＤｉｒｅｃｔ動作となるので、磁化回転モード図で観測するとＴｏｇｇｌｅ動作の領域が減少してＤｉｒｅｃｔ動作の領域が増加していくように見える。
この磁気的ポテンシャルエネルギーの不均一化の原因としては、Ｎｅｅｌ結合磁界又は磁極磁界の漏れ磁界等が考えられる。
素子サイズが大きいうちは磁気的ポテンシャルエネルギーの差はわずかであるが、素子サイズが微細化すると、磁化固定層からの磁極磁界の漏れ磁界が増大する傾向にある。そして、第１の記憶層１１６と第２の記憶層１１８とで、磁化固定層からの距離の違いから、この漏れ磁界の大きさがわずかに異なるため、磁気的ポテンシャルエネルギーが不均一となる結果を招くことになる。
素子サイズが大きいうちは磁気的ポテンシャルエネルギーの差はわずかであるが、素子サイズが微細化すると、磁化固定層からの磁極磁界の漏れ磁界が増大する傾向にある。そして、第１の記憶層１１６と第２の記憶層１１８とで、磁化固定層からの距離の違いから、この漏れ磁界の大きさがわずかに異なるため、磁気的ポテンシャルエネルギーが不均一となる結果を招くことになる。
Ｔｏｇｇｌｅ動作の領域が減少すると、メモリセルの数が多い大規模なメモリ素子において、記録エラーが頻発し、システムの信頼性を低下させることになる。これは、メモリセルの数が多くなるほど、メモリセルにおける電流磁界のばらつきにより、Ｔｏｇｇｌｅ動作の領域から外れてしまうメモリセルが発生しやすくなるためである。
そこで、Ｔｏｇｇｌｅ動作の領域の減少に対して、第１の記憶層１１６と第２の記憶層１１８間の反強磁性結合を増大させて補うことが考えられる。
しかしながら、記憶層１１６，１１８間の反強磁性結合が増大すると、必然的にスピンフロッピング磁界Ｈｓｆが増大し、磁化反転電流も増加することから、記録の際の消費電力が増加してしまう。
しかしながら、記憶層１１６，１１８間の反強磁性結合が増大すると、必然的にスピンフロッピング磁界Ｈｓｆが増大し、磁化反転電流も増加することから、記録の際の消費電力が増加してしまう。
上述した問題の解決のために、本発明においては、素子サイズを微細化しても、記録動作を安定して行うことができる磁気記憶素子及び磁気メモリを提供するものである。
本発明の磁気記憶素子は、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、記憶層の端縁と磁化固定層の端縁とが離れるように、記憶層と磁化固定層が異なる平面パターンに形成されているものである。
上述の本発明の磁気記憶素子の構成によれば、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、記憶層の端縁と磁化固定層の端縁とが離れるように、記憶層と磁化固定層が異なる平面パターンに形成されていることにより、記憶層の端縁と磁化固定層の端縁とが離れるため、記憶層の複数層の磁性層の各磁性層に対する、磁化固定層から漏洩する磁極磁界の影響を小さくすることが可能になる。
これにより、記憶層の各磁性層の磁気的ポテンシャルエネルギーを均一にすることが可能になる。
これにより、記憶層の各磁性層の磁気的ポテンシャルエネルギーを均一にすることが可能になる。
本発明の磁気記憶素子は、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、少なくとも非磁性層と記憶層との界面、又は非磁性層と磁化固定層との界面に、凹凸を有するものである。
上述の本発明の磁気記憶素子の構成によれば、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、少なくとも非磁性層と記憶層との界面又は非磁性層と磁化固定層との界面に凹凸を有することにより、非磁性層を挟む記憶層と磁化固定層との間に強磁性結合（Ｎｅｅｌ結合）を誘起させ、この強磁性結合による強磁性結合磁界の作用により、磁化固定層から漏洩する磁極磁界の記憶層に対する影響を相殺することが可能になる。
これにより、記憶層の各磁性層の磁気的ポテンシャルエネルギーを均一にすることが可能になる。
これにより、記憶層の各磁性層の磁気的ポテンシャルエネルギーを均一にすることが可能になる。
本発明の磁気記憶素子は、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層を挟んで、上下にそれぞれ非磁性層を介して、磁化の向きが固定された磁化固定層が配置されているものである。
上述の本発明の磁気記憶素子の構成によれば、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層を挟んで、上下にそれぞれ非磁性層を介して、磁化の向きが固定された磁化固定層が配置されていることにより、下層の磁化固定層から漏洩する磁極磁界の記憶層に対する影響と、上層の磁化固定層から漏洩する磁極磁界の記憶層に対する影響とを、相殺させることが可能になる。
これにより、記憶層の各磁性層の磁気的ポテンシャルエネルギーを均一にすることが可能になる。
これにより、記憶層の各磁性層の磁気的ポテンシャルエネルギーを均一にすることが可能になる。
本発明の磁気メモリは、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、記憶層の端縁と磁化固定層の端縁とが離れるように、記憶層と磁化固定層が異なる平面パターンに形成されている磁気記憶素子と、互いに交差する第１の配線と第２の配線とを備え、第１の配線と第２の配線とが交差する交点付近に、それぞれ磁気記憶素子が配置されて成るものである。
上述の本発明の磁気メモリの構成によれば、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、記憶層の端縁と磁化固定層の端縁とが離れるように、記憶層と磁化固定層が異なる平面パターンに形成されている磁気記憶素子と、互いに交差する第１の配線と第２の配線とを備え、第１の配線と第２の配線とが交差する交点付近に、それぞれ磁気記憶素子が配置されて成ることにより、第１の配線や第２の配線に電流を流すことにより磁気記憶素子に磁場（電流磁場）を印加することが可能であり、この磁場により記憶層の各磁性層の磁化の向きを変化させて情報を記録することが可能である。
そして、特に、磁気記憶素子が、記憶層の端縁と磁化固定層の端縁とが離れるように、記憶層と磁化固定層が異なる平面パターンに形成されている構成となっていることにより、前述したように、記憶層の各磁性層の磁気的ポテンシャルエネルギーを均一にすることが可能になる。
そして、特に、磁気記憶素子が、記憶層の端縁と磁化固定層の端縁とが離れるように、記憶層と磁化固定層が異なる平面パターンに形成されている構成となっていることにより、前述したように、記憶層の各磁性層の磁気的ポテンシャルエネルギーを均一にすることが可能になる。
本発明の磁気メモリは、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、少なくとも非磁性層と記憶層との界面、又は非磁性層と磁化固定層との界面に、凹凸を有する磁気記憶素子と、互いに交差する第１の配線と第２の配線とを備え、第１の配線と第２の配線とが交差する交点付近に、それぞれ磁気記憶素子が配置されて成るものである。
上述の本発明の磁気メモリの構成によれば、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、少なくとも非磁性層と記憶層との界面、又は非磁性層と磁化固定層との界面に、凹凸を有する磁気記憶素子と、互いに交差する第１の配線と第２の配線とを備え、第１の配線と第２の配線とが交差する交点付近に、それぞれ磁気記憶素子が配置されて成ることにより、第１の配線や第２の配線に電流を流すことにより磁気記憶素子に磁場（電流磁場）を印加することが可能であり、この磁場により記憶層の各磁性層の磁化の向きを変化させて情報を記録することが可能である。
そして、特に、磁気記憶素子が、少なくとも非磁性層と記憶層との界面、又は非磁性層と磁化固定層との界面に、凹凸を有する構成となっていることにより、前述したように、記憶層の各磁性層の磁気的ポテンシャルエネルギーを均一にすることが可能になる。
そして、特に、磁気記憶素子が、少なくとも非磁性層と記憶層との界面、又は非磁性層と磁化固定層との界面に、凹凸を有する構成となっていることにより、前述したように、記憶層の各磁性層の磁気的ポテンシャルエネルギーを均一にすることが可能になる。
本発明の磁気メモリは、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層を挟んで、上下にそれぞれ非磁性層を介して、磁化の向きが固定された磁化固定層が配置されている磁気記憶素子と、互いに交差する第１の配線と第２の配線とを備え、第１の配線と第２の配線とが交差する交点付近に、それぞれ磁気記憶素子が配置されて成るものである。
上述の本発明の磁気メモリの構成によれば、情報を磁性体の磁化状態によって保持する記憶層が複数層の磁性層から成り、記憶層を挟んで、上下にそれぞれ非磁性層を介して、磁化の向きが固定された磁化固定層が配置されている磁気記憶素子と、互いに交差する第１の配線と第２の配線とを備え、第１の配線と第２の配線とが交差する交点付近に、それぞれ磁気記憶素子が配置されて成ることにより、第１の配線や第２の配線に電流を流すことにより磁気記憶素子に磁場（電流磁場）を印加することが可能であり、この磁場により記憶層の各磁性層の磁化の向きを変化させて情報を記録することが可能である。
そして、特に、磁気記憶素子が、記憶層を挟んで、上下にそれぞれ非磁性層を介して、磁化の向きが固定された磁化固定層が配置されている構成となっていることにより、前述したように、記憶層の各磁性層の磁気的ポテンシャルエネルギーを均一にすることが可能になる。
そして、特に、磁気記憶素子が、記憶層を挟んで、上下にそれぞれ非磁性層を介して、磁化の向きが固定された磁化固定層が配置されている構成となっていることにより、前述したように、記憶層の各磁性層の磁気的ポテンシャルエネルギーを均一にすることが可能になる。
上述の本発明によれば、記憶層の各磁性層の磁気的ポテンシャルエネルギーを均一にすることが可能になるため、素子が微細化しても、磁化を反転させる動作を行って情報の記録を行うことができる領域を安定に確保することが可能になる。
従って、磁気記憶素子の微細化を図った場合でも、高い歩留まりを得ることが可能になり、また書き込みエラーの低減を図って高い信頼性でビット情報の書き込み（記録）や読み出しを行うことができる。
これにより、磁気記憶素子の微細化により高密度化を図り、磁気メモリの記憶容量の増大や磁気メモリの小型化を図ることが可能になる。
従って、磁気記憶素子の微細化を図った場合でも、高い歩留まりを得ることが可能になり、また書き込みエラーの低減を図って高い信頼性でビット情報の書き込み（記録）や読み出しを行うことができる。
これにより、磁気記憶素子の微細化により高密度化を図り、磁気メモリの記憶容量の増大や磁気メモリの小型化を図ることが可能になる。
また、スピンフロッピング磁界を大きくしなくても、安定に記録を行うことが可能になるため、従来よりも低い電流値で電流磁場を印加して磁気記憶素子の記憶層に情報を記録することが可能になり、情報の記録に必要となる消費電力を低減することが容易に可能になる。
本発明の一実施の形態として、スイッチング特性を利用したＭＲＡＭの概略構成図（模式的断面図）を図１に示す。
本実施の形態においても、図８に示した従来の構成と同様に、メモリセルの読み出しのために選択用ＭＯＳトランジスタを用いている。
本実施の形態においても、図８に示した従来の構成と同様に、メモリセルの読み出しのために選択用ＭＯＳトランジスタを用いている。
まず、ＭＲＡＭのメモリセルを構成する磁気記憶素子１の構成を説明する。
第１の磁化固定層１２及び第２の磁化固定層１４の２層の磁性層は、非磁性層１３を介して配置されていることにより、反強磁性結合している。さらに、第１の磁化固定層１２は、反強磁性層１１と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら４層１１，１２，１３，１４により固定層２が構成される。
第１の記憶層１６及び第２の記憶層１８の２層の磁性層は、非磁性層１７を介して配置されていることにより、反強磁性結合している。これら第１の記憶層１６及び第２の記憶層１８は、それぞれの磁化Ｍ１，Ｍ２の向きが比較的容易に回転するように構成される。そして、これら３層１６，１７，１８により記憶層（自由層）３が構成される。
第２の磁化固定層１４と第１の記憶層１６との間、即ち固定層２と記憶層（自由層）３との間には、トンネル絶縁層１５が形成されている。このトンネル絶縁層１５は、上下の磁性層１６及び１４の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層２と、トンネル絶縁層１５と、磁化の向きを変化させることが可能な記憶層（自由層）３とにより、ＴＭＲ（Tunneling Magnetoresistance ）素子が構成されている。
第１の磁化固定層１２及び第２の磁化固定層１４の２層の磁性層は、非磁性層１３を介して配置されていることにより、反強磁性結合している。さらに、第１の磁化固定層１２は、反強磁性層１１と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら４層１１，１２，１３，１４により固定層２が構成される。
第１の記憶層１６及び第２の記憶層１８の２層の磁性層は、非磁性層１７を介して配置されていることにより、反強磁性結合している。これら第１の記憶層１６及び第２の記憶層１８は、それぞれの磁化Ｍ１，Ｍ２の向きが比較的容易に回転するように構成される。そして、これら３層１６，１７，１８により記憶層（自由層）３が構成される。
第２の磁化固定層１４と第１の記憶層１６との間、即ち固定層２と記憶層（自由層）３との間には、トンネル絶縁層１５が形成されている。このトンネル絶縁層１５は、上下の磁性層１６及び１４の磁気的結合を切るとともに、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された固定層２と、トンネル絶縁層１５と、磁化の向きを変化させることが可能な記憶層（自由層）３とにより、ＴＭＲ（Tunneling Magnetoresistance ）素子が構成されている。
第２の記憶層１８の上には、トップコート膜１９が形成されている。このトップコート膜１９は、磁気記憶素子１と接続された配線（ビット線）６との相互拡散防止、接触抵抗の低減及び第２の記憶層１８の酸化防止という役割がある。
反強磁性層１１の下には、下地膜１０が形成されている。この下地膜１０は、上方に積層される層の結晶性を高める作用がある。
反強磁性層１１の下には、下地膜１０が形成されている。この下地膜１０は、上方に積層される層の結晶性を高める作用がある。
第１及び第２の磁化固定層１２及び１４と、第１及び第２の記憶層１６及び１８とには、例えば、ニッケルまたは鉄またはコバルト、或いはこれらの合金を主成分とする強磁性体が用いられる。
非磁性層１３，１７の材料としては、例えば、タンタル、クロム、ルテニウム等が使用できる。
反強磁性層１１の材料としては、例えば、鉄、ニッケル、白金、イリジウム、ロジウム等のマンガン合金、コバルトやニッケル酸化物等が使用できる。
下地膜１０には、例えば、クロム、タンタル等を使用できる。
トップコート膜１９には、例えば、銅、タンタル、ＴｉＮ等の材料が使用できる。
非磁性層１３，１７の材料としては、例えば、タンタル、クロム、ルテニウム等が使用できる。
反強磁性層１１の材料としては、例えば、鉄、ニッケル、白金、イリジウム、ロジウム等のマンガン合金、コバルトやニッケル酸化物等が使用できる。
下地膜１０には、例えば、クロム、タンタル等を使用できる。
トップコート膜１９には、例えば、銅、タンタル、ＴｉＮ等の材料が使用できる。
これらの磁性層１２，１４，１６，１８及び導体膜１０，１３，１７，１９は、主にスパッタリング法により形成される。
トンネル絶縁層１５は、スパッタリングで形成された金属膜を酸化、もしくは窒化させることにより得ることができる。
トンネル絶縁層１５は、スパッタリングで形成された金属膜を酸化、もしくは窒化させることにより得ることができる。
そして、上述の各層１１〜１８と、下地膜１０及びトップコート膜１９により、ＴＭＲ素子から成る磁気記憶素子１が構成されている。
また、シリコン基板３０中に選択用ＭＯＳトランジスタ３１が形成され、この選択用ＭＯＳトランジスタ３１の一方の拡散層３３上に接続プラグ８を介して、引き出し電極９が形成されている。この引き出し電極９上に、磁気記憶素子１の下地膜１０が接続されている。選択用ＭＯＳトランジスタ３１のもう一方の拡散層３２は、図示しないが、接続プラグを介してセンス線に接続されている。選択用ＭＯＳトランジスタのゲート３０は、選択信号線と接続されている。
磁気記憶素子１のトップコート膜１９は、その上のビット線（ＢＬ）６に接続されている。また、磁気記憶素子１の下方には絶縁膜を介して、書き込みワード線（ＷＬ）５が配置されている。
磁気記憶素子１のトップコート膜１９は、その上のビット線（ＢＬ）６に接続されている。また、磁気記憶素子１の下方には絶縁膜を介して、書き込みワード線（ＷＬ）５が配置されている。
定常状態において、第１の記憶層１６の磁化Ｍ１と第２の記憶層１８の磁化Ｍ２とは、概ね反平行状態（向きが正反対の状態）にある。同様に、非磁性層１３を介した強い反強磁性結合により、第１の磁化固定層１２の磁化Ｍ１１と第２の磁化固定層１４の磁化Ｍ１２は、ほぼ完全な反平行状態にある。
本実施の形態においては、特に、記憶層（自由層）３のパターンと比較して、固定層２のパターンの方が大きくなるように、磁気記憶素子１を構成している。
また、固定層２と記憶層３の間にあるトンネル絶縁層１５は、固定層２と同じパターンとなっている。
また、固定層２と記憶層３の間にあるトンネル絶縁層１５は、固定層２と同じパターンとなっている。
なお、トンネル絶縁層１５を必ずしも固定層２と同じパターンとする必要はないが、記憶層（自由層）３と固定層２とが電気的に短絡しないために、トンネル絶縁層１５を記憶層（自由層）３よりも若干広くすることが好ましい。
上述したように記憶層（自由層）３のパターンを固定層２のパターンを異ならせるためには、例えば、電子線描画又はフォトリソグラフィによって、記憶層（自由層）３及び固定層２のパターニングをそれぞれ行えばよい。また、いわゆる寸止めエッチング、即ちトンネル絶縁層１５に用いられる材料が成膜装置内の物質検出器で検出されるまで、記憶層３の側面をイオンミリング又は反応性イオンエッチングで掘削する方法でもよい。
なお、磁気記憶素子１のサイズにもよるが、記憶層（自由層）３の端縁と、固定層２の端縁とが、少なくとも直線距離で０．５ｎｍ以上離れていることが望ましい。
本実施の形態のＭＲＡＭの磁気記憶素子１においても、固定層２からの漏洩磁界を少なくすることを目的として、前述した従来の構成と同様に、第１の磁化固定層１２と第２の磁化固定層１４の飽和磁化膜厚積が等しくなるように構成されるのが普通である。
しかし、磁極磁界ベクトルは、平行磁界と異なり、距離に応じて大きさと向きが著しく変化するものである。
一般に、磁極磁界の大きさは、固定層２の端部では極めて大きいが、固定層２の端部からの距離の３乗に反比例して急速に減少することが知られている。
第１の磁化固定層１２と第２の磁化固定層１４の飽和磁化膜厚積が等しくとも、第１の記憶層１６で観測すれば、第１の磁化固定層１２から漏洩する磁極磁界よりも第２の磁化固定層１４から漏洩する磁極磁界の方が大きい。このため、第１の記憶層１６の磁化Ｍ１は、第２の磁化固定層１４の磁化Ｍ１２と反平行となる配置をとることによって、磁気エネルギー的に安定になろうとする。
従って、記憶層３の２つの安定状態、即ち第１の反平行状態（↑↓）と第２の反平行状態（↓↑）、のうち、第２の磁化固定層１４の磁化Ｍ１２と第１の記憶層１６の磁化Ｍ１とが反平行である状態が、平行となる状態よりも磁気的ポテンシャルエネルギーが低くなる。この第１の反平行状態と第２の反平行状態でのエネルギー不均一は、Ｄｉｒｅｃｔ動作の領域の拡大となって現れる。
しかし、磁極磁界ベクトルは、平行磁界と異なり、距離に応じて大きさと向きが著しく変化するものである。
一般に、磁極磁界の大きさは、固定層２の端部では極めて大きいが、固定層２の端部からの距離の３乗に反比例して急速に減少することが知られている。
第１の磁化固定層１２と第２の磁化固定層１４の飽和磁化膜厚積が等しくとも、第１の記憶層１６で観測すれば、第１の磁化固定層１２から漏洩する磁極磁界よりも第２の磁化固定層１４から漏洩する磁極磁界の方が大きい。このため、第１の記憶層１６の磁化Ｍ１は、第２の磁化固定層１４の磁化Ｍ１２と反平行となる配置をとることによって、磁気エネルギー的に安定になろうとする。
従って、記憶層３の２つの安定状態、即ち第１の反平行状態（↑↓）と第２の反平行状態（↓↑）、のうち、第２の磁化固定層１４の磁化Ｍ１２と第１の記憶層１６の磁化Ｍ１とが反平行である状態が、平行となる状態よりも磁気的ポテンシャルエネルギーが低くなる。この第１の反平行状態と第２の反平行状態でのエネルギー不均一は、Ｄｉｒｅｃｔ動作の領域の拡大となって現れる。
これに対して、上述のように固定層２のパターンが記憶層３のパターンより大きい磁気記憶素子１を構成することにより、固定層２の端縁から記憶層３の端縁が離れるため、固定層２から記憶層３への漏洩磁界の影響を減少させることができる。
これにより、素子サイズを微細化したときにも、Ｔｏｇｇｌｅ動作の領域が減少しないようにすることが可能になる。
これにより、素子サイズを微細化したときにも、Ｔｏｇｇｌｅ動作の領域が減少しないようにすることが可能になる。
また、図１のＭＲＡＭを直上より見た模式的平面図を図２に示す。
磁気記憶素子１は、平面形状が楕円形状であり、固定層２が大きい楕円になっており、記憶層（自由層）３が小さい楕円になっている。
楕円の長軸方向に磁化容易軸６０があり、楕円の短軸方向に磁化困難軸６１があり、これら磁化容易軸６０と磁化困難軸６１とが直交している。
また、ビット線（ＢＬ）６及びワード線（ＷＬ）５は、格子状に配置され、両者のなす角度αは一定（図２ではほぼ直交している）である。磁気記憶素子１は、その磁化容易軸６０がワード線５に対して傾斜角度θ（０＜θ＜９０°）を有するように、ワード線５及びビット線６の交点に配置されている。
磁気記憶素子１は、平面形状が楕円形状であり、固定層２が大きい楕円になっており、記憶層（自由層）３が小さい楕円になっている。
楕円の長軸方向に磁化容易軸６０があり、楕円の短軸方向に磁化困難軸６１があり、これら磁化容易軸６０と磁化困難軸６１とが直交している。
また、ビット線（ＢＬ）６及びワード線（ＷＬ）５は、格子状に配置され、両者のなす角度αは一定（図２ではほぼ直交している）である。磁気記憶素子１は、その磁化容易軸６０がワード線５に対して傾斜角度θ（０＜θ＜９０°）を有するように、ワード線５及びビット線６の交点に配置されている。
この構成のメモリセルにおいて、磁気記憶素子１の記憶層３に情報を記録する際には、第１の記憶層１６の磁化Ｍ１及び第２の記憶層１８の磁化Ｍ２の向きを反転させるために、ビット線６及びワード線５に、それぞれ、ビット電流Ｉｂ及びワード線電流Ｉｗを流す。ビット線電流Ｉｂ及びワード線電流Ｉｗは、それぞれ、ビット線電流磁界Ｈｂ及びワード線電流磁界Ｈｗを誘起する。ワード線電流磁界Ｈｗとビット線電流磁界Ｈｂの合成磁界は、後述するように、時計回りまたは反時計回りに回る回転磁界を形成する。
また、磁気記憶素子１の記憶層３に記録された情報を読み出す際には、ビット線６と、選択用ＭＯＳトランジスタ３１の拡散層３２に接続されたセンス線との間に電圧をかけて、選択用ＭＯＳトランジスタ３１のゲート７をオン状態にすることにより、磁気記憶素子１の膜厚方向に電流を流す。これにより、トンネル絶縁層１５を挟む磁性層（第２の磁化固定層１４及び第１の記憶層１６）におけるトンネル磁気抵抗効果を利用して、記憶層３の磁性層の磁化の向きを検出することにより、記憶層３に記録された情報を読み出すことができる。
そして、図１に示した構成のメモリセルを用いて、それぞれ多数のワード線（ＷＬ）５及びビット線（ＢＬ）６に対して、各交点に磁気記憶素子１を配置することにより、多数のメモリセルを有し、記憶容量の大きい磁気メモリ（磁気記憶装置）を構成することができる。
このように磁気メモリを構成した場合に、あるメモリセルの磁気記憶素子１の記憶層３に情報を記録するためには、多数あるワード線５及びビット線６から、記録を行うメモリセルに対応するそれぞれ１本のワード線５及びビット線６を選択し、ワード線５及びビット線６に電流を流して、記録を行うメモリセルの磁気記憶素子１に対して電流磁場Ｈｗ，Ｈｂを印加する。これにより、そのメモリセルの磁気記憶素子１の記憶層３に回転磁界が印加され、その記憶層３において、第１の記憶層１６の磁化Ｍ１及び第２の記憶層１８の磁化Ｍ２の向きが反転（Ｔｏｇｇｌｅ動作）して、情報の書き込み（記録）が行われる。
一方、情報の記録を行わないメモリセルでは、ワード線５或いはビット線６の少なくとも一方は選択されていないため、第１の記憶層１６の磁化Ｍ１及び第２の記憶層１８の磁化Ｍ２の向きが反転（Ｔｏｇｇｌｅ動作）するに充分な回転磁界が印加されず、情報の書き込み（記録）が行われないことから、記憶層３に既に記録されている情報が保持される。
このように磁気メモリを構成した場合に、あるメモリセルの磁気記憶素子１の記憶層３に情報を記録するためには、多数あるワード線５及びビット線６から、記録を行うメモリセルに対応するそれぞれ１本のワード線５及びビット線６を選択し、ワード線５及びビット線６に電流を流して、記録を行うメモリセルの磁気記憶素子１に対して電流磁場Ｈｗ，Ｈｂを印加する。これにより、そのメモリセルの磁気記憶素子１の記憶層３に回転磁界が印加され、その記憶層３において、第１の記憶層１６の磁化Ｍ１及び第２の記憶層１８の磁化Ｍ２の向きが反転（Ｔｏｇｇｌｅ動作）して、情報の書き込み（記録）が行われる。
一方、情報の記録を行わないメモリセルでは、ワード線５或いはビット線６の少なくとも一方は選択されていないため、第１の記憶層１６の磁化Ｍ１及び第２の記憶層１８の磁化Ｍ２の向きが反転（Ｔｏｇｇｌｅ動作）するに充分な回転磁界が印加されず、情報の書き込み（記録）が行われないことから、記憶層３に既に記録されている情報が保持される。
ここで、本実施の形態によって得られる磁化回転モードの改善効果を調べた。
磁気記憶素子を、０．２０μｍ（長軸方向）×０．１０μｍ（短軸方向）として、図８に示したように記憶層と固定層を同じパターンにした場合と、本実施の形態のように固定層のパターンを記憶層のパターンよりも大きくした場合とで、素子の磁化回転モードの分布を比較した。
それぞれの磁化回転モードの分布を図３Ａ及び図３Ｂに示す。図３Ａは記憶層と固定層を同じパターンにした場合であり、図３Ｂは固定層のパターンを記憶層のパターンよりも大きくした場合である。
磁気記憶素子を、０．２０μｍ（長軸方向）×０．１０μｍ（短軸方向）として、図８に示したように記憶層と固定層を同じパターンにした場合と、本実施の形態のように固定層のパターンを記憶層のパターンよりも大きくした場合とで、素子の磁化回転モードの分布を比較した。
それぞれの磁化回転モードの分布を図３Ａ及び図３Ｂに示す。図３Ａは記憶層と固定層を同じパターンにした場合であり、図３Ｂは固定層のパターンを記憶層のパターンよりも大きくした場合である。
図３Ａに示す場合では、固定層からの磁極磁界の漏れによってＴｏｇｇｌｅ動作の領域８０が非常に小さくなっている。Ｔｏｇｇｌｅ動作の領域８０以外の大部分はＤｉｒｅｃｔ動作の領域８２であり、スイッチング特性を利用したＭＲＡＭの選択領域が広いという利点がほとんど生かせなくなることがわかる。
これに対して、図３Ｂに示す本実施の形態の構成では、Ｔｏｇｇｌｅ動作の領域８０が理論的に予測された本来の大きさまで回復していることがわかる。
これに対して、図３Ｂに示す本実施の形態の構成では、Ｔｏｇｇｌｅ動作の領域８０が理論的に予測された本来の大きさまで回復していることがわかる。
上述の本実施の形態の構成によれば、記憶層３のパターンよりも固定層２のパターンが大きい磁気記憶素子１を構成したことにより、固定層２の端縁から記憶層３の端縁を離して、固定層２から記憶層３への漏洩磁界の影響を減少させることができる。
このように固定層２から記憶層３への漏洩磁界の影響が減少するため、記憶層３を構成する第１の記憶層１６及び第２の記憶層１８の磁化Ｍ１，Ｍ２の各安定状態の磁気的ポテンシャルエネルギーを等しく揃えることができる。
これにより、素子サイズが微細化しても、Ｔｏｇｇｌｅ動作の領域を安定に確保することが可能になる。
従って、素子サイズの微細化を図った場合でも、高い歩留まりを得ることが可能になり、また書き込みエラーの低減を図って高い信頼性でビット情報の書き込み（記録）や読み出しを行うことができる。
このように固定層２から記憶層３への漏洩磁界の影響が減少するため、記憶層３を構成する第１の記憶層１６及び第２の記憶層１８の磁化Ｍ１，Ｍ２の各安定状態の磁気的ポテンシャルエネルギーを等しく揃えることができる。
これにより、素子サイズが微細化しても、Ｔｏｇｇｌｅ動作の領域を安定に確保することが可能になる。
従って、素子サイズの微細化を図った場合でも、高い歩留まりを得ることが可能になり、また書き込みエラーの低減を図って高い信頼性でビット情報の書き込み（記録）や読み出しを行うことができる。
また、スピンフロッピング磁界を大きくしなくても、安定に記録を行うことが可能になるため、従来よりも低い電流値でメモリ素子へ情報を記録することが可能になり、情報の記録に必要となる消費電力を低減することが可能になる。
また、図１に示した磁気記憶素子１の構成に対して、固定層２及び記憶層３の上下を逆にした構成も可能である。
即ち、大きいパターンの記憶層の上に、トンネル絶縁層を介して、小さいパターンの固定層を形成してもよい。この場合も、図１に示した実施の形態と同様に、記憶層を構成する各記憶層（磁性層）の磁化の２つの安定状態の磁気的ポテンシャルエネルギーを等しく揃えることができる効果を得ることが可能である。
即ち、大きいパターンの記憶層の上に、トンネル絶縁層を介して、小さいパターンの固定層を形成してもよい。この場合も、図１に示した実施の形態と同様に、記憶層を構成する各記憶層（磁性層）の磁化の２つの安定状態の磁気的ポテンシャルエネルギーを等しく揃えることができる効果を得ることが可能である。
また、固定層の平面パターンと記憶層の平面パターンは、図２に示すような相似形に限定されるものではない。
少なくとも、固定層の端縁が記憶層の端縁から離れるように、固定層の平面パターンと記憶層の平面パターンとが異なる構成とすれば、図１に示した実施の形態と同様の効果を得ることが可能である。
少なくとも、固定層の端縁が記憶層の端縁から離れるように、固定層の平面パターンと記憶層の平面パターンとが異なる構成とすれば、図１に示した実施の形態と同様の効果を得ることが可能である。
次に、本発明の他の実施の形態として、スイッチング特性を利用したＭＲＡＭの概略構成図（模式的断面図）を図４に示す。
本実施の形態では、特に、固定層２と記憶層３との間にあるトンネル絶縁層１５の上面及び下面を、凹凸を有する荒い界面としている。
ＴＭＲ素子から成る磁気記憶素子において、磁化固定層と記憶層の間のトンネル絶縁層の界面が平坦でないと、このトンネル絶縁層を挟む磁化固定層の磁化と記憶層の磁化とが強磁性結合することが知られている。このような磁気的な結合をＮｅｅｌ結合という。
このＮｅｅｌ結合の作用は、前述した、磁極磁界の漏れ磁界によって、第２の磁化固定層１４の磁化Ｍ１２と第１の記憶層１６の磁化Ｍ１とが反平行状態をとって安定になろうとする作用とは逆の作用である。
このＮｅｅｌ結合の作用は、前述した、磁極磁界の漏れ磁界によって、第２の磁化固定層１４の磁化Ｍ１２と第１の記憶層１６の磁化Ｍ１とが反平行状態をとって安定になろうとする作用とは逆の作用である。
そこで、本実施の形態では、上述のようにトンネル絶縁層１５の界面を、凹凸を有する荒い界面としていることにより、Ｎｅｅｌ結合が誘起する強磁性結合磁界をもって、固定層２からの漏洩磁界の影響を実効的に相殺する。
トンネル絶縁層１５に必要な表面荒さを形成するためには、例えば、固定層２の第２の磁化固定層１４の成膜条件等を制御して、第２の磁化固定層１４の表面が凹凸を有する荒い面となるようにすればよい。
また、下地層１０の組成を変更して、下地膜１０から制御してもよい。
さらにまた、固定層２の反強磁性層１１に用いられる反強磁性体の結晶性を低下させて、不均一なグレインが成長するように組成や温度条件を制御してもよい。
また、下地層１０の組成を変更して、下地膜１０から制御してもよい。
さらにまた、固定層２の反強磁性層１１に用いられる反強磁性体の結晶性を低下させて、不均一なグレインが成長するように組成や温度条件を制御してもよい。
そして、より好ましくは、トンネル絶縁層１５の界面を、０．０１ｎｍ以上の荒さを有する界面とする。
なお、トンネル絶縁層１５を成膜した後に、トンネル絶縁層１５に対して逆スパッタリングする方法も可能である。この場合は、トンネル絶縁層１５の上面が荒い界面となる。
また、図４のＭＲＡＭを直上より見た模式的平面図を、図５に示す。
本実施の形態では、固定層２のパターンと、記憶層（自由層）３のパターンとが同一になっているため、図５に示すように、磁気記憶素子４１の平面形状が図９の磁気記憶素子１０１と同様になっている。
その他の構成は、先の実施の形態と同様であるので、同一符号を付して重複説明を省略する。
本実施の形態では、固定層２のパターンと、記憶層（自由層）３のパターンとが同一になっているため、図５に示すように、磁気記憶素子４１の平面形状が図９の磁気記憶素子１０１と同様になっている。
その他の構成は、先の実施の形態と同様であるので、同一符号を付して重複説明を省略する。
上述の本実施の形態によれば、固定層２と記憶層３の間にあるトンネル絶縁層１５の界面を凹凸を有する荒い界面としていることにより、Ｎｅｅｌ結合が誘起する強磁性結合磁界によって、固定層２からの漏洩磁界の記憶層３に対する影響を、実効的に相殺することができる。
このように、固定層２からの漏洩磁界の記憶層３に対する影響を実効的に相殺することができるため、記憶層３を構成する第１の記憶層１６及び第２の記憶層１８の磁化Ｍ１，Ｍ２の各安定状態の磁気的ポテンシャルエネルギーを等しく揃えることができる。
これにより、素子サイズが微細化しても、Ｔｏｇｇｌｅ動作の領域を安定に確保することが可能になる。
従って、素子サイズの微細化を図った場合でも、高い歩留まりを得ることが可能になり、また書き込みエラーの低減を図って高い信頼性でビット情報の書き込み（記録）や読み出しを行うことができる。
これにより、素子サイズが微細化しても、Ｔｏｇｇｌｅ動作の領域を安定に確保することが可能になる。
従って、素子サイズの微細化を図った場合でも、高い歩留まりを得ることが可能になり、また書き込みエラーの低減を図って高い信頼性でビット情報の書き込み（記録）や読み出しを行うことができる。
また、スピンフロッピング磁界を大きくしなくても、安定に記録を行うことが可能になるため、従来よりも低い電流値でメモリ素子へ情報を記録することが可能になり、情報の記録に必要となる消費電力を低減することが可能になる。
次に、本発明のさらに他の実施の形態として、スイッチング特性を利用したＭＲＡＭの概略構成図（模式的断面図）を図６に示す。
本実施の形態では、ＭＲＡＭのメモリセルを構成する磁気記憶素子５１が、記憶層３の上方にも固定層４が設けられ、下層の固定層２と上層の固定層４により記憶層３を上下に挟んだ構成となっている。
上層の固定層４は、第３の磁化固定層２０、非磁性層２１、第４の磁化固定層２２、並びに反強磁性層２３が積層されて成る。第３の磁化固定層２０の磁化Ｍ１３と第４の磁化固定層２２の磁化Ｍ１４は互いに逆の向きになっている。また、固定層４の第３の磁化固定層２０の磁化Ｍ１３は、固定層２の第１の磁化固定層１２の磁化Ｍ１１の向きと同じになっている。
上層の固定層４は、第３の磁化固定層２０、非磁性層２１、第４の磁化固定層２２、並びに反強磁性層２３が積層されて成る。第３の磁化固定層２０の磁化Ｍ１３と第４の磁化固定層２２の磁化Ｍ１４は互いに逆の向きになっている。また、固定層４の第３の磁化固定層２０の磁化Ｍ１３は、固定層２の第１の磁化固定層１２の磁化Ｍ１１の向きと同じになっている。
このように磁気記憶素子５１を構成したことにより、上層の固定層４からの磁極磁界の漏洩によって、下層の固定層２からの磁極磁界の漏洩を、実効的に相殺することができる。
これにより、記憶層３を構成する第１の記憶層１６及び第２の記憶層１８において、磁化の各安定状態の磁気的ポテンシャルエネルギーを等しく揃えることができる。
これにより、記憶層３を構成する第１の記憶層１６及び第２の記憶層１８において、磁化の各安定状態の磁気的ポテンシャルエネルギーを等しく揃えることができる。
本実施の形態では、固定層２のパターンと、記憶層（自由層）３のパターンとが同一になっているため、磁気記憶素子５１の平面形状は、図９の磁気記憶素子１０１と同様になっている。
その他の構成は、先の実施の形態と同様であるので、同一符号を付して重複説明を省略する。
その他の構成は、先の実施の形態と同様であるので、同一符号を付して重複説明を省略する。
上述の本実施の形態によれば、記憶層３を上下に挟んで、下層の固定層２と上層の固定層４とが設けられて磁気記憶素子５１が構成されていることにより、下層の固定層２からの磁極磁界の漏洩と、上層の固定層４からの磁極磁界の漏洩とを、実効的に相殺することができる。
このように、下層の固定層２からの磁極磁界の漏洩と、上層の固定層４からの磁極磁界の漏洩とを、実効的に相殺することができるため、記憶層３を構成する第１の記憶層１６及び第２の記憶層１８の磁化Ｍ１，Ｍ２の各安定状態の磁気的ポテンシャルエネルギーを等しく揃えることができる。
これにより、素子サイズが微細化しても、Ｔｏｇｇｌｅ動作の領域を安定に確保することが可能になる。
従って、素子サイズの微細化を図った場合でも、高い歩留まりを得ることが可能になり、また書き込みエラーの低減を図って高い信頼性でビット情報の書き込み（記録）や読み出しを行うことができる。
これにより、素子サイズが微細化しても、Ｔｏｇｇｌｅ動作の領域を安定に確保することが可能になる。
従って、素子サイズの微細化を図った場合でも、高い歩留まりを得ることが可能になり、また書き込みエラーの低減を図って高い信頼性でビット情報の書き込み（記録）や読み出しを行うことができる。
また、スピンフロッピング磁界を大きくしなくても、安定に記録を行うことが可能になるため、従来よりも低い電流値でメモリ素子へ情報を記録することが可能になり、情報の記録に必要となる消費電力を低減することが可能になる。
さらに、本実施の形態では、上層の固定層４を追加するだけで済むため、下層の固定層２及び自由層３の寸法・材料・製造工程等の最適条件が既に定まっている場合に、条件を変更しなくて済むことから、下層の固定層２及び自由層３に影響を与えない、という利点がある。
次に、本発明のさらに別の実施の形態として、スイッチング特性を利用したＭＲＡＭの概略構成図（磁気記憶素子の模式的断面図）を図７に示す。
なお、図７では、磁気記憶素子５２以外の部分（電極や配線、選択用ＭＯＳトランジスタ）の図示を省略しているが、これらの部分は、先に示した各実施の形態と同様に構成することができる。
なお、図７では、磁気記憶素子５２以外の部分（電極や配線、選択用ＭＯＳトランジスタ）の図示を省略しているが、これらの部分は、先に示した各実施の形態と同様に構成することができる。
本実施の形態では、図６に示した先の実施の形態の磁気記憶素子５１をさらに変形して、図７に示すように磁気記憶素子５２を構成している。
具体的には、第２の記憶層１８上に非磁性層２６及び第３の記憶層２７が追加されており、記憶層（自由層）３を３層の磁性層１６，１８，２７により構成している。また、記憶層（自由層）３と上層の固定層４との間がトンネル絶縁層２５になっている。
具体的には、第２の記憶層１８上に非磁性層２６及び第３の記憶層２７が追加されており、記憶層（自由層）３を３層の磁性層１６，１８，２７により構成している。また、記憶層（自由層）３と上層の固定層４との間がトンネル絶縁層２５になっている。
記憶層（自由層）３において、第２の記憶層１８の磁化Ｍ２の向きと、第１の記憶層１６の磁化Ｍ１及び第３の記憶層２７の磁化Ｍ３の向きとが、互いに反平行になっている。
さらに、記憶層（自由層）３において、飽和磁化Ｍ１で膜厚ｔ１の第１の記憶層１６、飽和磁化Ｍ２で膜厚ｔ２の第２の記憶層１８、飽和磁化Ｍ３で膜厚ｔ３の第３の記憶層２７の３層の磁性層が、下記の式（１）の関係を満たすように構成されることが望ましい。
｜Ｍ２・ｔ２−Ｍ１・ｔ１−Ｍ３・ｔ３｜／｜Ｍ１・ｔ１＋Ｍ２・ｔ２＋Ｍ３・ｔ３｜≦０．１ （１）
また、下層の固定層２において、飽和磁化Ｍ１１で膜厚ｔ１１の第１の固定層１２と、飽和磁化Ｍ１２で膜厚ｔ１２の第２の固定層１４とにおいて、下記の式（２）の関係を満たすように構成されることが望ましい。
｜Ｍ１１・ｔ１１−Ｍ１２・ｔ１２｜／｜Ｍ１１・ｔ１１＋Ｍ１２・ｔ１２｜＞０．１
（２）
また、上層の固定層４において、飽和磁化Ｍ１３で膜厚ｔ１３の第３の固定層２０と、飽和磁化Ｍ１４で膜厚ｔ１４の第４の固定層２２とにおいて、下記の式（３）の関係を満たすように構成されることが望ましい。
｜Ｍ１３・ｔ１３−Ｍ１４・ｔ１４｜／｜Ｍ１３・ｔ１３＋Ｍ１４・ｔ１４｜＞０．１
（３）
｜Ｍ２・ｔ２−Ｍ１・ｔ１−Ｍ３・ｔ３｜／｜Ｍ１・ｔ１＋Ｍ２・ｔ２＋Ｍ３・ｔ３｜≦０．１ （１）
また、下層の固定層２において、飽和磁化Ｍ１１で膜厚ｔ１１の第１の固定層１２と、飽和磁化Ｍ１２で膜厚ｔ１２の第２の固定層１４とにおいて、下記の式（２）の関係を満たすように構成されることが望ましい。
｜Ｍ１１・ｔ１１−Ｍ１２・ｔ１２｜／｜Ｍ１１・ｔ１１＋Ｍ１２・ｔ１２｜＞０．１
（２）
また、上層の固定層４において、飽和磁化Ｍ１３で膜厚ｔ１３の第３の固定層２０と、飽和磁化Ｍ１４で膜厚ｔ１４の第４の固定層２２とにおいて、下記の式（３）の関係を満たすように構成されることが望ましい。
｜Ｍ１３・ｔ１３−Ｍ１４・ｔ１４｜／｜Ｍ１３・ｔ１３＋Ｍ１４・ｔ１４｜＞０．１
（３）
また、記憶層（自由層）３と上層の固定層４との間のトンネル絶縁層２５の膜厚は、下層の固定層２と記憶層（自由層）３との間のトンネル絶縁層１５の膜厚と同じであることが望ましい。
なお、トンネル絶縁層２５の代わりに、記憶層（自由層）３と上層の固定層４との間に、非磁性導電層を設けてもよい。
なお、トンネル絶縁層２５の代わりに、記憶層（自由層）３と上層の固定層４との間に、非磁性導電層を設けてもよい。
上述の本実施の形態によれば、記憶層３を上下に挟んで、下層の固定層２と上層の固定層４とが設けられて磁気記憶素子５２が構成されていることにより、先の実施の形態の磁気記憶素子５１と同様に、下層の固定層２からの磁極磁界の漏洩と、上層の固定層４からの磁極磁界の漏洩とを、実効的に相殺することができる。
これにより、素子サイズが微細化しても、Ｔｏｇｇｌｅ動作の領域を安定に確保することが可能になる。
従って、素子サイズの微細化を図った場合でも、高い歩留まりを得ることが可能になり、また書き込みエラーの低減を図って高い信頼性でビット情報の書き込み（記録）や読み出しを行うことができる。
従って、素子サイズの微細化を図った場合でも、高い歩留まりを得ることが可能になり、また書き込みエラーの低減を図って高い信頼性でビット情報の書き込み（記録）や読み出しを行うことができる。
また、スピンフロッピング磁界を大きくしなくても、安定に記録を行うことが可能になるため、従来よりも低い電流値でメモリ素子へ情報を記録することが可能になり、情報の記録に必要となる消費電力を低減することが可能になる。
さらに、本実施の形態では、記憶層（自由層）３を、３層の磁性層（第１の記憶層１６、第２の記憶層１８、第３の記憶層２７）により構成したので、下層の固定層２と記憶層（自由層）３と上層の固定層４の各磁性層１２，１４，１６，１８，２７，２０，２２の磁化Ｍ１１，Ｍ１２，Ｍ１，Ｍ２，Ｍ３，Ｍ１３，Ｍ１４の向きの並びを上下層で対称にすることができる。
これにより、記憶層（自由層）３の各磁性層１６，１８，２７に、バランス良く対称にバイアス磁界を印加することができる。
これにより、記憶層（自由層）３の各磁性層１６，１８，２７に、バランス良く対称にバイアス磁界を印加することができる。
また、記憶層（自由層）を５層以上の奇数層の磁性層により構成した場合も、本実施の形態と同様の効果が得られる。
なお、上述した各実施の形態の構成に対して、磁気記憶素子の下の引き出し電極を反強磁性体により構成して、反強磁性層と兼用してもよい。
上述の各実施の形態では、いずれも、記憶層３と下層の固定層２との間にトンネル絶縁層を設けてＴＭＲ素子から成る磁気記憶素子を構成していたが、トンネル絶縁層の代わりに非磁性導電層を設けてＧＭＲ素子から成る磁気記憶素子を構成してもよい。
ＧＭＲ素子から成る磁気記憶素子を構成した場合に適用しても、同様に本発明の効果を得ることができる。
ＧＭＲ素子から成る磁気記憶素子を構成した場合に適用しても、同様に本発明の効果を得ることができる。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
１，４１，５１ 磁気記憶素子、２，４ 固定層、３ 記憶層（自由層）、５ ワード線、６ ビット線、１１ 反強磁性層、１２ 第１の磁化固定層、１３，１７ 非磁性層、１４ 第２の磁化固定層、１５ トンネル絶縁層、１６ 第１の記憶層、１８ 第２の記憶層、３０ シリコン基板、３１ 選択用ＭＯＳトランジスタ
Claims (14)
- 情報を磁性体の磁化状態によって保持する記憶層が、複数層の磁性層から成り、
前記記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、
前記記憶層の端縁と前記磁化固定層の端縁とが離れるように、前記記憶層と前記磁化固定層が異なる平面パターンに形成されている
ことを特徴とする磁気記憶素子。 - 前記非磁性層が、トンネル絶縁層であることを特徴とする請求項１に記載の磁気記憶素子。
- 情報を磁性体の磁化状態によって保持する記憶層が、複数層の磁性層から成り、
前記記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、
少なくとも前記非磁性層と前記記憶層との界面、又は前記非磁性層と前記磁化固定層との界面に、凹凸を有する
ことを特徴とする磁気記憶素子。 - 前記非磁性層が、トンネル絶縁層であることを特徴とする請求項３に記載の磁気記憶素子。
- 情報を磁性体の磁化状態によって保持する記憶層が、複数層の磁性層から成り、
前記記憶層を挟んで、上下にそれぞれ非磁性層を介して、磁化の向きが固定された磁化固定層が配置されている
ことを特徴とする磁気記憶素子。 - 前記非磁性層のうち、少なくとも一方がトンネル絶縁層であることを特徴とする請求項５に記載の磁気記憶素子。
- 前記記憶層が、奇数層の前記磁性層から成ることを特徴とする請求項５に記載の磁気記憶素子。
- 情報を磁性体の磁化状態によって保持する記憶層が、複数層の磁性層から成り、
前記記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、
前記記憶層の端縁と前記磁化固定層の端縁とが離れるように、前記記憶層と前記磁化固定層が異なる平面パターンに形成されている磁気記憶素子と、
互いに交差する第１の配線と第２の配線とを備え、
前記第１の配線と前記第２の配線とが交差する交点付近に、それぞれ前記磁気記憶素子が配置されて成る
ことを特徴とする磁気メモリ。 - 前記非磁性層が、トンネル絶縁層であることを特徴とする請求項８に記載の磁気メモリ。
- 情報を磁性体の磁化状態によって保持する記憶層が、複数層の磁性層から成り、
前記記憶層に対して、非磁性層を介して、磁化の向きが固定された磁化固定層が配置され、
前記非磁性層と前記記憶層との界面、又は前記非磁性層と前記磁化固定層との界面に、凹凸を有する磁気記憶素子と、
互いに交差する第１の配線と第２の配線とを備え、
前記第１の配線と前記第２の配線とが交差する交点付近に、それぞれ前記磁気記憶素子が配置されて成る
ことを特徴とする磁気メモリ。 - 前記非磁性層が、トンネル絶縁層であることを特徴とする請求項１０に記載の磁気メモリ。
- 情報を磁性体の磁化状態によって保持する記憶層が、複数層の磁性層から成り、
前記記憶層を挟んで、上下にそれぞれ非磁性層を介して、磁化の向きが固定された磁化固定層が配置されている磁気記憶素子と、
互いに交差する第１の配線と第２の配線とを備え、
前記第１の配線と前記第２の配線とが交差する交点付近に、それぞれ前記磁気記憶素子が配置されて成る
ことを特徴とする磁気メモリ。 - 前記非磁性層のうち、少なくとも一方がトンネル絶縁層であることを特徴とする請求項１２に記載の磁気メモリ。
- 前記記憶層が、奇数層の前記磁性層から成ることを特徴とする請求項１２に記載の磁気メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003365076A JP2005129801A (ja) | 2003-10-24 | 2003-10-24 | 磁気記憶素子及び磁気メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003365076A JP2005129801A (ja) | 2003-10-24 | 2003-10-24 | 磁気記憶素子及び磁気メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005129801A true JP2005129801A (ja) | 2005-05-19 |
Family
ID=34643865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003365076A Pending JP2005129801A (ja) | 2003-10-24 | 2003-10-24 | 磁気記憶素子及び磁気メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005129801A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015216392A (ja) * | 2009-07-13 | 2015-12-03 | シーゲイト テクノロジー エルエルシー | 磁気積層体設計 |
| JP2017139446A (ja) * | 2015-12-16 | 2017-08-10 | エイチジーエスティーネザーランドビーブイ | 改善された切り換え効率のためのスピン軌道トルクビット設計 |
| JP2020524397A (ja) * | 2017-06-07 | 2020-08-13 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 磁気交換結合自由層を備えた磁気トンネル接合記憶素子 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10116490A (ja) * | 1996-08-23 | 1998-05-06 | Motorola Inc | 積層メモリ・セルを有する磁気ランダム・アクセス・メモリおよびその製造方法 |
| JP2001068761A (ja) * | 1999-07-19 | 2001-03-16 | Motorola Inc | 改善された磁場応答特性を有する磁性素子およびその製造方法 |
| JP2001156358A (ja) * | 1999-09-17 | 2001-06-08 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ素子 |
| JP2001250999A (ja) * | 1999-12-17 | 2001-09-14 | Motorola Inc | 二重磁気状態を有する磁気エレメントおよびその製造方法 |
| JP2001308292A (ja) * | 2000-02-29 | 2001-11-02 | Hewlett Packard Co <Hp> | 磁気記憶セル |
| JP2002033533A (ja) * | 2000-07-19 | 2002-01-31 | Tdk Corp | 磁気変換素子、薄膜磁気ヘッドおよびそれらの製造方法 |
| JP2002150512A (ja) * | 2000-11-08 | 2002-05-24 | Sony Corp | 磁気抵抗効果素子および磁気抵抗効果型磁気ヘッド |
| JP2002353418A (ja) * | 2001-05-30 | 2002-12-06 | Sony Corp | 磁気抵抗効果素子および磁気メモリ装置 |
| US6531723B1 (en) * | 2001-10-16 | 2003-03-11 | Motorola, Inc. | Magnetoresistance random access memory for improved scalability |
| JP2003078185A (ja) * | 2001-09-03 | 2003-03-14 | Nec Corp | 強磁性トンネル接合構造及びその製造方法並びに該強磁性トンネル接合を用いた磁気メモリ |
| US6545906B1 (en) * | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
| JP2003174148A (ja) * | 2001-12-05 | 2003-06-20 | Sony Corp | 情報記憶装置およびその製造方法 |
| JP2003298145A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ装置 |
-
2003
- 2003-10-24 JP JP2003365076A patent/JP2005129801A/ja active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10116490A (ja) * | 1996-08-23 | 1998-05-06 | Motorola Inc | 積層メモリ・セルを有する磁気ランダム・アクセス・メモリおよびその製造方法 |
| JP2001068761A (ja) * | 1999-07-19 | 2001-03-16 | Motorola Inc | 改善された磁場応答特性を有する磁性素子およびその製造方法 |
| JP2001156358A (ja) * | 1999-09-17 | 2001-06-08 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ素子 |
| JP2001250999A (ja) * | 1999-12-17 | 2001-09-14 | Motorola Inc | 二重磁気状態を有する磁気エレメントおよびその製造方法 |
| JP2001308292A (ja) * | 2000-02-29 | 2001-11-02 | Hewlett Packard Co <Hp> | 磁気記憶セル |
| JP2002033533A (ja) * | 2000-07-19 | 2002-01-31 | Tdk Corp | 磁気変換素子、薄膜磁気ヘッドおよびそれらの製造方法 |
| JP2002150512A (ja) * | 2000-11-08 | 2002-05-24 | Sony Corp | 磁気抵抗効果素子および磁気抵抗効果型磁気ヘッド |
| JP2002353418A (ja) * | 2001-05-30 | 2002-12-06 | Sony Corp | 磁気抵抗効果素子および磁気メモリ装置 |
| JP2003078185A (ja) * | 2001-09-03 | 2003-03-14 | Nec Corp | 強磁性トンネル接合構造及びその製造方法並びに該強磁性トンネル接合を用いた磁気メモリ |
| US6531723B1 (en) * | 2001-10-16 | 2003-03-11 | Motorola, Inc. | Magnetoresistance random access memory for improved scalability |
| US6545906B1 (en) * | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
| WO2003034437A2 (en) * | 2001-10-16 | 2003-04-24 | Motorola, Inc. | Writing to a mram element comprising a synthetic antiferromagnetic layer |
| WO2003043018A1 (en) * | 2001-10-16 | 2003-05-22 | Motorola, Inc. | Magnetoresistance random access memory for improved scalability |
| JP2003174148A (ja) * | 2001-12-05 | 2003-06-20 | Sony Corp | 情報記憶装置およびその製造方法 |
| JP2003298145A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015216392A (ja) * | 2009-07-13 | 2015-12-03 | シーゲイト テクノロジー エルエルシー | 磁気積層体設計 |
| JP2017139446A (ja) * | 2015-12-16 | 2017-08-10 | エイチジーエスティーネザーランドビーブイ | 改善された切り換え効率のためのスピン軌道トルクビット設計 |
| JP2020524397A (ja) * | 2017-06-07 | 2020-08-13 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 磁気交換結合自由層を備えた磁気トンネル接合記憶素子 |
| JP7102448B2 (ja) | 2017-06-07 | 2022-07-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 磁気交換結合自由層を備えた磁気トンネル接合記憶素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4380707B2 (ja) | 記憶素子 | |
| Engel et al. | The science and technology of magnetoresistive tunneling memory | |
| JP5224803B2 (ja) | 磁気メモリ及び磁気メモリの書き込み方法 | |
| KR20050013215A (ko) | 감소된 스위칭 필드를 갖는 자기저항식 랜덤 액세스 메모리 | |
| JP2006128579A (ja) | 記憶素子及びメモリ | |
| JP4518049B2 (ja) | 記憶装置 | |
| JP2010135512A (ja) | 抵抗変化型メモリデバイス | |
| JP2012014787A (ja) | 記憶装置 | |
| JP5160724B2 (ja) | メモリ | |
| JP4543901B2 (ja) | メモリ | |
| JP2008117930A (ja) | 記憶素子、メモリ | |
| JP4765248B2 (ja) | 磁気メモリ | |
| JP5397384B2 (ja) | 磁性記憶素子の初期化方法 | |
| JP4438806B2 (ja) | メモリ | |
| US9852782B2 (en) | Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits | |
| JP4670326B2 (ja) | メモリ | |
| JP2004087870A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
| JP4631267B2 (ja) | 磁気記憶素子及び磁気メモリ | |
| JP2005129801A (ja) | 磁気記憶素子及び磁気メモリ | |
| JP4626149B2 (ja) | 磁気メモリの初期化方法 | |
| JP2008084950A (ja) | 記憶素子、メモリ | |
| JP2008211059A (ja) | 記憶素子、メモリ | |
| JP4720081B2 (ja) | 磁気メモリ | |
| JP2007096075A (ja) | 磁気記憶素子、磁気メモリ | |
| JP2005135495A (ja) | 磁気メモリの記録方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060626 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110419 |