JP2003174148A - 情報記憶装置およびその製造方法 - Google Patents
情報記憶装置およびその製造方法Info
- Publication number
- JP2003174148A JP2003174148A JP2001370904A JP2001370904A JP2003174148A JP 2003174148 A JP2003174148 A JP 2003174148A JP 2001370904 A JP2001370904 A JP 2001370904A JP 2001370904 A JP2001370904 A JP 2001370904A JP 2003174148 A JP2003174148 A JP 2003174148A
- Authority
- JP
- Japan
- Prior art keywords
- information storage
- layer
- coil
- word line
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 臨界電流が低下しても書き込みの際に必要と
される電流磁場が低下しない効率のよい電流磁場発生手
段を備えた情報記憶装置を提供する。 【解決手段】 書き込みワード線１１と、書き込みワー
ド線１１と所定間隔を置いて交差するように形成された
書き込みビット線２１と、強磁性体でトンネル絶縁層３
３を挟んで構成されるもので書き込みワード線１１と書
き込みビット線２１との交差領域における書き込みワー
ド線１１と書き込みビット線２１との間に設けられた情
報記憶素子３１と、情報記憶素子３１の書き込みワード
線１１側に形成された反強磁性体層４２とを備えた情報
記憶装置であって、磁場を発生させるもので情報記憶素
子３１を取り巻くように形成されたコイル５０を備えた
ものである。
される電流磁場が低下しない効率のよい電流磁場発生手
段を備えた情報記憶装置を提供する。 【解決手段】 書き込みワード線１１と、書き込みワー
ド線１１と所定間隔を置いて交差するように形成された
書き込みビット線２１と、強磁性体でトンネル絶縁層３
３を挟んで構成されるもので書き込みワード線１１と書
き込みビット線２１との交差領域における書き込みワー
ド線１１と書き込みビット線２１との間に設けられた情
報記憶素子３１と、情報記憶素子３１の書き込みワード
線１１側に形成された反強磁性体層４２とを備えた情報
記憶装置であって、磁場を発生させるもので情報記憶素
子３１を取り巻くように形成されたコイル５０を備えた
ものである。
Description
【０００１】
【発明の属する技術分野】本発明は、磁性材料を所定の
方向の磁化軸にそった状態に磁化させることにより情報
を記憶させる情報記憶装置およびその製造方法に関す
る。
方向の磁化軸にそった状態に磁化させることにより情報
を記憶させる情報記憶装置およびその製造方法に関す
る。
【０００２】
【従来の技術】情報通信機器、特に携帯端末などの個人
用小型機器の飛躍的な普及にともない、これを構成する
メモリ素子やロジック素子等の素子には、高集積化、高
速化、低消費電力化など、一層の高性能化が要求されて
いる。特に不揮発性メモリの高密度化、大容量化は、可
動部分の存在により本質的に小型化が不可能なハードデ
ィスクや光ディスクを置き換える技術としてますます重
要になってきている。
用小型機器の飛躍的な普及にともない、これを構成する
メモリ素子やロジック素子等の素子には、高集積化、高
速化、低消費電力化など、一層の高性能化が要求されて
いる。特に不揮発性メモリの高密度化、大容量化は、可
動部分の存在により本質的に小型化が不可能なハードデ
ィスクや光ディスクを置き換える技術としてますます重
要になってきている。
【０００３】不揮発性メモリとしては、半導体を用いた
フラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferr
o electric Random Access Memory）などがあげられ
る。しかしながら、フラッシュメモリは、構造が複雑な
ために高集積化が困難であり、しかも、アクセス時間が
１００ｎｓ程度と遅いという欠点がある。一方、ＦＲＡ
Ｍにおいては、書き換え可能回数が１０12〜１０14で完
全にスタティックランダムアクセスメモリやダイナミッ
クランダムアクセスメモリに置き換えるには耐久性が低
いという問題が指摘されている。また、強誘電体キャパ
シタの微細加工が難しいという課題も指摘されている。
フラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferr
o electric Random Access Memory）などがあげられ
る。しかしながら、フラッシュメモリは、構造が複雑な
ために高集積化が困難であり、しかも、アクセス時間が
１００ｎｓ程度と遅いという欠点がある。一方、ＦＲＡ
Ｍにおいては、書き換え可能回数が１０12〜１０14で完
全にスタティックランダムアクセスメモリやダイナミッ
クランダムアクセスメモリに置き換えるには耐久性が低
いという問題が指摘されている。また、強誘電体キャパ
シタの微細加工が難しいという課題も指摘されている。
【０００４】これらの欠点を有さない不揮発性メモリと
して注目されているのが、例えば「Wang et al., IEEE
Trans. Magn. 33 (1997) p4498」に記載されているよう
な、ＭＲＡＭ（Magnetic Random Access Memory）もし
くはＭＲ（Magnetic resistance）メモリと呼ばれる磁
気メモリであり、近年のＴＭＲ（Tunnel Magneto resis
tance）材料の特性向上により注目を集めるようになっ
てきている。
して注目されているのが、例えば「Wang et al., IEEE
Trans. Magn. 33 (1997) p4498」に記載されているよう
な、ＭＲＡＭ（Magnetic Random Access Memory）もし
くはＭＲ（Magnetic resistance）メモリと呼ばれる磁
気メモリであり、近年のＴＭＲ（Tunnel Magneto resis
tance）材料の特性向上により注目を集めるようになっ
てきている。
【０００５】ＭＲＡＭは、構造が単純であるため高集積
化が容易であり、また磁気モーメントの回転により記憶
を行うために、書き換え回数が大であると予測されてい
る。またアクセス時間についても、非常に高速であるこ
とが予想され、既に１００ＭＨｚで動作可能であること
が、R.Scheuerlein et al, ISSCC Digest of Papers(Fe
b.2000) p128-129 で報告されている。また、ＧＭＲ（G
iant Magnetic resistance）効果により高出力が得られ
るようになった現在では、大きく改善されてきている。
化が容易であり、また磁気モーメントの回転により記憶
を行うために、書き換え回数が大であると予測されてい
る。またアクセス時間についても、非常に高速であるこ
とが予想され、既に１００ＭＨｚで動作可能であること
が、R.Scheuerlein et al, ISSCC Digest of Papers(Fe
b.2000) p128-129 で報告されている。また、ＧＭＲ（G
iant Magnetic resistance）効果により高出力が得られ
るようになった現在では、大きく改善されてきている。
【０００６】
【発明が解決しようとする課題】上述の通り、高速化・
高集積化が容易という長所を有するＭＲＡＭではある
が、書き込みは、ＴＭＲ素子に近接させて設けられた書
き込みビット線と書き込み書き込みワード線に電流を流
し、その発生磁界によって行う。ＴＭＲ素子の記憶層
（記憶層）の反転磁界は材料にもよるが、２０Ｏｅ〜２
００Ｏｅが必要であり、このときの電流は数十ｍＡにな
る。これは消費電流の増大につながり、携帯機器の低消
費電力化に対して大きな課題となる。また、高集積化の
面からは、書き込みビット線および書き込みワード線
は、リソグラフィー技術から決定される最小線幅に近い
サイズが要求される。仮に、書き込みビット線幅／書き
込みワード線幅が０．６μｍとして、配線の膜厚を５０
０ｎｍとすると、３ＭＡ／ｃｍ2 になり、銅配線を用い
た場合（実用電流密度：０．５ＭＡ／ｃｍ2 ）もエレク
トロマイグレーションに対する寿命は大きな課題とな
る。さらに微細化していくと、強誘電体の反転磁界は増
加し、配線の次元も縮小しなければならないため、この
配線信頼性の課題はより大きくなってくる。
高集積化が容易という長所を有するＭＲＡＭではある
が、書き込みは、ＴＭＲ素子に近接させて設けられた書
き込みビット線と書き込み書き込みワード線に電流を流
し、その発生磁界によって行う。ＴＭＲ素子の記憶層
（記憶層）の反転磁界は材料にもよるが、２０Ｏｅ〜２
００Ｏｅが必要であり、このときの電流は数十ｍＡにな
る。これは消費電流の増大につながり、携帯機器の低消
費電力化に対して大きな課題となる。また、高集積化の
面からは、書き込みビット線および書き込みワード線
は、リソグラフィー技術から決定される最小線幅に近い
サイズが要求される。仮に、書き込みビット線幅／書き
込みワード線幅が０．６μｍとして、配線の膜厚を５０
０ｎｍとすると、３ＭＡ／ｃｍ2 になり、銅配線を用い
た場合（実用電流密度：０．５ＭＡ／ｃｍ2 ）もエレク
トロマイグレーションに対する寿命は大きな課題とな
る。さらに微細化していくと、強誘電体の反転磁界は増
加し、配線の次元も縮小しなければならないため、この
配線信頼性の課題はより大きくなってくる。
【０００７】また、ＭＲＡＭには、構造上の本質的な課
題が存在する。ＭＲＡＭにおける記憶は、配線に電流を
流すことによって発生する電流磁場によって記憶層の磁
化を回転させることによって行っている。ところが、高
集積化によって、配線が細くなるにともない、書き込み
線に流すことができる臨界電流値が下がるため、得られ
る磁界が小さくなり、被記憶領域の保磁力を小さくせざ
るを得ない。これは、情報記憶装置の信頼性が低下する
ことを意味する。
題が存在する。ＭＲＡＭにおける記憶は、配線に電流を
流すことによって発生する電流磁場によって記憶層の磁
化を回転させることによって行っている。ところが、高
集積化によって、配線が細くなるにともない、書き込み
線に流すことができる臨界電流値が下がるため、得られ
る磁界が小さくなり、被記憶領域の保磁力を小さくせざ
るを得ない。これは、情報記憶装置の信頼性が低下する
ことを意味する。
【０００８】したがって、臨界電流が低下しても書き込
みの際に必要とされる電流磁場が低下しない効率のよい
電流磁場発生手段が求められている。
みの際に必要とされる電流磁場が低下しない効率のよい
電流磁場発生手段が求められている。
【０００９】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた情報記憶装置およびその製造方法
である。
決するためになされた情報記憶装置およびその製造方法
である。
【００１０】本発明の情報記憶装置は、書き込みワード
線と、前記書き込みワード線と所定間隔を置いて交差す
るように形成された書き込みビット線と、強磁性体でト
ンネル絶縁層を挟んで構成されるもので前記書き込みワ
ード線と前記書き込みビット線との交差領域における前
記書き込みワード線と前記書き込みビット線との間に設
けられた情報記憶素子と、前記情報記憶素子の書き込み
ワード線側に形成された反強磁性体層を含む接続層とを
備えた情報記憶装置であって、磁場を発生させるもので
前記情報記憶素子を取り巻くように形成されたコイルを
備えたものである。
線と、前記書き込みワード線と所定間隔を置いて交差す
るように形成された書き込みビット線と、強磁性体でト
ンネル絶縁層を挟んで構成されるもので前記書き込みワ
ード線と前記書き込みビット線との交差領域における前
記書き込みワード線と前記書き込みビット線との間に設
けられた情報記憶素子と、前記情報記憶素子の書き込み
ワード線側に形成された反強磁性体層を含む接続層とを
備えた情報記憶装置であって、磁場を発生させるもので
前記情報記憶素子を取り巻くように形成されたコイルを
備えたものである。
【００１１】上記情報記憶装置では、情報記憶素子を取
り巻くようにコイルが形成されていることから、そのコ
イルによって電流磁界を発生させることが可能になる。
したがって、高集積化にともない臨界電流の低下が起こ
ったとしても、コイルによって少ない電流でより大きな
電流磁界を発生させることが可能になる。
り巻くようにコイルが形成されていることから、そのコ
イルによって電流磁界を発生させることが可能になる。
したがって、高集積化にともない臨界電流の低下が起こ
ったとしても、コイルによって少ない電流でより大きな
電流磁界を発生させることが可能になる。
【００１２】単一の配線により形成した場合、磁界の強
さは直線導体からの距離をｒとして、Ｈ＝Ｉ／２πｒ
（Ａ／ｍ）の式により、電流磁場が形成される。ここで
配線をコイル状に形成することにする。ここで形成した
環状コイルの半径をＲ、巻き数をＮとすると電流磁場
は、Ｈ＝Ｎ・Ｉ／２πＲなる式で表される。本発明の情
報記憶装置では、このコイル中に情報記憶素子を配置し
ていることから、従来の１／Ｎ（Ｎは巻き数）の電流で
同一電流磁場を得ることができる。
さは直線導体からの距離をｒとして、Ｈ＝Ｉ／２πｒ
（Ａ／ｍ）の式により、電流磁場が形成される。ここで
配線をコイル状に形成することにする。ここで形成した
環状コイルの半径をＲ、巻き数をＮとすると電流磁場
は、Ｈ＝Ｎ・Ｉ／２πＲなる式で表される。本発明の情
報記憶装置では、このコイル中に情報記憶素子を配置し
ていることから、従来の１／Ｎ（Ｎは巻き数）の電流で
同一電流磁場を得ることができる。
【００１３】本発明の情報記憶装置の製造方法は、前記
書き込みワード線と所定間隔を置いて交差するように形
成された書き込みビット線と、強磁性体でトンネル絶縁
層を挟んで構成されるもので前記書き込みワード線と前
記書き込みビット線との交差領域における前記書き込み
ワード線と前記書き込みビット線との間に設けられた情
報記憶素子と、前記情報記憶素子の書き込みワード線側
に接続された反強磁性体層とを備える情報記憶装置の製
造方法であって、前記反強磁性体層を成膜した後、少な
くとも前記情報記憶素子を構成するのに必要な強磁性体
からなる磁化固定層とトンネル絶縁層と強磁性体からな
る記憶層とを成膜する工程と、前記記憶層から前記反強
磁性体層までをパターニングして、前記情報記憶素子の
下面に接続する接続層を形成するとともに、前記接続層
の一方の側面側に配置される第１のコイル配線を形成す
る工程と、前記トンネル絶縁層までをパターニングして
情報記憶素子を形成する工程と、前記情報記憶素子、前
記接続層および第１のコイル配線を覆う第１の絶縁膜を
形成する工程と、前記情報記憶素子の上面に接続する前
記書き込みビット線を形成する工程と、前記書き込みビ
ット線を被覆する第２の絶縁膜を形成する工程と、前記
第２、第１の絶縁膜に前記第１のコイル配線の一端に接
続する第１のコンタクトを形成するとともに、前記接続
層の他方の側面側に配置された別の第１のコイル配線の
他端に接続する第２のコンタクトを形成する工程と、前
記第２の絶縁膜上に前記第１のコンタクトと前記第２の
コンタクトとを接続する第２のコイル配線を形成する工
程とを備えている。
書き込みワード線と所定間隔を置いて交差するように形
成された書き込みビット線と、強磁性体でトンネル絶縁
層を挟んで構成されるもので前記書き込みワード線と前
記書き込みビット線との交差領域における前記書き込み
ワード線と前記書き込みビット線との間に設けられた情
報記憶素子と、前記情報記憶素子の書き込みワード線側
に接続された反強磁性体層とを備える情報記憶装置の製
造方法であって、前記反強磁性体層を成膜した後、少な
くとも前記情報記憶素子を構成するのに必要な強磁性体
からなる磁化固定層とトンネル絶縁層と強磁性体からな
る記憶層とを成膜する工程と、前記記憶層から前記反強
磁性体層までをパターニングして、前記情報記憶素子の
下面に接続する接続層を形成するとともに、前記接続層
の一方の側面側に配置される第１のコイル配線を形成す
る工程と、前記トンネル絶縁層までをパターニングして
情報記憶素子を形成する工程と、前記情報記憶素子、前
記接続層および第１のコイル配線を覆う第１の絶縁膜を
形成する工程と、前記情報記憶素子の上面に接続する前
記書き込みビット線を形成する工程と、前記書き込みビ
ット線を被覆する第２の絶縁膜を形成する工程と、前記
第２、第１の絶縁膜に前記第１のコイル配線の一端に接
続する第１のコンタクトを形成するとともに、前記接続
層の他方の側面側に配置された別の第１のコイル配線の
他端に接続する第２のコンタクトを形成する工程と、前
記第２の絶縁膜上に前記第１のコンタクトと前記第２の
コンタクトとを接続する第２のコイル配線を形成する工
程とを備えている。
【００１４】上記情報記憶装置の製造方法では、第１の
コイル配線と第２のコイル配線と第１のコンタクトと第
２のコンタクトとで情報記憶素子を取り巻くようにコイ
ルを形成することから、高集積化にともない臨界電流の
低下が起こったとしても、コイルによって少ない電流で
より大きな電流磁界を発生させることが可能になる。し
たがって、本発明の情報記憶装置では、このコイル中に
情報記憶素子を配置するように形成することから、従来
の１／Ｎ（Ｎは巻き数）の電流で同一電流磁場が得られ
る情報記憶装置が形成される。
コイル配線と第２のコイル配線と第１のコンタクトと第
２のコンタクトとで情報記憶素子を取り巻くようにコイ
ルを形成することから、高集積化にともない臨界電流の
低下が起こったとしても、コイルによって少ない電流で
より大きな電流磁界を発生させることが可能になる。し
たがって、本発明の情報記憶装置では、このコイル中に
情報記憶素子を配置するように形成することから、従来
の１／Ｎ（Ｎは巻き数）の電流で同一電流磁場が得られ
る情報記憶装置が形成される。
【００１５】
【発明の実施の形態】本発明の情報記憶装置に係る一実
施の形態を、図１のメモリ部の要部を示す部分断面概略
斜視図によって説明する。なお、図１では、読み出し回
路部分の図示は省略した。
施の形態を、図１のメモリ部の要部を示す部分断面概略
斜視図によって説明する。なお、図１では、読み出し回
路部分の図示は省略した。
【００１６】図示はしないが、半導体基板に読み出し回
路を構成するトランジスタ素子、読み出しワード線、読
み出しビット線等が形成され、それを覆う絶縁膜が形成
されている。
路を構成するトランジスタ素子、読み出しワード線、読
み出しビット線等が形成され、それを覆う絶縁膜が形成
されている。
【００１７】そして、図１に示すように、絶縁膜（図示
せず）上には、複数の書き込みワード線１１が並列して
形成されている。この書き込みワード線１１と所定の間
隔を置いて、書き込みビット線２１（２１ａ、２１ｂ）
が同一平面にかつ上記書き込みワード線１１に交差（例
えば直交）するように並列に配置されている。
せず）上には、複数の書き込みワード線１１が並列して
形成されている。この書き込みワード線１１と所定の間
隔を置いて、書き込みビット線２１（２１ａ、２１ｂ）
が同一平面にかつ上記書き込みワード線１１に交差（例
えば直交）するように並列に配置されている。
【００１８】さらに上記書き込みワード線１１と上記書
き込みビット線２１とが交差するそれぞれの領域には情
報記録素子３１（３１ａ、３１ｂ）が配置されている。
この情報記録素子３１は、例えば、磁気トンネル接合素
子（ＭＴＪ素子：ＭＴＪはMagnetic Tunnel Junctionの
略）もしくはトンネル磁気抵抗素子（ＴＭＲ素子：ＴＭ
ＲはTunnel Magnetic Resistanceの略）で構成されてい
る。
き込みビット線２１とが交差するそれぞれの領域には情
報記録素子３１（３１ａ、３１ｂ）が配置されている。
この情報記録素子３１は、例えば、磁気トンネル接合素
子（ＭＴＪ素子：ＭＴＪはMagnetic Tunnel Junctionの
略）もしくはトンネル磁気抵抗素子（ＴＭＲ素子：ＴＭ
ＲはTunnel Magnetic Resistanceの略）で構成されてい
る。
【００１９】上記情報記憶素子３１は、書き込みワード
線１１側より、強磁性体からなる磁化固定層３２、トン
ネル絶縁層３３、強磁性体よりなる記憶層３４を順に積
層した構造を有している。上記磁化固定層３２は例え
ば、コバルト鉄（ＣｏＦｅ）、ニッケル鉄（ＮｉＦｅ）
もしくはそれらの合金材料で、例えば０．５ｎｍ〜５ｎ
ｍの厚さに形成され、上記トンネル絶縁層３３は例えば
酸化アルミニウム（ＡｌＯ3 ）で、例えば０．５ｎｍ〜
５ｎｍの厚さに形成され、上記記憶層３４は例えばコバ
ルト鉄（ＣｏＦｅ）、ニッケル鉄（ＮｉＦｅ）もしくは
それらの合金材料で、例えば０．５ｎｍ〜５ｎｍの厚さ
に形成されている。そして、上記記憶層３４は磁化容易
軸という磁化方向のための好ましい軸を有するように形
成されている。
線１１側より、強磁性体からなる磁化固定層３２、トン
ネル絶縁層３３、強磁性体よりなる記憶層３４を順に積
層した構造を有している。上記磁化固定層３２は例え
ば、コバルト鉄（ＣｏＦｅ）、ニッケル鉄（ＮｉＦｅ）
もしくはそれらの合金材料で、例えば０．５ｎｍ〜５ｎ
ｍの厚さに形成され、上記トンネル絶縁層３３は例えば
酸化アルミニウム（ＡｌＯ3 ）で、例えば０．５ｎｍ〜
５ｎｍの厚さに形成され、上記記憶層３４は例えばコバ
ルト鉄（ＣｏＦｅ）、ニッケル鉄（ＮｉＦｅ）もしくは
それらの合金材料で、例えば０．５ｎｍ〜５ｎｍの厚さ
に形成されている。そして、上記記憶層３４は磁化容易
軸という磁化方向のための好ましい軸を有するように形
成されている。
【００２０】上記情報記憶素子３１の上記書き込みワー
ド線１１側には反強磁性体層４２を含む接続層４１（４
１ａ、４１ｂ）が形成されている。各接続層４１は図示
していない読み出し回路に接続されるコンタクト４５に
接続している。なお、図示はしないが、上記接続層４１
の書き込みワード線１１側には例えば窒化チタン、タン
タル、窒化タンタル等で形成されるバリア層が設けられ
ていてもよい。上記反強磁性体層は例えば白金マンガン
（ＰｔＭｎ）、マンガン鉄（ＭｎＦｅ）、ニッケルマン
ガン（ＮｉＭｎ）もしくはイリジウムマンガン（ＩｒＭ
ｎ）で、例えば５ｎｍ〜６０ｎｍ程度の厚さが一般的で
通常は３０ｎｍの厚さに形成されている。なおこの厚さ
は６０ｎｍよりも厚くてもよい。
ド線１１側には反強磁性体層４２を含む接続層４１（４
１ａ、４１ｂ）が形成されている。各接続層４１は図示
していない読み出し回路に接続されるコンタクト４５に
接続している。なお、図示はしないが、上記接続層４１
の書き込みワード線１１側には例えば窒化チタン、タン
タル、窒化タンタル等で形成されるバリア層が設けられ
ていてもよい。上記反強磁性体層は例えば白金マンガン
（ＰｔＭｎ）、マンガン鉄（ＭｎＦｅ）、ニッケルマン
ガン（ＮｉＭｎ）もしくはイリジウムマンガン（ＩｒＭ
ｎ）で、例えば５ｎｍ〜６０ｎｍ程度の厚さが一般的で
通常は３０ｎｍの厚さに形成されている。なおこの厚さ
は６０ｎｍよりも厚くてもよい。
【００２１】上記接続層４１（例えば以下接続層４１ａ
を基準にして説明する）の一方の側面側に絶縁膜（図示
せず）を介して第１のコイル配線５１（５１ａ）が形成
されている。上記書き込みビット線２１（２１ａ）上に
は絶縁膜（図示せず）を介してこの書き込みビット線２
１１に接続する情報記憶素子３１（３１ａ）の上方を斜
めに横切るもので一端が第１のコイル配線５１（５１
ａ）の一端側上方に配置された第２のコイル配線５２
（５２ａ）が形成されている。さらに上記第１のコイル
配線５１ａの一端と上記第２のコイル配線５２ａの一端
とを接続する第１のコンタクト６１（６１ａ）が形成さ
れている。さらに、上記接続層４１（４１ａ）の他方の
側面側に絶縁膜（図示せず）を介して配置された別の第
１のコイル配線５１（５１ｂ）の他端と上記第２のコイ
ル配線５２ａの他端とを接続する第２のコンタクト６２
（６２ａ）が形成されている。
を基準にして説明する）の一方の側面側に絶縁膜（図示
せず）を介して第１のコイル配線５１（５１ａ）が形成
されている。上記書き込みビット線２１（２１ａ）上に
は絶縁膜（図示せず）を介してこの書き込みビット線２
１１に接続する情報記憶素子３１（３１ａ）の上方を斜
めに横切るもので一端が第１のコイル配線５１（５１
ａ）の一端側上方に配置された第２のコイル配線５２
（５２ａ）が形成されている。さらに上記第１のコイル
配線５１ａの一端と上記第２のコイル配線５２ａの一端
とを接続する第１のコンタクト６１（６１ａ）が形成さ
れている。さらに、上記接続層４１（４１ａ）の他方の
側面側に絶縁膜（図示せず）を介して配置された別の第
１のコイル配線５１（５１ｂ）の他端と上記第２のコイ
ル配線５２ａの他端とを接続する第２のコンタクト６２
（６２ａ）が形成されている。
【００２２】すなわち、第１のコイル配線５１（５１
ａ）と第１のコンタクト６１（６１ａ）と第２のコイル
配線５２（５２ａ）と第２のコンタクト６２（６２ａ）
とで情報記憶素子３１（３１ａ）を取り巻くようになっ
ており、第１のコイル配線５１と第１のコンタクト６１
と第２のコイル配線５２と第２のコンタクト６２とから
なる巻き線部分を繰り返す状態に設けてコイル５０が構
成されている。
ａ）と第１のコンタクト６１（６１ａ）と第２のコイル
配線５２（５２ａ）と第２のコンタクト６２（６２ａ）
とで情報記憶素子３１（３１ａ）を取り巻くようになっ
ており、第１のコイル配線５１と第１のコンタクト６１
と第２のコイル配線５２と第２のコンタクト６２とから
なる巻き線部分を繰り返す状態に設けてコイル５０が構
成されている。
【００２３】上記情報記憶装置１では、情報記憶素子３
１を取り巻くようにコイル５０が形成されていることか
ら、そのコイル５０によって電流磁界を発生させること
が可能になる。したがって、高集積化にともない臨界電
流の低下が起こったとしても、コイル５０によって少な
い電流でより大きな電流磁界を発生させることが可能に
なる。
１を取り巻くようにコイル５０が形成されていることか
ら、そのコイル５０によって電流磁界を発生させること
が可能になる。したがって、高集積化にともない臨界電
流の低下が起こったとしても、コイル５０によって少な
い電流でより大きな電流磁界を発生させることが可能に
なる。
【００２４】単一の配線により形成した場合、磁界の強
さは直線導体からの距離をｒとして、Ｈ＝Ｉ／２πｒ
（Ａ／ｍ）の式に表されるように電流磁場が形成され
る。ここで配線をコイル状に形成することにする。ここ
で形成した環状コイルの半径をＲ、巻き数をＮとすると
電流磁場は、Ｈ＝Ｎ・Ｉ／２πＲなる式で表される。本
発明の情報記憶装置１では、各矢印で示す方向にコイル
５０が形成されていることにより、従来の単層配線で電
流磁場を形成した場合と比較すると、１／Ｎ（Ｎはコイ
ルの巻く数）の電流で同等の電流磁場を形成することが
できる。
さは直線導体からの距離をｒとして、Ｈ＝Ｉ／２πｒ
（Ａ／ｍ）の式に表されるように電流磁場が形成され
る。ここで配線をコイル状に形成することにする。ここ
で形成した環状コイルの半径をＲ、巻き数をＮとすると
電流磁場は、Ｈ＝Ｎ・Ｉ／２πＲなる式で表される。本
発明の情報記憶装置１では、各矢印で示す方向にコイル
５０が形成されていることにより、従来の単層配線で電
流磁場を形成した場合と比較すると、１／Ｎ（Ｎはコイ
ルの巻く数）の電流で同等の電流磁場を形成することが
できる。
【００２５】次に、本発明の情報記憶装置の製造方法に
係る一実施の形態を、図２〜図９の概略構成断面図によ
って説明する。なお、各図２〜図９の（２）は（１）中
のＡ−Ａ線断面図を示し、第１〜第３の絶縁膜およびゲ
ート絶縁膜の図示は省略した。
係る一実施の形態を、図２〜図９の概略構成断面図によ
って説明する。なお、各図２〜図９の（２）は（１）中
のＡ−Ａ線断面図を示し、第１〜第３の絶縁膜およびゲ
ート絶縁膜の図示は省略した。
【００２６】図２に示すように、半導体基板１０１には
Ｐウエル領域１０２が形成され、このＰウエル領域１０
２にはトランジスタ形成領域１０３を電気的に分離する
素子分離領域１０４が例えばＳＴＩ（Shallow Trench I
solation ）構造で形成されている。上記トランジスタ
形成領域１０３にはＮチャネル形のＭＯＳトランジスタ
１１１が形成されている。このＭＯＳトランジスタ１１
１は、上記トランジスタ形成領域１０３上にゲート絶縁
膜１１２を介してゲート電極１１３が形成され、このゲ
ート電極１１３は読み出しワード線として利用されてい
る。またゲート電極１１３の両側の上記トランジスタ形
成領域１０３にはソース・ドレイン拡散層１１４、１１
５がＮ型拡散層で形成されている。したがって、上記ゲ
ート電極１１３下のＰウエル領域１０２がチャネル形成
領域となっている。
Ｐウエル領域１０２が形成され、このＰウエル領域１０
２にはトランジスタ形成領域１０３を電気的に分離する
素子分離領域１０４が例えばＳＴＩ（Shallow Trench I
solation ）構造で形成されている。上記トランジスタ
形成領域１０３にはＮチャネル形のＭＯＳトランジスタ
１１１が形成されている。このＭＯＳトランジスタ１１
１は、上記トランジスタ形成領域１０３上にゲート絶縁
膜１１２を介してゲート電極１１３が形成され、このゲ
ート電極１１３は読み出しワード線として利用されてい
る。またゲート電極１１３の両側の上記トランジスタ形
成領域１０３にはソース・ドレイン拡散層１１４、１１
５がＮ型拡散層で形成されている。したがって、上記ゲ
ート電極１１３下のＰウエル領域１０２がチャネル形成
領域となっている。
【００２７】上記半導体基板１０１上には上記読み出し
トランジスタ１１１を覆う第１の絶縁膜１２１が形成さ
れている。この第１の絶縁膜１２１には上記ソース・ド
レイン拡散層１１４、１１５に接続されるコンタクト１
１６、１１７が形成されている。さらに上記第１の絶縁
膜１２１上には上記コンタクト１１６、１１７に接続す
る読み出しビット線１３１、１３２が形成されている。
トランジスタ１１１を覆う第１の絶縁膜１２１が形成さ
れている。この第１の絶縁膜１２１には上記ソース・ド
レイン拡散層１１４、１１５に接続されるコンタクト１
１６、１１７が形成されている。さらに上記第１の絶縁
膜１２１上には上記コンタクト１１６、１１７に接続す
る読み出しビット線１３１、１３２が形成されている。
【００２８】上記第１の絶縁膜１２１上には上記読み出
しビット線１３１、１３２を覆う第２の絶縁膜１２３が
形成されている。上記第２の絶縁膜１２３には、読み出
しビット線に接続するコンタクトが形成されている。図
面では、例えば読み出しビット線１３２に接続するコン
タクト１３３が描かれている。さらに上記第２の絶縁膜
１２３上には書き込みワード線１１（１１１、１１２、
１１３、１１４）が形成されている。この書き込みワー
ド線１１は通常に配線形成技術を用いて形成することが
できる。すなわち、書き込みワード線を形成する膜を形
成した後、リソグラフィー技術とエッチング技術を用い
て上記膜をエッチング加工して、書き込みワード線１１
を形成すればよい。
しビット線１３１、１３２を覆う第２の絶縁膜１２３が
形成されている。上記第２の絶縁膜１２３には、読み出
しビット線に接続するコンタクトが形成されている。図
面では、例えば読み出しビット線１３２に接続するコン
タクト１３３が描かれている。さらに上記第２の絶縁膜
１２３上には書き込みワード線１１（１１１、１１２、
１１３、１１４）が形成されている。この書き込みワー
ド線１１は通常に配線形成技術を用いて形成することが
できる。すなわち、書き込みワード線を形成する膜を形
成した後、リソグラフィー技術とエッチング技術を用い
て上記膜をエッチング加工して、書き込みワード線１１
を形成すればよい。
【００２９】なお、図示はしないが、上記書き込みワー
ド線１１は、溝配線技術を用いて溝配線構造に形成する
ことも可能である。すなわち、第２の絶縁膜１２３上に
第３の絶縁膜１２５を形成する。この第３の絶縁膜１２
５表面は平坦化しておく。次いで、リソグラフィー技
術、エッチング技術等を用いてその第３の絶縁膜１２５
に書き込みワード線を形成するための溝を形成する。そ
して、その溝内に書き込みワード線の材料層を埋め込ん
だ後、上記第３の絶縁膜１２５上の余剰な材料層を例え
ば化学的機械研磨により除去することにより、書き込み
ワード線１１を溝配線構造に形成する。その後、第３の
絶縁膜１２５に書き込みワード線１１を被覆する絶縁膜
を形成する。
ド線１１は、溝配線技術を用いて溝配線構造に形成する
ことも可能である。すなわち、第２の絶縁膜１２３上に
第３の絶縁膜１２５を形成する。この第３の絶縁膜１２
５表面は平坦化しておく。次いで、リソグラフィー技
術、エッチング技術等を用いてその第３の絶縁膜１２５
に書き込みワード線を形成するための溝を形成する。そ
して、その溝内に書き込みワード線の材料層を埋め込ん
だ後、上記第３の絶縁膜１２５上の余剰な材料層を例え
ば化学的機械研磨により除去することにより、書き込み
ワード線１１を溝配線構造に形成する。その後、第３の
絶縁膜１２５に書き込みワード線１１を被覆する絶縁膜
を形成する。
【００３０】次いで、上記第３の絶縁膜１２５に情報記
憶素子の端子となるコンタクト４５を形成する。コンタ
クト４５の形成方法としては、リソグラフィー技術とエ
ッチバック技術とによって、第３の絶縁膜１２５に接続
孔を形成した後、上記接続孔内に必要に応じてバリア層
を形成し、その後導電体を埋め込み、コンタクト４５を
形成することによる。上記導電体やバリア層が第３の絶
縁膜１２５上にも形成された場合には、第３の絶縁膜１
２５上の余剰な導電体やバリア層を除去する。
憶素子の端子となるコンタクト４５を形成する。コンタ
クト４５の形成方法としては、リソグラフィー技術とエ
ッチバック技術とによって、第３の絶縁膜１２５に接続
孔を形成した後、上記接続孔内に必要に応じてバリア層
を形成し、その後導電体を埋め込み、コンタクト４５を
形成することによる。上記導電体やバリア層が第３の絶
縁膜１２５上にも形成された場合には、第３の絶縁膜１
２５上の余剰な導電体やバリア層を除去する。
【００３１】次いで、上記第３の絶縁膜上に反強磁性体
層４２、強磁性体層からなる磁化固定層３２、トンネル
絶縁層３３、強磁性体層からなる記憶層３４を形成す
る。反反強磁性体層４２、磁化固定層３２、トンネル絶
縁層３３、記憶層３４は、以下のような条件で、順次、
スパッタリングで真空の成膜雰囲気を維持した状態で連
続的に成膜する。
層４２、強磁性体層からなる磁化固定層３２、トンネル
絶縁層３３、強磁性体層からなる記憶層３４を形成す
る。反反強磁性体層４２、磁化固定層３２、トンネル絶
縁層３３、記憶層３４は、以下のような条件で、順次、
スパッタリングで真空の成膜雰囲気を維持した状態で連
続的に成膜する。
【００３２】次いで、図３に示すように、レジストを回
転塗布法により成膜した後、露光、現像によって情報記
憶素子に接続される接続層とこの接続層の一方の側面側
に配置される第１のコイル配線を形成するためのレジス
トマスクパターン（図示せず）を形成し、それをマスク
に用いて強磁性体層（記憶層３４）〜強磁性体層（磁化
固定層）３２および反強磁性体層４２までのエッチング
を行う。その結果、情報記憶素子を含む状態で接続層４
１を形成するとともに、この接続層４１の一方の側面側
に配置される第１のコイル配線５１を形成する。このエ
ッチングでは、例えば誘導結合型エッチング装置を用
い、エッチング条件は、一例として、エッチングガスに
塩素（Ｃｌ2 ）を用いその流量を６０ｄｍ3 ／ｍｉｎと
し、エッチング雰囲気の圧力を０．５Ｐａ，基板温度を
７０℃、上部ＲＦパワーが２５０Ｗ，下部ＲＦパワーが
１５０Ｗに設定する。その後、上記レジストマスクパタ
ーンを除去する。
転塗布法により成膜した後、露光、現像によって情報記
憶素子に接続される接続層とこの接続層の一方の側面側
に配置される第１のコイル配線を形成するためのレジス
トマスクパターン（図示せず）を形成し、それをマスク
に用いて強磁性体層（記憶層３４）〜強磁性体層（磁化
固定層）３２および反強磁性体層４２までのエッチング
を行う。その結果、情報記憶素子を含む状態で接続層４
１を形成するとともに、この接続層４１の一方の側面側
に配置される第１のコイル配線５１を形成する。このエ
ッチングでは、例えば誘導結合型エッチング装置を用
い、エッチング条件は、一例として、エッチングガスに
塩素（Ｃｌ2 ）を用いその流量を６０ｄｍ3 ／ｍｉｎと
し、エッチング雰囲気の圧力を０．５Ｐａ，基板温度を
７０℃、上部ＲＦパワーが２５０Ｗ，下部ＲＦパワーが
１５０Ｗに設定する。その後、上記レジストマスクパタ
ーンを除去する。
【００３３】次いで、図４に示すように、レジストを回
転塗布法により成膜した後、露光、現像によって情報記
憶素子を形成するためのレジストマスクパターン（図示
せず）を形成し、それをマスクに用いて強磁性体層（記
憶層３４）〜トンネル絶縁層３３までのエッチングを行
って、記憶層３４とトンネル絶縁層３３と磁化固定層３
２とで情報記憶素子３１を形成する。このエッチングの
際、第１のコイル配線５１上の強磁性体層（記憶層３
４）〜トンネル絶縁層３３も除去される。このエッチン
グでは、例えば誘導結合型エッチング装置を用い、エッ
チング条件は、一例として、エッチングガスに塩素（Ｃ
ｌ2 ）を用いその流量を６０ｄｍ3 ／ｍｉｎとし、エッ
チング雰囲気の圧力を０．５Ｐａ，基板温度を７０℃、
上部ＲＦパワーを２５０Ｗ、下部ＲＦパワーを１５０Ｗ
に設定する。その後、上記レジストマスクパターンを除
去する。
転塗布法により成膜した後、露光、現像によって情報記
憶素子を形成するためのレジストマスクパターン（図示
せず）を形成し、それをマスクに用いて強磁性体層（記
憶層３４）〜トンネル絶縁層３３までのエッチングを行
って、記憶層３４とトンネル絶縁層３３と磁化固定層３
２とで情報記憶素子３１を形成する。このエッチングの
際、第１のコイル配線５１上の強磁性体層（記憶層３
４）〜トンネル絶縁層３３も除去される。このエッチン
グでは、例えば誘導結合型エッチング装置を用い、エッ
チング条件は、一例として、エッチングガスに塩素（Ｃ
ｌ2 ）を用いその流量を６０ｄｍ3 ／ｍｉｎとし、エッ
チング雰囲気の圧力を０．５Ｐａ，基板温度を７０℃、
上部ＲＦパワーを２５０Ｗ、下部ＲＦパワーを１５０Ｗ
に設定する。その後、上記レジストマスクパターンを除
去する。
【００３４】次いで、図５に示すように、例えばプラズ
マＣＶＤ法によって、上記情報記憶素子３１、接続層４
１、第１のコイル配線５１等を覆う第４の絶縁膜（請求
項３における第１の絶縁膜に相当）７１を形成する。
マＣＶＤ法によって、上記情報記憶素子３１、接続層４
１、第１のコイル配線５１等を覆う第４の絶縁膜（請求
項３における第１の絶縁膜に相当）７１を形成する。
【００３５】上記プラズマＣＶＤ法では、バイアス−Ｅ
ＣＲプラズマＣＶＤ装置を用いた。なお、ＥＣＲは電子
サイクロトロン共鳴のことであり、Electron Cyclotron
Resonanceの略である。上記ＣＶＤの成膜条件は、一例
として、原料ガスに例えばモノシラン（ＳｉＨ4 ）：流
量＝６０ｄｍ3 ／ｍｉｎと酸素（Ｏ2 ）：流量＝６６ｄ
ｍ3 ／ｍｉｎとアルゴン（Ａｒ）：流量＝１００ｄｍ3
／ｍｉｎとを用い、成膜雰囲気の圧力を０．２Ｐａ、マ
イクロ波（２．４５ＧＨｚ）パワーを２０００Ｗ、ＲＦ
パワーを２０００Ｗ、成膜雰囲気の温度を３００℃に設
定する。
ＣＲプラズマＣＶＤ装置を用いた。なお、ＥＣＲは電子
サイクロトロン共鳴のことであり、Electron Cyclotron
Resonanceの略である。上記ＣＶＤの成膜条件は、一例
として、原料ガスに例えばモノシラン（ＳｉＨ4 ）：流
量＝６０ｄｍ3 ／ｍｉｎと酸素（Ｏ2 ）：流量＝６６ｄ
ｍ3 ／ｍｉｎとアルゴン（Ａｒ）：流量＝１００ｄｍ3
／ｍｉｎとを用い、成膜雰囲気の圧力を０．２Ｐａ、マ
イクロ波（２．４５ＧＨｚ）パワーを２０００Ｗ、ＲＦ
パワーを２０００Ｗ、成膜雰囲気の温度を３００℃に設
定する。
【００３６】この成膜後、化学的機械研磨（以下、ＣＭ
Ｐという、ＣＭＰはChemical Mechanical Polishing の
略）によって、上記第４の絶縁膜７１表面の平坦化を行
う。この際、上記情報記憶素子３１の上面が露出するよ
うに研磨を行う。この研磨条件の一例としては、研磨プ
レーナ回転数＝２０ｒｐｍ、基板支持ステージの回転数
を２０ｒｐｍ、研磨圧力＝５００ｇｆ／2 、研磨液に例
えば１４ｗｔ％のシリカ粒子を含む水酸化カリウム水溶
液を用いる。
Ｐという、ＣＭＰはChemical Mechanical Polishing の
略）によって、上記第４の絶縁膜７１表面の平坦化を行
う。この際、上記情報記憶素子３１の上面が露出するよ
うに研磨を行う。この研磨条件の一例としては、研磨プ
レーナ回転数＝２０ｒｐｍ、基板支持ステージの回転数
を２０ｒｐｍ、研磨圧力＝５００ｇｆ／2 、研磨液に例
えば１４ｗｔ％のシリカ粒子を含む水酸化カリウム水溶
液を用いる。
【００３７】次いで、図６に示すように、情報記憶素子
３１の上面に接続する書き込みビット線２１を形成す
る。この書き込みビット線２１を以下の方法で形成し
た。上記情報記憶素子３１上を含む上記第４の絶縁膜７
１上に、書き込みビット線を形成するための導電体膜を
形成する。次いで、レジスト塗布およびリソグラフィー
技術によって、書き込みビット線を形成するためのレジ
ストマスクパターン（図示せず）を形成した後、そのレ
ジストマスクを用いて上記導電体膜をエッチングして、
上記情報記憶素子３１に接続し、レイアウト的にみて上
記書き込みワード線１１に交差（例えば直交）する書き
込みビット線２１を形成する。その後、上記レジストマ
スクパターン（図示せず）を除去する。
３１の上面に接続する書き込みビット線２１を形成す
る。この書き込みビット線２１を以下の方法で形成し
た。上記情報記憶素子３１上を含む上記第４の絶縁膜７
１上に、書き込みビット線を形成するための導電体膜を
形成する。次いで、レジスト塗布およびリソグラフィー
技術によって、書き込みビット線を形成するためのレジ
ストマスクパターン（図示せず）を形成した後、そのレ
ジストマスクを用いて上記導電体膜をエッチングして、
上記情報記憶素子３１に接続し、レイアウト的にみて上
記書き込みワード線１１に交差（例えば直交）する書き
込みビット線２１を形成する。その後、上記レジストマ
スクパターン（図示せず）を除去する。
【００３８】次いで、図７に示すように、第４の絶縁膜
７１上に、上記書き込みビット線２１を被覆する第２の
絶縁膜（請求項３における第２の絶縁膜に相当）７３を
例えば５００ｎｍの厚さに形成する。この成膜では上記
第４の絶縁膜７１の成膜と同様に、バイアス−ＥＣＲプ
ラズマＣＶＤ装置を用い、成膜条件は、一例として、原
料ガスに例えばモノシラン（ＳｉＨ4 ）：流量＝６０ｄ
ｍ3 ／ｍｉｎと酸素（Ｏ2 ）：流量＝６６ｄｍ3 ／ｍｉ
ｎとアルゴン（Ａｒ）：流量＝１００ｄｍ3 ／ｍｉｎと
を用い、成膜雰囲気の圧力を０．２Ｐａ、マイクロ波
（２．４５ＧＨｚ）パワーを２０００Ｗ、ＲＦパワーを
２０００Ｗ、成膜雰囲気の温度を３００℃に設定する。
７１上に、上記書き込みビット線２１を被覆する第２の
絶縁膜（請求項３における第２の絶縁膜に相当）７３を
例えば５００ｎｍの厚さに形成する。この成膜では上記
第４の絶縁膜７１の成膜と同様に、バイアス−ＥＣＲプ
ラズマＣＶＤ装置を用い、成膜条件は、一例として、原
料ガスに例えばモノシラン（ＳｉＨ4 ）：流量＝６０ｄ
ｍ3 ／ｍｉｎと酸素（Ｏ2 ）：流量＝６６ｄｍ3 ／ｍｉ
ｎとアルゴン（Ａｒ）：流量＝１００ｄｍ3 ／ｍｉｎと
を用い、成膜雰囲気の圧力を０．２Ｐａ、マイクロ波
（２．４５ＧＨｚ）パワーを２０００Ｗ、ＲＦパワーを
２０００Ｗ、成膜雰囲気の温度を３００℃に設定する。
【００３９】次いで、ＣＭＰによって、上記第５の絶縁
膜７３表面の平坦化を行う。この際、上記書き込みビッ
ト線２１上に所定の厚さ（例えば絶縁耐圧が確保できる
厚さ）の上記第５の絶縁膜７３が残るように、研磨を行
う。上記研磨条件の一例としては、前記第４の絶縁膜７
１の研磨と同様に、研磨プレーナ回転数＝２０ｒｐｍ、
基板支持ステージの回転数を２０ｒｐｍ、研磨圧力＝５
００ｇｆ／2 、研磨液に例えば１４ｗｔ％のシリカ粒子
を含む水酸化カリウム水溶液を用いる。
膜７３表面の平坦化を行う。この際、上記書き込みビッ
ト線２１上に所定の厚さ（例えば絶縁耐圧が確保できる
厚さ）の上記第５の絶縁膜７３が残るように、研磨を行
う。上記研磨条件の一例としては、前記第４の絶縁膜７
１の研磨と同様に、研磨プレーナ回転数＝２０ｒｐｍ、
基板支持ステージの回転数を２０ｒｐｍ、研磨圧力＝５
００ｇｆ／2 、研磨液に例えば１４ｗｔ％のシリカ粒子
を含む水酸化カリウム水溶液を用いる。
【００４０】次いで、図８に示すように、レジスト塗布
およびリソグラフィー技術によって、各第１のコイル配
線５１の両端に達する第１、第２の接続孔を形成するた
めのレジストマスクパターン（図示せず）を形成した
後、そのレジストマスクを用いて上記第５、第４の絶縁
膜７３、７１をエッチングして、上記第１のコイル配線
５１上の両端部に達する第１の接続孔７４と第２の接続
孔７５とを形成する。このエッチングでは、例えば２周
波並行平板型プラズマエッチング装置を用い、エッチン
グ条件は、一例として、エッチングガスにトリフルオロ
メタン（ＣＨＦ3）：流量＝３０ｄｍ3 ／ｍｉｎと酸素
（Ｏ2 ）：流量＝９ｄｍ3 ／ｍｉｎとアルゴン（Ａ
ｒ）：流量＝３００ｄｍ3 ／ｍｉｎとを用い、エッチン
グ雰囲気の圧力を５．３Ｐａ、基板温度を２０℃、上部
ＲＦパワーを２０００Ｗ，下部ＲＦパワーを１０００Ｗ
に設定する。その後、上記レジストマスクパターンを除
去する。
およびリソグラフィー技術によって、各第１のコイル配
線５１の両端に達する第１、第２の接続孔を形成するた
めのレジストマスクパターン（図示せず）を形成した
後、そのレジストマスクを用いて上記第５、第４の絶縁
膜７３、７１をエッチングして、上記第１のコイル配線
５１上の両端部に達する第１の接続孔７４と第２の接続
孔７５とを形成する。このエッチングでは、例えば２周
波並行平板型プラズマエッチング装置を用い、エッチン
グ条件は、一例として、エッチングガスにトリフルオロ
メタン（ＣＨＦ3）：流量＝３０ｄｍ3 ／ｍｉｎと酸素
（Ｏ2 ）：流量＝９ｄｍ3 ／ｍｉｎとアルゴン（Ａ
ｒ）：流量＝３００ｄｍ3 ／ｍｉｎとを用い、エッチン
グ雰囲気の圧力を５．３Ｐａ、基板温度を２０℃、上部
ＲＦパワーを２０００Ｗ，下部ＲＦパワーを１０００Ｗ
に設定する。その後、上記レジストマスクパターンを除
去する。
【００４１】次いで、図９に示すように、例えば、ＣＶ
Ｄ法によって、上記第５の絶縁膜７３上に上記第１、第
２の接続孔７４、７５を埋め込むタングステン膜を形成
する。次いで、ＣＭＰによって、上記第１、第２の接続
孔７４、７５内のみに上記タングステン膜が残るように
上記第５の絶縁膜７３上の余剰なタングステン膜を研磨
除去して、上記第１、第２の接続孔７４、７５内にタン
グステン膜からなる第１、第２のコンタクト６１、６２
を形成する。
Ｄ法によって、上記第５の絶縁膜７３上に上記第１、第
２の接続孔７４、７５を埋め込むタングステン膜を形成
する。次いで、ＣＭＰによって、上記第１、第２の接続
孔７４、７５内のみに上記タングステン膜が残るように
上記第５の絶縁膜７３上の余剰なタングステン膜を研磨
除去して、上記第１、第２の接続孔７４、７５内にタン
グステン膜からなる第１、第２のコンタクト６１、６２
を形成する。
【００４２】続いて、図９に示すように、例えばスパッ
タリングによって、上記第５の絶縁膜７３上に第２のコ
イル配線５２を形成するための導電体膜を例えばアルミ
ニウムもしくは銅もしくは他の導電性材料により形成す
る。次いで、レジストを回転塗布法により成膜した後、
露光、現像によって第２のコイル配線を形成するための
レジストマスクパターンを形成し、それをマスクに用い
て上記導電体膜のエッチングを行って、第１、第２のプ
ラグ６１、６２に接続するとともに、レイアウト的にみ
て上記書き込みビット線２１を斜めに横切るように第２
のコイル配線５２を形成する。このようにして、第１の
コイル配線５１と第２のコイル配線５２と第１のコンタ
クト６１と第２のコンタクト６２とで情報記憶素子３１
を取り巻くようにコイル５０が形成される。その後、上
記レジストマスクパターンを除去する。
タリングによって、上記第５の絶縁膜７３上に第２のコ
イル配線５２を形成するための導電体膜を例えばアルミ
ニウムもしくは銅もしくは他の導電性材料により形成す
る。次いで、レジストを回転塗布法により成膜した後、
露光、現像によって第２のコイル配線を形成するための
レジストマスクパターンを形成し、それをマスクに用い
て上記導電体膜のエッチングを行って、第１、第２のプ
ラグ６１、６２に接続するとともに、レイアウト的にみ
て上記書き込みビット線２１を斜めに横切るように第２
のコイル配線５２を形成する。このようにして、第１の
コイル配線５１と第２のコイル配線５２と第１のコンタ
クト６１と第２のコンタクト６２とで情報記憶素子３１
を取り巻くようにコイル５０が形成される。その後、上
記レジストマスクパターンを除去する。
【００４３】上記情報記憶装置の製造方法では、第１の
コイル配線５１と第２のコイル配線５２と第１のコンタ
クト６１と第２のコンタクト６２とで情報記憶素子３１
を取り巻くようにコイル５０が形成されることから、高
集積化にともない臨界電流の低下が起こったとしても、
コイル５０によって少ない電流でより大きな電流磁界を
発生させることが可能になる。したがって、本発明の情
報記憶装置１では、このコイル５０中に情報記憶素子３
１を配置するように形成することから、従来の１／Ｎ
（Ｎは巻き数）の電流で同一電流磁場が得られる情報記
憶装置１が形成される。
コイル配線５１と第２のコイル配線５２と第１のコンタ
クト６１と第２のコンタクト６２とで情報記憶素子３１
を取り巻くようにコイル５０が形成されることから、高
集積化にともない臨界電流の低下が起こったとしても、
コイル５０によって少ない電流でより大きな電流磁界を
発生させることが可能になる。したがって、本発明の情
報記憶装置１では、このコイル５０中に情報記憶素子３
１を配置するように形成することから、従来の１／Ｎ
（Ｎは巻き数）の電流で同一電流磁場が得られる情報記
憶装置１が形成される。
【００４４】
【発明の効果】以上、説明したように本発明の情報記憶
装置によれば、情報記憶素子を取り巻くようにコイルが
形成されているので、そのコイルによって電流磁界を発
生させることができる。したがって、高集積化にともな
い臨界電流の低下が起こったとしても、コイルによって
少ない電流でより大きな電流磁界を発生させることが可
能になる。すなわち、従来の１／Ｎ（Ｎは巻き数）の電
流で従来と同様の電流磁場を得ることができる。よっ
て、情報記憶装置の信頼性の向上が図れる。
装置によれば、情報記憶素子を取り巻くようにコイルが
形成されているので、そのコイルによって電流磁界を発
生させることができる。したがって、高集積化にともな
い臨界電流の低下が起こったとしても、コイルによって
少ない電流でより大きな電流磁界を発生させることが可
能になる。すなわち、従来の１／Ｎ（Ｎは巻き数）の電
流で従来と同様の電流磁場を得ることができる。よっ
て、情報記憶装置の信頼性の向上が図れる。
【００４５】本発明の情報記憶装置の製造方法によれ
ば、第１のコイル配線と第２のコイル配線と第１のコン
タクトと第２のコンタクトとで情報記憶素子を取り巻く
ようにコイルを形成するので、高集積化にともない臨界
電流の低下が起こったとしても、コイルによって少ない
電流でより大きな電流磁界を発生させることが可能な情
報記憶装置を形成することができる。したがって、本発
明の情報記憶装置の製造方法では、このコイル中に情報
記憶素子を配置するように形成するので、従来の１／Ｎ
（Ｎは巻き数）の電流で従来と同様の電流磁場が得られ
る情報記憶装置を形成することができる。よって、信頼
性の高い情報記憶装置の形成が可能になる。
ば、第１のコイル配線と第２のコイル配線と第１のコン
タクトと第２のコンタクトとで情報記憶素子を取り巻く
ようにコイルを形成するので、高集積化にともない臨界
電流の低下が起こったとしても、コイルによって少ない
電流でより大きな電流磁界を発生させることが可能な情
報記憶装置を形成することができる。したがって、本発
明の情報記憶装置の製造方法では、このコイル中に情報
記憶素子を配置するように形成するので、従来の１／Ｎ
（Ｎは巻き数）の電流で従来と同様の電流磁場が得られ
る情報記憶装置を形成することができる。よって、信頼
性の高い情報記憶装置の形成が可能になる。
【図１】本発明の情報記憶装置に係る一実施の形態を示
すもので、情報記憶装置の磁気メモリ部の主要部分を示
す部分断面斜視図である。
すもので、情報記憶装置の磁気メモリ部の主要部分を示
す部分断面斜視図である。
【図２】本発明の情報記憶装置の製造方法に係る一実施
の形態を示す概略構成断面図である。
の形態を示す概略構成断面図である。
【図３】本発明の情報記憶装置の製造方法に係る一実施
の形態を示す概略構成断面図である。
の形態を示す概略構成断面図である。
【図４】本発明の情報記憶装置の製造方法に係る一実施
の形態を示す概略構成断面図である。
の形態を示す概略構成断面図である。
【図５】本発明の情報記憶装置の製造方法に係る一実施
の形態を示す概略構成断面図である。
の形態を示す概略構成断面図である。
【図６】本発明の情報記憶装置の製造方法に係る一実施
の形態を示す概略構成断面図である。
の形態を示す概略構成断面図である。
【図７】本発明の情報記憶装置の製造方法に係る一実施
の形態を示す概略構成断面図である。
の形態を示す概略構成断面図である。
【図８】本発明の情報記憶装置の製造方法に係る一実施
の形態を示す概略構成断面図である。
の形態を示す概略構成断面図である。
【図９】本発明の情報記憶装置の製造方法に係る一実施
の形態を示す概略構成断面図である。
の形態を示す概略構成断面図である。
１…情報記憶装置、１１…書き込みワード線、２１…書
き込みビット線、３１…情報記憶素子、３２…磁化固定
層、３３…トンネル絶縁層、３４…記憶層、４１…接続
層、４２…反強磁性体層、５０…コイル
き込みビット線、３１…情報記憶素子、３２…磁化固定
層、３３…トンネル絶縁層、３４…記憶層、４１…接続
層、４２…反強磁性体層、５０…コイル
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F083 FZ10 JA36 JA37 JA39 JA40
JA60 MA06 MA19 NA01 PR03
PR21 PR40
Claims (3)
- 【請求項１】 書き込みワード線と、 前記書き込みワード線と所定間隔を置いて交差するよう
に形成された書き込みビット線と、 強磁性体でトンネル絶縁層を挟んで構成されるもので前
記書き込みワード線と前記書き込みビット線との交差領
域における前記書き込みワード線と前記書き込みビット
線との間に設けられた情報記憶素子と、 前記情報記憶素子の書き込みワード線側に形成された反
強磁性体層とを備えた情報記憶装置であって、 磁場を発生させるもので前記情報記憶素子を取り巻くよ
うに形成されたコイルを備えたことを特徴とする情報記
憶装置。 - 【請求項２】 前記コイルは、 前記反強磁性体層の一方の側面側に絶縁膜を介して配置
された第１のコイル配線と、 前記書き込みビット線上方を斜めに横切るように配置さ
れたもので一端が前記第１のコイル配線の一端側上方に
配置された第２のコイル配線と、 前記第１のコイル配線の一端と前記第２のコイル配線の
一端とを接続する第１のコンタクトと、 前記反強磁性体層の他方の側面側に絶縁膜を介して配置
された別の第１のコイル配線の他端と前記第２のコイル
配線の他端とを接続する第２のコンタクトとからなる巻
き線部分を繰り返す状態に設けたことを特徴とする請求
項１記載の情報記憶装置。 - 【請求項３】 書き込みワード線と、 前記書き込みワード線と所定間隔を置いて交差するよう
に形成された書き込みビット線と、 強磁性体でトンネル絶縁層を挟んで構成されるもので前
記書き込みワード線と前記書き込みビット線との交差領
域における前記書き込みワード線と前記書き込みビット
線との間に設けられた情報記憶素子と、 前記情報記憶素子の書き込みワード線側に接続された反
強磁性体層とを備える情報記憶装置の製造方法であっ
て、 前記反強磁性体層を成膜した後、少なくとも前記情報記
憶素子を構成するのに必要な強磁性体からなる磁化固定
層とトンネル絶縁層と強磁性体からなる記憶層とを成膜
する工程と、 前記記憶層から前記反強磁性体層までをパターニングし
て、前記情報記憶素子の下面に接続する接続層を形成す
るとともに、前記接続層の一方の側面側に配置される第
１のコイル配線を形成する工程と、 前記トンネル絶縁層までをパターニングして情報記憶素
子を形成する工程と、 前記情報記憶素子、前記接続層および第１のコイル配線
を覆う第１の絶縁膜を形成する工程と、 前記情報記憶素子の上面に接続する前記書き込みビット
線を形成する工程と、 前記書き込みビット線を被覆する第２の絶縁膜を形成す
る工程と、 前記第２、第１の絶縁膜に前記第１のコイル配線の一端
に接続する第１のコンタクトを形成するとともに、前記
接続層の他方の側面側に配置された別の第１のコイル配
線の他端に接続する第２のコンタクトを形成する工程
と、 前記第２の絶縁膜上に前記第１のコンタクトと前記第２
のコンタクトとを接続する第２のコイル配線を形成する
工程と備えたことを特徴とする情報記憶装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001370904A JP2003174148A (ja) | 2001-12-05 | 2001-12-05 | 情報記憶装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001370904A JP2003174148A (ja) | 2001-12-05 | 2001-12-05 | 情報記憶装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003174148A true JP2003174148A (ja) | 2003-06-20 |
Family
ID=19180053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001370904A Pending JP2003174148A (ja) | 2001-12-05 | 2001-12-05 | 情報記憶装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003174148A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034469A1 (ja) * | 2002-10-08 | 2004-04-22 | Sony Corporation | 強磁性トンネル接合素子を用いた磁気記憶装置 |
| JP2005129801A (ja) * | 2003-10-24 | 2005-05-19 | Sony Corp | 磁気記憶素子及び磁気メモリ |
-
2001
- 2001-12-05 JP JP2001370904A patent/JP2003174148A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034469A1 (ja) * | 2002-10-08 | 2004-04-22 | Sony Corporation | 強磁性トンネル接合素子を用いた磁気記憶装置 |
| JP2004133957A (ja) * | 2002-10-08 | 2004-04-30 | Sony Corp | 強磁性トンネル接合素子を用いた磁気記憶装置 |
| US7542335B2 (en) | 2002-10-08 | 2009-06-02 | Sony Corporation | Magnetic storage device using ferromagnetic tunnel junction element |
| JP2005129801A (ja) * | 2003-10-24 | 2005-05-19 | Sony Corp | 磁気記憶素子及び磁気メモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9373782B2 (en) | MTJ structure and integration scheme | |
| US6933155B2 (en) | Methods for providing a sub .15 micron magnetic memory structure | |
| US6806096B1 (en) | Integration scheme for avoiding plasma damage in MRAM technology | |
| US20060220084A1 (en) | Magnetoresistive effect element and method for fabricating the same | |
| US6911156B2 (en) | Methods for fabricating MRAM device structures | |
| US6627913B2 (en) | Insulation of an MRAM device through a self-aligned spacer | |
| EP3048647A1 (en) | Spin torque driven magnetic tunnel junction (stt-mtj) with non-uniform current path | |
| JP5585212B2 (ja) | 磁気トンネル接合素子を用いた磁気ランダムアクセスメモリおよびその製造方法 | |
| WO2003069674A1 (fr) | Dispositif a memoire magnetique et procede de fabrication associe | |
| JP2003347521A (ja) | 磁気抵抗ｒａｍ及びその製造方法 | |
| US6630703B2 (en) | Magnetoresistive memory cell configuration and method for its production | |
| KR20060009862A (ko) | Ｍｒａｍ 장치들의 전자기 소자들의 상부의 도전 층들을접촉하는 방법 | |
| JP2003324187A (ja) | 磁気メモリ装置の製造方法および磁気メモリ装置 | |
| TW583779B (en) | Information storage device and manufacturing method thereof | |
| US6849465B2 (en) | Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition | |
| JP2010016148A (ja) | 磁気抵抗効果素子及びその製造方法 | |
| JP2009218318A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2009290050A (ja) | 磁気抵抗効果素子及びその製造方法 | |
| JP5277629B2 (ja) | 磁気抵抗効果を有するメモリ素子及びその製造方法、並びに、不揮発性磁気メモリ装置 | |
| JP2003174148A (ja) | 情報記憶装置およびその製造方法 | |
| US20020109167A1 (en) | Memory device and method of fabrication thereof | |
| KR20030078136A (ko) | 마그네틱 램의 제조방법 | |
| JP2003332650A (ja) | トンネル磁気抵抗素子とその製造方法および磁気メモリ装置とその製造方法 | |
| JP2009302434A (ja) | 磁気抵抗効果素子及びその製造方法 | |
| JP2003332652A (ja) | トンネル磁気抵抗素子の製造方法とトンネル磁気抵抗素子および磁気メモリ装置の製造方法と磁気メモリ装置 |