JPH10116490A - 積層メモリ・セルを有する磁気ランダム・アクセス・メモリおよびその製造方法 - Google Patents

積層メモリ・セルを有する磁気ランダム・アクセス・メモリおよびその製造方法

Info

Publication number
JPH10116490A
JPH10116490A JP9231784A JP23178497A JPH10116490A JP H10116490 A JPH10116490 A JP H10116490A JP 9231784 A JP9231784 A JP 9231784A JP 23178497 A JP23178497 A JP 23178497A JP H10116490 A JPH10116490 A JP H10116490A
Authority
JP
Japan
Prior art keywords
magnetic
word
sense
line
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9231784A
Other languages
English (en)
Inventor
Saied N Tehrani
セイド・エヌ・テラニ
Xiaodong T Zhu
クシアオドング・ティー・ズー
Eugene Chen
ユージーン・チェン
Herbert Goronkin
ハーバート・ゴロンキン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH10116490A publication Critical patent/JPH10116490A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【課題】 メモリ・セルの密度を高めしかも電力消費の
低減を図った磁気ランダム・アクセス・メモリを提供す
る。 【解決手段】 磁気ランダム・アクセス・メモリ（１
０）は、半導体基板（１１）上に複数の積層メモリ・セ
ルを有し、各メモリ・セルは、磁性体部分（１２），ワ
ード・ライン（１３），およびセンス・ライン（１４）
を基本的に有する。上位センス・ライン（２２）は、オ
ーミック・コンタクトによって、導線（２３）を通じて
下位センス・ライン（１２）に電気的に結合されてい
る。メモリ・セル内において状態の読み出しおよび格納
を行うには、下位および上位ワード・ライン（１３，１
８）を活性化することにより、全磁場を磁性体部分（１
２）に印加する。この積層メモリ構造は、磁気ランダム
・アクセス・メモリ（１０）において、半導体基板（１
１）上に集積するメモリ・セルの増大を可能にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、磁気ランダム・ア
クセス・メモリおよびその製造方法に関し、更に特定す
れば、一方が他方の上に位置する関係で各メモリ・セル
を積層した磁気ランダム・アクセス・メモリおよびその
製造方法に関するものである。
【０００２】
【従来の技術】これまで多くのタイプの不揮発性メモリ
素子が研究され開発されてきた。磁気ランダム・アクセ
ス・メモリ（ＭＲＡＭ）は、放射線に対する堅牢性(har
dness)に特徴がある、不揮発性メモリ素子の１つとして
開発された。ＭＲＡＭ内のメモリ・セルは、基本的に、
ワード・ライン，センス・ライン，および典型的に巨大
磁気抵抗（ＧＭＲ）物質である、磁気抵抗物質の部分を
有し、これらの全ては半導体基板上に形成される。ワー
ド・ラインは、センス・ラインに対して垂直に製造さ
れ、ＧＭＲ物質部分は、ワード・ラインおよびセンス・
ラインの交差点に配置される。ＧＭＲ物質部分は、状態
「０」および「１」として情報を格納する。これらの状
態は、ＧＭＲ物質内における磁気ベクトルの方向に対応
する。メモリ・セル内において状態の格納および変更を
行うには、ＧＭＲ物質部分に、所定のスレシホルド・レ
ベルより高い磁場を印加する。ワード電流によって発生
される磁場が、センス電流によって発生される磁場と結
合し、この全磁場がＧＭＲ物質部分に印加され、状態の
読み出しおよび格納が行われる。ＧＭＲ物質の抵抗は、
磁気ベクトルの方向に応じて交互に変化するので、メモ
リ・セルに格納されている状態を読み出すには、センス
・ラインの出力端子における電圧差を検出する。
【０００３】
【発明が解決しようとする課題】従来のＭＲＡＭは、半
導体基板上に複数のメモリ・セルを集積する。メモリ・
セルは平面上に配列され、しかもメモリ・セルはある程
度の面積を必要とするので、基板上に集積されるメモリ
・セルの数には限度がある。
【０００４】したがって、本発明の目的は、メモリ・セ
ルの密度が高い、新規で改良された磁気ランダム・アク
セス・メモリを提供することである。
【０００５】本発明の他の目的は、密度が高くしかも電
力消費が少ない、新規で改良された磁気ランダム・アク
セス・メモリを提供することである。
【０００６】
【課題を解決するための手段】この要望およびその他の
要望は、半導体基板上に一方が他方の上に位置する関係
で積層された複数のメモリ・セルを有するＭＲＡＭの提
供によって、ほぼ満たされる。各メモリ・セルはＧＲＭ
物質部分，ワード・ライン，および当該メモリ・セルの
上に位置する他のメモリ・セルのセンス・ラインに導体
によって結合されているセンス・ラインを有する。ＧＭ
Ｒ物質部分は状態を格納する。ＧＭＲ物質部分に隣接す
るワード・ラインはワード電流を供給し、このＧＭＲ物
質部分に磁場を印加する。センス・ラインはＧＭＲ物質
部分に電気的に結合され、センス電流を供給する。この
センス電流は、ＧＭＲ物質部分に格納されている状態を
検出する。
【０００７】
【発明の実施の形態】図１はＭＲＡＭ１０の一部を示す
簡略拡大斜視図であり、図２は、本発明の実施例によ
る、図１の線２−２から見たＭＲＡＭ１０の断面図であ
る。図１と同一参照番号を有する図２の素子は、対応す
る図１の素子と同一である。
【０００８】図１に示すＭＲＡＭ１０は８個のメモリ・
セルを含み、半導体基板１１上において２つの層によっ
て積層されているが、これより多い層によって積層して
もよい。簡略化のために、同一センス・ラインに接続さ
れている４つのメモリ・セルについてこれより説明する
ことにする。ＭＲＡＭ１０内の各メモリ・セルは、ＧＭ
Ｒ物質部分，ワード・ライン，およびセンス・ラインを
有する。ＧＭＲ物質は、典型的に、ニッケルまたは鉄ま
たはコバルト、あるいはパラディウムまたはプラチナを
有する合金を含むこれらの合金のような磁性体で構成さ
れている。ワード・ラインおよびセンス・ラインは、ア
ルミニウムまたは銅あるいはこれらの合金のような導電
性物質で作られている。第１メモリ・セルは、磁気メモ
リの第１部分１２，第１ワード・ライン１３，およびセ
ンス・ライン１４を有する。第２、第３および第４メモ
リ・セルは、第２、第３および第４ＧＭＲ物質部分１
５，１７，２０，第２、第３および第４ワード・ライン
１６，１８，２１，およびセンス・ライン２２を同様に
有する。下位センス・ライン１４は、接触によりＧＭＲ
物質部分１２，１５に電気的に接続されており、導電性
物質を利用した導線２３を通じて上位センス・ライン２
２に結合されている。センス電流は、センス・ライン１
４，２２，およびＧＭＲ物質部分１２，１５，１７，２
０を通過し、抵抗を検出する。各ワード・ラインは、Ｇ
ＭＲ物質部分１２，１５，１７，２０に隣接して配置さ
れ、ワード電流によって発生される磁場を、ＧＭＲ物質
部分１２，１５，１７，２０に印加する。これらの素子
全ての間には誘電体物質２４が充填され、電気的絶縁を
与える。
【０００９】図２を参照すると、シリコンのような半導
体基板１１上に形成された第１および第２ワード・ライ
ン１３，１６は、半導体基板１１上に堆積された金属に
選択的エッチングを行うことによって形成される。金属
は、例えば、アルミニウム（Ａｌ），銅（Ｃｕ），これ
らの合金（Ａｌ1-x Ｃｕx ）またはタングステン（Ｗ）
から選択する。第１誘電体層２５は、二酸化シリコン
（ＳｉＯ2 ）または窒化シリコン（Ｓｉ3 Ｎ4 ）であ
り、化学蒸着技法によって堆積され、第１および第２ワ
ード・ライン１３，１６を被覆する。誘電体層２５の上
面を研磨して平面とした後、第１および第２ＧＭＲ物質
部分１２，１５およびセンス・ライン１４を、誘電体層
２５の表面上に形成する。第１および第２ＧＭＲ物質部
分１２，１５は、以下のプロセスにしたがって形成す
る。まず、誘電体層２５上にＧＭＲ層を堆積し、誘電体
マスク層を堆積し、リソグラフィを用いてパターニング
することにより、ＧＭＲ物質用エッチ・マスクを形成す
る。次に、ＧＭＲ層にエッチングを行い、第１および第
２ＧＭＲ物質部分を形成し、次いでエッチ・マスクを除
去する。
【００１０】下位即ち第１センス・ライン１４は、例え
ば、アルミニウム（Ａｌ），銅（Ｃｕ），またはこれら
の合金（Ａｌ1-x Ｃｕx ）で作られ、オーミック・コン
タクトにより、ＧＭＲ物質部分１２，１５に電気的に接
続されている。センス・ライン１４のための金属を誘電
体層２５の表面上に堆積し、次に、パターニングされて
いるエッチ・マスクを用いて、誘電体層２５上でセンス
・ライン１４にエッチングを行う。ＧＭＲ物質部分１
２，１５および下位センス・ライン１４を形成した後、
誘電体層２６を堆積し、ＧＭＲ物質部分１２，１５およ
び下位センス・ライン１４を被覆する。
【００１１】第１および第２ワード・ライン１３，１６
と同じプロセスにしたがって第３および第４ワード・ラ
イン１８，２１を誘電体層２６上に形成する前に、誘電
体層２６の上面を研磨して平面とする。誘電体層２７を
堆積して第３および第４ワード・ライン１８，２１を被
覆し、次いで、ＧＭＲ物質部分１２，１５および下位セ
ンス・ライン１４と同じプロセスによって、ＧＭＲ物質
部分１７，２０および上位センス・ライン２２を誘電体
層２７上に形成する。
【００１２】ここで図１および図２に示すのは、異なる
レベルのセンス・ラインを接続し、同一のトランジスタ
・スイッチを用いることを意図したのであるが、異なる
レベルのセンス・ラインに異なるセンス・トランジスタ
（図示せず）を用いる場合、異なるレベル間でセンス・
ラインを接続する必要がないことは、指摘に値する。上
位センス・ライン２２は、導線２３を通じて、下位セン
ス・ライン１４に結合されている。導線２３は、例え
ば、銅（Ｃｕ）およびタングステン（Ｗ）のような導電
性金属である。導線２３は、以下のプロセスにしたがっ
て形成される。まず、下位センス・ライン１４と通信す
るコンタクト・ホールまたはバイアを、反応性イオン・
エッチングによって、選択的にかつ垂直方向にエッチン
グする。次に、先に示した金属をコンタクト・ホールに
充填し、下位および上位センス・ライン１４，２２との
接点を形成する。接点ライン２３を形成した後、誘電体
層２８を堆積し、ＧＭＲ物質部分１７，上位センス・ラ
イン２２および接点ライン２３を被覆する。次に、誘電
体層２８の上面を研磨して平面とし、誘電体層２８の上
に第５および第６ワード・ライン２９，３０を形成す
る。その後、誘電体層３１を堆積して、第５および第６
ワード・ライン２９，３０を被覆する。
【００１３】第５誘電体層２９上に更にメモリ・セルを
形成し積層する場合、上述のプロセスを繰り返して、Ｇ
ＭＲ物質部分，ワード・ライン，センス・ライン，導
線，および誘電体層を形成する。
【００１４】動作の間、第１、第２、第３、および第４
メモリ・セルにおける状態を読み出すためには、ワード
電流をワード・ラインに印加し、センス・ラインから電
圧を検出する。例えば、第１メモリ・セルの状態を読み
出すためには、ＧＭＲ物質部分１２が間に位置する第１
および第３ワード・ライン１３，１８にワード電流を印
加し、センス・ライン１４，２２から電圧を検出する。
この場合、センス電流は導線２３を通じて流れる。ワー
ド・ライン１３におけるワード電流の方向は、ワード・
ライン１８におけるワード電流の方向とは逆であるの
で、ワード電流によって発生される磁場は、同一方向で
ＧＭＲ物質部分１２に印加される。第１メモリ・セルに
状態を格納するためには、例えば、第１および第３ワー
ド・ライン１３，１８にワード電流を印加し、磁場を発
生させる。この磁場は十分に大きく、ＧＭＲ物質部分１
２における磁気ベクトルの方向に変化をもたらす。上述
のように、ＧＭＲ物質部分に隣接する２本のワード・ラ
インは、同一電流を用いて活性化し状態の読み出しおよ
び格納を行うため、双方のワード電流によって発生され
る磁場がＧＭＲ物質部分１２に重なり合うので、必要な
ワード電流は少なくて済む。
【００１５】図３は、本発明の第２実施例によるＭＲＡ
Ｍ３２の簡略拡大断面図である。図２と同一の参照番号
を有する図３の要素は、対応する図２の要素と同一また
は同等である。また、図２と同一の参照番号を有する図
３の素子は、対応する図２のプロセスと同一または同等
のプロセスによって製造される。
【００１６】図３および図２に示す両構造間の唯一の相
違は、ワード・ラインの一部の代わりに、ディジット・
ライン(digit line)が形成されていることである。図２
における第１および第２ワード・ライン１３，１６は、
半導体基板１１上において第１ディジット・ライン３３
に置き換えられ、図２における第５および第６ワード・
ライン２９，３０は、第３誘電体層２８上において第２
ディジット・ライン３４に置き換えられている。ディジ
ット・ライン３３，３４は、第３および第４ワード・ラ
イン１８，２１と協同して磁場を発生するために利用さ
れる。例えば、ＧＭＲ物質部分１２における状態を読み
出すためには、ワード電流およびディジット電流を第３
ワード・ライン１８および第１ディジット・ライン３３
に印加し、磁場をＧＭＲ物質部分１２に与え、第１およ
び第２センス・ライン１４，２２から電圧を検出する。
この場合、センス電流は、導体２３を通じて流れる。状
態をＧＭＲ物質部分１２に格納する場合、ＧＭＲ物質１
２における磁気ベクトルの方向を交替させるのに十分な
磁場を、ワード電流およびディジット電流によって印加
する。ディジット・ライン３３，３４はワード・ライン
１８，２１に対して垂直であるが、ディジット電流によ
る磁場は、ワード電流による磁場を印加した後に、ＧＭ
Ｒ物質における磁気ベクトルを回転させるのを助ける。
ワード電流およびディジット電流の方向は、格納すべき
状態に応じて判定される。
【００１７】図４は、本発明の第３実施例によるＭＲＡ
Ｍ４０の簡略拡大断面図である。図２と同一の参照番号
を有する図４の素子は、対応する図２の素子と同一また
は同等である。また、図２と同一の参照番号を有する図
４の素子は、対応する図２のプロセスと同一または同等
のプロセスによって製造される。
【００１８】図４および図２に示す両構造間の唯一の相
違は、ワード・ラインの代わりにディジット・ラインが
形成されていることである。図２における第３および第
４ワード・ラインは、第２および第３誘電体層２６，２
７間のディジット・ライン４１によって置き換えられて
いる。ＭＲＡＭ４０の動作は、図３に示したＭＲＡＭ３
２と同一である。即ち、ＧＭＲ物質部分１２内において
状態の読み出しおよび格納を行うためには、第１ワード
・ライン１３およびディジット・ライン４１を活性化さ
せる。
【００１９】図５は、本発明の第４実施例による、磁束
集中器(flux concentrator) を有するＭＲＡＭ５０の簡
略拡大断面図である。図５に示すＭＲＡＭ５０は、半導
体基板１１上に積み重ねられた２つの層を含み、各層は
複数のメモリ・セルを有する。これら２つの層の上に、
より多くの層を積み重ねてもよい。各メモリ・セルは、
ＧＭＲ物質部分５１，５２，５３，５４，ワード・ライ
ン５５，５６，５７，５８，下位および上位センス・ラ
イン５９，６０、ならびに磁束集中器６１，６２，６
３，６４を有する。下位センス・ライン５９は、接触に
よって、導線６５を通じて上位センス・ライン６０に電
気的に結合されている。
【００２０】第１誘電値層６６をシリコン（Ｓｉ）のよ
うな半導体基板１１上に堆積する。ＧＭＲ物質部分５
１，５２および下位センス・ライン５９を、第１誘電体
層６６の上面上に形成し、次いで第２誘電体層６７を堆
積し、ＧＭＲ物質部分５１，５２および下位センス・ラ
イン５９を被覆する。第１および第２ワード・ライン５
５，５６を第２誘電体層６７上に形成し、次に、第１お
よび第２ワード・ライン５５，５６上に第１および第２
磁束集中器６１，６２を形成し、その後、第３誘電体層
６８を堆積し、第１および第２ワード・ライン５５，５
６ならびに第１および第２磁束集中器６１，６２を被覆
する。本実施例では、第１および第２磁束集中器６１，
６２が第１および第２ワード・ライン５５，５６上に形
成されているが、第１および第２磁束集中器６１，６２
は、ワード電流によって発生される磁束を集中させるこ
とができれば、どこに配置してもよい。下位層および上
位層からの磁場が他のＧＭＲ物質に磁気的に影響を与え
ない厚さに、第３誘電値層６８を堆積する。
【００２１】第１センス・ライン６０を形成した後、図
２に示した第２実施例と同一プロセスによて、導線６５
を垂直に形成し下位および上位センス・ライン５９，６
０間を電気的に結合する。第４誘電体層６９を堆積し、
ＧＭＲ物質部分５３，５４，上位センス・ライン６０，
および導線６５を被覆する。第３および第４ワード・ラ
イン５７，５８，ならびに第３および第４磁束集中器６
３，６４を第４誘電体層６９上に形成し、その後、第５
誘電体層７０を堆積して、これらを被覆する。磁束集中
器６１，６２，６３，６４は、パーマロイのような透磁
性を有する磁性体で形成される。したがって、ＧＭＲ物
質内にはより多くの磁束が集中するので、磁束集中器
は、必要なワード電流を減少させることになる。更に、
ワード電流による電力消費も減少させることができる。
【００２２】以上、新規で改良されたＭＲＡＭおよびそ
の製造方法を開示した。積層メモリ・セルは、より多く
のメモリ・セルを半導体チップ上に集積し、高密度のＭ
ＲＡＭ素子を達成可能とする。更に、磁束集中器を有す
るＭＲＡＭは必要なワード電流が少なくて済むので、全
体としての電力消費も減少する。
【図面の簡単な説明】
【図１】本発明によるＭＲＡＭの一部を示す簡略拡大斜
視図。
【図２】本発明の実施例による、図１の線２−２から見
た、ＭＲＡＭの簡略拡大断面図。
【図３】本発明の他の実施例による、ＭＲＡＭの簡略拡
大断面図。
【図４】本発明の更に他の実施例による、ＭＲＡＭの簡
略拡大断面図。
【図５】本発明の更に別の実施例による、磁束集中器を
有するＭＲＡＭの簡略拡大断面図。
【符号の説明】
１０ ＭＲＡＭ １１ 半導体基板 １２，１５，１７，２０ ＧＭＲ物質部分 １３，１６，１８，２１，２９，３０ ワード・ライ
ン １４，２２ センス・ライン ２３ 導線 ２４，２５，２６，２７，２８，３１ 誘電体物質 ３２ ＭＲＡＭ ３３，３４ ディジット・ライン ４０ ＭＲＡＭ ４１ ディジット・ライン ５０ ＭＲＡＭ ５１，５２，５３，５４ ＧＭＲ物質部分 ５５，５６，５７，５８ ワード・ライン ５９，６０ センス・ライン ６１，６２，６３，６４ 磁束集中器 ６５ 導線 ６６，６７，６８，７０ 誘電体層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ユージーン・チェン アメリカ合衆国アリゾナ州ギルバート、ウ エスト・シェリー・ドライブ1143 (72)発明者 ハーバート・ゴロンキン アメリカ合衆国アリゾナ州テンピ、サウ ス・カッチーナ・ドライブ8623

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】積層メモリ・セルを有する磁気ランダム・
    アクセス・メモリ（１０）であって：半導体基板（１
    １）；および前記半導体基板上に、一方が他方の上に位
    置する関係で積層された複数のメモリ・セルであって、
    状態を格納する磁性体部分（１２），前記磁性体部分に
    隣接し、前記磁性体部分に磁場を印加するワード電流を
    供給するワード・ライン（１３），および前記磁性体物
    質内に格納されている状態を検出するセンス電流を供給
    するセンス・ライン（１４）を各々が有するメモリ・セ
    ル；から成ることを特徴とする磁気ランダム・アクセス
    ・メモリ（１０）。
  2. 【請求項２】積層メモリ・セルを有する磁気ランダム・
    アクセス・メモリ（５０）であって：半導体基板（１
    １）；および前記半導体基板上に、一方が他方の上に位
    置する関係で積層された複数のメモリ・セルであって、
    状態を格納する磁性体部分（５１），前記磁性体部分に
    隣接し、前記磁性体部分に磁場を印加するワード電流を
    供給するワード・ライン（５５），前記磁性体部分に隣
    接し、前記部分に格納されている状態を検出するセンス
    電流を供給するセンス・ライン（５９），および前記ワ
    ード・ラインに隣接し、前記ワード電流によって発生さ
    れる磁束を集中させる磁束集中器（６１）を各々が有す
    るメモリ・セル；から成ることを特徴とする磁気ランダ
    ム・アクセス・メモリ（５０）。
  3. 【請求項３】積層メモリ・セルを有する磁気ランダム・
    アクセス・メモリの製造方法であって：半導体基板（１
    １）を用意する段階；状態を格納する第１磁性体部分
    （１２），前記第１磁性体部分に隣接し、第１ワード電
    流を供給するワード・ライン（１３），および前記第１
    磁性体物質内に格納されている状態を検出するセンス電
    流を供給するセンス・ライン（１４）を有する第１メモ
    リ・セルを、前記半導体基板上に形成する段階；状態を
    格納する第２磁性体部分（１７），前記第２磁性体部分
    に隣接し、第２ワード電流を供給する第２ワード・ライ
    ン（１８），および前記第２磁性体部分に格納されてい
    る状態を検出する前記センス電流を供給する第２センス
    ・ライン（２２）を有する第２メモリ・セルを、前記第
    １メモリ・セル上に形成する段階；および前記第１およ
    び第２センス・ライン間を電気的に結合する導線（２
    ３）を形成する段階；から成ることを特徴とする方法。
  4. 【請求項４】積層メモリ・セルを有する磁気ランダム・
    アクセス・メモリ（５０）の製造方法であって：半導体
    基板（１１）を用意する段階；状態を格納する第１磁性
    体部分（５１），前記第１磁性体部分に隣接し、前記第
    １磁性体部分に第１磁場を印加する第１ワード電流を供
    給する第１ワード・ライン（５５），前記第１磁性体部
    分に格納されている状態を検出するセンス電流を供給す
    る第１センス・ライン（５９），および前記第１ワード
    ・ラインに隣接し、前記第１ワード電流によって発生さ
    れる磁束を集中させる第１磁束集中器（６１）を含む第
    １メモリ・セルを前記半導体基板上に形成する段階；状
    態を格納する第２磁性体部分（５３），前記第２磁性体
    部分に隣接し、前記第２磁性体部分に第２磁場を印加す
    る第２ワード電流を供給する第２ワード・ライン（５
    ７），前記第２磁性体部分に格納されている状態を検出
    する前記センス電流を供給する第２のセンス・ライン
    （６０），および前記第２ワード・ラインに隣接し、前
    記第２ワード電流によって発生される磁束を集中させる
    第２磁束集中器（６３）を含む第２メモリ・セルを前記
    半導体基板上に形成する段階；および前記第１および第
    ２センス・ライン間を電気的に結合する導線（６５）を
    形成する段階；から成ることを特徴とする方法。
JP9231784A 1996-08-23 1997-08-13 積層メモリ・セルを有する磁気ランダム・アクセス・メモリおよびその製造方法 Pending JPH10116490A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US702781 1976-07-06
US08/702,781 US5920500A (en) 1996-08-23 1996-08-23 Magnetic random access memory having stacked memory cells and fabrication method therefor

Publications (1)

Publication Number Publication Date
JPH10116490A true JPH10116490A (ja) 1998-05-06

Family

ID=24822572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9231784A Pending JPH10116490A (ja) 1996-08-23 1997-08-13 積層メモリ・セルを有する磁気ランダム・アクセス・メモリおよびその製造方法

Country Status (3)

Country Link
US (1) US5920500A (ja)
JP (1) JPH10116490A (ja)
DE (1) DE19726852A1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104632A (en) * 1998-05-18 2000-08-15 Canon Kabushiki Kaisha Magnetic thin film memory and recording and reproducing method and apparatus using such a memory
JP2000293982A (ja) * 1999-04-08 2000-10-20 Victor Co Of Japan Ltd 磁性メモリ
JP2002526910A (ja) * 1998-09-30 2002-08-20 インフィネオン テクノロジース アクチエンゲゼルシャフト 高い障害耐性を有する磁気抵抗メモリ
WO2004001872A1 (ja) 2002-06-19 2003-12-31 Sony Corporation 磁気抵抗効果素子及び磁気メモリ装置
US6891193B1 (en) * 2002-06-28 2005-05-10 Silicon Magnetic Systems MRAM field-inducing layer configuration
JP2005129801A (ja) * 2003-10-24 2005-05-19 Sony Corp 磁気記憶素子及び磁気メモリ
WO2007132933A1 (ja) 2006-05-16 2007-11-22 Showa Denko K.K. 研磨組成物の製造方法
WO2008013226A1 (fr) 2006-07-28 2008-01-31 Showa Denko K.K. Composition de polissage
US7529122B2 (en) 2006-11-02 2009-05-05 Sony Corporation Storage element and memory
US7633796B2 (en) 2007-01-19 2009-12-15 Sony Corporation Storage element and memory
US7901474B2 (en) 2004-12-22 2011-03-08 Showa Denko K.K. Polishing composition and polishing method
US8072789B2 (en) 2008-12-03 2011-12-06 Sony Corporation Resistance-change memory device
US8149613B2 (en) 2008-12-03 2012-04-03 Sony Corporation Resistance variable memory device
KR101210125B1 (ko) 2010-12-14 2012-12-07 한양대학교 산학협력단 절연막 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법
US8437180B2 (en) 2009-06-24 2013-05-07 Sony Corporation Memory and write control method

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW416057B (en) * 1997-09-17 2000-12-21 Siemens Ag Memory-cell device and its production method
DE19744095A1 (de) 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
US6269027B1 (en) * 1998-04-14 2001-07-31 Honeywell, Inc. Non-volatile storage latch
TW454187B (en) * 1998-09-30 2001-09-11 Siemens Ag Magnetoresistive memory with low current density
EP1157388B1 (de) * 1999-02-26 2002-07-31 Infineon Technologies AG Speicherzellenanordnung und verfahren zu deren herstellung
US6191973B1 (en) 1999-09-27 2001-02-20 Motorola Inc. Mram cam
US6269016B1 (en) 2000-06-19 2001-07-31 Motorola Inc. MRAM cam
DE10034062A1 (de) * 2000-07-13 2002-01-24 Infineon Technologies Ag Integrierter Halbleiterspeicher mit Speicherzellen in mehre-ren Speicherzellenfeldern und Verfahren zur Reparatur eines solchen Speichers
DE10054520C1 (de) * 2000-11-03 2002-03-21 Infineon Technologies Ag Datenspeicher mit mehreren Bänken
US7242922B2 (en) * 2000-12-29 2007-07-10 Vesta Corporation Toll free calling account recharge system and method
US6358756B1 (en) 2001-02-07 2002-03-19 Micron Technology, Inc. Self-aligned, magnetoresistive random-access memory (MRAM) structure utilizing a spacer containment scheme
US6515341B2 (en) * 2001-02-26 2003-02-04 Motorola, Inc. Magnetoelectronics element having a stressed over-layer configured for alteration of the switching energy barrier
JP2002299575A (ja) 2001-03-29 2002-10-11 Toshiba Corp 半導体記憶装置
JP4488645B2 (ja) * 2001-04-20 2010-06-23 株式会社東芝 磁気記憶装置
DE10132849A1 (de) * 2001-07-06 2003-01-23 Infineon Technologies Ag Halbleiterspeichereinrichtung
JP2003196973A (ja) * 2001-12-21 2003-07-11 Mitsubishi Electric Corp 薄膜磁性体記憶装置
US6821907B2 (en) 2002-03-06 2004-11-23 Applied Materials Inc Etching methods for a magnetic memory cell stack
US6893893B2 (en) 2002-03-19 2005-05-17 Applied Materials Inc Method of preventing short circuits in magnetic film stacks
US20030181056A1 (en) * 2002-03-22 2003-09-25 Applied Materials, Inc. Method of etching a magnetic material film stack using a hard mask
US6754124B2 (en) 2002-06-11 2004-06-22 Micron Technology, Inc. Hybrid MRAM array structure and operation
US6850429B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Cross point memory array with memory plugs exhibiting a characteristic hysteresis
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US6836421B2 (en) * 2002-08-02 2004-12-28 Unity Semiconductor Corporation Line drivers that fit within a specified line pitch
US6798685B2 (en) * 2002-08-02 2004-09-28 Unity Semiconductor Corporation Multi-output multiplexor
US6970375B2 (en) * 2002-08-02 2005-11-29 Unity Semiconductor Corporation Providing a reference voltage to a cross point memory array
US7009909B2 (en) * 2002-08-02 2006-03-07 Unity Semiconductor Corporation Line drivers that use minimal metal layers
US6906939B2 (en) * 2002-08-02 2005-06-14 Unity Semiconductor Corporation Re-writable memory with multiple memory layers
US6834008B2 (en) * 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
US7057914B2 (en) * 2002-08-02 2006-06-06 Unity Semiconductor Corporation Cross point memory array with fast access time
US7079442B2 (en) * 2002-08-02 2006-07-18 Unity Semiconductor Corporation Layout of driver sets in a cross point memory array
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US6850455B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Multiplexor having a reference voltage on unselected lines
US6831854B2 (en) * 2002-08-02 2004-12-14 Unity Semiconductor Corporation Cross point memory array using distinct voltages
US6984585B2 (en) * 2002-08-12 2006-01-10 Applied Materials Inc Method for removal of residue from a magneto-resistive random access memory (MRAM) film stack using a sacrificial mask layer
US20040026369A1 (en) * 2002-08-12 2004-02-12 Chentsau Ying Method of etching magnetic materials
US6964928B2 (en) * 2002-08-29 2005-11-15 Chentsau Ying Method for removing residue from a magneto-resistive random access memory (MRAM) film stack using a dual mask
US6759263B2 (en) 2002-08-29 2004-07-06 Chentsau Ying Method of patterning a layer of magnetic material
US6714441B1 (en) * 2002-09-17 2004-03-30 Micron Technology, Inc. Bridge-type magnetic random access memory (MRAM) latch
US6660568B1 (en) * 2002-11-07 2003-12-09 International Business Machines Corporation BiLevel metallization for embedded back end of the line structures
US6992919B2 (en) * 2002-12-20 2006-01-31 Integrated Magnetoelectronics Corporation All-metal three-dimensional circuits and memories
US7005852B2 (en) 2003-04-04 2006-02-28 Integrated Magnetoelectronics Corporation Displays with all-metal electronics
KR100542743B1 (ko) * 2003-04-22 2006-01-11 삼성전자주식회사 자기 랜덤 엑세스 메모리
US7027319B2 (en) * 2003-06-19 2006-04-11 Hewlett-Packard Development Company, L.P. Retrieving data stored in a magnetic integrated memory
US7183130B2 (en) * 2003-07-29 2007-02-27 International Business Machines Corporation Magnetic random access memory and method of fabricating thereof
TW200521217A (en) * 2003-11-14 2005-07-01 Showa Denko Kk Polishing composition and polishing method
TWI288046B (en) * 2003-11-14 2007-10-11 Showa Denko Kk Polishing composition and polishing method
US7339818B2 (en) 2004-06-04 2008-03-04 Micron Technology, Inc. Spintronic devices with integrated transistors
US7075818B2 (en) * 2004-08-23 2006-07-11 Maglabs, Inc. Magnetic random access memory with stacked memory layers having access lines for writing and reading
US20060102197A1 (en) * 2004-11-16 2006-05-18 Kang-Lie Chiang Post-etch treatment to remove residues
KR100961116B1 (ko) * 2005-04-14 2010-06-07 쇼와 덴코 가부시키가이샤 연마 조성물
US7911830B2 (en) * 2007-05-17 2011-03-22 Integrated Magnetoelectronics Scalable nonvolatile memory
US10497713B2 (en) * 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US9741923B2 (en) 2015-09-25 2017-08-22 Integrated Magnetoelectronics Corporation SpinRAM

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455626A (en) * 1983-03-21 1984-06-19 Honeywell Inc. Thin film memory with magnetoresistive read-out
US5398200A (en) * 1992-03-02 1995-03-14 Motorola, Inc. Vertically formed semiconductor random access memory device
US5347485A (en) * 1992-03-03 1994-09-13 Mitsubishi Denki Kabushiki Kaisha Magnetic thin film memory
US5617071A (en) * 1992-11-16 1997-04-01 Nonvolatile Electronics, Incorporated Magnetoresistive structure comprising ferromagnetic thin films and intermediate alloy layer having magnetic concentrator and shielding permeable masses
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104632A (en) * 1998-05-18 2000-08-15 Canon Kabushiki Kaisha Magnetic thin film memory and recording and reproducing method and apparatus using such a memory
JP2002526910A (ja) * 1998-09-30 2002-08-20 インフィネオン テクノロジース アクチエンゲゼルシャフト 高い障害耐性を有する磁気抵抗メモリ
JP2000293982A (ja) * 1999-04-08 2000-10-20 Victor Co Of Japan Ltd 磁性メモリ
WO2004001872A1 (ja) 2002-06-19 2003-12-31 Sony Corporation 磁気抵抗効果素子及び磁気メモリ装置
US6891193B1 (en) * 2002-06-28 2005-05-10 Silicon Magnetic Systems MRAM field-inducing layer configuration
JP2005129801A (ja) * 2003-10-24 2005-05-19 Sony Corp 磁気記憶素子及び磁気メモリ
US7901474B2 (en) 2004-12-22 2011-03-08 Showa Denko K.K. Polishing composition and polishing method
WO2007132933A1 (ja) 2006-05-16 2007-11-22 Showa Denko K.K. 研磨組成物の製造方法
WO2008013226A1 (fr) 2006-07-28 2008-01-31 Showa Denko K.K. Composition de polissage
US7529122B2 (en) 2006-11-02 2009-05-05 Sony Corporation Storage element and memory
US7633796B2 (en) 2007-01-19 2009-12-15 Sony Corporation Storage element and memory
US8072789B2 (en) 2008-12-03 2011-12-06 Sony Corporation Resistance-change memory device
US8149613B2 (en) 2008-12-03 2012-04-03 Sony Corporation Resistance variable memory device
US8437180B2 (en) 2009-06-24 2013-05-07 Sony Corporation Memory and write control method
KR101210125B1 (ko) 2010-12-14 2012-12-07 한양대학교 산학협력단 절연막 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법

Also Published As

Publication number Publication date
US5920500A (en) 1999-07-06
DE19726852A1 (de) 1998-02-26

Similar Documents

Publication Publication Date Title
JPH10116490A (ja) 積層メモリ・セルを有する磁気ランダム・アクセス・メモリおよびその製造方法
EP1054449B1 (en) Magnetic random access memory and fabricating method thereof
US5732016A (en) Memory cell structure in a magnetic random access memory and a method for fabricating thereof
US6835423B2 (en) Method of fabricating a magnetic element with insulating veils
US6153443A (en) Method of fabricating a magnetic random access memory
US7402529B2 (en) Method of applying cladding material on conductive lines of MRAM devices
US7105363B2 (en) Cladded conductor for use in a magnetoelectronics device and method for fabricating the same
KR101036722B1 (ko) 마그네토레지스티브 ｒａｍ 장치 및 제조 방법
JP4583997B2 (ja) 磁気メモリセルアレイおよびその製造方法
US7602032B2 (en) Memory having cap structure for magnetoresistive junction and method for structuring the same
US6780652B2 (en) Self-aligned MRAM contact and method of fabrication
US6551852B2 (en) Method of forming a recessed magnetic storage element
US6559511B1 (en) Narrow gap cladding field enhancement for low power programming of a MRAM device
CN102881820A (zh) 磁阻式随机存储器及其制造方法
TWI392013B (zh) Dry etching method and manufacturing method of magnetic memory device
US7169622B2 (en) Magnetoresistive random access memory devices and methods for fabricating the same
US11005031B2 (en) Stacked magnetoresistive structures and methods therefor
US6501144B1 (en) Conductive line with multiple turns for programming a MRAM device
US20020146887A1 (en) Method for forming magnetoresistive random access memory with magnetic tunnelling junction
EP4156275A1 (en) 1-bit 3-terminal racetrack array with integrated magnetic tunnel junction (mtj)
JP2002170378A (ja) モノリシックに集積化可能なインダクタンス
WO2002075808A2 (en) Self-aligned mram contact and method of fabrication

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040811

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040811

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20051017

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060710

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070815

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080815