JP4438806B2 - メモリ - Google Patents

メモリ Download PDF

Info

Publication number
JP4438806B2
JP4438806B2 JP2007041500A JP2007041500A JP4438806B2 JP 4438806 B2 JP4438806 B2 JP 4438806B2 JP 2007041500 A JP2007041500 A JP 2007041500A JP 2007041500 A JP2007041500 A JP 2007041500A JP 4438806 B2 JP4438806 B2 JP 4438806B2
Authority
JP
Japan
Prior art keywords
magnetization
layer
current
storage
ferromagnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007041500A
Other languages
English (en)
Other versions
JP2008205319A (ja
Inventor
豊 肥後
実 五十嵐
政功 細見
広之 大森
哲也 山元
一陽 山根
雄紀 大石
博司 鹿野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007041500A priority Critical patent/JP4438806B2/ja
Priority to US12/034,461 priority patent/US8089802B2/en
Priority to CN2008100061851A priority patent/CN101252144B/zh
Publication of JP2008205319A publication Critical patent/JP2008205319A/ja
Application granted granted Critical
Publication of JP4438806B2 publication Critical patent/JP4438806B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933Spintronics or quantum computing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、磁性体の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とから成り、電流を流すことにより記憶層の磁化の向きを変化させる記憶素子を備えたメモリに係わり、不揮発メモリに適用して好適なものである。
情報通信機器、特に携帯端末等の個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジック等の素子に対して、高集積化、高速化、低電力化等、いっそうの高性能化が要請されている。
特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
不揮発性メモリとしては、半導体フラッシュメモリやFeRAM(強誘電体不揮発メモリ)等が実用化されており、さらなる高性能化に向けて活発な研究開発が行われている。
最近、磁性体を利用した新しい不揮発メモリとして、トンネル磁気抵抗効果を利用したMRAM(Magnetic Random Access Memory)の開発進捗が著しく、注目を集めている(例えば、非特許文献1参照)。
このMRAMは、情報の記録を行う微小な記憶素子を規則的に配置し、その各々にアクセスできるように、配線例えばワード線及びビット線を設けた構造を有している。
それぞれの磁気メモリ素子は、情報を強磁性体の磁化の向きとして記録させる記憶層を有して構成される。
そして、磁気メモリ素子の構成としては、上述の記憶層と、トンネル絶縁膜(非磁性スペーサ膜)と、磁化の向きが固定された磁化固定層とから成る、いわゆる磁気トンネル接合(Magnetic Tunnel Junction:MTJ)を用いた構造が採用されている。磁化固定層の磁化の向きは、例えば反強磁性層を設けることにより固定することができる。
このような構造においては、記憶層の磁化の向きと磁化固定層の磁化の向きとのなす角度に応じて、トンネル絶縁膜を流れるトンネル電流に対する抵抗値が変化する、いわゆるトンネル磁気抵抗効果を生じるため、このトンネル磁気抵抗効果を利用して、情報の書き込み(記録)を行うことができる。この抵抗値の大きさは、記憶層の磁化の向きと磁化固定層の磁化の向きとが反平行であるときに最大値をとり、平行であるときに最小値をとる。
このように構成した磁気メモリ素子において、磁気メモリ素子への情報の書き込み(記録)は、ワード線及びビット線の両方に電流を流すことにより発生する合成電流磁界により、磁気メモリ素子の記憶層の磁化の向きを制御することにより行うことができる。一般的には、このときの磁化の向き(磁化状態)の違いを、「0」情報と「1」情報とにそれぞれ対応させて記憶させる。
そして、記憶素子に情報の記録(書き込み)を行う方法には、アステロイド特性を利用した方法(例えば、特許文献1参照)とスイッチング特性を利用した方法(例えば、特許文献2参照)がある。
一方、記録された情報の読み出しは、トランジスタ等の素子を用いてメモリセルの選択を行い、磁気メモリ素子のトンネル磁気抵抗効果を利用して、記憶層の磁化の向きの違いを電圧信号の差として検出することにより、記録された情報を検知することができる。
このMRAMを他の不揮発メモリと比較した場合、最大の特長は、強磁性体から成る記憶層の磁化の向きを反転させることにより、「0」情報と「1」情報とを書き換えるため、高速かつほぼ無限(>1015回)の書き換えが可能であることである。
しかしながら、MRAMにおいては、記録された情報を書き換えるために、比較的大きい電流磁界を発生させる必要があり、アドレス配線にある程度大きい(例えば数mA〜数十mA)電流を流さなければならない。そのため消費電力が大きくなる。
また、MRAMにおいては、書き込み用のアドレス配線と読み出し用のアドレス配線をそれぞれ必要とするため、構造的にメモリセルの微細化が困難であった。
さらに、素子の微細化に従って、アドレス配線も細くなり、充分な電流を流すことが難しくなる問題や、保磁力が大きくなるため必要となる電流磁界が増大して、消費電力が増えてしまう問題等を、生じることになる。
従って、素子の微細化が困難であった。
そこで、この問題を解決するための一つの方法として、電流磁界によらないで記録を行う構成が研究されており、なかでも、より少ない電流で磁化反転が可能な構成として、スピントランスファによる磁化反転を利用する構成のメモリが注目されている(例えば、特許文献3参照)。
スピントランスファによる磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである(例えば、特許文献4参照)。
即ち、磁化の向きが固定された磁性層(磁化固定層)を通過したスピン偏極電子が、磁化の向きが固定されない他の磁性層(磁化自由層)に進入する際に、この磁性層の磁化にトルクを与えるという現象である。そして、ある閾値以上の電流を流せば、磁性層(磁化自由層)の磁化の向きを反転させることができる。
例えば、磁化固定層と磁化自由層とを有する、巨大磁気抵抗効果素子(GMR素子)や磁気トンネル接合素子(MTJ素子)に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
これにより、磁化固定層と磁化自由層(記憶層)とを有する記憶素子を構成し、記憶素子に流す電流の極性を変えることにより、記憶層の磁化の向きを反転させ、「0」情報と「1」情報との書き換えを行う。
記録された情報の読み出しは、磁化固定層と磁化自由層(記憶層)との間にトンネル絶縁層を設けた構成とすることにより、MRAMと同様にトンネル磁気抵抗効果を利用することができる。
そして、スピントランスファによる磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。
磁化反転のために記憶素子に流す電流の絶対値は、例えば0.1μm程度のスケールの記憶素子で1mA以下であり、しかも記憶素子の体積に比例して減少するため、スケーリング上有利である。
しかも、MRAMで必要であった記録用ワード線が不要となるため、メモリセルの構成が単純になるという利点もある。
以下、スピントランスファを利用した記憶素子をSpRAM(Spin transfer Random Access Memory)と呼び、スピントランスファを引き起こすスピン偏極電子流をスピン注入電流(Spin injection current)と呼ぶことにする。
高速かつ書換え回数がほぼ無限大であるというMRAMの利点を保ったまま、低消費電力化、大容量化を可能とした不揮発メモリとして、SpRAMには大きな期待が寄せられている。
ここで、従来のスピントランスファを使用するメモリ(SpRAM)のメモリセルの模式的断面図を図5に示す。
メモリセルに記録された情報を読み出すために、メモリセルを電気的に選択するためには、ダイオードまたはMOSトランジスタ等を用いることができるが、図5に示すメモリセルはMOSトランジスタを用いている。
まず、SpRAMのメモリセルを構成する記憶素子101の構成を説明する。
強磁性層112及び強磁性層114は、非磁性層113を介して配置されていることにより、反強磁性結合している。さらに、下層側の強磁性層112は、反強磁性層111と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら4層111,112,113,114により磁化固定層102が構成される。即ち、磁化固定層102は、2層の強磁性層112,114を有している。
強磁性層116は、その磁化M1の向きが比較的容易に回転するように構成されており、この強磁性層116によって記憶層(磁化自由層)103が構成される。
磁化固定層102の強磁性層114と強磁性層116との間、即ち磁化固定層102と記憶層(磁化自由層)103との間には、トンネル絶縁層115が形成されている。このトンネル絶縁層115は、上下の磁性層116及び114の磁気的結合を切ると共に、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された磁化固定層102と、トンネル絶縁層115と、磁化の向きを変化させることが可能な記憶層(磁化自由層)103とにより、TMR(トンネル磁気抵抗効果)素子が構成されている。
そして、上述の各層111〜116と、下地膜110及びトップコート層117により、TMR素子から成る記憶素子101が構成されている。
また、シリコン基板120中に選択用MOSトランジスタ121が形成され、この選択用MOSトランジスタ121の一方の拡散層123上に接続プラグ107が形成されている。この接続プラグ107上に、記憶素子101の下地膜110が接続されている。選択用MOSトランジスタ121のもう一方の拡散層122は、図示しないが、接続プラグを介してセンス線に接続されている。選択用MOSトランジスタのゲート106は、選択信号線と接続されている。
記憶素子101のトップコート層117は、その上のビット線(BL)105に接続されている。
定常状態において、非磁性層113を介した強い反強磁性結合により、強磁性層112の磁化M11と強磁性層114の磁化M12は、ほぼ完全な反平行状態にある。
通常、強磁性層112と強磁性層114とは、飽和磁化膜厚積が等しい構成とされるため、磁極磁界の漏洩成分は無視できるくらい小さい。
そして、トンネル絶縁層115を挟む、記憶層103の強磁性層116の磁化M1の向きと、磁化固定層102の強磁性層114の磁化M12の向きとが、平行状態にあるか反平行状態にあるかによって、これらの層114,115,116から成るTMR素子の抵抗値が変化する。2つの磁化M1,M12が平行状態では抵抗値が低くなり、反平行状態では抵抗値が高くなる。TMR素子(114,115,116)の抵抗値が変化すると、記憶素子101全体の抵抗値も変化する。このことを利用して、情報を記録することや、記録した情報を読み出すことができる。即ち、例えば、抵抗値が低い状態を「0」情報に割り当て、抵抗値が高い状態を「1」情報に割り当てることにより、2値(1ビット)の情報を記録することができる。
なお、磁化固定層102のうち記憶層103側の強磁性層114は、記録した情報を読み出す際に、記憶層103の磁化M1の向きの基準となり参照される強磁性層であるため、参照層とも称される。
メモリセルの情報を書き換えたり、メモリセルに記録した情報を読み出したりするためには、スピン注入電流Izを流す必要がある。このスピン注入電流Izは、記憶素子101及び拡散層123及びビット線105を通過する。
このスピン注入電流Izの極性を変えることにより、記憶素子101を流れるスピン注入電流Izを、上向きから下向きに、或いは下向きから上向きに、変えることができる。
これにより、記憶素子101の記憶層103の磁化M1の向きを変化させて、メモリセルの情報を書き換えることができる。
ところで、記憶素子の記憶層の磁化の向きを反転させるために、記憶素子にスピン注入電流を流すだけでなく、記憶素子の他にバイアス電流磁界を印加するSpRAMの構成が提案されている(特許文献5参照)。
具体的には、例えば図5に示す構成において、ビット線105を通じて記憶素子101にスピン注入電流Izを流すと共に、ビット線105を流れる電流(スピン注入電流Izに等しい)により発生したバイアス電流磁界Hx(図示せず)を、記憶素子101の記憶層103に印加する。
これにより、記憶層103の磁化M1の向きを、効率良く変化させることが可能になる。
J.Nahas et al.,IEEE/ISSCC 2004 Visulas Supplement,p.22 特開平10−116490号公報 米国特許出願公開第2003/0072174号明細書 米国特許第5695864号明細書 特開2003−17782号公報 特開2005−277147号公報
しかしながら、図5に示した構成の記憶素子101において、記憶層(磁化自由層)103の磁化Mfree(=M1)に作用するスピントルクの大きさは、ベクトル三重積Mfree×Mfree×Mrefに比例する。ただし、Mrefは、参照層(強磁性層)114の磁化(=M12)である。
初期状態では、記憶層(磁化自由層)103の磁化Mfreeと参照層(強磁性層)114の磁化Mrefとが平行状態又は反平行状態にあるので、最初に作用するスピントルクは非常に小さい。
このようにスピントルクが小さいため、磁化反転電流が大きくなる。
そして、磁化反転電流が大きくなることにより、記憶層の磁化の向きを反転させるために要するスピン注入電流が大きくなる。このため、メモリセルの情報を書き換えるために要する消費電力が大きくなり、メモリセルを駆動させるための消費電力が大きくなってしまう。
上述した問題の解決のために、本発明においては、少ない電流量で記憶層の磁化の向きを反転させて、情報の記録を行うことができる記憶素子を備えたメモリを提供するものである。
本発明のメモリは情報を磁性体の磁化状態により保持する記憶層と、記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる記憶素子を備え、記憶素子は、磁化固定層の両端部の近傍に、2本の金属配線が設けられている構成であり、2本の金属配線に、同方向の電流を流すことにより、磁化固定層を構成する複数層の強磁性層のうち少なくとも最も記憶層側に配置された強磁性層の両端部において、それぞれ積層方向の磁化成分であり、かつ向きが互いに異なる磁化成分である、磁化領域が形成されることを特徴とする。
本発明のメモリによれば、情報を磁性体の磁化状態により保持する記憶層を有し、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる記憶素子と、この記憶素子の積層方向に流す電流を供給する配線とを備え、記憶素子が上記本発明の記憶素子の構成であることにより、配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、磁化固定層の両端部の近傍に設けられた、2本の金属配線に同方向の電流を流すことにより、磁化固定層を構成する強磁性層の両端部に積層方向の磁化成分が発生するため、記憶層に対して向きの異なる2つのスピントルクを作用させることができ、少ない電流量で情報の記録を行うことができる。
上述の本発明によれば、少ない電流量で記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
これにより、情報の記録に要する電力を低減して、消費電力の少ないメモリを実現することができる。
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
スピントランスファを使用するメモリ(SpRAM)では、記憶層(磁化自由層)の磁化が熱揺らぎに対して安定になるように、充分に大きな異方性が設けられる。
上述の熱揺らぎに対する記憶層の磁化の安定性の度合い、即ち熱安定性の指標は、一般に、熱安定性パラメーター(Δ)で表すことができる。
Δは、Δ=KuV/kT(Ku:異方性エネルギー、V:記憶層の体積、k:ボルツマン定数、T:絶対温度)で与えられる。
そして、スピントランスファを使用するメモリ(SpRAM)において、熱安定性の指標(熱安定性パラメーター)Δをある程度以上確保することと、磁化反転電流を低減することとを、両立することが要求される。
そこで、本願の発明者等が種々の検討を行った結果、非磁性層を介して複数の強磁性層が積層され、反強磁性結合した磁化固定層において、少なくとも記憶層に最も近い強磁性層の両端部に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、磁化領域を形成することにより、磁化反転電流を低減すると共に、充分な熱安定性を得ることができ、安定したメモリを形成することができることを、見出した。
そして、磁化固定層の強磁性層の両端部に、それぞれ積層方向の磁化成分を有し、かつ向きが互いに異なる磁化を有する、磁化領域を形成するには、磁化固定層の両端部の近傍に金属配線を配置させ、それぞれの金属配線に電流を流すことにより、磁化固定層の強磁性層に電流磁界を作用させることが有効であることを見出した。
このとき、電流磁界を作用させることにより、磁化固定層の強磁性層の両端部において、それぞれ互いに向きの異なる積層方向の磁化成分を発生させ、この積層方向の磁化成分を記憶層の磁化に作用させることが有効である。
そして、磁化固定層の強磁性層の両端部に、それぞれ積層方向の磁化成分を有する磁化領域を形成するためには、磁化固定層の両端部の近傍に計2本の金属配線を配置することが必要である。そして、形成された磁化領域が、磁化固定層の両端部において互いに異なる向きの磁化を有するために、2本の金属配線には同方向の電流を流すことが必要である。
金属配線は、磁化固定層の強磁性層の磁化方向に直交するように配置されることが好ましい。また、金属配線は、磁化固定層に平行な面内に配置されることが好ましい。
2本の金属配線に、それぞれ同方向の電流を流すことによって、磁化固定層の強磁性層の両端部に、それぞれ積層方向の磁化成分を発生させ、かつ向きが互いに異なる磁化を発生させることにより、これら両端部の磁化領域から、記憶層の両端部に向きの異なる2つのスピントルクが作用する。
これら2つのスピントルクにより、記憶層の磁化の向きを容易に反転させることが可能になるため、少ない電流量で記憶層の磁化の向きを反転することができる。
続いて、本発明の具体的な実施の形態を説明する。
本発明の一実施の形態として、記憶素子の概略構成図(断面図)を、図1に示す。
この記憶素子1は、TMR(トンネル磁気抵抗効果)素子から構成されている。
強磁性層12及び強磁性層14が、非磁性層13を介して配置されていることにより、反強磁性結合している。さらに、強磁性層12は、反強磁性層11と接して配置されており、これらの層間に働く交換相互作用によって、強い一方向の磁気異方性を有する。そして、これら4層11,12,13,14により磁化固定層2が構成される。即ち、磁化固定層2は、2層の強磁性層12,14を有している。
強磁性層16は、その磁化M1の向きが比較的容易に回転するように構成されており、この強磁性層16によって記憶層(磁化自由層)3が構成される。
強磁性層14と強磁性層16との間、即ち磁化固定層2と記憶層(磁化自由層)3との間には、トンネル絶縁層15が形成されている。このトンネル絶縁層15は、上下の磁性層16及び14の磁気的結合を切ると共に、トンネル電流を流す役割を担う。これにより、磁性層の磁化の向きが固定された磁化固定層2と、トンネル絶縁層15と、磁化の向きを変化させることが可能な記憶層(磁化自由層)3とにより、TMR(トンネル磁気抵抗効果)素子が構成されている。
そして、上述の各層11〜16と、下地膜10及びトップコート層17により、TMR素子から成る記憶素子1が構成されている。
非磁性層13を介した強い反強磁性結合により、強磁性層12の磁化M11と強磁性層14の磁化M12とは、反平行の向きになっている。
そして、トンネル絶縁層15を挟む、記憶層3の強磁性層16の磁化M1の向きと、磁化固定層2の強磁性層14の磁化M12の向きとが、平行状態にあるか反平行状態にあるかによって、これらの層14,15,16から成るTMR素子の抵抗値が変化する。2つの磁化M1,M12が平行状態では抵抗値が低くなり、反平行状態では抵抗値が高くなる。TMR素子(14,15,16)の抵抗値が変化すると、記憶素子1全体の抵抗値も変化する。このことを利用して、情報を記録することや、記録した情報を読み出すことができる。即ち、例えば、抵抗値が低い状態を「0」情報に割り当て、抵抗値が高い状態を「1」情報に割り当てることにより、2値(1ビット)の情報を記録することができる。
なお、磁化固定層2のうち最も記憶層3に近い強磁性層14は、記録した情報を読み出す際に、記憶層3の磁化M1の向きの基準となり参照される強磁性層であるため、参照層とも称される。
メモリセルの情報を書き換えたり、メモリセルに記録した情報を読み出したりするためには、記憶素子1の積層方向にスピン注入電流Izを流す必要がある。
このスピン注入電流Izの極性を変えることにより、記憶素子1を流れるスピン注入電流Izを、上向きから下向きに、或いは下向きから上向きに、変えることができる。
これにより、記憶素子1の記憶層3の磁化M1の向きを変化させて、メモリセルの情報を書き換えることができる。
なお、本実施の形態の記憶素子1も、図5に示した従来の記憶素子101と同様に、シリコン基板に形成した選択用MOSトランジスタに接続して、メモリセルの読み出しを行う構成とすることができる。
また、配線に記憶素子1を接続して、この配線を通じて記憶素子1の積層方向にスピン注入電流Izを流す構成とすることができる。
本実施の形態の記憶素子1においては、上述のTMR素子に加えて、磁化固定層2の両端部の近傍において、紙面の法線方向に延びる金属配線20,21が配置されている。
この金属配線20,21は、記憶素子1の近傍において、同一方向の電流が流れる構成である。
また、金属配線20,21は、記憶素子1の両端部の近傍であって、磁化固定層2に接しない位置であり、かつ、金属配線20,21で発生する電流磁界が磁化固定層2に積層方向の磁化成分を発生させることができる位置に、配置することができる。例えば、記憶素子1の磁化固定層2の両端部の近傍であって、磁化固定層2の磁化方向に対して直交する方向や、磁化方向に対して平行な方向に、延びる金属配線を配置することができる。また、記憶素子1の磁化固定層2に平行な面内に金属配線を配置することができる。
図1において、電流Izを流したときに、記憶層3の磁化Mfree(=M1)に作用するスピントルクの大きさは、ベクトル三重積Mfree×Mfree×Mrefに比例する。ただし、Mrefは、参照層14の磁化(=M12)である。
初期状態では、記憶層3の磁化Mfreeと参照層14の磁化Mrefとが平行もしくは反平行状態にあるので、最初に作用するスピントルクは非常に小さい。このような場合には、磁化反転電流が大きくなる。
本実施の形態の記憶素子1においては、金属配線20,21に同一方向の電流を流すことにより、強磁性層12,14の両端部において、それぞれ互いに向きが異なる積層方向の磁化成分を発生させる。そして、この積層方向の磁化成分を発生させることによって、記憶層3の磁化M1に作用するスピントルクを大きくし、磁化反転電流を小さくすることができる。
ここで、金属配線20,21は記憶素子1の磁化固定層2に対して平行な面内に配置されていることが好ましい。また、金属配線20,21の延びる方向が、磁化固定層2の磁化方向と直交していることが好ましい。
金属配線20,21が磁化固定層2に平行な面内に配置されていることにより、また、金属配線20,21と磁化固定層2の磁化方向とが直交していることにより、金属配線20,21の周囲に発生する電流磁界が、磁化固定層2の強磁性層12,14に対して作用しやすくなる。このため、積層方向の磁化成分が発生しやすく、また、発生する積層方向の磁化成分が強くなるため、記憶層3の磁化に作用するスピントルクを大きくすることができる。そして、磁化反転電流を小さくすることができる。
なお、金属配線20,21は、独立した2本の配線が記憶素子1の近傍に設けられている構成でもよく、また、記憶素子1の周囲において、1本の配線を分岐させて記憶素子1の近傍に2本の金属配線を設ける構成としてもよい。
次に、図2に、それぞれ平行な電流Ia、Ibを流した際の磁化固定層2の磁化の状態を示す。
図2に示すように、2本の金属配線20,21に、図面の表側から裏側へ平行な電流Ia、Ibを流した場合、金属配線20,21の周りに、図2において破線で示すように時計周りの電流磁界20a,21aがそれぞれ発生する。
このとき、磁化固定層2の内部における電流磁界20a,21aは、2本の金属配線20,21のそれぞれによって発生する2つの電流磁界20a,21aの合成磁界となる。
2本の金属配線20,21によって発生する電流磁界20a,21aは、金属配線から遠くなるにつれて徐々に小さくなる傾向にある。このため、磁化固定層2の金属配線20に近い側(左側)では金属配線20によって発生した下向きの電流磁界20aの影響を強く受け、反対に、磁化固定層2の金属配線21に近い側(右側)では金属配線21によって発生した上向きの電流磁界21aの影響を強く受ける。
一方、磁化固定層2の中央付近においては、2つの電流磁界20a,21aの大きさがほぼ同じであり、かつ向きが反対であるために、2つの電流磁界20a,21aが相殺される。
この結果、磁化固定層2内部での磁化構造は、図2に示したような構造となる。
すなわち、磁化固定層2の2つの強磁性層12の磁化M11及び強磁性層14の磁化M12の両端部において、上向の磁化成分M11a,M12a、又は、下向きの磁化成分M11b,M12bが発生する。この上向又は下向きの磁化成分M11a,11b,M12a,M12bは、磁化M11及び磁化M12の磁化の方向から積層方向までの角度を有している。
磁化固定層2の金属配線20に近い側(左側)では、金属配線20によって発生した下向きの電流磁界20aの影響を強く受けるため、下向きの磁化成分M11b,M12bが発生する。そして、磁化固定層2の金属配線21に近い側(右側)では金属配線21によって発生した上向きの電流磁界21aの影響を強く受けるため、上向きの磁化成分M11a,M12aが発生する。これらの上向きの磁化成分M11a,M12a及び下向きの磁化成分M11b,M12bは、磁化固定層2の両端部においては互いにほぼ逆向きとなっている。
また、磁化固定層2の中央付近においては、2つの電流磁界20a,21aが相殺されるため、積層方向の磁化成分が生じない。
上述のように、磁化固定層2の両端側で、積層方向の磁化成分を生じることにより、特に、磁化固定層2の強磁性層12,14のうち、記憶層3に最も近い参照層14の積層方向の磁化を発生させることによって、前述した記憶層3の磁化M1とのベクトル三重積Mfree×Mfree×Mrefを、初期状態で大きくすることができる。
従って、記憶層3の磁化M1の、強磁性層14の積層方向の磁化成分の直上にある極めて狭い領域に対して、非常に大きいスピントルクが加わる。
このとき、磁化固定層2と金属配線20,21との位置が離れすぎていると、強磁性層12の磁化M11と強磁性層14の磁化M12の両端部において、積層方向の磁化成分を発生させることが困難になる。このため、磁化固定層2の両端部に発生させる積層方向の磁化によって、記憶層3の磁化M1の磁化反転電流を低減させるのに十分な量のスピントルクが得られなくなる。このため、金属配線20,21は、発生する電流磁界が、磁化固定層2に対して充分に作用できる位置に配置する必要がある。
また、金属配線20,21に供給する電流量は、それぞれ同じでなくてもよい。金属配線20,21から電流磁界が強磁性層12,14の端部に作用し、積層方向の磁化成分によってスピントルクが発生すればよく、強磁性層12,14の端部において発生する積層方向の磁化成分が、それぞれ同じ強さである必要はない。
図1の記憶素子1において、記憶層3の磁化M1に加わるスピントルクの状態を、図3に示す。
図3に示すように、積層方向の磁化成分が発生した、M11,M12から記憶層3の磁化M1に対して、互いに逆向きのスピントルクTa,Tbが作用する。
そのため、記憶層3の磁化M1を一斉回転させるのに都合がよい。
これにより、記憶層3の磁化M1の向きを、容易に反転させることができる。
本実施の形態では、磁化固定層2の強磁性層12,14に積層方向の磁化成分を有する磁化を生じさせているが、記憶層3の磁化M1の向きの制御は、図5に示した記憶素子101と同様に、スピン注入電流Izの向き(極性)によって行うことができる。
金属配線20,21に供給する電流Ia,Ibの電流パルスと、スピン注入電流Izの電流パルスの時間変化(タイミング)の関係を図4に示す。
図4においては、スピン注入電流Izと金属配線20,21に供給する電流Ia,Ibを共に矩形パルスとしている。初期状態をtとし、スピン注入電流Izと電流Ia,Ibの立ち上がり時間をそれぞれt及びtとし、スピン注入電流Izと電流Ia,Ibの立ち下がり時間をそれぞれt及びtとする。
それぞれのパルスの持続時間は、スピン注入電流Izはt−t、電流Ia,Ibはt−tである。スピン注入電流Izはt以前ではオフ状態であり、tにおいてオン状態となり、tにおいてオフ状態となる。
図4Aでは、スピン注入電流Izのパルスの立ち上がりの時刻tと、電流Ia,Ibのパルスの立ち上がりの時刻tとを異ならせ、時刻tを時刻tよりも遅らせるようにしている。また、図4Bでは、スピン注入電流Izのパルスの立ち上がりの時刻tと、電流Ia,Ibのパルスの立ち上がりの時刻tとを同じにしている。
図4Aに示すように、電流Ia,Ibの電流パルスの立ち上がりの時刻tが、スピン注入電流Izの電流パルスの立ち上がりの時刻tよりも早いことによって、あらかじめ磁化固定層2の強磁性層12,14の両端部において、積層方向の磁化成分を発生させることができる。そして、この積層方向の磁化成分によって、記憶層3の磁化M1に対して、互いに逆向きのスピントルクTa,Tbを作用させ、記憶層3の磁化M1の向きを容易に反転させることができる。このため、磁化反転電流を小さくすることができ、少ない電流量で記憶層の磁化の向きを反転することができる。
また、図4Bに示すように、電流Ia,Ibの電流パルスの立ち上がり時刻tとスピン注入電流Izの電流パルスの立ち上がりの時刻tとを同じにし、かつ、電流Ia,Ibの立ち下がり時間tとスピン注入電流Izの電流パルスの立ち下がり時刻tとを同じにした場合には、駆動する際のスイッチングを共通化することができる。電流Ia,Ibとスピン注入電流Izとが同時の場合には、電流Ia,Ibに流す電流量を大きくすることにより、強磁性層12,14の両端部での積層方向の磁化成分を容易に発生させることができるため、記憶層3の磁化M1の向きを、容易に反転させることができる。このため、磁化反転電流を小さくすることができ、少ない電流量で記憶層の磁化の向きを反転させることができる。
なお、金属配線20,21の電流Ia,Ibの立ち下がり時間tは任意の時刻とすることができる。例えば、図4Aのように、スピン注入電流Izの立ち下がり時間tより遅らせてもよく、また、図4Bのように、スピン注入電流Izの立ち下がり時間tと同時に終了してもよい。
なお、左側の下向きのスピントルクTaと、右側の上向きのスピントルクTbとのなす角度は、図3ではほぼ180度となっているが、金属配線20,21の強磁性層12,14の膜厚や飽和磁化の大きさによって、角度を制御することが可能である。
この角度は、図3のような180度近傍ではなくても、記憶層3の磁化M1に異なる向きのスピントルクを作用させて、記憶層3の磁化M1の向きを容易に反転させることができる。
本実施の形態において、記憶素子1を構成する各層の材料には、従来の記憶素子と同様の材料を用いることができる。
反強磁性層11の材料としては、例えばPtMnを用いることができる。
磁化固定層2の強磁性層12,14の材料としては、CoFe等の強磁性材料を用いることができる。
非磁性層13の材料としては、例えば、Ru,Ta,Cr,Cu等を用いることができる。
トンネル絶縁層15の材料としては、例えばMgOを用いることができる。
記憶層3の強磁性層16の材料としては、CoFeB等の強磁性材料を用いることができる。
上述の実施の形態の記憶素子1では、磁化固定層2を記憶層3より下層に形成しているので、参照層14の積層方向の磁化成分を有する磁化領域が記憶層3よりも下層側に配置されているが、磁化固定層を記憶層より上層に形成して、磁化領域を記憶層よりも上層側に配置した構成としてもよい。
また、本実施の形態では、磁化固定層2を強磁性層12,14の2層によって構成しているが、磁化固定層2を構成する強磁性層の数は特に限定されない。
例えば、上述の実施の形態の記憶素子において、磁化固定層を構成する強磁性層の数を2層以外とした場合においても、少なくとも磁化固定層の最も記憶層3側に配置された強磁性層に金属配線から電流磁界を作用させて積層方向の磁化成分を発生させることにより、記憶層の磁化に対して大きいスピントルクを作用させることができる。これにより、記憶層3の磁化M1の向きを容易に反転させることができるため、少ない電流量のスピン注入電流Izで記憶層3の磁化M1の向きを反転することができる。
従って、情報の記録に要するスピン注入電流Izを低減して、消費電力を低減することができる。
例えば、磁化固定層を構成する強磁性層が1層の場合においても、この1層の強磁性層において、金属配線から電流磁界を作用させて積層方向の磁化成分を発生させることにより、記憶層の磁化に対してスピントルクを作用させることができる。
また、例えば、3層以上の複数の強磁性層によって、磁化固定層を構成することもできる。磁化固定層が複数の強磁性層によって構成される場合においても、少なくとも磁化固定層の最も記憶層3側に配置された強磁性層に金属配線から電流磁界を作用させて積層方向の磁化成分を発生させることにより、記憶層の磁化に対してスピントルクを作用させることができる。
さらに、積層方向の磁化成分を発生させる強磁性層は、最も記憶層3側に配置された強磁性層だけでなく、磁化固定層を構成するその他の強磁性層に対しても積層方向の磁化成分を発生させてもよい。複数の強磁性層において積層方向の磁化成分を発生させることにより、記憶層の磁化に対して大きいスピントルクを作用させることができる。これにより、記憶層3の磁化M1の向きを容易に反転させることができるため、少ない電流量のスピン注入電流Izで記憶層3の磁化M1の向きを反転することができる。
これにより、情報の記録に要するスピン注入電流Izを低減して、消費電力を低減することができる。
本発明は、上述の構成に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
本発明の一実施の形態の記憶素子の概略断面図である。 図1の記憶素子に電流磁界を加えたときの磁化の状態を示す図である。 記憶層の磁化に加わるスピントルクを示す図である。 A、B スピン注入電流と金属配線への電流のそれぞれの電流パルスの時間変化を示す図である。 従来のスピントランスファを利用するメモリのメモリセルの模式的断面図である。
符号の説明
1 記憶素子、2 磁化固定層、3 記憶層、10 下地膜、11 反強磁性層、12,14,16 強磁性層、13 非磁性層、15 トンネル絶縁層、17 トップコート層、20,21 金属配線、20a,21a 電流磁界

Claims (1)

  1. 情報を磁性体の磁化状態により保持する記憶層と、前記記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層とを有し、積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子を備え、
    前記記憶素子は、前記磁化固定層の両端部の近傍に、2本の金属配線が設けられている構成であり、
    前記2本の金属配線に、同方向の電流を流すことにより、前記磁化固定層を構成する複数層の強磁性層のうち少なくとも最も前記記憶層側に配置された前記強磁性層の両端部において、それぞれ前記積層方向の磁化成分であり、かつ向きが互いに異なる磁化成分である、磁化領域が形成される
    ことを特徴とするメモリ。
JP2007041500A 2007-02-21 2007-02-21 メモリ Expired - Fee Related JP4438806B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007041500A JP4438806B2 (ja) 2007-02-21 2007-02-21 メモリ
US12/034,461 US8089802B2 (en) 2007-02-21 2008-02-20 Memory device and memory
CN2008100061851A CN101252144B (zh) 2007-02-21 2008-02-21 存储器件和存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007041500A JP4438806B2 (ja) 2007-02-21 2007-02-21 メモリ

Publications (2)

Publication Number Publication Date
JP2008205319A JP2008205319A (ja) 2008-09-04
JP4438806B2 true JP4438806B2 (ja) 2010-03-24

Family

ID=39705914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007041500A Expired - Fee Related JP4438806B2 (ja) 2007-02-21 2007-02-21 メモリ

Country Status (3)

Country Link
US (1) US8089802B2 (ja)
JP (1) JP4438806B2 (ja)
CN (1) CN101252144B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211059A (ja) * 2007-02-27 2008-09-11 Sony Corp 記憶素子、メモリ
JP2011008849A (ja) * 2009-06-24 2011-01-13 Sony Corp メモリ及び書き込み制御方法
JP5526707B2 (ja) * 2009-10-27 2014-06-18 ソニー株式会社 情報記憶素子の駆動方法
US8238151B2 (en) 2009-12-18 2012-08-07 Micron Technology, Inc. Transient heat assisted STTRAM cell for lower programming current
US9087633B2 (en) * 2011-12-21 2015-07-21 Samsung Electronics Co., Ltd. Magnetic device having a magnetic material in a contact structure coupled to a magnetic element and method of manufacture thereof
CN104506817A (zh) * 2014-12-31 2015-04-08 宁波三博电子科技有限公司 一种智能的手机视频监控系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
JP2916118B2 (ja) 1997-07-14 1999-07-05 キヤノン株式会社 画像形成装置
FR2817998B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
US6744086B2 (en) * 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
US6741496B2 (en) * 2001-09-27 2004-05-25 Intel Corporation Electron spin mechanisms for inducing magnetic-polarization reversal
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6865109B2 (en) * 2003-06-06 2005-03-08 Seagate Technology Llc Magnetic random access memory having flux closure for the free layer and spin transfer write mechanism
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7009877B1 (en) * 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US6925000B2 (en) * 2003-12-12 2005-08-02 Maglabs, Inc. Method and apparatus for a high density magnetic random access memory (MRAM) with stackable architecture
JP2005277147A (ja) 2004-03-25 2005-10-06 Tohoku Univ 磁気記録素子の記録方法及び磁気記録素子アレイ

Also Published As

Publication number Publication date
US8089802B2 (en) 2012-01-03
JP2008205319A (ja) 2008-09-04
CN101252144A (zh) 2008-08-27
US20080197433A1 (en) 2008-08-21
CN101252144B (zh) 2010-12-22

Similar Documents

Publication Publication Date Title
JP4380707B2 (ja) 記憶素子
USRE49797E1 (en) Vertical spin orbit torque devices
JP4682585B2 (ja) 記憶素子及びメモリ
JP2017139446A (ja) 改善された切り換え効率のためのスピン軌道トルクビット設計
WO2009098796A1 (ja) 磁気メモリー素子、その駆動方法及び不揮発性記憶装置
JP5062538B2 (ja) 磁気メモリー素子、その駆動方法及び不揮発性記憶装置
JP4518049B2 (ja) 記憶装置
US7529122B2 (en) Storage element and memory
WO2014050380A1 (ja) 記憶素子、記憶装置、磁気ヘッド
JP4543901B2 (ja) メモリ
JP5160724B2 (ja) メモリ
JP2006237329A (ja) 磁気記憶装置及び磁気記憶装置の書き込み方法
JP4438806B2 (ja) メモリ
JP2017059740A (ja) 磁気トンネル接合素子及び半導体記憶装置
JP5356377B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP2006156477A (ja) 記憶素子、メモリ
JP2005223086A (ja) 磁気記憶素子及びその駆動方法、磁気メモリ
JP2008211059A (ja) 記憶素子、メモリ
JP2008084950A (ja) 記憶素子、メモリ
JP4626149B2 (ja) 磁気メモリの初期化方法
WO2013080437A1 (ja) 記憶素子、記憶装置
JP2008205186A (ja) 記憶素子、メモリ
JP2010021584A (ja) 記憶素子、メモリ
JP2005135495A (ja) 磁気メモリの記録方法
JP2005142299A (ja) 磁気メモリ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees