WO2009098796A1 - 磁気メモリー素子、その駆動方法及び不揮発性記憶装置 - Google Patents

磁気メモリー素子、その駆動方法及び不揮発性記憶装置 Download PDF

Info

Publication number
WO2009098796A1
WO2009098796A1 PCT/JP2008/065425 JP2008065425W WO2009098796A1 WO 2009098796 A1 WO2009098796 A1 WO 2009098796A1 JP 2008065425 W JP2008065425 W JP 2008065425W WO 2009098796 A1 WO2009098796 A1 WO 2009098796A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
memory element
pulse
magnetic memory
magnetization
Prior art date
Application number
PCT/JP2008/065425
Other languages
English (en)
French (fr)
Inventor
Yasushi Ogimoto
Original Assignee
Fuji Electric Holdings Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Co., Ltd. filed Critical Fuji Electric Holdings Co., Ltd.
Priority to US12/866,733 priority Critical patent/US8274820B2/en
Priority to EP08872063.6A priority patent/EP2242097B1/en
Priority to JP2009552380A priority patent/JP5057254B2/ja
Publication of WO2009098796A1 publication Critical patent/WO2009098796A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Definitions

  • the present invention relates to a magnetic memory element capable of storing information by electrical means, a driving method thereof, and a nonvolatile memory device.
  • Non-volatile semiconductor memory devices In recent years, the capacity of non-volatile semiconductor memory devices represented by flash memory has increased significantly, and the release of products with a capacity of about 32 GB has been announced.
  • Non-volatile semiconductor memory devices have increased commercial value, particularly as storage for USB memories and mobile phones.
  • the nonvolatile semiconductor memory device takes advantage of the principle advantages of a solid-state memory such as vibration resistance, high reliability, and low power consumption as a storage for a portable music player. It is becoming mainstream as a storage device for electronic or portable electronic devices.
  • nonvolatile memory elements As candidates for such next-generation nonvolatile semiconductor memory devices, research and development of nonvolatile memory elements based on various principles such as ferroelectric memory (FeRAM), magnetic memory (MRAM), and phase change memory (PRAM) are conducted. It has been broken. Of these, MRAM is considered promising as a candidate that satisfies the technical specifications for replacing the DRAM.
  • the number of rewrites (> 10 16 ) listed in the above technical specifications is a numerical value assumed based on the number of accesses in the case of continuing access for 10 years at 30 ns.
  • a refresh cycle is not necessary, so even if it is used for the same purpose as a DRAM, this number of times may not be necessary.
  • the MRAM has already cleared the rewrite performance of 10 12 or more, and its switching speed is also high ( ⁇ 10 ns). Therefore, MRAM is considered to be particularly highly feasible compared to other technologies that are candidates for nonvolatile storage devices.
  • the main problem of this MRAM is that the cell area is large and the bit cost is accordingly high.
  • the MRAM having a small capacity of about 4 Mbit, which is currently commercialized, is a current magnetic field rewritable type and has a cell area of 20 to 30 F 2 (F is the minimum processing dimension of the manufacturing process) or more. That is, the cell area of the commercialized MRAM is too large to be practical as a DRAM replacement technology.
  • Two breakthrough technologies are changing the situation.
  • One is MTJ (magnetic tunnel junction) using an MgO tunnel insulating film, which is a technique that can easily obtain a magnetoresistance of 200% or more (Non-patent Document 1).
  • the other is the current injection magnetization reversal method, which makes it possible to avoid the problem of increasing the reversal magnetic field in a fine cell, which was fatal in the current magnetic field rewrite method, and conversely to reduce the write energy by scaling. It is.
  • this current magnetization reversal method it is assumed that the cell area is ideally 1 transistor-1MTJ, so it is assumed to be 6-8F 2 , comparable to DRAM (Non-patent Document 2).
  • a 1-diode-1MTJ has been proposed aiming for a small cell area (up to 4F 2 ) similar to a flash memory (Patent Document 1).
  • Patent Document 2 There is also a proposal to simplify the circuit and reduce the cell size equivalent to that of a DRAM with a one-transistor-one MTJ circuit (Patent Document 2). This simplification is achieved by reducing the number of transistors from two to one by making the polarity of the current only one in an element provided with a drive layer whose magnetization direction is substantially fixed in the stacking direction.
  • the proposal of the above-mentioned 1 diode-1 MTJ performs switching by a current under a forward bias and a reverse bias through the diode. That is, the switching is performed by the current in the forward bias (forward current) and the leakage current in the reverse bias, and the principle of switching by the polarity of the current remains unchanged.
  • the diode is originally formed to perform MTJ selection without disturbing in the write, erase and read operations, and the leak current flows not only in the reverse direction but also in the forward direction. Therefore, in the above proposal based on the principle of switching due to the leakage current in the reverse bias, the current of the value used for the switching flows even at the low voltage in the forward bias, and the effect of preventing the disturbance. Becomes insufficient.
  • the present invention has been made in view of the above problems, and an object thereof is to provide a magnetic memory element that can be switched by a unipolar electric pulse and a driving method thereof, thereby surpassing the cell area of a DRAM.
  • the object is to provide a non-volatile semiconductor memory device that realizes a cell area of about 4F 2 equivalent to a flash memory.
  • the inventors of the present application went back to the operating principle of the current magnetization reversal method and examined the above-mentioned problems to arrive at the invention of the magnetic memory element, the driving method thereof, and the nonvolatile memory device described below.
  • the magnetic memory element of the present invention has a spin valve structure including a free layer, a nonmagnetic layer, and a pinned layer sandwiching the nonmagnetic layer together with the free layer.
  • a magnetic memory element that records information by applying an electric pulse between the free layer and the pinned layer wherein the spin valve structure includes a magnetization of the free layer and a magnetization of the pinned layer.
  • the pinned layer includes a ferrimagnetic layer including an N-type ferrimagnetic material, and the N-type ferrimagnetic
  • the body has a magnetic compensation point T comp in the memory holding operation temperature range of the magnetic memory element.
  • the ferrimagnetic layer as described above is included in the free layer.
  • the spin valve structure is a structure comprising a magnetic layer (pinned layer) / non-magnetic layer / magnetic layer (free layer), and the pinned layer has a magnetization arrangement reversed by, for example, current injection magnetization reversal compared to the free layer. It is designed to be difficult.
  • an antiferromagnetic layer is provided so as to be close to the pinned layer, and the pinned layer is formed by exchange coupling interaction between magnetizations between the pinned layer and the reverberating magnetic layer.
  • a method of increasing the effective coercive force of can be used.
  • the pinned layer can be made sufficiently thick to make it difficult to change the magnetization, or the magnetic properties of the pinned layer can be different from those of the free layer.
  • reading of information is a phenomenon in which the resistance value changes corresponding to the combination of magnetization when the magnetization of the free layer changes relative to the angle made with respect to the magnetization of the pinned layer, That is, the resistance is lowest when the free layer magnetization and the pinned layer magnetization are parallel (parallel arrangement), and the free layer magnetization and the pinned layer magnetization are antiparallel (resistive arrangement). The phenomenon that becomes the highest can be used.
  • the nonmagnetic layer plays a role of cutting the magnetic coupling between the magnetic layers (between the pinned layer and the free layer).
  • an insulator is used as a giant magnetoresistive (GMR) element.
  • GMR giant magnetoresistive
  • TMR tunnel magnetoresistive
  • the pinned layer does not necessarily have a large coercive force (Hc) or magnetic anisotropy (Ku), but rather has a sufficiently large magnetization (Ms) and is unlikely to cause spin precession. It becomes important.
  • the N-type ferrimagnetic material has two types of magnetizations A and B that are antiparallel (for example, in the case of TbFeCo, two types of magnetization are Tb and FeCo), and their temperature dependence is different. It is a substance having a temperature (magnetic compensation point T comp ) at which the above magnetization ( AB ) disappears. The apparent magnetization of the N-type ferrimagnetic material is reversed between the low temperature side and the high temperature side with this magnetic compensation point T comp as a boundary.
  • the memory holding operation temperature range is a temperature lower than the temperature of the ferrimagnetic layer when a write operation is performed by applying a pulse within the temperature range that the ferrimagnetic layer can take, and is stored by the spin valve element. It indicates the temperature range of the magnetic change layer when it is used to hold the information. For this reason, for example, even if a temperature rise is observed in the magnetic change layer due to a current passed for reading, as long as the temperature at that time is lower than the temperature at the time of the write operation and the memory is retained.
  • the temperature is within the memory retention operating temperature range.
  • a specific example of this temperature range is, for example, ⁇ 20 ° C. to 150 ° C. This is because the temperature range ( ⁇ 20 ° C.
  • the temperature range of the environment where the storage device using the spin valve element of the present invention is used is often assumed as the temperature inside the electronic device is the operation guaranteed temperature range.
  • the temperature range that can be indicated by the local spin bubble element in the memory holding operation is ⁇ 20 ° C. to This corresponds to 150 ° C.
  • the specific example of the above temperature is merely an example, and the temperature range of the memory holding operation is variously set according to a specific application.
  • the magnetic compensation point T comp of the N-type ferrimagnetic material is lower than the temperature of the ferrimagnetic layer reached when one write pulse is applied, and another write pulse is applied.
  • writing is performed in a state where the apparent magnetization of the ferrimagnetic layer is directed in a desired direction.
  • the magnetization combination can be controlled with a simple structure.
  • switching by current injection magnetization reversal using a unipolar electric pulse is possible.
  • two pulses that write a combination state of two magnetizations corresponding to two different information It can be.
  • current injection magnetization reversal can be performed so as to erase the previous state, and a desired magnetization combination state can be realized and used for information recording.
  • the magnetic memory element of the present invention further includes an additional magnetic layer in which the pinned layer includes a magnetic material having a temperature dependence of magnetization smaller than the temperature dependence of the magnetization of the N-type ferrimagnetic material.
  • a magnetic layer is disposed on the nonmagnetic layer side of the pinned layer (when the ferrimagnetic layer is on the pinned layer), or is disposed on the nonmagnetic layer side of the free layer ( (When the ferrimagnetic layer is in the free layer).
  • the magnitude of the magnetoresistance ratio is determined by the spin polarizability of the magnetic layer that is a free layer or a pinned layer in the vicinity of the nonmagnetic layer interface (about 1 nm). Is assigned to a magnetic layer (additional magnetic layer) having a small temperature dependence, so that the magnetic properties (magnetic compensation points, etc.) of the N-type ferrimagnetic layer can be designed independently of the spin polarizability.
  • the magnetic memory element of the present invention is characterized in that both the ferrimagnetic layer and the additional magnetic layer are perpendicular magnetization films.
  • the magnetization of the additional magnetic layer near the nonmagnetic layer interface can be reversed in accordance with the reversal of the ferrimagnetic layer magnetization at the magnetic compensation point of the N-type ferrimagnetic material. Become. This is because there is exchange coupling between the ferrimagnetic layer and the additional magnetic layer. Furthermore, since an anisotropic magnetic field in the direction perpendicular to the film surface can be used, it is not necessary to provide in-plane anisotropy to the element shape. This eliminates the need for the cell in-plane shape to be rectangular, and has the advantage that the cell size can be reduced.
  • any one of the ferrimagnetic layer and the additional magnetic layer is a perpendicular magnetization film, and the other layer is an in-plane magnetization film.
  • the magnetization of the additional magnetic layer in the vicinity of the nonmagnetic layer interface can be reversed in accordance with the reversal of the ferrimagnetic layer magnetization at the magnetic compensation point of the N-type ferrimagnetic material. . This is because the magnetization of the additional magnetic layer has an interaction between the magnetization of the ferrimagnetic layer and the spring magnetism.
  • the magnetic memory element of the present invention includes magnesium (Mg) between the nonmagnetic layer and the pinned layer (when the ferrimagnetic layer is in the free layer) or the free layer (when the ferrimagnetic layer is in the pinned layer).
  • Mg magnesium
  • Al aluminum
  • the oxidation of the magnetic metal thin film near the interface can be suppressed. For this reason, the magnetoresistance ratio is unlikely to deteriorate.
  • an amorphous alloy film made of a rare earth transition metal is used as the N-type ferrimagnetic material of the ferrimagnetic layer, it is possible to prevent oxidation of the rare earth that is most likely to be oxidized and to suppress deterioration of characteristics.
  • the nonmagnetic layer is made of magnesium oxide (MgO)
  • the ferrimagnetic layer of the pinned layer is made of a TbFeCo alloy
  • the additional magnetic layer of the pinned layer is made of a CoFeB alloy. It is characterized by that.
  • a configuration showing a high magnetoresistance ratio can be obtained.
  • An example of such a material is an MgO / CoFeB structure that exhibits a magnetoresistance ratio of 100% or more.
  • the TbFeCo alloy is an alloy containing terbium (Tb), iron (Fe), and cobalt (Co) at an arbitrary ratio other than 0, and by changing the relative component ratio of each element, the temperature is about room temperature to about 250 ° C. Since it is possible to adjust the magnetic compensation point within a range by continuous composition change, it is easy to adjust the operating conditions. Note that the operating conditions here can be, for example, the electric pulse height and pulse width shown later.
  • the TbFeCo alloy is an amorphous material, it does not need to be formed by epitaxial growth or orientation and formed into an orientation film, and the present invention is also applicable to the case where a metal such as Ru or IrMn, an amorphous film, or the like is used as a base.
  • the magnetic memory element can be manufactured.
  • the magnetic memory element of the present invention includes the non-magnetic layer of two surfaces defining the thickness of the pinned layer (when the ferrimagnetic layer is in the free layer) or the free layer (when the ferrimagnetic layer is in the pinned layer).
  • a current confinement structure is provided in the vicinity of the surface on the opposite side of the layer.
  • the temperature of the pinned layer (when the ferrimagnetic layer is in the free layer) or the free layer (when the ferrimagnetic layer is in the pinned layer) can be efficiently raised when an electric pulse is applied. It becomes possible.
  • the magnetic memory element of the present invention is characterized in that the magnetization direction of the free layer changes from in-plane to in-plane with increasing temperature.
  • the current value necessary for the current injection magnetization reversal can be reduced by the magnetization of the free layer standing from within the plane. Furthermore, since an anisotropic magnetic field in the direction perpendicular to the film surface can be used, it is not necessary to provide in-plane anisotropy to the element shape. As a result, it is not necessary to make the cell in-plane shape rectangular, so that the cell size can be reduced.
  • the magnetic memory element of the present invention is characterized in that in the magnetic memory element, the free layer is made of a GdFeCo alloy.
  • the magnetization direction can be changed from the in-plane to the plane by decreasing the moment of GdFeCo by increasing the temperature.
  • a thin magnetic film such as CoFeB on the nonmagnetic interface side. This is because the spin polarizability at the interface can be maintained and the deterioration of the magnetic characteristics due to the oxidation of GdFeCo can be suppressed.
  • the present invention can also be implemented as a method for driving a magnetic memory element.
  • a driving method of a magnetic memory element having a spin valve structure including a free layer, a nonmagnetic layer, and a pinned layer sandwiching the nonmagnetic layer together with the free layer includes an N-type ferrimagnetic material having a magnetic compensation point T comp in a memory holding operation temperature range of the magnetic memory element, and a first write pulse that is an electric pulse is applied to the spin valve structure, A step of bringing the combination of the magnetization of the free layer and the magnetization of the pinned layer after application of the first write pulse into a first combination state; and applying a second write pulse that is an electric pulse to the spin valve structure Then, the step of setting the combination of the magnetization of the free layer and the magnetization of the pinned layer after the application of the second write pulse to the second combination state.
  • the magnetization of the pinned layer when the first write pulse is applied and the magnetization of the pinned layer when the second write pulse is applied are in different directions,
  • the first and second write pulses have the same polarity.
  • a method for driving a magnetic memory element having a spin valve structure including a free layer, a nonmagnetic layer, and a pinned layer sandwiching the nonmagnetic layer together with the free layer.
  • the free layer includes a ferrimagnetic layer having an N-type ferrimagnetic material having a magnetic compensation point T comp in the memory holding operation temperature range of the magnetic memory element, and the spin valve structure has an electric pulse.
  • both the first and second write pulses cause a current to flow from the free layer to the pinned layer, and vice versa.
  • the method of flowing is included.
  • a phenomenon in which the magnetization of the ferrimagnetic layer is reversed at the magnetic compensation point of the N-type ferrimagnetic material can be used with the magnetic layer having an N-type ferrimagnetic material. This phenomenon is also caused by the fact that the magnetization of the pinned layer when the first write pulse is applied and the magnetization of the free layer when the second write pulse are applied are in the same direction and record different information. It can also be used to
  • the set operation switch from high resistance to low resistance
  • the reset operation low resistance to high resistance
  • the set operation can be performed when the temperature of the ferrimagnetic layer is low with respect to the magnetic compensation point
  • the reset operation can be performed when the temperature is high.
  • the first write pulse and the second write pulse have different pulse heights.
  • one of the first write pulse and the second write pulse is the free layer.
  • the pulse having a low resistance and having an amplitude Vp, and the other pulse having a high resistance and the pulse having an amplitude Vap.
  • the amplitude Vp is preferably smaller than the amplitude Vap.
  • the amplitude Vp is preferably larger than the amplitude Vap.
  • either the first or second write pulse required for the set operation (low resistance) is set.
  • the amplitude (pulse height) Vp of a portion where the write pulse is present is made smaller (or larger) than the amplitude (pulse height) Vap of the other portion where the write pulse is necessary for the reset operation (high resistance). To do). Therefore, it is possible to directly set or reset the stored information according to the amplitude (pulse height) of the voltage or current. Therefore, writing / erasing of elements (set operation, reset operation) can be processed within the same clock.
  • the first write pulse and the second write pulse have different pulse widths, and the information is recorded based on the pulse width. It is characterized by doing.
  • One of the first write pulse and the second write pulse is a pulse for reducing the resistance value between the free layer and the pinned layer and has a pulse width ⁇ p, and
  • one of the pulses is a pulse that increases the resistance value and has a pulse width ⁇ ap
  • the pulse width ⁇ p is smaller than the pulse width ⁇ ap.
  • the pulse width ⁇ p is larger than the pulse width ⁇ ap.
  • the set operation or the reset operation can be controlled by the pulse width.
  • the pulse width ⁇ p required for the set operation (low resistance) is smaller than the pulse width ⁇ ap required for the reset operation (high resistance)
  • the stored information is directly set by the pulse width, or It becomes possible to reset. Therefore, writing / erasing (setting, resetting) of the element can be performed without changing the driving current.
  • the present invention can reverse the direction of current flow in the embodiment of the driving method.
  • Each of the preferred embodiments described above is similarly suitable by a change corresponding to the reversal of the current direction.
  • the fact that the direction of the current can be changed in this way makes it possible to operate regardless of the rectifying direction of the diode when, for example, a rectifying element (diode) connected in series is used as the element selection switch.
  • the degree of freedom in designing whether the lower part of the spin valve structure is a pinned layer or a free layer, and the rectifying direction of the rectifying element (p-layer n-layer stacking order in the case of a pn diode, semiconductor in the case of a Schottky diode)
  • the layer stacking order can be freely selected.
  • the present invention can also be implemented as a nonvolatile storage device. That is, a combination of any one of the above-described magnetic memory elements, a rectifying element connected in series with the magnetic memory element, and the magnetization of the free layer and the magnetization of the pinned layer in the spin valve structure of the magnetic memory element is set to the first combination state.
  • Information rewriting means and magnetic memory element comprising a memory element and a rectifying element connected in series to the memory element, and performing writing and erasing by the driving method Characterized by comprising a means for reading information stored from the amount of current flowing.
  • nonvolatile memory device having the above characteristics, switching can be performed by a unipolar electric pulse, so that a memory cell composed of one diode and 1MTJ can be configured, and a cell area 4F 2 equivalent to that of a flash memory can be realized. Accordingly, since a nonvolatile memory device having high-speed operation and high rewrite frequency performance can be integrated on the substrate at a high density, a high-performance nonvolatile memory device can be provided at low cost.
  • the nonvolatile memory device having the magnetic memory element and the driving method thereof according to the present invention can be switched by a unipolar electric pulse, so that a 4F 2 size memory cell composed of one diode and 1 MTJ is formed. It becomes possible. As a result, a low-cost, high-performance, highly integrated nonvolatile memory device can be realized.
  • 5A is a diagram schematically showing the relationship between (a) the operating principle during the set operation of the magnetic memory element and (b) the magnetization direction of the pinned layer and the element temperature according to the embodiment of the present invention.
  • 1 is a cross-sectional view of a magnetic memory element according to an embodiment of the present invention. Detailed sectional view of free layer / nonmagnetic layer / pinned layer of magnetic memory element according to embodiment of the present invention The figure which shows typically the relationship between the magnetization of GdFeCo used for the free layer of the magnetic memory element which concerns on embodiment of this invention, and temperature.
  • 1 is a detailed cross-sectional view of a free layer / nonmagnetic layer / pinned layer of a magnetic memory element according to an embodiment of the present invention.
  • 1 is a block diagram of a circuit configuration of a cross-point type memory cell array which is an example of a nonvolatile memory device according to an embodiment of the present invention.
  • Substrate 2 Lower electrode (Cu / Ta) 3, 3 ': Pinned layer 31: TbFeCo / PtMn 32: CoFeB 4: Nonmagnetic layer 41: Mg 42: MgO tunnel insulating film 5, 5 ': Free layer 51: CoFeB 52: GdFeCo 6: Interlayer insulating film (SiO 2 ) 6A: Contact hole 7: Upper electrode (Cu / Ta) 8: Memory cell 9: Rectifying element 100: Non-volatile memory device 110: Word line decoder 120: Bit line decoder
  • a magnetic memory element according to the present invention a driving method thereof, and a nonvolatile memory device (hereinafter, abbreviated as “the present element”, “the driving method of the present element”, and “the present apparatus”, respectively).
  • the present element a driving method of the present element
  • the present apparatus a nonvolatile memory device
  • the current injection magnetization reversal method is a method of reversing the magnetization of the free layer depending on the polarity of the current (current direction).
  • To make the magnetization of both the free layer and the pinned layer parallel it is realized by flowing current from the free layer side, that is, by injecting spin-polarized electrons from the pinned layer side through the nonmagnetic layer into the free layer.
  • a current is passed from the pinned layer side, that is, spin-polarized electrons are injected from the free layer side through the nonmagnetic layer to the pinned layer side.
  • the reason for anti-parallel is that only electrons having spins parallel to the magnetization of the pinned layer can be transmitted from the free layer to the nonmagnetic layer, and electrons having spins not parallel to the pinned layer magnetization are It is reflected and accumulated in the free layer, and as a result, the magnetization of the free layer is considered to be antiparallel to the pinned layer. That is, it is a method of injecting electrons so that the angular momentum including the localized spin is preserved.
  • the current injection magnetization reversal method based on the principle of the current injection magnetization reversal method, the conditions necessary for making the current polarity when recording information to the spin valve element the same in the set operation and the reset operation (using a unipolar pulse) explain.
  • the current injection magnetization reversal methods that have been performed so far have implicitly assumed that the pinned layer or free layer has a constant magnetization arrangement (magnetization direction). Therefore, the current injection magnetization reversal method depends on the polarity of the current. Switching is performed. In order to realize the minimum cell area 4F 2 composed of one diode-1MTJ, a high degree of integration is also required for circuit elements for driving the memory cells.
  • the inventor of the present application states that the condition that the magnetization arrangement of the free layer and the pinned layer is constant (this is called the condition of the limited magnetization arrangement) is not an essential configuration of the current injection magnetization reversal method. Focusing on the fact that the conventional current injection magnetization reversal technique has been studied only in the case where a limited magnetization arrangement condition is implicitly assumed, the configuration of the present invention has been found.
  • the inventor of the present application can reverse the magnetization of the pinned layer and the magnetization of the free layer by any means, the inventor can perform a switching operation for writing necessary information without inverting the polarity of the current pulse. Noted that it should be possible. Although this is seemingly paradoxical, the point of the present invention lies in this point. What should be considered is that the magnetization of the pinned layer and the free layer can be performed during the required operation (setting or resetting) of writing information to the spin valve element (during set / reset operation) and reading (during playback).
  • One aspect for this is to use an N-type ferrimagnetic material for the pinned layer or free layer, and to provide a magnetic compensation point (temperature at which the apparent magnetization is reversed) of the N-type ferrimagnetic material and the N-type ferrimagnetic material.
  • This is a mode in which the relationship between the operating temperature of the ferrimagnetic layer having the temperature is appropriately set.
  • the magnetic compensation point may be exceeded when the write pulse is applied, and the magnetic compensation point may be equal to or less than the magnetic compensation point in the other case.
  • the “set operation” is the operation to operate the magnetic memory element in the low resistance state, that is, the operation to obtain the parallel magnetization arrangement from the arbitrary magnetization arrangement
  • the “reset operation” is the high resistance.
  • the operation of placing the magnetic memory element in this state that is, the operation of obtaining an antiparallel magnetization arrangement from an arbitrary magnetization arrangement has been described. What kind of magnetization arrangement is assigned to set and reset can be determined arbitrarily, and the explanation of the operation of the present application can be similarly applied even if the terms “set” and “reset” are interchanged in the above and subsequent explanations. Caution must be taken.
  • the temperature of the ferrimagnetic layer exceeds the magnetic compensation point of the N-type ferrimagnetic material even if the correspondence between the set operation and the reset operation similar to the above is maintained.
  • This can be a set operation or a reset operation.
  • the case where the temperature of the ferrimagnetic layer exceeds the magnetic compensation point of the N-type ferrimagnetic material during the reset operation will be described first, and the reverse case will be described last.
  • the temperature of the ferrimagnetic layer exceeds the magnetic compensation point during the reset operation, and after the reset operation is completed, the magnetic compensation point is exceeded. It only has to be lower. Since an element used for current injection magnetization reversal has a junction area smaller than, for example, 100 nm ⁇ 200 nm from the viewpoint of integration, the temperature of the element inevitably rises when an electric pulse is applied during switching. By actively using this temperature rise and introducing a new design parameter called temperature into the operating principle defined by the polarity of the current, switching by unipolar electric pulses becomes possible.
  • the setting operation that is, the operation for making the magnetization arrangement of the pinned layer and the free layer parallel
  • FIGS. 3A and 3A when a positive current (pulse) is applied from the free layer 5 side, they become parallel as in the prior art (FIGS. 3A and 2).
  • this positive current pulse is a write pulse used so that the temperature of the ferrimagnetic layer does not reach the magnetic compensation point of the N-type ferrimagnetic material.
  • This set operation is the same whether the ferrimagnetic layer is a pinned layer or a free layer.
  • FIGS. 1A and 1A show before the temperature rises, and FIGS. 1A and 1B show the state after the temperature rises.
  • the magnetization direction of the pinned layer 3 is reversed as seen from the direction below the magnetic compensation point as shown in FIG. This is the nature of the N-type ferrimagnetic material. Since current continues to flow, next, current injection magnetization reversal is performed in this state, that is, at a temperature equal to or higher than the magnetic compensation point. Therefore, as shown in FIGS. 1A and 1C, the magnetization of the free layer 5 is arranged in parallel with the reversed magnetization of the pinned layer 3.
  • the current pulse is turned off, the current injection magnetization reversal operation is first completed by stopping the current injection, and then the temperature of the pinned layer is cooled below the magnetic compensation point, and the temperature of the pinned layer is lowered below the magnetic compensation point. .
  • FIGS. 1B and 1B show the magnetization arrangement before the current pulse is applied.
  • the reset operation is performed by a pulse that causes the temperature of the ferrimagnetic layer to be equal to or higher than the magnetic compensation point. Can be performed.
  • FIG. 4 is a cross-sectional view of a magnetic memory element according to the present invention.
  • FIG. 5 shows a detailed laminated film structure related to the spin valve structure.
  • a lower electrode 2 (Cu / Ta) and a pinned layer 3 (CoFeB (reference numeral 31) / TbFeCo / PtMn (reference numeral 31)) are formed on the substrate 1, and a tunnel insulating film 4 (MgO (reference numeral 42) / Mg (reference numeral 31) is used as a nonmagnetic layer.
  • MgO reference numeral 42
  • Mg reference numeral 31
  • the free layer 5 (GdFeCo / CoFeB) is sequentially formed.
  • the interlayer insulating film 6 SiO 2
  • the upper electrode 7 Cu / Ta
  • CoFeB / MgO / CoFeB only MgO is a crystallized film and CoFeB is amorphous at the time of device fabrication. With this structure, a value of 100% or more is already obtained as the magnetoresistance ratio, which is sufficient for use in a nonvolatile memory.
  • the Mg metal layer is made thin (1-2 nm or less) on the surface in contact with the MgO layer. ) May form.
  • an amorphous alloy made of a rare earth transition metal such as TbFeCo shown below is used, it is preferable because the rare earth is easily oxidized.
  • TbFeCo which is also amorphous, is preferable because the magnetic compensation point can be appropriately adjusted in the range of room temperature to about 250 ° C.
  • Annealing for crystallizing CoFeB after element formation is performed at a temperature of about 200 ° C. to 350 ° C. At this time, it is known that crystallization of CoFeB is promoted from the MgO interface which is a crystal film.
  • the annealing time may be selected so that CoFeB completes crystallization and TbFeCo does not crystallize, but it does not crystallize in the above annealing temperature range, and is consistent with the processes used so far. Good sex.
  • CoFeB that has been used so far can be used for the free layer (for example, FIG. 5, CoFeB layer 51), in the sense that the temperature rise of the element is used more actively, it is shown in FIG.
  • a layer 52 of a material such as GdFeCo that changes from in-plane magnetization to perpendicular magnetization as the temperature rises.
  • a material such as GdFeCo that changes from in-plane magnetization to perpendicular magnetization as the temperature rises.
  • FIG. 7 shows the configuration of the laminated film related to the spin valve structure in this case.
  • Lower electrode 2 Cu / Ta
  • tunnel insulating film 4 MgO (reference numeral 42) / Mg (reference numeral 41)
  • free Layer 5 ′ TbFeCo / CoFeB
  • a metal film such as Cu or Ta may be thinly formed in advance.
  • an interlayer insulating film 6 (SiO 2 ) by a method such as Ar ion milling to a junction size of 100 ⁇ 100 nm 2, the upper electrode 7 (Cu / Ta) is formed via a contact hole 6A to the junction and the lower electrode.
  • CoFeB / MgO / CoFeB only MgO is a crystallized film and CoFeB is amorphous at the time of device fabrication. With this structure, a value of 100% or more is already obtained as the magnetoresistance ratio, which is sufficient for use in a nonvolatile memory.
  • the Mg metal layer is made thin on the surface in contact with the MgO layer (1-2 nm or less ) May form.
  • an amorphous alloy made of a rare earth transition metal such as TbFeCo shown below is used, it is preferable because the rare earth is easily oxidized.
  • TbFeCo or GdFeCo which is also amorphous, is preferable because the magnetic compensation point can be appropriately adjusted in the range of room temperature to about 250 ° C.
  • Annealing for crystallizing CoFeB after element formation is performed at a temperature of about 200 ° C. to 350 ° C. At this time, it is known that crystallization of CoFeB is promoted from the MgO interface which is a crystal film.
  • the annealing time may be selected so that CoFeB completes crystallization and TbFeCo does not crystallize, but it does not crystallize in the above annealing temperature range, and is consistent with the processes used so far. Good sex.
  • CoFeB that has been used so far for the pinned layer, but like the free layer, CoFeB is arranged on the tunnel insulating film side, and the magnetic compensation point is below the room temperature as a perpendicular magnetization film below it.
  • Some TbFeCo may be provided.
  • CoFeB thinly (1-2 nm or less) at the MgO interface in both the free layer and the pinned layer, the rare-earth transition metal whose magnetization axis changes easily depending on the N-type ferrimagnetic material and temperature without any problem of spin polarizability.
  • An amorphous material can be used.
  • FIG. 8 is a diagram showing a method of recording information by pulse height, which is a method of driving a magnetic memory element according to the present invention.
  • FIG. 8 shows the free layer where the magnetization is reversed regardless of whether the ferrimagnetic layer is in the pinned layer or the free layer.
  • the upper part of FIG. 8 shows a voltage arrangement in which the pulse height is changed and the magnetization arrangement switched by the voltage pulse.
  • the lower part of FIG. 8 shows the resistance value after switching.
  • the case where a positive electric pulse is applied from the free layer side is shown.
  • the current is increased by increasing the voltage value of the voltage pulse, and switching is performed according to the operating principle of the present invention by setting the element temperature to a condition that exceeds the magnetic compensation point of the N-type ferrimagnetic material used for the pinned layer.
  • the temperature raising / cooling rate due to current heating in such a minute region depends on the element structure, it is generally known that it can be reduced to nanoseconds or less, so there is no disadvantage in element operation.
  • a generally known method for example, a structure in which a metal layer through which current flows only in the holes is filled between the pinned layer 3 and the electrode 2 using a porous film of an insulator is used.
  • FIG. 9 shows the pulse width ⁇ p necessary for setting (parallel magnetization arrangement) and the pulse width ⁇ ap necessary for resetting (antiparallel magnetization arrangement).
  • the upper part of FIG. 9 shows the magnetization arrangement switched by a unipolar electric pulse and a voltage pulse of ⁇ ap used for the set operation and ⁇ ap used for the reset operation.
  • the lower part of FIG. 9 shows the resistance value after switching.
  • the pulse width is changed, it is preferable to increase the voltage (current) value at the time of resetting than at the time of setting, but the current value at the time of resetting can be reduced as compared with the case of controlling only by the pulse height.
  • the magnetization of the free layer can be reversed with a unipolar electric pulse, and switching is possible.
  • the material shown as a structural example of the element of this invention illustrated by this embodiment, its composition, and the formation method are not limited to the said embodiment.
  • FIG. 10 schematically shows a magnetic memory element and a rectifying element constituting a cross-point type memory cell array which is an embodiment of the nonvolatile memory device according to the present invention.
  • a rectifying element (a diode is illustrated here) is connected in series as an element selection switch, and an upper electrode and a lower electrode are formed in an array to form a cross-point type memory.
  • a diode is illustrated here
  • the process temperature required for manufacturing the magnetic memory element of the present invention is about 350 ° C. or less, which is necessary as an annealing temperature, and the performance of the electric pulse supply transistor formed below and the diode formed for the cell selection switch is impaired. There is no. Also, since the wiring can withstand the annealing temperature, it is possible to increase the memory capacity by three-dimensionally stacking this combination.
  • FIG. 11 is a block diagram showing the configuration of the memory array of the nonvolatile memory device 100 driven by the word line and the bit line using the rectifying element and the memory cell of FIG.
  • the word line of an unaccessed word is maintained at a high voltage and accessed to prevent current from flowing to the memory cell 8 by the action of the diode 9, and only the word line of the accessed word is connected to GND. Then, taking the difference from the voltage of the bit line, for each memory cell connected to the accessed word line, a signal that realizes a set operation or a reset operation according to necessary data is transmitted to the bit line. Applied from the decoder 120.
  • a current detection unit included in the bit line decoder 120 and provided corresponding to each bit line is selected by a word line decoder that operates in the same manner as in writing.
  • the current flowing through each bit line with respect to the word line is detected, and the voltage value corresponding to the resistance of the memory cell 8 corresponding to each bit line is detected in the word line having the word to be accessed. Is read.
  • the present invention can be used for a magnetic memory element that is switched by an electric pulse, a driving method thereof, and a nonvolatile memory device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

　クロスポイント型メモリーを実現する４Ｆ２サイズのメモリーセルを得るために、フリー層５、非磁性層４、ピン層３からなるスピンバルブ構造を有する磁気メモリー素子を用いる。ピン層またはフリー層がＮ型フェリ磁性体を含み、そのＮ型フェリ磁性体の磁気補償点は、フリー層とピン層の磁化の組み合わせを制御する書き込みパルスのあるものを印加したときに到達するピン層の温度より低く、別の書き込みパルスを印加したときに到達するピン層の温度よりも高い。これらの書き込みパルスは同一の極性にすることができる。

Description

磁気メモリー素子、その駆動方法及び不揮発性記憶装置
　本発明は、電気的手段によって情報を記憶可能な磁気メモリー素子とその駆動方法及び不揮発記憶装置に関する。
　近年、フラッシュメモリーに代表される不揮発性半導体記憶装置の大容量化は著しく、３２Ｇバイト程度の容量の製品のリリースがアナウンスされるに至っている。不揮発性半導体記憶装置は、特にＵＳＢメモリーや携帯電話用のストレージとしての商品価値が増している。すなわち、不揮発性半導体記憶装置は、携帯音楽プレイヤー用ストレージとしても耐振動性や高信頼性、また低消費電力といった固体素子メモリーならではの原理的な優位性を生かし、上記の音楽及び画像用の携帯型或いは可搬型電子機器用ストレージデバイスとして主流になりつつある。
　一方、上記のストレージ向け応用とは別に、使用時には瞬時に起動し待機時には消費電力を限りなく零とするコンピュータ、所謂「インスタント・オン・コンピュータ」の実現に向けた研究も精力的に行われている。これは、情報機器のメインメモリーとして現在使用されているＤＲＡＭに不揮発性を与えることを利用しようとするものであり、この応用においては、ＤＲＡＭとして要求される技術仕様、すなわち、（１）スイッチング速度が５０ｎｓ未満、（２）書換え回数が１０16を超える、との仕様を満足し、なおかつ不揮発性を備えるメモリーが必要と言われている。
　このような次世代不揮発性半導体記憶装置の候補として、強誘電体メモリー（ＦｅＲＡＭ）、磁気メモリー（ＭＲＡＭ）、相変化メモリー（ＰＲＡＭ）等の各種の原理に基づく不揮発性メモリー素子の研究開発が行われている。これらのうち、上記のＤＲＡＭを代替するための技術仕様を満たす候補として、ＭＲＡＭが有望と見られている。なお、上記技術仕様に挙げた書換え回数（＞１０16）は、３０ｎｓで１０年間のアクセスを続ける場合のアクセス回数に基づいて想定されている数値である。メモリーが不揮発性を有する場合にはリフレッシュサイクルが不要となるため、ＤＲＡＭと同じ用途であってもこれほどの回数が必要とはいえない場合もある。現在のところ、試作レベルでは、ＭＲＡＭは１０12以上の書換え回数性能を既にクリアしており、そのスイッチング速度も高速（＜１０ｎｓ）である。したがって、ＭＲＡＭは不揮発性記憶装置の候補となる他の技術と比較して実現性がとりわけ高いと見られている。
　このＭＲＡＭの一番の問題点は、セル面積が大きいことと、それに伴ってビットコストが高いことである。現在商品化されている小容量４Ｍｂｉｔ程度のＭＲＡＭは電流磁場書換え型でありセル面積が２０～３０Ｆ２（Ｆは製造プロセスの最小加工寸法）以上になる。つまり商品化されているＭＲＡＭのセル面積は大きすぎてＤＲＡＭ置換え技術としては現実的とはいえない。この状況に対して、２つのブレークスルーとなる技術が状況を変えつつある。一つはＭｇＯトンネル絶縁膜を用いたＭＴＪ（磁気トンネル接合）であり２００％以上の磁気抵抗が容易に得られる技術である（非特許文献１）。もう一つは電流注入磁化反転方式であり、電流磁場書換え方式においては致命的であった微細セルでの反転磁場増大の問題を回避可能とし、逆にスケーリングによる書込みエネルギーの低減を可能とする技術である。この電流磁化反転方式により、セル面積も理想的には１トランジスタ－１ＭＴＪが可能となるため６～８Ｆ２とＤＲＡＭ並みになると想定される（非特許文献２）。また、フラッシュメモリーなみの小セル面積（～４Ｆ２）を目指した１ダイオード－１ＭＴＪの提案もなされている（特許文献１）。そして、回路の簡素化を図り１トランジスタ－１ＭＴＪ回路でＤＲＡＭと同等のセルサイズの縮小を行うという提案もある（特許文献２）。この簡素化は、磁化の方向が積層方向にほぼ固定されている駆動層を設けた素子では電流の極性が一方のみであるようにすることでトランジスターを２種類から１種類に減らすことにより達成される。
Ｄ.Ｄ．Ｄｊａｙａｐｒａｗｉｒａ他、"２３０％ ｒｏｏｍ－ｔｅｍｐｅｒａｔｕｒｅ ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ ｉｎ ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢ ｍａｇｎｅｔｉｃ ｔｕｎｎｅｌ ｊｕｎｃｔｉｏｎｓ"，Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ， Ｖｏｌ．８６，０９２５０２，２００５年 Ｊ．Ｈａｙａｋａｗａ他、"Ｃｕｒｒｅｎｔ－ｉｎｄｕｃｅｄ ｍａｇｎｅｔｉｚａｔｉｏｎ ｓｗｉｔｃｈｉｎｇ ｉｎ ＭｇＯ ｂａｒｒｉｅｒ ｂａｓｅｄ ｍａｇｎｅｔｉｃ ｔｕｎｎｅｌ ｊｕｎｃｔｉｏｎｓ ｗｉｔｈ ＣｏＦｅＢ／Ｒｕ／ＣｏＦｅＢ ｓｙｎｔｈｅｔｉｃ ｆｅｒｒｉｍａｇｎｅｔｉｃ ｆｒｅｅ ｌａｙｅｒ"，Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ， Ｖｏｌ．４５，Ｌ１０５７－Ｌ１０６０，２００６年 特開２００４－１７９４８３号公報 特開２００６－１２８５７９号公報
　しかしながら上記１ダイオード－１ＭＴＪの提案は、ダイオードを介した順方向バイアスと逆方向バイアス下での電流によりスイッチングを行うものである。すなわち、順方向バイアスにおける電流（順方向電流）と逆方向バイアスにおけるリーク電流とによりスイッチングを行うものであり、電流の極性によりスイッチングを行うという原理に変わりはない。ここで、本来、ダイオードは、書き込み、消去、読み出し動作においてＭＴＪの選択をディスターブなしに行うために形成するものであり、リーク電流は逆方向のみならず順方向にも流れる。よって、逆方向バイアスにおけるリーク電流によるスイッチングを動作原理とする上記提案では、そのスイッチングに用いられる程度の値の電流が順方向バイアスの際の低電圧時においても流れてしまい、ディスターブを防止する効果が不十分と成る。つまり、逆バイアスのリーク電流によってスイッチングができるなら、順方向バイアスにおける低電圧時にも電流が流れ、素子選択スイッチのない単純マトリクス型メモリーと同様のディスターブの問題が発生し、このため、高集積化素子の実現は不可能となる。このように、最小セル面積４Ｆ２を有する１ダイオード－１ＭＴＪによるクロスポイント型メモリーの実現には、電流の極性によるスイッチングを動作原理とするこれまでの電流注入磁化反転方式を採用することができない。
　また、特許文献２に記載の、磁化の方向が積層方向にほぼ固定されている駆動層を設けた素子による１トランジスタ－１ＭＴＪ回路の提案は、駆動層からフリー層へのスピン注入によりスピンプリセッションを誘起しスイッチングを行う方式である。しかしながら、駆動層からのスピン注入によりスピンプリセッションを誘起する原理に基づく方式では、フリー層（記憶層）とピン層（磁化固定層）の向き（平行あるいは反平行）がどちらか一方に偏りやすくなってしまうという問題がある。また、この方式では、ピン層（磁化固定層）の磁化の向きが変わるといった懸念もありＤＲＡＭ並みの書き換え回数を実現するうえでも信頼性の低下という問題を招来する。このため電流の極性が一方のみでスイッチングするという１トランジスタ－１ＭＴＪ回路の提案も実現困難である。
　本発明は、上記問題点に鑑みてなされたものであり、その目的は、単極性の電気パルスによりスイッチング可能な磁気メモリー素子とその駆動方法を提供して、これにより、ＤＲＡＭのセル面積を凌ぎフラッシュメモリーと同等のセル面積４Ｆ２程度を実現する不揮発半導体記憶装置を提供する点にある。
　本願の発明者等は、電流磁化反転方式の動作原理に立ち返り上記課題を吟味することにより、以下に示す磁気メモリー素子とその駆動方法及び不揮発記憶装置の発明に至った。
　即ち、本発明の磁気メモリー素子は、上記の課題を解決するために、フリー層と、非磁性層と、前記フリー層とともに前記非磁性層を挟むピン層とを備えるスピンバルブ構造を有してなり、前記フリー層と前記ピン層との間に電気パルスを印加することにより情報を記録する磁気メモリー素子であって、前記スピンバルブ構造には、前記フリー層の磁化と前記ピン層の磁化との組み合わせを制御するためのいくつかの書き込みパルスを印加することによって、書き込みパルスに応じた情報が記録され、前記ピン層がＮ型フェリ磁性体を含むフェリ磁性層を含み、該Ｎ型フェリ磁性体が、前記磁気メモリー素子の記憶保持動作温度域に磁気補償点Ｔcompを有することを特徴とする。また、本発明の磁気メモリー素子には、上記のようなフェリ磁性層がフリー層に含まれているようにする。
　ここで、スピンバルブ構造とは磁性層（ピン層）／非磁性層／磁性層（フリー層）からなる構造であり、ピン層はフリー層よりも磁化配置が、例えば電流注入磁化反転によって反転しづらくなるようにしてある。ピン層の磁化配置を反転しづらくするためには、ピン層に近接するように反強磁性層を設けて、当該ピン層と反響磁性層との間における磁化同士の交換結合相互作用によってピン層の実効的な保磁力を増大させる手法を用いることができる。また、別の態様として、ピン層の層厚を十分に厚くして磁化の変化をしづらくするにようにもできるし、ピン層の磁気的性質をフリー層のものとは異なるようにしてもよい。いずれの場合であっても、情報の読み出しは、フリー層の磁化が、ピン層の磁化に対してなす角度応じて相対的に変化した場合の磁化の組み合わせに対応して抵抗値が変わる現象、すなわち、フリー層の磁化とピン層の磁化が平行となる配置（平行配置）の場合に抵抗が最も低く、フリー層の磁化とピン層の磁化が反平行となる配置（反平行配置）で抵抗が最も高くなる現象を利用することができる。
　また、非磁性層は、磁性層間（ピン層とフリー層との間）の磁気結合を切断する役割を果たしており、金属が用いられた場合には巨大磁気抵抗（ＧＭＲ）素子として、絶縁体が用いられた場合にはトンネル磁気抵抗（ＴＭＲ）素子として動作する。但し、電流でスイッチングを行なう場合にはピン層は必ずしも保磁力（Ｈｃ）あるいは磁気異方性（Ｋｕ）が大きい必要はなくむしろ磁化（Ｍｓ）が十分大きくスピンの才差運動が起こりにくいことが重要となる。また、Ｎ型フェリ磁性体とは、反平行な２種類の磁化Ａ，Ｂが存在し（例えばＴｂＦｅＣｏの場合、Ｔｂの磁化とＦｅＣｏの磁化の２種類）、これらの温度依存性が異なるため見かけ上の磁化（Ａ－Ｂ）が消失する温度（磁気補償点Ｔｃｏｍｐ）が存在する物質である。この磁気補償点Ｔｃｏｍｐを境にして、低温側と高温側ではＮ型フェリ磁性体の見かけ上の磁化が反転する。
　本発明における記憶保持動作温度域とは、フェリ磁性層がとりうる温度範囲のうち、パルスを印加して書込み動作を行うときのフェリ磁性層の温度より低い温度であって、スピンバルブ素子によって記憶した情報を保持するために利用するときの磁気変化層の温度の範囲を指している。このため、例えば、読み出しのために流す電流によって磁気変化層に温度上昇が見られたとしても、そのときの温度が書込み動作をするときの温度より低く、記憶を保持したままのものである限り、その温度は記憶保持動作温度域の範囲である。この温度の範囲の具体的な例としては、例えば－２０℃～１５０℃となる。これは、本発明のスピンバルブ素子を利用する記憶装置を使用する環境の温度範囲が電子機器内部の温度として想定されることが多い温度範囲（－２０℃～８０℃）を動作保障温度範囲とするときに、記憶装置自体の温度が－２０℃～１２０℃程度で動作し、その中の局所的なスピンバブル素子が、記憶を保持する動作をするために示しうる温度範囲が－２０℃～１５０℃となることに対応している。上記の温度の具体例は単なる例示に過ぎず、具体的なアプリケーションに応じて記憶保持動作の温度範囲はさまざまに設定される。
　本発明の磁気メモリー素子においては、前記Ｎ型フェリ磁性体の磁気補償点Ｔcompが、一の書き込みパルスを印加したときに到達する前記フェリ磁性層の温度よりも低く、他の書き込みパルスを印加したときに到達する前記フェリ磁性層の温度よりも高くすること、すなわち、Ｎ型フェリ磁性体からなるフェリ磁性層の温度が磁気補償点Ｔｃｏｍｐより高くはならないような書き込みパルスと、磁気補償点Ｔｃｏｍｐより高くなるような書き込みパルスとを使い分けることが好適である。これにより、フェリ磁性層の見かけの磁化を所望の方向に向けた状態で書き込みを行う。こうして、簡単な構造で磁化の組み合わせを制御することができる。また、単極性の電気パルスを用いた電流注入磁化反転によるスイッチングが可能となる。ここでの書き込みパルスは、フリー層の磁化とピン層の磁化の組み合わせの状態として情報を記録する際に、例えば、二つの異なる情報に応じた二つの磁化の組み合わせ状態を書き込むような二つのパルスとすることができる。その書き込みパルスにしたがって、必要であればその直前の状態を消去するように電流注入磁化反転を起こさせて、所望の磁化の組み合わせの状態を実現しこれを情報の記録に用いることができる。
　また、本発明の磁気メモリー素子は、前記ピン層が、前記Ｎ型フェリ磁性体の磁化の温度依存性よりも小さい磁化の温度依存性を示す磁性体を含む追加磁性層をさらに含み、該追加磁性層が、前記ピン層のうちの前記非磁性層側に配置されること（フェリ磁性層がピン層にある場合）あるいは、前記フリー層のうちの前記非磁性層側に配置されること（フェリ磁性層がフリー層にある場合）を特徴とする。
　上記特徴の構成によれば、磁気抵抗比は非磁性層界面近傍（～１ｎｍ程度）のフリー層あるいはピン層である磁性層のスピン分極率によってその大きさが決まるため、磁気抵抗比の大きさを温度依存性の小さい磁性層（追加磁性層）に担わせることにより、Ｎ型フェリ磁性層の磁気特性（磁気補償点など）をスピン分極率とは独立に設計することが可能となる。
　この特徴を有する場合において、本発明の磁気メモリー素子では、前記フェリ磁性層と前記追加磁性層とがともに垂直磁化膜であることを特徴とする。
　上記特徴の構成によれば、Ｎ型フェリ磁性体の磁気補償点を境にしたフェリ磁性層磁化の反転に応じて、非磁性層界面近傍にある追加磁性層の磁化も反転することが可能となる。これは、フェリ磁性層と追加磁性層の間に交換結合があるためである。さらに、膜面垂直方向の異方性磁界を利用することが可能となるため素子形状に面内異方性を付与せずにすむ。これにより、セル面内形状を長方形にする必要がなくなるためセルサイズを小さくできるという利点を有する。
　また、本発明の磁気メモリー素子は、前記フェリ磁性層と前記追加磁性層のうち、いずれか一方の層が垂直磁化膜であり、もう一方の層が面内磁化膜であることを特徴とする。
　上記特徴の構成によれば、Ｎ型フェリ磁性体の磁気補償点を境にしたフェリ磁性層磁化の反転に応じて、非磁性層界面近傍の追加磁性層の磁化を反転することが可能となる。これは、追加磁性層の磁化がフェリ磁性層の磁化とスプリング磁性の相互作用を有するためである。
　また、本発明の磁気メモリー素子は、非磁性層と、ピン層（フェリ磁性層がフリー層にある場合）またはフリー層（フェリ磁性層がピン層にある場合）との間にマグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）を含む金属層を設けることを特徴とする。
　上記特徴の構成によれば、非磁性層として酸化マグネシウム（ＭｇＯ）あるいは酸化アルミニウム（ＡｌＯｘ）からなる絶縁膜を用いるＴＭＲ素子において界面近傍の磁性金属薄膜の酸化を抑制することが可能となる。このため、磁気抵抗比が劣化しにくくなる。さらにフェリ磁性層のＮ型フェリ磁性体として希土類遷移金属からなるアモルファス合金膜を用いる際には最も酸化しやすい希土類の酸化を防ぎ特性劣化を抑止することが可能となる。
　また、本発明の磁気メモリー素子は、前記非磁性層が酸化マグネシウム(ＭｇＯ)からなり、前記ピン層の前記フェリ磁性層がＴｂＦｅＣｏ合金からなり、前記ピン層の前記追加磁性層がＣｏＦｅＢ合金からなることを特徴とする。
　上記特徴の構成によれば、高い磁気抵抗比を示す構成を得ることができる。そのようなものの一例を挙げるならば、１００％以上の磁気抵抗比を示すＭｇＯ／ＣｏＦｅＢ構造を挙げることができる。ＴｂＦｅＣｏ合金は、テルビウム（Ｔｂ）、鉄（Ｆｅ）、コバルト（Ｃｏ）を０でない任意の割合で含む合金であり、各元素の相対的な成分比を変更することにより、室温から２５０℃程度の範囲に磁気補償点を連続的な組成変化により調整することが可能であるため、動作条件の調整が容易となる。なお、ここでの動作条件は、その一例を示せば、後に示す電気パルス高さやパルス幅とすることができる。さらに、ＴｂＦｅＣｏ合金は、アモルファス材料であるためエピタキシャル成長させたり、配向させて作成して配向膜とする必要がなく、さらに、ＲｕやＩｒＭｎなどの金属やアモルファス膜などを下地に有する場合にも本発明の磁気メモリー素子を作製することができるという利点を有する。
　また、本発明の磁気メモリー素子は、ピン層（フェリ磁性層がフリー層にある場合）またはフリー層（フェリ磁性層がピン層にある場合）の厚みを規定する二つの面のうち前記非磁性層の反対側となる面に近接して電流狭窄構造を設けたことを特徴とする。
　上記特徴の構成によれば、電気パルス印加時にピン層（フェリ磁性層がフリー層にある場合）またはフリー層（フェリ磁性層がピン層にある場合）の温度を効率的に昇温することが可能となる。
　また、フェリ磁性層がフリー層にある場合、本発明の磁気メモリー素子は、フリー層の磁化の向きが昇温により面内から面直に変化することを特徴とする特徴とする。
　上記特徴の構成によれば、フリー層の磁化が面内から立つことにより電流注入磁化反転に必要な電流値を低減することが可能となる。さらに膜面垂直方向の異方性磁界を利用することが可能となるため素子形状に面内異方性を付与せずにすむ。これによりセル面内形状を長方形にする必要がなくなるためセルサイズを小さくできるという利点を有する。
　また、フェリ磁性層がフリー層にある場合、本発明の磁気メモリー素子は、前記磁気メモリー素子において、フリー層がＧｄＦｅＣｏ合金からなることを特徴とする。
　上記特徴の構成によれば、昇温によりＧｄＦｅＣｏのモーメントが小さくなることで磁化方向を面内から面直に変化させることが可能となる。また既に述べたように非磁性界面側にＣｏＦｅＢのような磁性膜を薄く挿入することがより望ましい。これにより界面でのスピン分極率を維持し、かつまたＧｄＦｅＣｏの酸化による磁気特性の劣化を抑止することが可能となるためである。
　また、本発明は、磁気メモリー素子の駆動方法として実施することもできる。この駆動方法のある態様においては、フリー層と、非磁性層と、前記フリー層とともに前記非磁性層を挟むピン層とを備えるスピンバルブ構造を有する磁気メモリー素子の駆動方法であって、前記ピン層は、磁気メモリー素子の記憶保持動作温度域に磁気補償点Ｔcompを有するＮ型フェリ磁性体を含んでいて、前記スピンバルブ構造に電気パルスである第１の書き込みパルスを印加して、該第１の書き込みパルスの印加後における前記フリー層の磁化と前記ピン層の磁化との組み合わせを第１の組み合わせ状態にするステップと、前記スピンバルブ構造に電気パルスである第２の書き込みパルスを印加して、該第２の書き込みパルスの印加後における前記フリー層の磁化と前記ピン層の磁化との組み合わせを第２の組み合わせ状態にするステップとを含んでなり、前記第１の書き込みパルスを印加した際の前記ピン層の磁化と前記第２の書き込みパルスを印加した際の前記ピン層の磁化とが互いに異なる向きであり、前記第１および第２の書き込みパルスが同一の極性であることを特徴とする。さらに、本発明の駆動方法の別の態様においては、フリー層と、非磁性層と、前記フリー層とともに前記非磁性層を挟むピン層とを備えるスピンバルブ構造を有する磁気メモリー素子の駆動方法であって、前記フリー層は、磁気メモリー素子の記憶保持動作温度域に磁気補償点Ｔcompを有するＮ型フェリ磁性体を有するフェリ磁性層を含んでいて、前記スピンバルブ構造に電気パルスである第１の書き込みパルスを印加して、該第１の書き込みパルスの印加後における前記フリー層の磁化と前記ピン層の磁化との組み合わせを第１の組み合わせ状態にするステップと、前記スピンバルブ構造に電気パルスである第２の書き込みパルスを印加して、該第２の書き込みパルスの印加後における前記フリー層の磁化と前記ピン層の磁化との組み合わせを第２の組み合わせ状態にするステップとを含んでなり、前記第１の書き込みパルスを印加した際の前記フリー層の磁化と前記第２の書き込みパルスを印加した際の前記フリー層の磁化とが互いに同じ向きであり、前記第１および第２の書き込みパルスが同一の極性であることを特徴とする。
　本発明の駆動方法には、上記いずれの態様においても、第１および第２の書き込みパルスがともにフリー層からピン層へと電流を流す方法や、その逆にともにピン層からフリー層へと電流を流す方法が含まれている。ここで、上記態様において第１の書き込みパルスを印加した際のピン層の磁化と第２の書き込みパルスを印加した際のピン層の磁化とを互いに異なる向きにするためには、ピン層におけるフェリ磁性層にＮ型フェリ磁性体を有するようにしておいて、例えば、そのＮ型フェリ磁性体の磁気補償点を境にしてフェリ磁性層の磁化が反転する現象を用いることができる。この現象は、また、上記他の態様において第１の書き込みパルスを印加した際のピン層の磁化と第２の書き込みパルスを印加した際のフリー層の磁化を互いに同じ向きにして異なる情報を記録するために用いることもできる。
　上記駆動方法によれば、セット動作（高抵抗から低抵抗へのスイッチ）とリセット動作（低抵抗から高抵抗）が、同一の極性のパルスによって実現されるため、簡易な回路構成によって実現されうるという利点がある。この構成においては、フェリ磁性層の温度が、磁気補償点を境にして低温の場合にセット動作、高温の場合に、リセット動作とすることができる。
　このように温度を制御するために、本発明の駆動方法においては、前記第１の書き込みパルスと前記第２の書き込みパルスとが互いにパルス高さが異なるようにすることが好適である。
　また、本発明の磁気メモリー素子の駆動方法においてフリー層からピン層に電流を流す態様によれば、前記第１の書き込みパルスと前記第２の書き込みパルスとのうちの一方のパルスが前記フリー層と前記ピン層の間の抵抗値を低抵抗にするパルスであって振幅Ｖｐの部分を有し、もう一方のパルスが前記抵抗値を高抵抗にするパルスであって振幅Ｖａｐの部分を有し、振幅Ｖｐが振幅Ｖａｐよりも小さいことが好適である。その逆に、ピン層からフリー層に電流を流す場合には、振幅Ｖｐが振幅Ｖａｐよりも大きいことが好適である。
　上記好適な態様によれば、同一の極性の電気パルスのパルス高さにより情報を記録する際に、セット動作（低抵抗にする）に必要な第１または第２の書き込みパルスのうちどちらかの書き込みパルスのある部分の振幅（パルス高さ）Ｖｐを、リセット動作（高抵抗にする）に必要なもう一方の書き込みパルスのある部分の振幅（パルス高さ）Ｖａｐよりも小さくする（あるいは、大きくする）。このため、電圧あるいは電流の振幅（パルス高さ）によって記憶情報をダイレクトにセット、あるいはリセットする動作が可能となる。したがって素子の書き込み消去（セット動作、リセット動作）が同一のクロック内で処理することができる。
　また、本発明の磁気メモリー素子の駆動方法の好適な態様によれば、前記第１の書き込みパルスと前記第２の書き込みパルスとが異なるパルス幅を有し、パルス幅に基づいて前記情報を記録することを特徴とする。前記第１の書き込みパルスと前記第２の書き込みパルスとのうちの一方のパルスが前記フリー層と前記ピン層の間の抵抗値を低抵抗にするパルスであってパルス幅τｐを有し、もう一方のパルスが該抵抗値を高抵抗にするパルスであってパルス幅τａｐを有しているとき、フリー層からピン層に電流を流す態様においてはパルス幅τｐがパルス幅τａｐよりも小さいものが好適であり、ピン層からフリー層に電流を流す態様においては、パルス幅τｐがパルス幅τａｐよりも大きいものが好適である。
　これらの好適な態様によれば、パルス幅によってセット動作あるいはリセット動作を制御することができる。特に、セット動作（低抵抗にする）に必要なパルス幅τｐが、リセット動作（高抵抗にする）に必要なパルス幅τａｐよりも小さい場合には、パルス幅によって記憶情報をダイレクトにセット、あるいはリセットすることが可能となる。したがって素子の書き込み消去（セット、リセット）が駆動電流を変化させることなく動作可能となる。
　本発明は、すでに説明したように、駆動方法の実施態様において電流を流す向きを反対にすることができる。上述の各好適な態様もこの電流の向きの反転に対応する変更によって同様に好適となる。このように電流の向きが変更できることは、例えば素子選択スイッチとして直列に接続する整流素子（ダイオード）を用いる場合には、ダイオードの整流方向によらず動作が可能となる。すなわちスピンバルブ構造の下部をピン層とするかフリー層とするかという設計自由度と、整流素子の整流方向（ｐｎダイオードの場合にはｐ層ｎ層積層順序、ショットキーダイオードの場合には半導体層の積層順序）を自由に選択できるという利点を有する。
　本発明は、不揮発記憶装置として実施することもできる。すなわち、上述の何れかの磁気メモリー素子と、それに直列に接続した整流素子と、前記磁気メモリー素子のスピンバルブ構造におけるフリー層の磁化とピン層の磁化との組み合わせを第１の組み合わせ状態にするための第１の書き込みパルスと、前記組み合わせを第２の組み合わせ状態にするための、前記第１の書き込みパルスと同一の極性の第２の書き込みパルスとを生成して前記整流素子と前記磁気メモリー素子とに印加して書込及び消去を行う情報書換え手段と、磁気メモリー素子を流れる電流量から記憶された情報を読出す読み出し手段とを備えてなることを特徴とする不揮発記憶装置は前記磁気メモリー素子とそれに直列に接続した整流素子とを備え、前記駆動方法による書込及び消去を行う情報書換え手段と磁気メモリー素子を流れる電流量から記憶された情報を読出す手段とを備えてなることを特徴とする。
　上記特徴の不揮発記憶装置によれば、単極性の電気パルスによりスイッチングが可能となるため１ダイオードと１ＭＴＪからなるメモリーセルが構成可能となりフラッシュメモリーと同等のセル面積４Ｆ２が実現可能となる。従って、高速動作、高い書換え回数性能を備えた不揮発記憶装置を高密度に基板上に集積できるため高性能な不揮発記憶装置を低コストで提供できる。
　本発明の磁気メモリー素子及びその駆動方法を備えた不揮発記憶装置においては、以上のように、単極性の電気パルスによりスイッチングが可能となるため１ダイオードと１ＭＴＪからなる４Ｆ２サイズのメモリーセルが構成可能となる。これにより、低コストで高性能、高集積な不揮発記憶装置が実現可能となる。
本発明の実施形態に係る（ａ）フェリ磁性層がピン層にある場合の磁気メモリー素子のリセット動作時の動作原理と、（ｂ）フェリ磁性層がフリー層にある場合の磁気メモリー素子のリセット動作時の動作原理と、（ｃ）ピン層の磁化の向きと素子温度の関係を模式的に示す図。 本発明の実施形態に係る磁気メモリー素子を構成するピン層として用いる磁気補償点を示すＮ型フェリ磁性体の磁化と温度の関係を模式的に示す図。 本発明の実施形態に係る（ａ）磁気メモリー素子のセット動作時の動作原理と（ｂ）ピン層の磁化の向きと素子温度の関係を模式的に示す図。 本発明の実施形態に係る磁気メモリー素子の断面図。 本発明の実施形態に係る磁気メモリー素子のフリー層／非磁性層／ピン層の詳細断面図 本発明の実施形態に係る磁気メモリー素子のフリー層に用いるＧｄＦｅＣｏの磁化と温度の関係を模式的に示す図。 本発明の実施形態に係る磁気メモリー素子のフリー層／非磁性層／ピン層の詳細断面図。 本発明の実施形態に係る磁気メモリー素子の駆動方法である、パルス高さにより情報を記録する方法を示す図。 本発明の実施形態に係る磁気メモリー素子の駆動方法である、パルス幅により情報を記録する方法を示す図。 本発明の実施形態に係る不揮発記憶装置の一実施例であるクロスポイント型メモリーセルアレイを構成する磁気メモリー素子と整流素子を模式的に示す図。 本発明の実施形態に係る不揮発記憶装置の一実施例であるクロスポイント型メモリーセルアレイの回路構成のブロックダイアグラム。
符号の説明
　　１：　　基板
　　２：　　下部電極（Ｃｕ/Ｔａ）
　　３、３´：　　ピン層
　３１：　　ＴｂＦｅＣｏ／ＰｔＭｎ
　３２：　　ＣｏＦｅＢ
　　４：　　非磁性層
　４１：　　Ｍｇ
　４２：　　ＭｇＯトンネル絶縁膜
　　５、５´：　　フリー層
　５１：　　ＣｏＦｅＢ
　５２：　　ＧｄＦｅＣｏ
　　６：　　層間絶縁膜（ＳｉＯ２）
　６Ａ：　　コンタクトホール
　　７：　　上部電極（Ｃｕ／Ｔａ）
　　８：　　メモリーセル
　　９：　　整流素子
１００：　　不揮発性記憶装置
１１０：　　ワードラインデコーダ
１２０：　　ビットラインデコーダ
　以下、本発明に係る磁気メモリー素子とその駆動方法、及び、不揮発記憶装置（以下、それぞれ、「本発明素子」、「本発明素子の駆動方法」及び「本発明装置」と略称する。）の実施形態を図面に基づいて説明する。
［第１実施形態］
　本発明の第１実施形態では、図１～図９に基づいて本発明素子と本発明素子の駆動方法について説明する。
　上述のように、電流注入磁化反転方式は電流の極性（電流の向き）によりフリー層の磁化を反転させる方式である。フリー層とピン層の両者の磁化を平行にするには、フリー層側から電流を流す、即ちピン層側から非磁性層を介してスピン偏極した電子をフリー層に注入することで実現される。逆に反平行にするにはピン層側から電流を流す、即ちフリー層側から非磁性層を介してスピン偏極した電子をピン層側に注入する。反平行になる理由については、ピン層の磁化と平行なスピンを有する電子のみが、フリー層からピへと非磁性層と透過することができ、ピン層の磁化と平行でないスピンを有する電子は反射されフリー層に蓄積され、その結果、フリー層の磁化はピン層と反平行配置になると考えられる。すなわち局在スピンを含めた角運動量が保存するように電子を注入する方式である。
　ここで、電流注入磁化反転方式の原理から、スピンバルブ素子に情報を記録する際の電流極性を、セット動作とリセット動作とで同一とする（単極性パルスを用いる）ために必要となる条件について説明する。これまで行われてきた電流注入磁化反転方式はピン層またはフリー層の磁化配置（磁化の向き）が一定であるという条件が暗黙に想定されており、そのため電流注入磁化反転は全て電流の極性によりスイッチングを行っている。１ダイオード－１ＭＴＪからなる最小セル面積４Ｆ２を実現するためには、メモリーセルを駆動するための回路要素にも高い集積度が要求される。本願発明者は、フリー層やピン層の磁化配置が一定であるという条件（これを限定された磁化配置の条件と呼ぶ）は、電流注入磁化反転方式の必須の構成とはいえないこと、すなわち、従来の電流注入磁化反転の技術が、実際には限定された磁化配置の条件を暗黙に仮定した場合のみにおいて検討されてきていることに着目し、本発明の構成を見出すに至った。
　すなわち、本願発明者は、ピン層の磁化やフリー層の磁化を何らかの手段によって反転させることが可能であるならば、電流パルスの極性を反転させることなく必要な情報を書き込むスイッチング動作を行うことが可能なはずであるということに注目した。これは一見逆説的ではあるが、本発明のポイントはこの点にある。考えるべきことは、ピン層やフリー層の磁化を、スピンバルブ素子への情報の書き込み（セット時・リセット動作時）と読み出し（再生時）のうち、必要な動作時（セット時またはリセット時のいずれか一方のみ）にのみ反転させることができ、それが終わると元の磁化配置に戻るようにすることができて、セット時またはリセット時のもう一方と再生時とには反転しないようにすることが可能かどうかである。このような一見不可能と思われてきた動作原理を可能とする本発明の態様は以下のとおりである。
　このための一つの態様は、ピン層またはフリー層にＮ型フェリ磁性体を用い、そのＮ型フェリ磁性体の磁気補償点（見かけの磁化が反転する温度）と、そのＮ型フェリ磁性体を有するフェリ磁性層の動作時の温度との間の関係を適切に設定する態様である。つまり、フェリ磁性層の温度が、セット動作時（低抵抗の状態に磁気メモリー素子をする動作）の書き込みパルスを印加する際か、リセット動作時（高抵抗の状態に磁気メモリー素子をする動作）の書き込みパルスを印加する際のずれかの場合に磁気補償点を越え、もう一方の場合に磁気補償点以下であればよい。これまで、説明を明確にする目的で「セット動作」を低抵抗の状態に磁気メモリー素子をする動作、つまり、任意の磁化配置から平行の磁化配置を得る動作とし、「リセット動作」を高抵抗の状態に磁気メモリー素子をする動作、つまり、任意の磁化配置から反平行の磁化配置を得る動作として説明してきた。どのような磁化配置をセット、リセットに割り当てるかは任意に決められ、これまで及びこれ以降の説明において、セットとリセットとの用語を入れ替えても、本出願の動作の説明は同様に成り立つ点に注意が必要である。
　本願の開示では、上記と同様のセット動作、リセット動作と磁化配置や抵抗値との間の対応を守ったとしても、なお、フェリ磁性層の温度がＮ型フェリ磁性体の磁気補償点を超えるのが、セット動作とすることも、リセット動作とすることもできる。以後、まず、リセット動作時にフェリ磁性層の温度がＮ型フェリ磁性体の磁気補償点を超える場合を説明し、最後に逆の場合を説明する。
　リセット動作時の磁化方向をそれ以外の動作時の磁化方向と逆にするためには、フェリ磁性層の温度がリセット動作時には磁気補償点を超えて、リセット動作時が終了した後には磁気補償点より下がればよい。電流注入磁化反転に用いる素子は集積度の観点からも接合面積が例えば１００ｎｍ×２００ｎｍよりも小さいために、スイッチング時に電気パルスを印加すると必然的に素子の温度は上昇する。この温度上昇を積極的に利用し、電流の極性で規定されてきた動作原理に温度という新たな設計パラメータを導入することにより単極性電気パルスによるスイッチングが可能となる。Ｎ型フェリ磁性体とは反平行な２種類の磁化Ａ，Ｂが存在し（ＴｂＦｅＣｏの場合、Ｔｂの磁化とＦｅＣｏの磁化の２種類）、これらの温度依存性が異なるため見かけ上の磁化（Ａ－Ｂ）が消失する磁気補償点Ｔｃｏｍｐが存在する物質である。従って図２に示すように磁気補償点より高温あるいは低温では見かけ上の磁化（Ａ－Ｂ）の符号が反転することになる。尚、この磁気補償点は組成により調整可能である。
　動作原理を説明する。まず図３を用いてセット動作、すなわちピン層とフリー層の磁化配置を平行にする動作を説明する。図３（ａ）（１）に示したように、フリー層５側から正の電流（パルス）を印加すると従来と同様に平行になる（図３（ａ）（２））。このとき素子の温度は上昇するが磁気補償点以下であればピン層の磁化配置は変わらないため通常と同様なセット動作が行われる。したがってこの正の電流パルスは、フェリ磁性層の温度を、Ｎ型フェリ磁性体の磁気補償点にまで到達させないように用いられる書き込みパルスである。このセット動作は、フェリ磁性層があるのがピン層であっても、フリー層であっても同様である。
　さて次に、リセット動作、すなわちピン層３とフリー層５の磁化配置を反平行にする動作を、図１（ａ）を用いて説明する。フェリ磁性層があるのがピン層である場合についてまず説明する。単極性動作とするには図３のセット動作時と同様にフリー層５側から正の電流（パルス）を印加するという点は変更しない。このとき、電流パルスの電流値（あるいは電圧値）をセット動作時よりも大きくすると電流によるジュール熱により必然的に素子温度がより上昇し、磁気補償点Ｔｃｏｍｐを越えることが可能である。図１（ａ）（１）はその温度が上昇する前を示しており、図１（ａ）（２）がその温度が上昇した後の状態を示している。温度が上昇すると、ピン層３の磁化の向きは図１（ｂ）に示したように磁気補償点以下の向きからみて反転したものとなる。これがＮ型フェリ磁性体の性質である。引き続き電流が流れているので、次に、この状態で、すなわち磁気補償点以上の温度において、電流注入磁化反転が行なわれることになる。従って、図１（ａ）（３）に示すように、フリー層５の磁化がピン層３の反転した磁化と平行な配置になる。電流パルスを切ると、電流注入の停止によって、まず電流注入磁化反転の動作が完了し、このあとピン層の温度が磁気補償点以下に冷却して、ピン層の温度が磁気補償点以下になる。その結果、図１（ａ）（４）のようにピン層の磁化の向きが元に戻る。こうして、フリー層の磁化は電流パルス印加前の状態とは反転するため、リセット動作が完了することになる。このようにして単極性電気パルスを用いた電流注入磁化反転が可能となるのである。
　フェリ磁性層がフリー層にある場合を図１（ｂ）に基づいて説明する。この場合のリセット動作の動作原理は、フリー層の磁化がフェリ磁性層の性質を持つ点で異なるが、他の動作は類似したものとなる。この場合にも、単極性動作とするために電流の印加の向きは変更せずに、電流パルスの電流値（あるいは電圧値）をセット動作時よりも大きくする。図１（ｂ）（１）はその電流パルスが印加される前の磁化配置である。ジュール熱により素子温度がより上昇し、フリー層のフェリ磁性層の温度が磁気補償点Ｔｃｏｍｐを越えると、フリー層５の磁化の向きが、磁気補償点以下の向きからみて反転したものとなる（図１（ｂ）（２））。Ｎ型フェリ磁性体がフリー層５にあるため、磁化が温度によって反転するのがフリー層である点で、図１（ａ）のものと異なる。引き続き、この状態（すなわち磁気補償点以上）で電流注入磁化反転が行なわれることによって、図１（ｂ）（３）に示すように、フリー層５の磁化がピン層３の反転した磁化と平行な配置になる。電流パルスを切ると、電流注入の停止によって電流注入磁化反転が完了し、次いで、フリー層の温度が磁気補償点以下になる。その結果、図１（ｂ）（４）のようにフリー層の磁化の向きが反転する。こうして、結局、フリー層の磁化は電流パルス印加前の状態からみて反転するため、リセット動作が完了する。
　以上のように、Ｎ型フェリ磁性体を有するフェリ磁性層がピン層及びフリー層のいずれに有っても、そのフェリ磁性層の温度が磁気補償点以上の温度となるようなパルスによってリセット動作を行うことが可能となる。
　以下では、具体的な素子構造を用いて説明する。まず、フェリ磁性層がピン層にある場合について説明する。図４は本発明に係る磁気メモリー素子の断面図である。図５にはスピンバルブ構造に関する詳細な積層膜の構成を示している。基板１上に下部電極２（Ｃｕ／Ｔａ）とピン層３（ＣｏＦｅＢ（符号３１）／ＴｂＦｅＣｏ／ＰｔＭｎ（符号３１））、非磁性層としてトンネル絶縁膜４（ＭｇＯ（符号４２）／Ｍｇ（符号４１））、フリー層５（ＧｄＦｅＣｏ／ＣｏＦｅＢ）を順次形成する。１００×１００ｎｍの接合サイズにＡｒイオンミリングなどの手法により加工し層間絶縁膜６（ＳｉＯ２）を形成した後に、接合部及び下部電極へのコンタクトホール６Ａを介して上部電極７（Ｃｕ／Ｔａ）を形成する。既に知られているようにＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢは素子作製時にはＭｇＯのみが結晶化膜でありＣｏＦｅＢはアモルファスである。この構造ですでに磁気抵抗比として１００％以上の値が得られており不揮発メモリーに用いるには十分である。さらにＭｇＯとの界面で磁性層が酸化し磁気特性が劣化する（スピン分極率などが直接磁気抵抗比に効く）ことを防止するためにＭｇＯ層に接する面にＭｇ金属を薄く（１～２ｎｍ以下）形成する場合もある。特に以下で示すＴｂＦｅＣｏなどの希土類遷移金属からなるアモルファス合金を用いる場合には希土類が酸化しやすいため好ましい。本発明のピン層に用いるＮ型フェリ磁性層としては同じくアモルファスであるＴｂＦｅＣｏが磁気補償点を室温から２５０℃程度の範囲で適宜調整可能であることから好ましい。素子形成後にＣｏＦｅＢを結晶化させるアニールが２００℃から３５０℃程度の温度で行われる。このときＣｏＦｅＢは結晶膜であるＭｇＯ界面から結晶化が促進されることが知られている。すなわちアニール時間としてはＣｏＦｅＢが結晶化を完了しＴｂＦｅＣｏは結晶化しないような条件を選べばよいのだが上記のアニール温度範囲においては結晶化することがないためこれまで用いられてきたプロセスとの整合性が良い。さらにフリー層にはこれまで用いられてきたＣｏＦｅＢを用いることも可能であるが（例えば図５、ＣｏＦｅＢ層５1）、素子の温度上昇をより積極的に利用するという意味においては、図６に示すように温度上昇によって面内磁化から垂直磁化へと変化するＧｄＦｅＣｏのような材料の層５２をフリー層５に用いることが好ましい。フリー層、ピン層いずれにおいてもＭｇＯ界面にＣｏＦｅＢを薄く（１～２ｎｍ以下）挿入することで（例えば図５、ＣｏＦｅＢ層３２、５1）、スピン分極率の問題なくＮ型フェリ磁性体や温度によって容易磁化軸が変化する希土類遷移金属アモルファス材料の使用が可能となる。このときＴｂＦｅＣｏは垂直磁化であるがＣｏＦｅＢも交換結合により垂直磁化膜となればＴｂＦｅＣｏが磁気補償点を挟んで磁化反転する際に同時に反転するため上記動作原理が適用可能となる。また、ＣｏＦｅＢが面内磁化の場合にはいわゆるスプリング磁性により垂直磁化膜であるＴｂＦｅＣｏの磁化反転に伴いＣｏＦｅＢの面内磁化が回転する結果上記動作原理が可能となる。
　次に、フェリ磁性層がフリー層にある場合についても素子構造を用いて説明する。この場合の磁気メモリー素子の断面図も図４に併せて示している。また、図７には、この場合のスピンバルブ構造に関する積層膜の構成を示している。基板１上に下部電極２（Ｃｕ／Ｔａ）とピン層３´（ＣｏＦｅＢ／Ｒｕ／ＣｏＦｅ／ＰｔＭｎ）、非磁性層としてトンネル絶縁膜４（ＭｇＯ（符号４２）／Ｍｇ（符号４１））、フリー層５´（ＴｂＦｅＣｏ／ＣｏＦｅＢ）を順次形成する。上部にＴｂＦｅＣｏへのプロセスダメージを防ぐためにＣｕあるいはＴａなどの金属膜をあらかじめ薄く形成してもよい。１００×１００ｎｍ２の接合サイズにＡｒイオンミリングなどの手法により加工し層間絶縁膜６（Ｓｉ０２）を形成した後に、接合部及び下部電極へのコンタクトホール６Ａを介して上部電極７（Ｃｕ／Ｔａ）を形成する。既に知られているようにＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢは素子作製時にはＭｇＯのみが結晶化膜でありＣｏＦｅＢはアモルファスである。この構造ですでに磁気抵抗比として１００％以上の値が得られており不揮発メモリーに用いるには十分である。さらにＭｇＯとの界面で磁性層が酸化し磁気特性が劣化する（スピン分極率などが直接磁気抵抗比に効く）ことを防止するためにＭｇＯ層に接する面にＭｇ金属を薄く（１～２ｎｍ以下）形成する場合もある。特に以下で示すＴｂＦｅＣｏなどの希土類遷移金属からなるアモルファス合金を用いる場合には希土類が酸化しやすいため好ましい。本発明のフリー層に用いるＮ型フェリ磁性層としては同じくアモルファスであるＴｂＦｅＣｏあるいはＧｄＦｅＣｏが磁気補償点を室温から２５０℃程度の範囲で適宜調整可能であることから好ましい。素子形成後にＣｏＦｅＢを結晶化させるアニールが２００℃から３５０℃程度の温度で行われる。このときＣｏＦｅＢは結晶膜であるＭｇＯ界面から結晶化が促進されることが知られている。すなわちアニール時間としてはＣｏＦｅＢが結晶化を完了しＴｂＦｅＣｏは結晶化しないような条件を選べばよいのだが上記のアニール温度範囲においては結晶化することがないためこれまで用いられてきたプロセスとの整合性が良い。さらにピン層にはこれまで用いられてきたＣｏＦｅＢを用いることも可能であるが、フリー層と同様にトンネル絶縁膜側にＣｏＦｅＢを配置してその下部に垂直磁化膜として磁気補償点が室温以下であるＴｂＦｅＣｏを設けてもよい。すなわちフリー層、ピン層いずれにおいてもＭｇＯ界面にＣｏＦｅＢを薄く（１～２ｎｍ以下）挿入することで、スピン分極率の間題なくＮ型フェリ磁性体や温度によって容易磁化軸が変化する希土類遷移金属アモルファス材料の使用が可能となる。このときフリー層のＴもＦｅＣｏは垂直磁化であるがＣｏＦｅＢも交換結合により垂直磁化膜となればＴｂＦｅＣｏが磁気補償点を挟んで磁化反転する際に同時に反転するため上記動作原理が適用可能となる。また、ＣｏＦｅＢが面内磁化の場合にはいわゆるスプリング磁性により垂直磁化膜であるＴｂＦｅＣｏの磁化反転に伴いＣｏＦｅＢの面内磁化が回転する結果上記動作原理が可能となる。
　次に、上記の原理に基づいて本発明の磁気メモリー素子を駆動する方法を説明する。図８は本発明に係る磁気メモリー素子の駆動方法である、パルス高さにより情報を記録する方法を示す図である。なお、図１（ａ）と図１（ｂ）の比較からわかるように、フェリ磁性層がピン層にあるかフリー層にあるかにかかわらず、磁化が反転するのはフリー層であり、ここでの説明は両方の場合に適用される。図８上段にはパルス高さを変えた電圧パルスと電圧パルスによりスイッチングした磁化配置を示した。図８下段にはスイッチング後の抵抗値を示している。尚、ここではフリー層側から正の電気パルスを印加した場合を示している。電圧パルスの電圧値を大きくすることにより電流が増加し素子温度がピン層に用いたＮ型フェリ磁性体の磁気補償点を越える条件に設定することにより本発明の動作原理によりスイッチングが行われる。尚、このような微小領域の電流加熱による昇温・冷却速度は素子構造にもよるが一般にナノ秒以下にできることがわかっているため素子動作上不利になることはない。さらに一般的に知られているような手法、例えば、絶縁体の多孔質膜を用いて、孔にのみ電流が流れる金属層が満たされているような構造をピン層３と電極２の間に設けることによりピン層側に電流狭窄構造を挿入すればより効率的にピン層側の温度をより少ない電流値にて制御することが可能となる。
　続いて、図９に示したようにパルス幅をセット時（平行磁化配置）に必要なパルス幅τpとリセット時（反平行磁化配置）に必要なパルス幅τapとによって駆動することも可能である。図９上段にはセット動作に用いるパルス幅τpとリセット動作に用いるτapの単極性電気パルスと電圧パルスによりスイッチングした磁化配置を示した。図９下段にはスイッチング後の抵抗値を示している。尚、パルス幅を変えるとはいえリセット時にはセット時よりも電圧（電流）値を大きくしておくことが好ましいがパルス高さだけで制御する場合に比べてリセット時の電流値を低減できる。
　本方式ではメモリー内容によらずセット、リセットパルス印加により低抵抗、高抵抗状態が実現できるためダイレクトな情報書き込みが可能となる。尚、本実施例ではフリー層側から（正の）電流を印加した例を説明したが、ピン層側から（正の）電流を印加した場合も同様な効果が得られる。但し、リセット時にはセット時よりも電流が流れやすいことからリセット動作をピン層の温度を磁気補償点以上にしてスイッチングさせる方が好ましいことも付記しておく。
　以上説明したように、本発明の磁気メモリー素子とその駆動方法により単極性電気パルスでフリー層の磁化反転が可能でありスイッチングが可能となる。尚、本実施形態で例示した本発明素子の構成例として示した材料やその組成、形成方法は、上記実施形態に限定されるものではない。
[第２実施形態]
　次に、本発明素子をメモリーセルとして使用した不揮発記憶装置（本発明装置）の一構成例について図１０および図１１を用いて説明する。
　図１０は本発明に係る不揮発記憶装置の一実施例であるクロスポイント型メモリーセルアレイを構成する磁気メモリー素子と整流素子を模式的に示している。既に説明したように本発明の磁気メモリー素子とその駆動方法により単極性の電気パルスでのスイッチングが可能となる。そこで素子の選択スイッチとして整流素子（ここではダイオードを例示した）を直列に接続し上部電極、下部電極をアレイ状に形成することによりクロスポイント型メモリーが形成される。例えば、あらかじめＳｉ基板上にダイオードを形成しその上部に本発明の磁気メモリー素子を形成することが可能である。正極性の電気パルスをフリー層側から印加することで効率的にスイッチングを行うことが可能である。
　また、本発明の磁気メモリー素子作製に必要なプロセス温度はアニール温度として必要な３５０℃程度以下であり下部に形成する電気パルス供給用のトランジスタやセル選択スイッチ用に形成するダイオードの性能を損なうことはない。また配線も上記アニール温度には耐えるためこの組み合わせを３次元的に積層しメモリー容量を増加させることも可能である。
　そして、図１１は、図１０の整流素子とメモリーセルを用いてワード線とビット線とによって駆動される不揮発性記憶装置１００のメモリーアレイの構成を示すブロックダイアグラムである。メモリーの内容が書き込まれる際には、ワードラインデコーダ１１０によって、ワードラインＷＬｉ（ｉ＝１～ｎ）のうちのアクセスされるワードに対応するラインが選択され、その選択されたワードラインに接続されたメモリーセルの行に対して書き込むべきデータに対応する信号がビットラインデコーダ１２０からビットラインＢＬｊ（ｊ＝１～ｍ）を通じて対応するメモリーセルに対して印加される。例えば、アクセスされないワードのワードラインは高い電圧に維持されてアクセスされてダイオード９の作用によって電流がメモリーセル８に流れないようにされ、アクセスされるワードのワードラインのみがＧＮＤに接続される。そして、ビットラインの電圧との差を取ると、アクセスされるワードラインに接続されたメモリーセルのそれぞれに対して、必要なデータに応じてセット動作またはリセット動作が実現するような信号がビットラインデコーダ１２０から印加される。
　メモリーの内容が読み出される際には、ビットラインデコーダ１２０に含まれ、各ビットラインに対応して設けられる電流検出部（図示しない）が、書き込み時と同様に動作するワードラインデコーダによって選択されるワードラインに対して各ビットラインが流す電流を検出し、アクセスされるワードのあるワードラインにおいて各ビットラインに対応するメモリーセル８の抵抗に応じた電圧値を検出して、メモリーセル８の状態を読み出す。
　本発明は、電気パルスによりスイッチングする磁気メモリー素子とその駆動方法及び不揮発記憶装置に利用可能である。

Claims (29)

  1. 　フリー層と、非磁性層と、前記フリー層とともに前記非磁性層を挟むピン層とを備えるスピンバルブ構造を有してなり、前記フリー層と前記ピン層との間に電気パルスを印加することにより情報を記録する磁気メモリー素子であって、
    　前記スピンバルブ構造には、前記フリー層の磁化と前記ピン層の磁化との組み合わせを制御するためのいくつかの書き込みパルスを印加することによって、書き込みパルスに応じた情報が記録され、
    　前記ピン層がＮ型フェリ磁性体を含むフェリ磁性層を含み、
    　該Ｎ型フェリ磁性体が、前記磁気メモリー素子の記憶保持動作温度域に磁気補償点Ｔcompを有することを特徴とする磁気メモリー素子。
  2. 　前記ピン層が、前記Ｎ型フェリ磁性体の磁化の温度依存性よりも小さい磁化の温度依存性を示す磁性体を有する追加磁性層をさらに含み、該追加磁性層が、前記ピン層のうちの前記非磁性層側に配置されることを特徴とする請求項１に記載の磁気メモリー素子。
  3. 　前記非磁性層と前記ピン層との間にマグネシウムまたはアルミニウムを含む金属層を設けることを特徴とする請求項１に記載の磁気メモリー素子。
  4. 　前記ピン層の厚みを規定する二つの面のうち前記非磁性層の反対側となる面に近接して電流狭窄構造を設けたことを特徴とする請求項１に記載の磁気メモリー素子。
  5. 　前記フリー層の磁化の向きが、温度の上昇に伴って面内から面直へと変化することを特徴とする請求項１に記載の磁気メモリー素子。
  6. 　前記フリー層がＧｄＦｅＣｏ合金からなることを特徴とする請求項５に記載の磁気メモリー素子。
  7. 　フリー層と、非磁性層と、前記フリー層とともに前記非磁性層を挟むピン層とを備えるスピンバルブ構造を有してなり、前記フリー層と前記ピン層との間に電気パルスを印加することにより情報を記録する磁気メモリー素子であって、
    　前記スピンバルブ構造には、前記フリー層の磁化と前記ピン層の磁化との組み合わせを制御するためのいくつかの書き込みパルスを印加することによって、書き込みパルスに応じた情報が記録され、
    　前記フリー層がＮ型フェリ磁性体を含むフェリ磁性層を含み、
    　該Ｎ型フェリ磁性体が、前記磁気メモリー素子の記憶保持動作温度域に磁気補償点Ｔcompを有することを特徴とする磁気メモリー素子。
  8. 　前記Ｎ型フェリ磁性体の磁気補償点Ｔcompが、一の書き込みパルスを印加したときに到達する前記フェリ磁性層の温度よりも低く、他の書き込みパルスを印加したときに到達する前記フェリ磁性層の温度よりも高いことを特徴とする請求項１または７に記載の磁気メモリー素子。
  9. 　前記フリー層が、前記Ｎ型フェリ磁性体の磁化の温度依存性よりも小さい磁化の温度依存性を示す磁性体を有する追加磁性層をさらに含み、該追加磁性層が、前記フリー層のうちの前記非磁性層側に配置されることを特徴とする請求項７に記載の磁気メモリー素子。
  10. 　前記フェリ磁性層と前記追加磁性層とがともに垂直磁化膜であることを特徴とする請求項２または９に記載の磁気メモリー素子。
  11. 　前記フェリ磁性層と前記追加磁性層のうち、いずれか一方の層が垂直磁化膜であり、もう一方の層が面内磁化膜であることを特徴とする請求項２または９に記載の磁気メモリー素子。
  12. 　前記非磁性層と前記フリー層との間にマグネシウムまたはアルミニウムを含む金属層を設けることを特徴とする請求項７に記載の磁気メモリー素子。
  13. 　前記非磁性層が酸化マグネシウムからなり、前記ピン層の前記フェリ磁性層が希土類遷移金属合金であるＴｂＦｅＣｏ合金またはＧｄＦｅＣｏ合金からなり、前記追加磁性層がＣｏＦｅＢ合金からなることを特徴とする請求項２または９に記載の磁気メモリー素子。
  14. 　前記フリー層の厚みを規定する二つの面のうち前記非磁性層の反対側となる面に近接して電流狭窄構造を設けたことを特徴とする請求項７に記載の磁気メモリー素子。
  15. 　フリー層と、非磁性層と、前記フリー層とともに前記非磁性層を挟むピン層とを備えるスピンバルブ構造を有する磁気メモリー素子の駆動方法であって、前記ピン層は、磁気メモリー素子の記憶保持動作温度域に磁気補償点Ｔcompを有するＮ型フェリ磁性体を有するフェリ磁性層を含んでいて、
    　前記スピンバルブ構造に電気パルスである第１の書き込みパルスを印加して、該第１の書き込みパルスの印加後における前記フリー層の磁化と前記ピン層の磁化との組み合わせを第１の組み合わせ状態にするステップと、
    　前記スピンバルブ構造に電気パルスである第２の書き込みパルスを印加して、該第２の書き込みパルスの印加後における前記フリー層の磁化と前記ピン層の磁化との組み合わせを第２の組み合わせ状態にするステップと
    　を含んでなり、前記第１の書き込みパルスを印加した際の前記ピン層の磁化と前記第２の書き込みパルスを印加した際の前記ピン層の磁化とが互いに異なる向きであり、前記第１および第２の書き込みパルスが同一の極性であることを特徴とする磁気メモリー素子の駆動方法。
  16. 　前記第１および第２の書き込みパルスが前記フリー層から前記ピン層へと電流を流すものであることを特徴とする請求項１５に記載の磁気メモリー素子の駆動方法。
  17. 　前記第１および第２の書き込みパルスが前記ピン層から前記フリー層へと電流を流すものであることを特徴とする請求項１５に記載の磁気メモリー素子の駆動方法。
  18. 　フリー層と、非磁性層と、前記フリー層とともに前記非磁性層を挟むピン層とを備えるスピンバルブ構造を有する磁気メモリー素子の駆動方法であって、前記フリー層は、磁気メモリー素子の記憶保持動作温度域に磁気補償点Ｔcompを有するＮ型フェリ磁性体を有するフェリ磁性層を含んでいて、
    　前記スピンバルブ構造に電気パルスである第１の書き込みパルスを印加して、該第１の書き込みパルスの印加後における前記フリー層の磁化と前記ピン層の磁化との組み合わせを第１の組み合わせ状態にするステップと、
    　前記スピンバルブ構造に電気パルスである第２の書き込みパルスを印加して、該第２の書き込みパルスの印加後における前記フリー層の磁化と前記ピン層の磁化との組み合わせを第２の組み合わせ状態にするステップと
    　を含んでなり、前記第１の書き込みパルスを印加した際の前記フリー層の磁化と前記第２の書き込みパルスを印加した際の前記フリー層の磁化とが互いに同じ向きであり、前記第１および第２の書き込みパルスが同一の極性であることを特徴とする磁気メモリー素子の駆動方法。
  19. 　前記第１および第２の書き込みパルスが前記フリー層から前記ピン層へと電流を流すものであることを特徴とする請求項１８に記載の磁気メモリー素子の駆動方法。
  20. 　前記第１および第２の書き込みパルスが前記ピン層から前記フリー層へと電流を流すものであることを特徴とする請求項１８に記載の磁気メモリー素子の駆動方法。
  21. 　前記第１の書き込みパルスと前記第２の書き込みパルスとが互いにパルス高さが異なることを特徴とする請求項１６または１９に記載の磁気メモリー素子の駆動方法。
  22. 　前記第１の書き込みパルスと前記第２の書き込みパルスとのうちの一方のパルスが前記フリー層と前記ピン層の間の抵抗値を低抵抗にするパルスであって振幅Ｖｐの部分を有し、もう一方のパルスが前記抵抗値を高抵抗にするパルスであって振幅Ｖａｐの部分を有し、振幅Ｖｐが振幅Ｖａｐよりも小さいことを特徴とする請求項２１に記載の磁気メモリー素子の駆動方法。
  23. 　前記第１の書き込みパルスと前記第２の書き込みパルスとが異なるパルス幅を有し、パルス幅に基づいて前記情報を記録することを特徴とする請求項２２に記載の磁気メモリー素子の駆動方法。
  24. 　前記第１の書き込みパルスと前記第２の書き込みパルスとのうちの一方のパルスが前記フリー層と前記ピン層の間の抵抗値を低抵抗にするパルスであってパルス幅τｐを有し、もう一方のパルスが該抵抗値を高抵抗にするパルスであってパルス幅τａｐを有し、パルス幅τｐがパルス幅τａｐよりも小さいことを特徴とする請求項２３に記載の磁気メモリー素子の駆動方法。
  25. 　前記第１の書き込みパルスと前記第２の書き込みパルスとが互いにパルス高さが異なることを特徴とする請求項１７または２０に記載の磁気メモリー素子の駆動方法。
  26. 　前記第１の書き込みパルスと前記第２の書き込みパルスとのうちの一方のパルスが前記フリー層と前記ピン層の間の抵抗値を低抵抗にするパルスであって振幅Ｖｐの部分を有し、もう一方のパルスが前記抵抗値を高抵抗にするパルスであって振幅Ｖａｐの部分を有し、振幅Ｖｐが振幅Ｖａｐよりも大きいことを特徴とする請求項２５に記載の磁気メモリー素子の駆動方法。
  27. 　前記第１の書き込みパルスと前記第２の書き込みパルスとが異なるパルス幅を有し、パルス幅に基づいて前記情報を記録することを特徴とする請求項２６に記載の磁気メモリー素子の駆動方法。
  28. 　前記第１の書き込みパルスと前記第２の書き込みパルスとのうちの一方のパルスが前記フリー層と前記ピン層の間の抵抗値を低抵抗にするパルスであってパルス幅τｐを有し、もう一方のパルスが該抵抗値を高抵抗にするパルスであってパルス幅τａｐを有し、パルス幅τｐがパルス幅τａｐよりも大きいことを特徴とする請求項２７に記載の磁気メモリー素子の駆動方法。
  29. 　請求項１または７に記載の磁気メモリー素子と、
    　該磁気メモリー素子に直列に接続した整流素子と、
    　前記磁気メモリー素子のスピンバルブ構造におけるフリー層の磁化とピン層の磁化との組み合わせを第１の組み合わせ状態にするための第１の書き込みパルスと、前記組み合わせを第２の組み合わせ状態にするための、前記第１の書き込みパルスと同一の極性の第２の書き込みパルスとを生成して前記整流素子と前記磁気メモリー素子とに印加して書込及び消去を行う情報書換え手段と、
    　磁気メモリー素子を流れる電流量から記憶された情報を読出す読み出し手段と
    　を備えてなることを特徴とする不揮発記憶装置。
PCT/JP2008/065425 2008-02-08 2008-08-28 磁気メモリー素子、その駆動方法及び不揮発性記憶装置 WO2009098796A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/866,733 US8274820B2 (en) 2008-02-08 2008-08-28 Magnetic memory element, method of driving same, and nonvolatile storage device
EP08872063.6A EP2242097B1 (en) 2008-02-08 2008-08-28 Magnetic memory element, method for driving same, and nonvolatile storage
JP2009552380A JP5057254B2 (ja) 2008-02-08 2008-08-28 磁気メモリー素子、その駆動方法及び不揮発性記憶装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008-028849 2008-02-08
JP2008028849 2008-02-08
JP2008-168119 2008-06-27
JP2008168119 2008-06-27

Publications (1)

Publication Number Publication Date
WO2009098796A1 true WO2009098796A1 (ja) 2009-08-13

Family

ID=40951883

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/065425 WO2009098796A1 (ja) 2008-02-08 2008-08-28 磁気メモリー素子、その駆動方法及び不揮発性記憶装置

Country Status (5)

Country Link
US (1) US8274820B2 (ja)
EP (1) EP2242097B1 (ja)
JP (1) JP5057254B2 (ja)
KR (1) KR101550080B1 (ja)
WO (1) WO2009098796A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033873A1 (ja) * 2009-09-17 2011-03-24 富士電機ホールディングス株式会社 磁気抵抗素子及びそれを用いた不揮発性半導体記憶装置
US20120320666A1 (en) * 2010-03-10 2012-12-20 Tohoku University Magnetoresistive Element and Magnetic Memory
JP2013175680A (ja) * 2012-02-27 2013-09-05 Nippon Hoso Kyokai <Nhk> スピン注入磁化反転素子および磁気抵抗ランダムアクセスメモリ
US8937832B2 (en) 2012-03-21 2015-01-20 Kabushiki Kaisha Toshiba Magnetic memory
US9564152B2 (en) 2010-06-04 2017-02-07 Tohoku University Magnetoresistance effect element and magnetic memory
WO2017208653A1 (ja) * 2016-05-31 2017-12-07 ソニー株式会社 不揮発性メモリセル、メモリセルユニット及び情報書き込み方法、並びに、電子機器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8488363B2 (en) * 2010-05-11 2013-07-16 Qualcomm Incorporated Write energy conservation in memory
JP5786341B2 (ja) 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2012204432A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP2014143315A (ja) * 2013-01-24 2014-08-07 Toshiba Corp 磁気メモリおよびその製造方法
KR102023626B1 (ko) 2013-01-25 2019-09-20 삼성전자 주식회사 스핀 홀 효과를 이용한 메모리 소자와 그 제조 및 동작방법
JP2015049918A (ja) * 2013-09-03 2015-03-16 マイクロン テクノロジー， インク． 書き込みパルス幅設定方法、データ書き込み方法及び半導体装置
US9613675B2 (en) 2013-12-14 2017-04-04 Qualcomm Incorporated System and method to perform low power memory operations
US9773539B2 (en) * 2015-09-10 2017-09-26 Toshiba Memory Corporation Logical operation circuit and memory device
KR102385166B1 (ko) * 2017-03-14 2022-04-08 에스케이하이닉스 주식회사 쓰기 성능이 향상된 자기 메모리 장치 및 그 동작 방법
CN107365971B (zh) * 2017-08-23 2019-08-30 华侨大学 一种具有高垂直交换耦合场的稀土-过渡合金薄膜及其制备方法
KR102510497B1 (ko) 2018-09-17 2023-03-16 삼성전자주식회사 누설 전류를 감소시키기 위한 메모리 장치
EP3796319A1 (en) * 2019-09-19 2021-03-24 Institute of Physics Memory device
EP4358139A1 (en) * 2021-08-19 2024-04-24 Huawei Technologies Co., Ltd. Magnetic device and manufacturing method therefor, magnetic memory and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172614A (ja) * 2002-11-15 2004-06-17 Internatl Business Mach Corp <Ibm> 酸化物層と電流誘導加熱を使用した熱アシスト磁気書込み
JP2004179483A (ja) 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
JP2006080241A (ja) * 2004-09-08 2006-03-23 Univ Nagoya 固体メモリ装置
JP2006128579A (ja) 2004-11-01 2006-05-18 Sony Corp 記憶素子及びメモリ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2829867B1 (fr) * 2001-09-20 2003-12-19 Centre Nat Rech Scient Memoire magnetique a selection a l'ecriture par inhibition et procede pour son ecriture
KR100427715B1 (ko) * 2001-12-28 2004-04-28 주식회사 하이닉스반도체 자기저항 램 및 그 제조방법
US6667897B1 (en) * 2002-06-28 2003-12-23 International Business Machines Corporation Magnetic tunnel junction containing a ferrimagnetic layer and anti-parallel layer
JP2004071897A (ja) * 2002-08-07 2004-03-04 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
US20050136600A1 (en) * 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US7242045B2 (en) * 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US7230845B1 (en) * 2005-07-29 2007-06-12 Grandis, Inc. Magnetic devices having a hard bias field and magnetic memory devices using the magnetic devices
KR20070017047A (ko) * 2005-08-05 2007-02-08 소니 가부시끼 가이샤 기억 소자 및 메모리
US7345911B2 (en) * 2006-02-14 2008-03-18 Magic Technologies, Inc. Multi-state thermally assisted storage
JP4277870B2 (ja) * 2006-04-17 2009-06-10 ソニー株式会社 記憶素子及びメモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172614A (ja) * 2002-11-15 2004-06-17 Internatl Business Mach Corp <Ibm> 酸化物層と電流誘導加熱を使用した熱アシスト磁気書込み
JP2004179483A (ja) 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
JP2006080241A (ja) * 2004-09-08 2006-03-23 Univ Nagoya 固体メモリ装置
JP2006128579A (ja) 2004-11-01 2006-05-18 Sony Corp 記憶素子及びメモリ

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
D.D. DJAYAPRAWIRA ET AL.: "230% room-temperature magnetoresistance in CoFeB/MgO/CoFeB magnetic tunnel junctions", APPLIED PHYSICS LETTERS, vol. 86, 2005, pages 092502
J. HAYAKAWA ET AL.: "Current-induced magnetization switching in MgO barrier based magnetic tunnel junctions with CoFeB/Ru/CoFeB synthetic ferrimagnetic free layer", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 45, no. 40, 2006, pages L1057 - L1060
See also references of EP2242097A4

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468591B2 (en) 2009-09-17 2019-11-05 Iii Holdings 3, Llc Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element
US8995179B2 (en) 2009-09-17 2015-03-31 Fuji Electric Co., Ltd. Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element
US9525127B2 (en) 2009-09-17 2016-12-20 Iii Holdings 3, Llc Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element
KR101789837B1 (ko) * 2009-09-17 2017-10-25 아이아이아이 홀딩스 3, 엘엘씨 자기저항소자 및 이를 이용한 비휘발성 반도체 기억장치
EP3703113A3 (en) * 2009-09-17 2020-11-18 III Holdings 3, LLC Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element
US10756261B2 (en) 2009-09-17 2020-08-25 Iii Holdings 3, Ltd. Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element
JP5578448B2 (ja) * 2009-09-17 2014-08-27 富士電機株式会社 磁気抵抗素子及びそれを用いた不揮発性半導体記憶装置
WO2011033873A1 (ja) * 2009-09-17 2011-03-24 富士電機ホールディングス株式会社 磁気抵抗素子及びそれを用いた不揮発性半導体記憶装置
EP2479787A4 (en) * 2009-09-17 2015-05-06 Fuji Electric Co Ltd MAGNETORESISTIVE ELEMENT AND NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE THEREWITH
JPWO2011033873A1 (ja) * 2009-09-17 2013-02-14 富士電機株式会社 磁気抵抗素子及びそれを用いた不揮発性半導体記憶装置
US9450177B2 (en) * 2010-03-10 2016-09-20 Tohoku University Magnetoresistive element and magnetic memory
US10804457B2 (en) 2010-03-10 2020-10-13 Tohoku University Magnetoresistive element and magnetic memory
JP5600344B2 (ja) * 2010-03-10 2014-10-01 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
US20120320666A1 (en) * 2010-03-10 2012-12-20 Tohoku University Magnetoresistive Element and Magnetic Memory
US10651369B2 (en) 2010-06-04 2020-05-12 Tohoku University Magnetoresistive element and magnetic memory
US9564152B2 (en) 2010-06-04 2017-02-07 Tohoku University Magnetoresistance effect element and magnetic memory
JP2013175680A (ja) * 2012-02-27 2013-09-05 Nippon Hoso Kyokai <Nhk> スピン注入磁化反転素子および磁気抵抗ランダムアクセスメモリ
US8937832B2 (en) 2012-03-21 2015-01-20 Kabushiki Kaisha Toshiba Magnetic memory
JPWO2017208653A1 (ja) * 2016-05-31 2019-03-28 ソニー株式会社 不揮発性メモリセル、メモリセルユニット及び情報書き込み方法、並びに、電子機器
WO2017208653A1 (ja) * 2016-05-31 2017-12-07 ソニー株式会社 不揮発性メモリセル、メモリセルユニット及び情報書き込み方法、並びに、電子機器
US10706903B2 (en) 2016-05-31 2020-07-07 Sony Corporation Nonvolatile memory cell, memory cell unit, and information writing method, and electronic apparatus

Also Published As

Publication number Publication date
KR20100127743A (ko) 2010-12-06
KR101550080B1 (ko) 2015-09-03
US20110063899A1 (en) 2011-03-17
EP2242097B1 (en) 2017-07-26
JP5057254B2 (ja) 2012-10-24
US8274820B2 (en) 2012-09-25
JPWO2009098796A1 (ja) 2011-05-26
EP2242097A1 (en) 2010-10-20
EP2242097A4 (en) 2014-03-12

Similar Documents

Publication Publication Date Title
JP5057254B2 (ja) 磁気メモリー素子、その駆動方法及び不揮発性記憶装置
JP5321991B2 (ja) 磁気メモリー素子及びその駆動方法
JP5062538B2 (ja) 磁気メモリー素子、その駆動方法及び不揮発性記憶装置
JP5709329B2 (ja) 不揮発記憶装置
JP5316967B2 (ja) 磁気メモリー素子及び不揮発性記憶装置
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
JP5387990B2 (ja) 磁気メモリ素子とその駆動方法及び不揮発記憶装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08872063

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2009552380

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20107012211

Country of ref document: KR

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2008872063

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2008872063

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12866733

Country of ref document: US