JP2004179483A - 不揮発性磁気メモリ - Google Patents
不揮発性磁気メモリ Download PDFInfo
- Publication number
- JP2004179483A JP2004179483A JP2002345435A JP2002345435A JP2004179483A JP 2004179483 A JP2004179483 A JP 2004179483A JP 2002345435 A JP2002345435 A JP 2002345435A JP 2002345435 A JP2002345435 A JP 2002345435A JP 2004179483 A JP2004179483 A JP 2004179483A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ferromagnetic
- ferromagnetic layer
- magnetic memory
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 109
- 230000005415 magnetization Effects 0.000 claims abstract description 78
- 238000002347 injection Methods 0.000 claims abstract description 18
- 239000007924 injection Substances 0.000 claims abstract description 18
- 230000001939 inductive effect Effects 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 211
- 230000005294 ferromagnetic effect Effects 0.000 claims description 140
- 239000004065 semiconductor Substances 0.000 claims description 62
- 230000004888 barrier function Effects 0.000 claims description 33
- 239000011229 interlayer Substances 0.000 claims description 20
- 230000000694 effects Effects 0.000 claims description 15
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- 229910052804 chromium Inorganic materials 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 229910052732 germanium Inorganic materials 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 229910052738 indium Inorganic materials 0.000 claims 1
- 229910052742 iron Inorganic materials 0.000 claims 1
- 229910052748 manganese Inorganic materials 0.000 claims 1
- 229910052759 nickel Inorganic materials 0.000 claims 1
- 229910052697 platinum Inorganic materials 0.000 claims 1
- 229910052707 ruthenium Inorganic materials 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 claims 1
- 230000005641 tunneling Effects 0.000 abstract description 3
- 239000000243 solution Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 22
- 238000001459 lithography Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 229910003321 CoFe Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
- H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Nanotechnology (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】磁気メモリにおいて、２端子でスイッチングと磁化反転を動作可能な高出力メモリセルを提供する。
【解決手段】ダイオードとスピン注入磁化反転誘起層とトンネル型磁気抵抗効果素子からなるＭＩＳ接合積層膜を形成し、ビット線とワード線をこの積層膜に接続させる。
【選択図】 図１
【解決手段】ダイオードとスピン注入磁化反転誘起層とトンネル型磁気抵抗効果素子からなるＭＩＳ接合積層膜を形成し、ビット線とワード線をこの積層膜に接続させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はスイッチング機能とスピン注入磁化反転機能をもつ高出力不揮発性磁気メモリに関するものである。
【０００２】
【従来の技術】
図１４に示したように、従来の不揮発性磁気メモリはＣ−ＭＯＳＦＥＴ上にトンネル型磁気抵抗効果（ＴＭＲ）素子を形成したセルにより構成される。スイッチングはＣ−ＭＯＳを利用し、情報の記録及び読出しはＴＭＲ素子（例えば、非特許文献１参照。）を使って行う方式である。
【０００３】
【非特許文献１】
「Ｔ． Ｍｉｙａｚａｋｉ ａｎｄ Ｎ． Ｔｅｚｕｋａ， Ｊ． Ｍａｇｎ． Ｍａｇｎ． Ｍａｔｅｒ． １３９， Ｌ２３１ （１９９５）」
【非特許文献２】
「Ｆ． Ｊ． Ａｌｂｅｒｔ ｅｔ ａｌ． Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ７７ （２０００） ３８０９．」
【非特許文献３】
「Ｙ． Ｏｈｎｏ ｅｔ ａｌ． Ｎａｔｕｒｅ ４０２ ７９０ （１９９９）」
【０００４】
【発明が解決しようとする課題】
本発明は、不揮発性磁気メモリに関する以下の課題を解決するために、半導体とスピン注入磁化反転層とＴＭＲ素子からなる２端子型の磁気メモリセルを用いた集積度の高い低消費電力高出力の不揮発性磁気メモリを提供することを目的とする。
【０００５】
第一の課題は、電極配線数を減らすことである。従来の磁気メモリではＣ−ＭＯＳを使ってＴＭＲセル（情報記録セル）のスイッチングを行うためにＣ−ＭＯＳを動作させるためのゲート、ソース、ドレイン電極配線が必須である。そのため、配線数を減少させることが課題の一つである。
【０００６】
第二の課題は、電流誘起磁場によらないＴＭＲ素子自由層の磁化反転である。従来方式では、ビット線とワード線に流す電流によって作られる空間静磁場を利用してＴＭＲ素子の自由層の磁化反転を行い情報の書き込みを行っていた。従って、磁化反転を起こすのに十分な磁場を誘起するには非常に大きな電力が必要となりこれを低減させることが課題である。
【０００７】
第三の課題は出力の増大である。従来磁気メモリに使われているＴＭＲ素子のＴＭＲ比は４０％程度であり更なる高出力化が課題である。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、本発明では、不揮発性磁気メモリにおいて、ビット線と、ワード線と、ビット線とワード線に電気的に接続されて形成された積層体を有し、該積層体は、ｐｎダイオード、第１の強磁性層、非磁性層、第２の強磁性層、強磁性層間トンネルバリア層、及び第３の強磁性層をこの順に積層された構造を有し、ワード線は、ダイオードと電気的に接続され、ビット線は、上記第３の強磁性層と電気的に接続されているようにした。
【０００９】
かかる多層構造において、上記第１の強磁性層と非磁性層及び第２の強磁性層はＧＭＲ膜を形成し、かつ、第２の磁性層と第２のトンネルバリア層及び第３の強磁性層はＴＭＲ膜を形成している。ＧＭＲ膜のうち、第１の強磁性層と非磁性層はスピン注入磁化反転層として機能し、第２の強磁性層はＧＭＲ／ＴＭＲ膜の強磁性自由層として機能する。また、第１の強磁性層はＧＭＲ膜の固定層、第３の強磁性層はＴＭＲ膜の自由層として機能する。
【００１０】
ｐｎダイオードを構成するｐ型半導体はｐ型磁性半導体であるようにした。
【００１１】
また、上記積層体は、半導体と第１の強磁性層からなるショットキーダイオード、非磁性層、第２の強磁性自由層、強磁性層間トンネルバリア層、第３の強磁性層がこの順に積層された構造を有しするようにした。
【００１２】
さらに、ビット線と第３の強磁性層との間に反強磁性層を備え、ダイオードと第１の強磁性層との間に、ダイオードー強磁性層間トンネルバリア層を備えるようにした。
【００１３】
ショットキーダイオードは半導体と第１強磁性層の中間層として、半導体―強磁性層間トンネルバリア層を備えるようにした。
【００１４】
第１の強磁性層と非磁性層と第２の強磁性層の積層部分は、スピン注入磁化反転を示し、第２の強磁性層と上記強磁性層間トンネルバリア層と上記第３の強磁性層の積層部分は、トンネル磁気抵抗効果を示すようにした。
【００１５】
第２の強磁性層は磁化反転において、自由層として機能するようにした。
【００１６】
第１の強磁性層および第３の強磁性層の磁化の方向は固定されているようにし、第３の強磁性層の磁化の方向は、上記強磁性層間トンネルバリア層と対向する側とは反対側に形成された反強磁性層により固定されているようにした。
【００１７】
【発明の実施の形態】
まず本発明実施形態概要を述べる。本発明の不揮発性メモリは、第一に磁性半導体を含む半導体によって形成されるダイオードを備えることによりそのスイッチング機能を利用した。ダイオードはｐｎ接合を使った方式や金属と半導体の界面に形成されるショットキーバリアを用いた。特にｐｎ接合ではｐ型磁性半導体とｎ型化合物半導体によっても形成した。形成したダイオードによってスイッチングを行った。
【００１８】
第二にスピン注入磁化反転層をダイオード上に備え、素子に流すスピン電流によって記録部である強磁性層の磁化を反転させることによって情報を書き込んだ。特にこのスピン注入磁化反転層はＣｏに代表される強磁性層とＣｕなどの非磁性金属の多層膜によって形成した。（かかる多層膜については、非特許文献２を参照。）このスピン注入磁化反転層による磁化反転により情報の書き込みを行った。
【００１９】
第三に情報の読み出しはＴＭＲ素子の抵抗変化を使って行った。そのときのセンス電流は上記ダイオードを構成している磁性半導体から注入される非常にスピン分極率の高いスピン電流を用いた（非特許文献３参照）。かかるセンス電流を用いることにより従来の磁気メモリよりも高い出力が実現することができた。
【００２０】
すなわち、本発明においては、多層膜を利用したスピン注入磁化反転によって情報を書き込み、その結果電流誘起磁場が不要となり、高密度化を実現することが出来た。また、トンネル型磁気抵抗効果による情報の読み出しにおいてダイオードから注入される非常に高いスピン分極率のスピン電流を利用することにより高出力化を実現した。さらに、ダーオードによるスイッチング利用により配線数を大幅低減することができ、その結果として高密度集積化・高速化の実現を達成した。
詳細なる実施の形態について、以下、図面を参照して述べる。
【００２１】
［実施の形態１］
図１に本実施例の一つのメモリセル断面模式図を示す。ｎ型半導体１１の上にｐ型半導体１２が配置されておりｐｎ接合が形成されている。このｐｎ接合はｎ型半導体としてｎ−ＧａＡｓ、ｐ型半導体としてｐ−ＧａＡｓから構成されている。これらの半導体としてＩｎＧａＡｓを用いても良い。これらは分子線エピタキシー（ＭＢＥ）法を用いて形成された。
【００２２】
その後、超高真空雰囲気から暴露せずにスパッタリング法によって第一の強磁性層３１としてＣｏ、非磁性層３５としてＣｕを成膜し、第一の強磁性層３１と非磁性層３５の積層膜でスピン注入磁化反転層２を作製した。次に、第二の強磁性層３２としてＣｏＦｅ、さらに強磁性層間トンネルバリア２２を形成するためＡｌをこの順に連続的に成膜した。
【００２３】
その後、超高真空雰囲気を破らず最表面のＡｌをプラズマ酸化処理をおこなってＡｌ酸化物で強磁性層間トンネルバリア２２を形成した。強磁性層間トンネルバリア２２としてＡｌの酸化膜以外に、Ｈａ、Ｔａ、Ｍｇ、Ｔｉの酸化物を用いることも可能である。再びスパッタリング法を使って第３の強磁性層３３であるＣｏＦｅを積層させ、メモリセルを形成するための積層膜を作製した。第１の強磁性層と第３の強磁性層にはＣｏＦｅのほかにＮｉＦｅを使っても良い。ここでは第３の強磁性層３２と強磁性層間トンネルバリア２２と第三の強磁性層３３でトンネル型磁気抵抗効果素子３を形成した。
【００２４】
かかる多層構造において、上記第１の強磁性層３１と非磁性層３５及び第２の強磁性層３２は巨大磁気抵抗効果素子を形成し、かつ、第２の磁性層３２と第２のトンネルバリア層２２及び第３の強磁性層３３は上述のごとくトンネル型磁気抵抗効果素子３を形成している。巨大磁気抵抗効果素子のうち、第１の強磁性層３１と非磁性層３５はスピン注入磁化反転層として機能し、第２の強磁性層３２は巨大磁気抵抗効果素子／トンネル型磁気抵抗効果素子の強磁性自由層として機能し、また、第１の強磁性層３１は巨大磁気抵抗効果素子の固定層、第３の強磁性層３３はトンネル型磁気抵抗効果素子３の自由層として機能する。かかる機能構成が以下に見るごとく電流誘起磁場によらない第２の強磁性層３２の磁化反転を可能にしている。
【００２５】
メモリセル１の形成にはフォトリソグラフィを用いた。まず上記積層膜を一括で所定の形状にリソグラフィーとエッチングを用いて加工した。その後０．１ ｘ ０．１？ｍ２のメモリセルを形成するためにＥＢリソグラフィーとエッチングを使って、ｐ型半導体１２の上の積層膜を加工する。その後ワード線を作製し、ビット線４１とワード線４２を電気的に絶縁するための絶縁膜を形成し、最後にビット線を形成する。
【００２６】
こうして作製したメモリセルにビット線、ワード線を電極端子として２端子測定した電流−電圧特性は図１３のようにヒステリシスを伴う整流特性（スイッチング）が得られた。整流特性はｐｎ接合によるものである。また、ヒステリシスは、非磁性層３５のＣｕと第１の強磁性層３１Ｃｏで作られるスピン注入磁化反転層２から流れるスピン電流により、第２の強磁性層３２のＣｏＦｅの磁化方向が変わるためにトンネル型磁気抵抗効果素子３の抵抗が変化するためである。従って、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
【００２７】
図１２は、上記の電流−電圧特性を示すメモリセル１を集積化した磁気メモリの模式図を示す。メモリセル１は２端子によってスイッチング及び磁化反転が可能なため、４Ｆ２のセルサイズが可能であり１Ｇｂｉｔの不揮発性磁気メモリを実現できる。
【００２８】
［実施の形態２］
図２は図１の構成において、第三の強磁性層の磁化方向を固定するために反強磁性層３４を備えたメモリセルのセル断面模式図を示したものである。この反強磁性層３４にＭｎＰｔを用いた。メモリセル１の他の膜構成は実施の形態１と同様である。また、セル形成方法も実施の形態１と同様フォトリソグラフィ及びＥＢリソグラフィを用いて行った。
【００２９】
本実施の形態においても実施の形態１におけると同様、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
こうして作製したメモリセルの代表的な電流―電圧特性も図１３のようなデータが得られた。
【００３０】
［実施の形態３］
図３は図２の構成においてｐｎダイオードと第１の強磁性層との間に、半導体ー強磁性層間トンネルバリア層を形成したメモリセルのセル断面模式図である。このダイオードー強磁性層間トンネルバリアにはＡｌＡｓを用いた。メモリセル１の他の膜構成は実施の形態２と同様である。また、セル形成方法も実施の形態及び２と同様フォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。
【００３１】
本実施の形態においても実施の形態１におけると同様、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
こうして作製したメモリセルの代表的な電流−電圧特性も図１３のデータが得られた。
【００３２】
［実施の形態４］
図４は図２の構成においてｐ型半導体１２の代わりにｐ型磁性半導体１３を用いたメモリセルのセル断面模式図である。このｐ型磁性半導体１３としてｐ−ＭｎＧａＡｓをＭＢＥ法にて成膜した。また、ｐ型磁性半導体１３はｐ−ＭｎＧａＮでもよい。メモリセル１の他の膜構成は実施の形態１および２と同様である。また、セル形成方法も実施の形態１と同様フォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。
【００３３】
本実施の形態においても実施の形態１におけると同様、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
【００３４】
こうして作製したメモリセルの代表的な電流−電圧特性も図１３のデータが得られたが、実施の形態１に比べ出力が１０倍大きくなる。これは、ｐ型磁性半導体１３を用いたことにより、トンネル型磁気抵抗効果素子３に非常にスピン分極率の大きな電流が流れるために、磁気抵抗比が増大したためである。
【００３５】
［実施の形態５］
図５は半導体１４上にスピン注入磁化反転層２とトンネル型磁気抵抗効果素子３を順次形成したメモリセルの断面模式図を示す。スピン注入磁化反転層２とトンネル型磁気抵抗効果素子３に用いた材料は実施の形態１および２と同様である。また、メモリセル形成方法も実施の形態１および２と同様フォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。
【００３６】
本実施の形態においても実施の形態１におけると同様、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
【００３７】
こうして作製したメモリセルの代表的な電流−電圧特性は図１３のデータに示すように整流特性を持つ。これは、強磁性層３１と半導体１４の界面に作られるショットキバリアによる整流特性である。また、このショットキーバリアを介して半導体１４からホットエレクトロンがスピン注入磁化反転誘起層に及びトンネル型磁気抵抗効果素子に注入されるため高い出力感度が実現できる。
【００３８】
［実施の形態６］
図６は図５の構成において半導体１４の代わりに磁性半導体１５を用いたメモリセルのセル断面模式図である。磁性半導体１５にはＧａＭｎＡｓを用いた。メモリセル１の他の膜構成は実施の形態５と同様である。また、セル形成方法も実施の形態２と同様フォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。
【００３９】
本実施の形態においても実施の形態１におけると同様、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
【００４０】
こうして作製したメモリセルの代表的な電流−電圧特性は図１３のデータに示すように整流特性を持つが、実施の形態５に比べ出力が１０倍以上大きくなる。
【００４１】
これは、磁性半導体１５を用いたことにより、トンネル型磁気抵抗効果素子３に非常にスピン分極率の大きな電流が流れるために、磁気抵抗比が増大したためである。
【００４２】
［実施の形態７］
図７は図５に示した構成において半導体１４と第一の強磁性層３１が半導体―強磁性層間トンネルバリア２１を介して隣接しているメモリセルの断面模式図を示す。半導体―強磁性層間トンネルバリア層にはＡｌＡｓが用いられた。その他の層に用いた材料は図５の場合と同様である。セル形成方法は実施の形態１と同様にフォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。本実施の形態のメモリセル１ではワード線４２は半導体１４に接続されている。
【００４３】
本実施の形態においても実施の形態１におけると同様、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
【００４４】
上記メモリセル１の電流―電圧特性もまた、図１３のような整流作用を示した。この整流作用はトンネル可能な薄い絶縁膜を介する半導体―金属接合すなわち半導体１４、半導体―強磁性層間トンネルバリア層２１及び金属層である第１の強磁性層３１で構成されるＭＩＳ接合の伝導特性によるものである。
【００４５】
［実施の形態８］
図８は図７に示した構成において半導体１４の代わりに磁性半導体１５を用いたメモリセルの断面模式図を示す。セル形成方法は実施の形態１と同様にフォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。本実施の形態のメモリセル１ではワード線４２は半導体１４に接続されている。
【００４６】
本実施の形態においても実施の形態１におけると同様、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
【００４７】
上記メモリセル１の電流―電圧特性もまた、図１３のような整流作用を示した。この整流作用は、実施の形態７と同様に、半導体１４、半導体―強磁性層間トンネルバリア層２１及び第一の強磁性層３１で構成されるＭＩＳ接合の伝導特性によるものである。
【００４８】
本実施の形態では磁性半導体１５から高分極したスピン電流が注入されるため実施の形態７に比べ出力が１０倍以上大きくなる。
【００４９】
［実施の形態９］
図９はｎ型半導体１１上にｐ型磁性半導体１３を形成し、その上にトンネル型磁気抵抗効果素子３が形成されたメモリセル１の断面模式図を示す。メモリセル１におけるトンネル型磁気抵抗効果素子３の膜構成は実施の形態２（図２）と同様、強磁性層（図９の第１の強磁性層５１が図２の第２の強磁性層３２に相当）／強磁性層間トンネルバリア層／強磁性層（図９の第２の強磁性層５２が図２の第３の強磁性層３３に相当）／反強磁性層からなる。また、セル形成方法も実施の形態２と同様フォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。
【００５０】
本実施の形態ではｐ型磁性半導体１３から第１の強磁性自由層３１にスピン注入されることにより第１の強磁性自由層３１の磁化が反転する。
【００５１】
従って本実施の形態においては、電流により第１の強磁性自由層５１の磁化方向を第２の強磁性層５２の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能となる。
【００５２】
こうして作製したメモリセルの代表的な電流−電圧特性も図１３のデータが得られたが、実施の形態１に比べ出力が１０倍大きくなる。
【００５３】
これは、ｐ型磁性半導体１３を用いたことにより、トンネル型磁気抵抗効果素子３に非常にスピン分極率の大きな電流が流れるために、磁気抵抗比が増大したためである。
【００５４】
［実施の形態１０］
図１０は磁性半導体１５上にトンネル型磁気抵抗効果素子３が形成されたメモリセル１の断面模式図を示す。各層に用いた材料は実施の形態５に示した構成と同様である。メモリセル１におけるトンネル型磁気抵抗効果素子３の膜構成は実施の形態６（図６）と同様、強磁性層（図１０の第１の強磁性層５１が図２の第２の強磁性層３２に相当）／強磁性層間トンネルバリア層／強磁性層（図９の第２の強磁性層５２が図２の第３の強磁性層３３に相当）／反強磁性層からなる。各層に用いた材料は実施の形態６に示した構成と同様である。また、セル形成方法も実施の形態６と同様フォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。
本実施の形態では磁性半導体１５から第１の強磁性自由層３１にスピン注入されることにより第１の強磁性自由層３１の磁化が反転する。
【００５５】
本実施の形態においても、実施の形態９におけると同様、電流により第１の強磁性自由層５１の磁化方向を第２の強磁性層５２の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能となる。
【００５６】
こうして作製したメモリセルの代表的な電流−電圧特性も図１３のデータが得られたが、実施の形態１に比べ出力が１０倍大きくなる。
【００５７】
これは、磁性半導体１５を用いたことにより、トンネル型磁気抵抗効果素子３に非常にスピン分極率の大きな電流が流れるために、磁気抵抗比が増大したためである。
【００５８】
［実施の形態１１］
図１１は図１０に示した構成において半導体―強磁性層間トンネルバリア２１を介して第１の強磁性自由層３１と磁性半導体１５が隣接したメモリセル１の断面模式図を示す。メモリセル１におけるトンネル型磁気抵抗効果素子３の膜構成は実施の形態８（図８）と同様である。各層に用いた材料は実施の形態８に示した構成材料と同様である。また、セル形成方法も実施の形態１と同様フォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。
本実施の形態では磁性半導体１５から第一の強磁性自由層３１にスピン注入されることにより第一の強磁性自由層３１の磁化が反転する。
【００５９】
本実施の形態においても、実施の形態９におけると同様、電流により第１の強磁性自由層５１の磁化方向を第２の強磁性層５２の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能となる。
【００６０】
こうして作製したメモリセルの代表的な電流−電圧特性も図１３のデータが得られたが、実施の形態１に比べ出力が１０倍大きくなる。
【００６１】
これは、磁性半導体１５を用いたことにより、トンネル型磁気抵抗効果素子３に非常にスピン分極率の大きな電流が流れるために、磁気抵抗比が増大したためである。
【００６２】
［実施の形態１２］
図１２はメモリセル１を磁気メモリに応用する際の配置の例を示す。メモリセル１は２端子によりスイッチング且つスピン注入磁化反転動作が可能なためメモリセル配置が非常に単純になると同時に配線数が減少するため４Ｆ２の高密度な集積化が可能である。本実施の形態１２のメモリでは１Ｇｂｉｔ以上のメモリが実現可能である。
【００６３】
図１５から図２０は上記実施の形態３から実施の形態８で示したメモリセルにおいて反強磁性層３４のない構成である。これらの場合も実施の形態１におけると同様、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
【００６４】
また、図２１から図２３は上記実施の形態９から実施の形態１１で示したメモリセルにおいて反強磁性層３４のない構成である。これらの場合も実施の形態９におけると同様、電流により第１の強磁性自由層５１の磁化方向を第２の強磁性層５２の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能となる。
【００６５】
こうして作製したメモリセルの代表的な電流―電圧特性も図１３に示したような特性が得られた。
【００６６】
【発明の効果】
上述したような２端子の不揮発性磁気メモリセルを磁気メモリに組み込むことにより、スイッチングと電流磁場によらない磁化反転を実現できるためメモリセルの面積を小さくできるとともに、大容量の集積化が可能である。
【図面の簡単な説明】
【図１】本発明の不揮発性磁気メモリセルの構成例を示した図である。
【図２】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図３】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図４】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図５】本発明の不揮発性磁気メモリセルの他の構成例を示した図である
【図６】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図７】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図８】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図９】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図１０】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図１１】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図１２】本発明の不揮発性磁気メモリセルにより構成される不揮発性磁気メモリの構成例を示した図である。
【図１３】本発明の不揮発性磁気メモリセルにおける電流―電圧特性の代表的データを示したものである。
【図１４】従来の磁気メモリセルの代表的断面模式図を示したものである。
【図１５】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図１６】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図１７】本発明の不揮発性磁気メモリセルの他の構成例を示した図である
【図１８】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図１９】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図２０】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図２１】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図２２】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図２３】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【符号の説明】
１…メモリセル、２…スピン注入磁化反転誘起層、３…トンネル型磁気抵抗効果素子、４…ｐｎダイオード、５…積層体、６…ショットキーダイオード、１１…ｎ型半導体、１２…ｐ型半導体、１３…ｐ型磁性半導体、１４…半導体、１５…磁性半導体、２１…半導体―強磁性体間のトンネルバリア層、２２…強磁性層間トンネルバリア層、３１…第１の強磁性層、３２…第２の強磁性層、３３…第３の強磁性層、３４…反強磁性層、３５…非磁性層、４１…ビット線、４２…ワード線、５１…第１の強磁性層、５２…第２の強磁性層。
【発明の属する技術分野】
本発明はスイッチング機能とスピン注入磁化反転機能をもつ高出力不揮発性磁気メモリに関するものである。
【０００２】
【従来の技術】
図１４に示したように、従来の不揮発性磁気メモリはＣ−ＭＯＳＦＥＴ上にトンネル型磁気抵抗効果（ＴＭＲ）素子を形成したセルにより構成される。スイッチングはＣ−ＭＯＳを利用し、情報の記録及び読出しはＴＭＲ素子（例えば、非特許文献１参照。）を使って行う方式である。
【０００３】
【非特許文献１】
「Ｔ． Ｍｉｙａｚａｋｉ ａｎｄ Ｎ． Ｔｅｚｕｋａ， Ｊ． Ｍａｇｎ． Ｍａｇｎ． Ｍａｔｅｒ． １３９， Ｌ２３１ （１９９５）」
【非特許文献２】
「Ｆ． Ｊ． Ａｌｂｅｒｔ ｅｔ ａｌ． Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．， ７７ （２０００） ３８０９．」
【非特許文献３】
「Ｙ． Ｏｈｎｏ ｅｔ ａｌ． Ｎａｔｕｒｅ ４０２ ７９０ （１９９９）」
【０００４】
【発明が解決しようとする課題】
本発明は、不揮発性磁気メモリに関する以下の課題を解決するために、半導体とスピン注入磁化反転層とＴＭＲ素子からなる２端子型の磁気メモリセルを用いた集積度の高い低消費電力高出力の不揮発性磁気メモリを提供することを目的とする。
【０００５】
第一の課題は、電極配線数を減らすことである。従来の磁気メモリではＣ−ＭＯＳを使ってＴＭＲセル（情報記録セル）のスイッチングを行うためにＣ−ＭＯＳを動作させるためのゲート、ソース、ドレイン電極配線が必須である。そのため、配線数を減少させることが課題の一つである。
【０００６】
第二の課題は、電流誘起磁場によらないＴＭＲ素子自由層の磁化反転である。従来方式では、ビット線とワード線に流す電流によって作られる空間静磁場を利用してＴＭＲ素子の自由層の磁化反転を行い情報の書き込みを行っていた。従って、磁化反転を起こすのに十分な磁場を誘起するには非常に大きな電力が必要となりこれを低減させることが課題である。
【０００７】
第三の課題は出力の増大である。従来磁気メモリに使われているＴＭＲ素子のＴＭＲ比は４０％程度であり更なる高出力化が課題である。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、本発明では、不揮発性磁気メモリにおいて、ビット線と、ワード線と、ビット線とワード線に電気的に接続されて形成された積層体を有し、該積層体は、ｐｎダイオード、第１の強磁性層、非磁性層、第２の強磁性層、強磁性層間トンネルバリア層、及び第３の強磁性層をこの順に積層された構造を有し、ワード線は、ダイオードと電気的に接続され、ビット線は、上記第３の強磁性層と電気的に接続されているようにした。
【０００９】
かかる多層構造において、上記第１の強磁性層と非磁性層及び第２の強磁性層はＧＭＲ膜を形成し、かつ、第２の磁性層と第２のトンネルバリア層及び第３の強磁性層はＴＭＲ膜を形成している。ＧＭＲ膜のうち、第１の強磁性層と非磁性層はスピン注入磁化反転層として機能し、第２の強磁性層はＧＭＲ／ＴＭＲ膜の強磁性自由層として機能する。また、第１の強磁性層はＧＭＲ膜の固定層、第３の強磁性層はＴＭＲ膜の自由層として機能する。
【００１０】
ｐｎダイオードを構成するｐ型半導体はｐ型磁性半導体であるようにした。
【００１１】
また、上記積層体は、半導体と第１の強磁性層からなるショットキーダイオード、非磁性層、第２の強磁性自由層、強磁性層間トンネルバリア層、第３の強磁性層がこの順に積層された構造を有しするようにした。
【００１２】
さらに、ビット線と第３の強磁性層との間に反強磁性層を備え、ダイオードと第１の強磁性層との間に、ダイオードー強磁性層間トンネルバリア層を備えるようにした。
【００１３】
ショットキーダイオードは半導体と第１強磁性層の中間層として、半導体―強磁性層間トンネルバリア層を備えるようにした。
【００１４】
第１の強磁性層と非磁性層と第２の強磁性層の積層部分は、スピン注入磁化反転を示し、第２の強磁性層と上記強磁性層間トンネルバリア層と上記第３の強磁性層の積層部分は、トンネル磁気抵抗効果を示すようにした。
【００１５】
第２の強磁性層は磁化反転において、自由層として機能するようにした。
【００１６】
第１の強磁性層および第３の強磁性層の磁化の方向は固定されているようにし、第３の強磁性層の磁化の方向は、上記強磁性層間トンネルバリア層と対向する側とは反対側に形成された反強磁性層により固定されているようにした。
【００１７】
【発明の実施の形態】
まず本発明実施形態概要を述べる。本発明の不揮発性メモリは、第一に磁性半導体を含む半導体によって形成されるダイオードを備えることによりそのスイッチング機能を利用した。ダイオードはｐｎ接合を使った方式や金属と半導体の界面に形成されるショットキーバリアを用いた。特にｐｎ接合ではｐ型磁性半導体とｎ型化合物半導体によっても形成した。形成したダイオードによってスイッチングを行った。
【００１８】
第二にスピン注入磁化反転層をダイオード上に備え、素子に流すスピン電流によって記録部である強磁性層の磁化を反転させることによって情報を書き込んだ。特にこのスピン注入磁化反転層はＣｏに代表される強磁性層とＣｕなどの非磁性金属の多層膜によって形成した。（かかる多層膜については、非特許文献２を参照。）このスピン注入磁化反転層による磁化反転により情報の書き込みを行った。
【００１９】
第三に情報の読み出しはＴＭＲ素子の抵抗変化を使って行った。そのときのセンス電流は上記ダイオードを構成している磁性半導体から注入される非常にスピン分極率の高いスピン電流を用いた（非特許文献３参照）。かかるセンス電流を用いることにより従来の磁気メモリよりも高い出力が実現することができた。
【００２０】
すなわち、本発明においては、多層膜を利用したスピン注入磁化反転によって情報を書き込み、その結果電流誘起磁場が不要となり、高密度化を実現することが出来た。また、トンネル型磁気抵抗効果による情報の読み出しにおいてダイオードから注入される非常に高いスピン分極率のスピン電流を利用することにより高出力化を実現した。さらに、ダーオードによるスイッチング利用により配線数を大幅低減することができ、その結果として高密度集積化・高速化の実現を達成した。
詳細なる実施の形態について、以下、図面を参照して述べる。
【００２１】
［実施の形態１］
図１に本実施例の一つのメモリセル断面模式図を示す。ｎ型半導体１１の上にｐ型半導体１２が配置されておりｐｎ接合が形成されている。このｐｎ接合はｎ型半導体としてｎ−ＧａＡｓ、ｐ型半導体としてｐ−ＧａＡｓから構成されている。これらの半導体としてＩｎＧａＡｓを用いても良い。これらは分子線エピタキシー（ＭＢＥ）法を用いて形成された。
【００２２】
その後、超高真空雰囲気から暴露せずにスパッタリング法によって第一の強磁性層３１としてＣｏ、非磁性層３５としてＣｕを成膜し、第一の強磁性層３１と非磁性層３５の積層膜でスピン注入磁化反転層２を作製した。次に、第二の強磁性層３２としてＣｏＦｅ、さらに強磁性層間トンネルバリア２２を形成するためＡｌをこの順に連続的に成膜した。
【００２３】
その後、超高真空雰囲気を破らず最表面のＡｌをプラズマ酸化処理をおこなってＡｌ酸化物で強磁性層間トンネルバリア２２を形成した。強磁性層間トンネルバリア２２としてＡｌの酸化膜以外に、Ｈａ、Ｔａ、Ｍｇ、Ｔｉの酸化物を用いることも可能である。再びスパッタリング法を使って第３の強磁性層３３であるＣｏＦｅを積層させ、メモリセルを形成するための積層膜を作製した。第１の強磁性層と第３の強磁性層にはＣｏＦｅのほかにＮｉＦｅを使っても良い。ここでは第３の強磁性層３２と強磁性層間トンネルバリア２２と第三の強磁性層３３でトンネル型磁気抵抗効果素子３を形成した。
【００２４】
かかる多層構造において、上記第１の強磁性層３１と非磁性層３５及び第２の強磁性層３２は巨大磁気抵抗効果素子を形成し、かつ、第２の磁性層３２と第２のトンネルバリア層２２及び第３の強磁性層３３は上述のごとくトンネル型磁気抵抗効果素子３を形成している。巨大磁気抵抗効果素子のうち、第１の強磁性層３１と非磁性層３５はスピン注入磁化反転層として機能し、第２の強磁性層３２は巨大磁気抵抗効果素子／トンネル型磁気抵抗効果素子の強磁性自由層として機能し、また、第１の強磁性層３１は巨大磁気抵抗効果素子の固定層、第３の強磁性層３３はトンネル型磁気抵抗効果素子３の自由層として機能する。かかる機能構成が以下に見るごとく電流誘起磁場によらない第２の強磁性層３２の磁化反転を可能にしている。
【００２５】
メモリセル１の形成にはフォトリソグラフィを用いた。まず上記積層膜を一括で所定の形状にリソグラフィーとエッチングを用いて加工した。その後０．１ ｘ ０．１？ｍ２のメモリセルを形成するためにＥＢリソグラフィーとエッチングを使って、ｐ型半導体１２の上の積層膜を加工する。その後ワード線を作製し、ビット線４１とワード線４２を電気的に絶縁するための絶縁膜を形成し、最後にビット線を形成する。
【００２６】
こうして作製したメモリセルにビット線、ワード線を電極端子として２端子測定した電流−電圧特性は図１３のようにヒステリシスを伴う整流特性（スイッチング）が得られた。整流特性はｐｎ接合によるものである。また、ヒステリシスは、非磁性層３５のＣｕと第１の強磁性層３１Ｃｏで作られるスピン注入磁化反転層２から流れるスピン電流により、第２の強磁性層３２のＣｏＦｅの磁化方向が変わるためにトンネル型磁気抵抗効果素子３の抵抗が変化するためである。従って、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
【００２７】
図１２は、上記の電流−電圧特性を示すメモリセル１を集積化した磁気メモリの模式図を示す。メモリセル１は２端子によってスイッチング及び磁化反転が可能なため、４Ｆ２のセルサイズが可能であり１Ｇｂｉｔの不揮発性磁気メモリを実現できる。
【００２８】
［実施の形態２］
図２は図１の構成において、第三の強磁性層の磁化方向を固定するために反強磁性層３４を備えたメモリセルのセル断面模式図を示したものである。この反強磁性層３４にＭｎＰｔを用いた。メモリセル１の他の膜構成は実施の形態１と同様である。また、セル形成方法も実施の形態１と同様フォトリソグラフィ及びＥＢリソグラフィを用いて行った。
【００２９】
本実施の形態においても実施の形態１におけると同様、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
こうして作製したメモリセルの代表的な電流―電圧特性も図１３のようなデータが得られた。
【００３０】
［実施の形態３］
図３は図２の構成においてｐｎダイオードと第１の強磁性層との間に、半導体ー強磁性層間トンネルバリア層を形成したメモリセルのセル断面模式図である。このダイオードー強磁性層間トンネルバリアにはＡｌＡｓを用いた。メモリセル１の他の膜構成は実施の形態２と同様である。また、セル形成方法も実施の形態及び２と同様フォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。
【００３１】
本実施の形態においても実施の形態１におけると同様、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
こうして作製したメモリセルの代表的な電流−電圧特性も図１３のデータが得られた。
【００３２】
［実施の形態４］
図４は図２の構成においてｐ型半導体１２の代わりにｐ型磁性半導体１３を用いたメモリセルのセル断面模式図である。このｐ型磁性半導体１３としてｐ−ＭｎＧａＡｓをＭＢＥ法にて成膜した。また、ｐ型磁性半導体１３はｐ−ＭｎＧａＮでもよい。メモリセル１の他の膜構成は実施の形態１および２と同様である。また、セル形成方法も実施の形態１と同様フォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。
【００３３】
本実施の形態においても実施の形態１におけると同様、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
【００３４】
こうして作製したメモリセルの代表的な電流−電圧特性も図１３のデータが得られたが、実施の形態１に比べ出力が１０倍大きくなる。これは、ｐ型磁性半導体１３を用いたことにより、トンネル型磁気抵抗効果素子３に非常にスピン分極率の大きな電流が流れるために、磁気抵抗比が増大したためである。
【００３５】
［実施の形態５］
図５は半導体１４上にスピン注入磁化反転層２とトンネル型磁気抵抗効果素子３を順次形成したメモリセルの断面模式図を示す。スピン注入磁化反転層２とトンネル型磁気抵抗効果素子３に用いた材料は実施の形態１および２と同様である。また、メモリセル形成方法も実施の形態１および２と同様フォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。
【００３６】
本実施の形態においても実施の形態１におけると同様、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
【００３７】
こうして作製したメモリセルの代表的な電流−電圧特性は図１３のデータに示すように整流特性を持つ。これは、強磁性層３１と半導体１４の界面に作られるショットキバリアによる整流特性である。また、このショットキーバリアを介して半導体１４からホットエレクトロンがスピン注入磁化反転誘起層に及びトンネル型磁気抵抗効果素子に注入されるため高い出力感度が実現できる。
【００３８】
［実施の形態６］
図６は図５の構成において半導体１４の代わりに磁性半導体１５を用いたメモリセルのセル断面模式図である。磁性半導体１５にはＧａＭｎＡｓを用いた。メモリセル１の他の膜構成は実施の形態５と同様である。また、セル形成方法も実施の形態２と同様フォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。
【００３９】
本実施の形態においても実施の形態１におけると同様、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
【００４０】
こうして作製したメモリセルの代表的な電流−電圧特性は図１３のデータに示すように整流特性を持つが、実施の形態５に比べ出力が１０倍以上大きくなる。
【００４１】
これは、磁性半導体１５を用いたことにより、トンネル型磁気抵抗効果素子３に非常にスピン分極率の大きな電流が流れるために、磁気抵抗比が増大したためである。
【００４２】
［実施の形態７］
図７は図５に示した構成において半導体１４と第一の強磁性層３１が半導体―強磁性層間トンネルバリア２１を介して隣接しているメモリセルの断面模式図を示す。半導体―強磁性層間トンネルバリア層にはＡｌＡｓが用いられた。その他の層に用いた材料は図５の場合と同様である。セル形成方法は実施の形態１と同様にフォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。本実施の形態のメモリセル１ではワード線４２は半導体１４に接続されている。
【００４３】
本実施の形態においても実施の形態１におけると同様、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
【００４４】
上記メモリセル１の電流―電圧特性もまた、図１３のような整流作用を示した。この整流作用はトンネル可能な薄い絶縁膜を介する半導体―金属接合すなわち半導体１４、半導体―強磁性層間トンネルバリア層２１及び金属層である第１の強磁性層３１で構成されるＭＩＳ接合の伝導特性によるものである。
【００４５】
［実施の形態８］
図８は図７に示した構成において半導体１４の代わりに磁性半導体１５を用いたメモリセルの断面模式図を示す。セル形成方法は実施の形態１と同様にフォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。本実施の形態のメモリセル１ではワード線４２は半導体１４に接続されている。
【００４６】
本実施の形態においても実施の形態１におけると同様、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
【００４７】
上記メモリセル１の電流―電圧特性もまた、図１３のような整流作用を示した。この整流作用は、実施の形態７と同様に、半導体１４、半導体―強磁性層間トンネルバリア層２１及び第一の強磁性層３１で構成されるＭＩＳ接合の伝導特性によるものである。
【００４８】
本実施の形態では磁性半導体１５から高分極したスピン電流が注入されるため実施の形態７に比べ出力が１０倍以上大きくなる。
【００４９】
［実施の形態９］
図９はｎ型半導体１１上にｐ型磁性半導体１３を形成し、その上にトンネル型磁気抵抗効果素子３が形成されたメモリセル１の断面模式図を示す。メモリセル１におけるトンネル型磁気抵抗効果素子３の膜構成は実施の形態２（図２）と同様、強磁性層（図９の第１の強磁性層５１が図２の第２の強磁性層３２に相当）／強磁性層間トンネルバリア層／強磁性層（図９の第２の強磁性層５２が図２の第３の強磁性層３３に相当）／反強磁性層からなる。また、セル形成方法も実施の形態２と同様フォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。
【００５０】
本実施の形態ではｐ型磁性半導体１３から第１の強磁性自由層３１にスピン注入されることにより第１の強磁性自由層３１の磁化が反転する。
【００５１】
従って本実施の形態においては、電流により第１の強磁性自由層５１の磁化方向を第２の強磁性層５２の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能となる。
【００５２】
こうして作製したメモリセルの代表的な電流−電圧特性も図１３のデータが得られたが、実施の形態１に比べ出力が１０倍大きくなる。
【００５３】
これは、ｐ型磁性半導体１３を用いたことにより、トンネル型磁気抵抗効果素子３に非常にスピン分極率の大きな電流が流れるために、磁気抵抗比が増大したためである。
【００５４】
［実施の形態１０］
図１０は磁性半導体１５上にトンネル型磁気抵抗効果素子３が形成されたメモリセル１の断面模式図を示す。各層に用いた材料は実施の形態５に示した構成と同様である。メモリセル１におけるトンネル型磁気抵抗効果素子３の膜構成は実施の形態６（図６）と同様、強磁性層（図１０の第１の強磁性層５１が図２の第２の強磁性層３２に相当）／強磁性層間トンネルバリア層／強磁性層（図９の第２の強磁性層５２が図２の第３の強磁性層３３に相当）／反強磁性層からなる。各層に用いた材料は実施の形態６に示した構成と同様である。また、セル形成方法も実施の形態６と同様フォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。
本実施の形態では磁性半導体１５から第１の強磁性自由層３１にスピン注入されることにより第１の強磁性自由層３１の磁化が反転する。
【００５５】
本実施の形態においても、実施の形態９におけると同様、電流により第１の強磁性自由層５１の磁化方向を第２の強磁性層５２の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能となる。
【００５６】
こうして作製したメモリセルの代表的な電流−電圧特性も図１３のデータが得られたが、実施の形態１に比べ出力が１０倍大きくなる。
【００５７】
これは、磁性半導体１５を用いたことにより、トンネル型磁気抵抗効果素子３に非常にスピン分極率の大きな電流が流れるために、磁気抵抗比が増大したためである。
【００５８】
［実施の形態１１］
図１１は図１０に示した構成において半導体―強磁性層間トンネルバリア２１を介して第１の強磁性自由層３１と磁性半導体１５が隣接したメモリセル１の断面模式図を示す。メモリセル１におけるトンネル型磁気抵抗効果素子３の膜構成は実施の形態８（図８）と同様である。各層に用いた材料は実施の形態８に示した構成材料と同様である。また、セル形成方法も実施の形態１と同様フォトリソグラフィーとエッチング及びＥＢリソグラフィーを用いて行った。
本実施の形態では磁性半導体１５から第一の強磁性自由層３１にスピン注入されることにより第一の強磁性自由層３１の磁化が反転する。
【００５９】
本実施の形態においても、実施の形態９におけると同様、電流により第１の強磁性自由層５１の磁化方向を第２の強磁性層５２の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能となる。
【００６０】
こうして作製したメモリセルの代表的な電流−電圧特性も図１３のデータが得られたが、実施の形態１に比べ出力が１０倍大きくなる。
【００６１】
これは、磁性半導体１５を用いたことにより、トンネル型磁気抵抗効果素子３に非常にスピン分極率の大きな電流が流れるために、磁気抵抗比が増大したためである。
【００６２】
［実施の形態１２］
図１２はメモリセル１を磁気メモリに応用する際の配置の例を示す。メモリセル１は２端子によりスイッチング且つスピン注入磁化反転動作が可能なためメモリセル配置が非常に単純になると同時に配線数が減少するため４Ｆ２の高密度な集積化が可能である。本実施の形態１２のメモリでは１Ｇｂｉｔ以上のメモリが実現可能である。
【００６３】
図１５から図２０は上記実施の形態３から実施の形態８で示したメモリセルにおいて反強磁性層３４のない構成である。これらの場合も実施の形態１におけると同様、電流により第２の強磁性自由層３２の磁化方向を第３の強磁性層３３の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能である。
【００６４】
また、図２１から図２３は上記実施の形態９から実施の形態１１で示したメモリセルにおいて反強磁性層３４のない構成である。これらの場合も実施の形態９におけると同様、電流により第１の強磁性自由層５１の磁化方向を第２の強磁性層５２の磁化方向に対して平行、反平行配置にすることが可能であり、電流誘起磁場によらない磁化反転が可能となる。
【００６５】
こうして作製したメモリセルの代表的な電流―電圧特性も図１３に示したような特性が得られた。
【００６６】
【発明の効果】
上述したような２端子の不揮発性磁気メモリセルを磁気メモリに組み込むことにより、スイッチングと電流磁場によらない磁化反転を実現できるためメモリセルの面積を小さくできるとともに、大容量の集積化が可能である。
【図面の簡単な説明】
【図１】本発明の不揮発性磁気メモリセルの構成例を示した図である。
【図２】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図３】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図４】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図５】本発明の不揮発性磁気メモリセルの他の構成例を示した図である
【図６】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図７】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図８】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図９】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図１０】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図１１】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図１２】本発明の不揮発性磁気メモリセルにより構成される不揮発性磁気メモリの構成例を示した図である。
【図１３】本発明の不揮発性磁気メモリセルにおける電流―電圧特性の代表的データを示したものである。
【図１４】従来の磁気メモリセルの代表的断面模式図を示したものである。
【図１５】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図１６】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図１７】本発明の不揮発性磁気メモリセルの他の構成例を示した図である
【図１８】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図１９】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図２０】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図２１】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図２２】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【図２３】本発明の不揮発性磁気メモリセルの他の構成例を示した図である。
【符号の説明】
１…メモリセル、２…スピン注入磁化反転誘起層、３…トンネル型磁気抵抗効果素子、４…ｐｎダイオード、５…積層体、６…ショットキーダイオード、１１…ｎ型半導体、１２…ｐ型半導体、１３…ｐ型磁性半導体、１４…半導体、１５…磁性半導体、２１…半導体―強磁性体間のトンネルバリア層、２２…強磁性層間トンネルバリア層、３１…第１の強磁性層、３２…第２の強磁性層、３３…第３の強磁性層、３４…反強磁性層、３５…非磁性層、４１…ビット線、４２…ワード線、５１…第１の強磁性層、５２…第２の強磁性層。
Claims (18)
- ビット線と、ワード線と、ビット線とワード線に電気的に接続されて形成された積層体を有し、
上記積層体は、ｐｎダイオード、第１の強磁性層、非磁性層、第２の強磁性層、強磁性層間トンネルバリア層、及び第３の強磁性層をこの順に積層された構造を有し、
上記ワード線は、上記ダイオードと電気的に接続され、上記ビット線は、上記第３の強磁性層と電気的に接続されていることを特徴とする不揮発性磁気メモリ。 - 上記ビット線と第３の強磁性層との間に反強磁性層を備えることを特徴とする請求項１に記載の磁気メモリ。
- 上記ｐｎダイオードと第１の強磁性層との間に、ダイオードー強磁性層間トンネルバリア層を備えることを特徴とする請求項１あるいは２に記載の磁気メモリ。
- 上記ｐｎダイオードを構成するｐ型半導体はｐ型磁性半導体であることを特徴とする請求項１あるいは２に記載の不揮発性磁気メモリ。
- ビット線と、ワード線と、ビット線とワード線に電気的に接続されて形成された積層体を有し、
上記積層体は、半導体と第１の強磁性層からなるショットキーダイオード、非磁性層、第２の強磁性自由層、強磁性層間トンネルバリア層、第３の強磁性層がこの順に積層された構造を有し、
上記ワード線は、上記ショットキーダイオードの半導体と電気的に接続され、上記ビット線は、上記第３の強磁性層と電気的に接続されていることを特徴とする不揮発性磁気メモリ。 - 上記ビット線と第３の強磁性層との間に反強磁性層を備えることを特徴とする請求項５に記載の不揮発性磁気メモリ。
- 上記ショットキーダイオードを構成する半導体は磁性半導体であることを特徴とする請求項５あるいは６に記載の不揮発性磁気メモリ。
- 上記ショットキーダイオードは半導体と第１強磁性層との間に半導体―強磁性層間トンネルバリア層を備えることを特徴とする請求項５あるいは６に記載の不揮発性磁気メモリ。
- 上記第１の強磁性層と非磁性層と第２の強磁性層の積層部分は、スピン注入磁化反転を示すことを特徴とする請求項１〜８のいずれかに記載の不揮発性磁気メモリ。
- 上記第２の強磁性層と上記強磁性層間トンネルバリア層と上記第３の強磁性層の積層部分は、トンネル磁気抵抗効果を示すことを特徴とする請求項１〜８のいずれかに記載の不揮発性磁気メモリ。
- 上記第１の強磁性層の磁化の方向は固定されていることを特徴とする請求項１〜８のいずれかに記載の不揮発性磁気メモリ。
- 上記第３の強磁性層の磁化の方向は固定されていることを特徴とする請求項１〜８のいずれかに記載の不揮発性磁気メモリ。
- 上記第３の強磁性層の磁化の方向は、上記強磁性層間トンネルバリア層と対向する側とは反対側に形成された反強磁性層により固定されていることを特徴とする請求項１２に記載の不揮発性磁気メモリ。
- 上記第３の強磁性層の保磁力は、上記第２の強磁性層の保磁力よりも小さいことを特徴とする請求項１２に記載の不揮発性磁気メモリ。
- ビット線と、ワード線と、ビット線とワード線に電気的に接続されて形成された積層体を有し、
上記積層体は、ｐｎダイオードとトンネル型磁気抵抗効果素子が積層された構造を有し、上記ｐｎダイオードを形成するｐ型半導体はｐ型磁性半導体であり、上記トンネル型磁気抵抗効果素子は第１強磁性層、強磁性層間トンネルバリア層、第２強磁性層を備え、上記ワード線は、上記ｐｎダイオードと電気的に接続され、上記ビット線は、上記第２強磁性層と電気的に接続されていることを特徴とする不揮発性磁気メモリ。 - 上記ビット線と第２強磁性層との間に反強磁性層を備えることを特徴とする請求項１５に記載の不揮発性磁気メモリ。
- 請求項４、７あるいは１５のいずれかに記載の磁気メモリセルにおいて上記磁性半導体は、Ｍｎ、Ｇａ、Ａｓ、Ｉｎ、Ｇｅ、Ｓｉ、Ｃｒのいずれか一つを含むことを特徴とする不揮発性磁気メモリ。
- 請求項９に記載の磁気メモリセルにおいて上記スピン注入磁化反転誘起層は、Ｃｏ、Ｆｅ、Ｎｉ、Ｃｕ、Ａｕ、Ｒｕ、Ａｌ、Ａｇ、Ｐｔの少なくとも一つを含むことを特徴とする不揮発性磁気メモリ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002345435A JP2004179483A (ja) | 2002-11-28 | 2002-11-28 | 不揮発性磁気メモリ |
| US10/453,547 US6754100B1 (en) | 2002-11-28 | 2003-06-04 | High output nonvolatile magnetic memory |
| US10/842,572 US6842368B2 (en) | 2002-11-28 | 2004-05-11 | High output nonvolatile magnetic memory |
| US11/003,473 US7102923B2 (en) | 2002-11-28 | 2004-12-06 | High output nonvolatile magnetic memory |
| US11/488,719 US7203090B2 (en) | 2002-11-28 | 2006-07-19 | High output nonvolatile magnetic memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002345435A JP2004179483A (ja) | 2002-11-28 | 2002-11-28 | 不揮発性磁気メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004179483A true JP2004179483A (ja) | 2004-06-24 |
| JP2004179483A5 JP2004179483A5 (ja) | 2005-12-08 |
Family
ID=32376006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002345435A Pending JP2004179483A (ja) | 2002-11-28 | 2002-11-28 | 不揮発性磁気メモリ |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US6754100B1 (ja) |
| JP (1) | JP2004179483A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269530A (ja) * | 2005-03-22 | 2006-10-05 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
| KR100851891B1 (ko) | 2006-12-15 | 2008-08-13 | 한국과학기술연구원 | 전도성 질화물을 사이층으로 사용한 높은 스핀주입 효율을 갖는 다층막 구조 |
| KR100884610B1 (ko) * | 2008-07-18 | 2009-02-23 | 한국과학기술연구원 | 전도성 질화물을 사이층으로 사용한 높은 스핀주입 효율을갖는 다층막 구조 및 그 제조방법 |
| WO2009098796A1 (ja) | 2008-02-08 | 2009-08-13 | Fuji Electric Holdings Co., Ltd. | 磁気メモリー素子、その駆動方法及び不揮発性記憶装置 |
| WO2009157101A1 (ja) | 2008-06-25 | 2009-12-30 | 富士電機ホールディングス株式会社 | 磁気メモリ素子とその駆動方法及び不揮発記憶装置 |
| US7652912B2 (en) | 2005-09-22 | 2010-01-26 | Renesas Technology Corp. | Nonvolatile semiconductor memory device performing data writing in a toggle manner |
| WO2010064476A1 (ja) | 2008-12-02 | 2010-06-10 | 富士電機ホールディングス株式会社 | 磁気メモリー素子及び不揮発性記憶装置 |
| WO2010073790A1 (ja) | 2008-12-22 | 2010-07-01 | 富士電機ホールディングス株式会社 | 磁気抵抗素子およびそれを用いる記憶装置 |
| WO2010134378A1 (ja) | 2009-05-19 | 2010-11-25 | 富士電機ホールディングス株式会社 | 磁気メモリ素子およびそれを用いる記憶装置 |
| US8995179B2 (en) | 2009-09-17 | 2015-03-31 | Fuji Electric Co., Ltd. | Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element |
| US10482939B2 (en) | 2016-11-29 | 2019-11-19 | Samsung Electronics Co., Ltd. | Magnetic memory device and method of writing magnetic memory device |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4032695B2 (ja) * | 2001-10-23 | 2008-01-16 | ソニー株式会社 | 磁気メモリ装置 |
| US7006375B2 (en) * | 2003-06-06 | 2006-02-28 | Seagate Technology Llc | Hybrid write mechanism for high speed and high density magnetic random access memory |
| US20050110004A1 (en) * | 2003-11-24 | 2005-05-26 | International Business Machines Corporation | Magnetic tunnel junction with improved tunneling magneto-resistance |
| US6965522B2 (en) * | 2004-03-17 | 2005-11-15 | Macronix International Co., Ltd. | Tunneling diode magnetic junction memory |
| US7196367B2 (en) * | 2004-09-30 | 2007-03-27 | Intel Corporation | Spin polarization amplifying transistor |
| JP2006196687A (ja) * | 2005-01-13 | 2006-07-27 | Tdk Corp | 磁気メモリ |
| JP4599259B2 (ja) * | 2005-09-20 | 2010-12-15 | 株式会社東芝 | 磁気素子及びこれを用いた磁気信号処理装置 |
| FR2892231B1 (fr) * | 2005-10-14 | 2008-06-27 | Commissariat Energie Atomique | Dispositif magnetique a jonction tunnel magnetoresistive et memoire magnetique a acces aleatoire |
| JP5040105B2 (ja) * | 2005-12-01 | 2012-10-03 | ソニー株式会社 | 記憶素子、メモリ |
| US20070132049A1 (en) * | 2005-12-12 | 2007-06-14 | Stipe Barry C | Unipolar resistance random access memory (RRAM) device and vertically stacked architecture |
| US20070253245A1 (en) * | 2006-04-27 | 2007-11-01 | Yadav Technology | High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory |
| DE102006010652B4 (de) * | 2006-03-06 | 2008-02-14 | Bundesrepublik Deutschland, vertr. durch d. Bundesministerium f. Wirtschaft und Technologie, dieses vertreten durch d. Präsidenten d. Physikalisch-Technischen Bundesanstalt | Magnetfeldsensor |
| US7486550B2 (en) * | 2006-06-06 | 2009-02-03 | Micron Technology, Inc. | Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell |
| US20080273375A1 (en) * | 2007-05-02 | 2008-11-06 | Faiz Dahmani | Integrated circuit having a magnetic device |
| US7682841B2 (en) * | 2007-05-02 | 2010-03-23 | Qimonda Ag | Method of forming integrated circuit having a magnetic tunnel junction device |
| US20080272448A1 (en) * | 2007-05-02 | 2008-11-06 | Faiz Dahmani | Integrated circuit having a magnetic tunnel junction device |
| WO2009102577A1 (en) * | 2008-02-13 | 2009-08-20 | University Of Delaware | Electromagnetic wave detection methods and apparatus |
| JPWO2009110119A1 (ja) * | 2008-03-06 | 2011-07-14 | 富士電機ホールディングス株式会社 | 強磁性トンネル接合素子および強磁性トンネル接合素子の駆動方法 |
| KR101586271B1 (ko) * | 2008-04-03 | 2016-01-20 | 삼성전자주식회사 | 자기 메모리 소자 및 그 정보 쓰기 및 읽기 방법 |
| US8659852B2 (en) | 2008-04-21 | 2014-02-25 | Seagate Technology Llc | Write-once magentic junction memory array |
| US7852663B2 (en) * | 2008-05-23 | 2010-12-14 | Seagate Technology Llc | Nonvolatile programmable logic gates and adders |
| US7855911B2 (en) * | 2008-05-23 | 2010-12-21 | Seagate Technology Llc | Reconfigurable magnetic logic device using spin torque |
| US7974119B2 (en) | 2008-07-10 | 2011-07-05 | Seagate Technology Llc | Transmission gate-based spin-transfer torque memory unit |
| US8416539B2 (en) * | 2008-08-07 | 2013-04-09 | HGST Netherlands B.V. | Magnetic field sensing system using spin-torque diode effect |
| US7881098B2 (en) | 2008-08-26 | 2011-02-01 | Seagate Technology Llc | Memory with separate read and write paths |
| US7985994B2 (en) | 2008-09-29 | 2011-07-26 | Seagate Technology Llc | Flux-closed STRAM with electronically reflective insulative spacer |
| US8169810B2 (en) | 2008-10-08 | 2012-05-01 | Seagate Technology Llc | Magnetic memory with asymmetric energy barrier |
| US8089132B2 (en) | 2008-10-09 | 2012-01-03 | Seagate Technology Llc | Magnetic memory with phonon glass electron crystal material |
| US8039913B2 (en) * | 2008-10-09 | 2011-10-18 | Seagate Technology Llc | Magnetic stack with laminated layer |
| US7880209B2 (en) * | 2008-10-09 | 2011-02-01 | Seagate Technology Llc | MRAM cells including coupled free ferromagnetic layers for stabilization |
| US9030867B2 (en) * | 2008-10-20 | 2015-05-12 | Seagate Technology Llc | Bipolar CMOS select device for resistive sense memory |
| US7936580B2 (en) * | 2008-10-20 | 2011-05-03 | Seagate Technology Llc | MRAM diode array and access method |
| US7852667B2 (en) * | 2008-10-27 | 2010-12-14 | Seagate Technology Llc | ST-RAM employing a magnetic resonant tunneling diode as a spacer layer |
| US20100102405A1 (en) * | 2008-10-27 | 2010-04-29 | Seagate Technology Llc | St-ram employing a spin filter |
| US7936583B2 (en) * | 2008-10-30 | 2011-05-03 | Seagate Technology Llc | Variable resistive memory punchthrough access method |
| US8045366B2 (en) * | 2008-11-05 | 2011-10-25 | Seagate Technology Llc | STRAM with composite free magnetic element |
| US7825478B2 (en) * | 2008-11-07 | 2010-11-02 | Seagate Technology Llc | Polarity dependent switch for resistive sense memory |
| US8043732B2 (en) | 2008-11-11 | 2011-10-25 | Seagate Technology Llc | Memory cell with radial barrier |
| US7826181B2 (en) * | 2008-11-12 | 2010-11-02 | Seagate Technology Llc | Magnetic memory with porous non-conductive current confinement layer |
| US8178864B2 (en) | 2008-11-18 | 2012-05-15 | Seagate Technology Llc | Asymmetric barrier diode |
| US8289756B2 (en) | 2008-11-25 | 2012-10-16 | Seagate Technology Llc | Non volatile memory including stabilizing structures |
| US8203869B2 (en) | 2008-12-02 | 2012-06-19 | Seagate Technology Llc | Bit line charge accumulation sensing for resistive changing memory |
| US7826259B2 (en) | 2009-01-29 | 2010-11-02 | Seagate Technology Llc | Staggered STRAM cell |
| JP5166322B2 (ja) * | 2009-03-03 | 2013-03-21 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| KR101068573B1 (ko) * | 2009-04-30 | 2011-09-30 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| US8941379B2 (en) * | 2009-05-14 | 2015-01-27 | University Of Delaware | Electromagnetic wave detection systems and methods |
| KR101161745B1 (ko) * | 2009-06-05 | 2012-07-02 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
| US8159856B2 (en) | 2009-07-07 | 2012-04-17 | Seagate Technology Llc | Bipolar select device for resistive sense memory |
| US7999338B2 (en) | 2009-07-13 | 2011-08-16 | Seagate Technology Llc | Magnetic stack having reference layers with orthogonal magnetization orientation directions |
| US8158964B2 (en) | 2009-07-13 | 2012-04-17 | Seagate Technology Llc | Schottky diode switch and memory units containing the same |
| US8648426B2 (en) | 2010-12-17 | 2014-02-11 | Seagate Technology Llc | Tunneling transistors |
| KR20120069380A (ko) | 2010-12-20 | 2012-06-28 | 에스케이하이닉스 주식회사 | 자기 메모리 장치 및 이를 위한 레퍼런스 셀의 프로그램 방법 및 검증 방법 |
| KR101312366B1 (ko) | 2011-04-06 | 2013-09-26 | 에스케이하이닉스 주식회사 | 자기 메모리 장치를 위한 라이트 드라이버 회로 및 자기 메모리 장치 |
| KR20120115798A (ko) | 2011-04-11 | 2012-10-19 | 에스케이하이닉스 주식회사 | 반도체 집적 회로 및 그의 동작 방법 |
| US8889433B2 (en) * | 2013-03-15 | 2014-11-18 | International Business Machines Corporation | Spin hall effect assisted spin transfer torque magnetic random access memory |
| CN105229741B (zh) * | 2013-06-21 | 2018-03-30 | 英特尔公司 | Mtj自旋霍尔mram位单元以及阵列 |
| KR20150019920A (ko) * | 2013-08-16 | 2015-02-25 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| EP3382768B1 (en) * | 2015-11-27 | 2020-12-30 | TDK Corporation | Spin current magnetization reversal element, magnetoresistance effect element, and magnetic memory |
| US11342015B1 (en) * | 2020-11-24 | 2022-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and memory circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002305337A (ja) * | 2000-12-07 | 2002-10-18 | Commiss Energ Atom | 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611405B1 (en) * | 1999-09-16 | 2003-08-26 | Kabushiki Kaisha Toshiba | Magnetoresistive element and magnetic memory device |
| US6285581B1 (en) * | 1999-12-13 | 2001-09-04 | Motorola, Inc. | MRAM having semiconductor device integrated therein |
| JP4818519B2 (ja) * | 2001-02-06 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置 |
| JP3583102B2 (ja) * | 2001-12-27 | 2004-10-27 | 株式会社東芝 | 磁気スイッチング素子及び磁気メモリ |
| US6611105B1 (en) * | 2002-03-12 | 2003-08-26 | Yu-Sheng Chiu | Electric bulb structure |
| US6728132B2 (en) * | 2002-04-03 | 2004-04-27 | Micron Technology, Inc. | Synthetic-ferrimagnet sense-layer for high density MRAM applications |
| US6847547B2 (en) * | 2003-02-28 | 2005-01-25 | Grandis, Inc. | Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element |
-
2002
- 2002-11-28 JP JP2002345435A patent/JP2004179483A/ja active Pending
-
2003
- 2003-06-04 US US10/453,547 patent/US6754100B1/en not_active Expired - Fee Related
-
2004
- 2004-05-11 US US10/842,572 patent/US6842368B2/en not_active Expired - Fee Related
- 2004-12-06 US US11/003,473 patent/US7102923B2/en not_active Expired - Fee Related
-
2006
- 2006-07-19 US US11/488,719 patent/US7203090B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002305337A (ja) * | 2000-12-07 | 2002-10-18 | Commiss Energ Atom | 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269530A (ja) * | 2005-03-22 | 2006-10-05 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
| JP4693450B2 (ja) * | 2005-03-22 | 2011-06-01 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
| US7652912B2 (en) | 2005-09-22 | 2010-01-26 | Renesas Technology Corp. | Nonvolatile semiconductor memory device performing data writing in a toggle manner |
| KR100851891B1 (ko) | 2006-12-15 | 2008-08-13 | 한국과학기술연구원 | 전도성 질화물을 사이층으로 사용한 높은 스핀주입 효율을 갖는 다층막 구조 |
| US8274820B2 (en) | 2008-02-08 | 2012-09-25 | Fuji Electric Co., Ltd. | Magnetic memory element, method of driving same, and nonvolatile storage device |
| WO2009098796A1 (ja) | 2008-02-08 | 2009-08-13 | Fuji Electric Holdings Co., Ltd. | 磁気メモリー素子、その駆動方法及び不揮発性記憶装置 |
| WO2009157101A1 (ja) | 2008-06-25 | 2009-12-30 | 富士電機ホールディングス株式会社 | 磁気メモリ素子とその駆動方法及び不揮発記憶装置 |
| US8709617B2 (en) | 2008-06-25 | 2014-04-29 | Fuji Electric Co., Ltd. | Magnetic memory element, driving method for same, and nonvolatile storage device |
| KR100884610B1 (ko) * | 2008-07-18 | 2009-02-23 | 한국과학기술연구원 | 전도성 질화물을 사이층으로 사용한 높은 스핀주입 효율을갖는 다층막 구조 및 그 제조방법 |
| US8929131B2 (en) | 2008-12-02 | 2015-01-06 | Fuji Electric Co., Ltd. | Magnetic memory element and non-volatile storage device |
| WO2010064476A1 (ja) | 2008-12-02 | 2010-06-10 | 富士電機ホールディングス株式会社 | 磁気メモリー素子及び不揮発性記憶装置 |
| US8456896B2 (en) | 2008-12-22 | 2013-06-04 | Fuji Electric Co., Ltd. | Magnetoresistance element and storage device using the same |
| WO2010073790A1 (ja) | 2008-12-22 | 2010-07-01 | 富士電機ホールディングス株式会社 | 磁気抵抗素子およびそれを用いる記憶装置 |
| WO2010134378A1 (ja) | 2009-05-19 | 2010-11-25 | 富士電機ホールディングス株式会社 | 磁気メモリ素子およびそれを用いる記憶装置 |
| US8995179B2 (en) | 2009-09-17 | 2015-03-31 | Fuji Electric Co., Ltd. | Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element |
| US9525127B2 (en) | 2009-09-17 | 2016-12-20 | Iii Holdings 3, Llc | Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element |
| US10468591B2 (en) | 2009-09-17 | 2019-11-05 | Iii Holdings 3, Llc | Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element |
| US10756261B2 (en) | 2009-09-17 | 2020-08-25 | Iii Holdings 3, Ltd. | Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element |
| EP3703113A2 (en) | 2009-09-17 | 2020-09-02 | III Holdings 3, LLC | Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element |
| US10482939B2 (en) | 2016-11-29 | 2019-11-19 | Samsung Electronics Co., Ltd. | Magnetic memory device and method of writing magnetic memory device |
| US10734051B2 (en) | 2016-11-29 | 2020-08-04 | Samsung Electronics Co., Ltd. | Magnetic memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060256614A1 (en) | 2006-11-16 |
| US7102923B2 (en) | 2006-09-05 |
| US20050094436A1 (en) | 2005-05-05 |
| US20040105305A1 (en) | 2004-06-03 |
| US6842368B2 (en) | 2005-01-11 |
| US20040208053A1 (en) | 2004-10-21 |
| US7203090B2 (en) | 2007-04-10 |
| US6754100B1 (en) | 2004-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004179483A (ja) | 不揮発性磁気メモリ | |
| US9419210B2 (en) | Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers | |
| JP5279384B2 (ja) | Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法 | |
| US8026562B2 (en) | Magnetic memory element utilizing spin transfer switching | |
| US6847547B2 (en) | Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element | |
| US7348589B2 (en) | Low power consumption magnetic memory and magnetic information recording device | |
| US20140312441A1 (en) | Novel spin hall effect magnetic-ram | |
| US10483459B2 (en) | Magnetic memory | |
| JP2005116923A (ja) | スピントルクを用いた不揮発性磁気メモリセルおよびこれを用いた磁気ランダムアクセスメモリ | |
| JP2004186274A (ja) | スピン注入素子及びスピン注入素子を用いた磁気装置 | |
| KR20110094045A (ko) | 자기 저항 효과 소자, 그것을 이용한 자기 메모리 셀 및 자기 랜덤 액세스 메모리 | |
| JP2018093059A (ja) | スピン流磁化反転素子、磁気抵抗効果素子および磁気メモリ | |
| JP3693247B2 (ja) | 磁気抵抗効果記憶素子およびその製造方法 | |
| JP5166600B2 (ja) | トンネル磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ | |
| JP2010098259A (ja) | メモリセル、ならびに、磁気メモリ素子 | |
| JP2010219177A (ja) | 磁気トンネル接合素子、磁気ランダムアクセスメモリ | |
| JP4146202B2 (ja) | スピントンネルトランジスタ、磁気再生ヘッド、磁気情報再生システム、及び磁気記憶装置 | |
| JP2008192634A (ja) | トンネル磁気抵抗効果膜および磁気デバイス | |
| JP5562946B2 (ja) | トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ | |
| KR101144211B1 (ko) | 자기저항소자 | |
| JP5030888B2 (ja) | 共鳴トンネル磁気抵抗効果素子、磁気メモリセル及び磁気ランダムアクセスメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051019 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051019 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100803 |