JP4693450B2 - 磁気抵抗効果素子および磁気メモリ - Google Patents

磁気抵抗効果素子および磁気メモリ Download PDF

Info

Publication number
JP4693450B2
JP4693450B2 JP2005082219A JP2005082219A JP4693450B2 JP 4693450 B2 JP4693450 B2 JP 4693450B2 JP 2005082219 A JP2005082219 A JP 2005082219A JP 2005082219 A JP2005082219 A JP 2005082219A JP 4693450 B2 JP4693450 B2 JP 4693450B2
Authority
JP
Japan
Prior art keywords
layer
magnetization
magnetic
nonmagnetic
magnetization pinned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005082219A
Other languages
English (en)
Other versions
JP2006269530A (ja
Inventor
口 智 明 井
藤 好 昭 斉
山 英 行 杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005082219A priority Critical patent/JP4693450B2/ja
Priority to US11/228,326 priority patent/US7663171B2/en
Publication of JP2006269530A publication Critical patent/JP2006269530A/ja
Priority to US12/637,009 priority patent/US7977719B2/en
Application granted granted Critical
Publication of JP4693450B2 publication Critical patent/JP4693450B2/ja
Priority to US13/170,650 priority patent/US8134193B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3227Exchange coupling via one or more magnetisable ultrathin or granular films
    • H01F10/3231Exchange coupling via one or more magnetisable ultrathin or granular films via a non-magnetic spacer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3281Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn only by use of asymmetry of the magnetic film pair itself, i.e. so-called pseudospin valve [PSV] structure, e.g. NiFe/Cu/Co

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、磁気抵抗効果素子および磁気メモリに関する。
磁性体膜を用いた磁気抵抗効果素子は、磁気ヘッド、磁気センサなどに用いられているとともに固体磁気メモリ(MRAM(Magnetic Random Access Memory))に用いることが提案されている。
近年、2つの磁性金属層の間に1層の誘電体を挿入したサンドイッチ構造膜を有し、膜面に対して垂直に電流を流し、トンネル電流を利用した磁気抵抗効果素子として、いわゆる「トンネル磁気抵抗効果素子(以下、TMR(Tunneling Magneto-Resistance effect)素子ともいう)」が提案されている。TMR素子は、室温においても20%以上の磁気抵抗変化率が得られるようになったことからMRAMへの民生応用技術開発が盛んに行われている。
このTMR素子は、強磁性層上に厚さが0.6nm〜2.0nmの薄いAl(アルミニウム)層を成膜した後、その表面を酸素グロー放電または酸素ガスに曝してAlからなるトンネルバリア層を形成することにより実現できる。また、最近では、トンネルバリア層にMgO(酸化マグネシウム)を用いるTMR素子も研究されている。
また、この強磁性1重トンネル接合のトンネルバリア層を挟む一方の強磁性層に反強磁性層を付与して上記強磁性層を磁化が固着された磁化固着層とした構造を有する強磁性1重トンネル接合素子が提案されている。また、誘電体中に分散した磁性粒子を介した強磁性トンネル接合や、強磁性膜が連続膜である強磁性2重トンネル接合素子も提案されている。
これらの磁気抵抗効果素子においても、20%〜220%の磁気抵抗変化率が得られるようになったこと、および所望の出力電圧値を得るためTMR素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられることから、MRAMへの応用の可能性がある。TMR素子をMRAMのメモリ素子として用いた場合、トンネルバリア層を挟む一方の強磁性層を磁化固着層とし、他方の強磁性層を磁気記録層(磁化自由層)とする。これらの強磁性1重トンネル接合あるいは強磁性2重トンネル接合を用いたメモリ素子は、不揮発性で書き込み読み出し時間も10ナノ秒以下と速く、書き換え回数も1015以上というポテンシャルを有する。
しかし、メモリのセルサイズに関しては、メモリセルが1個のトランジスタと1個のTMR素子からなるアーキテクチャを用いた場合、半導体のDRAM(Dynamic Random Access Memory)以下にサイズを小さくできないという問題がある。
この問題を解決するために、ビット線とワード線との間にTMR素子とダイオードを直列接続したダイオード型アーキテクチャや、ビット線とワード線の間にTMR素子を配置した単純マトリックス型アーキテクチャが提案されている。
しかし、いずれの場合も磁気記録層への書き込み時には電流パルスによる電流磁場で磁気記録層の磁化の反転を行っているため、消費電力が大きい、大容量化したとき配線の許容電流密度に限界があり大容量化できない、電流を流すためのドライバの面積が大きくなってしまうなどの問題点が有る。
上記の問題に対し、書き込み配線の周りに高透磁率磁性材料からなる薄膜を設けた固体磁気メモリが提案されている。この磁気メモリによれば配線の周囲に高透磁率の磁性膜が設けられているため、磁気記録層への情報書き込みに必要な電流値を効率的に低減できる。しかしながら、この場合でも、書き込み電流を1mA以下にすることは非常に困難であった。
これら課題を解決するために、スピン注入法による書き込み方法が提案されている。このスピン注入法は、スピン偏極した電流を、メモリ素子の磁気記録層に注入することによって磁気記録層の磁化を反転することを利用している。このスピン注入法においては、スピン偏極した電流を注入して磁気記録層の磁化を反転する場合に、メモリ素子の面積が大きいと上記電流による環状の磁界が発生してしまい、磁化の反転が起こらない。
さらに固体磁気メモリとして応用するためには、高集積化することが求められるため、小さい面積でなおかつ面積のばらつきの小さい素子を形成することが必要とされる。さらに、熱揺らぎ耐性が限界となるサイズ0.1×0.1μmより小さなセルも含め、色々なサイズのセルであっても低電流書き込みが可能で、熱揺らぎに対する磁気記録層の熱安定性を有することが必要である。
ただし、従来のTMR素子においては、スピン注入書き込みに必要な電流密度は10 A/cm程度と高いため、トンネルバリア層が破壊されるという問題が生じている。したがって、TMR素子の破壊を起こさずに安定な書き込みを実現するためには、書き込み電流の低減が求められる。また、MRAMに応用する際、書き込み電流の低減は消費電力の低減につながるため、必要不可欠な技術である。なお、巨大磁気抵抗(GMR : Giant magnetoresistance)効果素子においては、書き込み電流が電流の方向によらず、かつ、書き込み電流を1桁程度小さくするための手法として、デュアル・ピン構造が提案されている。このデュアル・ピン構造においては、第1および第2ピン層の磁化の向きが反平行でかつスピン反射膜を構成する非磁性層および第2ピン層としてそれぞれCu、Co90Fe10を用いることにより、スピン注入による磁化反転の反転電流密度をそれぞれ6×10A/cm程度とすることが可能になった(例えば、非特許文献1参照)。しかし、メモリ応用に使用するためには、更なる電流密度低減が必要である。
49th MMM conference digest HA-05
以上に説明したように、従来のトンネル磁気抵抗(TMR : Tunnel magnetoresistance)効果素子においては、スピン注入書き込みに必要な電流密度は、6×10A/cm程度とまだ高く問題となっている。
そこで、本発明は、スピン注入書き込みに要する電流が低い磁気抵抗効果素子および磁気メモリを提供することを目的とする。
本発明の第1の態様による磁気抵抗効果素子は、磁化の方向が固着された第1磁化固着層と、磁化の方向が可変な磁化自由層と、前記第1磁化固着層と前記磁化自由層との間に設けられたトンネルバリア層と、前記磁化自由層の前記トンネルバリア層とは反対側に設けられ前記第1磁化固着層の磁化と略反平行となる方向に磁化が固着された第2磁化固着層と、前記磁化自由層と前記第2磁化固着層の間に設けられた非磁性層とを備え、前記第1磁化固着層と前記第2磁化固着層間に電流を流すことにより前記磁化自由層の磁化の方向が可変となり、前記第2磁化固着層が、Coを含む強磁性材料からなっている場合には、前記非磁性層の材質にZr、Hf、Rh、Ag,Auから選ばれた少なくとも1種の元素を含む金属であり、前記第2磁化固着層が、Feを含む強磁性材料からなっている場合には、前記非磁性層にRh、Pt、Ir、Al、Ag、Auから選ばれた少なくとも1種の元素を含む金属であり、前記第2磁化固着層が、Niを含む強磁性材料からなっている場合には、前記非磁性層にZr、Hf、Au、Agから選ばれた少なくとも1種の元素を含む金属であることを特徴とする。
なお、前記非磁性層がAgまたはAuから選ばれた少なくとも1種の元素を含む場合は、前記第2磁化固着層がCo−Fe合金、Co−Ni合金、またはFe−Ni合金からなっており、前記非磁性層がRhを含む場合は、前記第2磁化固着層が、Co−Fe合金であってもよい。
また、本発明の第2の態様による磁気抵抗効果素子は、磁化の方向が固着された第1磁化固着層と、磁化の方向が可変な磁化自由層と、前記第1磁化固着層と前記磁化自由層との間に設けられたトンネルバリア層と、前記磁化自由層の前記トンネルバリア層とは反対側に設けられ前記第1磁化固着層の磁化と略平行となる方向に磁化が固着された第2磁化固着層と、前記磁化自由層と前記第2磁化固着層の間に設けられた非磁性層とを備え、前記第1磁化固着層と前記第2磁化固着層間に電流を流すことにより前記磁化自由層の磁化の方向が可変となり、前記第2磁化固着層が、Coを含む強磁性材料からなっている場合には、前記非磁性層の材質にMn、V、Rhから選ばれた少なくとも1種の元素を含む金属であり、前記第2磁化固着層が、Feを含む強磁性材料からなっている場合には、前記非磁性層にIr、Rhから選ばれた少なくとも1種の元素を含む金属であり、前記第2磁化固着層が、Niを含む強磁性材料からなっている場合には、前記非磁性層にMnを含む金属であることを特徴とする。
また、本発明の第3の態様による磁気抵抗効果素子は、磁化の方向が固着された第1磁化固着層と、磁化の方向が可変な磁化自由層と、前記第1磁化固着層と前記磁化自由層との間に設けられたトンネルバリア層と、前記磁化自由層の前記トンネルバリア層とは反対側に設けられ前記第1磁化固着層の磁化と略平行となる方向に磁化が固着された第2磁化固着層と、前記磁化自由層と前記第2磁化固着層の間に設けられた非磁性層とを備え、前記第1磁化固着層と前記第2磁化固着層間に電流を流すことにより前記磁化自由層の磁化の方向が可変となり、前記非磁性層がCrを含み、前記第2磁化固着層は、
0.5≦x≦1; CoFe1−x
0≦y≦1; CoNi1−y
0≦z≦0.475; FeNi1−z
のいずれかであることを特徴とする。
また、本発明の第4の態様による磁気抵抗効果素子は、磁化の方向が固着された第1磁化固着層と、磁化の方向が可変な磁化自由層と、前記第1磁化固着層と前記磁化自由層との間に設けられたトンネルバリア層と、前記磁化自由層の前記トンネルバリア層とは反対側に設けられ前記第1磁化固着層の磁化と略平行となる方向に磁化が固着された第2磁化固着層と、前記磁化自由層と前記第2磁化固着層の間に設けられた非磁性層とを備え、前記第1磁化固着層と前記第2磁化固着層間に電流を流すことにより前記磁化自由層の磁化の方向が可変となり、前記非磁性層がIrを含み、前記第2磁化固着層は、
0.3≦x≦1; CoFe1−x
0≦y≦1; CoNi1−y
0≦z≦0.7; FeNi1−z
のいずれかであることを特徴とする。
また、本発明の第5の態様による磁気抵抗効果素子は、磁化の方向が固着された第1磁化固着層と、磁化の方向が可変な磁化自由層と、前記第1磁化固着層と前記磁化自由層との間に設けられたトンネルバリア層と、前記磁化自由層の前記トンネルバリア層とは反対側に設けられ前記第1磁化固着層の磁化と略平行となる方向に磁化が固着された第2磁化固着層と、前記磁化自由層と前記第2磁化固着層の間に設けられた非磁性層とを備え、前記第1磁化固着層と前記第2磁化固着層間に電流を流すことにより前記磁化自由層の磁化の方向が可変となり、前記非磁性層がMnを含み、前記第2磁化固着層は、
0≦x≦0.64; CoFe1−x
0.4≦z≦1.0; FeNi1−z
のいずれかであることを特徴とする。
また、本発明の第6の態様による磁気抵抗効果素子は、磁化の方向が固着された第1磁化固着層と、磁化の方向が可変な磁化自由層と、前記第1磁化固着層と前記磁化自由層との間に設けられたトンネルバリア層と、前記磁化自由層の前記トンネルバリア層とは反対側に設けられ前記第1磁化固着層の磁化と略平行となる方向に磁化が固着された第2磁化固着層と、前記磁化自由層と前記第2磁化固着層の間に設けられた非磁性層とを備え、前記第1磁化固着層と前記第2磁化固着層間に電流を流すことにより前記磁化自由層の磁化の方向が可変となり、前記非磁性層がVを含み、前記第2磁化固着層は、
0≦x≦0.64; CoFe1−x
0.375≦z≦1.0; FeNi1−z
いずれかであることを特徴とする。
また、本発明の第7の態様による磁気抵抗効果素子は、磁化の方向が固着された第1磁化固着層と、磁化の方向が可変な磁化自由層と、前記第1磁化固着層と前記磁化自由層との間に設けられたトンネルバリア層と、前記磁化自由層の前記トンネルバリア層とは反対側に設けられ前記第1磁化固着層の磁化と略平行となる方向に磁化が固着された第2磁化固着層と、前記磁化自由層と前記第2磁化固着層の間に設けられた非磁性層とを備え、前記第1磁化固着層と前記第2磁化固着層間に電流を流すことにより前記磁化自由層の磁化の方向が可変となり、前記非磁性層がRhを含み、前記第2磁化固着層は、
0≦x≦0.62; CoNi1−x
0≦z≦0.63; FeNi1−z
いずれかであることを特徴とする。
また、本発明の第8の態様による磁気抵抗効果素子は、磁化の方向が固着された第1磁化固着層と、磁化の方向が可変な磁化自由層と、前記第1磁化固着層と前記磁化自由層との間に設けられたトンネルバリア層と、前記磁化自由層の前記トンネルバリア層とは反対側に設けられ前記第1磁化固着層の磁化と略平行となる方向に磁化が固着された第2磁化固着層と、前記磁化自由層と前記第2磁化固着層の間に設けられた非磁性層とを備え、前記第1磁化固着層と前記第2磁化固着層間に電流を流すことにより前記磁化自由層の磁化の方向が可変となり、前記非磁性層がRuを含み、前記第2磁化固着層は、
0≦x<1.0; CoNi1−x
0≦z≦0.8; FeNi1−z
いずれかであることを特徴とする。
なお、前記磁化自由層は、誘電体もしくは絶縁体で隔てられた1つ以上の強磁性粒もしくは直径1nm〜100nm程度の強磁性体の柱状構造を有する層であってもよい。
また、本発明の第9の態様による磁気メモリは、上記記載の磁気抵抗効果素子を有するメモリセルと、前記磁気抵抗効果素子の一端が電気的に接続される第1配線と、前記磁気抵抗効果素子の他端が電気的に接続される第2配線と、を備えたことを特徴とする。
なお、前記第2磁化固着層において、Co、Fe、Niのうち2種以上の元素が含まれる場合は、これらの元素のうち一番多く含まれる元素を優先的に考慮して前記非磁性層に含まれる元素が決定される。一番多く含まれる元素が2種以上ある場合は、それぞれの元素を共に優先的に考慮する。勿論、前記第2磁化固着層に含まれるCo、Fe、Niのうちの2種以上の元素それぞれを考慮して前記非磁性層に含まれる元素が決定されることが好ましい。
また、本明細書においては、金属とは金属単体ばかりでなく合金を含むことを意味する。
本発明によれば、スピン注入書き込みに要する電流が低い磁気抵抗効果素子および磁気メモリを得ることができる。
以下、図面を参照して本発明の実施形態を説明する。
(第1実施形態)
本発明の第1実施形態による磁気抵抗効果素子の構成を図1に示す。この実施形態の磁気抵抗効果素子1は、下部電極となる下地層2と、下地層2上に設けられた反強磁性層3と、反強磁性層3上に設けられ磁化の方向が固着された第1磁化固着層4と、第1磁化固着層4上に設けられたトンネルバリア層5と、トンネルバリア層5上に設けられ磁気記録層となる磁化の方向が可変な磁化自由層6と、磁気記録層6上に設けられた非磁性層7と、非磁性層7上に設けられ第1磁化固着層4と向きが約180度異なる方向に磁化が固着された第2磁化固着層8と、第2磁化固着層8上に設けられた反強磁性層9と、反強磁性層9上に設けられた上部電極となる電極層10とを備え、下部下地層2と上部電極10間に電流を流す構成となっている。第1磁化固着層4は反強磁性層3との交換結合により磁化が固着されている。また、第2磁化固着層8は反強磁性層9との交換結合により磁化が固着されている。なお、本実施形態の磁気抵抗効果素子においては、トンネルバリア層5や磁気記録層6等は連続膜である。
このように構成された本実施形態の磁気抵抗効果素子1においては、第1磁化固着層4および第2磁化固着層8はスピン偏極した電子を反射する性質を有する。ここで、非磁性層7の材料を選択して用いることにより、第2磁化固着層と逆向きにスピン偏極した電子を効率的に反射させることができる。
なお、第1磁化固着層4および第2磁化固着層8の磁化の向きが互いに約180度異なるようにする一つの方法としては、図1に示すように、磁化固着層4、8にネール温度TNが異なる反強磁性層3、9を付与し、磁場中でのアニール処理後の冷却時に反強磁性層3と反強磁性層9のネール温度の間の適当な温度で磁場印加方向を180度回転すればよい。また、上記アニールプロセスを用いなくても、図2に示すように、第2磁化固着層8にシンセティックな反強磁性構造(以下、SAF(Synthetic-Anti-Ferro)構造ともいう)、すなわち非磁性層8を介して反強磁性結合した少なくとも2層の強磁性層8、8で挟んだ構造を適用することで、第1磁化固着層4と第2磁化固着層8の強磁性層8の磁化の向きが互いに約180度異なる配置を実現できる。
本実施形態において、第1磁化固着層4に対して磁気記録層6のスピンモーメント(磁化)を反平行→平行へのスピン反転させる場合、第1磁化固着層4側から磁気記録層6へ電子を注入すると第1磁化固着層4でスピン偏極した電子がトンネルバリア層5をトンネルし、磁気記録層6へスピントルクを及ぼす。このとき、スピン偏極した電子は、磁気記録層6から非磁性層7を介して第2磁化固着層8に流れるので、磁気記録層6のスピンが第1磁化固着層4のスピンに対して反平行の間は、磁気記録層6と第2磁化固着層8のスピンが平行のため、第2磁化固着層8によって反射された反射スピン電子も磁気記録層6へスピントルクを及ぼし、磁気記録層6のスピンが第1磁化固着層4のスピンに対して反平行→平行へ反転する。この2つのスピントルクにより、磁気記録層6のスピンの方向が変化することになる。
また、本実施形態において、第1磁化固着層4に対して磁気記録層6のスピンモーメントを平行→反平行へスピン反転させる場合、第2磁化固着層8から磁気記録層6へ電子を注入すると、第2磁化固着層8でスピン偏極された電子が非磁性層7を通過して磁気記録層6へ流れスピントルクを及ぼす。このとき、スピン偏極した電子はトンネルバリア層5をトンネルして第1磁化固着層4へ流れようとするが、トンネルバリア層5をトンネルする際、第1磁化固着層4のスピンの方向と同じスピンの方向を持つ電子はトンネル確率が高く容易に流れるが、反平行のスピンは反射される。磁気記録層6へ反射してきた電子は、磁気記録層6へスピントルクを及ぼし、この2つのスピントルクにより、磁気記録層6のスピンが平行→反平行へ反転する。
したがって、本実施形態の磁気抵抗効果素子1において、電流を流す方向を変えることにより、スピン注入書き込みを行うことが可能となり、“1”、“0”の書き込みを行うことができる。
本実施形態において、上記磁化固着層4、8の磁化の向きが略反平行の時に好ましい非磁性層7と第2磁化固着層8の組み合わせとしては、以下の材料の組み合わせが好ましいことを発明者達は見出した。具体的には、第2磁化固着層8がCoリッチである強磁性材料からなっている場合は、非磁性層7の材料としては、Zr、Hf、Rh、Ag、Auから選ばれる少なくとも1種の元素を含む金属であることが好ましい。
また、第2磁化固着層8がFeリッチである強磁性材料からなっている場合は、非磁性層7の材料は、Rh、Pt、Ir、Al、Ag、Auから選ばれる少なくとも1種の元素を含む金属であることが好ましい。
また、第2磁化固着層8がNiリッチである強磁性材料からなっている場合は、非磁性層7の材料は、Zr、Hf、Au、Agから選ばれる少なくとも1種の元素を含む金属であることが好ましい。
また、本実施形態の変形例として第2磁化固着層8が図2に示すようにSAF構造である場合を説明したが、第1磁化固着層4がSAF構造であってもよいし、第1および第2磁化固着層4、8がともにSAF構造であってもよい。このSAF構造を用いると、磁化固着層の特性が安定し、信頼性ある磁気抵抗効果素子を得ることができる。
(第2実施形態)
次に、本発明の第2実施形態による磁気抵抗効果素子の構成を図3に示す。この実施形態の磁気抵抗効果素子1は、図1に示す第1実施形態の磁気抵抗効果素子において、第2磁化固着層8の磁化の向きが第1磁化固着層4の磁化の向きと略平行となるように構成したものである。
本実施形態のように、磁化固着層4、8の磁化の向きが略平行の時に好ましい非磁性層7と第2磁化固着層8の組み合わせとして、以下の材料の組み合わせが好ましいことを発明者達は見出した。具体的には、第2磁化固着層8がCoリッチである強磁性材料からなっている場合は、非磁性層7の材料としては、Cr、Ir、Mn、V、Rh、Ruから選ばれる少なくとも1種の元素を含む金属であることが好ましい。
また、第2磁化固着層8がFeリッチである強磁性材料からなっている場合は、非磁性層7の材料は、Mn、Cr、V、Mo、Ir、Rh、Ruから選ばれる少なくとも1種の元素を含む金属であることが好ましい。
また、第2磁化固着層8がNiリッチである強磁性材料からなっている場合は、非磁性層7の材料は、Cr、Rh、Ru、Ir、Mn、Vから選ばれる少なくとも1種の元素を含む金属であることが好ましい。これらの組み合わせを用いればスピン注入書き込み時の電流を低減することができる。
(変形例)
また、本実施形態において、第1および第2磁化固着層として、図4に示すようにSAF構造を採用することもできる。すなわち、第1磁化固着層4が反強磁性結合した強磁性層4、4間に非磁性層4を挟んだ構造からなり、第2磁化固着層8が反強磁性結合した強磁性層8、8間に非磁性層8を挟んだ構造からなっていてもよい。この場合、図4に示すように、第1および第2磁化固着層の磁気記録層6に最も近い強磁性層4、8の磁化の向きが略平行となっている。このSAF構造を用いると、磁化固着層4、8の特性が安定し、信頼性ある磁気抵抗効果素子を得ることができる。なお、本変形例においては、第1および第2磁化固着層が共にSAF構造であったが、どちらか一方がSAF構造であってもよい。
(第3実施形態)
次に、本発明の第3実施形態による磁気抵抗効果素子の構成を図5に示す。第1および第2実施形態の磁気抵抗効果素子においては、トンネルバリア層5や磁気記録層6等は連続膜であった。本実施形態による磁気抵抗効果素子1Aは、第1実施形態において、トンネルバリア層5および磁気記録層6は積層されて柱状の積層構造部を構成し、この柱状の積層構造部が複数個、第1磁化固着層4上にそれぞれ離間して設けられた構成となっている。そして、複数の柱状に積層された構造部はお互いに絶縁体11によって絶縁されている。さらにこの柱状構造部の上部には非磁性層7および第2磁化固着層8、反強磁性層9、電極層10が積層されている。なお、トンネルバリア層5は第1磁化固着層4上に設けられ、第1磁化固着層4は反強磁性層3上に設けられ、反強磁性層3は下地層2上に設けられている。なお、本実施形態においては、柱状の積層構造部の磁気記録層6は強磁性粒からなるように構成されていてもよい。この場合、強磁性粒6は絶縁体11によって隔てられることになる。
本実施形態においては、第1実施形態と同様に、第2磁化固着層8の磁化の向きは、第1磁化固着層4の磁化の向きと約180度異なる、すなわち反平行となるように固着される。したがって、非磁性層7は第1実施形態で説明したように第2磁化固着層8の材料に応じて選択した材料を用いれば、スピン書き込み時の電流を低減することができる。
このように構成された本実施形態の磁気抵抗効果素子1Aにおいては、強磁性トンネル接合の実効的な接合面積が複数の磁気記録層6の、第1磁化固着層4への膜面垂直方向の投影面積で規定されるため、磁気記録層6が強磁性体からなる連続膜の場合に比べて実効的な接合面積が小さい。このため、書き込み時にスピン偏極した電流を流してもこの書き込み電流による環状磁界は発生せず、大きな素子サイズの磁気記録層においても磁化が安定して反転することが可能となり、書き込み動作を確実に行うことができる。
なお、柱状構造のサイズは、直径1nm〜100nm程度であることが望ましい。柱状構造のサイズが直径1nmより小さい場合は柱状構造の強磁性体(本実施形態においては磁気記録層6)が超常磁性化するため、安定な書き込みができない。また、直径100nmを超えるサイズの場合は単純な磁区構造よりも還流磁区構造などが安定化するため、安定な書き込みができないだけでなく、MR比減少などの弊害が生じる。
柱状構造の磁性体の体積は1500nm〜160000nm程度であることが好ましい。柱状構造の磁性体の体積が1500nmより小さい場合は柱状構造の強磁性体が超常磁性化するため、安定な書き込みができない。また、体積が160000nmを超える場合は単純な磁区構造よりも還流磁区構造などが安定化するため、安定な書き込みができないだけでなく、MR比減少などの弊害が生じる。
また、本実施形態においては、柱状の積層構造部は、磁気記録層6およびトンネルバリア層5から構成されていたが、非磁性層7、第2磁化固着層8、反強磁性層9、および電極層10を含んでもよいし、第1磁化固着層4の一部分を含んでいてもよい。もしくは、磁気記録層6の一部分を含んでいるだけでもよいし、磁気記録層6およびトンネルバリア層5の一部分を含んでいてもよい。
(第1変形例)
次に、本実施形態の第1変形例による磁気抵抗効果素子の構成を図6に示す。この第1変形例による磁気抵抗効果素子1Aは、図5に示す第3実施形態において、第2磁化固着層8をSAF構造とした構成となっている。すなわち、第2磁化固着層8は反強磁性結合した強磁性層8、8の間に非磁性層8を挟んだ構造を有している。そして、第1磁化固着層4と強磁性層8との磁化の向きは略反平行となっている。このSAF構造を用いると、磁化固着層8の特性が安定し、信頼性ある磁気抵抗効果素子を得ることができる。なお、本変形例においては、第2磁化固着層がSAF構造であったが、第1磁化固着層4がSAF構造であってもよいし、第1および第2磁化固着層が共にSAF構造であってもよい。
なお、この変形例も第3実施形態と同様の効果を奏することは云うまでもない。
(第2変形例)
次に、本実施形態の第2変形例による磁気抵抗効果素子の構成を図7に示す。この第1変形例による磁気抵抗効果素子1Aは、図5に示す第3実施形態において、第1および第2磁化固着層4、8の磁化の向きを略平行となるように構成したものである。したがって、非磁性層7は第2実施形態で説明したように第2磁化固着層8の材料に応じて選択した材料を用いれば、スピン書き込み時の電流を低減することができる。
なお、この変形例も第3実施形態と同様の効果を奏することは云うまでもない。
(第3変形例)
次に、本実施形態の第3変形例による磁気抵抗効果素子の構成を図8に示す。この第3変形例による磁気抵抗効果素子1Aは、図7に示す第2変形例において、第1および第2磁化固着層4、8をSAF構造とした構成となっている。すなわち、第1磁化固着層4は反強磁性結合した強磁性層4、4の間に非磁性層4を挟んだ構造を有しており、第2磁化固着層8は反強磁性結合した強磁性層8、8の間に非磁性層8を挟んだ構造を有している。そして、第1および第2磁化固着層4、8の磁気記録層6に最も近い強磁性層4、8の磁化の向きが略平行となっている。このSAF構造を用いると、磁化固着層4、8の特性が安定し、信頼性ある磁気抵抗効果素子を得ることができる。なお、本変形例においては、第1および第2磁化固着層が共にSAF構造であったが、第1および第2磁化固着層の一方がSAF構造であってもよい。
なお、この変形例も第3実施形態と同様の効果を奏することは云うまでもない。
(第4実施形態)
次に、本発明の第4実施形態による磁気抵抗効果素子の製造方法を図9(a)乃至図13(b)を参照して説明する。この実施形態の製造方法は、第3実施形態で説明した磁気抵抗効果素子の製造方法であって、図9(a)乃至図13(b)にその製造工程を示す。本実施形態の製造方法は、パターンドメディアの製造プロセスを応用したものである。
まず、図9(a)に示すように、非磁性基板100上に下地層2、反強磁性層3、磁化が固着された強磁性層4、トンネルバリア層5、強磁性層6、非磁性層7、強磁性層8を積層する。その後、図9(b)に示すように、ジブロックコポリマー22を有機溶剤に溶かしたものをスピンコート法で形成する。
次に、真空中で140℃〜200℃程度の温度で30時間ほど長時間アニールを行なう。すると、アニール中にジブロックコポリマー22は自己組織化による相分離を起こし、15nm〜30nmサイズのジブロックコポリマー部22aからなる海島構造が数十nm間隔で整列する(図9(c)参照)。
その後、酸素プラズマにさらし、ジブロックポリマー部22aのみを選択的に除去する。ジブロックポリマー部22aが除去された部分に穴24が開く(図10(a)参照)。
次に、乳酸で希釈したSOG(スピンオングラス)をスピンコート法で塗布すると、この穴24内にSOG25が埋め込まれる(図10(b)参照)。
SOG25からなるエッチングマスクを用いて、イオンミリングで図11(a)に示すように強磁性層4の途中までパターニングする。なお、図11(a)では、説明を簡単にするため、ジブロックコポリマー部22aからなる海島構造は1個しか表示していない。また、イオンミリングは必ずしも強磁性層4の途中まで行う必要はなく、図13(a)に示すように強磁性層6の途中でとめてもよく、もしくは、図13(b)に示すようにトンネルバリア層5の途中でとめてもよい。
この自己組織化現象を用いたパターン形成方法は、通常のパターン形成方法、例えば、EB描画、フォトリソグラフィー、X線リソグラフィー、近接場光リソグラフィー、干渉露光法、FIB(Focused Ion Beam)などに比べると安価で短時間に大面積のパターンを形成することができる。また、海島構造は直径15nm〜80nm程度となり、前述の条件に適合するサイズを実現することができる。
続いて、エッチングマスクを除去した後、直ちにAlOxまたはSiOxからなる保護膜26を形成する(図11(b)参照)。
次に、図11(c)に示すように、全面にSOGを塗布して層間絶縁膜27を形成する。その後、層間絶縁膜27をエッチバックし、強磁性層8の表面を露出させる(図12(a)参照)。続いて、反強磁性膜9、非磁性金属膜28、上部電極膜29を成膜し、パターニングすることにより上部電極を形成する(図12(b)、(c)参照)。これにより、本実施形態の磁気抵抗効果素子が製造される。なお、強磁性層4と強磁性層8の磁化の向きは反平行となっている。したがって、非磁性層7は第1実施形態で説明したように第2磁化固着層8の材料に応じて選択した材料を用いれば、スピン書き込み時の電流を低減することができる。
本実施形態によって製造される磁気抵抗効果素子は、書き込み時にスピン偏極した電流を流してもこの書き込み電流による環状磁界は非常に小さく、大きな素子サイズの磁気記録層16においても磁化が安定して反転することになり、書き込み動作を確実に行うことができる。
なお、第1乃至第4実施形態において、反強磁性層としては、Fe−Mn(鉄−マンガン)、Pt−Mn(白金−マンガン)、Pt−Cr−Mn(白金−クロム−マンガン)、Ni−Mn(ニッケル−マンガン)、Ir−Mn(イリジウム−マンガン)、NiO(酸化ニッケル)、Fe(酸化鉄)などを用いることができる。
また、磁化固着層としては、一方向異方性を、磁気記録層としては、一軸異方性を有することが望ましい。またその厚さは0.1nmから100nmが好ましい。さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、0.4nm以上であることがより望ましい。
磁気記録層として用いる、誘電体(絶縁体)で隔てられた強磁性粒としては、Co、Fe、Niまたはそれらの合金、または、Co−Pt、Co−Fe−Pt、Fe−Pt、Co−Fe−Cr−Pt、Co−Cr−Ptからなる群より選ばれる少なくとも1種を用いることが好ましい。
磁気記録層においても磁性材料に、Ag(銀)、Cu(銅)、Au(金)、Al(アルミニウム)、Ru(ルテニウム)、Os(オスニウム)、Re(レニウム)、Ta(タンタル)、B(ボロン)、C(炭素)、O(酸素)、N(窒素)、Pd(パラジウム)、Pt(白金)、Zr(ジルコニウム)、Ir(イリジウム)、W(タングステン)、Mo(モリブデン)、Nb(ニオブ)などの非磁性元素を添加して、磁気特性を調節したり、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
なお、第1乃至第4実施形態およびそれらの変形例の磁気抵抗効果素子を、後述する第5実施形態の磁気メモリの磁気記憶素子(磁気抵抗効果素子)として用いることができる。この場合、スピン書き込み時における磁化固着層の磁化の安定性を保つために、磁化固着層4、8の体積をなるべく大きくしたほうがよい。
(第5実施形態)
次に、本発明の第5実施形態による磁気メモリの構成を図14に示す。本実施形態の磁気メモリは少なくとも1個のメモリセルを有し、このメモリセルは、磁気記憶素子40と、読み出し/書き込み兼用の選択トランジスタ60とを備えている。磁気記憶素子40は第1乃至第2実施形態およびそれらの変形例のいずれかの磁気抵抗効果素子であって、一端がビット線46に接続され、他端が引き出し電極48に接続されるように配置される。選択トランジスタ60は、ゲート電極61と、このゲート電極61の両側に設けられたソースおよびドレイン領域63、65とを備えている。引き出し電極48は接続部50を介して、選択トランジスタ60のソース63に接続される。選択トランジスタ60のゲート電極61はメモリセルを選択するためのワード線を兼ねている。したがって、メモリセルはビット線46と、ワード線61が交差する領域に対応して設けられている。
本実施形態においては、読み出しは、ゲート電極61に電圧を印加し、選択トランジスタ60をONにし、ビット線46を介して磁気抵抗効果素子にセンス電流を流し、このセンス電流を検出することにより磁気抵抗効果素子に記憶されている情報が“1”か“0”を判定することにより行う。また書き込みは、選択トランジスタ60をONにし、スピン注入書き込みを行うことにより“1”か“0”の書き込みを行う。スピン注入による読み出し/書き込み動作では、読み出し電流は書き込み電流より小さく設定される。
本実施形態の磁気メモリにおいては、磁気記憶素子40として第1乃至第2実施形態およびそれらの変形例のいずれかの磁気抵抗効果素子を用いているため、素子面積を容易に小さくすることができ、小さな書き込み電流でスピン反転が可能になる。
なお、本実施形態の磁気メモリにおいて、図15に示すように、磁気記憶素子40Aとして第3実施形態およびその変形例のいずれかの磁気抵抗効果素子を用いても、同様の効果を得ることができる。この場合、第3実施形態で説明したように、書き込み時にスピン偏極した電流を流してもこの書き込み電流による環状磁界は発生せず、大きな素子サイズの磁気記録層においても磁化が安定して反転することが可能となり、書き込み動作を確実に行うことができる。
また、図14および図15に示す磁気メモリにおいては、磁気抵抗効果素子が記憶する情報を読み出すために上記磁気抵抗効果素子に流すセンス電流を制御するセンス電流制御素子回路、ドライバ、およびシンカーをさらに具備することとなる。
以下、本発明の実施の形態を実施例を参照して更に詳細に説明する。
(実施例1)
まず、本発明の実施例1として、図2に示すTMR構造を有する磁気抵抗効果素子の試料を作製した。
この磁気抵抗効果素子の試料の製造手順は、以下の通りである。
まず、SiO基板上に、Ta(50nm)/Ru(10nm)の積層膜からなる下地電極2、PtMn(20nm)からなる反強磁性層3、Co90Fe10(5nm)からなる第1磁化固着層4、AlO(1.4nm)からなるトンネルバリア層5、Co80Pt20(2.0nm)からなる磁気記録層6、Rh(15nm)からなる非磁性層7、Co90Fe10(5nm)/Ru(0.9nm)/Co90Fe10(3nm)からなる第2磁化固着層8、PtMn(20nm)からなる反強磁性層9、Ta(150nm)からなるコンタクト層10をスパッタにより順次成膜した。なお、括弧内の数値は膜厚を示す。また、本実施例の磁気抵抗効果素子においては、トンネルバリア層5や磁気記録層6等は連続膜である。
膜厚1.4nmのAlOからなるトンネルバリア層5は、膜厚0.6nmのAlを成膜した後、そのままの位置(in situ)で純酸素を用いて自然酸化するプロセスを2回繰り返して作製した。その後、断面TEM(Transmission Electron Microscope)でAlO層の膜厚を調べたところ、膜厚1.2nmのAlが酸化されAlOは膜厚が1.4nmになっていることが分かった。
トンネル接合の形成は接合面積を規定する部分だけはEB(Electron Beam)描画装置を用い、その他はKrFステッパ装置を用いてパターニングした。本実施例で作製した試料の接合面積は、0.1×0.1μm、0.1×0.15μm、0.2×0.3μm、0.25×0.35μmである。
接合分離を行った後、SiOからなる膜厚35nmの保護膜を成膜し、Ta/Ruからなる電極をパターニングし、ミリングにより形成する。続いて、エッチバックでコンタクト層を露出させた後、コンタクトクリーニングを行い、Ti(15nm)/Al(300nm)/Ti(15nm)からなる上部電極をスパッタし、RIE(Reactive Ion Etching)法によってパターニングした。
その後、磁性層の長軸方向に磁場を印加して、280℃で10時間アニールを行い一軸異方性を付与した。
また、比較例として、非磁性層7をCuに換えたサンプルを作製した。
そして、各種試料および比較例のサンプルに書き込みを行い、書き込みが可能となったときの電流密度を測定した。その結果、すなわち接合面積が0.1×0.1μm〜0.25×0.35μmの大きさまでの幅広いサイズで、非磁性層7がCuである比較例に比べて低電流密度での書き込みが可能となることを見出した(図16参照)。
(実施例2)
次に、本発明の実施例2として、実施例1と同様の構造であって、非磁性層7と第2磁化固着層8の材質の組み合わせを変えて素子作製を行い、スピン注入書き込みに要する電流密度を検証した。この実施例2においては、実施例1と同様に磁化固着層4と磁化固着層8の磁気記録層側の強磁性層の磁化の向きは略反平行となっている。比較例として、非磁性層7をCuに換えたサンプルを作製した。なお、素子のサイズは0.1×0.15μmに固定した。
その結果、図17の材質の組み合わせにおいて低電流書き込みが可能であることを見出した。
すなわち、第2磁化固着層8がCoリッチである強磁性材料からなっている場合は、非磁性層7の材料としては、Zr、Hf、Rhから選ばれる少なくとも1種の元素を含む金属であることが好ましく、
また、第2磁化固着層8がFeリッチである強磁性材料からなっている場合は、非磁性層7の材料は、Pt、Ir、Alから選ばれる少なくとも1種の元素を含む金属であることが好ましく、
また、第2磁化固着層8がNiリッチである強磁性材料からなっている場合は、非磁性層7の材料は、Zr、Hf、Auから選ばれる少なくとも1種の元素を含む金属であることが好ましく、これらの組み合わせを用いればスピン注入書き込み時の電流を低減することができる。
(実施例3)
次に、本発明の実施例3として、第1および第2磁化固着層の磁気モーメントが略平行である図3に示す第2実施形態の磁気抵抗効果素子を作製した。SiO基板上に、Ta(50nm)/Ru(10nm)の積層膜からなる下地電極2、PtMn(20nm)からなる反強磁性層3、Co90Fe10(5nm)からなる第1磁化固着層4、AlO(1.4nm)からなるトンネルバリア層5、Co90Fe10(3.0nm)からなる磁気記録層6、膜厚が5nmの各種の材料からなる非磁性層7、膜厚が5nmの強磁性材料からなる第2磁化固着層8、PtMn(20nm)からなる反強磁性層9、Ta(150nm)からなるコンタクト層10をスパッタにより順次成膜した。なお、括弧内の数値は膜厚を示す。素子の作製方法は実施例1と同様である。比較例として、非磁性層7をRuに換えたサンプルを作製した。なお、素子のサイズは0.1×0.15μmに固定した。
その結果、図18の材質の組み合わせにおいて低電流書き込みが可能であることを見出した。
すなわち、第2磁化固着層8がCoリッチである強磁性材料からなっている場合は、非磁性層7の材料としては、Cr、Irから選ばれる少なくとも1種の元素を含む金属であることが好ましく、
第2磁化固着層8がFeリッチである強磁性材料からなっている場合は、非磁性層7の材料は、Mn、Cr、V、Moから選ばれる少なくとも1種の元素を含む金属であることが好ましく、
第2磁化固着層8がNiリッチである強磁性材料からなっている場合は、非磁性層7の材料は、Cr、Rh、Ru、Irから選ばれる少なくとも1種の元素を含む金属であることが好ましく、これらの組み合わせを用いればスピン注入書き込み時の電流を低減することができる。
(実施例4)
次に、本発明の実施例4として、第4実施形態で説明した製造方法を用いて、下地層2、反強磁性層3、第1磁化固着層4、トンネルバリア層5、磁気記録層6、非磁性層7、および第2磁化固着層8を備え、素子サイズ(接合面積)が異なる試料を作製し、それぞれの電流密度を測定した。これらの試料はいずれも、下地層2が膜厚50nmのTaおよび膜厚10nmのRu、反強磁性層3が膜厚15nmのPtMn、磁化固着層4が膜厚5nmのCo90Fe10、トンネルバリア層5が膜厚1.4nmのAlOからなっている。そして、磁気記録層6、非磁性層7、および第2磁化固着層8は図13(b)に示すように、柱状に積層された構成となっている。また、比較例として、非磁性層7の材料をCuに置き換えたものを作製した。なお、本実施例においては、第1磁化固着層4と第2磁化固着層8の磁化の向きは略反平行となっている。
なお、各試料および比較例の素子サイズは0.1×0.1μm〜0.25×0.35μmであり、図11(b)に示す保護膜26はAlO、柱状素子分離膜27はSOGを用いた。また、磁気記録層は膜厚3nmのCo70Fe10Pt20である。なお、非磁性層7としてRhを用いた。
そして、各種試料および比較例のサンプルに書き込みを行い、書き込みが可能となったときの電流密度を測定した。その結果、素子サイズが0.1×0.1μm〜0.25×0.35μmの大きさまでの幅広いサイズで、非磁性層7がCuである比較例に比べて低電流密度での書き込みが可能となることを見いだした(図19)。
(実施例5)
次に、本発明の実施例5として、実施例4で作製したと同じ構造の磁気抵抗効果素子であって、非磁性層7と第2磁化固着層8の材質の組み合わせを変えて素子作製を行い、スピン注入書き込みに要する電流密度を検証した。なお、素子のサイズは0.1×0.15μmに固定した。比較例として、非磁性層7をCuに換えたサンプルを作製した。なお、本実施例および比較例においては、第1磁化固着層4と第2磁化固着層8の磁化の向きは略反平行となっている。その結果、図20に示す組み合わせにおいて低電流書き込みが可能であることを見出した。
すなわち、第2磁化固着層8がCoリッチである強磁性材料からなっている場合は、非磁性層7の材料としては、Zr、Hf、Rhから選ばれる少なくとも1種の元素を含むか、またはそれらの合金であることが好ましく、
また、第2磁化固着層8がFeリッチである強磁性材料からなっている場合は、非磁性層7の材料は、Pt、Ir、Alから選ばれる少なくとも1種の元素を含むか、またはそれらの合金であることが好ましく、
また、第2磁化固着層8がNiリッチである強磁性材料からなっている場合は、非磁性層7の材料は、Zr、Hf、Auから選ばれる少なくとも1種の元素を含むか、またはそれらの合金であることが好ましく、これらの組み合わせを用いればスピン注入書き込み時の電流を低減することができる。
(実施例6)
本発明の実施例6として、第1および第2磁化固着層の磁化の向きが略平行である図8に示す構造の磁気抵抗効果素子を作製した。この実施例の磁気抵抗効果素子は次のように作製される。まず、SiO基板上に、Ta(50nm)/Ru(10nm)の積層膜からなる下地電極2、PtMn(20nm)からなる反強磁性層3、Co90Fe10(3nm)/Ru(0.9nm)/Co90Fe10(5nm)からなる第1磁化固着層4、AlO(1.4nm)からなるトンネルバリア層5、Co80Pt20(2.5nm)からなる磁気記録層、膜厚5nmの図21に示す各種材料からなる非磁性層7、強磁性材料(3nm)/Ru(0.9nm)/強磁性材料(5nm)からなる第2磁化固着層8、PtMn(20nm)からなる反強磁性層9、Ta(150nm)からなるコンタクト層10をスパッタにより順次成膜した。なお、括弧内の数値は膜厚を示す。素子の作製方法は実施例1と同様である。素子のサイズは0.1×0.15μmに固定した。比較例として非磁性層7がRuからなるサンプルを作製した。その結果、図21に示す材質の組み合わせにおいて低電流書き込みが可能であることを見出した。
すなわち、第2磁化固着層8がCoリッチである強磁性材料からなっている場合は、非磁性層7の材料としては、Cr、Irから選ばれる少なくとも1種の元素を含む金属であることが好ましく、
第2磁化固着層8がFeリッチである強磁性材料からなっている場合は、非磁性層7の材料は、Mn、Cr、V、Moから選ばれる少なくとも1種の元素を含む金属であることが好ましく、
第2磁化固着層8がNiリッチである強磁性材料からなっている場合は、非磁性層7の材料は、Rh、Ru、Irから選ばれる少なくとも1種の元素を含む金属であることが好ましく、これらの組み合わせを用いればスピン注入書き込み時の電流を低減することができる。
(実施例7)
本発明の実施例7として、第1および第2磁化固着層の磁化の向き(磁気モーメント)が平行である図8に示す構造の磁気抵抗効果素子を作製し、スピン注入によるスピン反転電流密度(書き込み電流密度)の、非磁性層7と第2磁化固着層8の材料依存性を調べた。この実施例の磁気抵抗効果素子は次のようにして作製される。まず、SiO基板上に、Ta(50nm)/Ru(10nm)の積層膜からなる下地電極2、PtMn(20nm)からなる反強磁性層3、Co75Fe25(4nm)/Ru(0.9nm)/(Co75Fe258020(5nm)からなる第1磁化固着層4、MgO(0.9nm)からなるトンネルバリア層5、(Co75Fe258020(4nm)からなる磁気記録層6、膜厚5nmの各種非磁性材料からなる非磁性層7、強磁性材料(5nm)/Ru(0.9nm)/Co75Fe25(4nm)からなる第2磁化固着層8、PtMn(20nm)からなる反強磁性層9、Ta(150nm)からなるコンタクト層10をスパッタにより順次成膜した。なお、括弧内の数値は膜厚を示す。素子の作製方法は実施例1と同様である。素子のサイズは0.1×0.15μmに固定した。また、非磁性層7としてRu、第2磁化固着層の磁気記録層側の磁性層の磁性材料としてCoFe1−x(5nm)を用いた比較例も作製した。
その結果以下のことが分かった。まず、トンネルバリア層にMgOを用い、磁性層にbcc(body-centered cubic lattice)構造の合金、アモルファス合金を用いると書込み電流密度が多少下がることがわかる。また、以下に示すように非磁性層7の材料を換えることにより以下のことが明らかになった。
まず、非磁性層の材料としてCrを用い、第2磁化固着層の磁気記録層側の磁性層の磁性材料としてCo−Fe合金、Co−Ni合金、Fe−Ni合金を用いた実施例を図22(a)、(b)、(c)にそれぞれ示す。また、図22(a)に非磁性層7としてRu、第2磁化固着層の磁気記録層側の磁性層としてCoFe1−x(5nm)を用いた比較例の場合も示す。この比較例である非磁性層7がRuの場合に得られる反転平均電流密度JAVの最小値1.7×10A/cm(x=1(Co)の場合に相当)に比べて、第2磁化固着層の磁気記録層側の磁性層が以下の組成のときに更なる反転平均電流密度JAV低減が可能であることが明らかになった。
0.5≦x≦1; CoFe1−x
0≦y≦1; CoNi1−y
0≦z≦0.475; FeNi1−z
次に、非磁性層をIrに固定し、第2磁化固着層の磁気記録層側の磁性層の磁性材料としてCo−Fe合金、Co−Ni合金、Fe−Ni合金を用いた実施例を図23(a)、(b)、(c)に示す。図23(a)に非磁性層7としてRu、第2磁化固着層の磁気記録層側の磁性層の材料としてCoFe1−x(5nm)を用いた比較例の場合も示す。この比較例である非磁性層7がRuの場合に得られる最小反転平均電流密度JAVの値1.7×10A/cmに比べて、第2磁化固着層の磁気記録層側の磁性層が以下の組成のときに更なる反転平均電流密度JAV低減が可能であることが明らかになった。
0.3≦x≦1; CoFe1−x
0≦y≦1; CoNi1−y
0≦z≦0.7; FeNi1−z
次に、非磁性層をMnに固定し、第2磁化固着層の磁気記録層側の磁性層の磁性材料としてCo−Fe合金、Fe−Ni合金にした実施例を図24(a)、(b)に示す。図24(a)に非磁性層としてRu、第2磁化固着層の磁気記録層側の磁性層としてCoFe1−x(5nm)を用いた比較例の場合も示す。この比較例である非磁性層7がRuの場合に得られる最小反転平均電流密度JAVの値1.7×10A/cmに比べて、第2磁化固着層の磁気記録層側の磁性層が以下の組成のとき更なる反転平均電流密度JAV低減が可能であることが明らかになった。
0≦x≦0.64; CoFe1−x
0.4≦z≦1.0; FeNi1−z
次に、非磁性層をVに固定し、第2磁化固着層の磁気記録層側の磁性層の磁性材料としてCo−Fe合金、Fe−Ni合金にした実施例を図25(a)、(b)に示す。図25(a)に非磁性層7としてRu、第2磁化固着層の磁気記録層側の磁性層としてCoFe1−x(5nm)を用いた比較例の場合も示す。この比較例である非磁性層7がRuの場合に得られる最小反転平均電流密度JAVの値1.7×10A/cmに比べて、第2磁化固着層の磁気記録層側の磁性層が以下の組成のとき更なる反転平均電流密度JAV低減が可能であることが明らかになった。
0≦x≦0.64; CoFe1−x
0.375≦z≦1.0; FeNi1−z
次に、非磁性層をRhに固定し、第2磁化固着層の磁気記録層側の磁性層の磁性材料としてCo−Ni合金、Fe−Ni合金にした実施例を図26(a)、(b)に示す。また、図26(a)に非磁性層7としてRu、第2磁化固着層の磁気記録層側の磁性層としてCoFe1−x(5nm)を用いた比較例の場合も示す。この比較例である非磁性層7がRuの場合に得られる最小反転平均電流密度JAVの値1.7×10A/cmに比べて、第2磁化固着層の磁気記録層側の磁性層が以下の組成のとき更なる反転平均電流密度JAV低減が可能であることが明らかになった。
0≦x≦0.62; CoNi1−x
0≦z≦0.63; FeNi1−z
次に、非磁性層をRuに固定し、磁性層をCo−Ni合金、Fe−Ni合金にした実施例を図27(a)、(b)に示す。また、図27(a)に非磁性層7としてRu、第2磁化固着層の磁気記録層側の磁性層としてCoFe1−x(5nm)を用いた比較例の場合も示す。この比較例である非磁性層がRuの場合に得られる最小反転平均電流密度JAVの値1.7×10A/cmに比べて、第2磁化固着層の磁気記録層側の磁性層が以下の組成のとき更なる反転平均電流密度JAV低減が可能であることが明らかになった。
0≦x≦1.0; CoNi1−x
0≦z≦0.8; FeNi1−z
(実施例8)
次に、本発明の実施例8として、第1および第2磁化固着層の磁気モーメントが反平行である図28に示す構造を作製し、スピン注入反転電流密度の反射膜として作用する非磁性層7と第2磁化固着層8の材料依存性を調べた。この実施例は、磁気記録層6が連続膜となっている。SiO基板上に、Ta(50nm)/Ru(10nm)の積層膜からなる下地電極2、PtMn(20nm)からなる反強磁性層3、Co75Fe25(4nm)/Rh(0.9nm)/(Co75Fe258020(5nm)からなる第1磁化固着層4、MgO(0.9nm)からなるトンネルバリア層5、(Co75Fe258020(4nm)からなる磁気記録層6、各種材料からなる非磁性層(5nm)7、磁性層(5nm)/Ru(0.9nm)/Co75Fe25(4nm)(4nm)からなる第2磁化固着層8、PtMn(20nm)からなる反強磁性層9、Ta(150nm)からなるコンタクト層10をスパッタにより順次成膜した。なお、括弧内の数値は膜厚を示す。素子の作製方法は実施例1と同様である。素子のサイズは0.1×0.15μmに固定した。また、比較例として反射膜非磁性層としてCu、第2磁化固着層の磁性層の材料としてCoFe1−x(5nm)を用いたものも作製した。
その結果、以下のことが分かった。まず、トンネルバリア層にMgO,磁性層にbcc(body-centered cubic lattice)構造の合金、アモルファス合金を用いると書き込み電流密度が多少下がることがわかる。また、以下に示すように反射膜材料をかえることにより以下のことが明らかになった。
まず、非磁性層7をAgに固定し、第2磁化固着層8の磁気記録層6側の磁性層の磁性材料としてCo−Fe合金、Co−Ni合金、Fe−Ni合金を用いた実施例の反転平均電流密度を図29(a)、(b)、(c)に示す。なお、図29(a)に非磁性層7としてCu、第2磁化固着層の磁性層の材料としてCoFe1−x(5nm)を用いた比較例の場合も示す。この比較例である非磁性層7がCuの場合に得られる最小反転平均電流密度JAVの値6.0×10A/cmに比べて、第2磁化固着層8の磁気記録層6側の磁性層が以下の組成のとき、反転平均電流密度JAVの更なる低減が可能であることが明らかになった。
0≦x≦1; CoFe1−x
0≦y≦1; CoNi1−y
0≦z≦1; FeNi1−z
なお、図29(a)、(b)、(c)に示す破線のグラフは、比較例の最小反転平均電流密度を示す。
同様に、非磁性層をAuに固定し、第2磁化固着層8の磁気記録層6側の磁性層をCo−Fe合金、Co−Ni合金、Fe−Ni合金にした実施例の反転平均電流密度を図30(a)、(b)、(c)に示す。非磁性層7としてCu、第2磁化固着層の磁性層の材料としてCoFe1−x(5nm)を用いた比較例の場合と比較すると、比較例である非磁性層7がCuの場合に得られる最小反転平均電流密度JAVの値6.0×10A/cmに比べて、第2磁化固着層8の磁気記録層6側の磁性層が以下の組成のとき、反転平均電流密度JAVの更なる低減が可能であることが明らかになった。
0≦x≦1; CoFe1−x、
0≦y≦1; CoNi1−y
0≦z≦1; FeNi1−z
同様に、非磁性層をRhに固定し、第2磁化固着層8の磁気記録層6側の磁性層をCo−Fe合金、Co−Ni合金にした実施例の反転平均電流密度を図31に示す。非磁性層7としてCu、第2磁化固着層の磁性層の材料としてCoFe1−x(5nm)を用いた比較例の場合と比較すると、比較例である非磁性層7がCuの場合に得られる最小反転平均電流密度JAVの値6.0×10A/cmに比べて、第2磁化固着層8の磁気記録層6側の磁性層が以下の組成のとき、反転平均電流密度JAVの更なる低減が可能であることが明らかになった。
0≦x≦1; CoFe1−x
(実施例9)
次に、本発明の実施例9として、第1および第2磁化固着層の磁気モーメントが反平行である図32に示す構造を作製し、スピン注入反転電流密度の反射膜として作用する非磁性層7と第2磁化固着層8の材料依存性を調べた。この実施例は、磁気記録層6が絶縁体によって分断された構成となっている。SiO基板上に、Ta(50nm)/Ru(10nm)の積層膜からなる下地電極2、PtMn(20nm)からなる反強磁性層3、Co75Fe25(4nm)/Rh(0.9nm)/(Co75Fe258020(5nm)からなる第1磁化固着層4、MgO(0.9nm)からなるトンネルバリア層5、(Co75Fe258020(4nm)からなる磁気記録層6、各種材料からなる非磁性層(5nm)7、磁性層(5nm)/Ru(0.9nm)/Co75Fe25(4nm)(4nm)からなる第2磁化固着層8、PtMn(20nm)からなる反強磁性層9、Ta(150nm)からなるコンタクト層10をスパッタにより順次成膜した。なお、括弧内の数値は膜厚を示す。素子の作製方法は実施例1と同様である。素子のサイズは0.1×0.15μmに固定した。また、比較例として反射膜非磁性層としてCu、第2磁化固着層の磁性層の材料としてCoFe1−x(5nm)を用いたものも作製した。
その結果、以下のことが分かった。まず、トンネルバリア層にMgO,磁性層にbcc(body-centered cubic lattice)構造の合金、アモルファス合金を用いると書き込み電流密度が多少下がることがわかる。また、以下に示すように反射膜材料をかえることにより以下のことが明らかになった。
まず、非磁性層7をAgに固定し、第2磁化固着層8の磁気記録層6側の磁性層の磁性材料としてCo−Fe合金、Co−Ni合金、Fe−Ni合金にした実施例の反転平均電流密度を図33(a)、(b)、(c)に示す。なお、図33(a)に非磁性層7としてCu、第2磁化固着層の磁性層の材料としてCoFe1−x(5nm)を用いた比較例の場合も示す。この比較例である非磁性層7がCuの場合に得られる最小反転平均電流密度JAVの値1.98×10A/cmに比べて、第2磁化固着層8の磁気記録層6側の磁性層が以下の組成のとき、反転平均電流密度JAVの更なる低減が可能であることが明らかになった。
0≦x≦1; CoFe1−x
0≦y≦1; CoNi1−y
0≦z≦1; FeNi1−z
なお、図33(b)、(c)に示す破線のグラフは、比較例の最小反転平均電流密度1.98×10A/cmを示す。
同様に、非磁性層をAuに固定し、第2磁化固着層8の磁気記録層6側の磁性層をCo−Fe合金、Co−Ni合金、Fe−Ni合金にした実施例の反転平均電流密度を図34(a)、(b)、(c)に示す。非磁性層7としてCu、第2磁化固着層の磁性層の材料としてCoFe1−x(5nm)を用いた比較例の場合と比較すると、比較例である非磁性層7がCuの場合に得られる最小反転平均電流密度JAVの値1.98×10A/cmに比べて、第2磁化固着層8の磁気記録層6側の磁性層が以下の組成のとき、反転平均電流密度JAVの更なる低減が可能であることが明らかになった。
0≦x≦1; CoFe1−x、
0≦y≦1; CoNi1−y
0≦z≦1; FeNi1−z
同様に、非磁性層をRhに固定し、第2磁化固着層8の磁気記録層6側の磁性層をCo−Fe合金、Co−Ni合金にした実施例の反転平均電流密度を図35に示す。非磁性層としてCu、第2磁化固着層の磁性層の材料としてCoFe1−x(5nm)を用いた比較例の場合と比較すると、比較例である非磁性層7がCuの場合に得られる最小反転平均電流密度JAVの値1.98×10A/cmに比べて、第2磁化固着層8の磁気記録層6側の磁性層が以下の組成のとき、反転平均電流密度JAVの更なる低減が可能であることが明らかになった。
0≦x≦1; CoFe1−x
以上説明したように、本発明の各実施形態によれば、スピン注入書き込みに要する電流が低い磁気抵抗効果素子および磁気メモリを得ることができる。
なお、非磁性層とトンネルバリア層の積層が逆の場合でも同様の効果を得ることができる。
本発明の第1実施形態による磁気抵抗効果素子の構成を示す断面図。 第1実施形態の変形例による磁気抵抗効果素子の構成を示す断面図。 本発明の第2実施形態による磁気抵抗効果素子の構成を示す断面図。 第2実施形態の変形例による磁気抵抗効果素子の構成を示す断面図。 本発明の第3実施形態による磁気抵抗効果素子の構成を示す断面図。 第3実施形態の第1変形例による磁気抵抗効果素子の構成を示す断面図。 第3実施形態の第2変形例による磁気抵抗効果素子の構成を示す断面図。 第3実施形態の第3変形例による磁気抵抗効果素子の構成を示す断面図。 本発明の第4実施形態による磁気抵抗効果素子の製造方法の製造工程を示す断面図。 本発明の第4実施形態による磁気抵抗効果素子の製造方法の製造工程を示す断面図。 本発明の第4実施形態による磁気抵抗効果素子の製造方法の製造工程を示す断面図。 本発明の第4実施形態による磁気抵抗効果素子の製造方法の製造工程を示す断面図。 本発明の第4実施形態の変形例による磁気抵抗効果素子の製造方法の製造工程を示す断面図。 本発明の第5実施形態による磁気メモリの構成を示す断面図。 本発明の第5実施形態の変形例による磁気メモリの構成を示す断面図。 本発明の実施例1による磁気抵抗効果素子の書き込み電流密度のサイズ依存性を示すグラフ。 本発明の実施例2による磁気抵抗効果素子において、非磁性層と第2磁化固着層の材質の組み合わせを変えた場合のスピン書き込みに要する電流密度を示す図。 本発明の実施例3による磁気抵抗効果素子において、非磁性層と第2磁化固着層の材質の組み合わせを変えた場合のスピン書き込みに要する電流密度を示す図。 本発明の実施例4による磁気抵抗効果素子の書き込み電流密度のサイズ依存性を示すグラフ。 本発明の実施例5による磁気抵抗効果素子において、非磁性層と第2磁化固着層の材質の組み合わせを変えた場合のスピン書き込みに要する電流密度を示す図。 本発明の実施例6による磁気抵抗効果素子において、非磁性層と第2磁化固着層の材質の組み合わせを変えた場合のスピン書き込みに要する電流密度を示す図。 本発明の実施例7による磁気抵抗効果素子において、非磁性層としてCrを用いた場合の第2磁化固着層を構成する合金の組成に対するスピン書き込みに要する電流密度を示す図。 本発明の実施例7による磁気抵抗効果素子において、非磁性層としてIrを用いた場合の第2磁化固着層を構成する合金の組成に対するスピン書き込みに要する電流密度を示す図。 本発明の実施例7による磁気抵抗効果素子において、非磁性層としてMnを用いた場合の第2磁化固着層を構成する合金の組成に対するスピン書き込みに要する電流密度を示す図。 本発明の実施例7による磁気抵抗効果素子において、非磁性層としてVを用いた場合の第2磁化固着層を構成する合金の組成に対するスピン書き込みに要する電流密度を示す図。 本発明の実施例7による磁気抵抗効果素子において、非磁性層としてRhを用いた場合の第2磁化固着層を構成する合金の組成に対するスピン書き込みに要する電流密度を示す図。 本発明の実施例7による磁気抵抗効果素子において、非磁性層としてRuを用いた場合の第2磁化固着層を構成する合金の組成に対するスピン書き込みに要する電流密度を示す図。 本発明の実施例8による磁気抵抗効果素子の構成を示す断面図。 本発明の実施例8による磁気抵抗効果素子において、非磁性層としてAgを用いた場合の第2磁化固着層を構成する合金の組成に対するスピン書き込みに要する電流密度を示す図。 本発明の実施例8による磁気抵抗効果素子において、非磁性層としてAuを用いた場合の第2磁化固着層を構成する合金の組成に対するスピン書き込みに要する電流密度を示す図。 本発明の実施例8による磁気抵抗効果素子において、非磁性層としてRhを用いた場合の第2磁化固着層を構成する合金の組成に対するスピン書き込みに要する電流密度を示す図。 本発明の実施例9による磁気抵抗効果素子の構成を示す断面図。 本発明の実施例9による磁気抵抗効果素子において、非磁性層としてAgを用いた場合の第2磁化固着層を構成する合金の組成に対するスピン書き込みに要する電流密度を示す図。 本発明の実施例9による磁気抵抗効果素子において、非磁性層としてAuを用いた場合の第2磁化固着層を構成する合金の組成に対するスピン書き込みに要する電流密度を示す図。 本発明の実施例9による磁気抵抗効果素子において、非磁性層としてRhを用いた場合の第2磁化固着層を構成する合金の組成に対するスピン書き込みに要する電流密度を示す図。
符号の説明
1 磁気抵抗効果素子
1A 磁気抵抗効果素子
2 下地層(下部電極)
3 反強磁性層
4 第1磁化固着層
5 トンネルバリア層
6 磁気記録層
7 非磁性層
8 第2磁化固着層
9 反強磁性層
10 電極層(上部電極)

Claims (3)

  1. 磁化の方向が固着された第1磁化固着層と、磁化の方向が可変な磁化自由層と、前記第1磁化固着層と前記磁化自由層との間に設けられたトンネルバリア層と、前記磁化自由層の前記トンネルバリア層とは反対側に設けられ前記第1磁化固着層の磁化と略反平行となる方向に磁化が固着された第2磁化固着層と、前記磁化自由層と前記第2磁化固着層の間に設けられた非磁性層とを備え、前記第1磁化固着層と前記第2磁化固着層間に電流を流すことにより前記磁化自由層の磁化の方向が可変となり、
    前記第2磁化固着層が、一番多く含まれる元素がCoである強磁性材料からなっている場合には、前記非磁性層の材質にZr、Hfから選ばれた少なくとも1種の元素を含む金属であり、
    前記第2磁化固着層が、一番多く含まれる元素がFeである強磁性材料からなっている場合には、前記非磁性層にIrを含む金属であり、
    前記第2磁化固着層が、一番多く含まれる元素がNiである強磁性材料からなっている場合には、前記非磁性層にZr、Hfから選ばれた少なくとも1種の元素を含む金属であることを特徴とする磁気抵抗効果素子。
  2. 前記磁化自由層は、誘電体もしくは絶縁体で隔てられた1つ以上の強磁性粒もしくは直径1nm〜100nm程度の強磁性体の柱状構造を有する層であることを特徴とする請求項1記載の磁気抵抗効果素子。
  3. 請求項1または2のいずれかに記載の磁気抵抗効果素子を有するメモリセルと、
    前記磁気抵抗効果素子の一端が電気的に接続される第1配線と、
    前記磁気抵抗効果素子の他端が電気的に接続される第2配線と、
    を備えたことを特徴とする磁気メモリ。
JP2005082219A 2005-03-22 2005-03-22 磁気抵抗効果素子および磁気メモリ Expired - Fee Related JP4693450B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005082219A JP4693450B2 (ja) 2005-03-22 2005-03-22 磁気抵抗効果素子および磁気メモリ
US11/228,326 US7663171B2 (en) 2005-03-22 2005-09-19 Magneto-resistance effect element and magnetic memory
US12/637,009 US7977719B2 (en) 2005-03-22 2009-12-14 Magneto-resistance effect element and magnetic memory
US13/170,650 US8134193B2 (en) 2005-03-22 2011-06-28 Magneto-resistance effect element and magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005082219A JP4693450B2 (ja) 2005-03-22 2005-03-22 磁気抵抗効果素子および磁気メモリ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009275799A Division JP5087067B2 (ja) 2009-12-03 2009-12-03 磁気抵抗効果素子および磁気メモリ

Publications (2)

Publication Number Publication Date
JP2006269530A JP2006269530A (ja) 2006-10-05
JP4693450B2 true JP4693450B2 (ja) 2011-06-01

Family

ID=37082917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005082219A Expired - Fee Related JP4693450B2 (ja) 2005-03-22 2005-03-22 磁気抵抗効果素子および磁気メモリ

Country Status (2)

Country Link
US (3) US7663171B2 (ja)
JP (1) JP4693450B2 (ja)

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
JP4693450B2 (ja) * 2005-03-22 2011-06-01 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP5096702B2 (ja) 2005-07-28 2012-12-12 株式会社日立製作所 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
US8535952B2 (en) 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US8363457B2 (en) 2006-02-25 2013-01-29 Avalanche Technology, Inc. Magnetic memory sensing circuit
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US7732881B2 (en) 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8508984B2 (en) 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
JP2007294737A (ja) 2006-04-26 2007-11-08 Hitachi Ltd トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US7864569B2 (en) * 2006-12-01 2011-01-04 Macronix International Co., Ltd. Structure of magnetic random access memory using spin-torque transfer writing
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
JP4845937B2 (ja) * 2008-07-24 2011-12-28 株式会社東芝 スピンmosfetおよびこのスピンmosfetを用いたリコンフィギュラブル論理回路
US8274818B2 (en) 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
JP4764466B2 (ja) * 2008-09-25 2011-09-07 株式会社東芝 ホイスラー合金を有する積層体、この積層体を用いた磁気抵抗素子、及びスピントランジスタ
US8743593B2 (en) 2008-12-10 2014-06-03 Hitachi, Ltd. Magnetoresistance effect element and magnetic memory cell and magnetic random access memory using same
JP5504704B2 (ja) 2009-06-16 2014-05-28 ソニー株式会社 記憶素子及びメモリ
US8381391B2 (en) 2009-06-26 2013-02-26 Western Digital (Fremont), Llc Method for providing a magnetic recording transducer
JP2011047930A (ja) * 2009-07-31 2011-03-10 Tdk Corp 磁気抵抗効果素子およびセンサ
US8064246B2 (en) 2009-12-10 2011-11-22 John Casimir Slonczewski Creating spin-transfer torque in oscillators and memories
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP5321851B2 (ja) * 2011-03-25 2013-10-23 株式会社東芝 磁気発振素子及びスピン波装置
EP2568305B1 (en) * 2011-09-09 2016-03-02 Crocus Technology S.A. Magnetic tunnel junction with an improved tunnel barrier
KR20130034260A (ko) * 2011-09-28 2013-04-05 에스케이하이닉스 주식회사 반도체 장치의 제조방법
US8829901B2 (en) * 2011-11-04 2014-09-09 Honeywell International Inc. Method of using a magnetoresistive sensor in second harmonic detection mode for sensing weak magnetic fields
US20130187247A1 (en) * 2012-01-23 2013-07-25 Qualcomm Incorporated Multi-bit magnetic tunnel junction memory and method of forming same
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
JP2015179779A (ja) * 2014-03-19 2015-10-08 株式会社東芝 歪検出素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10593868B2 (en) * 2017-02-27 2020-03-17 Tdk Corporation Spin current magnetization rotating element, magnetoresistive effect element and magnetic memory
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
KR102514506B1 (ko) * 2017-12-19 2023-03-29 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10381550B1 (en) * 2018-03-01 2019-08-13 Samsung Electronics Co., Ltd. Method and system for engineering the secondary barrier layer in dual magnetic junctions
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10734573B2 (en) 2018-03-23 2020-08-04 Spin Memory, Inc. Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
JP7068110B2 (ja) 2018-09-06 2022-05-16 キオクシア株式会社 半導体記憶装置
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
CN116867350A (zh) * 2019-02-22 2023-10-10 Tdk株式会社 磁畴壁移动元件和磁记录阵列
CN113130735B (zh) * 2019-12-31 2023-08-04 浙江驰拓科技有限公司 磁隧道结中势垒层的制备方法、磁隧道结及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198004A (ja) * 2001-12-27 2003-07-11 Fujitsu Ltd 磁気抵抗効果素子
JP2004179483A (ja) * 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
JP2004193595A (ja) * 2002-11-26 2004-07-08 Toshiba Corp 磁気セル及び磁気メモリ
JP2004207707A (ja) * 2002-12-13 2004-07-22 Japan Science & Technology Agency スピン注入デバイス及びこれを用いた磁気装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
EP1134743A3 (en) * 2000-03-13 2002-04-10 Matsushita Electric Industrial Co., Ltd. Magneto-resistive device and magneto-resistive effect type storage device
US7005691B2 (en) * 2001-06-04 2006-02-28 Matsushita Electric Industrial Co., Ltd. Magnetoresistance element and magnetoresistance storage element and magnetic memory
JP2003031867A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd 酸化物磁性層と金属磁性膜を積層した磁気抵抗効果素子
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6956766B2 (en) 2002-11-26 2005-10-18 Kabushiki Kaisha Toshiba Magnetic cell and magnetic memory
JP2004200245A (ja) * 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
JP3824600B2 (ja) 2003-07-30 2006-09-20 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7372116B2 (en) * 2004-06-16 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Heat assisted switching in an MRAM cell utilizing the antiferromagnetic to ferromagnetic transition in FeRh
JP4693450B2 (ja) * 2005-03-22 2011-06-01 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7230265B2 (en) * 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
JP2007027575A (ja) * 2005-07-20 2007-02-01 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US8058697B2 (en) * 2007-03-26 2011-11-15 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic synthetic free layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198004A (ja) * 2001-12-27 2003-07-11 Fujitsu Ltd 磁気抵抗効果素子
JP2004193595A (ja) * 2002-11-26 2004-07-08 Toshiba Corp 磁気セル及び磁気メモリ
JP2004179483A (ja) * 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
JP2004207707A (ja) * 2002-12-13 2004-07-22 Japan Science & Technology Agency スピン注入デバイス及びこれを用いた磁気装置

Also Published As

Publication number Publication date
US7663171B2 (en) 2010-02-16
US20060227465A1 (en) 2006-10-12
JP2006269530A (ja) 2006-10-05
US20100091556A1 (en) 2010-04-15
US7977719B2 (en) 2011-07-12
US8134193B2 (en) 2012-03-13
US20110316104A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
JP4693450B2 (ja) 磁気抵抗効果素子および磁気メモリ
US7266012B2 (en) Magnetoresistive effect element and magnetic memory
JP4504273B2 (ja) 磁気抵抗効果素子および磁気メモリ
US20180145247A1 (en) Magnetic memory
JP4371781B2 (ja) 磁気セル及び磁気メモリ
JP3824600B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP4575181B2 (ja) スピン注入磁気ランダムアクセスメモリ
JP4682998B2 (ja) 記憶素子及びメモリ
JP5040105B2 (ja) 記憶素子、メモリ
JP5279384B2 (ja) Stt−mtj−mramセルおよびその製造方法
JP4080982B2 (ja) 磁気メモリ
JP4277870B2 (ja) 記憶素子及びメモリ
JP4951858B2 (ja) メモリ
JP2004179183A (ja) 磁気抵抗効果素子および磁気メモリ
JP2007103471A (ja) 記憶素子及びメモリ
JP2007299931A (ja) 磁気抵抗効果素子および磁気メモリ
JP2006190838A (ja) 記憶素子及びメモリ
JP4406242B2 (ja) 磁気メモリ
JP2006165059A (ja) 記憶素子及びメモリ
JP5034317B2 (ja) 記憶素子及びメモリ
JP2012074716A (ja) 記憶素子及びメモリ
JP5087067B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP2006165265A (ja) 記憶素子及びメモリ
JP4575101B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP2006108316A (ja) 記憶素子及びメモリ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110128

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees