JP2004179183A - 磁気抵抗効果素子および磁気メモリ - Google Patents
磁気抵抗効果素子および磁気メモリ Download PDFInfo
- Publication number
- JP2004179183A JP2004179183A JP2002339934A JP2002339934A JP2004179183A JP 2004179183 A JP2004179183 A JP 2004179183A JP 2002339934 A JP2002339934 A JP 2002339934A JP 2002339934 A JP2002339934 A JP 2002339934A JP 2004179183 A JP2004179183 A JP 2004179183A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ferromagnetic
- magnetic
- ferromagnetic layer
- magnetization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
- H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
Abstract
【課題】消費電力が少なく熱的安定性に優れた磁気抵抗効果素子および磁気メモリを得ることを可能にする。
【解決手段】トンネルバリア層４と、このトンネルバリア層を挟む一方の側に設けられる磁化固着層となる第１強磁性層５と、トンネルバリア層を挟む他方の側に設けられる第２強磁性層３ａ、第２強磁性層のトンネルバリア層とは反対側に形成され第２強磁性層よりも膜面の面積が広く外部磁場により磁化方向が反転可能な第３強磁性層３ｃ、および第２強磁性層と第３強磁性層との間に設けられ第３強磁性層の磁化の反転を第２強磁性層に伝達する中間層３ｂを有する磁化自由層３と、を備え、第２強磁性層と第３強磁性層とは中間層を介して磁気的に結合している。
【選択図】 図１
【解決手段】トンネルバリア層４と、このトンネルバリア層を挟む一方の側に設けられる磁化固着層となる第１強磁性層５と、トンネルバリア層を挟む他方の側に設けられる第２強磁性層３ａ、第２強磁性層のトンネルバリア層とは反対側に形成され第２強磁性層よりも膜面の面積が広く外部磁場により磁化方向が反転可能な第３強磁性層３ｃ、および第２強磁性層と第３強磁性層との間に設けられ第３強磁性層の磁化の反転を第２強磁性層に伝達する中間層３ｂを有する磁化自由層３と、を備え、第２強磁性層と第３強磁性層とは中間層を介して磁気的に結合している。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気抵抗効果素子および磁気メモリに関する。
【０００２】
【従来の技術】
磁性体膜を用いた磁気抵抗効果素子は、磁気ヘッド、磁気センサーなどに用いられているとともに、固体磁気メモリに用いることが提案されている。特に、高速読み書き、大容量、低消費電力動作が可能な次世代の固体不揮発メモリとして、強磁性体の磁気抵抗効果を利用した磁気ランダムアクセスメモリ（以下、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）とも云う）への関心が高まっている。
【０００３】
近年、２つの強磁性金属層の間に１層の誘電体を挿入したサンドイッチ構造を有し、膜面に対して垂直に電流を流し、トンネル電流を利用した磁気抵抗効果素子として、いわゆる「強磁性トンネル接合素子（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅｅｆｆｅｃｔ：ＴＭＲ素子）」が提案されている。強磁性トンネル接合素子においては、２０％以上の磁気抵抗変化率が得られるようになったことから、ＭＲＡＭへの民生化応用の可能性が高まってきた。
【０００４】
この強磁性トンネル接合素子は、強磁性層上に０．６ｎｍ〜２．０ｎｍ厚の薄いＡｌ（アルミニウム）層を成膜した後、その表面を酸素グロー放電または酸素ガスに曝すことによって、Ａｌ２Ｏ３からなるトンネルバリア層を形成することにより、実現できる。
【０００５】
また、この強磁性１重トンネル接合素子を構成する一方の強磁性層に反強磁性層を付与し、他方の強磁性層を磁化固定層とした構造を有する強磁性１重トンネル接合が提案されている。
【０００６】
また、誘電体中に分散した磁性粒子を介した強磁性トンネル接合素子や、強磁性２重トンネル接合素子も提案されている。
【０００７】
これらの強磁性トンネル接合素子においても、２０％〜５０％の磁気抵抗変化率が得られるようになったこと、及び所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられることから、ＭＲＡＭへの応用の可能性がある。
【０００８】
ＭＲＡＭにＴＭＲ素子を用いる場合、トンネルバリア層を挟む二つの強磁性層のうち、一方が磁化の向きが変化しないように固定した磁化固着層を磁化基準層とし、もう一方が磁化の向きが反転し易いようにした磁化自由層を記憶層とする。基準層と記憶層の磁化の向きが平行な状態と反平行な状態を２進情報の “０”と“１”に対応付けることで情報を記憶することができる。
【０００９】
記録情報の書き込みは、ＴＭＲ素子近傍に設けられた書き込み配線に電流を流して発生する誘導磁場により記憶層の磁化の向きを反転させることにより行う。
また、記録情報の読み出しは、ＴＭＲ効果による抵抗変化分を検出することにより行う。
【００１０】
基準層の磁化の向きを固定するためには、強磁性層に接するように反強磁性層を設けて交換結合力により磁化反転を起こりにくくするという方法が用いられ、このような構造はスピンバルブ型構造と呼ばれている。この構造において基準層の磁化の向きは磁場を印加しながら熱処理すること（磁化固着アニール）により決定される。一方、記憶層は、磁気異方性を与えることにより磁化容易方向と基準層の磁化の向きとがほぼ同じになるように形成されている。
【００１１】
これら強磁性１重トンネル接合あるいは強磁性２重トンネル接合を用いた磁気記録素子は、不揮発性であって書き込み読み出し時間も１０ナノ秒以下と速く、かつ書き換え回数も１０１５以上というポテンシャルを有する。特に、強磁性２重トンネル接合素子を用いた磁気記録素子は、上述したように、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられるため、大きな出力電圧が得られ、磁気記録素子として好ましい特性を示す。
【００１２】
しかし、メモリのセルサイズに関しては、セルが１個のトランジスタと１個のＴＭＲ素子から構成されるアーキテクチャを用いた場合、半導体のＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）以下にサイズを小さくできないという問題がある。
【００１３】
この問題を解決するために、ビット線とワード線との間にＴＭＲ素子とダイオードを直列接続したダイオード型アーキテクチャや、ビット線とワード線の間にＴＭＲセルを配置した単純マトリックス型アーキテクチャが提案されている。
【００１４】
しかし、いずれの場合も記憶層への書きこみ時には電流パルスによる電流磁場で反転を行っているため、消費電力が大きく、大容量化したとき配線の許容電流密度に限界があり大容量化できない。また、電流を流す絶対値が１ｍＡ以下、ＤＲＡＭの代替えのためには０．２ｍＡ以下でないと電流を流すためのドライバの面積が大きくなり、他の不揮発固体磁気メモリ、例えば、強誘電体キャパシタを用いた強誘電体メモリ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やフラッシュメモリなどと比較した場合チップサイズが大きくなって競争力が無くなってしまうなどの問題点が有る。
【００１５】
上記の問題に対し、書き込み配線の周りに高透磁率の磁性材料からなる薄膜を設けた磁気記憶装置が提案されている（例えば、特許文献１、特許文献２、および特許文献３参照）。これらの磁気記憶装置によれば、配線の周囲に高透磁率の磁性膜が設けられているため、磁気記録層への情報書込に必要な電流値を効率的に低減できる。
【００１６】
しかしながら、これらを用いても、書き込み電流値を１ｍＡ以下にすることは非常に困難であった。
【００１７】
また、通常これまでに提案されている強磁性トンネル接合の記憶層（磁化自由層）は、接合分離の際に規定される体積で決まり、デザインルールが０．２５μｍ以下になると熱安定性の点で問題があった。これらを解決するために記憶層を反強磁性結合した三層膜、または多層膜にすることが提案されている（例えば、特許文献４参照）。
【００１８】
【特許文献１】
米国特許第５，６５９，４９９号明細書
【特許文献２】
米国特許第５，９５６，２６７号明細書
【特許文献３】
米国特許第５，９４０，３１９号明細書
【特許文献４】
米国特許第５，９５３，２４８号明細書
【００１９】
【発明が解決しようとする課題】
しかし、上記特許文献４の多層膜の構造にすると、多段ヒステリシスが生じ、ＭＲ変化率が低下するという問題が起こる。
【００２０】
本発明は、上記事情を考慮してなされたものであって、消費電力が少なく、熱安定性に優れた磁気抵抗効果素子およびこの磁気抵抗効果素子を用いた磁気メモリを提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明の第１の態様による磁気抵抗効果素子は、トンネルバリア層と、このトンネルバリア層を挟む一方の側に設けられる磁化固着層となる第１強磁性層と、前記トンネルバリア層を挟む他方の側に設けられる第２強磁性層、前記第２強磁性層の前記トンネルバリア層とは反対側に形成され前記第２強磁性層よりも膜面の面積が広く外部磁場により磁化方向が反転可能な第３強磁性層、および前記第２強磁性層と前記第３強磁性層との間に設けられ前記第３強磁性層の磁化の反転を前記第２強磁性層に伝達する中間層を有する磁化自由層と、を備え、前記第２強磁性層と前記第３強磁性層とは前記中間層を介して磁気的に結合していることを特徴とする。
【００２２】
なお、前記第３強磁性層の膜面形状のアスペクト比が１以上２以下であることが好ましい。
【００２３】
なお、前記第１強磁性層の、前記トンネルバリア層とは反対側の面に形成される反強磁性層を備えていることが好ましい。
【００２４】
なお、前記第１乃至第３強磁性層のうちの少なくとも１つの強磁性層は、強磁性層と非磁性層とを交互に積層した積層膜であることが好ましい。
【００２５】
なお、前記中間層は、単層の強磁性層または強磁性層と非磁性層とを交互に積層した積層膜であり、前記積層膜の隣接する前記強磁性層間には前記非磁性層を介して反強磁性交換結合または強磁性交換結合が存在していることが好ましい。
【００２６】
なお、前記第２強磁性層と前記中間層とは膜面形状が同一であり、前記中間層と前記第３強磁性層とは磁気的に接していることが好ましい。
【００２７】
本発明の第２の態様による磁気メモリは、第１の配線と、この第１の配線に交差する第２の配線と、前記第１および第２の配線の交差領域に設けられる上記記載の磁気抵抗効果素子とを備え、前記磁気抵抗効果素子の第２および第３強磁性層は、前記第１および第２の配線のすくなくとも一方の配線に電流を流すことにより生じる電流磁場に応じて磁化の向きが変化可能な記憶層となり、前記第３強磁性層は前記電流磁場を発生する前記一方の配線に隣接して設けられていることを特徴とする。
【００２８】
なお、前記第３強磁性層が隣接する前記一方の配線の、前記第３強磁性層との隣接する部分を含む周上には、前記第３強磁性層によって被覆されない領域が存在することが好ましい。
【００２９】
なお、前記第３強磁性層が隣接する前記一方の配線には、前記第３強磁性層とは反対側の面にヨークが設けられていることが好ましい。
【００３０】
なお、前記磁気抵抗効果素子の記憶情報を読み出すためのＭＯＳスイッチまたはダイオードが設けられていても良い。
【００３１】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施形態を説明する。
【００３２】
（第１実施形態）
本発明の第１実施形態による磁気抵抗効果素子の構成を図１に示す。この実施形態の磁気抵抗効果素子２は、磁気メモリのメモリセルに用いられる強磁性トンネル接合素子（以下、ＴＭＲ素子ともいう）であって、磁化自由層３と、トンネルバリア層４と、基準層となる磁化固着層５とを備えている。磁化自由層３は、トンネルバリア層４を挟んで磁化固着層５とは反対側に設けられる記憶層となる強磁性層３ａと、中間層３ｂと、この中間層３ｂを介して磁気的に交換結合する磁性層３ｃとを備えている。磁性層３ｃは、ＴＭＲ素子２に書き込みデータを書き込む際に書き込み電流が流れる書き込み配線１０に隣接して設けられる。
【００３３】
本実施形態においては、強磁性層３ａ、中間層３ｂ、トンネルバリア層４、および磁化固着層５は、平面形状がほぼ同一であり、アスペクト比（＝長軸方向の長さ／短軸方向の長さ）が２以下であるように構成されている。また、書き込み配線１０に隣接する磁性層３ｃは、膜面の面積が強磁性層３ａのそれより大きくなるように構成されている。
【００３４】
つまり、強磁性層３ａ、中間層３ｂ、磁性層３ｃは断面図で見るとＴ型の磁化自由層３を形成することになる。このＴ型磁化自由層３において、磁気モーメントの方向は主に、書き込み配線１０に隣接して設けられた磁性層３ｃが担うことになる。すなわち、磁性層３ｃに主に、磁気異方性が付与されている。それに比べて、強磁性層３ａ、中間層３ｂの磁気異方性は小さく制御する。この制御は、たとえば後述するように、それぞれの平面形状を制御することによって、容易に作製できる。強磁性層３ａ、中間層３ｂ、磁性層３ｃ間は、磁気的な交換結合によって結合している。
【００３５】
このような構造のＴ型磁化自由層においては、書き込み配線１０に電流パルスを流し、電流磁界を印加した場合、書き込み配線１０と、書き込み配線１０に隣接して設けられた磁性層３ｃ間の距離が非常に近いため、電流磁界が磁性層３ｃに有効に作用し、磁性層３ｃを低電流で容易にスイッチングできることになる。
書き込み配線１０に隣接して設けられた磁性層３ｃがスピン反転すると、それよりも磁気異方性が小さく設定された強磁性層３ａ、中間層３ｂは磁気的な交換結合によって同時に反転する。すなわち、中間層３ｂは、磁性層３ｃの磁化の反転を磁性層３ａに伝達する。
【００３６】
また、Ｔ型磁化自由層３の体積は、強磁性層３ａのみからなる従来の磁化自由層に比べて非常に大きいため、熱安定性にも優れ、０．１μｍ以下のデザインルールにおいても安定にスピン磁気モーメントは維持されることになり、１Ｇｂｉｔ（Ｇｉｇａｂｉｔ）以上のＭＲＡＭの実用化が可能となる。
【００３７】
また、本実施形態においては、強磁性層３ａおよび中間層３ｂは、低アスペクト比であるので、大容量化が可能となる。
【００３８】
なお、中間層３ｂは、単層の磁性層でも良いし、図２（ａ）、（ｂ）に示すように磁性層３ｂ１と非磁性層３ｂ２が交互に積層された多層膜でも良い。磁性層と非磁性層が交互に積層された多層膜の場合、隣接する磁性層間に非磁性層を介した反強磁性交換結合または強磁性交換結合が存在することが好ましい。なお、図２（ｂ）においては、中間層３ｂは、反強磁性交換結合を示している。そして、このような構成の中間層３ｂおよび強磁性層３ａならびに磁性層３ｃを有する磁化自由層３と、トンネルバリア層４と、磁化固着層５とを備えた強磁性トンネル接合型磁気抵抗効果素子２は、メモリセルを構成する要素として、一般に図２（ａ）に示すように、上部配線（書き込み配線）１０と、下部配線２０との交差点毎に設けられる。
【００３９】
次に、本実施形態による磁気抵抗効果素子の第１乃至第８変形例を、図３乃至図１０を説明する。図３に第１変形例による磁気抵抗効果素子の構成を示す。この第１変形例による磁気抵抗効果素子２は、図１に示す強磁性トンネル接合素子において、書き込み配線１０に隣接して設けられる磁性層３ｃが書き込み配線１０の側部にも延在するように構成となっている。なお、この第１変形例においては、強磁性体からなる磁化固着層５の磁化を固着させる反強磁性層６が、磁化固着層５の、トンネルバリア層４が設けられた側とは反対側に面に設けられているが、図１に示す第１実施形態においては、反強磁性層６は設けられており、省略されている。磁化固着層５の磁化が他の方法によって固定されれば反強磁性層６は不要となるが、この反強磁性層６によって磁化固着層５の磁化を固定するのが好ましい。なお、以降の変形例においても反強磁性層６が設けられている。この第１変形例による磁気抵抗効果素子は、第１実施形態の場合に比べて、磁化自由層３の体積が増えているので、熱的安定性が増す。
【００４０】
図４に、第２変形例による磁気抵抗効果素子の構成を示す。この第２変形例の磁気抵抗効果素子２は、図１に示す強磁性トンネル接合素子において、中間層３ｂを磁性層と非磁性層とが交互に積層された多層膜としたものである。
【００４１】
この多層膜においては、隣接する磁性層間に非磁性層を介した反強磁性交換結合または強磁性交換結合が存在する。
【００４２】
なお、書き込み配線に隣接する磁性層３ｃと、中間層３ｂを構成する磁性層のうち磁性層３ｃに最も近い磁性層との間には、非磁性層が存在していても良いし、直接に接していても良い。また、記憶層となる強磁性層３ａと、中間層３ｂを構成する磁性層のうち強磁性層３ａに最も近い磁性層との間には、非磁性層が存在していても良いし、直接に接していても良い。
【００４３】
この第２変形例による磁気抵抗効果素子２は、第１実施形態の場合に比べて、磁化自由層３の体積が増えているので、熱的安定性が増す。また、中間層３ｂが磁性層と非磁性層とを交互に積層した多層膜構造となっているので、多段ヒステリシスが生じるのを防止することが可能となり、ＭＲ変化率（ＭＲ比）を高くすることができ、高出力化できる。
【００４４】
図５に、第３変形例による磁気抵抗効果素子の構成を示す。この第３変形例による磁気抵抗効果素子２は、図４に示す第２変形例において、磁性層３ｃを書き込み配線１０の側部にも延在するように構成されている。この第３変形例による磁気抵抗効果素子は、磁化自由層３の体積が第２変形例に比べて増えているので、熱安定性が増す。また、中間層３ｂが磁性層と非磁性層とを交互に積層した多層膜構造となっているので、ＭＲ比が高くなり、高出力化できる。
【００４５】
図６に、第４変形例による磁気抵抗効果素子の構成を示す。この第５変形例による磁気抵抗効果素子２は、図５に示す第３変形例において、書き込み配線１０の、磁性層３ｃの設けられた側とは反対側に磁性体被覆膜（ヨーク）８を設けた構成となっている。書き込み配線１０にヨーク８をさらに設けると、更なる書き込み電流の低減が可能となり、０．２ｍＡ以下の書き込み電流でスピン反転が可能となる。なお、電流が書き込み配線１０に流れていないときは、ヨーク８と、磁気抵抗効果素子２の磁化自由層３との磁気的相互作用はない。磁化自由層３の体積が従来の場合に比べて大きいので熱的安定性が増す。また、中間層３ｂが磁性層と非磁性層とを交互に積層した多層膜構造となっているので、ＭＲ比が高くなり、高出力化できる。
【００４６】
図７に、第５変形例による磁気抵抗効果素子の構成を示す。この第５変形例による磁気抵抗効果素子２は、図４に示す第２変形例において、書き込み配線１０に隣接する磁性層３ｃを磁性層３ｃ１、非磁性層３ｃ２、および磁性層３ｃ３からなる積層構造としたものである。このように、磁性層３ｃを積層構造の多層膜とすることにより、磁化自由層３の体積が、第２変形例の場合に比べて大きくなるので、更なる熱的安定性の向上をはかることができる。また、中間層３ｂが磁性層と非磁性層とを交互に積層した多層膜構造となっているので、ＭＲ比が高くなり、高出力化できる。
【００４７】
図８に、第６変形例による磁気抵抗効果素子の構成を示す。この第６変形例による磁気抵抗効果素子２は、図７に示す第５変形例において、書き込み配線１０の、磁性層３ｃが設けられた側とは反対側にヨーク８を設けた構成となっている。この第６変形例も第５変形例と同様に、更なる熱安定性の向上をはかることができる。また、ヨーク８が設けられているので、更なる書き込み電流の低減が可能となり、０．２ｍＡ以下の書き込み電流でスピン反転が可能となる。なお、電流が書き込み配線１０に流れていないときは、ヨーク８と、磁気抵抗効果素子２の磁化自由層３との磁気的相互作用はない。また、中間層３ｂが磁性層と非磁性層とを交互に積層した多層膜構造となっているので、ＭＲ比が高くなり、高出力化できる。
【００４８】
図９に、第７変形例による磁気抵抗効果素子の構成を示す。この第７変形例による磁気抵抗効果素子２は、図５に示す第３変形例による磁気抵抗効果素子２と同じ構成を有しており、書き込み配線１０上に設けた構成となっている。この第７変形例も、第３変形例と同様に、熱的安定性の向上をはかることができる。また、中間層３ｂが磁性層と非磁性層とを交互に積層した多層膜構造となっているので、ＭＲ比が高くなり、高出力化できる。
【００４９】
図１０に、第８変形例による磁気抵抗効果素子の構成を示す。この第８変形例による磁気抵抗効果素子２は、図８に示す第６変形例の磁気抵抗効果素子と同じ構成を有しており、書き込み配線１０上に設けられた構成となっている。この第８変形例も第６変形例と同様に、熱的安定性の向上をはかることができる。また、中間層３ｂが磁性層と非磁性層とを交互に積層した多層膜構造となっているので、ＭＲ比が高くなり、高出力化できる。また、ヨーク８が設けられているので、更なる書き込み電流の低減が可能となり、０．２ｍＡ以下の書き込み電流でスピン反転が可能となる。なお、電流が書き込み配線１０に流れていないときは、ヨーク８と、磁気抵抗効果素子２の磁化自由層３との磁気的相互作用はない。
【００５０】
次に、第１実施形態による磁気抵抗効果素子を構成する磁化自由層３に含まれる、書き込み配線１０に隣接して設けられる磁性層３ｃの平面形状について図１１を参照して説明する。この磁性層３ｃの各種の平面形状を図１１（ａ）乃至図１１（ｆ）に示す。図１１（ａ）は楕円形状、図１１（ｂ）はラグビーボール形状、図１１（ｃ）は長方形から角部の面取りを行った形状、図１１（ｄ）は長方形形状、図１１（ｅ）は八角形形状、図１１（ｆ）は十字形状を示す。これらの磁性層３ｃの平面形状は、図１１（ｅ）に示す８角形および図１１（ｆ）に示す十字形状を除いて、アスペクト比（＝長軸／短軸）が１より大きいことが好ましい。すなわち、書き込み配線１０を流れる電流方向の長さに比べてこの電流方向にほぼ直交する方向の長さＬ１が長くなるように形成されている。なお、電流方向が短軸であり、電流方向にほぼ直交する方向が長軸である。後に示すように、２つの略直行する配線に電流パルスを印加してスピン反転を行う場合、この形状にすることによって、安定した磁気異方性を付与できるほか、アステロイド曲線の形がよくなる。アスペクト比が１：１の場合は、磁性層３ｃの平面形状を八角形形状、十字形状にすると、アステロイド曲線の形がよくなる。アステロイドの形が良いという意味は、図１３に示すアステロイド曲線ｇ１のように、他のアステロイド曲線ｇ２、ｇ３に比べて座標軸側にあり、このため、スピン反転時のスイッチング磁界の値は小さく、スピン反転以外の時のスイッチング磁界の値が大きいことを意味する。このようなアステロイド形状をしていると、セル選択が容易である。
【００５１】
図１２（ａ）乃至図１２（ｈ）に、中間層３ｂの平面形状を示す。図１２（ａ）乃至図１２（ｄ）は、書き込み配線１０を流れる電流方向の長さＷと、電流方向に直交する方向の長さＬとの比が１：１のものを示し、図１２（ｅ）乃至図１２（ｈ）は、ＬがＷよりも長いものを示している。なお、Ｌは磁性層３ｃの長軸方向の長さＬ１よりも短くなるように構成されている。
【００５２】
いずれの場合も書き込み配線１０に隣接して設けられた磁性層３ｃの平面の面積は、トンネル接合型磁気抵抗効果素子を構成する中間層３ｂや強磁性層３ａの平面の面積よりも大きくなるように構成されている。
【００５３】
これらの磁気抵抗効果素子２において、磁化固着層５、記憶層となる磁性層３ａ、中間層３ｂに用いることができる強磁性体としては、例えば、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）またはこれらの合金や、スピン分極率の大きいマグネタイト、ＣｒＯ２、ＲＸＭｎＯ３−ｙ（ここでＲは希土類、ＸはＣａ（カルシウム）、Ｂａ（バリウム）、Ｓｒ（ストロンチウム）のいずれかを表す）などの酸化物、あるいは、ＮｉＭｎＳｂ（ニッケル・マンガン・ニオブ）、ＰｔＭｎＳｂ（白金マンガン・アンチモン）などのホイスラー合金などを用いることができる。
【００５４】
これらの材料からなる磁化固着層５としては一方向異方性（形状異方性）を、磁性層３ａ、中間層３ｂとしては、一軸異方性を有することが望ましい。またその厚さは０．１ｎｍから１００ｎｍが好ましい。さらに、これらの強磁性層５、３ａ、３ｂの膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることがより望ましい。
【００５５】
また、磁化固着層５として用いる強磁性層には、反強磁性膜を付加して磁化を固着することが望ましい。そのような反強磁性膜としては、Ｆｅ（鉄）−Ｍｎ（マンガン）、Ｐｔ（白金）−Ｍｎ（マンガン）、Ｐｔ（白金）−Ｃｒ（クロム）−Ｍｎ（マンガン）、Ｎｉ（ニッケル）−Ｍｎ（マンガン）、Ｉｒ（イリジウム）−Ｍｎ（マンガン）、ＮｉＯ（酸化ニッケル）、Ｆｅ２Ｏ３（酸化鉄）などを挙げることができる。
【００５６】
また、これら磁性体には、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、Ｂ（ボロン）などの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
【００５７】
一方、磁化固着層５、磁性層３ａ、中間層３ｂとして、強磁性層と非磁性層の積層膜を用いても良い。例えば、強磁性層／非磁性層／強磁性層という３層構造または、３層以上の多層膜を用いることができる。この場合、非磁性層を挟んでいる強磁性層には反強磁性的な層間の相互作用が働いていることが望ましい。
【００５８】
より具体的には、磁性層の磁化を一方向に固着する方法として、ＣｏまたはＣｏ−Ｆｅ／Ｒｕ（ルテニウム）／ＣｏまたはＣｏ−Ｆｅからなる３層構造の積層膜、Ｃｏ（Ｃｏ−Ｆｅ）／Ｉｒ（イリジウム）／Ｃｏ（Ｃｏ−Ｆｅ）からなる３層構造の積層膜、ＣｏまたはＣｏ−Ｆｅ／Ｏｓ（オスニウム）／ＣｏまたはＣｏ−Ｆｅからなる３層構造の積層膜、ＣｏまたはＣｏ−Ｆｅ／Ｒｅ（レニウム）／ＣｏまたはＣｏ−Ｆｅからなる３層構造の積層膜、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｒｕ（ルテニウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層からなるからなる３層構造の積層膜、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｉｒ（イリジウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層からなる３層構造の積層膜、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｏｓ（オスニウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層からなる３層構造の積層膜、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｒｅ（レニウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層からなる３層構造の積層膜を用いる。これら積層膜を磁化固着層として用いる場合は、さらに、これに隣接して反強磁性膜を設けることが望ましい。この場合の反強磁性膜としても、前述したものと同様に、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３などを用いることかできる。この構造を用いると、磁化固着層５の磁化がビット線やワード線からの電流磁界の影響をより受け難く、しっかりと磁化が固着される。また、磁化固着層５からの漏洩磁界（ｓｔｒａｙ ｆｉｅｌｄ）を減少（あるいは調節）でき、磁化固着層５を形成する２層の強磁性層の膜厚を変えることにより，磁気記録層３ａの磁化シフトを調整することができる。この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることがより望ましい。
【００５９】
また、磁気記録層３ｃとして、軟磁性層／強磁性層という２層構造、または、強磁性層／軟磁性層／強磁性層という３層構造を用いても良い。磁気記録層３ｃとして、強磁性層／非磁性層／強磁性層という３層構造、強磁性層／非磁性層／強磁性層／非磁性層／強磁性層という５層構造を用いて、強磁性層の層間の相互作用の強さを制御することにより、メモリセルである磁気記録層のセル幅がサブミクロン以下になっても、電流磁界の消費電力を増大させずに済むというより好ましい効果が得られる。この際、強磁性層の種類、膜厚を変えてもかまわない。
【００６０】
特に、トンネルバリア膜４に近い強磁性層にはＭＲ比が大きくなるＣｏ−Ｆｅ，Ｃｏ−Ｆｅ−Ｎｉ、ＦｅリッチＮｉ−Ｆｅを用い、トンネルバリア膜４と接していない強磁性体にはＮｉリッチのＮｉ−Ｆｅ，ＮｉリッチのＮｉ−Ｆｅ−Ｃｏなどを用いるとＭＲ比を大きく保ったまま、スイッチング磁界を低減でき、より好ましい。非磁性材料としては、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスニウム），Ｒｅ（レニウム），Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、またはそれら合金を用いることができる。
【００６１】
磁気記録層３ａにおいても、これら磁性体に、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスニウム），Ｒｅ（レニウム），Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）などの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
【００６２】
一方、磁気抵抗効果素子としてＴＭＲ素子を用いる場合に、磁化固着層５と磁気記録層３ａとの間に設けられるトンネルバリア層４となる絶縁層（あるいは誘電体層）としては、Ａｌ２Ｏ３（酸化アルミニウム）、ＳｉＯ２（酸化シリコン）、ＭｇＯ（酸化マグネシウム）、ＡｌＮ（窒化アルミニウム）、Ｂｉ２Ｏ３（酸化ビスマス）、ＭｇＦ２（フッ化マグネシウム）、ＣａＦ２（フッ化カルシウム）、ＳｒＴｉＯ２（酸化チタン・ストロンチウム）、ＡｌＬａＯ３（酸化ランタン・アルミニウム）、Ａｌ−Ｎ−Ｏ（酸化窒化アルニウム）などの各種の絶縁体（誘電体）を用いることができる。
【００６３】
これらの絶縁体は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。また、この絶縁層（誘電体層）４の厚さは、トンネル電流が流れる程度に薄い方が望ましく、実際上は、１０ｎｍ以下であることが望ましい。
【００６４】
このような磁気抵抗効果素子は、各種スパッタ法、蒸着法、分子線エピタキシャル法などの通常の薄膜形成手段を用いて、所定の基板上に形成することができる。この場合の基板としては、例えば、Ｓｉ（シリコン）、ＳｉＯ２（酸化シリコン）、Ａｌ２Ｏ３（酸化アルミニウム）、スピネル、ＡｌＮ（窒化アルニウム）など各種の基板を用いることができる。
【００６５】
また、基板の上に、下地層や保護層、ハードマスクなどとして、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ａｕ（金）、Ｔｉ（チタン）／Ｐｔ（白金）、Ｔａ（タンタル）／Ｐｔ（白金）、Ｔｉ（チタン）／Ｐｄ（パラジウム）、Ｔａ（タンタル）／Ｐｄ（パラジウム）、Ｃｕ（銅）、Ａｌ（アルミニウム）−Ｃｕ（銅）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、Ｏｓ（オスミウム）などからなる層を設けても良い。
【００６６】
（第２実施形態）
次に、本発明の第２実施形態による磁気メモリを、図１４（ａ）、（ｂ）を参照して説明する。図１４（ａ）は、本実施形態による磁気メモリの単位メモリセルの構成を示す図であり、図１４（ｂ）は図１４（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、複数のビット線ＢＬ（図１４においては、１本のビット線ＢＬ）と、これらのビット線ＢＬと交差する複数のワード線ＷＬ（図１４においては、１本のワード線ＷＬ）と、ビット線ＢＬとワード線ＷＬとの交差点毎に設けられた複数のメモリセル（図１４では１個のメモリセル（単位セル））とを備えている。すなわち、メモリセルはマトリクス状に配置され、メモリセルアレイを構成する。各メモリセルは、ビット線ＢＬとワード線ＷＬとの交差点に設けられた磁気抵抗効果素子からなる記憶素子２と、読み出しセル選択トランジスタ１８とを備えている。読み出しセル選択トランジスタ１８は、ソース・ドレイン領域１８ａ、１８ｂ、およびゲート電極１８ｃとを備えている。
【００６７】
この実施形態に用いられる記憶素子２は、第１実施形態またはその変形例で説明したＴＭＲ素子である。すなわち、ＴＭＲ素子２の一方の端部となるＴ型磁化自由層は書き込み配線となるビット線ＢＬに隣接するように設けられている。また、ビット線ＢＬの、Ｔ型磁化自由層が設けられた側とは反対側にヨーク８が設けられている。ＴＭＲ素子２のＴ型磁化自由層とは反対側の端部が引き出し電極１２、接続プラグ１４を介して読み出しセルトランジスタ１８のソース・ドレインのうちの一方の領域１８ａに接続されている。
【００６８】
ワード線ＷＬは、引き出し電極１２の下方に絶縁膜（図示せず）を介して配置されており、ヨーク２２が被覆されている。
【００６９】
メモリセルを構成するＴＭＲ素子２へのデータの書き込みは、対応するビット線ＢＬとワード線ＷＬに書き込み電流を流がし、この書き込み電流によって生じる電流磁場を合成した磁場により行う。メモリセルを構成するＴＭＲ２からのデータの読み出しは、このメモリセルの読み出しセルトランジスタ１８をＯＮにし、ＴＭＲ素子２を介してビット線ＢＬにセンス電流を流すことにより行う。
【００７０】
この第２実施形態による磁気メモリは、記憶素子として、第１実施形態またはその変形例のいずれかのＴＭＲ素子を用いているため、書き込み電流を低減することができるとともに熱安定性に優れたものとなる。また、ＴＭＲ素子を構成する中間層を、磁性層と非磁性層とを交互に積層して多層膜とした場合には、ＭＲ比が高くなり、高出力化できる。
【００７１】
（第３実施形態）
次に、本発明の第３実施形態による磁気メモリを、図１５（ａ）、（ｂ）を参照して説明する。図１５（ａ）は、本実施形態による磁気メモリの単位メモリセルの構成を示す図であり、図１５（ｂ）は図１５（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、図１４に示す第２実施形態による磁気メモリにおいて、ビット線ＢＬに設けられるヨーク８がビット線ＢＬの側部にも延在するように構成したものである。これにより、第２実施形態に比べて、書き込み電流をさらに低減することができる。なお、ＴＭＲ素子２のＴ型磁化自由層と、ヨークとは接続されておらず、ビット線ＢＬに電流が流れていないときには、磁気的相互作用はない。
【００７２】
この実施形態による磁気メモリは、第２実施形態の場合と同様に、熱的安定性に優れたものとなる。
【００７３】
（第４実施形態）
次に、本発明の第４実施形態による磁気メモリを、図１６（ａ）、（ｂ）を参照して説明する。図１６（ａ）は、本実施形態による磁気メモリの単位メモリセルの構成を示す図であり、図１６（ｂ）は図１６（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、第２実施形態による磁気メモリにおいて、ＴＭＲ素子２を構成するＴ型磁化自由層がビット線ＢＬではなくワード線ＷＬに隣接して設けられ、ＴＭＲ素子２のＴ型磁化自由層とは反対側の端部が引き出し電極１２、接続プラグ１４を介して読み出しセルトランジスタ１８のソース領域１８ａに接続されている。そして、引き出し電極１２の上方には絶縁膜（図示せず）を介してビット線ＢＬが配置されている。このビット線ＢＬには引き出し電極１２の側部まで延在するヨーク８が設けられている。
【００７４】
このように、ヨーク８をＴＭＲ素子２の近くまで延在するように構成したことにより、書き込み電流をさらに低くすることが可能となり、低消費電力化することができる。また、第２実施形態の場合と同様に、熱的安定性に優れたものとなる。
【００７５】
また、第２乃至第４実施形態において、更なる超大容量化メモリを実現するためには、メモリセルアレイを積層化できるアーキテクチャを用いて、多層化することが望ましい。
【００７６】
（第５実施形態）
次に、本発明の第５実施形態による磁気メモリを、図１７（ａ）、（ｂ）、（ｃ）を参照して説明する。図１７（ａ）は本実施形態による磁気メモリの構成を示す図、図１７（ｂ）は本実施形態による磁気メモリの単位メモリセルの構成を示す図、図１７（ｃ）は図１７（ｂ）に示す切断線Ａ−Ａで切断したときの断面図である。
【００７７】
この実施形態による磁気メモリは、読み出し／書き込み用ビット線ＢＬにＴＭＲ素子２がそれぞれダイオード９を介して並列に接続されている。なお、ＴＭＲ素子は第１実施形態またはその変形例のいずれかのＴＭＲ素子である。それぞれのＴＭＲ素子２の他端には、読み出し／書き込み用ワード線ＷＬが接続されている。なお、ＴＭＲ素子２を構成するＴ型磁化自由層はワード線ＷＬに隣接して設けられている。ＴＭＲ素子２の、Ｔ型磁化自由層とは反対側の端部がダイオード９を介してビット線ＢＬに接続されている。
【００７８】
読み出し時には、目的のＴＭＲ素子９に接続されているビット線ＢＬとワード線ＷＬとをそれぞれ選択トランジスタＳＴＢ、ＳＴｗにより選択してセンスアンプＳＡにより目的のＴＭＲ素子２を流れる電流を検出する。また、書き込み時には、やはり目的のＴＭＲ素子２に接続されているビット線ＢＬとワード線ＷＬとをそれぞれ選択トランジスタＳＴＢ、ＳＴｗにより選択して、書き込み電流を流す。この際に、ビット線ＢＬとワード線ＷＬにそれぞれ発生する磁界を合成した書き込み磁界がＴＭＲ素子２の磁気記録層の磁化を所定の方向に向けることにより、書き込みができる。
【００７９】
ダイオード９は、これら読み出し時あるいは書き込み時に、マトリクス状に配線されている他のＴＭＲ素子２を介して流れる迂回電流を遮断する役割を有する。
【００８０】
なお、図１７（ｂ）においては、簡単のために、ビット線ＢＬ、ＴＭＲ素子２、ダイオード９、ワード線ＷＬのみを表し、それら以外の要素は省略した。図１７（ｂ）に示したように、書き込みは、直交するビット線ＢＬとワード線ＷＬを用いて行う。ビット線ＢＬおよびワード線ＷＬには、それぞれヨーク８、２２が施されている。これらのヨーク８、２２はＴＭＲ素子２の近くまで延在した構成となっている。このように、ビット線ＢＬ、ワード線ＷＬを被覆しているヨークをＴＭＲ素子のＴ型磁化自由層に近づけることができるため、低消費電力、低電流で書き込みを行うことができる。また、Ｔ型磁化自由層を有するＴＭＲ素子を用いているため、熱的安定性に優れたものとなる。
【００８１】
なお、更なる超大容量化メモリを実現するためには、メモリアレイを積層化できるアーキテクチャを用いて、多層化することが望ましい。
【００８２】
（第６実施形態）
次に、本発明の第６実施形態による磁気メモリを、図１８（ａ）、（ｂ）、（ｃ）を参照して説明する。図１８（ａ）は本実施形態による磁気メモリの構成を示す図、図１８（ｂ）は本実施形態による磁気メモリの単位メモリセルの構成を示す図、図１８（ｃ）は図１８（ｂ）に示す切断線Ａ−Ａで切断したときの断面図である。
【００８３】
この実施形態による磁気メモリは、読み出し／書き込み用ビット線Ｂｗと読み出し用ビット線Ｂｒとの間に複数のＴＭＲ素子２が並列に接続された「ハシゴ型」の構成とされている。さらに、それぞれのＴＭＲ素子２に近接して、書き込みワード線Ｗがビット線Ｂｗと交差する方向に配線されている。
【００８４】
ＴＭＲ素子２への書き込みは、書き込み用ビット線Ｂｗに書き込み電流を流すことにより発生する磁界と、書き込みワード線ＷＬに書き込み電流を流すことにより発生する磁場との合成磁場をＴＭＲ素子２の磁気記録層に作用させることにより、行うことができる。
【００８５】
一方、読み出しの際には、ビット線Ｂｗとビット線Ｂｒとの間で電圧を印加する。すると、これらの間で並列に接続されている全てのＴＭＲ素子２に電流が流れる。この電流の合計をセンスアンプＳＡにより検出しながら、目的のＴＭＲ素子２に近接したワード線ＷＬに書き込み電流を印加して、目的のＴＭＲ素子２の磁気記録層の磁化を所定の方向に書き換える。この時の電流変化を検出することにより、目的のＴＭＲ素子２の読み出しを行うことができる。
【００８６】
すなわち、書き換え前の磁気記録層の磁化方向が書き換え後の磁化方向と同一であれば、センスアンプＳＡにより検出される電流は変化しない。しかし、書き換え前後で磁気記録層の磁化方向が反転する場合には、センスアンプＳＡにより検出される電流が磁気抵抗効果により変化する。このようにして書き換え前の磁気記録層の磁化方向すなわち、格納データを読み出すことができる。
【００８７】
但し、この方法は、読み出しの際に格納データを変化させる、いわゆる「破壊読み出し」に対応する。
【００８８】
これに対して、磁気抵抗効果素子の構成を、磁化自由層／絶縁層（非磁性層）／磁気記録層、という構造とした場合には、いわゆる「非破壊読み出し」が可能である。すなわち、この構造の磁気抵抗効果素子を用いる場合には、磁気記録層に磁化方向を記録し、読み出しの際には、磁化自由層の磁化方向を適宜変化させてセンス電流を比較することにより、磁気記録層の磁化方向を読み出すことができる。但しこの場合には、磁気記録層の磁化反転磁界よりも磁化自由層の磁化反転磁界のほうが小さくなるように設計する必要がある。
【００８９】
なお、図１８（ｂ）においては、簡単のために、ビット線Ｂｒ，Ｂｗ、ＴＭＲ素子２、ワード線ＷＬのみを表し、それら以外の要素は省略した。図１８（ｂ）に示したように、書きこみは、ビット線Ｂｒ、Ｂｗとワード線ＷＬを用いて行う。
【００９０】
なお、本実施形態においては、ＴＭＲ素子２を構成するＴ型磁化自由層はビット線Ｂｗに隣接して設けられている。ＴＭＲ素子２の、Ｔ型磁化自由層とは反対側の端部がビット線Ｂｒに接続された構成となっている。ビット線Ｂｒの上方に絶縁膜（図示せず）を介してワード線ＷＬが配置されている。ワード線ＷＬにはビット線Ｂｒの側部まで延在するようにヨーク２２が設けられており、ビット線Ｂｗには、ＴＭＲ素子２のＴ型磁化自由層に近接するようにヨーク８が設けられている。このように、ビット線Ｂｒ、ワード線ＷＬを被覆しているヨークをＴＭＲ素子のＴ型磁化自由層に近づけることができるため、低消費電力、低電流で書き込みを行うことができる。また、Ｔ型磁化自由層を有するＴＭＲ素子を用いているため、熱的安定性に優れたものとなる。
【００９１】
（第７実施形態）
次に、本発明の第７実施形態による磁気メモリを、図１９（ａ）、（ｂ）を参照して説明する。図１９（ａ）は、本実施形態による磁気メモリのメモリセルアレイの構成を示す図であり、図１９（ｂ）は図１９（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、単純マトリックス／二重トンネル型読み出しを行うものである。この実施形態においては、Ｔ型磁化自由層を有するＴＭＲ素子２１、２２は、ビット線ＢＬの上下に配置され、二重トンネル型読み出しの場合は、読み出しビット線Ｂｒ１と読み出しビット線Ｂｒ２の間に電流を流し、抵抗が大きいか小さいかでデータ“１”“０”を決定する。したがって、Ｔ型磁化自由層３のトンネルバリア層４に接した磁性層のスピンの方向は、ビット線ＢＬ、ワード線ＷＬに電流を流し反対方向に記録するため、上下のＴＭＲ素子２１、２２の磁化固着層５のトンネルバリア層４に接した磁性層のスピンの方向は反並行の方向を向くことになる。この様な構造は、例えば、片方ＴＭＲ素子の磁化固着にシンセティックピン構造を用いることにより容易に作製できる。なお、ビット線ＢＬの側部にはヨーク８が設けられ、ワード線ＷＬ１、ＷＬ２にはヨーク２２１、２２２がそれぞれ設けられている。
【００９２】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【００９３】
（第８実施形態）
次に、本発明の第８実施形態による磁気メモリを、図２０（ａ）、（ｂ）を参照して説明する。図２０（ａ）は、本実施形態による磁気メモリのメモリセルアレイの構成を示す図であり、図２０（ｂ）は図２０（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、単純マトリックス／差動増幅型読み出しを行うものである。この実施形態においては、第７実施形態と同様に、Ｔ型磁化自由層を有するＴＭＲ素子２１、２２がビット線ＢＬの上下に設けられている。
【００９４】
書き込みは、ＴＭＲ素子２１、２２のそれぞれのＴ型磁化自由層のトンネルバリア層に接した磁性層のスピンの方向は、ビット線ＢＬ、ワード線ＷＬ１、ＷＬ２に電流を流し反対方向に記録する。読み出しは、ビット線ＢＬから、読み出しビット線ＢＬ１、読み出しビット線ＢＬ２にそれぞれに電流を分岐し、その電流を差動増幅器４０によって差動増幅する。したがって、トンネルバリア層４に接した磁化固着層５の磁性層は同方向に、Ｔ型磁化自由層３のトンネルバリア層４に接した磁性層は反並行方向になるように設計する。
【００９５】
なお、ビット線ＢＬの側部にはヨーク８が設けられ、ワード線ＷＬ１、ＷＬ２にはヨーク２２１、２２２がそれぞれ設けられている。
【００９６】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【００９７】
（第９実施形態）
次に、本発明の第９実施形態による磁気メモリを、図２１（ａ）、（ｂ）を参照して説明する。図２１（ａ）は、本実施形態による磁気メモリの単位メモリセルの構成を示す図であり、図２１（ｂ）は図２１（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、複数の共用ビット線ＢＬと、これらのビット線ＢＬの交差する複数の読み出しワード線Ｗｒと、ビット線ＢＬとワード線Ｗｒとの交差点にそれぞれ設けられたメモリセルとを備えている。各メモリセルは、共用ビット線ＢＬから枝分かれしたセルビット線３０と、Ｔ型磁化自由層３を有するＴＭＲ素子２と、書き込みセル選択トランジスタ１９とを備えている。
【００９８】
セルビット線３０は、共用ビット線ＢＬから枝分かれした第１配線部３０ａと、一端が第１配線部３０ａに接続されＴＭＲ素子２のＴ型磁化自由層３が隣接して設けられる第２配線部３０ｂと、一端が第２配線部３０ｂの他端に接続され、他端が書き込みセル選択トランジスタ１９のソース・ドレインのうちの一方の拡散領域１９ａに接続される第３配線部３０ｃとを有している。第２配線部３０ｂにはヨーク２４が設けられている。書き込みセル選択トランジスタ１９のソース・ドレインのうちの他方の拡散領域１９ｂには接続プラグが接続されている。書き込みセル選択トランジスタ１９のゲート１９ｃには書き込み時に電流が流され、書き込みセル選択トランジスタ１９がＯＮする。
【００９９】
また、ＴＭＲ素子２のＴ型磁化自由層３とは反対側の端部には読み出しワード線Ｗｒが接続されている。
【０１００】
書き込み時に、セル選択トランジスタ１９をＯＮにし、共用ビット線ＢＬに電流パルスを流し、セルビット線３０ｂに接したＴ型磁化自由層３に有効に電流磁場を印加し、スピンの方向を反転する。その際、ヨーク２４が設けられているので、より効率的に書き込み電流値を低減できる。
【０１０１】
なお、本実施形態においては、書き込み時には共用ビット線ＢＬにのみ書き込み電流を流す。
【０１０２】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１０３】
（第１０実施形態）
次に、本発明の第１０実施形態による磁気メモリを、図２２（ａ）、（ｂ）を参照して説明する。図２２（ａ）は、本実施形態による磁気メモリの単位メモリセルの構成を示す図であり、図２２（ｂ）は図２２（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、図２１に示す第９実施形態において、セルビット線３０の第２配線部３０ｂに設けられたヨーク２４を削除するとともに第２配線部３０ｂの上部に絶縁膜（図示せず）を介して書き込み用ワード線ＷＬを設けた構成となっている。なお、書き込み用ワード線ＷＬにはヨーク２２が設けられている。
【０１０４】
したがって、本実施形態においては、書き込み時には、共用ビット線ＢＬばかりでなく書き込み用ワード線ＷＬにも書き込み電流が流される。このため、配線当たりの電流を低減することができる。
【０１０５】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１０６】
（第１１実施形態）
次に、本発明の第１１実施形態による磁気メモリを、図２３（ａ）、（ｂ）を参照して説明する。図２３（ａ）は、本実施形態による磁気メモリの単位メモリセルの構成を示す図であり、図２３（ｂ）は図２３（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、図２１に示す第９実施形態において、ＴＭＲ素子２のＴ型磁化自由層３と反対側の端部に直接接続していた読み出し用ワード線Ｗｒを引き出し電極１３および接続プラグ１５を介して接続し、さらに、ＴＭＲ素子２のＴ型磁化自由層３と反対側の端部の下方に絶縁膜（図示せず）を介して書き込み用ワード線ＷＬを設けた構成となっている。読み出し用ワード線Ｗｒおよび書き込み用ワード線ＷＬは、同一層となるように形成される。なお、読み出し用ワード線Ｗｒおよび書き込み用ワード線ＷＬにはそれぞれヨーク２３、２２が設けられている。
【０１０７】
したがって、本実施形態においては、書き込み時には、共用ビット線ＢＬばかりでなく書き込み用ワード線ＷＬにも書き込み電流が流される。このため、配線当たりの電流を低減することができる。
【０１０８】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１０９】
（第１２実施形態）
次に、本発明の第１２実施形態による磁気メモリを、図２４（ａ）、（ｂ）を参照して説明する。図２４（ａ）は、本実施形態による磁気メモリの単位メモリセルの構成を示す図であり、図２４（ｂ）は図２４（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、図２３に示す第１１実施形態において、セルビット線３０の第２配線部に設けられているヨーク２４を第２配線部３０ｂの側部にも延在するように構成したものである。
【０１１０】
この実施形態は第１１実施形態に比べて書き込み電流をさらに低減することができる。この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１１１】
（第１３実施形態）
次に、本発明の第１３実施形態による磁気メモリを、図２５を参照して説明する。図２５は、本実施形態による磁気メモリの単位メモリセルの構成を示す図である。この実施形態による磁気メモリは、図２４に示す第１２実施形態において、ＴＭＲ素子２のＴ型磁化自由層３とセルビット線３０の第２配線部３０ｂとの接続位置を第２配線部３０の下側から上側に変えるとともに、ヨーク２４が設けられている位置を第２配線部３０ｂの上側から下側に変えた構成となっている。このため、引き出し電極１３、接続プラグ１５、読み出し用ワード線Ｗｒ、および書き込み用ワード線ＷＬは第２配線部３０ｂの上側に設けられている。
【０１１２】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１１３】
（第１４実施形態）
次に、本発明の第１４実施形態による磁気メモリを、図２６を参照して説明する。図２６は、本実施形態による磁気メモリの単位メモリセルの構成を示す図である。この実施形態による磁気メモリは、図２５に示す第１３実施形態において、読み出し用ワード線Ｗｒを、ＴＭＲ素子２のＴ型磁化自由層とは反対側の端部に接続し、この読み出し用ワード線Ｗｒの上方に絶縁膜（図示せず）を介して書き込み用ワード線ＷＬを配置した構成となっている。書き込み用ワード線ＷＬには、ＴＭＲ素子２の磁化固着層の近傍にまで延在するヨーク２２が設けられている。
【０１１４】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１１５】
図２２乃至図２６に示す第１０乃至第１４実施形態による磁気メモリにおいては、読み出しは、図２１に示す第９実施形態の磁気メモリと同様の方法で読み出す。
【０１１６】
（第１５実施形態）
次に、本発明の第１５実施形態による磁気メモリを、図２７を参照して説明する。図２７は、本実施形態による磁気メモリの単位メモリセルの構成を示す図である。この実施形態による磁気メモリは、図２１に示す第９実施形態において、読み出しワード線Ｗｒの代わりに、ダイオード９を介して読み出し／書き込みワード線ＷＬをＴＭＲ素子２のＴ型磁化自由層が設けられた側とは反対側の端部に接続した構成となっている。なお、ワード線ＷＬにはダイオード９との接続面を除いてヨーク２２が被覆されている。
【０１１７】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１１８】
（第１６実施形態）
次に、本発明の第１６実施形態による磁気メモリを、図２８を参照して説明する。図２８は、本実施形態による磁気メモリの単位メモリセルの構成を示す図である。この実施形態による磁気メモリは、図２３に示す第１１実施形態において、読み出し用ワード線Ｗｒに読み出しセル選択トランジスタ１８のソース・ドレインのうちの一方の領域を引き出し電極１２，接続プラグ１４を介して接続した構成となっている。そして、読み出しセル選択トランジスタ１８のソース・ドレインのうちの他方の領域に接続された接続プラグ１６には電源が接続されている。
【０１１９】
この実施形態においては、読み出し時には、読み出しセル選択トランジスタ１８をＯＮさせ、共用ビット線ＢＬと、接続プラグ１６に接続されている電源との間に電圧を印加し、ＴＭＲ素子２を流れる電流を図示しないセンスアンプを介して読み出す。
【０１２０】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１２１】
（第１７実施形態）
次に、本発明の第１７実施形態による磁気メモリを、図２９を参照して説明する。図２９は、本実施形態による磁気メモリの単位メモリセルの構成を示す図である。この実施形態による磁気メモリは、図２１に示す第９実施形態において、ＴＭＲ素子２およびヨーク２４を削除して、セルビット線３０の第２配線部３０ｂの上下にＴＭＲ素子２１、２２を設けた構成となっている。ＴＭＲ素子２１、２２のＴ型磁化自由層がそれぞれ第２配線部３０ｂに接続され、Ｔ型磁化自由層とは反対側の端部には、読み出し用ビット線Ｂｒ、読み出し用ワード線Ｗｒが接続された構成となっている。
【０１２２】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１２３】
（第１８実施形態）
次に、本発明の第１８実施形態による磁気メモリを、図３０を参照して説明する。図３０は、本実施形態による磁気メモリの単位メモリセルの構成を示す図である。この実施形態による磁気メモリは、図２９に示す第１７実施形態において、ＴＭＲ素子２１に接続されている読み出しビット線Ｂｒの代わりに読み出しワード線Ｗｒ１を設け、ＴＭＲ素子２２に接続されている読み出しワード線Ｗｒを読み出しワード線Ｗｒ２とし、さらにこれらの読み出しワード線Ｗｒ１、Ｗｒ２に流れる読み出し電流を、差動増幅器４０を用いて差動読み出しを行う。
【０１２４】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１２５】
（第１９実施形態）
次に、本発明の第１９実施形態によるＴＭＲ素子の製造方法を図３１乃至図３２を参照して説明する。この実施形態による製造方法は、図６に示す第１実施形態の第４変形例によるＴＭＲ素子を製造するものであって、その製造工程を図３１乃至図３２に示す。
【０１２６】
図示しない基板上に、まず、下部配線５０、ＴＭＲ膜５２、磁気的に反強磁性結合した磁性層と非磁性層からなる多層膜５４、ＰｔまたはＲｕからなる金属膜５６、金属ハードマスク５８を順次成膜する（図３１（ａ）参照）。本実施形態においては、下部配線５０は、Ｔａ／Ａｌ−Ｃｕ／Ｔａからなる三層膜であり、ＴＭＲ膜は、下側から順に、Ｔａ（５ｎｍ）／Ｒｕ（３ｎｍ）／Ｉｒ−Ｍｎ（１０ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３．２５ｎｍ）／ＡｌＯｘ（１．２ｎｍ）／ＣｏＮｉＦｅ（２ｎｍ）／Ｒｕ（０．９５ｎｍ）／ＮｉＦｅ（２ｎｍ）とした。その上に、Ｒｕからなる膜厚２．４５ｎｍの非磁性層と、ＣｏＦｅＢからなる膜厚３ｎｍの磁性層との積層を１０回繰り返した多層膜５４、ＰｔまたはＲｕからなる膜金属膜５６、金属ハードマスク５８としてＴａを５０ｎｍ成膜した。続いて、図３１（ａ）に示すように、磁場中でアニールし、その後、レジストを塗布し、このレジストをＰＥＰを行ってレジストパターン６０を形成する。
【０１２７】
次に、図３１（ｂ）に示すように、レジストパターン６０をマスクとして塩素系ガスで金属ハードマスク５８を例えばＲＩＥ法を用いてパターニングする。このとき、エッチングはＲｕまたはＰｔ膜５６でストップさせた。その後、図３１（ｃ）に示すように、レジストパターン６０を剥離し、金属ハードマスク５８をマスクとして、ＴＭＲ膜を構成するＩｒＭｎからなる反強磁性層までミリングまたはＲＩＥを行い、強磁性トンネル接合を接合分離する。トンネル接合の平面形状は、アスペクト比１：１の円形とした。サイズは、直径０．１８μｍとした。
【０１２８】
次に、図３１（ｄ）に示すように、ＳｉＯｘからなる保護膜６２を成膜する。
続いて、図３１（ｅ）に示すように、レジストを塗布、ＰＥＰを行ってレジストパターン６４を形成し、このレジストパターン６４をマスクとして下部電極５０を例えばＲＩＥを用いてパターニングする。
【０１２９】
次に、図３１（ｆ）に示すように、レジストパターン６４を除去した後、ＳｉＯｘからなる層間絶縁膜６６を成膜する。
【０１３０】
続いて図３２（ａ）に示すように、層間絶縁膜６６をエッチバックし、平坦化するとともにＴＭＲ膜５４の上部のＲｕ（２．４５ｎｍ）とＣｏＦｅＢ（３ｎｍ）の多層膜のうちのいずれかの層の頭を出した。
【０１３１】
次に、図３２（ｂ）に示すように、スパッタエッチングした後に、磁性層６８、ＰｔまたはＲｕからなる金属層７０、金属ハードマスク７２を順次、スパッタすることにより形成する。磁性層６８にはＮｉ−Ｆｅ層を用い、ハードマスク７２にはＴａを用いた。
【０１３２】
次に、図示しないレジストパターンを形成し、このレジストパターンをマスクとしてハードマスク７２をＲＩＥを用いてパターニングする（図３２（ｃ）参照）。続いて、上記レジストパターンを除去した後、金属ハードマスク７２をマスクとし、Ｎｉ−Ｆｅ磁性層６８を図１１（ｃ）に示す形状（マスク状８角形，アスペクト比長軸／短軸＝２、短軸＝０．２５μｍ）とした。
【０１３３】
次に、図３２（ｅ）に示すように、上部配線７４、磁性被覆層（ヨーク）７６を成膜する。その後、ヨーク７６上に図示しないレジストパターンを形成し、このレジストパターンをマスクとしてヨークおよび上部配線７４をパターニングし、図３２（ｅ）に示すＴ型磁化自由層を有するＴＭＲ素子を作製した。
【０１３４】
その後、磁場中でのアニールを、上部配線７４直下のＮｉ−Ｆｅ磁性層６８の長軸方向に磁場を印加するように行った。上部配線７４に、パルス電流を０．０１ｍＡから徐々に印加していき、その都度素子抵抗を測ったところ、０．２７ｍＡで抵抗の変化が観測された。磁化困難軸方向への電流パルスを流し、磁化困難軸方向へ１０Ｏｅの磁場を印加し、同様の実験を行ったところ、０．１５ｍＡで反転が観測された。その後、ＴＭＲ素子の抵抗が高い“１”状態と、ＴＭＲ素子抵抗が低い“０”状態に保ったまま、１２０℃で１週間それぞれ、１０個の素子を保ったところ、データの保存が確認でき、不揮発性磁気メモリとして好ましい特性を示した。
【０１３５】
（第２０実施形態）
次に、本発明の第２０実施形態によるＴＭＲ素子の製造方法を図３３乃至図３４を参照して説明する。この実施形態による製造方法は、図１０に示す第１実施形態の第８変形例によるＴＭＲ素子を製造するものであって、その製造工程を図３３乃至図３４に示す。
【０１３６】
まず、図示しない基板上に、磁性被覆層（ヨーク）８０、下部配線８２をスパッタにより成膜し、図示しないレジストパターンを形成し、このレジストパターンを用いて、パターニングする。続いて、ＳｉＯｘを堆積し、ＣＭＰで平坦化する（図３３（ａ）参照）。
【０１３７】
次に、図３３（ｂ）に示すように、磁性層８４、磁気的に反強磁性結合した磁性層と非磁性層とを積層した多層膜８６、ＴＭＲ膜８８、ＰｔまたはＲｕからなる金属膜９０、金属ハードマスク９２を成膜する。本実施形態では、磁性被覆層８０はＮｉ−Ｆｅ、下部配線８２は、Ｔａ／Ａｌ−Ｃｕ／Ｔａからなる三層膜、磁性層８４は、Ｎｉ−Ｆｅ（３ｎｍ）／Ｒｕ（１．５ｎｍ）／Ｎｉ−Ｆｅ（２ｎｍ）からなる三層膜、多層膜８６はＣｏＦｅＢ（３ｎｍ）とＲｕ（２．４５ｎｍ）との積層を１０繰り返した層、ＴＭＲ膜８８は、上側から順に、Ｐｔ−Ｍｎ（１４ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３．２５ｎｍ）／ＡｌＯｘ（１．２ｎｍ）／ＣｏＮｉＦｅ（２ｎｍ）／Ｒｕ（０．９５ｎｍ）／ＮｉＦｅ（２ｎｍ）とした。その上にＰｔまたはＲｕからなる金属膜９０、金属ハードマスク９２としてＴａを５０ｎｍ成膜した。
【０１３８】
続いて、磁場中でのアニールを行った後、図示しないレジストパターンを形成した後、このレジストパターンをマスクとして塩素系ガスで金属ハードマスク９２を異方性エッチングする（図３３（ｃ）参照）。このとき、エッチングはＲｕまたはＰｔからなる金属膜９０でストップさせた。
【０１３９】
その後、上記レジストパターンを剥離し、金属ハードマスク９２をマスクとして、（ＣｏＦｅＢ（３ｎｍ）／Ｒｕ（２．４５ｎｍ））からなる１０層の多層膜８６の途中までミリングまたはＲＩＥを行うことにより、ＴＭＲ膜８８の強磁性トンネル接合を接合分離した（図３３（ｄ）参照）。トンネル接合の平面形状は、アスペクト比１：１の円形とした。サイズは、直径０．１８μｍとした。
【０１４０】
続いて、図３３（ｅ）に示すように、ＳｉＯｘ膜９４を成膜する。その後、図示しないレジストパターンを形成し、このレジストパターンをマスクとしてＳＩＯｘ膜９４を例えばＲＩＥ法を用いてパターニングした。
【０１４１】
次に、上記レジストパターンを除去した後、パターニングされたＳｉＯｘ膜９４をマスクとして、ミリングまたはＲＩＥ法を用いて、ＣｏＦｅＢ（３ｎｍ）／Ｒｕ（２．４５ｎｍ））からなる多層膜８６のうちの残りの何層かをパターニングするとともにＮｉ−Ｆｅ層８４をパターニングした（図３３（ｆ）参照）。平面構造は図１１（ｅ）に示す形状（マスク状８角形，アスペクト比長軸／短軸＝１、短軸＝長軸＝０．２５μｍ）とした。
【０１４２】
次に、図３４（ａ）に示すように、ＳｉＯｘ膜９６を堆積した後、ＣＭＰおよびエッチバックを用いて平坦化するとともに金属ハードマスク９２を構成するＴａ膜の頭だしを行った（図３４（ｂ）参照）。
【０１４３】
その後、スパッタエッチングした後に上部配線９８を形成し、図３４（ｃ）に示す構造のＴ型磁化自由層を有するＴＭＲ素子を作製した。
【０１４４】
その後、磁場中アニールを行い、上部配線９８直下のＮｉ−Ｆｅ層と、（ＣｏＦｅＢ（３ｎｍ）／Ｒｕ（２．４５ｎｍ））Ｘ層との磁化容易軸方向に磁場を印加した。上部配線９８に、パルス電流を０．０１ｍＡから徐々に印加していき、その都度素子抵抗を測ったところ、０．２６ｍＡで抵抗の変化が観測された。磁化困難軸への電流パルスを流し、磁化困難軸方向へ１０Ｏｅの磁場を印加し、同様の実験を行ったところ、０．１４ｍＡで反転が観測された。その後、ＴＭＲ素子抵抗が高い“１”状態と、ＴＭＲ素子抵抗が低い“０”状態に保ったまま、１２０℃で１週間それぞれ、１０個のＴＭＲ素子を保ったところ、データの保存が確認でき、不揮発性磁気メモリとして好ましい特性を示した。
【０１４５】
（第２１実施形態）
本発明の第２１実施形態として、図１９および図２０に示す第７および第８実施形態による磁気メモリに用いられる、図３５（ａ）および（ｂ）に示すＴ型磁化自由層を有するＴＭＲ素子を作製し、その性能を調査した。図３５（ａ）は二重接合読み出しアーキテクチャ、図３５（ｂ）は差動読み出しアーキテクチャを調査するための構造を示している。製造プロセスは、基本的に第１９実施形態および第２０実施形態を組み合わせたものである。ビット線ＢＬの被覆磁性層８はビット線ＢＬをパターニングした後、被覆磁性層８を成膜し、垂直方向からミリングすることによって、容易に作成できる。各種材料も、第１９および第２０実施形態と同様の材料を用いた。サイズ、および素子形状は、第２０実施形態と同様である。
【０１４６】
前記したように、二重接合読み出しの場合と、差動読み出しの場合で、トンネルバリア層に接した磁化固着層のスピンの方向を変えてある。これは、磁化固着層を反強磁性結合した磁性層／非磁性層多層膜を用いることで容易に作製できる。
【０１４７】
図３５（ａ）に示すビット線ＢＬに、パルス電流を０．０１ｍＡから徐々に印加していき、その都度、素子抵抗を測ったところ、０．２８ｍＡで上下のＴＭＲ素子２１、２２の両方の抵抗の変化が観測された。磁化困難軸への電流パルスを流し、磁化困難軸方向へ１０Ｏｅの磁場を印加し、同様の実験を行ったところ、０．１７ｍＡで上下のＴＭＲ素子２１、２２の両方の反転が観測された。その後、ＴＭＲ素子抵抗が高い“１”状態と、ＴＭＲ素子抵抗が低い“０”状態に保ったまま、１２０℃で１週間それぞれ、１０個の素子を保ったところ、データの保存が確認でき、不揮発性磁気メモリとして好ましい特性を示した。また、二重接合型読み出しの場合、読み出し信号が、第１９および第２０実施形態の場合の１．６倍に、差動読み出しの場合は２倍になり、読み出しのＳ／Ｎが良好になり、メモリとして、より好ましい特性を示した。
【０１４８】
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの実施形態に限定されるものではない。例えば、磁気抵抗効果素子を構成する強磁性体層、絶縁膜、反強磁性体層、非磁性金属層、電極などの具体的な材料や、膜厚、形状、寸法などに関しては、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
【０１４９】
同様に、本発明の磁気メモリを構成する各要素の構造、材質、形状、寸法についても、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
【０１５０】
また、本発明は、長手磁気記録方式のみならず垂直磁気記録方式の磁気ヘッドあるいは磁気再生装置についても本特許磁気抵抗効果素子を同様に適用して同様の効果を得ることができる。
【０１５１】
その他、本発明の実施の形態として上述した磁気メモリを基にして、当業者が適宜設計変更して実施しうるすべての磁気メモリも同様に本発明の範囲に属する。
【０１５２】
なお、磁気抵抗効果素子が記憶する情報を読み出すために磁気抵抗効果素子に流すセンス電流を制御するセンス電流制御素子回路、書き込みパルスを印加するための回路、ドライバ等は、上記実施形態では説明しなかったが、これらは本発明の磁気メモリが備えるようにしても良い。
【０１５３】
【発明の効果】
以上述べたように、本発明によれば、消費電力が少なく熱的安定性に優れたものとなる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による磁気抵抗効果素子の構成を示す断面図。
【図２】第１実施形態による磁気抵抗効果素子を磁気メモリに用いたときの斜視図。
【図３】第１実施形態による磁気抵抗効果素子の第１変形例の構成を示す断面図。
【図４】第１実施形態による磁気抵抗効果素子の第２変形例の構成を示す断面図。
【図５】第１実施形態による磁気抵抗効果素子の第３変形例の構成を示す断面図。
【図６】第１実施形態による磁気抵抗効果素子の第４変形例の構成を示す断面図。
【図７】第１実施形態による磁気抵抗効果素子の第５変形例の構成を示す断面図。
【図８】第１実施形態による磁気抵抗効果素子の第６変形例の構成を示す断面図。
【図９】第１実施形態による磁気抵抗効果素子の第７変形例の構成を示す断面図。
【図１０】第１実施形態による磁気抵抗効果素子の第８変形例の構成を示す断面図。
【図１１】第１実施形態による磁気抵抗効果素子の書き込み配線に隣接する磁性層の平面図。
【図１２】第１実施形態による磁気抵抗効果素子の中間層の平面図。
【図１３】アステロイド曲線を示す図。
【図１４】本発明の第２実施形態による磁気メモリの構成を示す図。
【図１５】本発明の第３実施形態による磁気メモリの構成を示す図。
【図１６】本発明の第４実施形態による磁気メモリの構成を示す図。
【図１７】本発明の第５実施形態による磁気メモリの構成を示す図。
【図１８】本発明の第６実施形態による磁気メモリの構成を示す図。
【図１９】本発明の第７実施形態による磁気メモリの構成を示す図。
【図２０】本発明の第８実施形態による磁気メモリの構成を示す図。
【図２１】本発明の第９実施形態による磁気メモリの構成を示す図。
【図２２】本発明の第１０実施形態による磁気メモリの構成を示す図。
【図２３】本発明の第１１実施形態による磁気メモリの構成を示す図。
【図２４】本発明の第１２実施形態による磁気メモリの構成を示す図。
【図２５】本発明の第１３実施形態による磁気メモリの構成を示す図。
【図２６】本発明の第１４実施形態による磁気メモリの構成を示す図。
【図２７】本発明の第１５実施形態による磁気メモリの構成を示す図。
【図２８】本発明の第１６実施形態による磁気メモリの構成を示す図。
【図２９】本発明の第１７実施形態による磁気メモリの構成を示す図。
【図３０】本発明の第１８実施形態による磁気メモリの構成を示す図。
【図３１】本発明の第１９実施形態による磁気抵抗効果素子の製造工程を示す工程断面図。
【図３２】本発明の第１９実施形態による磁気抵抗効果素子の製造工程を示す工程断面図。
【図３３】本発明の第２０実施形態による磁気抵抗効果素子の製造工程を示す工程断面図。
【図３４】本発明の第２０実施形態による磁気抵抗効果素子の製造工程を示す工程断面図。
【図３５】第７および第８実施形態による磁気メモリに用いられる、Ｔ型磁化自由層を有するＴＭＲ素子の構成を示す断面図。
【符号の説明】
２ 磁気抵抗効果素子（ＴＭＲ素子）
３ Ｔ型磁化自由層
３ａ 強磁性層
３ｂ 中間層
３ｂ１ 磁性層
３ｂ２ 非磁性層
３ｃ 磁性層
３ｃ１ 磁性層
３ｃ２ 非磁性層
３ｃ３ 磁性層
４ トンネルバリア層
５ 磁化固着層
６ 反強磁性層
８ ヨーク
９ ダイオード
１０ 書き込み配線（上部配線）
１２ 引き出し電極
１４ 接続プラグ
１８ 読み出しセル選択トランジスタ
１９ 書き込みセル選択トランジスタ
２０ 下部配線
２２ ヨーク
【発明の属する技術分野】
本発明は、磁気抵抗効果素子および磁気メモリに関する。
【０００２】
【従来の技術】
磁性体膜を用いた磁気抵抗効果素子は、磁気ヘッド、磁気センサーなどに用いられているとともに、固体磁気メモリに用いることが提案されている。特に、高速読み書き、大容量、低消費電力動作が可能な次世代の固体不揮発メモリとして、強磁性体の磁気抵抗効果を利用した磁気ランダムアクセスメモリ（以下、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）とも云う）への関心が高まっている。
【０００３】
近年、２つの強磁性金属層の間に１層の誘電体を挿入したサンドイッチ構造を有し、膜面に対して垂直に電流を流し、トンネル電流を利用した磁気抵抗効果素子として、いわゆる「強磁性トンネル接合素子（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅｅｆｆｅｃｔ：ＴＭＲ素子）」が提案されている。強磁性トンネル接合素子においては、２０％以上の磁気抵抗変化率が得られるようになったことから、ＭＲＡＭへの民生化応用の可能性が高まってきた。
【０００４】
この強磁性トンネル接合素子は、強磁性層上に０．６ｎｍ〜２．０ｎｍ厚の薄いＡｌ（アルミニウム）層を成膜した後、その表面を酸素グロー放電または酸素ガスに曝すことによって、Ａｌ２Ｏ３からなるトンネルバリア層を形成することにより、実現できる。
【０００５】
また、この強磁性１重トンネル接合素子を構成する一方の強磁性層に反強磁性層を付与し、他方の強磁性層を磁化固定層とした構造を有する強磁性１重トンネル接合が提案されている。
【０００６】
また、誘電体中に分散した磁性粒子を介した強磁性トンネル接合素子や、強磁性２重トンネル接合素子も提案されている。
【０００７】
これらの強磁性トンネル接合素子においても、２０％〜５０％の磁気抵抗変化率が得られるようになったこと、及び所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられることから、ＭＲＡＭへの応用の可能性がある。
【０００８】
ＭＲＡＭにＴＭＲ素子を用いる場合、トンネルバリア層を挟む二つの強磁性層のうち、一方が磁化の向きが変化しないように固定した磁化固着層を磁化基準層とし、もう一方が磁化の向きが反転し易いようにした磁化自由層を記憶層とする。基準層と記憶層の磁化の向きが平行な状態と反平行な状態を２進情報の “０”と“１”に対応付けることで情報を記憶することができる。
【０００９】
記録情報の書き込みは、ＴＭＲ素子近傍に設けられた書き込み配線に電流を流して発生する誘導磁場により記憶層の磁化の向きを反転させることにより行う。
また、記録情報の読み出しは、ＴＭＲ効果による抵抗変化分を検出することにより行う。
【００１０】
基準層の磁化の向きを固定するためには、強磁性層に接するように反強磁性層を設けて交換結合力により磁化反転を起こりにくくするという方法が用いられ、このような構造はスピンバルブ型構造と呼ばれている。この構造において基準層の磁化の向きは磁場を印加しながら熱処理すること（磁化固着アニール）により決定される。一方、記憶層は、磁気異方性を与えることにより磁化容易方向と基準層の磁化の向きとがほぼ同じになるように形成されている。
【００１１】
これら強磁性１重トンネル接合あるいは強磁性２重トンネル接合を用いた磁気記録素子は、不揮発性であって書き込み読み出し時間も１０ナノ秒以下と速く、かつ書き換え回数も１０１５以上というポテンシャルを有する。特に、強磁性２重トンネル接合素子を用いた磁気記録素子は、上述したように、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられるため、大きな出力電圧が得られ、磁気記録素子として好ましい特性を示す。
【００１２】
しかし、メモリのセルサイズに関しては、セルが１個のトランジスタと１個のＴＭＲ素子から構成されるアーキテクチャを用いた場合、半導体のＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）以下にサイズを小さくできないという問題がある。
【００１３】
この問題を解決するために、ビット線とワード線との間にＴＭＲ素子とダイオードを直列接続したダイオード型アーキテクチャや、ビット線とワード線の間にＴＭＲセルを配置した単純マトリックス型アーキテクチャが提案されている。
【００１４】
しかし、いずれの場合も記憶層への書きこみ時には電流パルスによる電流磁場で反転を行っているため、消費電力が大きく、大容量化したとき配線の許容電流密度に限界があり大容量化できない。また、電流を流す絶対値が１ｍＡ以下、ＤＲＡＭの代替えのためには０．２ｍＡ以下でないと電流を流すためのドライバの面積が大きくなり、他の不揮発固体磁気メモリ、例えば、強誘電体キャパシタを用いた強誘電体メモリ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やフラッシュメモリなどと比較した場合チップサイズが大きくなって競争力が無くなってしまうなどの問題点が有る。
【００１５】
上記の問題に対し、書き込み配線の周りに高透磁率の磁性材料からなる薄膜を設けた磁気記憶装置が提案されている（例えば、特許文献１、特許文献２、および特許文献３参照）。これらの磁気記憶装置によれば、配線の周囲に高透磁率の磁性膜が設けられているため、磁気記録層への情報書込に必要な電流値を効率的に低減できる。
【００１６】
しかしながら、これらを用いても、書き込み電流値を１ｍＡ以下にすることは非常に困難であった。
【００１７】
また、通常これまでに提案されている強磁性トンネル接合の記憶層（磁化自由層）は、接合分離の際に規定される体積で決まり、デザインルールが０．２５μｍ以下になると熱安定性の点で問題があった。これらを解決するために記憶層を反強磁性結合した三層膜、または多層膜にすることが提案されている（例えば、特許文献４参照）。
【００１８】
【特許文献１】
米国特許第５，６５９，４９９号明細書
【特許文献２】
米国特許第５，９５６，２６７号明細書
【特許文献３】
米国特許第５，９４０，３１９号明細書
【特許文献４】
米国特許第５，９５３，２４８号明細書
【００１９】
【発明が解決しようとする課題】
しかし、上記特許文献４の多層膜の構造にすると、多段ヒステリシスが生じ、ＭＲ変化率が低下するという問題が起こる。
【００２０】
本発明は、上記事情を考慮してなされたものであって、消費電力が少なく、熱安定性に優れた磁気抵抗効果素子およびこの磁気抵抗効果素子を用いた磁気メモリを提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明の第１の態様による磁気抵抗効果素子は、トンネルバリア層と、このトンネルバリア層を挟む一方の側に設けられる磁化固着層となる第１強磁性層と、前記トンネルバリア層を挟む他方の側に設けられる第２強磁性層、前記第２強磁性層の前記トンネルバリア層とは反対側に形成され前記第２強磁性層よりも膜面の面積が広く外部磁場により磁化方向が反転可能な第３強磁性層、および前記第２強磁性層と前記第３強磁性層との間に設けられ前記第３強磁性層の磁化の反転を前記第２強磁性層に伝達する中間層を有する磁化自由層と、を備え、前記第２強磁性層と前記第３強磁性層とは前記中間層を介して磁気的に結合していることを特徴とする。
【００２２】
なお、前記第３強磁性層の膜面形状のアスペクト比が１以上２以下であることが好ましい。
【００２３】
なお、前記第１強磁性層の、前記トンネルバリア層とは反対側の面に形成される反強磁性層を備えていることが好ましい。
【００２４】
なお、前記第１乃至第３強磁性層のうちの少なくとも１つの強磁性層は、強磁性層と非磁性層とを交互に積層した積層膜であることが好ましい。
【００２５】
なお、前記中間層は、単層の強磁性層または強磁性層と非磁性層とを交互に積層した積層膜であり、前記積層膜の隣接する前記強磁性層間には前記非磁性層を介して反強磁性交換結合または強磁性交換結合が存在していることが好ましい。
【００２６】
なお、前記第２強磁性層と前記中間層とは膜面形状が同一であり、前記中間層と前記第３強磁性層とは磁気的に接していることが好ましい。
【００２７】
本発明の第２の態様による磁気メモリは、第１の配線と、この第１の配線に交差する第２の配線と、前記第１および第２の配線の交差領域に設けられる上記記載の磁気抵抗効果素子とを備え、前記磁気抵抗効果素子の第２および第３強磁性層は、前記第１および第２の配線のすくなくとも一方の配線に電流を流すことにより生じる電流磁場に応じて磁化の向きが変化可能な記憶層となり、前記第３強磁性層は前記電流磁場を発生する前記一方の配線に隣接して設けられていることを特徴とする。
【００２８】
なお、前記第３強磁性層が隣接する前記一方の配線の、前記第３強磁性層との隣接する部分を含む周上には、前記第３強磁性層によって被覆されない領域が存在することが好ましい。
【００２９】
なお、前記第３強磁性層が隣接する前記一方の配線には、前記第３強磁性層とは反対側の面にヨークが設けられていることが好ましい。
【００３０】
なお、前記磁気抵抗効果素子の記憶情報を読み出すためのＭＯＳスイッチまたはダイオードが設けられていても良い。
【００３１】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施形態を説明する。
【００３２】
（第１実施形態）
本発明の第１実施形態による磁気抵抗効果素子の構成を図１に示す。この実施形態の磁気抵抗効果素子２は、磁気メモリのメモリセルに用いられる強磁性トンネル接合素子（以下、ＴＭＲ素子ともいう）であって、磁化自由層３と、トンネルバリア層４と、基準層となる磁化固着層５とを備えている。磁化自由層３は、トンネルバリア層４を挟んで磁化固着層５とは反対側に設けられる記憶層となる強磁性層３ａと、中間層３ｂと、この中間層３ｂを介して磁気的に交換結合する磁性層３ｃとを備えている。磁性層３ｃは、ＴＭＲ素子２に書き込みデータを書き込む際に書き込み電流が流れる書き込み配線１０に隣接して設けられる。
【００３３】
本実施形態においては、強磁性層３ａ、中間層３ｂ、トンネルバリア層４、および磁化固着層５は、平面形状がほぼ同一であり、アスペクト比（＝長軸方向の長さ／短軸方向の長さ）が２以下であるように構成されている。また、書き込み配線１０に隣接する磁性層３ｃは、膜面の面積が強磁性層３ａのそれより大きくなるように構成されている。
【００３４】
つまり、強磁性層３ａ、中間層３ｂ、磁性層３ｃは断面図で見るとＴ型の磁化自由層３を形成することになる。このＴ型磁化自由層３において、磁気モーメントの方向は主に、書き込み配線１０に隣接して設けられた磁性層３ｃが担うことになる。すなわち、磁性層３ｃに主に、磁気異方性が付与されている。それに比べて、強磁性層３ａ、中間層３ｂの磁気異方性は小さく制御する。この制御は、たとえば後述するように、それぞれの平面形状を制御することによって、容易に作製できる。強磁性層３ａ、中間層３ｂ、磁性層３ｃ間は、磁気的な交換結合によって結合している。
【００３５】
このような構造のＴ型磁化自由層においては、書き込み配線１０に電流パルスを流し、電流磁界を印加した場合、書き込み配線１０と、書き込み配線１０に隣接して設けられた磁性層３ｃ間の距離が非常に近いため、電流磁界が磁性層３ｃに有効に作用し、磁性層３ｃを低電流で容易にスイッチングできることになる。
書き込み配線１０に隣接して設けられた磁性層３ｃがスピン反転すると、それよりも磁気異方性が小さく設定された強磁性層３ａ、中間層３ｂは磁気的な交換結合によって同時に反転する。すなわち、中間層３ｂは、磁性層３ｃの磁化の反転を磁性層３ａに伝達する。
【００３６】
また、Ｔ型磁化自由層３の体積は、強磁性層３ａのみからなる従来の磁化自由層に比べて非常に大きいため、熱安定性にも優れ、０．１μｍ以下のデザインルールにおいても安定にスピン磁気モーメントは維持されることになり、１Ｇｂｉｔ（Ｇｉｇａｂｉｔ）以上のＭＲＡＭの実用化が可能となる。
【００３７】
また、本実施形態においては、強磁性層３ａおよび中間層３ｂは、低アスペクト比であるので、大容量化が可能となる。
【００３８】
なお、中間層３ｂは、単層の磁性層でも良いし、図２（ａ）、（ｂ）に示すように磁性層３ｂ１と非磁性層３ｂ２が交互に積層された多層膜でも良い。磁性層と非磁性層が交互に積層された多層膜の場合、隣接する磁性層間に非磁性層を介した反強磁性交換結合または強磁性交換結合が存在することが好ましい。なお、図２（ｂ）においては、中間層３ｂは、反強磁性交換結合を示している。そして、このような構成の中間層３ｂおよび強磁性層３ａならびに磁性層３ｃを有する磁化自由層３と、トンネルバリア層４と、磁化固着層５とを備えた強磁性トンネル接合型磁気抵抗効果素子２は、メモリセルを構成する要素として、一般に図２（ａ）に示すように、上部配線（書き込み配線）１０と、下部配線２０との交差点毎に設けられる。
【００３９】
次に、本実施形態による磁気抵抗効果素子の第１乃至第８変形例を、図３乃至図１０を説明する。図３に第１変形例による磁気抵抗効果素子の構成を示す。この第１変形例による磁気抵抗効果素子２は、図１に示す強磁性トンネル接合素子において、書き込み配線１０に隣接して設けられる磁性層３ｃが書き込み配線１０の側部にも延在するように構成となっている。なお、この第１変形例においては、強磁性体からなる磁化固着層５の磁化を固着させる反強磁性層６が、磁化固着層５の、トンネルバリア層４が設けられた側とは反対側に面に設けられているが、図１に示す第１実施形態においては、反強磁性層６は設けられており、省略されている。磁化固着層５の磁化が他の方法によって固定されれば反強磁性層６は不要となるが、この反強磁性層６によって磁化固着層５の磁化を固定するのが好ましい。なお、以降の変形例においても反強磁性層６が設けられている。この第１変形例による磁気抵抗効果素子は、第１実施形態の場合に比べて、磁化自由層３の体積が増えているので、熱的安定性が増す。
【００４０】
図４に、第２変形例による磁気抵抗効果素子の構成を示す。この第２変形例の磁気抵抗効果素子２は、図１に示す強磁性トンネル接合素子において、中間層３ｂを磁性層と非磁性層とが交互に積層された多層膜としたものである。
【００４１】
この多層膜においては、隣接する磁性層間に非磁性層を介した反強磁性交換結合または強磁性交換結合が存在する。
【００４２】
なお、書き込み配線に隣接する磁性層３ｃと、中間層３ｂを構成する磁性層のうち磁性層３ｃに最も近い磁性層との間には、非磁性層が存在していても良いし、直接に接していても良い。また、記憶層となる強磁性層３ａと、中間層３ｂを構成する磁性層のうち強磁性層３ａに最も近い磁性層との間には、非磁性層が存在していても良いし、直接に接していても良い。
【００４３】
この第２変形例による磁気抵抗効果素子２は、第１実施形態の場合に比べて、磁化自由層３の体積が増えているので、熱的安定性が増す。また、中間層３ｂが磁性層と非磁性層とを交互に積層した多層膜構造となっているので、多段ヒステリシスが生じるのを防止することが可能となり、ＭＲ変化率（ＭＲ比）を高くすることができ、高出力化できる。
【００４４】
図５に、第３変形例による磁気抵抗効果素子の構成を示す。この第３変形例による磁気抵抗効果素子２は、図４に示す第２変形例において、磁性層３ｃを書き込み配線１０の側部にも延在するように構成されている。この第３変形例による磁気抵抗効果素子は、磁化自由層３の体積が第２変形例に比べて増えているので、熱安定性が増す。また、中間層３ｂが磁性層と非磁性層とを交互に積層した多層膜構造となっているので、ＭＲ比が高くなり、高出力化できる。
【００４５】
図６に、第４変形例による磁気抵抗効果素子の構成を示す。この第５変形例による磁気抵抗効果素子２は、図５に示す第３変形例において、書き込み配線１０の、磁性層３ｃの設けられた側とは反対側に磁性体被覆膜（ヨーク）８を設けた構成となっている。書き込み配線１０にヨーク８をさらに設けると、更なる書き込み電流の低減が可能となり、０．２ｍＡ以下の書き込み電流でスピン反転が可能となる。なお、電流が書き込み配線１０に流れていないときは、ヨーク８と、磁気抵抗効果素子２の磁化自由層３との磁気的相互作用はない。磁化自由層３の体積が従来の場合に比べて大きいので熱的安定性が増す。また、中間層３ｂが磁性層と非磁性層とを交互に積層した多層膜構造となっているので、ＭＲ比が高くなり、高出力化できる。
【００４６】
図７に、第５変形例による磁気抵抗効果素子の構成を示す。この第５変形例による磁気抵抗効果素子２は、図４に示す第２変形例において、書き込み配線１０に隣接する磁性層３ｃを磁性層３ｃ１、非磁性層３ｃ２、および磁性層３ｃ３からなる積層構造としたものである。このように、磁性層３ｃを積層構造の多層膜とすることにより、磁化自由層３の体積が、第２変形例の場合に比べて大きくなるので、更なる熱的安定性の向上をはかることができる。また、中間層３ｂが磁性層と非磁性層とを交互に積層した多層膜構造となっているので、ＭＲ比が高くなり、高出力化できる。
【００４７】
図８に、第６変形例による磁気抵抗効果素子の構成を示す。この第６変形例による磁気抵抗効果素子２は、図７に示す第５変形例において、書き込み配線１０の、磁性層３ｃが設けられた側とは反対側にヨーク８を設けた構成となっている。この第６変形例も第５変形例と同様に、更なる熱安定性の向上をはかることができる。また、ヨーク８が設けられているので、更なる書き込み電流の低減が可能となり、０．２ｍＡ以下の書き込み電流でスピン反転が可能となる。なお、電流が書き込み配線１０に流れていないときは、ヨーク８と、磁気抵抗効果素子２の磁化自由層３との磁気的相互作用はない。また、中間層３ｂが磁性層と非磁性層とを交互に積層した多層膜構造となっているので、ＭＲ比が高くなり、高出力化できる。
【００４８】
図９に、第７変形例による磁気抵抗効果素子の構成を示す。この第７変形例による磁気抵抗効果素子２は、図５に示す第３変形例による磁気抵抗効果素子２と同じ構成を有しており、書き込み配線１０上に設けた構成となっている。この第７変形例も、第３変形例と同様に、熱的安定性の向上をはかることができる。また、中間層３ｂが磁性層と非磁性層とを交互に積層した多層膜構造となっているので、ＭＲ比が高くなり、高出力化できる。
【００４９】
図１０に、第８変形例による磁気抵抗効果素子の構成を示す。この第８変形例による磁気抵抗効果素子２は、図８に示す第６変形例の磁気抵抗効果素子と同じ構成を有しており、書き込み配線１０上に設けられた構成となっている。この第８変形例も第６変形例と同様に、熱的安定性の向上をはかることができる。また、中間層３ｂが磁性層と非磁性層とを交互に積層した多層膜構造となっているので、ＭＲ比が高くなり、高出力化できる。また、ヨーク８が設けられているので、更なる書き込み電流の低減が可能となり、０．２ｍＡ以下の書き込み電流でスピン反転が可能となる。なお、電流が書き込み配線１０に流れていないときは、ヨーク８と、磁気抵抗効果素子２の磁化自由層３との磁気的相互作用はない。
【００５０】
次に、第１実施形態による磁気抵抗効果素子を構成する磁化自由層３に含まれる、書き込み配線１０に隣接して設けられる磁性層３ｃの平面形状について図１１を参照して説明する。この磁性層３ｃの各種の平面形状を図１１（ａ）乃至図１１（ｆ）に示す。図１１（ａ）は楕円形状、図１１（ｂ）はラグビーボール形状、図１１（ｃ）は長方形から角部の面取りを行った形状、図１１（ｄ）は長方形形状、図１１（ｅ）は八角形形状、図１１（ｆ）は十字形状を示す。これらの磁性層３ｃの平面形状は、図１１（ｅ）に示す８角形および図１１（ｆ）に示す十字形状を除いて、アスペクト比（＝長軸／短軸）が１より大きいことが好ましい。すなわち、書き込み配線１０を流れる電流方向の長さに比べてこの電流方向にほぼ直交する方向の長さＬ１が長くなるように形成されている。なお、電流方向が短軸であり、電流方向にほぼ直交する方向が長軸である。後に示すように、２つの略直行する配線に電流パルスを印加してスピン反転を行う場合、この形状にすることによって、安定した磁気異方性を付与できるほか、アステロイド曲線の形がよくなる。アスペクト比が１：１の場合は、磁性層３ｃの平面形状を八角形形状、十字形状にすると、アステロイド曲線の形がよくなる。アステロイドの形が良いという意味は、図１３に示すアステロイド曲線ｇ１のように、他のアステロイド曲線ｇ２、ｇ３に比べて座標軸側にあり、このため、スピン反転時のスイッチング磁界の値は小さく、スピン反転以外の時のスイッチング磁界の値が大きいことを意味する。このようなアステロイド形状をしていると、セル選択が容易である。
【００５１】
図１２（ａ）乃至図１２（ｈ）に、中間層３ｂの平面形状を示す。図１２（ａ）乃至図１２（ｄ）は、書き込み配線１０を流れる電流方向の長さＷと、電流方向に直交する方向の長さＬとの比が１：１のものを示し、図１２（ｅ）乃至図１２（ｈ）は、ＬがＷよりも長いものを示している。なお、Ｌは磁性層３ｃの長軸方向の長さＬ１よりも短くなるように構成されている。
【００５２】
いずれの場合も書き込み配線１０に隣接して設けられた磁性層３ｃの平面の面積は、トンネル接合型磁気抵抗効果素子を構成する中間層３ｂや強磁性層３ａの平面の面積よりも大きくなるように構成されている。
【００５３】
これらの磁気抵抗効果素子２において、磁化固着層５、記憶層となる磁性層３ａ、中間層３ｂに用いることができる強磁性体としては、例えば、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）またはこれらの合金や、スピン分極率の大きいマグネタイト、ＣｒＯ２、ＲＸＭｎＯ３−ｙ（ここでＲは希土類、ＸはＣａ（カルシウム）、Ｂａ（バリウム）、Ｓｒ（ストロンチウム）のいずれかを表す）などの酸化物、あるいは、ＮｉＭｎＳｂ（ニッケル・マンガン・ニオブ）、ＰｔＭｎＳｂ（白金マンガン・アンチモン）などのホイスラー合金などを用いることができる。
【００５４】
これらの材料からなる磁化固着層５としては一方向異方性（形状異方性）を、磁性層３ａ、中間層３ｂとしては、一軸異方性を有することが望ましい。またその厚さは０．１ｎｍから１００ｎｍが好ましい。さらに、これらの強磁性層５、３ａ、３ｂの膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることがより望ましい。
【００５５】
また、磁化固着層５として用いる強磁性層には、反強磁性膜を付加して磁化を固着することが望ましい。そのような反強磁性膜としては、Ｆｅ（鉄）−Ｍｎ（マンガン）、Ｐｔ（白金）−Ｍｎ（マンガン）、Ｐｔ（白金）−Ｃｒ（クロム）−Ｍｎ（マンガン）、Ｎｉ（ニッケル）−Ｍｎ（マンガン）、Ｉｒ（イリジウム）−Ｍｎ（マンガン）、ＮｉＯ（酸化ニッケル）、Ｆｅ２Ｏ３（酸化鉄）などを挙げることができる。
【００５６】
また、これら磁性体には、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、Ｂ（ボロン）などの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
【００５７】
一方、磁化固着層５、磁性層３ａ、中間層３ｂとして、強磁性層と非磁性層の積層膜を用いても良い。例えば、強磁性層／非磁性層／強磁性層という３層構造または、３層以上の多層膜を用いることができる。この場合、非磁性層を挟んでいる強磁性層には反強磁性的な層間の相互作用が働いていることが望ましい。
【００５８】
より具体的には、磁性層の磁化を一方向に固着する方法として、ＣｏまたはＣｏ−Ｆｅ／Ｒｕ（ルテニウム）／ＣｏまたはＣｏ−Ｆｅからなる３層構造の積層膜、Ｃｏ（Ｃｏ−Ｆｅ）／Ｉｒ（イリジウム）／Ｃｏ（Ｃｏ−Ｆｅ）からなる３層構造の積層膜、ＣｏまたはＣｏ−Ｆｅ／Ｏｓ（オスニウム）／ＣｏまたはＣｏ−Ｆｅからなる３層構造の積層膜、ＣｏまたはＣｏ−Ｆｅ／Ｒｅ（レニウム）／ＣｏまたはＣｏ−Ｆｅからなる３層構造の積層膜、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｒｕ（ルテニウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層からなるからなる３層構造の積層膜、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｉｒ（イリジウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層からなる３層構造の積層膜、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｏｓ（オスニウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層からなる３層構造の積層膜、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｒｅ（レニウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層からなる３層構造の積層膜を用いる。これら積層膜を磁化固着層として用いる場合は、さらに、これに隣接して反強磁性膜を設けることが望ましい。この場合の反強磁性膜としても、前述したものと同様に、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３などを用いることかできる。この構造を用いると、磁化固着層５の磁化がビット線やワード線からの電流磁界の影響をより受け難く、しっかりと磁化が固着される。また、磁化固着層５からの漏洩磁界（ｓｔｒａｙ ｆｉｅｌｄ）を減少（あるいは調節）でき、磁化固着層５を形成する２層の強磁性層の膜厚を変えることにより，磁気記録層３ａの磁化シフトを調整することができる。この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることがより望ましい。
【００５９】
また、磁気記録層３ｃとして、軟磁性層／強磁性層という２層構造、または、強磁性層／軟磁性層／強磁性層という３層構造を用いても良い。磁気記録層３ｃとして、強磁性層／非磁性層／強磁性層という３層構造、強磁性層／非磁性層／強磁性層／非磁性層／強磁性層という５層構造を用いて、強磁性層の層間の相互作用の強さを制御することにより、メモリセルである磁気記録層のセル幅がサブミクロン以下になっても、電流磁界の消費電力を増大させずに済むというより好ましい効果が得られる。この際、強磁性層の種類、膜厚を変えてもかまわない。
【００６０】
特に、トンネルバリア膜４に近い強磁性層にはＭＲ比が大きくなるＣｏ−Ｆｅ，Ｃｏ−Ｆｅ−Ｎｉ、ＦｅリッチＮｉ−Ｆｅを用い、トンネルバリア膜４と接していない強磁性体にはＮｉリッチのＮｉ−Ｆｅ，ＮｉリッチのＮｉ−Ｆｅ−Ｃｏなどを用いるとＭＲ比を大きく保ったまま、スイッチング磁界を低減でき、より好ましい。非磁性材料としては、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスニウム），Ｒｅ（レニウム），Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、またはそれら合金を用いることができる。
【００６１】
磁気記録層３ａにおいても、これら磁性体に、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスニウム），Ｒｅ（レニウム），Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）などの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
【００６２】
一方、磁気抵抗効果素子としてＴＭＲ素子を用いる場合に、磁化固着層５と磁気記録層３ａとの間に設けられるトンネルバリア層４となる絶縁層（あるいは誘電体層）としては、Ａｌ２Ｏ３（酸化アルミニウム）、ＳｉＯ２（酸化シリコン）、ＭｇＯ（酸化マグネシウム）、ＡｌＮ（窒化アルミニウム）、Ｂｉ２Ｏ３（酸化ビスマス）、ＭｇＦ２（フッ化マグネシウム）、ＣａＦ２（フッ化カルシウム）、ＳｒＴｉＯ２（酸化チタン・ストロンチウム）、ＡｌＬａＯ３（酸化ランタン・アルミニウム）、Ａｌ−Ｎ−Ｏ（酸化窒化アルニウム）などの各種の絶縁体（誘電体）を用いることができる。
【００６３】
これらの絶縁体は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。また、この絶縁層（誘電体層）４の厚さは、トンネル電流が流れる程度に薄い方が望ましく、実際上は、１０ｎｍ以下であることが望ましい。
【００６４】
このような磁気抵抗効果素子は、各種スパッタ法、蒸着法、分子線エピタキシャル法などの通常の薄膜形成手段を用いて、所定の基板上に形成することができる。この場合の基板としては、例えば、Ｓｉ（シリコン）、ＳｉＯ２（酸化シリコン）、Ａｌ２Ｏ３（酸化アルミニウム）、スピネル、ＡｌＮ（窒化アルニウム）など各種の基板を用いることができる。
【００６５】
また、基板の上に、下地層や保護層、ハードマスクなどとして、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ａｕ（金）、Ｔｉ（チタン）／Ｐｔ（白金）、Ｔａ（タンタル）／Ｐｔ（白金）、Ｔｉ（チタン）／Ｐｄ（パラジウム）、Ｔａ（タンタル）／Ｐｄ（パラジウム）、Ｃｕ（銅）、Ａｌ（アルミニウム）−Ｃｕ（銅）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、Ｏｓ（オスミウム）などからなる層を設けても良い。
【００６６】
（第２実施形態）
次に、本発明の第２実施形態による磁気メモリを、図１４（ａ）、（ｂ）を参照して説明する。図１４（ａ）は、本実施形態による磁気メモリの単位メモリセルの構成を示す図であり、図１４（ｂ）は図１４（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、複数のビット線ＢＬ（図１４においては、１本のビット線ＢＬ）と、これらのビット線ＢＬと交差する複数のワード線ＷＬ（図１４においては、１本のワード線ＷＬ）と、ビット線ＢＬとワード線ＷＬとの交差点毎に設けられた複数のメモリセル（図１４では１個のメモリセル（単位セル））とを備えている。すなわち、メモリセルはマトリクス状に配置され、メモリセルアレイを構成する。各メモリセルは、ビット線ＢＬとワード線ＷＬとの交差点に設けられた磁気抵抗効果素子からなる記憶素子２と、読み出しセル選択トランジスタ１８とを備えている。読み出しセル選択トランジスタ１８は、ソース・ドレイン領域１８ａ、１８ｂ、およびゲート電極１８ｃとを備えている。
【００６７】
この実施形態に用いられる記憶素子２は、第１実施形態またはその変形例で説明したＴＭＲ素子である。すなわち、ＴＭＲ素子２の一方の端部となるＴ型磁化自由層は書き込み配線となるビット線ＢＬに隣接するように設けられている。また、ビット線ＢＬの、Ｔ型磁化自由層が設けられた側とは反対側にヨーク８が設けられている。ＴＭＲ素子２のＴ型磁化自由層とは反対側の端部が引き出し電極１２、接続プラグ１４を介して読み出しセルトランジスタ１８のソース・ドレインのうちの一方の領域１８ａに接続されている。
【００６８】
ワード線ＷＬは、引き出し電極１２の下方に絶縁膜（図示せず）を介して配置されており、ヨーク２２が被覆されている。
【００６９】
メモリセルを構成するＴＭＲ素子２へのデータの書き込みは、対応するビット線ＢＬとワード線ＷＬに書き込み電流を流がし、この書き込み電流によって生じる電流磁場を合成した磁場により行う。メモリセルを構成するＴＭＲ２からのデータの読み出しは、このメモリセルの読み出しセルトランジスタ１８をＯＮにし、ＴＭＲ素子２を介してビット線ＢＬにセンス電流を流すことにより行う。
【００７０】
この第２実施形態による磁気メモリは、記憶素子として、第１実施形態またはその変形例のいずれかのＴＭＲ素子を用いているため、書き込み電流を低減することができるとともに熱安定性に優れたものとなる。また、ＴＭＲ素子を構成する中間層を、磁性層と非磁性層とを交互に積層して多層膜とした場合には、ＭＲ比が高くなり、高出力化できる。
【００７１】
（第３実施形態）
次に、本発明の第３実施形態による磁気メモリを、図１５（ａ）、（ｂ）を参照して説明する。図１５（ａ）は、本実施形態による磁気メモリの単位メモリセルの構成を示す図であり、図１５（ｂ）は図１５（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、図１４に示す第２実施形態による磁気メモリにおいて、ビット線ＢＬに設けられるヨーク８がビット線ＢＬの側部にも延在するように構成したものである。これにより、第２実施形態に比べて、書き込み電流をさらに低減することができる。なお、ＴＭＲ素子２のＴ型磁化自由層と、ヨークとは接続されておらず、ビット線ＢＬに電流が流れていないときには、磁気的相互作用はない。
【００７２】
この実施形態による磁気メモリは、第２実施形態の場合と同様に、熱的安定性に優れたものとなる。
【００７３】
（第４実施形態）
次に、本発明の第４実施形態による磁気メモリを、図１６（ａ）、（ｂ）を参照して説明する。図１６（ａ）は、本実施形態による磁気メモリの単位メモリセルの構成を示す図であり、図１６（ｂ）は図１６（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、第２実施形態による磁気メモリにおいて、ＴＭＲ素子２を構成するＴ型磁化自由層がビット線ＢＬではなくワード線ＷＬに隣接して設けられ、ＴＭＲ素子２のＴ型磁化自由層とは反対側の端部が引き出し電極１２、接続プラグ１４を介して読み出しセルトランジスタ１８のソース領域１８ａに接続されている。そして、引き出し電極１２の上方には絶縁膜（図示せず）を介してビット線ＢＬが配置されている。このビット線ＢＬには引き出し電極１２の側部まで延在するヨーク８が設けられている。
【００７４】
このように、ヨーク８をＴＭＲ素子２の近くまで延在するように構成したことにより、書き込み電流をさらに低くすることが可能となり、低消費電力化することができる。また、第２実施形態の場合と同様に、熱的安定性に優れたものとなる。
【００７５】
また、第２乃至第４実施形態において、更なる超大容量化メモリを実現するためには、メモリセルアレイを積層化できるアーキテクチャを用いて、多層化することが望ましい。
【００７６】
（第５実施形態）
次に、本発明の第５実施形態による磁気メモリを、図１７（ａ）、（ｂ）、（ｃ）を参照して説明する。図１７（ａ）は本実施形態による磁気メモリの構成を示す図、図１７（ｂ）は本実施形態による磁気メモリの単位メモリセルの構成を示す図、図１７（ｃ）は図１７（ｂ）に示す切断線Ａ−Ａで切断したときの断面図である。
【００７７】
この実施形態による磁気メモリは、読み出し／書き込み用ビット線ＢＬにＴＭＲ素子２がそれぞれダイオード９を介して並列に接続されている。なお、ＴＭＲ素子は第１実施形態またはその変形例のいずれかのＴＭＲ素子である。それぞれのＴＭＲ素子２の他端には、読み出し／書き込み用ワード線ＷＬが接続されている。なお、ＴＭＲ素子２を構成するＴ型磁化自由層はワード線ＷＬに隣接して設けられている。ＴＭＲ素子２の、Ｔ型磁化自由層とは反対側の端部がダイオード９を介してビット線ＢＬに接続されている。
【００７８】
読み出し時には、目的のＴＭＲ素子９に接続されているビット線ＢＬとワード線ＷＬとをそれぞれ選択トランジスタＳＴＢ、ＳＴｗにより選択してセンスアンプＳＡにより目的のＴＭＲ素子２を流れる電流を検出する。また、書き込み時には、やはり目的のＴＭＲ素子２に接続されているビット線ＢＬとワード線ＷＬとをそれぞれ選択トランジスタＳＴＢ、ＳＴｗにより選択して、書き込み電流を流す。この際に、ビット線ＢＬとワード線ＷＬにそれぞれ発生する磁界を合成した書き込み磁界がＴＭＲ素子２の磁気記録層の磁化を所定の方向に向けることにより、書き込みができる。
【００７９】
ダイオード９は、これら読み出し時あるいは書き込み時に、マトリクス状に配線されている他のＴＭＲ素子２を介して流れる迂回電流を遮断する役割を有する。
【００８０】
なお、図１７（ｂ）においては、簡単のために、ビット線ＢＬ、ＴＭＲ素子２、ダイオード９、ワード線ＷＬのみを表し、それら以外の要素は省略した。図１７（ｂ）に示したように、書き込みは、直交するビット線ＢＬとワード線ＷＬを用いて行う。ビット線ＢＬおよびワード線ＷＬには、それぞれヨーク８、２２が施されている。これらのヨーク８、２２はＴＭＲ素子２の近くまで延在した構成となっている。このように、ビット線ＢＬ、ワード線ＷＬを被覆しているヨークをＴＭＲ素子のＴ型磁化自由層に近づけることができるため、低消費電力、低電流で書き込みを行うことができる。また、Ｔ型磁化自由層を有するＴＭＲ素子を用いているため、熱的安定性に優れたものとなる。
【００８１】
なお、更なる超大容量化メモリを実現するためには、メモリアレイを積層化できるアーキテクチャを用いて、多層化することが望ましい。
【００８２】
（第６実施形態）
次に、本発明の第６実施形態による磁気メモリを、図１８（ａ）、（ｂ）、（ｃ）を参照して説明する。図１８（ａ）は本実施形態による磁気メモリの構成を示す図、図１８（ｂ）は本実施形態による磁気メモリの単位メモリセルの構成を示す図、図１８（ｃ）は図１８（ｂ）に示す切断線Ａ−Ａで切断したときの断面図である。
【００８３】
この実施形態による磁気メモリは、読み出し／書き込み用ビット線Ｂｗと読み出し用ビット線Ｂｒとの間に複数のＴＭＲ素子２が並列に接続された「ハシゴ型」の構成とされている。さらに、それぞれのＴＭＲ素子２に近接して、書き込みワード線Ｗがビット線Ｂｗと交差する方向に配線されている。
【００８４】
ＴＭＲ素子２への書き込みは、書き込み用ビット線Ｂｗに書き込み電流を流すことにより発生する磁界と、書き込みワード線ＷＬに書き込み電流を流すことにより発生する磁場との合成磁場をＴＭＲ素子２の磁気記録層に作用させることにより、行うことができる。
【００８５】
一方、読み出しの際には、ビット線Ｂｗとビット線Ｂｒとの間で電圧を印加する。すると、これらの間で並列に接続されている全てのＴＭＲ素子２に電流が流れる。この電流の合計をセンスアンプＳＡにより検出しながら、目的のＴＭＲ素子２に近接したワード線ＷＬに書き込み電流を印加して、目的のＴＭＲ素子２の磁気記録層の磁化を所定の方向に書き換える。この時の電流変化を検出することにより、目的のＴＭＲ素子２の読み出しを行うことができる。
【００８６】
すなわち、書き換え前の磁気記録層の磁化方向が書き換え後の磁化方向と同一であれば、センスアンプＳＡにより検出される電流は変化しない。しかし、書き換え前後で磁気記録層の磁化方向が反転する場合には、センスアンプＳＡにより検出される電流が磁気抵抗効果により変化する。このようにして書き換え前の磁気記録層の磁化方向すなわち、格納データを読み出すことができる。
【００８７】
但し、この方法は、読み出しの際に格納データを変化させる、いわゆる「破壊読み出し」に対応する。
【００８８】
これに対して、磁気抵抗効果素子の構成を、磁化自由層／絶縁層（非磁性層）／磁気記録層、という構造とした場合には、いわゆる「非破壊読み出し」が可能である。すなわち、この構造の磁気抵抗効果素子を用いる場合には、磁気記録層に磁化方向を記録し、読み出しの際には、磁化自由層の磁化方向を適宜変化させてセンス電流を比較することにより、磁気記録層の磁化方向を読み出すことができる。但しこの場合には、磁気記録層の磁化反転磁界よりも磁化自由層の磁化反転磁界のほうが小さくなるように設計する必要がある。
【００８９】
なお、図１８（ｂ）においては、簡単のために、ビット線Ｂｒ，Ｂｗ、ＴＭＲ素子２、ワード線ＷＬのみを表し、それら以外の要素は省略した。図１８（ｂ）に示したように、書きこみは、ビット線Ｂｒ、Ｂｗとワード線ＷＬを用いて行う。
【００９０】
なお、本実施形態においては、ＴＭＲ素子２を構成するＴ型磁化自由層はビット線Ｂｗに隣接して設けられている。ＴＭＲ素子２の、Ｔ型磁化自由層とは反対側の端部がビット線Ｂｒに接続された構成となっている。ビット線Ｂｒの上方に絶縁膜（図示せず）を介してワード線ＷＬが配置されている。ワード線ＷＬにはビット線Ｂｒの側部まで延在するようにヨーク２２が設けられており、ビット線Ｂｗには、ＴＭＲ素子２のＴ型磁化自由層に近接するようにヨーク８が設けられている。このように、ビット線Ｂｒ、ワード線ＷＬを被覆しているヨークをＴＭＲ素子のＴ型磁化自由層に近づけることができるため、低消費電力、低電流で書き込みを行うことができる。また、Ｔ型磁化自由層を有するＴＭＲ素子を用いているため、熱的安定性に優れたものとなる。
【００９１】
（第７実施形態）
次に、本発明の第７実施形態による磁気メモリを、図１９（ａ）、（ｂ）を参照して説明する。図１９（ａ）は、本実施形態による磁気メモリのメモリセルアレイの構成を示す図であり、図１９（ｂ）は図１９（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、単純マトリックス／二重トンネル型読み出しを行うものである。この実施形態においては、Ｔ型磁化自由層を有するＴＭＲ素子２１、２２は、ビット線ＢＬの上下に配置され、二重トンネル型読み出しの場合は、読み出しビット線Ｂｒ１と読み出しビット線Ｂｒ２の間に電流を流し、抵抗が大きいか小さいかでデータ“１”“０”を決定する。したがって、Ｔ型磁化自由層３のトンネルバリア層４に接した磁性層のスピンの方向は、ビット線ＢＬ、ワード線ＷＬに電流を流し反対方向に記録するため、上下のＴＭＲ素子２１、２２の磁化固着層５のトンネルバリア層４に接した磁性層のスピンの方向は反並行の方向を向くことになる。この様な構造は、例えば、片方ＴＭＲ素子の磁化固着にシンセティックピン構造を用いることにより容易に作製できる。なお、ビット線ＢＬの側部にはヨーク８が設けられ、ワード線ＷＬ１、ＷＬ２にはヨーク２２１、２２２がそれぞれ設けられている。
【００９２】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【００９３】
（第８実施形態）
次に、本発明の第８実施形態による磁気メモリを、図２０（ａ）、（ｂ）を参照して説明する。図２０（ａ）は、本実施形態による磁気メモリのメモリセルアレイの構成を示す図であり、図２０（ｂ）は図２０（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、単純マトリックス／差動増幅型読み出しを行うものである。この実施形態においては、第７実施形態と同様に、Ｔ型磁化自由層を有するＴＭＲ素子２１、２２がビット線ＢＬの上下に設けられている。
【００９４】
書き込みは、ＴＭＲ素子２１、２２のそれぞれのＴ型磁化自由層のトンネルバリア層に接した磁性層のスピンの方向は、ビット線ＢＬ、ワード線ＷＬ１、ＷＬ２に電流を流し反対方向に記録する。読み出しは、ビット線ＢＬから、読み出しビット線ＢＬ１、読み出しビット線ＢＬ２にそれぞれに電流を分岐し、その電流を差動増幅器４０によって差動増幅する。したがって、トンネルバリア層４に接した磁化固着層５の磁性層は同方向に、Ｔ型磁化自由層３のトンネルバリア層４に接した磁性層は反並行方向になるように設計する。
【００９５】
なお、ビット線ＢＬの側部にはヨーク８が設けられ、ワード線ＷＬ１、ＷＬ２にはヨーク２２１、２２２がそれぞれ設けられている。
【００９６】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【００９７】
（第９実施形態）
次に、本発明の第９実施形態による磁気メモリを、図２１（ａ）、（ｂ）を参照して説明する。図２１（ａ）は、本実施形態による磁気メモリの単位メモリセルの構成を示す図であり、図２１（ｂ）は図２１（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、複数の共用ビット線ＢＬと、これらのビット線ＢＬの交差する複数の読み出しワード線Ｗｒと、ビット線ＢＬとワード線Ｗｒとの交差点にそれぞれ設けられたメモリセルとを備えている。各メモリセルは、共用ビット線ＢＬから枝分かれしたセルビット線３０と、Ｔ型磁化自由層３を有するＴＭＲ素子２と、書き込みセル選択トランジスタ１９とを備えている。
【００９８】
セルビット線３０は、共用ビット線ＢＬから枝分かれした第１配線部３０ａと、一端が第１配線部３０ａに接続されＴＭＲ素子２のＴ型磁化自由層３が隣接して設けられる第２配線部３０ｂと、一端が第２配線部３０ｂの他端に接続され、他端が書き込みセル選択トランジスタ１９のソース・ドレインのうちの一方の拡散領域１９ａに接続される第３配線部３０ｃとを有している。第２配線部３０ｂにはヨーク２４が設けられている。書き込みセル選択トランジスタ１９のソース・ドレインのうちの他方の拡散領域１９ｂには接続プラグが接続されている。書き込みセル選択トランジスタ１９のゲート１９ｃには書き込み時に電流が流され、書き込みセル選択トランジスタ１９がＯＮする。
【００９９】
また、ＴＭＲ素子２のＴ型磁化自由層３とは反対側の端部には読み出しワード線Ｗｒが接続されている。
【０１００】
書き込み時に、セル選択トランジスタ１９をＯＮにし、共用ビット線ＢＬに電流パルスを流し、セルビット線３０ｂに接したＴ型磁化自由層３に有効に電流磁場を印加し、スピンの方向を反転する。その際、ヨーク２４が設けられているので、より効率的に書き込み電流値を低減できる。
【０１０１】
なお、本実施形態においては、書き込み時には共用ビット線ＢＬにのみ書き込み電流を流す。
【０１０２】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１０３】
（第１０実施形態）
次に、本発明の第１０実施形態による磁気メモリを、図２２（ａ）、（ｂ）を参照して説明する。図２２（ａ）は、本実施形態による磁気メモリの単位メモリセルの構成を示す図であり、図２２（ｂ）は図２２（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、図２１に示す第９実施形態において、セルビット線３０の第２配線部３０ｂに設けられたヨーク２４を削除するとともに第２配線部３０ｂの上部に絶縁膜（図示せず）を介して書き込み用ワード線ＷＬを設けた構成となっている。なお、書き込み用ワード線ＷＬにはヨーク２２が設けられている。
【０１０４】
したがって、本実施形態においては、書き込み時には、共用ビット線ＢＬばかりでなく書き込み用ワード線ＷＬにも書き込み電流が流される。このため、配線当たりの電流を低減することができる。
【０１０５】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１０６】
（第１１実施形態）
次に、本発明の第１１実施形態による磁気メモリを、図２３（ａ）、（ｂ）を参照して説明する。図２３（ａ）は、本実施形態による磁気メモリの単位メモリセルの構成を示す図であり、図２３（ｂ）は図２３（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、図２１に示す第９実施形態において、ＴＭＲ素子２のＴ型磁化自由層３と反対側の端部に直接接続していた読み出し用ワード線Ｗｒを引き出し電極１３および接続プラグ１５を介して接続し、さらに、ＴＭＲ素子２のＴ型磁化自由層３と反対側の端部の下方に絶縁膜（図示せず）を介して書き込み用ワード線ＷＬを設けた構成となっている。読み出し用ワード線Ｗｒおよび書き込み用ワード線ＷＬは、同一層となるように形成される。なお、読み出し用ワード線Ｗｒおよび書き込み用ワード線ＷＬにはそれぞれヨーク２３、２２が設けられている。
【０１０７】
したがって、本実施形態においては、書き込み時には、共用ビット線ＢＬばかりでなく書き込み用ワード線ＷＬにも書き込み電流が流される。このため、配線当たりの電流を低減することができる。
【０１０８】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１０９】
（第１２実施形態）
次に、本発明の第１２実施形態による磁気メモリを、図２４（ａ）、（ｂ）を参照して説明する。図２４（ａ）は、本実施形態による磁気メモリの単位メモリセルの構成を示す図であり、図２４（ｂ）は図２４（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。この実施形態による磁気メモリは、図２３に示す第１１実施形態において、セルビット線３０の第２配線部に設けられているヨーク２４を第２配線部３０ｂの側部にも延在するように構成したものである。
【０１１０】
この実施形態は第１１実施形態に比べて書き込み電流をさらに低減することができる。この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１１１】
（第１３実施形態）
次に、本発明の第１３実施形態による磁気メモリを、図２５を参照して説明する。図２５は、本実施形態による磁気メモリの単位メモリセルの構成を示す図である。この実施形態による磁気メモリは、図２４に示す第１２実施形態において、ＴＭＲ素子２のＴ型磁化自由層３とセルビット線３０の第２配線部３０ｂとの接続位置を第２配線部３０の下側から上側に変えるとともに、ヨーク２４が設けられている位置を第２配線部３０ｂの上側から下側に変えた構成となっている。このため、引き出し電極１３、接続プラグ１５、読み出し用ワード線Ｗｒ、および書き込み用ワード線ＷＬは第２配線部３０ｂの上側に設けられている。
【０１１２】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１１３】
（第１４実施形態）
次に、本発明の第１４実施形態による磁気メモリを、図２６を参照して説明する。図２６は、本実施形態による磁気メモリの単位メモリセルの構成を示す図である。この実施形態による磁気メモリは、図２５に示す第１３実施形態において、読み出し用ワード線Ｗｒを、ＴＭＲ素子２のＴ型磁化自由層とは反対側の端部に接続し、この読み出し用ワード線Ｗｒの上方に絶縁膜（図示せず）を介して書き込み用ワード線ＷＬを配置した構成となっている。書き込み用ワード線ＷＬには、ＴＭＲ素子２の磁化固着層の近傍にまで延在するヨーク２２が設けられている。
【０１１４】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１１５】
図２２乃至図２６に示す第１０乃至第１４実施形態による磁気メモリにおいては、読み出しは、図２１に示す第９実施形態の磁気メモリと同様の方法で読み出す。
【０１１６】
（第１５実施形態）
次に、本発明の第１５実施形態による磁気メモリを、図２７を参照して説明する。図２７は、本実施形態による磁気メモリの単位メモリセルの構成を示す図である。この実施形態による磁気メモリは、図２１に示す第９実施形態において、読み出しワード線Ｗｒの代わりに、ダイオード９を介して読み出し／書き込みワード線ＷＬをＴＭＲ素子２のＴ型磁化自由層が設けられた側とは反対側の端部に接続した構成となっている。なお、ワード線ＷＬにはダイオード９との接続面を除いてヨーク２２が被覆されている。
【０１１７】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１１８】
（第１６実施形態）
次に、本発明の第１６実施形態による磁気メモリを、図２８を参照して説明する。図２８は、本実施形態による磁気メモリの単位メモリセルの構成を示す図である。この実施形態による磁気メモリは、図２３に示す第１１実施形態において、読み出し用ワード線Ｗｒに読み出しセル選択トランジスタ１８のソース・ドレインのうちの一方の領域を引き出し電極１２，接続プラグ１４を介して接続した構成となっている。そして、読み出しセル選択トランジスタ１８のソース・ドレインのうちの他方の領域に接続された接続プラグ１６には電源が接続されている。
【０１１９】
この実施形態においては、読み出し時には、読み出しセル選択トランジスタ１８をＯＮさせ、共用ビット線ＢＬと、接続プラグ１６に接続されている電源との間に電圧を印加し、ＴＭＲ素子２を流れる電流を図示しないセンスアンプを介して読み出す。
【０１２０】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１２１】
（第１７実施形態）
次に、本発明の第１７実施形態による磁気メモリを、図２９を参照して説明する。図２９は、本実施形態による磁気メモリの単位メモリセルの構成を示す図である。この実施形態による磁気メモリは、図２１に示す第９実施形態において、ＴＭＲ素子２およびヨーク２４を削除して、セルビット線３０の第２配線部３０ｂの上下にＴＭＲ素子２１、２２を設けた構成となっている。ＴＭＲ素子２１、２２のＴ型磁化自由層がそれぞれ第２配線部３０ｂに接続され、Ｔ型磁化自由層とは反対側の端部には、読み出し用ビット線Ｂｒ、読み出し用ワード線Ｗｒが接続された構成となっている。
【０１２２】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１２３】
（第１８実施形態）
次に、本発明の第１８実施形態による磁気メモリを、図３０を参照して説明する。図３０は、本実施形態による磁気メモリの単位メモリセルの構成を示す図である。この実施形態による磁気メモリは、図２９に示す第１７実施形態において、ＴＭＲ素子２１に接続されている読み出しビット線Ｂｒの代わりに読み出しワード線Ｗｒ１を設け、ＴＭＲ素子２２に接続されている読み出しワード線Ｗｒを読み出しワード線Ｗｒ２とし、さらにこれらの読み出しワード線Ｗｒ１、Ｗｒ２に流れる読み出し電流を、差動増幅器４０を用いて差動読み出しを行う。
【０１２４】
この実施形態の磁気メモリも、消費電力が少なく、熱的安定性に優れたものとなる。
【０１２５】
（第１９実施形態）
次に、本発明の第１９実施形態によるＴＭＲ素子の製造方法を図３１乃至図３２を参照して説明する。この実施形態による製造方法は、図６に示す第１実施形態の第４変形例によるＴＭＲ素子を製造するものであって、その製造工程を図３１乃至図３２に示す。
【０１２６】
図示しない基板上に、まず、下部配線５０、ＴＭＲ膜５２、磁気的に反強磁性結合した磁性層と非磁性層からなる多層膜５４、ＰｔまたはＲｕからなる金属膜５６、金属ハードマスク５８を順次成膜する（図３１（ａ）参照）。本実施形態においては、下部配線５０は、Ｔａ／Ａｌ−Ｃｕ／Ｔａからなる三層膜であり、ＴＭＲ膜は、下側から順に、Ｔａ（５ｎｍ）／Ｒｕ（３ｎｍ）／Ｉｒ−Ｍｎ（１０ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３．２５ｎｍ）／ＡｌＯｘ（１．２ｎｍ）／ＣｏＮｉＦｅ（２ｎｍ）／Ｒｕ（０．９５ｎｍ）／ＮｉＦｅ（２ｎｍ）とした。その上に、Ｒｕからなる膜厚２．４５ｎｍの非磁性層と、ＣｏＦｅＢからなる膜厚３ｎｍの磁性層との積層を１０回繰り返した多層膜５４、ＰｔまたはＲｕからなる膜金属膜５６、金属ハードマスク５８としてＴａを５０ｎｍ成膜した。続いて、図３１（ａ）に示すように、磁場中でアニールし、その後、レジストを塗布し、このレジストをＰＥＰを行ってレジストパターン６０を形成する。
【０１２７】
次に、図３１（ｂ）に示すように、レジストパターン６０をマスクとして塩素系ガスで金属ハードマスク５８を例えばＲＩＥ法を用いてパターニングする。このとき、エッチングはＲｕまたはＰｔ膜５６でストップさせた。その後、図３１（ｃ）に示すように、レジストパターン６０を剥離し、金属ハードマスク５８をマスクとして、ＴＭＲ膜を構成するＩｒＭｎからなる反強磁性層までミリングまたはＲＩＥを行い、強磁性トンネル接合を接合分離する。トンネル接合の平面形状は、アスペクト比１：１の円形とした。サイズは、直径０．１８μｍとした。
【０１２８】
次に、図３１（ｄ）に示すように、ＳｉＯｘからなる保護膜６２を成膜する。
続いて、図３１（ｅ）に示すように、レジストを塗布、ＰＥＰを行ってレジストパターン６４を形成し、このレジストパターン６４をマスクとして下部電極５０を例えばＲＩＥを用いてパターニングする。
【０１２９】
次に、図３１（ｆ）に示すように、レジストパターン６４を除去した後、ＳｉＯｘからなる層間絶縁膜６６を成膜する。
【０１３０】
続いて図３２（ａ）に示すように、層間絶縁膜６６をエッチバックし、平坦化するとともにＴＭＲ膜５４の上部のＲｕ（２．４５ｎｍ）とＣｏＦｅＢ（３ｎｍ）の多層膜のうちのいずれかの層の頭を出した。
【０１３１】
次に、図３２（ｂ）に示すように、スパッタエッチングした後に、磁性層６８、ＰｔまたはＲｕからなる金属層７０、金属ハードマスク７２を順次、スパッタすることにより形成する。磁性層６８にはＮｉ−Ｆｅ層を用い、ハードマスク７２にはＴａを用いた。
【０１３２】
次に、図示しないレジストパターンを形成し、このレジストパターンをマスクとしてハードマスク７２をＲＩＥを用いてパターニングする（図３２（ｃ）参照）。続いて、上記レジストパターンを除去した後、金属ハードマスク７２をマスクとし、Ｎｉ−Ｆｅ磁性層６８を図１１（ｃ）に示す形状（マスク状８角形，アスペクト比長軸／短軸＝２、短軸＝０．２５μｍ）とした。
【０１３３】
次に、図３２（ｅ）に示すように、上部配線７４、磁性被覆層（ヨーク）７６を成膜する。その後、ヨーク７６上に図示しないレジストパターンを形成し、このレジストパターンをマスクとしてヨークおよび上部配線７４をパターニングし、図３２（ｅ）に示すＴ型磁化自由層を有するＴＭＲ素子を作製した。
【０１３４】
その後、磁場中でのアニールを、上部配線７４直下のＮｉ−Ｆｅ磁性層６８の長軸方向に磁場を印加するように行った。上部配線７４に、パルス電流を０．０１ｍＡから徐々に印加していき、その都度素子抵抗を測ったところ、０．２７ｍＡで抵抗の変化が観測された。磁化困難軸方向への電流パルスを流し、磁化困難軸方向へ１０Ｏｅの磁場を印加し、同様の実験を行ったところ、０．１５ｍＡで反転が観測された。その後、ＴＭＲ素子の抵抗が高い“１”状態と、ＴＭＲ素子抵抗が低い“０”状態に保ったまま、１２０℃で１週間それぞれ、１０個の素子を保ったところ、データの保存が確認でき、不揮発性磁気メモリとして好ましい特性を示した。
【０１３５】
（第２０実施形態）
次に、本発明の第２０実施形態によるＴＭＲ素子の製造方法を図３３乃至図３４を参照して説明する。この実施形態による製造方法は、図１０に示す第１実施形態の第８変形例によるＴＭＲ素子を製造するものであって、その製造工程を図３３乃至図３４に示す。
【０１３６】
まず、図示しない基板上に、磁性被覆層（ヨーク）８０、下部配線８２をスパッタにより成膜し、図示しないレジストパターンを形成し、このレジストパターンを用いて、パターニングする。続いて、ＳｉＯｘを堆積し、ＣＭＰで平坦化する（図３３（ａ）参照）。
【０１３７】
次に、図３３（ｂ）に示すように、磁性層８４、磁気的に反強磁性結合した磁性層と非磁性層とを積層した多層膜８６、ＴＭＲ膜８８、ＰｔまたはＲｕからなる金属膜９０、金属ハードマスク９２を成膜する。本実施形態では、磁性被覆層８０はＮｉ−Ｆｅ、下部配線８２は、Ｔａ／Ａｌ−Ｃｕ／Ｔａからなる三層膜、磁性層８４は、Ｎｉ−Ｆｅ（３ｎｍ）／Ｒｕ（１．５ｎｍ）／Ｎｉ−Ｆｅ（２ｎｍ）からなる三層膜、多層膜８６はＣｏＦｅＢ（３ｎｍ）とＲｕ（２．４５ｎｍ）との積層を１０繰り返した層、ＴＭＲ膜８８は、上側から順に、Ｐｔ−Ｍｎ（１４ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／ＣｏＦｅ（３．２５ｎｍ）／ＡｌＯｘ（１．２ｎｍ）／ＣｏＮｉＦｅ（２ｎｍ）／Ｒｕ（０．９５ｎｍ）／ＮｉＦｅ（２ｎｍ）とした。その上にＰｔまたはＲｕからなる金属膜９０、金属ハードマスク９２としてＴａを５０ｎｍ成膜した。
【０１３８】
続いて、磁場中でのアニールを行った後、図示しないレジストパターンを形成した後、このレジストパターンをマスクとして塩素系ガスで金属ハードマスク９２を異方性エッチングする（図３３（ｃ）参照）。このとき、エッチングはＲｕまたはＰｔからなる金属膜９０でストップさせた。
【０１３９】
その後、上記レジストパターンを剥離し、金属ハードマスク９２をマスクとして、（ＣｏＦｅＢ（３ｎｍ）／Ｒｕ（２．４５ｎｍ））からなる１０層の多層膜８６の途中までミリングまたはＲＩＥを行うことにより、ＴＭＲ膜８８の強磁性トンネル接合を接合分離した（図３３（ｄ）参照）。トンネル接合の平面形状は、アスペクト比１：１の円形とした。サイズは、直径０．１８μｍとした。
【０１４０】
続いて、図３３（ｅ）に示すように、ＳｉＯｘ膜９４を成膜する。その後、図示しないレジストパターンを形成し、このレジストパターンをマスクとしてＳＩＯｘ膜９４を例えばＲＩＥ法を用いてパターニングした。
【０１４１】
次に、上記レジストパターンを除去した後、パターニングされたＳｉＯｘ膜９４をマスクとして、ミリングまたはＲＩＥ法を用いて、ＣｏＦｅＢ（３ｎｍ）／Ｒｕ（２．４５ｎｍ））からなる多層膜８６のうちの残りの何層かをパターニングするとともにＮｉ−Ｆｅ層８４をパターニングした（図３３（ｆ）参照）。平面構造は図１１（ｅ）に示す形状（マスク状８角形，アスペクト比長軸／短軸＝１、短軸＝長軸＝０．２５μｍ）とした。
【０１４２】
次に、図３４（ａ）に示すように、ＳｉＯｘ膜９６を堆積した後、ＣＭＰおよびエッチバックを用いて平坦化するとともに金属ハードマスク９２を構成するＴａ膜の頭だしを行った（図３４（ｂ）参照）。
【０１４３】
その後、スパッタエッチングした後に上部配線９８を形成し、図３４（ｃ）に示す構造のＴ型磁化自由層を有するＴＭＲ素子を作製した。
【０１４４】
その後、磁場中アニールを行い、上部配線９８直下のＮｉ−Ｆｅ層と、（ＣｏＦｅＢ（３ｎｍ）／Ｒｕ（２．４５ｎｍ））Ｘ層との磁化容易軸方向に磁場を印加した。上部配線９８に、パルス電流を０．０１ｍＡから徐々に印加していき、その都度素子抵抗を測ったところ、０．２６ｍＡで抵抗の変化が観測された。磁化困難軸への電流パルスを流し、磁化困難軸方向へ１０Ｏｅの磁場を印加し、同様の実験を行ったところ、０．１４ｍＡで反転が観測された。その後、ＴＭＲ素子抵抗が高い“１”状態と、ＴＭＲ素子抵抗が低い“０”状態に保ったまま、１２０℃で１週間それぞれ、１０個のＴＭＲ素子を保ったところ、データの保存が確認でき、不揮発性磁気メモリとして好ましい特性を示した。
【０１４５】
（第２１実施形態）
本発明の第２１実施形態として、図１９および図２０に示す第７および第８実施形態による磁気メモリに用いられる、図３５（ａ）および（ｂ）に示すＴ型磁化自由層を有するＴＭＲ素子を作製し、その性能を調査した。図３５（ａ）は二重接合読み出しアーキテクチャ、図３５（ｂ）は差動読み出しアーキテクチャを調査するための構造を示している。製造プロセスは、基本的に第１９実施形態および第２０実施形態を組み合わせたものである。ビット線ＢＬの被覆磁性層８はビット線ＢＬをパターニングした後、被覆磁性層８を成膜し、垂直方向からミリングすることによって、容易に作成できる。各種材料も、第１９および第２０実施形態と同様の材料を用いた。サイズ、および素子形状は、第２０実施形態と同様である。
【０１４６】
前記したように、二重接合読み出しの場合と、差動読み出しの場合で、トンネルバリア層に接した磁化固着層のスピンの方向を変えてある。これは、磁化固着層を反強磁性結合した磁性層／非磁性層多層膜を用いることで容易に作製できる。
【０１４７】
図３５（ａ）に示すビット線ＢＬに、パルス電流を０．０１ｍＡから徐々に印加していき、その都度、素子抵抗を測ったところ、０．２８ｍＡで上下のＴＭＲ素子２１、２２の両方の抵抗の変化が観測された。磁化困難軸への電流パルスを流し、磁化困難軸方向へ１０Ｏｅの磁場を印加し、同様の実験を行ったところ、０．１７ｍＡで上下のＴＭＲ素子２１、２２の両方の反転が観測された。その後、ＴＭＲ素子抵抗が高い“１”状態と、ＴＭＲ素子抵抗が低い“０”状態に保ったまま、１２０℃で１週間それぞれ、１０個の素子を保ったところ、データの保存が確認でき、不揮発性磁気メモリとして好ましい特性を示した。また、二重接合型読み出しの場合、読み出し信号が、第１９および第２０実施形態の場合の１．６倍に、差動読み出しの場合は２倍になり、読み出しのＳ／Ｎが良好になり、メモリとして、より好ましい特性を示した。
【０１４８】
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの実施形態に限定されるものではない。例えば、磁気抵抗効果素子を構成する強磁性体層、絶縁膜、反強磁性体層、非磁性金属層、電極などの具体的な材料や、膜厚、形状、寸法などに関しては、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
【０１４９】
同様に、本発明の磁気メモリを構成する各要素の構造、材質、形状、寸法についても、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
【０１５０】
また、本発明は、長手磁気記録方式のみならず垂直磁気記録方式の磁気ヘッドあるいは磁気再生装置についても本特許磁気抵抗効果素子を同様に適用して同様の効果を得ることができる。
【０１５１】
その他、本発明の実施の形態として上述した磁気メモリを基にして、当業者が適宜設計変更して実施しうるすべての磁気メモリも同様に本発明の範囲に属する。
【０１５２】
なお、磁気抵抗効果素子が記憶する情報を読み出すために磁気抵抗効果素子に流すセンス電流を制御するセンス電流制御素子回路、書き込みパルスを印加するための回路、ドライバ等は、上記実施形態では説明しなかったが、これらは本発明の磁気メモリが備えるようにしても良い。
【０１５３】
【発明の効果】
以上述べたように、本発明によれば、消費電力が少なく熱的安定性に優れたものとなる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による磁気抵抗効果素子の構成を示す断面図。
【図２】第１実施形態による磁気抵抗効果素子を磁気メモリに用いたときの斜視図。
【図３】第１実施形態による磁気抵抗効果素子の第１変形例の構成を示す断面図。
【図４】第１実施形態による磁気抵抗効果素子の第２変形例の構成を示す断面図。
【図５】第１実施形態による磁気抵抗効果素子の第３変形例の構成を示す断面図。
【図６】第１実施形態による磁気抵抗効果素子の第４変形例の構成を示す断面図。
【図７】第１実施形態による磁気抵抗効果素子の第５変形例の構成を示す断面図。
【図８】第１実施形態による磁気抵抗効果素子の第６変形例の構成を示す断面図。
【図９】第１実施形態による磁気抵抗効果素子の第７変形例の構成を示す断面図。
【図１０】第１実施形態による磁気抵抗効果素子の第８変形例の構成を示す断面図。
【図１１】第１実施形態による磁気抵抗効果素子の書き込み配線に隣接する磁性層の平面図。
【図１２】第１実施形態による磁気抵抗効果素子の中間層の平面図。
【図１３】アステロイド曲線を示す図。
【図１４】本発明の第２実施形態による磁気メモリの構成を示す図。
【図１５】本発明の第３実施形態による磁気メモリの構成を示す図。
【図１６】本発明の第４実施形態による磁気メモリの構成を示す図。
【図１７】本発明の第５実施形態による磁気メモリの構成を示す図。
【図１８】本発明の第６実施形態による磁気メモリの構成を示す図。
【図１９】本発明の第７実施形態による磁気メモリの構成を示す図。
【図２０】本発明の第８実施形態による磁気メモリの構成を示す図。
【図２１】本発明の第９実施形態による磁気メモリの構成を示す図。
【図２２】本発明の第１０実施形態による磁気メモリの構成を示す図。
【図２３】本発明の第１１実施形態による磁気メモリの構成を示す図。
【図２４】本発明の第１２実施形態による磁気メモリの構成を示す図。
【図２５】本発明の第１３実施形態による磁気メモリの構成を示す図。
【図２６】本発明の第１４実施形態による磁気メモリの構成を示す図。
【図２７】本発明の第１５実施形態による磁気メモリの構成を示す図。
【図２８】本発明の第１６実施形態による磁気メモリの構成を示す図。
【図２９】本発明の第１７実施形態による磁気メモリの構成を示す図。
【図３０】本発明の第１８実施形態による磁気メモリの構成を示す図。
【図３１】本発明の第１９実施形態による磁気抵抗効果素子の製造工程を示す工程断面図。
【図３２】本発明の第１９実施形態による磁気抵抗効果素子の製造工程を示す工程断面図。
【図３３】本発明の第２０実施形態による磁気抵抗効果素子の製造工程を示す工程断面図。
【図３４】本発明の第２０実施形態による磁気抵抗効果素子の製造工程を示す工程断面図。
【図３５】第７および第８実施形態による磁気メモリに用いられる、Ｔ型磁化自由層を有するＴＭＲ素子の構成を示す断面図。
【符号の説明】
２ 磁気抵抗効果素子（ＴＭＲ素子）
３ Ｔ型磁化自由層
３ａ 強磁性層
３ｂ 中間層
３ｂ１ 磁性層
３ｂ２ 非磁性層
３ｃ 磁性層
３ｃ１ 磁性層
３ｃ２ 非磁性層
３ｃ３ 磁性層
４ トンネルバリア層
５ 磁化固着層
６ 反強磁性層
８ ヨーク
９ ダイオード
１０ 書き込み配線（上部配線）
１２ 引き出し電極
１４ 接続プラグ
１８ 読み出しセル選択トランジスタ
１９ 書き込みセル選択トランジスタ
２０ 下部配線
２２ ヨーク
Claims (10)
- トンネルバリア層と、
このトンネルバリア層を挟む一方の側に設けられる磁化固着層となる第１強磁性層と、
前記トンネルバリア層を挟む他方の側に設けられる第２強磁性層、前記第２強磁性層の前記トンネルバリア層とは反対側に形成され前記第２強磁性層よりも膜面の面積が広く外部磁場により磁化方向が反転可能な第３強磁性層、および前記第２強磁性層と前記第３強磁性層との間に設けられ前記第３強磁性層の磁化の反転を前記第２強磁性層に伝達する中間層を有する磁化自由層と、
を備え、前記第２強磁性層と前記第３強磁性層とは前記中間層を介して磁気的に結合していることを特徴とする磁気抵抗効果素子。 - 前記第３強磁性層の膜面形状のアスペクト比が１以上２以下であることを特徴とする請求項１記載の磁気抵抗効果素子。
- 前記第１強磁性層の、前記トンネルバリア層とは反対側の面に形成される反強磁性層を備えていることを特徴とする請求項１または２記載の磁気抵抗効果素子。
- 前記第１乃至第３強磁性層のうちの少なくとも１つの強磁性層は、強磁性層と非磁性層とを交互に積層した積層膜であることを特徴とする請求項１乃至３のいずれかに記載の磁気抵抗効果素子。
- 前記中間層は、単層の強磁性層または強磁性層と非磁性層とを交互に積層した積層膜であり、前記積層膜の隣接する前記強磁性層間には前記非磁性層を介して反強磁性交換結合または強磁性交換結合が存在していることを特徴とする請求項１乃至４のいずれかに記載の磁気抵抗効果素子。
- 前記第２強磁性層と前記中間層とは膜面形状が同一であり、前記中間層と前記第３強磁性層とは磁気的に接していることを特徴とする請求項１乃至５のいずれかに記載の磁気抵抗効果素子。
- 第１の配線と、この第１の配線に交差する第２の配線と、前記第１および第２の配線の交差領域に設けられる前記第１乃至第５のいずれかに記載の磁気抵抗効果素子とを備え、前記磁気抵抗効果素子の第２および第３強磁性層は、前記第１および第２の配線のすくなくとも一方の配線に電流を流すことにより生じる電流磁場に応じて磁化の向きが変化可能な記憶層となり、前記第３強磁性層は前記電流磁場を発生する前記一方の配線に隣接して設けられていることを特徴とする磁気メモリ。
- 前記第３強磁性層が隣接する前記一方の配線の、前記第３強磁性層との隣接する部分を含む周上には、前記第３強磁性層によって被覆されない領域が存在することを特徴とする請求項７記載の磁気メモリ。
- 前記第３強磁性層が隣接する前記一方の配線には、前記第３強磁性層とは反対側の面にヨークが設けられていることを特徴とする請求項８記載の磁気メモリ。
- 前記磁気抵抗効果素子の記憶情報を読み出すためのＭＯＳスイッチまたはダイオードが設けられていることを特徴とする請求項７乃至９のいずれかに記載の磁気メモリ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002339934A JP3863484B2 (ja) | 2002-11-22 | 2002-11-22 | 磁気抵抗効果素子および磁気メモリ |
| US10/715,545 US6956765B2 (en) | 2002-11-22 | 2003-11-19 | Magneto-resistance effect element, magnetic memory and magnetic head |
| CNB2003101183317A CN100449814C (zh) | 2002-11-22 | 2003-11-21 | 磁致电阻效应元件、磁存储器以及磁头 |
| US11/202,318 US7483291B2 (en) | 2002-11-22 | 2005-08-12 | Magneto-resistance effect element, magnetic memory and magnetic head |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002339934A JP3863484B2 (ja) | 2002-11-22 | 2002-11-22 | 磁気抵抗効果素子および磁気メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004179183A true JP2004179183A (ja) | 2004-06-24 |
| JP3863484B2 JP3863484B2 (ja) | 2006-12-27 |
Family
ID=32321933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002339934A Expired - Fee Related JP3863484B2 (ja) | 2002-11-22 | 2002-11-22 | 磁気抵抗効果素子および磁気メモリ |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6956765B2 (ja) |
| JP (1) | JP3863484B2 (ja) |
| CN (1) | CN100449814C (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005086015A (ja) * | 2003-09-09 | 2005-03-31 | Sony Corp | 磁気記憶素子及び磁気メモリ |
| JP2005286340A (ja) * | 2004-03-30 | 2005-10-13 | Headway Technologies Inc | 磁気抵抗効果素子およびその形成方法 |
| JP2006032973A (ja) * | 2004-07-16 | 2006-02-02 | Headway Technologies Inc | 磁気メモリセルおよびその製造方法ならびに磁気メモリセルアレイ |
| JP2006165556A (ja) * | 2004-12-03 | 2006-06-22 | Samsung Electronics Co Ltd | 磁気メモリ素子、磁気メモリ素子製造、及び磁気メモリ素子動作方法 |
| JP2006279047A (ja) * | 2005-03-28 | 2006-10-12 | Samsung Electronics Co Ltd | 磁気メモリ装置及びその製造方法 |
| JP2007173809A (ja) * | 2005-12-16 | 2007-07-05 | Seagate Technology Llc | 感知向上層（ｓｅｎｓｅｅｎｈａｎｃｉｎｇｌａｙｅｒ）を含む磁気感知デバイス |
| JP2007173599A (ja) * | 2005-12-22 | 2007-07-05 | Tdk Corp | 磁気メモリ |
| JP2007281171A (ja) * | 2006-04-06 | 2007-10-25 | Tdk Corp | 磁気記憶装置 |
| US7355884B2 (en) | 2004-10-08 | 2008-04-08 | Kabushiki Kaisha Toshiba | Magnetoresistive element |
| JP2008141210A (ja) * | 2007-12-20 | 2008-06-19 | Toshiba Corp | 磁気ランダムアクセスメモリの製造方法 |
| WO2008099626A1 (ja) * | 2007-02-13 | 2008-08-21 | Nec Corporation | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ |
| WO2009019947A1 (ja) * | 2007-08-03 | 2009-02-12 | Nec Corporation | 磁壁ランダムアクセスメモリ |
| JP2010045398A (ja) * | 2009-11-17 | 2010-02-25 | Canon Anelva Corp | 磁気抵抗効果素子の製造方法 |
| JP2010080920A (ja) * | 2008-08-29 | 2010-04-08 | National Institute Of Advanced Industrial Science & Technology | トンネル磁気抵抗素子 |
| US7848137B2 (en) | 2006-03-24 | 2010-12-07 | Nec Corporation | MRAM and data read/write method for MRAM |
| US7907370B2 (en) | 2006-09-21 | 2011-03-15 | Alps Electric Co., Ltd. | Tunneling magnetic sensing element having free layer containing CoFe alloy |
| US7929342B2 (en) | 2005-08-15 | 2011-04-19 | Nec Corporation | Magnetic memory cell, magnetic random access memory, and data read/write method for magnetic random access memory |
| JP2011527094A (ja) * | 2007-11-21 | 2011-10-20 | マグアイシー テクノロジーズ インコーポレイテッド | 分離ｃｐｐアシスト書込を行うスピン注入ｍｒａｍデバイス |
| US8120127B2 (en) | 2007-08-03 | 2012-02-21 | Nec Corporation | Magnetic random access memory and method of manufacturing the same |
| US8194436B2 (en) | 2007-09-19 | 2012-06-05 | Nec Corporation | Magnetic random access memory, write method therefor, and magnetoresistance effect element |
| US8416611B2 (en) | 2007-06-25 | 2013-04-09 | Nec Corporation | Magnetoresistance effect element and magnetic random access memory |
| US8422275B2 (en) | 2004-12-03 | 2013-04-16 | Samsung Electronics Co., Ltd. | Magnetic memory device and method |
| US8878321B2 (en) | 2011-09-20 | 2014-11-04 | Kabushiki Kaisha Toshiba | Magnetoresistive element and producing method thereof |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3736483B2 (ja) * | 2002-03-20 | 2006-01-18 | ソニー株式会社 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
| JP2003283000A (ja) * | 2002-03-27 | 2003-10-03 | Toshiba Corp | 磁気抵抗効果素子およびこれを有する磁気メモリ |
| JP3863484B2 (ja) * | 2002-11-22 | 2006-12-27 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
| US6713802B1 (en) * | 2003-06-20 | 2004-03-30 | Infineon Technologies Ag | Magnetic tunnel junction patterning using SiC or SiN |
| US7110287B2 (en) * | 2004-02-13 | 2006-09-19 | Grandis, Inc. | Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer |
| JP4031451B2 (ja) * | 2004-03-18 | 2008-01-09 | 株式会社東芝 | 半導体集積回路装置 |
| KR100541558B1 (ko) * | 2004-04-19 | 2006-01-11 | 삼성전자주식회사 | 양 단들에 구부러진 팁들을 구비하는 자기터널 접합구조체들, 이들을 채택하는 자기램 셀들 및 이들의 형성에사용되는 포토 마스크들 |
| JP4690675B2 (ja) * | 2004-07-30 | 2011-06-01 | 株式会社東芝 | 磁気抵抗効果素子、磁気ヘッド、および磁気記録再生装置 |
| US7765676B2 (en) * | 2004-11-18 | 2010-08-03 | Hitachi Global Storage Technologies Netherlands B.V. | Method for patterning a magnetoresistive sensor |
| JP4575136B2 (ja) * | 2004-12-20 | 2010-11-04 | 株式会社東芝 | 磁気記録素子、磁気記録装置、および情報の記録方法 |
| JP5077802B2 (ja) * | 2005-02-16 | 2012-11-21 | 日本電気株式会社 | 積層強磁性構造体、及び、ｍｔｊ素子 |
| US7443639B2 (en) * | 2005-04-04 | 2008-10-28 | International Business Machines Corporation | Magnetic tunnel junctions including crystalline and amorphous tunnel barrier materials |
| JP4877575B2 (ja) * | 2005-05-19 | 2012-02-15 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
| JP4521316B2 (ja) * | 2005-05-26 | 2010-08-11 | 株式会社東芝 | 磁気抵抗効果素子、磁気ヘッド、および磁気記録再生装置 |
| JP2006332527A (ja) * | 2005-05-30 | 2006-12-07 | Renesas Technology Corp | 磁気記憶素子 |
| JP2006339286A (ja) * | 2005-05-31 | 2006-12-14 | Tdk Corp | 磁気メモリ及びその製造方法 |
| US7859034B2 (en) * | 2005-09-20 | 2010-12-28 | Grandis Inc. | Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer |
| US7973349B2 (en) * | 2005-09-20 | 2011-07-05 | Grandis Inc. | Magnetic device having multilayered free ferromagnetic layer |
| TWI292231B (en) * | 2005-09-21 | 2008-01-01 | Ind Tech Res Inst | Simulating circuit for magnetic tunnel junction device |
| KR100695163B1 (ko) * | 2005-10-06 | 2007-03-14 | 삼성전자주식회사 | 자기저항 효과를 이용한 상변화 메모리 소자와 그 동작 및제조 방법 |
| US7577018B2 (en) * | 2006-03-07 | 2009-08-18 | Tdk Corporation | Readout circuit of magnetic memory |
| US7663198B2 (en) * | 2006-08-29 | 2010-02-16 | Qimonda Ag | Magnetoresistive random access memory device with alternating liner magnetization orientation |
| JP4764294B2 (ja) * | 2006-09-08 | 2011-08-31 | 株式会社東芝 | 磁気抵抗効果素子、及び磁気ヘッド |
| US7692230B2 (en) * | 2006-12-06 | 2010-04-06 | Taiwan Semiconductor Manufacturing Co. Ltd. | MRAM cell structure |
| US7388776B1 (en) * | 2006-12-22 | 2008-06-17 | Hitachi Global Storage Technologies Netherlands, B.V. | Three-dimensional magnetic memory |
| KR100809724B1 (ko) * | 2007-03-02 | 2008-03-06 | 삼성전자주식회사 | 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자 |
| US8008095B2 (en) * | 2007-10-03 | 2011-08-30 | International Business Machines Corporation | Methods for fabricating contacts to pillar structures in integrated circuits |
| US8004881B2 (en) * | 2007-12-19 | 2011-08-23 | Qualcomm Incorporated | Magnetic tunnel junction device with separate read and write paths |
| JPWO2009110119A1 (ja) * | 2008-03-06 | 2011-07-14 | 富士電機ホールディングス株式会社 | 強磁性トンネル接合素子および強磁性トンネル接合素子の駆動方法 |
| JP2009252878A (ja) * | 2008-04-03 | 2009-10-29 | Renesas Technology Corp | 磁気記憶装置 |
| US8134864B2 (en) * | 2008-08-14 | 2012-03-13 | Regents Of The University Of Minnesota | Exchange-assisted spin transfer torque switching |
| US8257596B2 (en) * | 2009-04-30 | 2012-09-04 | Everspin Technologies, Inc. | Two-axis magnetic field sensor with substantially orthogonal pinning directions |
| US20110076784A1 (en) * | 2009-09-29 | 2011-03-31 | Grandis Inc. | Fabrication of Magnetic Element Arrays |
| JP2012182217A (ja) | 2011-02-28 | 2012-09-20 | Toshiba Corp | 半導体記憶装置 |
| US9093139B2 (en) * | 2011-04-08 | 2015-07-28 | Iii Holdings 1, Llc | Counterbalanced-switch MRAM |
| US8946837B2 (en) * | 2011-07-04 | 2015-02-03 | Kabushiki Kaisha Toshiba | Semiconductor storage device with magnetoresistive element |
| JP5722140B2 (ja) | 2011-07-04 | 2015-05-20 | 株式会社東芝 | 磁気抵抗素子及び磁気メモリ |
| CN103066198B (zh) * | 2011-10-19 | 2015-06-03 | 中芯国际集成电路制造(北京)有限公司 | 一种新型的磁隧穿结器件及其制造方法 |
| CN103165454B (zh) | 2011-12-12 | 2016-08-17 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
| WO2013090937A1 (en) * | 2011-12-16 | 2013-06-20 | Northeastern University | E-field writable non-volatile magnetic random access memory based on multiferroics |
| JP5592909B2 (ja) * | 2012-03-06 | 2014-09-17 | 株式会社東芝 | 磁気メモリ |
| US10553785B2 (en) * | 2012-04-20 | 2020-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetoresistive random access memory device and method of making same |
| US9048128B2 (en) | 2013-10-03 | 2015-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd | Inductor structure with magnetic material |
| CN105659386B (zh) * | 2013-10-31 | 2018-07-24 | 国立研究开发法人科学技术振兴机构 | 自旋控制机构及自旋裝置 |
| US8848495B1 (en) | 2013-12-02 | 2014-09-30 | Headway Technologies, Inc. | Plasmon generator self-annealing with current injection in TAMR |
| US10134979B1 (en) * | 2017-06-23 | 2018-11-20 | Ohio State Innovation Foundation | Strontium oxide as a tunnel barrier for spin injection and giant spin accumulation |
| FR3068476B1 (fr) * | 2017-06-28 | 2019-08-02 | Centre National De La Recherche Scientifique | Dispositif de mesure de champs magnetiques faibles |
| US10461126B2 (en) * | 2017-08-16 | 2019-10-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory circuit and formation method thereof |
| JP2019047080A (ja) * | 2017-09-07 | 2019-03-22 | セイコーエプソン株式会社 | 熱伝導部材、プリント回路板および電子機器 |
| US10283246B1 (en) * | 2017-10-20 | 2019-05-07 | Globalfoundries Singapore Pte. Ltd. | MTJ structures, STT MRAM structures, and methods for fabricating integrated circuits including the same |
| KR20200099583A (ko) * | 2018-01-10 | 2020-08-24 | 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 | 자기 저항 효과 소자 및 자기 메모리 |
| US10831860B2 (en) | 2018-10-11 | 2020-11-10 | International Business Machines Corporation | Alignment techniques to match symmetry point as zero-weight point in analog crosspoint arrays |
| JP7293147B2 (ja) * | 2019-04-02 | 2023-06-19 | 株式会社東芝 | 磁気センサ、センサモジュール及び診断装置 |
| US10832773B1 (en) | 2019-07-01 | 2020-11-10 | International Business Machines Corporation | Architecture for enabling zero value shifting |
| CN110828657A (zh) * | 2019-11-14 | 2020-02-21 | 中国科学院半导体研究所 | 自旋阀和包含所述自旋阀的自旋电子器件 |
| JP2021145025A (ja) * | 2020-03-11 | 2021-09-24 | キオクシア株式会社 | 磁気記憶装置及び磁気記憶装置の製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5784866A (en) * | 1996-06-25 | 1998-07-28 | New Holland North America, Inc. | Disc cutterbar for agricultural implements |
| US5659499A (en) * | 1995-11-24 | 1997-08-19 | Motorola | Magnetic memory and method therefor |
| JP3691898B2 (ja) | 1996-03-18 | 2005-09-07 | 株式会社東芝 | 磁気抵抗効果素子、磁気情報読み出し方法、及び記録素子 |
| US5966012A (en) * | 1997-10-07 | 1999-10-12 | International Business Machines Corporation | Magnetic tunnel junction device with improved fixed and free ferromagnetic layers |
| US5966323A (en) * | 1997-12-18 | 1999-10-12 | Motorola, Inc. | Low switching field magnetoresistive tunneling junction for high density arrays |
| US5956267A (en) * | 1997-12-18 | 1999-09-21 | Honeywell Inc | Self-aligned wordline keeper and method of manufacture therefor |
| US5953248A (en) * | 1998-07-20 | 1999-09-14 | Motorola, Inc. | Low switching field magnetic tunneling junction for high density arrays |
| US5940319A (en) * | 1998-08-31 | 1999-08-17 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
| JP2001006127A (ja) * | 1999-06-18 | 2001-01-12 | Tdk Corp | トンネル磁気抵抗効果型ヘッド |
| JP3977576B2 (ja) | 1999-09-17 | 2007-09-19 | 株式会社東芝 | 磁気メモリ装置 |
| US6767655B2 (en) * | 2000-08-21 | 2004-07-27 | Matsushita Electric Industrial Co., Ltd. | Magneto-resistive element |
| US6437950B1 (en) * | 2000-10-12 | 2002-08-20 | International Business Machines Corporation | Top spin valve sensor that has an iridium manganese (IrMn) pinning layer and an iridium manganese oxide (IrMnO) seed layer |
| JP3736483B2 (ja) * | 2002-03-20 | 2006-01-18 | ソニー株式会社 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
| JP4596230B2 (ja) | 2002-09-13 | 2010-12-08 | Ｔｄｋ株式会社 | 磁気メモリデバイスおよびその製造方法 |
| JP3863484B2 (ja) * | 2002-11-22 | 2006-12-27 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
| US6829161B2 (en) * | 2003-01-10 | 2004-12-07 | Grandis, Inc. | Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element |
| JP4031451B2 (ja) * | 2004-03-18 | 2008-01-09 | 株式会社東芝 | 半導体集積回路装置 |
-
2002
- 2002-11-22 JP JP2002339934A patent/JP3863484B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-19 US US10/715,545 patent/US6956765B2/en not_active Expired - Fee Related
- 2003-11-21 CN CNB2003101183317A patent/CN100449814C/zh not_active Expired - Fee Related
-
2005
- 2005-08-12 US US11/202,318 patent/US7483291B2/en not_active Expired - Fee Related
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005086015A (ja) * | 2003-09-09 | 2005-03-31 | Sony Corp | 磁気記憶素子及び磁気メモリ |
| JP4658659B2 (ja) * | 2004-03-30 | 2011-03-23 | ヘッドウェイテクノロジーズ インコーポレイテッド | Ｃｐｐ構造の磁気抵抗効果素子およびその形成方法 |
| JP2005286340A (ja) * | 2004-03-30 | 2005-10-13 | Headway Technologies Inc | 磁気抵抗効果素子およびその形成方法 |
| JP2006032973A (ja) * | 2004-07-16 | 2006-02-02 | Headway Technologies Inc | 磁気メモリセルおよびその製造方法ならびに磁気メモリセルアレイ |
| US7518907B2 (en) | 2004-10-08 | 2009-04-14 | Kabushiki Kaisha Toshiba | Magnetoresistive element |
| US8009465B2 (en) | 2004-10-08 | 2011-08-30 | Kabushiki Kaisha Toshiba | Magnetoresistive element |
| US7355884B2 (en) | 2004-10-08 | 2008-04-08 | Kabushiki Kaisha Toshiba | Magnetoresistive element |
| JP2006165556A (ja) * | 2004-12-03 | 2006-06-22 | Samsung Electronics Co Ltd | 磁気メモリ素子、磁気メモリ素子製造、及び磁気メモリ素子動作方法 |
| US8422275B2 (en) | 2004-12-03 | 2013-04-16 | Samsung Electronics Co., Ltd. | Magnetic memory device and method |
| JP2006279047A (ja) * | 2005-03-28 | 2006-10-12 | Samsung Electronics Co Ltd | 磁気メモリ装置及びその製造方法 |
| US7929342B2 (en) | 2005-08-15 | 2011-04-19 | Nec Corporation | Magnetic memory cell, magnetic random access memory, and data read/write method for magnetic random access memory |
| JP2007173809A (ja) * | 2005-12-16 | 2007-07-05 | Seagate Technology Llc | 感知向上層（ｓｅｎｓｅｅｎｈａｎｃｉｎｇｌａｙｅｒ）を含む磁気感知デバイス |
| JP2007173599A (ja) * | 2005-12-22 | 2007-07-05 | Tdk Corp | 磁気メモリ |
| US7848137B2 (en) | 2006-03-24 | 2010-12-07 | Nec Corporation | MRAM and data read/write method for MRAM |
| JP2007281171A (ja) * | 2006-04-06 | 2007-10-25 | Tdk Corp | 磁気記憶装置 |
| US7907370B2 (en) | 2006-09-21 | 2011-03-15 | Alps Electric Co., Ltd. | Tunneling magnetic sensing element having free layer containing CoFe alloy |
| JP2013118417A (ja) * | 2007-02-13 | 2013-06-13 | Nec Corp | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ |
| WO2008099626A1 (ja) * | 2007-02-13 | 2008-08-21 | Nec Corporation | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ |
| JP5224127B2 (ja) * | 2007-02-13 | 2013-07-03 | 日本電気株式会社 | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ |
| US8023315B2 (en) | 2007-02-13 | 2011-09-20 | Nec Corporation | Magnetoresistive effect element and magnetic random access memory |
| US8416611B2 (en) | 2007-06-25 | 2013-04-09 | Nec Corporation | Magnetoresistance effect element and magnetic random access memory |
| US8040724B2 (en) | 2007-08-03 | 2011-10-18 | Nec Corporation | Magnetic domain wall random access memory |
| US8120127B2 (en) | 2007-08-03 | 2012-02-21 | Nec Corporation | Magnetic random access memory and method of manufacturing the same |
| WO2009019947A1 (ja) * | 2007-08-03 | 2009-02-12 | Nec Corporation | 磁壁ランダムアクセスメモリ |
| JP5338666B2 (ja) * | 2007-08-03 | 2013-11-13 | 日本電気株式会社 | 磁壁ランダムアクセスメモリ |
| US8194436B2 (en) | 2007-09-19 | 2012-06-05 | Nec Corporation | Magnetic random access memory, write method therefor, and magnetoresistance effect element |
| JP2011527094A (ja) * | 2007-11-21 | 2011-10-20 | マグアイシー テクノロジーズ インコーポレイテッド | 分離ｃｐｐアシスト書込を行うスピン注入ｍｒａｍデバイス |
| JP2008141210A (ja) * | 2007-12-20 | 2008-06-19 | Toshiba Corp | 磁気ランダムアクセスメモリの製造方法 |
| JP2010080920A (ja) * | 2008-08-29 | 2010-04-08 | National Institute Of Advanced Industrial Science & Technology | トンネル磁気抵抗素子 |
| JP2010045398A (ja) * | 2009-11-17 | 2010-02-25 | Canon Anelva Corp | 磁気抵抗効果素子の製造方法 |
| US8878321B2 (en) | 2011-09-20 | 2014-11-04 | Kabushiki Kaisha Toshiba | Magnetoresistive element and producing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1503229A (zh) | 2004-06-09 |
| US6956765B2 (en) | 2005-10-18 |
| US7483291B2 (en) | 2009-01-27 |
| US20040100855A1 (en) | 2004-05-27 |
| JP3863484B2 (ja) | 2006-12-27 |
| US20060034118A1 (en) | 2006-02-16 |
| CN100449814C (zh) | 2009-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863484B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP3824600B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP4504273B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP3583102B2 (ja) | 磁気スイッチング素子及び磁気メモリ | |
| JP4157707B2 (ja) | 磁気メモリ | |
| JP4080982B2 (ja) | 磁気メモリ | |
| JP3873015B2 (ja) | 磁気メモリ | |
| JP4253225B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP4371781B2 (ja) | 磁気セル及び磁気メモリ | |
| KR100581299B1 (ko) | 자기 저항 효과 소자 및 이것을 갖는 자기 메모리 | |
| JP4277870B2 (ja) | 記憶素子及びメモリ | |
| US20070019463A1 (en) | Magnetoresistive effect element and magnetic memory | |
| JP4040414B2 (ja) | 磁気メモリ | |
| JP2009094104A (ja) | 磁気抵抗素子 | |
| JP2001237472A (ja) | 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法 | |
| JP4005832B2 (ja) | 磁気メモリ及び磁気メモリ装置 | |
| JP3638563B2 (ja) | 磁気抵抗効果素子およびこれを用いた磁気メモリ | |
| JP4187021B2 (ja) | 記憶素子及びメモリ | |
| JP2003163330A (ja) | 磁気メモリ | |
| JP2006165265A (ja) | 記憶素子及びメモリ | |
| JP2006179701A (ja) | 磁気ランダムアクセスメモリ | |
| JP4575101B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP2006148039A (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP2007281502A (ja) | 磁気メモリ及び磁気メモリ装置 | |
| JP2007036272A (ja) | 磁気メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060922 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |