KR100809724B1 - 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자 - Google Patents
터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자 Download PDFInfo
- Publication number
- KR100809724B1 KR100809724B1 KR1020070021170A KR20070021170A KR100809724B1 KR 100809724 B1 KR100809724 B1 KR 100809724B1 KR 1020070021170 A KR1020070021170 A KR 1020070021170A KR 20070021170 A KR20070021170 A KR 20070021170A KR 100809724 B1 KR100809724 B1 KR 100809724B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- memory device
- resistance
- nonvolatile memory
- resistive
- Prior art date
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000008859 change Effects 0.000 claims abstract description 8
- 239000013078 crystal Substances 0.000 claims abstract description 8
- 229910000314 transition metal oxide Inorganic materials 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 6
- 229910017107 AlOx Inorganic materials 0.000 claims description 5
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 172
- 239000010408 film Substances 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 229910002353 SrRuO3 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11801—Masterslice integrated circuits using bipolar technology
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
저항층과 전극사이에 터널링층이 개재되어 바이폴라 스위칭 특성을 갖는 비휘발성 메모리소자를 개시한다. 비휘발성 메모리소자는 반도체 기판, 상기 반도체 기판에 형성된 하부전극, 상기 하부전극상에 형성되고 인가 전압에 따라 저항이 변화되는 저항층, 상기 저항층상에 형성된 상부전극 및 터널링층을 구비한다. 상기 터널링층은 상기 하부전극과 상기 저항층사이 그리고 상기 상부전극과 상기 저항층사이중 적어도 하나에 개재되어 상기 인가 전압에 따라 상기 저항층의 상기 저항을 변화시켜 준다. 상기 터널링층은 상기 저항층보다 작은 두께를 갖는다.
Description
도 1은 통상적인 유니폴라 스위칭 타입의 저항 메모리소자의 전압-전류 특성을 도시한 그래프이다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 터널링층을 구비한 바이폴라 스위칭 타입의 저항 메모리소자의 단면도이다.
도 3은 도 2a 내지 도 2c의 본 발명의 바이폴라 스위칭 타입의 저항 메모리소자의 동작특성 커브를 나타낸 것이다.
도 4는 도 2a 내지 도 2c의 본 발명의 바이폴라 스위칭 타입의 저항 메모리소자의 열화특성을 나타낸 그래프이다.
도 5a 내지 도 5c는 도 2a 내지 도 2c의 바이폴라 스위칭 타입의 저항 메모리소자를 트랜지스터 구조에 적용한 비휘발성 메모리소자의 단면도이다.
본 발명은 비휘발성 메모리소자에 관한 것으로서, 보다 구체적으로는 전극과 저항층사이에 터널링층을 구비한 바이폴라 스위칭 특성을 갖는 저항 메모리소자에 관한 것입니다.
반도체 메모리소자로 DRAM 과 같이 전원이 꺼지면 메모리셀에 저장된 데이터가 모두 소실되는 휘발성 메모리소자와 전원이 커진 후에도 데이터가 보존되는 비휘발성 메모리소자가 있다. 비휘발성 메모리소자로는 MRAM(Magnetic Ramdom Access Memory), FRAM(Ferroelectric Random Access Memory), PRAM(Phase-change Ramdom Access Memory), RRAM(Resistor Random Access Memory) 등이 있다. 휘발성 메모리소자는 집적도가 높고 동작속도가 빠른 이점이 있으나 전원이 꺼지면 저장된 데이터가 모두 소실되게 된다. 한편, 비휘발성 메모리소자는 전원이 꺼져도 데이터가 소실되지 않는 비휘발성 특성을 가지고는 있으나, DRAM 에 비하여 집적도가 낮고 동작속도가 느리다.
이러한 비휘발성 메모리소자는 집적도 및 동작특성을 향상시키고 저전력에서 동작이 가능하며 데이터 보존(retention) 특성을 향상시키는 방향으로 연구 개발되고 있다. 비휘발성 메모리소자중 저항 메모리소자는 다른 비휘발성 메모리소자에 비하여 기록/재생에 대한 열화가 적고 고온동작이 가능하며 데이터의 안전성이 우수한 특징을 갖는다. 또한, 저항 메모리소자는 고속동작 및 낮은 전력소모 그리고 고집적 및 고속화가 가능하다.
저항 메모리소자(RRAM)는 상, 하부 전극사이에 저항층이 개재되고, 상기 저항층에 인가되는 전압에 따라 저항층의 저항상태가 급격히 변화하는 것을 이용한 메모리소자이다. 도 1은 통상적인 유니폴라 동작특성을 갖는 저항 메모리소자에서 저항층의 저항변화 특성을 도시한 그래프이다. 도 1에서, "G1"은 저항층이 저저항 상태인 경우의 전압-전류 커브이고, "G2"은 저항층이 고저항상태인 경우의 전압-전류 커브이다.
도 1을 참조하면, 저항층에 인가되는 전압을 점진적으로 증가시키면 인가 전압에 비례하여 상기 저항층을 통해 흐르는 전류가 증가하게 된다. 인가전압이 제1전압(V1)이상이 되면, 저항층의 저항이 갑자기 증가하게 되어 전류가 급격히 감소하게 된다. 상기 저항층의 고저항상태는 상기 저항층에 제2전압(V2)이 인가될 때까지 유지된다. 한편, 상기 저항층에 인가되는 전압이 제3전압(V3) 이상이 되면 상기 저항층의 저항이 갑자기 감소하게 되고, 제1전압(V1)보다 작은 전압이 상기 저항층에 인가되는 경우와 마찬가지로 인가 전압에 따라 전류가 증가하게 된다.
따라서 상기 저항층에 제1전압(V1)보다 큰 전압을 인가하여 상기 저항층의 저항상태가 정해진 상태에서, 상기 저항층에 제1전압(V1)보다 낮은 전압을 인가하였을 때의 상기 저항층을 통해 흐르는 전류값은 상기 저항층에 인가된 전압에 따라 달라진다. 즉, 상기 저항층에 제3전압(V3)이 인가되어 저항층이 저저항상태를 유지하는 경우, 상기 저항층에 제1전압(V1)보다 작은 전압을 인가하게 되면 상기 저항층은 저저항 상태를 유지하고 있으므로 G1 커브에 따른 전류가 흐르게 된다. 이러한 상태를 세트상태라 한다.
한편, 상기 저항층에 제1전압(V1)과 제2전압(V2)사이의 전압이 인가되어 저항층이 고저항상태를 유지하는 경우, 상기 저항층에 제1전압(V1)보다 작은 전압을 인가하게 되면 상기 저항층은 고저항상태를 유지하고 있으므로 G2 커브에 따른 전류가 흐르게 된다. 이러한 상태를 리세트상태라 한다.
따라서, 저항 메모리소자는 상기한 바와 같은 저항층이 인가전압에 따라 저항이 변화하는 전기적 특성을 이용하여 데이터를 프로그램 및 독출하게 된다. 예를 들어 데이터 프로그램시 상기 저항층에 상기 제1전압(V1)과 상기 제2전압(V2) 사이의 전압을 인가한 경우의 저항층의 고저항 상태를 데이터 "0"으로 지정하고, 상기 저항층에 상기 제2전압(V2) 이상의 전압을 인가한 경우의 저항층의 저저항 상태를 데이터 "1"로 지정하여 데이터를 저장한다. 한편, 데이터 독출시에는, 상기 제1전압(V1) 보다 작은 전압을 상기 저항층에 인가하고 상기 저항층을 통해 흐르는 전류를 측정하여 데이터를 판별한다. 즉, 상기 제1전압(V1)보다 낮은 전압을 상기 저항층에 인가하였을 때에 상기 저항층을 통해 흐르는 전류가 G1 커브 또는 G2 커브인가를 측정하여 저장된 데이터가 "0" 또는 "1" 인가를 판별한다.
종래의 저항 메모리소자는 유니폴라 스위칭 동작특성을 가지므로, 피로(fatigue) 특성이 열악하여 소자의 신뢰성 저하를 초래하고, 동작전류의 레벨이 높으며, 고속 동작이 어려운 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 전극과 저항층사이에 박막의 터널링층이 개재된 바이폴라 스위칭 특성을 갖는 비휘발성 메모리소자를 제공하는 것이다.
상기한 본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 일견지에 따르면 비휘발성 메모리소자는 반도체 기판, 상기 반도체 기판에 형성된 하부전극, 상 기 하부전극상에 형성되고 인가 전압에 따라 저항이 변화되는 저항층, 상기 저항층상에 형성된 상부전극 및 터널링층을 구비한다. 상기 터널링층은 상기 하부전극과 상기 저항층사이 그리고 상기 상부전극과 상기 저항층사이중 적어도 하나에 개재되어 상기 인가 전압에 따라 상기 저항층의 상기 저항을 변화시켜 준다. 상기 터널링층은 상기 저항층보다 작은 두께를 갖는다.
상기 저항층은 전이금속 산화막을 포함할 수 있다. 상기 저항층은 비정질막, 단결정막 또는 다결정막을 포함할 수 있다. 상기 저항층은 NiO, TiO2, ZrO2, HfO2, WO3, CoO 또는 Nb2O5를 포함할 수 있다. 상기 저항층은 40 내지 1000Å의 두께, 바람직하게는 상기 저항층은 40 내지 100Å의 두께를 가질 수 있다.
상기 터널링층은 상기 저항층과는 다른 물질을 포함할 수 있다. 상기 터널링층은 금속 산화막을 포함할 수 있다. 상기 터널링층은 다결정막, 단결정막 또는 비정질막을 포함할 수 있다. 상기 터널링층은 MgO, AlOx 또는 ZnO을 포함할 수 있다. 상기 터널링층은 1 내지 20Å 의 두께를 가질 수 있다.
또한, 본 발명의 다른 견지에 따르면, 비휘발성 메모리소자 반도체 기판, 트랜지스터 및 기억소자를 구비한다. 상기 트랜지스터는 상기 반도체 기판에 형성된 제1 및 제2불순물 영역과 상기 제1 및 상기 제2불순물 영역사이의 상기 반도체 기판상에 형성된, 게이트 절연막을 구비하는 게이트를 구비한다. 상기 기억소자는 상기 트랜지스터의 상기 제1 및 상기 제2불순물 영역중 하나의 불순물에 연결된다.
상기 기억소자는 상기 하나의 불순물에 연결되는 하부전극, 상기 하부전극상에 형성되어 인가 전압에 따라 저항이 변화되는 저항층 및 상기 저항층상에 형성된 상부전극을 구비한다. 상기 기억소자는 상기 하부전극 및 상기 저항층사이 그리고 상기 상부전극 및 상기 저항층사이중 적어도 하나에 개재된 터널링층을 더 구비한다. 상기 터널링층은 상기 인가 전압에 따라 상기 저항층의 상기 저항을 변화시켜 주며, 상기 저항층보다 얇은 두께를 갖는다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 저항 메모리소자의 단면도이다. 도 2a 내지 도 2c를 참조하면, 저항 메모리소자(100)는 반도체 기판(110), 상기 반도체 기판(110)상에 형성된 하부전극(120) 및 상부전극(150)을 구비한다. 상기 하부전극(120)과 상기 상부전극(150)은 통상적인 반도체소자에 사용되는 전도성물질을 포함한다. 상기 하부전극(120) 및 상기 상부전극(150)은 금속전극을 포함할 수 있다. 상기 하부 전극(120) 및 상기 상부전극(150)은 Ir, Pt 또는 Ru 와 같은 노블 메탈을 포함할 수 있다. 또한, 상기 하부전극(120) 및 상기 상부전극(150)은 IrOx, RuOx 또는 SrRuO3 등과 같은 전도성 산화물 전극을 포함할 수 있다. 상기 하부전극(120)은 상부에 형성되는 물질층에 따라 선택되어질 수 있다.
상기 하부전극(120)과 상기 상부전극(150)사이에는 저항층(130)이 개재되어 있다. 상기 저항층(130)은 40 내지 1000Å의 두께를 가질 수 있다. 바람직하게는, 상기 저항층(130)은 40 내지 100Å의 두께를 가질 수 있다. 상기 저항층(130)은 단결정막, 비정질막 또는 다결정막일 수 있다. 상기 저항층(130)은 전이금속 산화막(transition metal oxide)을 포함할 수 있다. 예를 들어, 상기 저항층(130)은 NiO, TiO2, HfO, ZrO, WO3, CoO 또는 Nb2O5를 포함할 수 있다. 상기 저항층(130)은 인가되는 전압에 따라 그의 저항값이 변화하는 특성을 갖는 데이터 저장층으로서, 2가지의 상태, 고저항 상태 및 저저항 상태를 갖는다.
상기 저항층(130)과 상기 상부전극(150)사이에는 박막의 터널링층(140)이 개재된다. 상기 터널링층(140)은 상기 저항층(130)보다 상대적으로 얇은 두께를 갖는다. 상기 터널링층(140)은 1 내지 20Å의 두께를 가질 수 있다. 상기 터널링층(140)은 단결정막, 비정질막 또는 다결정막일 수 있다. 상기 터널링층(140)은 상기 저항층(130)과는 다른 물질을 포함한다. 상기 터널링층(140)은 금속 산화막을 포함할 수 있다. 예를 들어, 상기 터널링층(140)은 MgO, AlOx 또는 ZnO을 포함할 수 있다. 상기 터널링층(140)은 인가전압에 따라 상기 저항층(130)의 저항을 변화시켜 상기 저항층(130)이 고저항 상태 또는 저저항 상태를 갖도록 한다.
상기 터널링층(140)은 상기 하부전극(120)과 상기 저항층(130)사이에 개재될 수도 있다. 게다가, 상기 터널링층(140)은 상기 상부전극(150)과 상기 저항층(130)사이 및 상기 하부전극(120)과 상기 저항층(130)사이에 개재될 수도 있다. 상기 터널링층(140)은 상기 하부전극(120)과 상기 저항층(130)사이에 형성된 제1터널링 층(141)과 상기 저항층(130)과 상기 상부전극(150)사이에 개재된 제2터널링층(145)을 구비할 수도 있다.
상기 저항 메모리소자(100)의 동작 메카니즘을 도 3을 참조하여 설명하면 다음과 같다. 먼저 소정의 포지티브 전압을 상기 저항층(130)에 인가하면, 상기 저항층(130)은 특정전압(Va)보다 작은 전압에서는 높은 저항상태(A)를 유지한다. 상기 저항층(130)은 특정 전압(Va)보다 큰 전압에서는 소프트 브레이크다운 현상이 발생되어 국부적으로 내부에 필라멘트가 형성된다. 상기 저항층(130)과 상기 터널링층(140)의 계면까지 형성된 필라멘트를 통해 상기 터널링층(140)에 높은 전류가 흐르게 되고, 핀홀 또는 터널링이 형성될 수 있다. 따라서 상기 저항층(130)은 필라멘트를 통해 전류가 잘 흐르는 저저항 상태로 된다. 이를 포밍(forming) 상태 또는 세트상태라 한다. 상기 포밍 상태 또는 세트상태후, 상기 저항층(130)은 저저항 상태를 유지하므로, 높은 전류가 흐른다. 이를 이를 저 저항 상태(B)라 한다.
상기 세트 상태 후에 상기 저항층(130)에 소정의 네가티브 전압을 인가하면 상기 저항층(130)은 특정전압(Vb)보다 큰 전압에서는 저저항상태(C)를 유지하므로 높은 전류가 흐르게 된다. 상기 저항층(130)은 상기 특정전압(Vb)보다 작은 전압에서는 산소원자 혹은 산소이온들의 이동으로 산화 또는 환원반응이 일어나게 되어 상기 터널링층(140)에서 핀홀이 소멸되거나 또는 상기 저항층(130)과 상기 터널링층(140)의 계면에서 필라멘트와의 연결이 끊어지게 되어 저항이 다시 높아지게 된다. 따라서 상기 저항층(130)은 고저항상태로 된다. 이를 리세트 상태라 한다. 상기 리세스 상태후에 상기 저항층(130)은 높은 저항상태를 유지하므로, 낮은 전류가 흐른다. 이를 고저항 상태(D)라 한다.
따라서 상기 저항 메모리소자(100)에서는 인가되는 전압에 따라 상기 터널링층(140)에 핀홀이 형성 또는 소멸되어 저항이 변화되는 상기 저항층(130)의 전기적 특성을 이용하여 데이터를 프로그램 및 독출하게 된다. 예를 들어 데이터 프로그램시 상기 저항층(130)에 특정 포지티브 전압(Va)이상이 인가되어 상기 저항층(130)이 저저항상태로 되는 저저항 상태(B)를 데이타 "1"으로 지정하고, 상기 저항층(130)에 네가티브 전압이 인가되어 상기 저항층(130)이 고저항상태로 되는 고저항 상태(D)를 데이터 "0"으로 지정하여 데이터를 저장한다.
한편, 데이터 독출시에는, 상기 저항층(130)에 특정 전압을 인가하여 상기 저항층(130)을 통해 흐르는 전류를 측정하여 데이터를 판별한다. 즉, 상기 특정의 포지티브 전압(Va) 이하 또는 상기 특정의 네가티브 전압(Vb)이상의 전압을 상기 저항층(130)에 인가하였을 때에 상기 저항층(130)을 통해 흐르는 전류를 측정한다. 따라서 측정된 전류가 저저항상태(B) 또는 고저항상태(D)에서 흐르는 전류인가에 따라 저장된 데이터가 "0" 또는 "1" 인가를 판별한다.
도 4는 도 2a 내지 도 2c에 도시된 상기 저항 메모리소자(100)의 피로특성을 도시한 것이다. 도 4에서 HRS 는 상기 저항층(130)이 리세트되어 고저항상태를 유지하는 경우의 상기 저항층(130)의 저항을 나타내고, LRS는 상기 저항층(130)이 세트되어 세트상태를 유지하는 경우의 상기 저항층(130)의 저항을 나타낸 것이다.
도 4를 참조하면, 상기 저항층(130)이 인가되는 전압에 따라 상기 저항층(130)이 고저항상태에서 저저항상태 또는 저저항상태에서 고저항상태로 스위칭되 는 것을 1사이클이라 한다. 초기상태에서 저항층(130)이 고저항 상태를 유지하는 경우의 저항(HRS)이 저저항 상태에서의 저항층(130)의 저항(LRS)보다 대략 10배 이상 차이가 있음을 알 수 있다. 사이클이 5000회 반복되어도 상기 고저항상태에서의 상기 저항층(130)의 저항(HRS)와 상기 저저항상태에서의 상기 저항층(130)의 저항(LRS)의 차이가 계속 유지됨을 알 수 있다.
상기 저항 메모리소자(100)는 상기 저항층(130)과 상기 하부 전극(120) 및/또는 상기 상부전극(150)사이에 상기 터널링층(140)을 개재하므로써, 네가티브 전압 및 포지티브 전압에 의해 바이폴라 스위칭 동작특성을 갖는다. 그러므로, 낮은 동작전압과 전류를 가지므로 스위칭 횟수를 증가시키고 안정된 동작 마진을 확보할 수 있다. 또한, 상기 저항층(130)에 인가되는 펄스형태의 전압에 의한 상기 저항층(130)의 열화를 최소화할 수 있으므로, 신뢰성 및 내구력(endurance) 그리고 데이터 보존 특성을 향상시킬 수 있게 된다.
도 5a 내지 도 5c는 도 2a 내지 도 2c에 도시된 저항 메모리소자를 트랜지스터 구조에 적용한 비휘발성 메모리소자의 단면도이다. 도 5a 내지 도 5c를 참조하면, 비휘발성 메모리소자(200)는 반도체 기판(210), 트랜지스터(230) 및 기억소자(250)를 구비한다. 상기 트랜지스터(230)는 상기 반도체 기판(210)상에 형성된 게이트 절연막(221), 상기 게이트 절연막(221)상에 형성된 게이트(223) 및 상기 게이트(223) 양측의 상기 반도체 기판(210)에 형성된 소오스 및 드레인 영역(225, 227)을 구비한다. 상기 소오스 및 드레인 영역(225, 227)은 상기 기판(210)과 반대 도전형을 갖는 불순물 영역을 포함할 수 있다.
상기 소오스 및 드레인 영역(225, 227)중 하나, 예를 들어 드레인 영역(227)과 콘택되도록 상기 반도체 기판(210)상에 저장소자(250)가 형성된다. 하부전극(241)이 상기 드레인 영역(227)과 콘택되어 상기 반도체 기판(210)상에 형성되고, 상기 하부전극(241)상에 저항층(243)이 형성된다. 상기 저항층(243)상에 상부전극(249)이 형성된다. 상기 저항층(243)과 상기 상부전극(249)사이에 터널링층(245)이 개재된다. 상기 저항층(243)은 인가되는 전압에 따라 그의 저항값이 변화하며, 상기 터널링층(245)은 상기 저항층(243)의 저항값을 변화시켜 준다. 상기 터널링층(245)이 상기 하부전극(241)과 상기 저항층(243)사이에 개재될 수 있다. 또한, 상기 하부전극(241)과 상기 저항층(243)사이에 제1터널링층(245)이 개재되고, 상기 저항층(243)과 상기 상부전극(249)사이에 제2터널링층(247)이 개재될 수도 있다.
상기 터널링층(140)은 상기 저항층(130)과는 다른 물질을 포함하며, 상기 저항층(130)보다 매우 얇은 두께를 갖는다. 상기 저항층(130)은 40 내지 1000Å의 두께, 바람직하게는 40 내지 100Å의 두께를 갖는다. 상기 저항층(130)은 전이금속 산화막, 예를 들어 NiO, TiO2, ZrO2, HfO2, WO3, CoO 또는 Nb2O5를 포함할 수 있다. 상기 터널링층(140)은 1 내지 20Å의 두께를 갖는다. 상기 터널링층은 금속 산화막, 예를 들어 MgO, AlOx 또는 ZnO을 포함할 수 있다.
상기 트랜지스터(230) 및 상기 저장소자(240)를 포함한 상기 반도체 기판(210)상에 층간 절연막(260)을 형성할 수 있다. 상기 층간 절연막(260)은 상기 저장소자(250)의 상기 상부전극(249)을 노출시키는 비어홀(265)을 구비할 수 있다. 상기 비어홀(265)을 통해 상기 상부전극(249)에 연결되는 플레이트(270)가 더 형성될 수도 있다. 상기 플레이트(270)는 Al을 포함할 수 있다. 상기 플레이트(270)와 상기 상부전극(249)사이에는 배리어 메탈층(280)이 더 형성될 수 있다.
상기 기억소자(250)의 상기 하부전극(241)이 상기 드레인 영역(227)과 직접 콘택되도록 형성되는 것을 예시하였으나, 다른 예로서 상기 게이트를 포함한 상기 반도체 기판(210)상에 층간 절연막(미도시)을 형성하고, 상기 층간 절연막의 비어홀을 통해 상기 드레인 영역(227)과 연결되도록 상기 하부전극(241)을 상기 층간 절연막상에 형성할 수도 있다.
이상에서 자세히 설명한 바와 같이, 본 발명의 실시예에 따른 비휘발성 메모리소자는 저항층과 전극사이에 터널링층을 개재하여, 저항 메모리소자가 바이폴라 스위칭 특성을 갖도록 상기 저항층의 저항값을 변화시켜 줄 수 있다. 따라서, 상기 메모리소자의 동작특성이 개선되고, 내구력 및 데이터 보존 특성이 향상될 수 있다. 또한, 본 발명의 비휘발성 메모리소자는 낮은 동작전압 및 전류를 가지므로 저항층의 열화특성을 개선하여 소자의 신뢰성을 향상시킬 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
Claims (20)
- 반도체 기판;상기 반도체 기판에 형성된 하부전극;상기 하부전극상에 형성되고 인가 전압에 따라 저항이 변화되는 저항층;상기 저항층상에 형성된 상부전극; 및상기 하부전극과 상기 저항층사이 그리고 상기 상부전극과 상기 저항층사이중 적어도 하나에 개재되어 상기 인가 전압에 따라 상기 저항층의 상기 저항을 변화시켜 주며, 상기 저항층보다 작은 두께를 갖는 터널링층을 포함하는 비휘발성 메모리소자.
- 제1항에 있어서, 상기 저항층은 전이금속 산화막을 포함하는 것을 특징으로 하는 비휘발성 메모리소자.
- 제2항에 있어서, 상기 저항층은 비정질막, 단결정막 또는 다결정막을 포함하는 것을 특징으로 하는 비휘발성 메모리소자.
- 제2항에 있어서, 상기 저항층은 NiO, TiO2, ZrO2, HfO2, WO3, CoO 또는 Nb2O5를 포함하는 것을 특징으로 하는 비휘발성 메모리소자.
- 제2항에 있어서, 상기 저항층은 40 내지 1000Å의 두께를 갖는 것을 특징으로 하는 비휘발성 메모리소자.
- 제5항에 있어서, 상기 저항층은 40 내지 100Å의 두께를 갖는 것을 특징으로 하는 비휘발성 메모리소자.
- 제1항에 있어서, 상기 터널링층은 상기 저항층과는 다른 물질을 포함하는 것을 특징으로 하는 비휘발성 메모리소자.
- 제7항에 있어서, 상기 터널링층은 다결정막, 단결정막 또는 비정질막을 포함하는 것을 특징으로 하는 비휘발성 메모리소자.
- 제7항에 있어서, 상기 터널링층은 금속 산화막을 포함하는 것을 특징으로 하는 비휘발성 메모리소자.
- 제9항에 있어서, 상기 터널링층은 MgO, AlOx 또는 ZnO을 포함하는 것을 특징으로 하는 비휘발성 메모리소자.
- 제10항에 있어서, 상기 터널링층은 1 내지 20Å 의 두께를 갖는 것을 특징으로 하는 비휘발성 메모리소자.
- 반도체 기판;상기 반도체 기판에 형성된 제1 및 제2불순물 영역;상기 제1 및 상기 제2불순물 영역사이의 상기 반도체 기판상에 형성된, 게이트 절연막을 구비하는 게이트;상기 제1 및 상기 제2불순물 영역중 하나의 불순물에 연결되는 기억소자를 구비하되,상기 기억소자는 상기 하나의 불순물에 연결되는 하부전극;상기 하부전극상에 형성되어 인가 전압에 따라 저항이 변화되는 저항층;상기 저항층상에 형성된 상부전극; 및상기 하부전극 및 상기 저항층사이 그리고 상기 상부전극 및 상기 저항층사이중 적어도 하나에 개재되어 상기 인가 전압에 따라 상기 저항층의 상기 저항을 변화시켜 주며, 상기 저항층보다 얇은 두께를 갖는 터널링층을 포함하는 비휘발성 메모리소자.
- 제12항에 있어서, 상기 저항층은 전이금속 산화막을 포함하는 것을 특징으로 하는 비휘발성 메모리소자.
- 제13항에 있어서, 상기 저항층은 NiO, TiO2, ZrO2, HfO2, WO3, CoO 또는 Nb2O5를 포함하는 것을 특징으로 하는 비휘발성 메모리소자.
- 제12항에 있어서, 상기 저항층은 40 내지 1000Å의 두께를 갖는 것을 특징으로 하는 비휘발성 메모리소자.
- 제15항에 있어서, 상기 저항층은 40 내지 100Å의 두께를 갖는 것을 특징으로 하는 비휘발성 메모리소자.
- 제12항에 있어서, 상기 터널링층은 상기 저항층과는 다른 물질을 포함하는 것을 특징으로 하는 비휘발성 메모리소자.
- 제17항에 있어서, 상기 터널링층은 상기 금속 산화막을 포함하는 것을 특징으로 하는 비휘발성 메모리소자.
- 제18항에 있어서, 상기 터널링층은 MgO, AlOx 또는 ZnO을 포함하는 것을 특징으로 하는 비휘발성 메모리소자.
- 제18항에 있어서, 상기 터널링층은 1 내지 20Å 의 두께를 갖는 것을 특징으로 하는 비휘발성 메모리소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070021170A KR100809724B1 (ko) | 2007-03-02 | 2007-03-02 | 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자 |
| US12/037,400 US20080211036A1 (en) | 2007-03-02 | 2008-02-26 | Bipolar Resistive Memory Device Having Tunneling Layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070021170A KR100809724B1 (ko) | 2007-03-02 | 2007-03-02 | 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100809724B1 true KR100809724B1 (ko) | 2008-03-06 |
Family
ID=39397547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070021170A KR100809724B1 (ko) | 2007-03-02 | 2007-03-02 | 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080211036A1 (ko) |
| KR (1) | KR100809724B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101199262B1 (ko) | 2011-03-21 | 2012-11-12 | 한국과학기술연구원 | 저항 변화를 이용한 비휘발성 기억소자 및 그 제조방법 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100773537B1 (ko) * | 2003-06-03 | 2007-11-07 | 삼성전자주식회사 | 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법 |
| KR100898897B1 (ko) * | 2007-02-16 | 2009-05-27 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 형성방법 |
| US8975613B1 (en) | 2007-05-09 | 2015-03-10 | Intermolecular, Inc. | Resistive-switching memory elements having improved switching characteristics |
| US7960216B2 (en) * | 2008-05-10 | 2011-06-14 | Intermolecular, Inc. | Confinement techniques for non-volatile resistive-switching memories |
| US8343813B2 (en) * | 2009-04-10 | 2013-01-01 | Intermolecular, Inc. | Resistive-switching memory elements having improved switching characteristics |
| US8183553B2 (en) * | 2009-04-10 | 2012-05-22 | Intermolecular, Inc. | Resistive switching memory element including doped silicon electrode |
| US8129704B2 (en) * | 2008-05-01 | 2012-03-06 | Intermolecular, Inc. | Non-volatile resistive-switching memories |
| US7977152B2 (en) * | 2008-05-10 | 2011-07-12 | Intermolecular, Inc. | Non-volatile resistive-switching memories formed using anodization |
| US8008096B2 (en) * | 2008-06-05 | 2011-08-30 | Intermolecular, Inc. | ALD processing techniques for forming non-volatile resistive-switching memories |
| US8049305B1 (en) | 2008-10-16 | 2011-11-01 | Intermolecular, Inc. | Stress-engineered resistance-change memory device |
| US8519376B2 (en) * | 2008-10-27 | 2013-08-27 | Seagate Technology Llc | Nonvolatile resistive memory devices |
| KR20100097407A (ko) * | 2009-02-26 | 2010-09-03 | 삼성전자주식회사 | 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 프로그램 방법 |
| KR20100107609A (ko) * | 2009-03-26 | 2010-10-06 | 삼성전자주식회사 | 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 기입 방법 |
| US8420478B2 (en) * | 2009-03-31 | 2013-04-16 | Intermolecular, Inc. | Controlled localized defect paths for resistive memories |
| KR101094390B1 (ko) * | 2009-04-13 | 2011-12-15 | 주식회사 하이닉스반도체 | 저항성 메모리 장치 및 그 제조방법 |
| US8072795B1 (en) | 2009-10-28 | 2011-12-06 | Intermolecular, Inc. | Biploar resistive-switching memory with a single diode per memory cell |
| JP2013522912A (ja) * | 2010-03-16 | 2013-06-13 | サンディスク スリーディー，エルエルシー | 金属酸化物抵抗率スイッチング層と共に使用する下部電極 |
| KR20110132125A (ko) * | 2010-06-01 | 2011-12-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 형성방법 |
| US8796656B2 (en) | 2010-06-04 | 2014-08-05 | Micron Technology, Inc. | Oxide based memory |
| US8841648B2 (en) | 2010-10-14 | 2014-09-23 | Sandisk 3D Llc | Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same |
| US8389971B2 (en) | 2010-10-14 | 2013-03-05 | Sandisk 3D Llc | Memory cells having storage elements that share material layers with steering elements and methods of forming the same |
| US9305644B2 (en) | 2011-06-24 | 2016-04-05 | Rambus Inc. | Resistance memory cell |
| CN103250253B (zh) * | 2011-10-12 | 2016-01-13 | 松下电器产业株式会社 | 非易失性半导体存储装置及其制造方法 |
| TWI503949B (zh) * | 2011-11-18 | 2015-10-11 | Chrongjung Lin | 可變且可逆之電阻式記憶儲存單元及記憶儲存模組 |
| KR101416243B1 (ko) | 2013-03-08 | 2014-07-09 | 연세대학교 산학협력단 | 상보적 저항 스위칭 메모리 소자 및 그 제조방법 |
| EP2814073B1 (en) | 2013-06-14 | 2017-02-15 | IMEC vzw | Self-rectifying RRAM element |
| US9653682B1 (en) * | 2016-02-05 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Resistive random access memory structure |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000035187A (ko) * | 1998-11-23 | 2000-06-26 | 포만 제프리 엘 | 비휘발성 자기 메모리 어레이 |
| KR20030010522A (ko) * | 2001-07-26 | 2003-02-05 | 휴렛-팩커드 컴퍼니(델라웨어주법인) | 메모리 셀 |
| KR20030051866A (ko) * | 2000-11-23 | 2003-06-25 | 인피네온 테크놀로지스 아게 | 비휘발성 메모리 셀 장치를 구비하는 집적 메모리와 그제조 및 동작 방법 |
| KR20050000518A (ko) * | 2002-04-18 | 2005-01-05 | 인피네온 테크놀로지스 아게 | 저항성 반도체 메모리 소자 및 그 제조 방법 |
| KR20050007382A (ko) * | 2002-05-03 | 2005-01-17 | 인피네온 테크놀로지스 아게 | 열적으로 선택되는 교차점 ｍｒａｍ 셀 레이아웃 |
| US6855563B2 (en) * | 2002-05-01 | 2005-02-15 | Sony Corporation | Method of manufacturing a tunnel magneto-resistance based magnetic memory device |
| US6956765B2 (en) * | 2002-11-22 | 2005-10-18 | Kabushiki Kaisha Toshiba | Magneto-resistance effect element, magnetic memory and magnetic head |
| US6956270B2 (en) * | 2003-08-20 | 2005-10-18 | Kabushiki Kaisha Toshiba | Magnetic memory device having a plurality of magneto-resistance effect elements arranged in a matrix form and method for manufacturing the same |
| US20050245039A1 (en) | 2004-04-30 | 2005-11-03 | Sharp Laboratories Of America, Inc. | PCMO thin film with resistance random access memory (RRAM) characteristics |
| KR20050111469A (ko) * | 2004-05-22 | 2005-11-25 | 주식회사 하이닉스반도체 | 상변환기억 소자의 형성방법 |
| KR20060070694A (ko) * | 2004-12-21 | 2006-06-26 | 삼성전자주식회사 | 두개의 저항체를 지닌 비휘발성 메모리 소자 |
| KR20070005040A (ko) * | 2005-07-05 | 2007-01-10 | 삼성전자주식회사 | 단위 셀 구조물과 그 제조 방법 및 이를 갖는 비휘발성메모리 소자 및 그 제조 방법 |
| US20070015329A1 (en) | 2005-07-18 | 2007-01-18 | Sharp Laboratories Of America, Inc. | Metal/ZnOx/metal current limiter |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6844604B2 (en) * | 2001-02-02 | 2005-01-18 | Samsung Electronics Co., Ltd. | Dielectric layer for semiconductor device and method of manufacturing the same |
| US6855992B2 (en) * | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same |
| US6751149B2 (en) * | 2002-03-22 | 2004-06-15 | Micron Technology, Inc. | Magnetic tunneling junction antifuse device |
| GB0213420D0 (en) * | 2002-06-12 | 2002-07-24 | Koninkl Philips Electronics Nv | In-Pixel memory for display devices |
| US6850433B2 (en) * | 2002-07-15 | 2005-02-01 | Hewlett-Packard Development Company, Lp. | Magnetic memory device and method |
| US6759263B2 (en) * | 2002-08-29 | 2004-07-06 | Chentsau Ying | Method of patterning a layer of magnetic material |
| US20050110004A1 (en) * | 2003-11-24 | 2005-05-26 | International Business Machines Corporation | Magnetic tunnel junction with improved tunneling magneto-resistance |
-
2007
- 2007-03-02 KR KR1020070021170A patent/KR100809724B1/ko not_active IP Right Cessation
-
2008
- 2008-02-26 US US12/037,400 patent/US20080211036A1/en not_active Abandoned
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000035187A (ko) * | 1998-11-23 | 2000-06-26 | 포만 제프리 엘 | 비휘발성 자기 메모리 어레이 |
| KR20030051866A (ko) * | 2000-11-23 | 2003-06-25 | 인피네온 테크놀로지스 아게 | 비휘발성 메모리 셀 장치를 구비하는 집적 메모리와 그제조 및 동작 방법 |
| KR20030010522A (ko) * | 2001-07-26 | 2003-02-05 | 휴렛-팩커드 컴퍼니(델라웨어주법인) | 메모리 셀 |
| KR20050000518A (ko) * | 2002-04-18 | 2005-01-05 | 인피네온 테크놀로지스 아게 | 저항성 반도체 메모리 소자 및 그 제조 방법 |
| US6855563B2 (en) * | 2002-05-01 | 2005-02-15 | Sony Corporation | Method of manufacturing a tunnel magneto-resistance based magnetic memory device |
| KR20050007382A (ko) * | 2002-05-03 | 2005-01-17 | 인피네온 테크놀로지스 아게 | 열적으로 선택되는 교차점 ｍｒａｍ 셀 레이아웃 |
| US6956765B2 (en) * | 2002-11-22 | 2005-10-18 | Kabushiki Kaisha Toshiba | Magneto-resistance effect element, magnetic memory and magnetic head |
| US6956270B2 (en) * | 2003-08-20 | 2005-10-18 | Kabushiki Kaisha Toshiba | Magnetic memory device having a plurality of magneto-resistance effect elements arranged in a matrix form and method for manufacturing the same |
| US20050245039A1 (en) | 2004-04-30 | 2005-11-03 | Sharp Laboratories Of America, Inc. | PCMO thin film with resistance random access memory (RRAM) characteristics |
| KR20050111469A (ko) * | 2004-05-22 | 2005-11-25 | 주식회사 하이닉스반도체 | 상변환기억 소자의 형성방법 |
| KR20060070694A (ko) * | 2004-12-21 | 2006-06-26 | 삼성전자주식회사 | 두개의 저항체를 지닌 비휘발성 메모리 소자 |
| KR20070005040A (ko) * | 2005-07-05 | 2007-01-10 | 삼성전자주식회사 | 단위 셀 구조물과 그 제조 방법 및 이를 갖는 비휘발성메모리 소자 및 그 제조 방법 |
| US20070015329A1 (en) | 2005-07-18 | 2007-01-18 | Sharp Laboratories Of America, Inc. | Metal/ZnOx/metal current limiter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101199262B1 (ko) | 2011-03-21 | 2012-11-12 | 한국과학기술연구원 | 저항 변화를 이용한 비휘발성 기억소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080211036A1 (en) | 2008-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100809724B1 (ko) | 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자 | |
| US9177996B2 (en) | Method for forming ReRAM chips operating at low operating temperatures | |
| US9178148B2 (en) | Resistive random access memory cell having three or more resistive states | |
| JP4981304B2 (ja) | 一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ | |
| TWI424534B (zh) | 經氣體團簇離子束處理之電阻性裝置、形成該裝置之方法及操作該裝置之方法 | |
| KR100682895B1 (ko) | 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법 | |
| US8772750B2 (en) | Non-volatile memory elements and memory devices including the same | |
| KR100982424B1 (ko) | 저항 메모리 소자의 제조 방법 | |
| KR100682908B1 (ko) | 두개의 저항체를 지닌 비휘발성 메모리 소자 | |
| KR101176543B1 (ko) | 저항성 메모리소자 | |
| JP5154138B2 (ja) | ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子 | |
| JP4894757B2 (ja) | 抵抗記憶素子及び不揮発性半導体記憶装置 | |
| US8742507B2 (en) | Variable resistive element, method for producing the same, and nonvolatile semiconductor memory device including the variable resistive element | |
| KR100738070B1 (ko) | 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자 | |
| US9343523B2 (en) | Selector device using low leakage dielectric MIMCAP diode | |
| US9177998B2 (en) | Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array | |
| KR20090126530A (ko) | 저항성 메모리 소자 | |
| Chen et al. | Resistance switching for RRAM applications | |
| KR101735187B1 (ko) | 가변 저항체, 이를 이용한 비휘발성 메모리 소자 및 이들의 제조 방법 | |
| US9443906B2 (en) | TiOx based selector element | |
| US9012878B1 (en) | MoOx based selector element | |
| KR20090098443A (ko) | 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리 | |
| US8975610B1 (en) | Silicon based selector element | |
| US20150179934A1 (en) | ZrOx/STO/ZrOx Based Selector Element | |
| KR100647332B1 (ko) | 저항 변환 물질을 포함하는 ｒｒａｍ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130131 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |