KR20050111469A - 상변환기억 소자의 형성방법 - Google Patents
상변환기억 소자의 형성방법 Download PDFInfo
- Publication number
- KR20050111469A KR20050111469A KR1020040036608A KR20040036608A KR20050111469A KR 20050111469 A KR20050111469 A KR 20050111469A KR 1020040036608 A KR1020040036608 A KR 1020040036608A KR 20040036608 A KR20040036608 A KR 20040036608A KR 20050111469 A KR20050111469 A KR 20050111469A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- phase change
- change material
- dielectric film
- upper electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000010408 film Substances 0.000 claims abstract description 108
- 239000012782 phase change material Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000008569 process Effects 0.000 claims abstract description 14
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 7
- 239000010409 thin film Substances 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- 238000006243 chemical reaction Methods 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- -1 InSbTe Inorganic materials 0.000 claims description 4
- 229910005537 GaSeTe Inorganic materials 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 229910006913 SnSb Inorganic materials 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 26
- 239000010410 layer Substances 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000000151 deposition Methods 0.000 description 6
- 229910000618 GeSbTe Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910006905 SnSb2Te4 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 상변환기억 소자의 형성방법에 관해 개시한 것으로서, 하부전극이 구비된 반도체기판을 제공하는 단계와, 기판 상에 원자층 증착공정에 의해 섬 형태의 박막인 유전체막을 형성하는 단계와, 유전체막 위에 상변환 물질막 및 상부전극용 도전막을 차례로 형성하는 단계와, 상부전극용 도전막, 상변환 물질막 및 유전체막을 패터닝하여 유전체막 패턴, 상변환 물질막 패턴 및 상부전극을 차례로 형성하는 단계를 포함한다.
따라서, 본 발명은 상변환 물질막과 하부전극 사이의 콘택저항을 쉽게 조절할 수 있으므로, 리셋조절이 용이하여 고집적 상변환 기억 소자를 제작할 수 있다.
Description
본 발명은 비휘발성 기억소자를 제조하는 기법에 관한 것으로, 더욱 상세하게는 물질의 상태변화를 이용하여 동작하는 상변환 기억소자(phase changeable memory device)의 형성방법에 관한 것이다.
비휘발성 메모리소자들은 그들의 전원이 차단될지라도 그들 내에 저장된 데이터들이 소멸되지 않는 특성을 갖는다. 이러한 비휘발성 메모리소자들은 적층 게이트 구조를 갖는 플래쉬 기억셀들을 주로 채택하고 있다. 상기 적층 게이트 구조는 채널 상에 차례로 적층된 터널산화막, 부유게이트, 게이트 층간 유전체막 및 제어게이트전극을 포함한다. 따라서, 플래쉬 메모리 기억셀들의 신뢰성 및 프로그램 효율을 향상시키기 위해 상기 터널산화막의 막질이 개선되어야 하고 셀 커플링 비율이 증가되어야 한다.
상기 플래쉬 메모리소자들 대신에 최근에는 새로운 비휘발성 기억소자로서 상변환 기억소자들이 제안된 바 있으며, 상기 상변환 기억소자에 대해 이하에서 설명하기로 한다.
상변환 기억셀은 하나의 억세스 트랜지스터와 하나의 가변저항체로 구성된다. 가변저항체는 하부전극, 상부전극 및 그들 사이에 개재된 상변환 물질막으로 구성된다. 상기 가변저항체의 상기 상부전극은 플레이트전극에 접속된다. 또한, 상기 억세스 트랜지스터는 하부전극과 접속된 소오스, 드레인 및 채널 상에 위치하는 게이트전극을 포함한다. 상기 상변환 물질막은 디램 셀에 채택되는 유전체막과는 전혀 성질이 다른 것으로서, 온도에 따라 2개의 안정된 상태를 가진다. 즉, 상기 상변환 물질막은 제공되는 전류 크기인 주울열(joule heat)에 따라서 비정질(amorphous) 상태와 결정질(crystalline) 상태 사이에서 전기적으로 스위칭(switching)된다. 상술한 바와 같이, 상변환 물질의 상태를 절환하기 위해서는 주울열이 필요하게 되는데, 통상적인 상변환 기억소자에 있어서, 상변환 물질막과의 접촉저항이 클수록 상변환 물질의 상태를 변화시키는 데 필요한 전류 밀도는 작아진다. 이때, 상기 상변환 물질막로는 칼코게나이드(Chacogenide) 즉, 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)를 함유하는 화합물막(GeSbTe막)을 널리 사용한다.
도 1은 상변환소자에서 상변화 과정 시 시간에 따른 온도의 관계를 나타낸 그래프이다.
통상적인 상변환 기억소자는, 도 1에 도시된 바와 같이, 상변환 물질의 일정 부위에 전자펄스를 인가하였을 때 상변화가 일어난다. 즉, 상변환 물질이 용융(melting)(리셋(reset))이 되면, 전도성이 낮은 상태가 되며, 결정화(crystallization(셋(set))되면, 전도성이 높은 상태로 변화는 특성을 가진다.
도 2는 종래의 제 1실시예에 따른 상변환 기억소자의 제조방법을 설명하기 위한 공정단면도이다.
종래기술에 따른 상변환 기억소자의 제조방법은, 도 2에 도시된 바와 같이, 먼저 트랜지스터(미도시)가 구비된 반도체기판(1)을 제공한다. 이어, 상기 기판(1) 상에 제 1절연막(3)을 형성하고 나서, 상기 제 1절연막을 선택식각하여 제 1콘택(5)을 형성한다. 그런 다음, 상기 제 1콘택(5)을 매립시켜 트랜지스터, 정확히는 트랜지스터의 소오스(미도시)와 연결되는 제 1콘택플러그 즉, 제 1배선(7)을 형성한다. 이후, 상기 제 1배선(7)을 포함한 기판 위에 제 2절연막(9)을 형성하고 나서, 상기 제 2절연막을 선택 식각하여 상기 제 1배선(7)을 노출시키는 하부전극용 콘택(11)을 형성한다.
이어, 상기 하부전극용 콘택(11) 내부에 질화막 스페이서(s)를 형성하고 나서, 상기 질화막 스페이서(s)를 포함한 하부전극용 콘택(11)을 매립시켜 제 1배선(7)과 전기적으로 연결되는 하부전극(13)을 형성한다. 이때, 상기 하부전극(13)의 재질로는 TiN막을 이용한다. 그런다음, 상기 하부전극(13)을 포함한 기판 전면에 상변환 물질막(미도시) 및 상부전극용 도전막(미도시)을 차례로 형성한 다음, 상기 상부전극용 도전막과 상변환 물질막을 패터닝하여 하부전극(13)을 덮는 상변환 물질막 패턴(15) 및 상부전극(17)을 차례로 형성한다. 이때, 상기 상변환 물질막으로는 GeSbTe막을 이용한다. 또한, 상기 상부전극용 도전막으로는 TiN막을 이용한다. 한편, 도 2에서, 미설명된 도면부호 A는 상변환 물질막 패턴에서 상변환이 일어나는 부위를 나타낸다.
이후, 상기 상부전극(17)을 가진 기판 전면에 제 3절연막(19)을 형성하고 나서, 상기 제 3절연막을 패터닝하여 상기 상부전극(17)의 일부위를 노출시키는 제 2콘택(21)을 형성한다. 그런다음, 상기 제 2콘택(21)을 매립시켜 상기 상부전극(17)의 일부위와 연결되는 제 2콘택 플러그(23)를 형성한다. 이후, 콘택 플러그(23)를 포함한 기판 전면에 제 4절연막(25)을 형성하고 나서, 상기 제 4절연막을 선택 식각하여 상기 제 2콘택 플러그(29)를 노출시키는 제 3콘택(27)을 형성한다. 이어, 상기 제 3콘택(27)을 매립시켜 상기 제 2콘택 플러그(23)와 연결되는 제 2배선(29)을 형성한다.
그러나, 종래의 제 1실시예에서는 리셋전류가 1∼2㎃로 너무 크고, 요구되는 하부전극용 콘택 크기를 형성하기 위해서는 ArF 리쏘그라피 이하의 노광 기술이 필요하며, 또한 상기 요구되는 하부전극용 콘택 크기로 형성하는 데 노광 한계가 있기 때문에 콘택 측벽에 스페이서(s)를 형성하여 콘택 크기를 줄이는 기술이 적용되어야 하므로, 공정의 난이도가 높게 된다.
도 3은 종래의 제 2실시예에 따른 상변환 기억소자의 제조방법을 설명하기 위한 공정단면도이다.
따라서, 이러한 문제점을 해결하고자, 도 3에 도시된 바와 같이, 종래의 제 2실시예에서는, 하부전극용 콘택(11)을 에지부위에 형성(에지 콘택타입)하고, 하부전극(13)을 도전막 패턴(12)을 통해 상변환 물질막 패턴(15)과 연결시킨 구조가 채택되었다. 이때, 상기 상변환 물질막 패턴은 N-불순물이 도핑된 GeSbTe막을 이용한다.
그러나, 이러한 종래의 제 2실시예도, 제 1실시예와 마찬가지로 공정이 복잡하며, 상변환 물질막 자체의 콘택저항을 높이는 데 한계가 있어서 고집적 상변환 기억소자를 제조하기가 어려운 문제점이 있다.
따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 하부전극과 상변환 물질막 사이에 섬 형태로 증착되는 유전체막을 원자층 증착(Automic layer Deposition)방식으로 형성시킴으로써, 공정이 단순화되면서도 상기 유전체막에 의해 하부전극과 상변환 물질막 사이의 콘택저항을 증가시킬 수 있는 상변환 기억소자의 제조방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명의 상변환기억 소자의 형성방법은 하부전극이 구비된 반도체기판을 제공하는 단계와, 기판 상에 원자층 증착공정에 의해 섬형태의 박막인 유전체막을 형성하는 단계와, 유전체막 위에 상변환 물질막 및 상부전극용 도전막을 차례로 형성하는 단계와, 상부전극용 도전막, 상변환 물질막 및 유전체막을 패터닝하여 유전체막 패턴, 상변환 물질막 패턴 및 상부전극을 차례로 형성하는 단계를 포함한 것을 특징으로 하는 한다.
상기 하부전극 및 상부전극의 재질로는 TiN, TaN, HfN 및 W 중 어느 하나를 이용하는 것이 바람직하다.
상기 유전체막의 재질로는 Al2O3, ZrO2, TiO2 및 Ta2O5 중 어느 하나를 이용하는 것이 바람직하다.
상기 유전체막은 필름 커버리지가 5∼80% 수준이 되도록 5∼30Å두께로 증착하는 것이 바람직하다.
상기 상변환 물질막의 재질로는 Ge2Sb2Te5, GaSeTe, InSbTe 및 SnSb2Te4 중 어느 하나를 이용하는 것이 바람직하다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명에 따른 상변환 기억소자의 제조방법을 설명하기로 한다.
도 4a 내지 도 4b는 본 발명에 따른 상변환 기억소자의 제조방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 상변환 기억소자의 제조방법은, 도 4a에 도시된 바와 같이, 먼저 게이트전극(23), 소오스(25) 및 드레인(27) 구조의 트랜지스터가 구비된 기판(21)을 제공한다. 미설명된 도면부호 22는 소자격리막에 해당된다.
이어, 상기 기판(21) 위에 제 1절연막(27)을 형성한 후, 상기 제 1절연막을 식각하여 소오스(25) 또는 드레인(27) 중 어느 하나를 노출시키는 제 1콘택(29)을 형성하고 나서, 상기 제 1콘택(29)을 매립시키는 제 1콘택플러그(31)을 형성한다. 그런다음, 제 1콘택플러그(31)와 연결되는 제 1배선(33)을 형성한다. 이후, 상기 제 1배선(33)을 포함한 기판 전면에 제 2절연막(35)을 형성하고 나서, 상기 제 2절연막을 선택 식각하여 상기 제 1배선(33)의 일부위를 노출시키는 하부전극용 콘택(37)을 형성한다.
이후, 상기 하부전극용 콘택(37) 구조 전면에 하부전극용 도전막(미도시)을 증착하고 나서, 상기 하부전극용 도전막을 화학적 기계적 연마(Chemical Mechnical Polishing) 또는 에치백(etch back)하여 하부전극(39)을 분리시킨다. 이때, 상기 하부전극용 도전막의 재질로는 TiN, TaN, HfN 및 W 중 어느 하나를 이용한다.
이어, 상기 하부전극(39)을 포함한 기판 전면에 유전체막(40)을 원자층 증착 방식으로 형성한다. 이때, 상기 유전체막(40)은 Al2O3, ZrO2, TiO2 및 Ta2O5 중 어느 하나를 이용하며, 필름 커버리지(film coverage)가 5∼80% 수준이 되도록 5∼30Å두께로 증착한다.
도 5는 원자층 성장 방식에 의해 유전체막이 성장하는 메카니즘(mechanism)을 설명하기 위한 TEM사진으로서, 유전체막으로서 ZrO2를 예로 하였다.
상기 원자층 증착 방법으로 유전체막(40)을 증착하는 경우, 도 5에 도시된 바와 같이 증착 초기에는 섬(island) 형태(B부분)로 시작하여 일정 두께(40Å 이상)에 도달하게 되면 균일한 박막이 되고, 이때부터 유전체막의 특성을 지니게 된다. 따라서, 하부전극용 콘택(37)이 형성된 소자 위에 균일한 박막이 형성되기 전 섬 상태의 박막을 증착하면 증착한 두께에 따라 하부전극용 콘택(37) 크기를 감소시키는 효과를 얻을 수 있다. 도 5에서, 미설명된 도면부호 C는 계면 옥사이드(interfacial oxide)가 성장된 것을 보인 것이다.
도 6은 및 도 7은 원자층 성장 필름인 유전체막의 사이클 수와 필름 커버리지(coverage) 간의 관계를 보인 그래프로서, 도 6은 유전체막으로서 Al2O3막을 사용한 경우에 해당되고, 도 7은 유전체막으로서 ZrO2막을 사용한 경우에 해당된다. 도 6 및 도 7에 도시된 바와 같이, 대체적으로 유전체막은 사이클 수가 증가할수록 필름 커버리지에 비례하게 된다.
그런다음, 상기 유전체막(40) 위에 상변환 물질막(42) 및 상부전극용 도전막(46)을 차례로 형성한다. 이때, 상기 상변환 물질막의 재질로는 GeSbTe, Ge2Sb2Te5, GaSeTe, InSbTe 및 SnSb2Te4 중 어느 하나를 이용한다. 또한, 상기 상부전극의 재질로는 TiN, TaN, HfN 및 W 중 어느 하나를 이용한다.
그리고 나서, 도 4b에 도시된 바와 같이, 상기 상부전극용 도전막, 상변환 물질막 및 유전체막을 차례로 패터닝하여 유전체막 패턴(41), 상변환 물질막 패턴(43) 및 상부전극(47)을 형성한다. 이때, 상기 유전체막 패턴(41)은 하부전극(31)이 형성된 소자 위에 상변환 물질막을 증착하기 이전에 형성시킨 섬 형태의 패턴으로서, 증착 두께에 따라 하부전극용 콘택 크기를 감소시키는 효과를 얻을 수 있으며, 기존의 방법보다도 하부전극과의 접촉저항을 증가시켜 리셋전류를 감소시킨다.
이후, 상부전극 구조 전면에 제 3절연막(49)을 증착하고 나서, 상기 상부전극(47)의 일부위를 노출시키도록 제 3절연막을 선택 식각하여 제 2콘택(51)을 형성한다.
이어, 상기 제 2콘택(51)을 매립시켜 상부전극(47)의 일부위와 연결되는 제 2콘택 플러그(53)를 형성한다. 이때, 상기 제 2콘택 플러그(53)의 재질로는 TiN, TaN, HfN 및 W 중 어느 하나를 이용한다.
그런다음, 상기 제 2콘택 플러그(53)를 포함한 기판 전면에 제 2배선(55)을 형성하고 나서, 상기 제 2배선 구조를 덮는 제 4절연막(57)을 형성한다.
이후, 상기 제 2배선(55)의 일부위를 노출시키도록 제 4절연막을 선택 식각하여 제 3콘택(59)을 형성하고 나서, 상기 제 3콘택(59)을 매립시키는 제 3콘택 플러그(61)을 형성한다. 이어, 상기 제 3콘택 플러그(61) 위에 제 3배선(63)을 형성한다.
이상에서와 같이, 본 발명은 하부전극과 상변환 물질막 사이에 원자층 증착 공정으로 섬 형태의 유전체막을 형성하며, 여기서, 상기 유전체막은 증착 두께에 따라 콘택 크기를 감소시키는 효과를 확보할 수 있으므로 기존의 방법에 비해 콘택 크기 감소 및 콘택 저항을 증가시킬 수 있는 이점이 있다.
따라서, 본 발명은 상기 유전체막에 의해 상변환 물질막과 하부전극 사이의 콘택저항을 쉽게 조절할 수 있으므로, 리셋조절이 용이하여 고집적 상변환 기억 소자를 제작할 수 있다.
한편, 본 발명은 하부전극과 상변환 물질막 사이에 유전체막을 개재시킨 구조를 채택함으로써, 기존의 공정에 비해 공정이 단순화된다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1은 상변환소자에서 상변화 과정 시 시간에 따른 온도의 관계를 나타낸 그래프.
도 2는 종래의 제 1실시예에 따른 상변환 기억소자의 제조방법을 설명하기 위한 공정단면도.
도 3은 종래의 제 2실시예에 따른 상변환 기억소자의 제조방법을 설명하기 위한 공정단면도.
도 4a 내지 도 4b는 본 발명에 따른 상변환 기억소자의 제조방법을 설명하기 위한 공정단면도.
도 5는 원자층 성장 방식에 의해 유전체막이 성장하는 메카니즘(mechanism)을 설명하기 위한 TEM사진.
도 6은 및 도 7은 원자층 성장 필름인 유전체막의 사이클 수와 필름 커버리지(coverage) 간의 관계를 보인 그래프.
Claims (5)
- 하부전극이 구비된 반도체기판을 제공하는 단계와,상기 기판 상에 원자층 증착공정에 의해 섬 형태의 박막인 유전체막을 형성하는 단계와,상기 유전체막 위에 상변환 물질막 및 상부전극용 도전막을 차례로 형성하는 단계와,상기 상부전극용 도전막, 상변환 물질막 및 유전체막을 패터닝하여 유전체막 패턴, 상변환 물질막 패턴 및 상부전극을 차례로 형성하는 단계를 포함한 것을 특징으로 하는 상변환 기억 소자의 형성방법.
- 제 1항에 있어서, 상기 하부전극 및 상부전극의 재질로는 TiN, TaN, HfN 및 W 중 어느 하나를 이용하는 것을 특징으로 하는 상변환 기억 소자의 형성방법.
- 제 1항에 있어서, 상기 유전체막의 재질로는 Al2O3, ZrO2, TiO2 및 Ta2O5 중 어느 하나를 이용하는 것을 특징으로 하는 상변환 기억 소자의 형성방법.
- 제 1항에 있어서, 상기 유전체막은 필름 커버리지가 5∼80% 수준이 되도록 5∼30Å두께로 증착하는 것을 특징으로 하는 상변환 기억 소자의 형성방법.
- 제 1항에 있어서, 상기 상변환 물질막의 재질로는 Ge2Sb2Te5, GaSeTe, InSbTe 및 SnSb2Te4 중 어느 하나를 이용하는 것을 특징으로 하는 상변환 기억 소자의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040036608A KR20050111469A (ko) | 2004-05-22 | 2004-05-22 | 상변환기억 소자의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040036608A KR20050111469A (ko) | 2004-05-22 | 2004-05-22 | 상변환기억 소자의 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050111469A true KR20050111469A (ko) | 2005-11-25 |
Family
ID=37286682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040036608A KR20050111469A (ko) | 2004-05-22 | 2004-05-22 | 상변환기억 소자의 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050111469A (ko) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100679270B1 (ko) * | 2006-01-27 | 2007-02-06 | 삼성전자주식회사 | 상변화 메모리 소자 및 그 제조방법 |
| KR100746224B1 (ko) * | 2006-01-02 | 2007-08-03 | 삼성전자주식회사 | 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들 |
| KR100763908B1 (ko) * | 2006-01-05 | 2007-10-05 | 삼성전자주식회사 | 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법 |
| KR100796732B1 (ko) * | 2006-01-17 | 2008-01-21 | 삼성전자주식회사 | 상변화 구조물 형성 방법 |
| KR100809724B1 (ko) * | 2007-03-02 | 2008-03-06 | 삼성전자주식회사 | 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자 |
| US8158445B2 (en) | 2009-11-11 | 2012-04-17 | Samsung Electronics Co., Ltd. | Methods of forming pattern structures and methods of manufacturing semiconductor devices using the same |
| US8270205B2 (en) | 2007-05-25 | 2012-09-18 | Micron Technology, Inc. | Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods forming the same |
| US8334148B2 (en) | 2009-11-11 | 2012-12-18 | Samsung Electronics Co., Ltd. | Methods of forming pattern structures |
-
2004
- 2004-05-22 KR KR1020040036608A patent/KR20050111469A/ko not_active Application Discontinuation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100746224B1 (ko) * | 2006-01-02 | 2007-08-03 | 삼성전자주식회사 | 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들 |
| US8119478B2 (en) | 2006-01-02 | 2012-02-21 | Samsung Electronics Co., Ltd. | Multi-bit phase-change random access memory (PRAM) with diameter-controlled contacts and methods of fabricating and programming the same |
| KR100763908B1 (ko) * | 2006-01-05 | 2007-10-05 | 삼성전자주식회사 | 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법 |
| KR100796732B1 (ko) * | 2006-01-17 | 2008-01-21 | 삼성전자주식회사 | 상변화 구조물 형성 방법 |
| KR100679270B1 (ko) * | 2006-01-27 | 2007-02-06 | 삼성전자주식회사 | 상변화 메모리 소자 및 그 제조방법 |
| KR100809724B1 (ko) * | 2007-03-02 | 2008-03-06 | 삼성전자주식회사 | 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자 |
| US8270205B2 (en) | 2007-05-25 | 2012-09-18 | Micron Technology, Inc. | Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods forming the same |
| US8717799B2 (en) | 2007-05-25 | 2014-05-06 | Micron Technology, Inc. | Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods of forming the same |
| US8158445B2 (en) | 2009-11-11 | 2012-04-17 | Samsung Electronics Co., Ltd. | Methods of forming pattern structures and methods of manufacturing semiconductor devices using the same |
| US8334148B2 (en) | 2009-11-11 | 2012-12-18 | Samsung Electronics Co., Ltd. | Methods of forming pattern structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8008114B2 (en) | Phase change memory device and manufacturing method | |
| TWI422014B (zh) | 記憶體裝置及其製造方法 | |
| US7608503B2 (en) | Side wall active pin memory and manufacturing method | |
| US7414258B2 (en) | Spacer electrode small pin phase change memory RAM and manufacturing method | |
| TWI462160B (zh) | 用於相變化隨機存取記憶體之相同關鍵尺寸的孔洞 | |
| TWI515836B (zh) | 使用氣體群聚離子束形成記憶體單元之方法 | |
| US7514362B2 (en) | Integrated circuit including sub-lithographic structures | |
| US8513637B2 (en) | 4F2 self align fin bottom electrodes FET drive phase change memory | |
| KR100873878B1 (ko) | 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법 | |
| US20050215009A1 (en) | Methods of forming phase-change memory devices | |
| US20040166604A1 (en) | Phase changeable memory cells and methods of fabricating the same | |
| US7510929B2 (en) | Method for making memory cell device | |
| US10121965B1 (en) | Resistive random access memory device containing discrete memory material portions and method of making thereof | |
| US20070145346A1 (en) | Connection electrode for phase change material, associated phase change memory element, and associated production process | |
| KR102192895B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TW201042731A (en) | Buried silicide structure and method for making | |
| KR20050049810A (ko) | 상변화 기억 소자 및 그 형성 방법 | |
| JP2006229238A (ja) | 相変化メモリ素子及びその製造方法 | |
| US20210057489A1 (en) | Memory cell manufacturing method | |
| US7932509B2 (en) | Phase change memory element | |
| US20230098562A1 (en) | Phase change memory cell sidewall projection liner | |
| KR20050111469A (ko) | 상변환기억 소자의 형성방법 | |
| KR100548583B1 (ko) | 상변환기억 소자의 형성방법 | |
| CN110931637B (zh) | 一种选通管的制备方法 | |
| KR100869843B1 (ko) | 상변화 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |