CN110931637B - 一种选通管的制备方法 - Google Patents

一种选通管的制备方法 Download PDF

Info

Publication number
CN110931637B
CN110931637B CN201911046710.7A CN201911046710A CN110931637B CN 110931637 B CN110931637 B CN 110931637B CN 201911046710 A CN201911046710 A CN 201911046710A CN 110931637 B CN110931637 B CN 110931637B
Authority
CN
China
Prior art keywords
layer
gate tube
metal electrode
preparing
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911046710.7A
Other languages
English (en)
Other versions
CN110931637A (zh
Inventor
童浩
王伦
林琪
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201911046710.7A priority Critical patent/CN110931637B/zh
Publication of CN110931637A publication Critical patent/CN110931637A/zh
Application granted granted Critical
Publication of CN110931637B publication Critical patent/CN110931637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD

Abstract

本发明公开了一种选通管的制备方法，包括如下步骤：S1、提供一半导体衬底；S2、沉积一层第一金属电极层；S3、制备电热绝缘层；S4、刻蚀小孔；S5、向小孔中依次填充二维材料层和开关层插塞柱；S6、制备第二金属电极层。开关层插塞柱是在电流或电压激励下可以形成导电丝的材料；在选通管功能层和电极之间加一层类似于石墨烯的渗透性较差的二维材料，利用二维材料可以产生缺陷，而根据导电丝会沿着缺陷生长的性质，当缺陷的面积很小时，形成的导电丝很细，这样当施加给选通管的激励消失时，导电丝更容易消失，选通管更容易关闭，使选通管的性能得到了极大的改善，有效克服了现有技术的种种缺点而具有高度产业价值。

Description

一种选通管的制备方法
技术领域
本发明属于微纳米电子技术领域，具体涉及一种选通管的制备方法。
背景技术
两端非易失性存储器采用两端的选通管器件来抑制大规模阵列中广泛存在的漏电流问题。选通管器件为开关器件，工作原理为：在到达开启电压/电流之前，选通管处于关闭状态，电阻非常高，可以有效抑制漏电流；到达开启电压/电流后，选通管开启，降为极低的电阻，为相应的存储单元提供足够的操作电流。在大规模阵列中，选通管与存储器单元连接，操作存储器单元时，首先施加电压或电流打开与选中单元连接的选通管，然后对选中的存储器单元进行读写操作。其中，与未选中的存储器单元连接的选通管均处于关闭状态，电阻非常高，可以抑制漏电流，降低阵列功耗。两端选通管器件不仅可以有效解决漏电流问题，在阵列集成过程中可以与存储单元垂直堆叠，不需要占用额外的面积，提高集成密度；同时，两端存储器与选通管集成的结构具有三维方向上的堆叠能力，进一步提高存储密度。
目前，主流的选通管主要分为以下几类：双向阈值开关型选通管，金属-绝缘体转换选通管，混合离子电子导电选通管，势垒型选通管，导电桥阈值开关型选通管。
前四种选通管器件关态电阻比较低，无法很好的抑制漏电流。导电桥阈值开关器件具有极低的漏电流（高开关比），具有低功耗应用前景，然而，其驱动电流非常低，远不足以为商用的相变存储器及阻变存储器提供足够的擦写电流。
因此，需要提供一种具有高开关比的同时，可以为存储器单元提供足够的操作电流的导电桥阈值开关型选通管器件的制造方法。
发明内容
针对现有技术以上缺陷或改进需求中的至少一种，本发明提供了一种选通管的制备方法，在原有的导电桥阈值开关器件的基础上，在选通管功能层和电极之间加一层类似于石墨烯的渗透性较差的二维材料，利用二维材料可以产生缺陷，而根据导电丝会沿着缺陷生长的性质，当缺陷的面积很小时，形成的导电丝很细，这样当施加给选通管的激励消失时，导电丝更容易消失，选通管更容易关闭，则可以提高选通管的开关性能。所以，可以通过使用渗透性较差的二维材料，一是可以防止开关层材料向电极扩散，二是可以通过控制二维材料表面缺陷的大小，来控制选通管开启时开关层中形成的导电丝的粗细，即可以使选通管的开关性能更好。
为实现上述目的，按照本发明的一个方面，提供了一种选通管的制备方法，包括如下步骤：
S1、提供一半导体衬底；
S2、在所述半导体衬底上沉积一层第一金属电极层；
S3、在所述第一金属电极层制备电热绝缘层；
S4、对所述电热绝缘层进行刻蚀，使所述第一金属电极层部分暴露并形成小孔；
S5、向所述小孔中依次填充二维材料层和开关层插塞柱，所述二维材料层是防渗透并可调控表面缺陷的材料，所述开关层插塞柱是在电流或电压激励下可以形成导电丝的材料；
S6、在所述电热绝缘层和所述开关层插塞柱的顶部制备第二金属电极层。
或者，本发明的一种选通管的制备方法，包括如下步骤：
S1、提供一半导体衬底；
S2、在所述半导体衬底上沉积一层第一金属电极层；
S3、在所述第一金属电极层制备电热绝缘层；
S4、对所述电热绝缘层进行刻蚀，使所述第一金属电极层部分暴露并形成小孔；
S5、向所述小孔中依次填充开关层插塞柱和二维材料层，所述二维材料层是防渗透并可调控表面缺陷的材料，所述开关层插塞柱是在电流或电压激励下可以形成导电丝的材料；
S6、在所述电热绝缘层和所述二维材料层的顶部制备第二金属电极层。
优选地，在步骤S2中，通过磁控溅射制备所述第一金属电极层。
优选地，在步骤S4中，在所述电热绝缘层上利用微纳加工技术制备出所述小孔。
优选地，在步骤S5中，所述二维材料层的材料选自MoSx、WSx、BN、MoSex、MoTex、WSex、WTex、TiSe2、黑磷中的任意一种。
优选地，在步骤S5中，对于同一种二维材料，对其使用离子束轰击，通过控制包括离子束密度、轰击时间在内的因素，调节表面缺陷的大小。
优选地，在步骤S5中，所述开关层插塞柱的材料选自GeTex、GeSex、GeSx、GeSbTex、GeSbx、GeOx、SbTex、SbS、SbSe、BiSe、BiS、BiTe、AsTe、AsSe、SnTe、BiTe中的任意一种或任意组合；
或者，在步骤S5中，所述开关层插塞柱的材料选自GeTex、GeSex、GeSx、GeSbTex、GeSbx、GeOx、SbTex、SbS、SbSe、BiSe、BiS、BiTe、AsTe、AsSe、SnTe、BiTe中的任意一种或任意组合，且再掺杂S、N、O以及Si元素中的至少一种元素形成的混合物。
优选地，在步骤S6中，在所述电热绝缘层的表面上进行光刻，然后制备一层第二金属电极层，经过剥离，得到每个小孔的顶电极。
优选地，在步骤S1中，所述第一金属电极层为活性电极；
在步骤S6中，所述第二金属电极层为惰性电极。
优选地，在步骤S1中，所述第一金属电极层为惰性电极；
在步骤S6中，所述第二金属电极层为活性电极。
上述优选技术特征只要彼此之间未构成冲突就可以相互组合。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
1、本发明提出一种使用新型材料与结构的基于导电丝的选通管器件的制造方法，在原有的导电桥阈值开关器件的基础上，在选通管功能层和电极之间加一层类似于石墨烯的渗透性较差的二维材料，利用二维材料可以产生缺陷，而根据导电丝会沿着缺陷生长的性质，当缺陷的面积很小时，形成的导电丝很细，这样当施加给选通管的激励消失时，导电丝更容易消失，选通管更容易关闭，则可以提高选通管的开关性能。
2、本发明的具有新型材料和结构的选通管的制造方法，可以通过使用渗透性较差的二维材料，一是可以防止开关层材料向电极扩散，二是可以通过控制二维材料表面缺陷的大小，来控制选通管开启时开关层中形成的导电丝的粗细，即可以使选通管的开关性能更好。对于同一种二维材料，对其使用程度大小不同的离子束轰击可以产生大小不一样的缺陷，当离子束的密度较小、轰击时间较小时可以产生较小的缺陷，如图9所示，当离子束的密度较大、轰击时间较长时可以产生较大的缺陷，如图8所示。
3、本发明的具有新型材料和结构的选通管的制造方法，可以同时实现高开关比和高驱动电流，一方面抑制漏电流降低功耗，且有潜力应用于大规模阵列，另一方面可以为两端存储器件，包括相变存储器，阻变存储器，两端磁存储器，提供足够的操作电流。
附图说明
图1是本发明实施例的具有新型结构与材料的选通管的制备方法的总流程图；
图2是本发明实施例的具有新型结构与材料的选通管的制备方法的流程示意图之一；
图3是本发明实施例的具有新型结构与材料的选通管的制备方法的流程示意图之二；
图4是本发明实施例的具有新型结构与材料的选通管的制备方法的流程示意图之三；
图5是本发明实施例的具有新型结构与材料的选通管的制备方法的流程示意图之四；
图6是本发明实施例的具有新型结构与材料的选通管的制备方法所制得的二维材料位于第一金属电极层与功能层之间的选通管器件简化结构的剖面图；
图7是本发明实施例的具有新型结构与材料的选通管的制备方法所制得的二维材料位于第二金属电极层与功能层之间的选通管器件简化结构的剖面图；
图8是二维材料缺陷面积较大时形成较粗导电丝的示意图；
图9是二维材料缺陷面积较小时形成较细导电丝的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。下面结合具体实施方式对本发明进一步详细说明。
作为本发明的一种较佳实施方式，如图1、2-5、6所示，本发明提供一种选通管的制备方法，包括如下步骤：
S1、提供一半导体衬底100。
S2、在所述半导体衬底100上沉积一层第一金属电极层101。
在步骤S2中，通过磁控溅射制备所述第一金属电极层101。该第一金属电极层101制备在半导体衬底100上，该第一金属电极层101的厚度为100-500nm，该第一金属电极层101制备在半导体衬底100上，该第一金属电极层101的厚度为100-500nm，当第一金属电极层101材料为活性金属时，材料选择：AgSx、AgSex、AgTex、CuSx、CuSex、CuTex中任意一种或任意组合，或者AgSx、AgSex、AgTex、CuSx、CuSex、CuTex中任意一种或任意组合再掺杂金属得到，例如掺杂Cu、Ag、Fe其中一种或多种；当第一金属电极层101材料为惰性金属时，材料选择：Pt、Ti、W、Au、Ru、Al、TiW、TiN、TaN、IrO2、ITO、IZO中的任意一种。
S3、在所述第一金属电极层101制备电热绝缘层102。
S4、对所述电热绝缘层102进行刻蚀，使所述第一金属电极层101部分暴露并形成小孔。
步骤S3-4中，该电热绝缘层102制备于底电极上，该电热绝缘层102的材料是：氮化物，氧化物或其它电绝缘材料中的任意一种或两种以上的材料的混合物，该电热绝缘层102的厚度为100-200nm，该电热绝缘层102中间有一个或多个小孔，小孔的底部为第一金属电极层。
在步骤S4中，在所述电热绝缘层102上利用微纳加工技术制备出所述小孔。
S5、向所述小孔中依次填充二维材料层103和开关层插塞柱104，所述二维材料层103是防渗透并可调控表面缺陷的材料，所述开关层插塞柱104是在电流或电压激励下可以形成导电丝106的材料。
在步骤S5中，该二维材料层103位于所述电热绝缘层102所包裹的小孔中，该二维材料层103的形成于活性金属电极层与开关层插塞柱104之间，该二维材料层103是类似于石墨烯的防渗透并可调控表面缺陷的材料，该材料可以是MoSx、WSx、BN、MoSex、MoTex、WSex、WTex、TiSe2、黑磷等过渡金属硫系化合物中的任意一种；对于同一种二维材料，对其使用程度大小不同的离子束轰击可以产生大小不一样的缺陷，当离子束的密度较小、轰击时间较小时可以产生较小的缺陷，如图9所示，当离子束的密度较大、轰击时间较长时可以产生较大的缺陷，如图8所示。
在步骤S5中，该开关层插塞柱104位于所述电热绝缘层102所包裹的小孔中，该开关层插塞柱104的形成于二维材料层103与惰性金属电极层之间，该开关层插塞柱104的厚度为10-100nm，所述开关层插塞柱104是在电流或电压激励下可以形成导电丝106的材料，该材料可以为：GeTex、GeSex、GeSx、GeSbTex、GeSbx、GeOx、SbTex、SbS、SbSe、BiSe、BiS、BiTe、AsTe、AsSe、SnTe、BiTe等硫系化合物中的任意一种或任意组合，或者GeTex、GeSex、GeSx、GeSbTex、GeSbx、GeOx、SbTex、SbS、SbSe、BiSe、BiS、BiTe、AsTe、AsSe、SnTe、BiTe等硫系化合物中的任意一种或任意组合，且再掺杂S、N、O以及Si元素中的至少一种元素形成的混合物。
S6、在所述电热绝缘层102和所述开关层插塞柱104的顶部制备第二金属电极层105。
在步骤S6中，在所述电热绝缘层102的表面上进行光刻，然后制备一层第二金属电极层105，经过剥离，得到每个小孔的顶电极。该第二金属电极层105制备于电热绝缘层102上，该第二金属电极层105的底部形成于选通管选通层顶部，该第二金属电极层105的厚度为100-500nm；当第二金属电极层105材料为活性金属时，材料选择：AgSx、AgSex、AgTex、CuSx、CuSex、CuTex中任意一种或任意组合，或者AgSx、AgSex、AgTex、CuSx、CuSex、CuTex中任意一种或任意组合再掺杂金属得到，例如掺杂Cu、Ag、Fe其中一种或多种；当第二金属电极层105材料为惰性金属时，材料选择：Pt、Ti、W、Au、Ru、Al、TiW、TiN、TaN、IrO2、ITO、IZO中的任意一种。
作为另一种并列方案，与前述方案相变除了如下不同之外，其余相同。如图1、2-5、7所示，本发明的一种选通管的制备方法，包括如下步骤：
S1、提供一半导体衬底100；
S2、在所述半导体衬底100上沉积一层第一金属电极层101；
S3、在所述第一金属电极层101制备电热绝缘层102；
S4、对所述电热绝缘层102进行刻蚀，使所述第一金属电极层101部分暴露并形成小孔；
S5、向所述小孔中依次填充开关层插塞柱104和二维材料层103，所述二维材料层103是防渗透并可调控表面缺陷的材料，所述开关层插塞柱104是在电流或电压激励下可以形成导电丝106的材料；
S6、在所述电热绝缘层102和所述二维材料层103的顶部制备第二金属电极层105。
下面以具体实例进行说明，本发明的具有新型材料与结构的选通管的制备方法，包括如下步骤：
步骤1：在晶相为<100>、表面有一层二氧化硅的硅衬底上通过磁控溅射制备一层底电极，底电极厚度为100nm，底电极材料为铂；
步骤2：在底电极上制备一层电热绝缘层，电热绝缘层的厚度为100nm，材料为SiO2；
步骤3：在电热绝缘层上利用微纳加工技术制备出小孔，孔径为50nm，深度为100nm；
步骤4：向小孔中依次填入单层的MoS2和开关层材料，开关层的材料为HfO2，其厚度为40nm；
步骤5：在所述电热绝缘层的表面进行光刻，然后在所述电热绝缘层表面制备一层顶电极，经过剥离得到各个小孔相应的顶电极，顶电极材料为铂，厚度为100nm。
综上所述，本发明提出一种使用新型材料与结构的基于导电丝的选通管器件的制造方法，在原有的导电桥阈值开关器件的基础上，在选通管功能层和电极之间加一层类似于石墨烯的渗透性较差的二维材料，利用二维材料可以产生缺陷，而根据导电丝会沿着缺陷生长的性质，当缺陷的面积很小时，形成的导电丝很细，这样当施加给选通管的激励消失时，导电丝更容易消失，选通管更容易关闭，则可以提高选通管的开关性能。
本发明的具有新型材料和结构的选通管的制造方法，可以通过使用渗透性较差的二维材料，一是可以防止开关层材料向电极扩散，二是可以通过控制二维材料表面缺陷的大小，来控制选通管开启时开关层中形成的导电丝的粗细，即可以使选通管的开关性能更好。对于同一种二维材料，对其使用程度大小不同的离子束轰击可以产生大小不一样的缺陷，当离子束的密度较小、轰击时间较小时可以产生较小的缺陷，如图9所示，当离子束的密度较大、轰击时间较长时可以产生较大的缺陷，如图8所示。
本发明的具有新型材料和结构的选通管的制造方法，可以同时实现高开关比和高驱动电流，一方面抑制漏电流降低功耗，且有潜力应用于大规模阵列，另一方面可以为两端存储器件，包括相变存储器，阻变存储器，两端磁存储器，提供足够的操作电流。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种选通管的制备方法，其特征在于，包括如下步骤：
S1、提供一半导体衬底（100）；
S2、在所述半导体衬底（100）上沉积一层第一金属电极层（101）；
S3、在所述第一金属电极层（101）制备电热绝缘层（102）；
S4、对所述电热绝缘层（102）进行刻蚀，使所述第一金属电极层（101）部分暴露并形成小孔；
S5、向所述小孔中依次填充二维材料层（103）和开关层插塞柱（104），所述二维材料层（103）的侧边直接接触所述电热绝缘层（102）的内壁，所述开关层插塞柱（104）的侧边直接接触所述电热绝缘层（102）的内壁，所述二维材料层（103）是防渗透并具有可调控表面缺陷的材料，所述开关层插塞柱（104）是在电流或电压激励下可以形成导电丝（106）的材料，所述二维材料层（103）的材料选自MoSx、WSx、BN、MoSex、MoTex、WSex、WTex、TiSe2、黑磷中的任意一种；
S6、在所述电热绝缘层（102）和所述开关层插塞柱（104）的顶部制备第二金属电极层（105）；
在步骤S1中，所述第一金属电极层（101）为活性电极；
在步骤S6中，所述第二金属电极层（105）为惰性电极。
2.如权利要求1所述的选通管的制备方法，其特征在于：
在步骤S2中，通过磁控溅射制备所述第一金属电极层（101）。
3.如权利要求1所述的选通管的制备方法，其特征在于：
在步骤S4中，在所述电热绝缘层（102）上利用微纳加工技术制备出所述小孔。
4.如权利要求1所述的选通管的制备方法，其特征在于：
在步骤S5中，对于同一种二维材料，对其使用离子束轰击，通过控制包括离子束密度、轰击时间在内的因素，调节表面缺陷的大小。
5.如权利要求1所述的选通管的制备方法，其特征在于：
在步骤S5中，所述开关层插塞柱（104）的材料选自GeTex、GeSex、GeSx、GeSbTex、GeSbx、SbTex、SbS、SbSe、BiSe、BiS、BiTe、AsTe、AsSe、SnTe、BiTe中的任意一种或任意组合；
或者，在步骤S5中，所述开关层插塞柱（104）的材料选自GeTex、GeSex、GeSx、GeSbTex、GeSbx、SbTex、SbS、SbSe、BiSe、BiS、BiTe、AsTe、AsSe、SnTe、BiTe中的任意一种或任意组合，且再掺杂S、N、O以及Si元素中的至少一种元素形成的混合物。
6.如权利要求1所述的选通管的制备方法，其特征在于：
在步骤S6中，在所述电热绝缘层（102）的表面上进行光刻，然后制备一层第二金属电极层（105），经过剥离，得到每个小孔的顶电极。
7.一种选通管的制备方法，其特征在于，包括如下步骤：
S1、提供一半导体衬底（100）；
S2、在所述半导体衬底（100）上沉积一层第一金属电极层（101）；
S3、在所述第一金属电极层（101）制备电热绝缘层（102）；
S4、对所述电热绝缘层（102）进行刻蚀，使所述第一金属电极层（101）部分暴露并形成小孔；
S5、向所述小孔中依次填充开关层插塞柱（104）和二维材料层（103），所述二维材料层（103）的侧边直接接触所述电热绝缘层（102）的内壁，所述开关层插塞柱（104）的侧边直接接触所述电热绝缘层（102）的内壁，所述二维材料层（103）是防渗透并具有可调控表面缺陷的材料，所述开关层插塞柱（104）是在电流或电压激励下可以形成导电丝（106）的材料，所述二维材料层（103）的材料选自MoSx、WSx、BN、MoSex、MoTex、WSex、WTex、TiSe2、黑磷中的任意一种；
S6、在所述电热绝缘层（102）和所述二维材料层（103）的顶部制备第二金属电极层（105）；
在步骤S1中，所述第一金属电极层（101）为惰性电极；
在步骤S6中，所述第二金属电极层（105）为活性电极。
8.如权利要求7所述的选通管的制备方法，其特征在于：
在步骤S2中，通过磁控溅射制备所述第一金属电极层（101）。
9.如权利要求7所述的选通管的制备方法，其特征在于：
在步骤S4中，在所述电热绝缘层（102）上利用微纳加工技术制备出所述小孔。
10.如权利要求7所述的选通管的制备方法，其特征在于：
在步骤S5中，对于同一种二维材料，对其使用离子束轰击，通过控制包括离子束密度、轰击时间在内的因素，调节表面缺陷的大小。
11.如权利要求7所述的选通管的制备方法，其特征在于：
在步骤S5中，所述开关层插塞柱（104）的材料选自GeTex、GeSex、GeSx、GeSbTex、GeSbx、SbTex、SbS、SbSe、BiSe、BiS、BiTe、AsTe、AsSe、SnTe、BiTe中的任意一种或任意组合；
或者，在步骤S5中，所述开关层插塞柱（104）的材料选自GeTex、GeSex、GeSx、GeSbTex、GeSbx、SbTex、SbS、SbSe、BiSe、BiS、BiTe、AsTe、AsSe、SnTe、BiTe中的任意一种或任意组合，且再掺杂S、N、O以及Si元素中的至少一种元素形成的混合物。
12.如权利要求7所述的选通管的制备方法，其特征在于：
在步骤S6中，在所述电热绝缘层（102）的表面上进行光刻，然后制备一层第二金属电极层（105），经过剥离，得到每个小孔的顶电极。
CN201911046710.7A 2019-10-30 2019-10-30 一种选通管的制备方法 Active CN110931637B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911046710.7A CN110931637B (zh) 2019-10-30 2019-10-30 一种选通管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911046710.7A CN110931637B (zh) 2019-10-30 2019-10-30 一种选通管的制备方法

Publications (2)

Publication Number Publication Date
CN110931637A CN110931637A (zh) 2020-03-27
CN110931637B true CN110931637B (zh) 2022-04-29

Family

ID=69849887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911046710.7A Active CN110931637B (zh) 2019-10-30 2019-10-30 一种选通管的制备方法

Country Status (1)

Country Link
CN (1) CN110931637B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112034012B (zh) * 2020-05-19 2024-04-23 北京机械设备研究所 Mems气体传感器气敏单元及制备方法
CN112242488A (zh) * 2020-10-15 2021-01-19 华中科技大学 一种具有二维材料新型结构的选通管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205828438U (zh) * 2016-06-03 2016-12-21 云南师范大学 一种基于氧化铪缺陷调控层石墨烯铁电存储器
CN106711019A (zh) * 2015-11-17 2017-05-24 中国科学院上海微系统与信息技术研究所 利用可控缺陷石墨烯插入层制备金属-半导体合金的方法
CN107431070A (zh) * 2015-03-31 2017-12-01 索尼半导体解决方案公司 开关器件和存储装置
CN107732010A (zh) * 2017-09-29 2018-02-23 华中科技大学 一种选通管器件及其制备方法
CN109585651A (zh) * 2018-12-17 2019-04-05 湖北大学 一种柔性双层阈值选通管器件及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389375B2 (en) * 2010-02-11 2013-03-05 Sandisk 3D Llc Memory cell formed using a recess and methods for forming the same
US9000407B2 (en) * 2013-05-28 2015-04-07 Intermolecular, Inc. ReRAM materials stack for low-operating-power and high-density applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431070A (zh) * 2015-03-31 2017-12-01 索尼半导体解决方案公司 开关器件和存储装置
CN106711019A (zh) * 2015-11-17 2017-05-24 中国科学院上海微系统与信息技术研究所 利用可控缺陷石墨烯插入层制备金属-半导体合金的方法
CN205828438U (zh) * 2016-06-03 2016-12-21 云南师范大学 一种基于氧化铪缺陷调控层石墨烯铁电存储器
CN107732010A (zh) * 2017-09-29 2018-02-23 华中科技大学 一种选通管器件及其制备方法
CN109585651A (zh) * 2018-12-17 2019-04-05 湖北大学 一种柔性双层阈值选通管器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Resistive Switching Performance Improvement via Modulating Nanoscale Conductive Filament, Involving the Application of Two-Dimensional Layered Materials;Yu Li等;《small》;20170418;第13卷;全文 *

Also Published As

Publication number Publication date
CN110931637A (zh) 2020-03-27

Similar Documents

Publication Publication Date Title
US11659781B2 (en) Selector device and method of making the same
CN112652643B (zh) 存储器件
CN100562985C (zh) 制造存储单元的自对准空洞及底电极的方法
US9818939B2 (en) Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
US8665631B2 (en) Resistive random memory cell and memory
US7675052B2 (en) Nonvolatile memory device and fabrication method thereof
CN101419940B (zh) 制造存储单元组合的方法与存储单元组合
KR20180013035A (ko) 가변 저항 메모리 소자 및 그 제조 방법
CN106992196A (zh) 可变电阻存储器件
US9312479B2 (en) Variable resistance memory device
TW201042731A (en) Buried silicide structure and method for making
TW201005936A (en) Fully self-aligned pore-type memory cell having diode access device
CN105428526B (zh) 一种三维存储器及其制备方法
JP2006135338A (ja) 不揮発性メモリ素子、不揮発性メモリ素子アレイ、及び不揮発性メモリ素子アレイの動作方法
WO2014003396A1 (ko) 수직형 저항 변화 메모리 소자 및 그 제조방법
US11094745B2 (en) Variable resistance memory device and method of fabricating the same
US20090302301A1 (en) Resistance ram device having a carbon nano-tube and method for manufacturing the same
CN110931637B (zh) 一种选通管的制备方法
CN111029362B (zh) 一种高密度的相变存储器三维集成电路结构的制备方法
US20160072059A1 (en) Phase-change memory device having phase-change region divided into multi layers and operating method thereof
US9627442B2 (en) Horizontally oriented and vertically stacked memory cells
US20190273205A1 (en) ReRAM DEVICE RESISTIVITY CONTROL BY OXIDIZED ELECTRODE
CN110993787B (zh) 一种选通管
CN110931636B (zh) 一种具有新型结构与材料的VOx选通管的制备方法
CN110911558B (zh) 一种具有新型结构与材料的VOx选通管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant