CN107431070A - 开关器件和存储装置 - Google Patents

开关器件和存储装置 Download PDF

Info

Publication number
CN107431070A
CN107431070A CN201680017534.2A CN201680017534A CN107431070A CN 107431070 A CN107431070 A CN 107431070A CN 201680017534 A CN201680017534 A CN 201680017534A CN 107431070 A CN107431070 A CN 107431070A
Authority
CN
China
Prior art keywords
layer
electrode
switching
switching device
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680017534.2A
Other languages
English (en)
Other versions
CN107431070B (zh
Inventor
清宏彰
大场和博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN107431070A publication Critical patent/CN107431070A/zh
Application granted granted Critical
Publication of CN107431070B publication Critical patent/CN107431070B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

根据本技术的一个实施例的开关器件包括：第一电极、面对第一电极的第二电极以及在第一电极和第二电极之间布置的开关层。开关层被配置成包含硫族元素。开关器件还包括与开关层的表面的至少一部分接触并且抑制氧向开关层中扩散的扩散抑制层。

Description

开关器件和存储装置
技术领域
本公开涉及一种在电极之间包括硫族化合物层的开关器件，并且涉及包括所述开关器件的存储装置。
背景技术
近年来，对于以电阻变化存储器(诸如电阻随机存取存储器(ReRAM)和相变随机存取存储器(PRAM)(注册商标))为代表的数据存储非易失性存储器，要求增加容量。但是，在使用存取晶体管的现有电阻变化存储器中，每单位单元的占地面积大。因此，与例如NAND闪存相比，即使在相同的设计规则下进行小型化，容量的增加也不容易。相反，在使用其中存储器器件部署在交叉布线的交叉点(交叉点)处的所谓交叉点阵列结构的情况下，每单位单元的占地面积减少，这使得有可能实现容量的增加。
除了交叉点存储器单元中的存储器器件，还提供用于单元选择的选择设备(开关器件)。开关器件的示例包括使用例如PN二极管、雪崩二极管或金属氧化物构造的开关器件(例如，参见NPTL 1和2)，以及通过Mott过渡在预定阈值电压下开关以便大大增大电流的开关器件(例如，参见NPTL 3和4)。
开关器件的示例包括使用硫族化合物材料的开关器件(双向阈值开关(OTS)器件)。OTS器件在例如PTL 1和2中公开。OTS器件具有其中在开关阈值电压或更高电压下电流急剧增大的特性，这使得有可能在选择(ON)状态下提供相对大的电流密度。此外，由硫族化合物材料制成的层(OTS层)具有非晶微结构。这允许在例如物理气相沉积(PVD)方法或化学气相沉积(CVD)方法的室温条件下形成OTS层。因而，OTS器件具有与存储器器件的制造过程的高处理亲和性的优点。
引用列表
专利文献
PTL 1：日本未经审查的专利申请公开No.2006-86526
PTL 2：日本未经审查的专利申请公开No.2010-157316
非专利文献
NPTL 1：Jiun-Jia Huang等人，2011IEEE IEDM11-733至736
NPTL 2：Wootae Lee等人，2012IEEE VLSI Technology symposium，37至38页
NPTL 3：Myungwoo Son等人，IEEE ELECTRON DEVICE LETTERS，32卷，11号，2011年11月
NPTL 4：Seonghyun Kim等人，2012VLSI，155至156页
发明内容
在交叉点存储器单元阵列中，增加交叉点的数量使得有可能实现容量的增大。但是，在每个OTS器件中阈值电压变化大的情况下，在具有存储器器件和开关器件的组合的存储器单元中发生电阻变化的电压大大变化，并且存储器单元的高电阻状态与低电阻状态之间读取电压的可设置范围(读取余量)变小。因此，存在交叉点的数量不容易增加的问题。
因此，期望提供一种使得有可能抑制每个OTS器件中操作阈值电压的变化的开关器件，以及包括所述开关器件的存储装置。
根据本公开的第一实施例的开关器件包括：第一电极；面对第一电极的第二电极；以及设置在第一电极与第二电极之间的开关层。开关层包含选自碲(Te)、硒(Se)和硫(S)中的一种或多种硫族元素。开关器件还包括与开关层的表面的至少一部分接触并且抑制氧向开关层中扩散的扩散抑制层。
根据本公开的第一实施例的存储装置包括多个存储器单元。每个存储器单元包括存储器器件和直接耦接到存储器器件的开关器件。包括在每个存储器单元中的开关器件具有与根据第一实施例的上述开关器件的构造相同的构造。
在根据本公开的第一实施例的开关器件和根据本公开的第一实施例的存储装置中，开关层的表面的至少所述部分被扩散抑制层覆盖，所述扩散抑制层抑制氧扩散到开关层中。这使得有可能在开关器件的制造过程中或开关器件的使用中减少进入开关层的氧量。在这里，在开关层中包含的氧量大于预定量的情况下，开关器件的操作阈值电压的变化变大。相反，在开关层中包含的氧量等于或小于预定量的情况下，开关器件的操作阈值电压的变化变小。因此，开关层的表面的至少所述部分被扩散抑制层覆盖，所述扩散抑制层抑制氧扩散到开关层中，这能够使得开关层中包含的氧的量小于预定量。这可以抑制开关器件的操作阈值电压的变化。
根据本公开的第二实施例的开关器件包括：第一电极；面对第一电极的第二电极；以及设置在第一电极与第二电极之间的开关层。开关层包含选自碲(Te)、硒(Se)和硫(S)中的一种或多种硫族元素，并且氧含量为5at％或更小。
根据本公开的第二实施例的存储装置包括多个存储器单元。每个存储器单元包括存储器器件和直接耦接到存储器器件的开关器件。包括在每个存储器单元中的开关器件具有与根据第二实施例的上述开关器件的构造相同的构造。
在根据本公开的第二实施例的开关器件和根据本公开的第二实施例的存储装置中，开关层的氧含量为5at％或更小。在这里，在开关层中包含的氧量大于5at％的情况下，开关器件的操作阈值电压的变化变大。相反，在开关层中包含的氧量为5at％或更小的情况下，开关器件的操作阈值电压的变化变小。因此，在根据本公开的第二实施例的开关器件中，开关器件的操作阈值电压的变化可以变小。
根据本公开的第一实施例的开关器件、根据本公开的第一实施例的存储装置、根据本公开的第二实施例的开关器件以及根据本发明第二实施例的存储装置中的每一个都使得有可能使开关器件的操作阈值电压的变化小。
附图说明
图1是图示根据本公开的一个实施例的存储器单元阵列的示意性构造的图。
图2A是图示图1的存储器单元的构造的示例的图。
图2B是图示图1的存储器单元的构造的示例的图。
图3是图示图1的开关器件的一部分及其外围的横截面构造的示例的图。
图4A是图示图2A的开关器件的一部分及其外围的横截面构造的示例的图。
图4B是图示沿图4A中的线A-A的横截面构造的示例的图。
图5A是图示图2B的开关器件的一部分及其外围的横截面构造的示例的图。
图5B是图示沿图5A中的线A-A的横截面构造的示例的图。
图6是图示图1的开关器件的横截面构造的修改的图。
图7A是图示图1的存储器单元阵列的一部分的横截面构造的修改的图。
图7B是图示图1的存储器单元阵列的该部分的横截面构造的修改的图。
图7C是图示图1的存储器单元阵列的该部分的横截面构造的修改的图。
图8是图示图1的开关器件的IV特性的示例的图。
图9是图示图1的存储器器件的IV特性的示例的图。
图10是图示图1的存储器单元的IV特性的示例的图。
图11是图示图1的存储器单元的IV特性的示例的图。
图12是以交叠的方式图示图1的相应存储器单元的IV特性的示例的图。
图13是图示五个样品01至05的制造条件的图。
图14是图示五个样品01至05的相应氧含量的测量值的图。
图15是以交叠的方式图示在每个样品01至05中形成的所有120个开关器件的IV特性的图。
图16是图示每个样品01至05中开关器件的阈值电压变化的图。
图17是样品05中开关器件的TEM照片。
图18是图示当开关器件的外围用SiO2膜或SiN膜覆盖时开关器件的阈值电压变化的图。
图19是在开关器件周围没有氧化膜的开关器件的TEM照片。
图20是在开关器件周围有氧化膜的开关器件的TEM照片。
图21是图示在开关器件周围有氧化膜的样品中以及在开关器件周围没有氧化膜的样品中开关器件的阈值电压变化的图。
图22是图示图1的存储器单元阵列的透视构造的修改的图。
图23是图示图1的存储器单元阵列的一部分的横截面构造的修改的图。
具体实施方式
下面参考附图详细描述本公开的一些实施例。要指出的是，描述按以下次序给出。
1.实施例
其中在开关器件周围设置扩散抑制层以减少开关层的氧含量的示例
2.修改
修改A：沿位线或字线设置开关器件的示例
修改B：省略扩散抑制层的示例
修改C：位线或字线在层叠方向上延伸的示例
<1.实施例>
图1是图示根据本公开的一个实施例的存储器单元阵列1的透视构造的图。存储器单元阵列1与本公开的“存储装置”的具体示例对应。存储器单元阵列1具有所谓的交叉点阵列结构，并且包括存储器单元10。例如，如图1中所示，每个存储器单元10被设置在每条字线WL和每条位线BL彼此面对的位置(交叉点)处。换句话说，存储器单元阵列1包括多条字线WL、多条位线BL以及逐个部署在相应交叉点处的多个存储器单元10。如上所述，本实施例的存储器单元阵列1具有三维结构，其中多个存储器单元10部署在平面中(二维地，在XY平面方向上)并且进一步在Z轴方向上堆叠。这使得有可能提供具有更高密度和大容量的存储装置。此外，本实施例的存储器单元阵列1能够具有垂直交叉点结构，其中字线WL和位线BL之一被设置为平行于Z轴方向，并且其它剩余的线被设置为平行于XY平面。
字线WL在彼此共同的方向上延伸。位线BL在与字线WL的延伸方向不同并且彼此共同的方向(例如，与字线WL的延伸方向正交的方向)上延伸。多条字线WL部署在一个或多个层中，并且例如，如图1中所示，多条字线WL分开部署在多个层级(level)中。多条位线BL部署在一个或多个层中，并且例如，如图1所示，多条位线BL分开部署在多个层级中。
在多条字线WL分开部署在多个层级中的情况下，多条位线BL部署在其中部署有多条字线WL的第一层与其中部署有多条字线WL的第二层之间的层中。第二层与第一层相邻。在多条位线BL分开部署在多个层级中的情况下，多条字线WL部署在其中部署有多条位线BL的第三层与其中部署有多条位线BL的第四层之间的层中。第四层与第三层相邻。在多条字线WL分开部署在多个层级中并且多条位线BL分开部署在多个层级中的情况下，多条字线WL和多条位线BL交替部署在存储器单元阵列1的堆叠方向上。
存储器单元阵列1包括二维或三维地布置在基板上的多个存储器单元10。基板包括例如电气耦接到每条字线WL和每条位线BL的布线组、将布线组耦接到外部电路的电路，等等。每个存储器单元10包括存储器器件30和直接耦接到存储器器件30的开关器件20。开关器件20与本公开的“开关器件”的具体示例对应。存储器器件30与本公开的“存储器器件”的具体示例对应。
例如，存储器器件30部署成靠近字线WL，并且开关器件20部署成靠近位线BL。要指出的是，存储器器件30可以部署成靠近位线BL，并且开关器件20可以部署成靠近字线WL。此外，在某一层中存储器器件30靠近字线WL部署并且开关器件20靠近位线BL部署的情况下，在与该某一层相邻的层中，存储器器件30可以部署成靠近位线BL并且开关器件20可以部署成靠近字线WL。此外，在每一层中，存储器器件30可以部署在开关器件20上，或者相反，开关器件20可以部署在存储器器件30上。
[存储器器件30]
图2A和图2B各自图示了存储器单元阵列1中的存储器单元10的横截面构造的示例。存储器器件30包括中间电极23、第二电极32和存储器层31。第二电极32面对中间电极23。存储器层31被设置在中间电极23与第二电极32之间。存储器层31具有例如其中电阻变化层和离子源层从中间电极23侧堆叠的堆叠结构，或者具有电阻变化层的单层结构。
离子源层包含响应于电场施加而在电阻变化层中形成传导路径的可移动元素。可移动元素的示例包括过渡金属元素、铝(Al)、铜(Cu)和硫族元素。硫族元素的示例包括碲(Te)、硒(Se)和硫(S)。过渡金属元素的示例包括周期表中第4至6族的元素，诸如钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钼(Mo)和钨(W)。离子源层包含一种或两种或更多种上述可移动元素。此外，离子源层可以包含氧(O)、氮(N)、除上述可移动元素以外的元素(诸如锰(Mn)、钴(Co)、铁(Fe)、镍(Ni)和铂(Pt))、硅(Si)以及其它元素。
电阻变化层由例如金属元素或非金属元素的氧化物、或者金属元素或非金属元素的氮化物制成。在中间电极23与第二电极32之间施加预定电压的情况下，电阻变化层的电阻值变化。例如，当在中间电极23与第二电极32之间施加电压时，包含在离子源层中的过渡金属元素移动到电阻变化层中，以形成传导路径，这降低了电阻变化层的电阻。此外，在电阻变化层中出现结构缺陷(诸如氧缺陷和氮缺陷)，以形成传导路径，这降低了电阻变化层的电阻。另外，当在与电阻变化层的电阻降低时所施加的电压方向相反的方向上施加电压时，传导路径断开或导电性变化，以增加电阻变化层的电阻。
要指出的是，包含在电阻变化层中的金属元素和非金属元素不一定都处于氧化状态，并且可以被部分氧化。此外，电阻变化层的初始电阻值实现例如大约数MΩ至大约数百GΩ的器件电阻就足够了，并且电阻变化层的膜厚度可以优选地是例如大约1nm至大约10nm，但是其最佳值依赖于器件的尺寸和离子源层的电阻值而变化。
此外，在本实施例的存储器单元阵列1中，存储器器件30不限于上述构造。存储器器件30可以具有任何存储器形式，诸如使用熔丝和反熔丝并且仅可写入一次的一次可编程(OTP)存储器、单极相变存储器PCRAM以及使用磁阻器件的磁存储器。
中间电极23还可以充当开关器件20的电极，或者可以与开关器件20的电极分开设置。第二电极32还可以充当字线WL或位线BL，或者可以与字线WL和位线BL分开设置。在第二电极32与字线WL和位线BL分开设置的情况下，第二电极32电耦接到字线WL或位线BL。第二电极32由用于半导体工艺的布线材料制成。第二电极32包括例如钨(W)、氮化钨(WN)、氮化钛(TiN)、碳(C)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)、氮化钽(TaN)、钛钨(TiW)、硅化物等。
中间电极23优选地由防止开关层22和离子源层中包含的硫族元素响应于电场的施加而扩散的材料制成。这是因为，例如，离子源层包含过渡金属元素作为允许存储器操作和保持写入状态的元素，并且当这种过渡金属元素响应于电场的施加而扩散到开关层22中时，开关特性有可能劣化。因而，中间电极23优选地包含具有防止过渡金属元素的扩散和离子传导的阻隔性的阻挡材料。阻挡材料的示例包括钨(W)、氮化钨(WN)、氮化钛(TiN)、碳(C)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)、氮化钽(TaN)，钛钨(TiW)和硅化物。
[开关器件20]
开关器件20包括第一电极21、中间电极23和开关层22。中间电极23面对第一电极21。开关层22设置在第一电极21与中间电极23之间。第一电极21和中间电极23分别与本公开的“第一电极”和“第二电极”的具体示例对应。第一电极21还可以充当位线BL，或者可以与位线BL分开设置。在第一电极21与位线BL分开设置的情况下，第一电极21电耦接到位线BL。要指出的是，在开关器件20被设置为靠近字线WL的情况下，第一电极21还可以充当字线WL，或者可以与字线WL分开设置。在第一电极21与字线WL分开设置的情况下，第一电极21电耦接到字线WL。
中间电极23还可以充当存储器器件30的电极，或者可以与存储器器件30的电极分开设置。在中间电极23与存储器器件30的电极分开设置的情况下，中间电极23电耦接到存储器器件30的电极。第一电极21由用于半导体工艺的布线材料制成。第一电极21包括例如钨(W)、氮化钨(WN)、氮化钛(TiN)、碳(C)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)、氮化钽(TaN)、钛钨(TiW)、硅化物等。在第一电极21由响应于电场而可能发生离子传导的材料(诸如Cu)制成的情况下，包括例如Cu的第一电极21的表面可以涂覆有其中离子传导和散热难以发生的阻挡材料。其中离子传导和散热难以发生的阻挡材料的示例包括钨(W)、氮化钨(WN)、氮化钛(TiN)和氮化钽(TaN)。
开关层22包含元素周期表中第16族的元素，具体而言，是选自碲(Te)、硒(Se)和硫(S)的一种或多种硫族元素。在具有OTS现象的开关器件20中，即使在接收到针对开关的电压偏压的施加时，开关层22也优选地稳定地维持非晶结构。由于非晶结构变得更稳定，有可能稳定地产生OTS现象。除了上述硫族元素，开关层22还优选地包含选自硼(B)、铝(Al)、镓(Ga)、碳(C)、硅(Si)、锗(Ge)、氮(N)、磷(P)、砷(As)、锑(Ab)和铋(Bi)的一种或多种元素。除了上述硫族元素，开关层22更优选地还包含选自硼(B)、碳(C)、硅(Si)和氮(N)的一种或多种元素。开关层22优选地包含BTe、CTe、BCTe、CSiTe、BSiTe、BCSiTe、BTeN、CTeN、BCTeN、CSiTeN、BSiTeN和BCSiTeN中的任何一种成分。
当具有相对小原子半径的元素被添加到具有相对大原子半径的元素时，构成元素的原子半径之间的差异变大，并且晶体结构不容易相应地形成，使得更容易稳定非晶结构。因而，在具有相对小原子半径的元素(诸如硼(B))被添加到包含具有相对大原子半径的硫族元素(诸如Te)的层中的情况下，就像对于开关层22那样，在层中包含具有不同原子半径的多种元素，这稳定了非晶结构。
硼(B)在半金属当中具有低电导率，甚至尤其是被单独使用时。因此，在开关层22中包含硼(B)，这增大了开关层22的电阻值。此外，与硫族元素相比，硼(B)具有小原子半径。因此，在开关层22中包含硼(B)，这稳定了开关层22的非晶结构，并且稳定地产生OTS现象。
碳(C)使得有可能增大除包括在石墨等中观察到的sp2轨道的结构之外的结构中开关层22的电阻。此外，与硫族元素相比，碳(C)具有小离子半径，这稳定了开关层22的非晶结构，并稳定地产生OTS现象。
氮(N)与硼(B)、碳(C)和硅(Si)之一键合。因此，在开关层22中，开关层22中的氮(N)与硼(B)、碳(C)和硅(Si)之一增大了开关层22的电阻值。例如，作为氮(N)和硼(B)的键合的a-BN带隙即使在非晶状态下也是5.05。如上所述，在开关层22中包含氮(N)的情况下，开关层22的电阻值大于在开关层22中不包含氮(N)的情况下的电阻值，由此减少了泄漏电流。此外，将氮(N)与硼(B)、碳(C)和硅(Si)之一的键合物分散到开关层22中稳定了非晶结构。
通过将施加电压增大到预定阈值电压(开关阈值电压)或更高，开关层22被改变为低电阻状态，并且通过将施加电压降低到低于上述阈值电压(开关阈值电压)的电压，开关层22被改变为高电阻状态。换句话说，不管来自未图示的电源电路(脉冲施加器)的电压脉冲或电流脉冲通过第一电极21和中间电极23的施加如何，开关层22的非晶结构都被稳定地保持。而且，即使在施加电压被移除之后，开关层22也不执行存储器操作，诸如响应于电压施加而由离子运动形成的传导路径的保持。
图3图示了存储器单元阵列1中的开关器件20及其外围的横截面构造的示例。存储器单元10包括扩散抑制层14，在开关器件20和存储器器件30的侧表面当中，其与如图3所示的开关层22的至少一个侧表面接触。扩散抑制层14设置在与开关层22和第一电极21之间的区域以及开关层22和中间电极23之间的区域不同的位置处。扩散抑制层14包括抑制氧扩散到开关层22中的材料。扩散抑制层14包括绝缘氮化物、绝缘碳化物或绝缘硼化物。扩散抑制层14包括选自例如氮化硅(SiN)、氮化钽(TaN)、碳化硅(SiC)、碳氮化硅(SiCN)、氮化铝(AlN)、氮化硼(BN)和碳氮化硼(BCN)的一种的单一层或者两种或更多种的堆叠层。扩散抑制层14、23和24覆盖开关层22，并且抑制氧扩散到开关层22中。
图4A和图4B各自图示了图2A的开关器件20的一部分及其外围的横截面构造的示例。图5A和图5B各自图示了图2B的开关器件20的一部分及其外围的横截面构造的示例。图4A和图5A各自图示了从位线BL或字线WL在深度方向上延伸的方向观察时存储器单元阵列1的横截面的示例。图4B图示了沿图4A中的线A-A的横截面的示例。图5B图示了沿图5A中的线A-A的横截面的示例。在图4A、图4B、图5A和图5B中，假设第一电极21还充当位线BL或字线WL，并且第一电极21具有小宽度，以便仅与开关层22的顶表面或底表面的一部分接触。在这种情况下，开关层22的顶表面或底表面的任何部分与不同于第一电极21的构件(诸如层间绝缘膜13)接触。在这个时候，氧有可能通过开关层22的顶表面或底表面中与不同于第一电极21的构件接触的部分扩散到开关层22中。因此，在第一电极21的表面中与开关层22接触的面积小于开关层22的表面中与第一电极21接触的面积的情况下，每个存储器单元10优选地包括扩散抑制层15。扩散抑制层15被设置成覆盖与第一电极21接触的开关层22的表面当中不与第一电极21接触的部分。扩散抑制层15与开关层22的表面中不与第一电极21接触的部分接触，并且由抑制氧扩散到开关层22中的材料制成。扩散抑制层15包括绝缘氮化物或绝缘碳化物(carbide)。扩散抑制层14包括选自例如氮化硅(SiN)、氮化钽(TaN)、碳化硅(SiC)、碳氮化硅(SiCN)、氮化铝(AlN)、氮化硼(BN)和碳氮化硼(BCN)的一种的单一层或者两种或更多种的堆叠层。
在图4A和图5A中，层间绝缘膜13可以由与扩散抑制层15的材料共同的材料制成。而且，在中间电极23的表面中与开关层22接触的面积小于开关层22的表面中与中间电极23接触的面积的情况下，每个存储器单元10优选地包括扩散抑制层15。扩散抑制层15被设置成覆盖与中间电极23接触的开关层22的表面中不与中间电极23接触的部分。在这里，扩散抑制层15与开关层22的表面中不与中间电极23接触的部分接触。
第一电极21和中间电极23中的每一个优选地由抑制氧扩散到开关层22中的金属材料制成。具体而言，第一电极21和中间电极23中的每一个优选地包括选自钛(Ti)、氮化钛(TiN)、钽(Ta)、锆(Zr)、氮化锆(ZrN)、铪(Hf)、氮化铪(HfN)、氧化钽(TaN)、钨(W)、氮化钨(WN)、铂(Pt)、金(Au)、钌(Ru)和铱(Ir)的一种的单层膜或者两种或更多种的合金层膜或堆叠层膜。
图6图示了开关器件20的横截面构造的修改。开关器件20还包括夹着开关层22的扩散抑制层24和25。扩散抑制层24设置在第一电极21与开关层22之间，并且与开关层22的表面接触。扩散抑制层25设置在中间电极23与开关层22之间，并且与开关层22的表面接触。扩散抑制层24和25中的每一个由抑制氧扩散到开关层22中的材料制成。扩散抑制层24和25中的每一个包括选自例如钛(Ti)、氮化钛(TiN)、钽(Ta)、锆(Zr)、氮化锆(ZrN)、铪(Hf)、氮化铪(HfN)、氮化钽(TaN)、钨(W)、氮化钨(WN)、铂(Pt)、金(Au)、钌(Ru)和铱(Ir)的一种的单层膜或者两种或更多种的合金层膜或堆叠层膜。在扩散抑制层24和25的材料构造彼此不同的情况下，扩散抑制层24和25的厚度可以彼此不同。在第一电极21和中间电极23由与扩散抑制层24和25的材料不同的材料制成的情况下，与第一电极21和中间电极23的材料相比，扩散抑制层24和25优选地由具有抑制氧扩散到开关层中的高效果的材料制成。第一电极21和中间电极23可以由与扩散抑制层24和25的材料共同的材料制成。在这种情况下，扩散抑制层24构成第一电极21的一部分，并且扩散抑制层25构成中间电极23的一部分。
在第一电极21和中间电极23由与扩散抑制层24和25的材料不同的电极材料制成的情况下，就氧扩散抑制效果和工艺而言，期望扩散抑制层24和25中的每一个的膜厚度在0.1nm至500nm的范围内。在扩散抑制层24和25中的每一个由电阻相对高的材料(诸如氮化铪(HfN)、氮化锆(ZrN)和氮化钽(TaN))制成的情况下，扩散抑制层24和25中的每一个的膜厚度优选地被调整为使得扩散抑制层24和25变薄，例如在大约0.1nm至大约10nm的范围内。
扩散抑制层24和25各自可以是绝缘膜，诸如氮化硅(SiN)的膜。在这种情况下，优选地，扩散抑制层24和25各自都足够薄，以便不影响开关器件20的开关特性。扩散抑制层24和25优选地是各自具有例如0.1nm至5nm膜厚度的氮化硅(SiN)膜。
图7A、图7B和图7C各自图示了存储器单元阵列1的一部分的横截面构造的修改，并且图示了组合上述构造的示例。图7A图示了包括具有图4A的构造的开关器件20的存储器单元10及其外围的横截面构造的示例。图7B图示了当扩散抑制层14覆盖至存储器器件30的侧壁时存储器单元10及其外围的横截面构造的示例。图7C图示了当从图7B的存储器单元阵列1移除扩散抑制层15时存储器单元10及其外围的横截面构造的示例。就像对于那些示例，扩散抑制层14部署在开关层22和层间绝缘膜13之间，这抑制氧从层间绝缘膜13扩散到开关层22中。特别地，在层间绝缘膜13包括氧化物(诸如SiOx)的情况下，将扩散抑制层14部署在开关层22和层间绝缘膜13之间抑制氧从层间绝缘膜13扩散到开关层22中。要指出的是，就抑制氧扩散到开关层22中而言，优选地，开关层22仅与不是氧化物的层接触，如图7A和图7B所示。
[存储器单元10的IV特性]
接下来，描述存储器单元10的IV特性。图8至图11各自图示了施加电压与在存储器单元10的写入(例如，正向偏压)和擦除(例如，反向偏压)时流经电极的电流值之间的关系。实线指示当电压被施加时的IV特性，而虚线指示当施加电压在减小的方向被扫描时的IV特性。
图8图示了开关器件20的IV特性。当向开关器件20施加正向偏压(在这种情况下为写入电压)时，随着施加电压的增大，开关器件20中的电流增大。当电流超过预定阈值电压(开关阈值电压)时，通过OTS操作，电流急剧增大或电阻减小，由此将开关器件20置于ON状态。其后，当施加电压减小时，流经开关器件20的电极的电流的值逐渐减小。例如，依赖于开关器件20的材料及形成条件，在基本等同于增加的阈值电压的阈值电压下，电阻急剧增大，并且开关器件20被相应地置于OFF状态。要指出的是，图8中的“H1”表示开关器件20的选择比。
图9图示了存储器器件30的IV特性。如从图9中可以认识到的，随着施加电压的增大，存储器器件30中的电流值增大。通过在存储器层31的电阻变化层中形成传导路径，在预定的阈值电压下执行写入操作，从而将存储器层31改变为低电阻状态并增大电流。换句话说，响应于写入电压的施加，存储器器件30变为低电阻状态，并且即使在电压施加停止之后也维持低电阻状态。
图10图示了存储器单元10的IV特性。存储器单元10的电流值在写入电压施加开始和施加停止时的开关行为变成图10中的IV曲线C1，这是开关器件20的IV曲线A1与存储器器件30的IV曲线B1的组合。在这种存储器单元10中，例如，在V/2偏压系统中，将存储器单元10的读取电压(Vread)设置为IV曲线C1上电阻急剧变化的两个点处的电压之间的电压(图10中箭头A的范围)，并且将Vread/2设置为读取电压Vread的一半的电压。这使得由Vread偏压与Vread/2偏压的电流比定义的选择比(ON/OFF比)较大。此外，由于如上所述，存储器单元10的IV曲线C1是开关器件20的IV曲线A1和存储器器件30的IV曲线B1的组合，因此选择比(ON/OFF比)随着开关器件20的阈值之前与之后的电阻变化(或电流变化)更大而变得更大。此外，随着选择比更大，读取余量(read margin)变得更大，从而使得有可能增大交叉点阵列尺寸而不会错误地读取，以及进一步增大存储器单元阵列1的容量。
这不仅适用于读取操作，而且适用于写入操作。图11图示了类似于图10的存储器单元10的IV特性。如上所述，在交叉点阵列中，大量的位耦接到与目标存储器单元10的位线BL或字线WL相同的位线BL或字线WL。因此，如图11中所示，如果在未选择状态下偏置到Vwrite/2的泄漏电流(由Vwrite/2和在设定状态下IV曲线C1的虚线的IV循环的交叉点表示)大，那么在未选择的存储器单元10中有可能发生错误的写入。因此，在写入操作中，优选地，将泄漏电流抑制到不会造成未选择的被偏置到Vwrite/2的存储器单元10的错误写入的程度，同时将写入电压Vwrite设置为提供写入存储器器件30所需的电流的电压。换句话说，有可能在不包含错误写入的情况下操作大尺寸的交叉点阵列，因为在未选择状态下被偏置到Vwrite/2的泄漏电流较小。因而，在写入操作期间也增大开关器件20的ON/OFF比会得到存储器单元阵列1的大容量。
另一方面，当施加反向偏压(在这种情况下是擦除电压)时，在施加擦除电压期间开关器件20的电流值的变化表现出类似于施加写入电压期间的行为(图8的IV曲线A2)。相对照的是，通过施加等于或高于擦除阈值电压的电压，在施加擦除电压期间存储器器件30的电流值从低电阻状态变为高电阻状态(图9的IV曲线B2)。另外，在施加擦除电压期间存储器单元10的电流值的变化变成开关器件20的IV曲线A2和存储器器件30的IV曲线B2的组合，就像在施加写入电压期间的电流值的变化(图10或图11的IV曲线C2)。
要指出的是，在V/2偏压系统中，即使在例如将读取偏压设置到写入侧的情况下，以Vreset/2偏压擦除时的泄漏电流也变成问题。换句话说，在泄漏电流大的情况下，有可能发生无意的错误擦除。因此，就像对于施加正偏压的情况一样，随着开关器件20的ON/OFF比变高并且随着OFF状态下的泄漏电流变小，更有利地实现交叉点阵列的尺寸的增大。换句话说，这会得到存储器单元阵列1的大容量。
顺便提及，如从图8至图11可以认识到的，即使在施加擦除电压时，开关器件20、存储器器件30和存储器单元10也各自具有类似于施加写入电压时的IV曲线。换句话说，开关器件20、存储器器件30和存储器单元10各自具有双向特性。事实上，开关器件20、存储器器件30和存储器单元10中的每一个的IV特性涉及针对每个器件的变化。因此，包括在存储器单元阵列1中的多个(例如，120个)存储器单元10具有阈值电压变化，例如，如图12中示意性地示出的。要指出的是，图12中的黑色区域表示用于每个器件的IV曲线涉及变化。
在图12的写入时的IV特性中，右侧的IV曲线是当开关器件20处于OFF状态时存储器单元10的IV曲线。因此，右侧的IV曲线的变化指示存储器器件30的阈值电压变化。此外，在图12的写入时的IV特性中，左侧的IV曲线是当存储器器件30处于ON状态时存储器单元10的IV曲线。因此，左侧的IV曲线的变化指示开关器件20的阈值电压变化。在图12的写入时的IV特性中，右侧的IV曲线与左侧的IV曲线之间的间隙与读取余量RM对应。当读取余量RM变大时，更有利地实现交叉点阵列的尺寸的增大。换句话说，这会得到存储器单元阵列1的大容量。
[开关器件20的阈值电压变化]
接下来，描述为了验证开关器件20的阈值电压变化而执行的各种实验。
[实验1]
在实验1中，制造了五个样品(样品01至05)。在每个样品的表面上形成大量的开关器件20。每个样品按以下方式制造。首先，在暴露时，在基板上形成多个MOS晶体管电路和包含TiN的多个第一电极21。通过反溅射来清洁基板的表面。接下来，在使氮气流入腔室内时同时溅射Te目标和B4C目标，以在包含TiN的第一电极21上形成厚度为20nm的BCTeN层。随后，在BCTeN层的表面上形成厚度为30nm的W层。其后，执行构图，以在基板上形成大量开关器件20，其中堆叠包含TiN的第一电极21、由BCTeN层构成的开关层22以及由W层构成的中间电极23。对这样制作的样品在320℃下进行热处理2小时。在实验1中，对于如图13中所示的每个样品，改变腔室中的真空度。要指出的是，为了改变腔室中的真空度，为每个样品改变溅射装置。
对于以上述方式制造的每个样品执行XPS分析，以得出每个样品中的开关器件20的相应元件的成分。结果，证实除氧以外的相应元素的比例在各样品当中是相同的。相应样品中开关器件20的氧含量在图14中示出。从图14中可以发现，开关器件20的氧含量随着腔室中真空度变大而变得更大。
接下来，为每个样品调节每个样品中设置的晶体管的栅极电压，使得关于120个开关器件20的最大电流变为80mA，并且源极-漏极电压从0V按0.1V增加到6V，以测量电阻急剧变化的电压。图15图示了从样品05中设置的120个开关器件20获得的测量结果。从图16证实，不管施加到开关器件20的电压是正电压还是负电压，都获得类似的IV曲线，并且开关器件20具有双向特性。此外，发现120个开关器件20的阈值电压具有变化ΔVth1，而不管施加到开关器件20的电压是正电压还是负电压。
接下来，确定为每个样品获得的120个开关器件20的阈值电压变化的标准偏差。图16图示了图中为每个样品绘制的所确定的标准偏差，其中横轴指示氧含量并且纵轴指示阈值电压变化的标准偏差。从图16中发现，阈值电压变化随着氧含量变大而变得更大。换句话说，发现开关器件20的氧含量随着膜形成之前腔室内的真空度降低而增加，并且阈值电压变化相应地劣化。特别地，可以认识到的是，阈值电压变化在以5at％作为边界的氧含量下急剧劣化。在某种膜形成装置中，在腔室内以大约1.0E-5Pa的真空度执行膜形成；但是，当膜形成在大约那个真空度开始时，氧含量超过5at％并且阈值电压变化相应地大大劣化。因此，为了进一步降低氧含量并为了抑制阈值电压变化，优选地在将膜形成之前腔室内的真空度设置为1.0E-6Pa的情况下或者设置为更有利的状态下执行膜形成。这将开关层22的氧含量抑制在5at％或更小，由此将开关器件20的阈值电压变化抑制到低。此外，作为在膜形成之前为了减少氧含量而要执行的方法，可以预期充分执行要使用的目标的预溅射、吸收氧的吸气材料的电放电、充分执行腔室的烘烤等等。
虽然不一定清楚，但甚至少量的氧在硫族化合物材料(诸如BCTeN)中的存在也可能造成氧与Te或任何其它元素的键合以及键合元素的部分离析(segregation)，这可能开始造成阈值电压变化。当氧含量超过5at％时，Te-O的键合速率以及任何其它元素和氧的键合速率也可能增大，从而在硫族化合物材料的宽区域中造成大的离析，这可能导致阈值电压变化的急剧增大。事实上，可以认识到的是，根据图17中所示的BCTeN层的TEM照片(其中氧含量为7at％)，在整个BCTeN层中都发生离析。因而，可以假设开关器件特性(诸如阈值电压)变得更加稳定并且阈值电压变化随着氧含量变小而减小更多。
开关器件特性是从硫族元素(Te)的OTS特性获得的。因此，开关器件特性不仅可以通过B、C和N之一与任何其它元素的组合获得，而且可以通过硫族元素与任何其它元素的组合获得。因而，可以理解的是，随着氧的量相对于硫族元素(Te)增加，阈值电压变化变大。构成开关器件材料的元素的示例包括第13族的元素(B、Al和Ga)、第14族的元素(C、Si和Ge)和第15族的元素(N、P、As、Sb和Bi)。使用这些元素防止电阻大大降低。另外，执行元素与硫族元素组合的组成的调节使得有可能获得允许不保持电阻值的开关器件特性。实现这种开关器件特性的开关器件材料的示例包括GaTeN、GeTeN和AsGeSiNTe。此外，可以在开关器件特性不受损害的程度向硫族元素添加过渡金属元素(诸如Ti、Zr和Hf)和/或其它金属元素(诸如Mg和Gd)。这种开关器件材料的示例包括MgBTeN。尽可能多地减少具有这些元素与硫族元素的组合的开关器件材料中包含的氧使得有可能使阈值电压变化小。
[实验2]
在实验2中，制造了两个样品(样品06和07)。在每个样品的表面上形成有大量的开关器件20。每个样品按以下方式制造。首先描述样品06。在暴露时，在基板上形成多个MOS晶体管电路和包含TiN的多个第一电极21。通过反溅射来清洁基板的表面。其后，在包含TiN的第一电极21上通过溅射形成SiNx层。其后，将样品06从腔室中取出至大气一次，然后将样品06放在光刻处理步骤中，以在SiNx层上形成接触孔。其后，通过反溅射清洁样品06的表面，然后在接触孔中形成厚度为10nm的TiN层。随后，在使氮气流入腔室内时，在TiN层的表面上形成厚度为20nm的BCTeN层，并且通过溅射进一步在BCTeN层的表面上形成厚度为30nm的W层。在这个时候的BCTeN层的组成与实验1中的BCTeN层的组成相同。其后，执行构图，以在基板上形成大量开关器件20，其中堆叠包含TiN的第一电极21、由BCTeN层构成的开关层22以及由W层构成的中间电极23。以上述方式制造具有BCTeN夹在包含TiN的第一电极21和由W层构成的中间电极23之间并且其外围被SiNx覆盖的结构的样品06。在320℃下对样品06执行热处理2小时。要指出的是，在上述制造样品07的过程中，代替SiNx层形成SiOx层。
接下来，针对每个样品调节在每个样品中设置的晶体管的栅极电压，使得关于120个开关器件20的最大电流变为80mA，并且源极-漏极电压从0V按0.1V增加到6V，以测量电阻急剧变化的电压。接下来，确定对于每个样品获得的120个开关器件20的阈值电压变化的标准偏差。图18图示了对于每个样品确定的标准偏差。从图18中可以发现，在开关器件20被SiNx层包围的情况下，开关器件20的阈值电压变化减小，而在开关器件20被SiOx层包围的情况下，开关器件20的阈值电压变化增大。
在形成开关器件材料时氧被包含在与开关器件20接触的层中的情况下，由于膜形成或增加氧含量的过程期间的高温或热处理，氧有可能扩散到开关器件材料中。根据实验1，在开关器件材料BCTeN中的氧含量为5at％或更小的情况下，阈值电压变化变得小于0.1。相对照的是，在实验2中使用SiNx层作为层间膜的情况下，假设开关器件材料的氧含量在任何位置处都是5at％或更小。但是，在实验2中使用SiOx层作为层间膜的情况下，氧从层间膜扩散到开关器件20中，这使与SiOx层接触的开关器件材料的表面的氧含量或者开关器件材料整体的氧含量增加到5at％或更大。这有可能导致由于氧与Te或任何其它元素的键合而引起的离析的较容易发生以及阈值电压变化的发生。
[实验3]
在实验3中，制造了两个样品(样品08和09)。在每个样品的表面上形成大量的开关器件20。每个样品按以下方式制造。首先描述样品08。在暴露时，在基板上形成多个MOS晶体管电路和包含TiN的多个第一电极21。通过反溅射来清洁基板的表面。其后，在使氮气流入腔室内时，在包含TiN的第一电极21上形成BCTeN层，并在BCTeN层的表面上形成W层。其后，执行构图，以在基板上形成大量开关器件20，其中堆叠包含TiN的第一电极21、由BCTeN层构成的开关层22以及由W层构成的中间电极23。最后，每个开关器件20整体上被SiN层覆盖。以这样一种方式执行处理，即，在这些处理步骤中开关层完全不与空气和氧接触。对这样制造的样品08在320℃下执行热处理2小时。要指出的是，样品09是通过在基板上形成的大量开关器件20已经经历使用氧的处理步骤(诸如上述处理中的大气暴露和灰化)之后用SiNx层整体覆盖每个开关器件20来制造的。
图19图示了样品08的TEM照片。图20图示了样品09的TEM照片。图21图示了相应样品的开关器件20的阈值电压变化。发现在图19中的开关器件20周围没有形成氧化膜，但是在图20中的开关器件20周围形成有氧化膜。氧化膜是Si和包含在开关器件20中的元素的氧化物。这意味着氧化物是由于开关器件20通过大气暴露而暴露于氧或者在过程中间用于配准移动的灰化步骤中暴露于氧而在开关层22和层间绝缘膜13之间生成的，甚至在SiNx用于层间绝缘膜13时也会生成。从图21中发现，样品08的开关器件20的阈值电压变化极度地小于样品09的开关器件20的阈值电压变化。因而，在氧化膜因而存在于开关层22周围并与开关层22接触的情况下，开关器件20的阈值电压变化有可能大大劣化，而不管氧化膜是如实验2那样有意地形成的还是如实验3那样通过处理无意地形成的。因此，制造其中开关器件20的外围仅与不是氧化膜的层接触的器件结构使得有可能使阈值电压变化小。
接下来，描述根据本实施例的存储器单元阵列1的效果。
作为实验2的结果，在氧化物用于与开关器件20接触的层的情况下，开关器件20的氧含量增加并且开关器件20的阈值电压变化相应地增大。因此，在形成覆盖存储器单元10的绝缘层的情况下，使用诸如SiNx的氮化物层代替诸如SiOx的氧化物层作为绝缘层使得有可能将开关器件20的氧含量抑制到5at％或更小，并且抑制开关器件20的阈值电压变化的增大。此外，在层间绝缘膜13包含大量的氧化物或氧的情况下，在开关器件20的侧表面上设置扩散抑制层14以防止层间绝缘膜13与开关器件20的侧表面直接接触使得有可能将开关器件20的氧含量抑制在5at％或更小，并且抑制开关器件20的阈值电压变化的增大。
在例如开关层22与PRAM(其中在存储器器件30中使用氧)组合使用或者与PCM存储器材料(其中添加了氧)组合使用的情况下，可能由于氧从开关层22上方和下方的电极(第一电极21和中间电极23)扩散而增加开关层22的氧含量。此外，由于在存储器单元阵列1中使用层间绝缘膜13，因此在上下方向中也类似地可能存在氧的扩散。但是，即使在这种情况下，在本实施例中当开关层22的至少上方和下方的电极(第一电极21和中间电极23)各自由抑制氧扩散到开关层22中的金属材料制成时，也有可能抑制氧向开关层22中的扩散。因此，有可能允许开关器件20的氧含量在5at％或更小，并且抑制开关器件20的阈值电压变化的增大。此外，在本实施例中在扩散抑制层24和25分别被设置在开关层22和第一电极21之间以及在开关层22和中间电极23之间的情况下，也有可能抑制氧向开关层22中的扩散。这使得有可能允许开关器件20的氧含量为5at％或更小，并且抑制开关器件20的阈值电压变化的增大。
另外，在将第一电极21和第二电极32嵌入在层间绝缘膜13中的结构的情况下，当开关层22与第一电极21直接接触时，开关层22的顶表面或底表面的一部分有时候可能不能用第一电极21覆盖。特别地，当第一电极21的线宽度小时，开关层22的顶表面或底表面的一部分有时候可能不能用第一电极21覆盖。即使在这种情况下，在本实施例中在扩散抑制层15被设置在开关层22与层间绝缘膜13之间从而防止开关层22与层间绝缘膜13直接接触的情况下，也有可能抑制氧向开关层22中的扩散。因此，这使得有可能允许开关器件20的氧含量为5at％或更小，并且抑制开关器件20的阈值电压变化的增大。
<2.修改>
下面描述根据上述实施例的存储器单元阵列1的一些修改。要指出的是，在下文中，与上述实施例的那些共同的部件用与上述实施例中相同的标号表示。此外，主要描述与上述实施例不同的部件，并且在适当的时候省略与上述实施例的部件共同的部件的任何描述。
[修改A]
图22图示了根据上述实施例的存储器单元阵列1的修改。在本修改中，在存储器单元阵列1中，开关器件20被设置成与位线BL接触，并且不仅被设置在交叉点处而且以扩展的方式被设置在位线BL的延伸方向上。因此，有可能与最终变成位线BL或字线WL的层同时形成开关器件层或存储器器件层，并且通过光刻共同执行成形，这允许减少处理步骤。在本修改中，与开关层22直接接触的层(例如，第一电极21、中间电极23及其周围的层间绝缘膜13)各自由抑制氧扩散到开关层22中的材料构成。这使得有可能允许开关器件20的氧含量为5at％或更小，并且抑制开关器件20的阈值电压变化的增大。
[修改B]
图23图示了根据上述实施例的存储器单元阵列1的修改。在本修改中，不设置扩散抑制层14、15、24和25，并且开关层22与层间绝缘膜13和其它层直接接触。在本修改中，与开关层22直接接触的层(例如，第一电极21、中间电极23和层间绝缘膜13)各自由抑制氧扩散到开关层22中的材料构成。这使得有可能允许开关器件20的氧含量为5at％或更小，并且抑制开关器件20的阈值电压变化的增大。要指出的是，在本修改中，优选的是在形成开关器件20时执行与实验1中的样品01至03的上述制造过程类似的制造过程。这使得有可能允许开关器件20的氧含量为5at％或更小，并且抑制开关器件20的阈值电压变化的增大。
[修改C]
在上述实施例以及修改A和B中，字线WL或位线BL可以在存储器单元阵列1的堆叠方向上延伸。在这种情况下，每条字线WL和每条位线BL在存储器单元阵列1的堆叠平面方向上彼此面对，并且包括在每个存储器单元10中的开关器件20和存储器器件30因此在存储器单元阵列1的堆叠平面方向中彼此串联耦接。
在上文中，虽然已经通过参考实施例和修改A至C描述了本技术，但是本技术不限于上述实施例和修改，并且可以进行各种修改。要指出的是，本说明书中描述的效果仅仅是说明性的。通过本技术实现的效果不限于本说明书中描述的效果。本技术可以具有除本说明书中描述的效果之外的其它效果。
此外，例如，本技术也可以具有以下配置。
(1)一种开关器件，包括：
第一电极；
第二电极，面对第一电极；
开关层，被设置在第一电极与第二电极之间，并且包含选自碲(Te)、硒(Se)和硫(S)的一种或多种硫族元素；以及
扩散抑制层，与开关层的表面的至少一部分接触，并且抑制氧向开关层中的扩散。
(2)根据(1)所述的开关器件，其中通过施加电压增加到预定阈值电压或更高而将开关层改变为低电阻状态，并且通过施加电压减小到低于阈值电压的电压而将开关层改变为高电阻状态。
(3)根据(1)或(2)所述的开关器件，其中扩散抑制层被设置在与第一电极和开关层之间的区域或第二电极和开关层之间的区域不同的位置处，并且包含绝缘氮化物、绝缘碳化物和绝缘硼化物之一。
(4)根据(3)所述的开关器件，其中扩散抑制层包括选自氮化硅(SiN)、氮化钽(TaN)、碳化硅(SiC)、碳氮化硅(SiCN)、氮化铝(AlN)、氮化硼(BN)和碳氮化硼(BCN)的一种的单一层或者两种或更多种的堆叠层。
(5)根据(1)或(2)所述的开关器件，其中扩散抑制层被设置在第一电极和开关层之间或者第二电极和开关层之间。
(6)根据(5)所述的开关器件，其中扩散抑制层包括选自钛(Ti)、氮化钛(TiN)、钽(Ta)、锆(Zr)、氮化锆(ZrN)、铪(Hf)、氮化铪(HfN)、氮化钽(TaN)、钨(W)、氮化钨(WN)、铂(Pt)、金(Au)、钌(Ru)和铱(Ir)的一种的单层膜或者两种或更多种的合金层膜或堆叠层膜。
(7)根据(5)所述的开关器件，其中扩散抑制层是厚度在0.1nm至5nm范围内的氮化硅(SiN)膜。
(8)根据(1)至(7)中任一项所述的开关器件，其中第一电极和第二电极各自包含抑制氧向开关层中扩散的金属材料。
(9)根据(8)所述的开关器件，其中第一电极和第二电极各自包括选自钛(Ti)、氮化钛(TiN)、钽(Ta)、锆(Zr)、氮化锆(ZrN)、铪(Hf)、氮化铪(HfN)、氧化钽(TaN)、钨(W)、氮化钨(WN)、铂(Pt)、金(Au)、钌(Ru)和铱(Ir)的一种的单层膜或者两种或更多种的合金层膜或堆叠层膜。
(10)根据(1)至(9)中任一项所述的开关器件，其中开关层还包含选自硼(B)、铝(Al)、镓(Ga)、碳(C)、硅(Si)、锗(Ge)、氮(N)、磷(P)、砷(As)、锑(Ab)和铋(Bi)的一种或多种元素。
(11)根据(1)至(10)中任一项所述的开关器件，其中开关层还包含选自硼(B)、碳(C)、硅(Si)和氮(N)的一种或多种元素。
(12)根据(11)所述的开关器件，其中开关层包括BTe、CTe、BCTe、CSiTe、BSiTe、BCSiTe、BTeN、CTeN、BCTeN、CSiTeN、BSiTeN和BCSiTeN当中的任何一种组成。
(13)根据(1)至(12)中任一项所述的开关器件，其中开关层的氧含量等于或小于5at％。
(14)根据(1)至(13)中任一项所述的开关器件，其中开关层仅与非氧化层接触。
(15)一种开关器件，包括：
第一电极；
第二电极，面对第一电极；以及
开关层，被设置在第一电极与第二电极之间，并且包含选自碲(Te)、硒(Se)和硫(S)的一种或多种硫族元素，开关层的氧含量为5at％或更小。
(16)一种具有多个存储器单元的存储装置，存储器单元各自包括存储器器件和直接耦接到存储器器件的开关器件，所述开关器件包括：
第一电极；
第二电极，面对第一电极；
开关层，被设置在第一电极与第二电极之间，并且包含选自碲(Te)、硒(Se)和硫(S)的一种或多种硫族元素；以及
扩散抑制层，与开关层的表面的至少一部分接触，并且抑制氧向开关层中的扩散。
(17)一种具有多个存储器单元的存储装置，存储器单元各自包括存储器器件和直接耦接到存储器器件的开关器件，所述开关器件包括：
第一电极；
第二电极，面对第一电极；以及
开关层，被设置在第一电极与第二电极之间，并且包含选自碲(Te)、硒(Se)和硫(S)的一种或多种硫族元素，开关层的氧含量为5at％或更小。
本申请基于2015年3月31日向日本专利局提交的日本专利申请No.2015-073054并要求其优先权，该申请的全部内容通过引用并入本文。
本领域技术人员应当理解的是，依赖于设计要求和其它因素，可以进行各种修改、组合、子组合和变更，只要它们在所附权利要求或其等同物的范围内即可。

Claims (17)

1.一种开关器件，包括：
第一电极；
第二电极，面对第一电极；
开关层，被设置在第一电极与第二电极之间，并且包含选自碲(Te)、硒(Se)以及硫(S)的一种或多种硫族元素；以及
扩散抑制层，与开关层的表面的至少一部分接触，并且抑制氧向开关层中的扩散。
2.如权利要求1所述的开关器件，其中通过将施加电压增加到预定阈值电压或更高而将开关层改变为低电阻状态，并且通过将施加电压减小到低于阈值电压的电压而将开关层改变为高电阻状态。
3.如权利要求1所述的开关器件，其中扩散抑制层被设置在与第一电极和开关层之间的区域或第二电极和开关层之间的区域不同的位置处，并且包括绝缘氮化物、绝缘碳化物以及绝缘硼化物之一。
4.如权利要求3所述的开关器件，其中扩散抑制层包括选自氮化硅(SiN)、氮化钽(TaN)、碳化硅(SiC)、碳氮化硅(SiCN)、氮化铝(AlN)、氮化硼(BN)以及碳氮化硼(BCN)中的一种的单一层或者其中的两种或更多种的堆叠层。
5.如权利要求1所述的开关器件，其中扩散抑制层被设置在第一电极和开关层之间或第二电极和开关层之间。
6.如权利要求5所述的开关器件，其中扩散抑制层包括选自钛(Ti)、氮化钛(TiN)、钽(Ta)、锆(Zr)、氮化锆(ZrN)、铪(Hf)、氮化铪(HfN)、氮化钽(TaN)、钨(W)、氮化钨(WN)、铂(Pt)、金(Au)、钌(Ru)以及铱(Ir)中的一种的单层膜或者其中的两种或更多种的合金层膜或堆叠层膜。
7.如权利要求5所述的开关器件，其中扩散抑制层是厚度在0.1nm至5nm范围内的氮化硅(SiN)膜。
8.如权利要求1所述的开关器件，其中第一电极和第二电极各自包含抑制氧向开关层扩散的金属材料。
9.如权利要求8所述的开关器件，其中第一电极和第二电极各自包含选自钛(Ti)、氮化钛(TiN)、钽(Ta)、锆(Zr)、氮化锆(ZrN)、铪(Hf)、氮化铪(HfN)、氧化钽(TaN)、钨(W)、氮化钨(WN)、铂(Pt)、金(Au)、钌(Ru)以及铱(Ir)中的一种的单层膜或者其中的两种或更多种的合金层膜或堆叠层膜。
10.如权利要求1所述的开关器件，其中开关层还包含选自硼(B)、铝(Al)、镓(Ga)、碳(C)、硅(Si)、锗(Ge)、氮(N)、磷(P)、砷(As)、锑(Ab)以及铋(Bi)中的一种或多种元素。
11.如权利要求1所述的开关器件，其中开关层还包含选自硼(B)、碳(C)、硅(Si)以及氮(N)的一种或多种元素。
12.如权利要求11所述的开关器件，其中开关层包含BTe、CTe、BCTe、CSiTe、BSiTe、BCSiTe、BTeN、CTeN、BCTeN、CSiTeN、BsiTeN以及BCSiTeN当中的任何一种成分。
13.如权利要求1所述的开关器件，其中开关层的氧含量等于或小于5at％。
14.如权利要求1所述的开关器件，其中开关层仅与非氧化层接触。
15.一种开关器件，包括：
第一电极；
第二电极，面对第一电极；以及
开关层，被设置在第一电极与第二电极之间，并且包含选自碲(Te)、硒(Se)以及硫(S)的一种或多种硫族元素，开关层的氧含量为5at％或更小。
16.一种设置有多个存储器单元的存储装置，存储器单元各自包括存储器器件和直接耦接到存储器器件的开关器件，所述开关器件包括：
第一电极；
第二电极，面对第一电极；
开关层，被设置在第一电极与第二电极之间，并且包含选自碲(Te)、硒(Se)以及硫(S)的一种或多种硫族元素；以及
扩散抑制层，与开关层的表面的至少一部分接触，并且抑制氧向开关层中的扩散。
17.一种设置有多个存储器单元的存储装置，存储器单元各自包括存储器器件和直接耦接到存储器器件的开关器件，所述开关器件包括：
第一电极；
第二电极，面对第一电极；以及
开关层，被设置在第一电极与第二电极之间，并且包含选自碲(Te)、硒(Se)以及硫(S)的一种或多种硫族元素，开关层的氧含量为5at％或更小。
CN201680017534.2A 2015-03-31 2016-03-16 开关器件和存储装置 Active CN107431070B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015073054 2015-03-31
JP2015-073054 2015-03-31
PCT/JP2016/058390 WO2016158430A1 (ja) 2015-03-31 2016-03-16 スイッチ素子および記憶装置

Publications (2)

Publication Number Publication Date
CN107431070A true CN107431070A (zh) 2017-12-01
CN107431070B CN107431070B (zh) 2022-03-01

Family

ID=57006065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680017534.2A Active CN107431070B (zh) 2015-03-31 2016-03-16 开关器件和存储装置

Country Status (5)

Country Link
US (1) US10529777B2 (zh)
JP (1) JP6791845B2 (zh)
KR (1) KR102514350B1 (zh)
CN (1) CN107431070B (zh)
WO (1) WO2016158430A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109888094A (zh) * 2019-03-06 2019-06-14 天津理工大学 一种基于掺杂型氧化钛的选通管器件及其制备方法
CN110136763A (zh) * 2018-02-08 2019-08-16 爱思开海力士有限公司 读取电阻式存储器件的方法
CN110224064A (zh) * 2019-06-26 2019-09-10 西安交通大学 一种基于BN（Al）薄膜的电阻开关及制备方法
CN110911554A (zh) * 2018-09-14 2020-03-24 东芝存储器株式会社 存储装置
CN110931637A (zh) * 2019-10-30 2020-03-27 华中科技大学 一种具有新型结构与材料的选通管的制备方法
CN110993787A (zh) * 2019-10-30 2020-04-10 华中科技大学 一种具有新型材料和结构的选通管
TWI814047B (zh) * 2020-09-18 2023-09-01 日商鎧俠股份有限公司 開關元件
TWI832515B (zh) * 2021-10-27 2024-02-11 國立研究開發法人產業技術總合研究所 非晶質材料以及交點型記憶體

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276555B2 (en) * 2016-10-01 2019-04-30 Samsung Electronics Co., Ltd. Method and system for providing a magnetic cell usable in spin transfer torque applications and including a switchable shunting layer
KR20180057977A (ko) * 2016-11-23 2018-05-31 포항공과대학교 산학협력단 칼코지나이드 화합물 선택소자를 포함하는 메모리 소자
US10861902B2 (en) 2017-06-13 2020-12-08 Samsung Electronics Co., Ltd. Semiconductor device having magnetic tunnel junction pattern
KR102366798B1 (ko) 2017-06-13 2022-02-25 삼성전자주식회사 반도체 소자
KR101931887B1 (ko) 2017-09-08 2018-12-21 아주대학교산학협력단 오보닉 문턱 스위칭 소자 및 이를 포함하는 메모리 소자
KR102496377B1 (ko) * 2017-10-24 2023-02-06 삼성전자주식회사 저항변화 물질층을 가지는 비휘발성 메모리소자
CN111788673A (zh) * 2018-04-09 2020-10-16 索尼半导体解决方案公司 开关元件和存储装置以及存储器系统
JP7068110B2 (ja) * 2018-09-06 2022-05-16 キオクシア株式会社 半導体記憶装置
JP2020047743A (ja) * 2018-09-18 2020-03-26 キオクシア株式会社 記憶装置
KR102130219B1 (ko) * 2018-10-30 2020-07-03 연세대학교 산학협력단 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
KR102030341B1 (ko) * 2018-12-19 2019-10-10 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자
US10916698B2 (en) 2019-01-29 2021-02-09 Toshiba Memory Corporation Semiconductor storage device including hexagonal insulating layer
US11088252B2 (en) 2019-03-04 2021-08-10 Sandisk Technologies Llc Three-dimensional memory device with a silicon carbon nitride interfacial layer in a charge storage layer and methods of making the same
JP2020144959A (ja) 2019-03-06 2020-09-10 キオクシア株式会社 半導体記憶装置
US11114462B1 (en) 2020-02-19 2021-09-07 Sandisk Technologies Llc Three-dimensional memory device with composite charge storage structures and methods for forming the same
US11101289B1 (en) 2020-02-19 2021-08-24 Sandisk Technologies Llc Three-dimensional memory device with composite charge storage structures and methods for forming the same
KR20210145940A (ko) 2020-05-26 2021-12-03 에스케이하이닉스 주식회사 전자 장치 및 그 제조방법
KR102382832B1 (ko) * 2020-09-14 2022-04-04 성균관대학교산학협력단 저항 메모리 소자 및 이의 제조 방법
KR102567759B1 (ko) * 2021-07-12 2023-08-17 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자
KR102581503B1 (ko) * 2022-10-31 2023-09-21 한국과학기술원 상변화 메모리 장치 및 이의 제조 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226990A (zh) * 2008-02-04 2008-07-23 中国科学院上海微系统与信息技术研究所 用于降低相变存储器单元功耗的氧化物隔热层及实现方法
JP2009130344A (ja) * 2007-11-28 2009-06-11 Sony Corp 記憶素子および記憶装置
US20100096609A1 (en) * 2008-10-21 2010-04-22 Kim Jin Hyock Phase change memory device having a layered phase change layer composed of multiple phase change materials and method for manufacturing the same
WO2010079829A1 (ja) * 2009-01-09 2010-07-15 日本電気株式会社 スイッチング素子及びその製造方法
CN102339952A (zh) * 2010-07-06 2012-02-01 索尼公司 存储元件及其驱动方法以及存储装置
CN102449701A (zh) * 2009-04-08 2012-05-09 桑迪士克3D有限责任公司 具有垂直位线的可重编程非易失性存储器元件的三维阵列
CN103140897A (zh) * 2010-09-24 2013-06-05 英特尔公司 确定相变存储器的访问信息的方法、装置和系统
US20130256624A1 (en) * 2011-09-14 2013-10-03 DerChang Kau Electrodes for resistance change memory devices
CN103367635A (zh) * 2012-03-30 2013-10-23 索尼公司 存储元件和存储装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687830B2 (en) 2004-09-17 2010-03-30 Ovonyx, Inc. Phase change memory with ovonic threshold switch
KR101390341B1 (ko) * 2007-11-15 2014-04-30 삼성전자주식회사 상변화 메모리 소자
US20100165716A1 (en) 2008-12-30 2010-07-01 Stmicroelectronics S.R.L. Nonvolatile memory with ovonic threshold switches
JP5728919B2 (ja) * 2010-12-09 2015-06-03 ソニー株式会社 記憶素子および記憶装置
US20130025662A1 (en) * 2011-07-25 2013-01-31 International Business Machines Corporation Water Soluble Dopant for Carbon Films
US9680093B2 (en) * 2011-09-16 2017-06-13 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory device, nonvolatile memory element manufacturing method, and nonvolatile memory device manufacturing method
JP2014033041A (ja) * 2012-08-02 2014-02-20 Tokyo Electron Ltd スイッチ素子およびそれを用いたクロスバー型メモリアレイ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130344A (ja) * 2007-11-28 2009-06-11 Sony Corp 記憶素子および記憶装置
CN101226990A (zh) * 2008-02-04 2008-07-23 中国科学院上海微系统与信息技术研究所 用于降低相变存储器单元功耗的氧化物隔热层及实现方法
US20100096609A1 (en) * 2008-10-21 2010-04-22 Kim Jin Hyock Phase change memory device having a layered phase change layer composed of multiple phase change materials and method for manufacturing the same
WO2010079829A1 (ja) * 2009-01-09 2010-07-15 日本電気株式会社 スイッチング素子及びその製造方法
CN102449701A (zh) * 2009-04-08 2012-05-09 桑迪士克3D有限责任公司 具有垂直位线的可重编程非易失性存储器元件的三维阵列
CN102339952A (zh) * 2010-07-06 2012-02-01 索尼公司 存储元件及其驱动方法以及存储装置
CN103140897A (zh) * 2010-09-24 2013-06-05 英特尔公司 确定相变存储器的访问信息的方法、装置和系统
US20130256624A1 (en) * 2011-09-14 2013-10-03 DerChang Kau Electrodes for resistance change memory devices
CN103367635A (zh) * 2012-03-30 2013-10-23 索尼公司 存储元件和存储装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110136763A (zh) * 2018-02-08 2019-08-16 爱思开海力士有限公司 读取电阻式存储器件的方法
CN110911554A (zh) * 2018-09-14 2020-03-24 东芝存储器株式会社 存储装置
CN109888094A (zh) * 2019-03-06 2019-06-14 天津理工大学 一种基于掺杂型氧化钛的选通管器件及其制备方法
CN110224064A (zh) * 2019-06-26 2019-09-10 西安交通大学 一种基于BN（Al）薄膜的电阻开关及制备方法
CN110931637A (zh) * 2019-10-30 2020-03-27 华中科技大学 一种具有新型结构与材料的选通管的制备方法
CN110993787A (zh) * 2019-10-30 2020-04-10 华中科技大学 一种具有新型材料和结构的选通管
CN110993787B (zh) * 2019-10-30 2022-04-29 华中科技大学 一种选通管
CN110931637B (zh) * 2019-10-30 2022-04-29 华中科技大学 一种选通管的制备方法
TWI814047B (zh) * 2020-09-18 2023-09-01 日商鎧俠股份有限公司 開關元件
TWI832515B (zh) * 2021-10-27 2024-02-11 國立研究開發法人產業技術總合研究所 非晶質材料以及交點型記憶體

Also Published As

Publication number Publication date
CN107431070B (zh) 2022-03-01
US20180204881A1 (en) 2018-07-19
US10529777B2 (en) 2020-01-07
JPWO2016158430A1 (ja) 2018-02-15
JP6791845B2 (ja) 2020-11-25
KR102514350B1 (ko) 2023-03-28
WO2016158430A1 (ja) 2016-10-06
KR20170134377A (ko) 2017-12-06

Similar Documents

Publication Publication Date Title
CN107431070A (zh) 开关器件和存储装置
KR102297252B1 (ko) 스위치 소자 및 기억 장치
US10403681B2 (en) Memory device including a variable resistance material layer
KR102530067B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
KR102356740B1 (ko) 스위치 소자 및 기억 장치
US20200066801A1 (en) Memory device and electronic apparatus including the same
CN109686838B (zh) 类超晶格（superlattice-like）开关元件
CN104969374B (zh) 具有开关层和中间电极层的电阻开关器件及其形成方法
US9236568B2 (en) Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
CN107431069A (zh) 开关器件和存储装置
KR20060087882A (ko) 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
TWI497491B (zh) 記憶體元件及記憶體裝置
TWI757460B (zh) 記憶體胞切換裝置
JP2013016530A (ja) 記憶素子およびその製造方法ならびに記憶装置
US10879312B2 (en) Memory device and memory unit
CN110729399A (zh) 开关元件与存储器元件
TW201946308A (zh) 開關元件及記憶裝置以及記憶體系統
US11522132B2 (en) Storage device and storage unit with a chalcogen element
KR20170098673A (ko) 메모리 소자
US20190273205A1 (en) ReRAM DEVICE RESISTIVITY CONTROL BY OXIDIZED ELECTRODE
CN105390610A (zh) 电阻随机存取存储器装置及其制造方法
JP2010278275A (ja) 半導体記憶装置
US20160079526A1 (en) Storage device and storage unit
CN113228254A (zh) 电阻变化型非易失性存储元件及使用了其的电阻变化型非易失性存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant